JPH11127037A - Cmos operational amplifier - Google Patents

Cmos operational amplifier

Info

Publication number
JPH11127037A
JPH11127037A JP9291341A JP29134197A JPH11127037A JP H11127037 A JPH11127037 A JP H11127037A JP 9291341 A JP9291341 A JP 9291341A JP 29134197 A JP29134197 A JP 29134197A JP H11127037 A JPH11127037 A JP H11127037A
Authority
JP
Japan
Prior art keywords
output
transistor
current
circuit
operational amplifier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9291341A
Other languages
Japanese (ja)
Inventor
Takao Nakashita
貴雄 中下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Instruments Inc
Original Assignee
Seiko Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Instruments Inc filed Critical Seiko Instruments Inc
Priority to JP9291341A priority Critical patent/JPH11127037A/en
Publication of JPH11127037A publication Critical patent/JPH11127037A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To prevent excess current from flowing through an output terminal of a push-pull CMOS operational amplifier even when a heavy load is connected to the output terminal. SOLUTION: A circuit to limit an output current is added to output TRs 9, 10 at both sink current and source current sides of an output circuit of the push-pull CMOS operational amplifier and even when a very heavy load is connected to the output, it is prevented that an excess current flows from the output TR 9 or 10 at the sink current or the source current side.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】この発明はCMOSモノリシ
ックIC化された演算増幅器とCMOSモノリシックI
C化された演算増幅器を用いた装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a CMOS monolithic IC operational amplifier and a CMOS monolithic IC.
The present invention relates to a device using an operational amplifier converted to C.

【0002】[0002]

【従来の技術】従来のプッシュプル型のCMOS演算増
幅器の一例を図2に示す。差動増幅回路101の出力は
出力トランジスタ10のゲートに接続されており出力ト
ランジスタ10を直接駆動する。また差動増幅回路10
1の出力は、トランジスタ5のゲートにも接続されてお
り、差動増幅回路101の出力の出力電圧値の大小に応
じて定電流源12の電流をトランジスタ5とトランジス
タ6に分配する。差動増幅回路101の出力電圧値が大
きくトランジスタ10のゲート電圧の値が大きな時はト
ランジスタ5のゲート電圧も大きいためトランジスタ5
に流れる電流は大きくなり、トランジスタ6に流れる電
流は小さくなる。トランジスタ6とトランジスタ7はカ
レントミラーを構成しており、トランジスタ6とトラン
ジスタ7にはトランジスタ6とトランジスタ7のサイズ
比(ゲート幅/ゲート長の比率)に応じた電流が流れ、
トランジスタ7に流れる電流がトランジスタ8に流れ
る。トランジスタ8とトランジスタ9はカレントミラー
を構成しており、トランジスタ8と出力トランジスタ9
にはトランジスタ8と出力トランジスタ9のサイズ比に
応じた出力電流が流れる。
2. Description of the Related Art FIG. 2 shows an example of a conventional push-pull type CMOS operational amplifier. The output of the differential amplifier circuit 101 is connected to the gate of the output transistor 10 and drives the output transistor 10 directly. Also, the differential amplifier circuit 10
The output of 1 is also connected to the gate of the transistor 5, and distributes the current of the constant current source 12 to the transistors 5 and 6 according to the magnitude of the output voltage value of the output of the differential amplifier circuit 101. When the output voltage value of the differential amplifier circuit 101 is large and the gate voltage value of the transistor 10 is large, the transistor 5
The current flowing through the transistor 6 increases, and the current flowing through the transistor 6 decreases. The transistor 6 and the transistor 7 form a current mirror, and a current flows through the transistor 6 and the transistor 7 according to the size ratio (the ratio of the gate width / gate length) of the transistor 6 and the transistor 7,
The current flowing through the transistor 7 flows through the transistor 8. The transistor 8 and the transistor 9 constitute a current mirror, and the transistor 8 and the output transistor 9
, An output current flows according to the size ratio between the transistor 8 and the output transistor 9.

【0003】[0003]

【発明が解決しようとする課題】プッシュプル型出力回
路を持つCMOS演算増幅器において、出力に接続され
ている負荷が非常に重く図2の出力トランジスタ9に大
きな出力電流が流れるような場合には、差動増幅回路1
01の出力電圧値は小さく、トランジスタ5と出力トラ
ンジスタ10のゲート電圧値も小さくなる。このため定
電流源12の電流はほとんどトランジスタ6を流れ、カ
レントミラーを介してサイズ比に応じた電流が出力トラ
ンジスタ9を流れ出力電流となる。トランジスタ6に流
れる最大の電流は定電流源12によって制限されている
ために、出力トランジスタ9にはある一定電流以上の出
力電流は流れない。
In a CMOS operational amplifier having a push-pull type output circuit, if the load connected to the output is very heavy and a large output current flows through the output transistor 9 in FIG. Differential amplifier circuit 1
01 is small, and the gate voltage values of the transistor 5 and the output transistor 10 are also small. For this reason, most of the current of the constant current source 12 flows through the transistor 6, and a current corresponding to the size ratio flows through the output transistor 9 via the current mirror to become an output current. Since the maximum current flowing through the transistor 6 is limited by the constant current source 12, an output current exceeding a certain current does not flow through the output transistor 9.

【0004】しかしトランジスタ10に大きな出力電流
が流れる場合には、出力トランジスタ10は差動増幅回
路101の出力によって直接に駆動されているために、
負荷の電流が非常に大きくなる場合出力トランジスタ1
0に過大な出力電流が流れ、過電流、及び過電流による
加熱により素子、IC、パッケージ及びこのプッシュプ
ル型のCMOS演算増幅器を用いた装置が破壊するとい
う問題点があった。
However, when a large output current flows through the transistor 10, the output transistor 10 is directly driven by the output of the differential amplifier 101,
Output transistor 1 when the load current becomes very large
There is a problem that an excessively large output current flows to 0, and the element, the IC, the package and the device using the push-pull type CMOS operational amplifier are destroyed by the overcurrent and the heating due to the overcurrent.

【0005】[0005]

【課題を解決するための手段】上記問題点を解決するた
めに本発明はプッシュプル型のCMOS演算増幅器の出
力回路のシンク電流側とソース電流側の両側に出力トラ
ンジスタの出力電流を制限する回路を付加し、シンク電
流側、ソース電流側どちらの出力トランジスタにも過大
な電流が流れることを防止する。
SUMMARY OF THE INVENTION In order to solve the above problems, the present invention provides a circuit for limiting the output current of an output transistor to both a sink current side and a source current side of an output circuit of a push-pull type CMOS operational amplifier. To prevent an excessive current from flowing to the output transistor on both the sink current side and the source current side.

【0006】[0006]

【発明の実施の形態】プッシュプル型の出力回路を持つ
CMOS演算増幅器の差動増幅回路の出力端子とプッシ
ュプル型出力回路の出力トランジスタのゲートとの間に
出力トランジスタの出力電流の最大値を制限する手段を
設ける。差動増幅回路の出力電圧値が非常に大きな場合
でも過大な出力電流が流れないように出力トランジスタ
のゲート電圧をある一定の値以下に制限する。これによ
り出力トランジスタに過大な出力電流が流れ過電流、及
び過電流による加熱により素子、IC、パッケージ及び
このプッシュプル型のCMOS演算増幅器を用いたIC
を使用した装置が破壊する事を防止する。
DESCRIPTION OF THE PREFERRED EMBODIMENTS The maximum value of the output current of an output transistor is set between the output terminal of a differential amplifier circuit of a CMOS operational amplifier having a push-pull type output circuit and the gate of an output transistor of a push-pull type output circuit. A means for limiting is provided. Even when the output voltage value of the differential amplifier circuit is very large, the gate voltage of the output transistor is limited to a certain value or less so that an excessive output current does not flow. As a result, an excessive output current flows to the output transistor, and the element, the IC, the package, and the IC using the push-pull type CMOS operational amplifier are generated by the overcurrent and the heating by the overcurrent.
Prevents the device using the device from being destroyed.

【0007】[0007]

【実施例】この発明の実施例を図面に基いて説明する。
本発明のプッシュプル型のCMOS演算増幅器の実施例
のブロック図を図1に示す。差動増幅回路102と出力
トランジスタ10との間に出力電流制限回路13があ
る。出力電流制限回路13は、通常は入力電圧値と出力
電圧値は比例した値である。しかし出力電流制限回路1
3への入力電圧値が非常に大きな値になった場合、出力
電圧値はある一定値までしか上昇しない様になっている
ため、差動増幅回路102の出力のレベルが高くなって
も過大な出力電流が流れないように出力トランジスタ1
0のゲート電圧を制限する事ができる。同じように差動
増幅回路102と出力トランジスタ9との間に出力電流
制限回路14がある。出力電流制限回路14も同様に、
通常は入力電圧値と出力電圧値は比例した値である。し
かし出力電流制限回路14への入力電圧値が非常に小さ
な値になった場合、出力電圧値はある一定値までしか下
降しない様になっているため、差動増幅回路102の出
力のレベルが低くなっても過大な出力電流が流れないよ
うに出力トランジスタ9のゲート電圧を制限する事がで
きる。
An embodiment of the present invention will be described with reference to the drawings.
FIG. 1 is a block diagram showing an embodiment of a push-pull type CMOS operational amplifier according to the present invention. An output current limiting circuit 13 is provided between the differential amplifier circuit 102 and the output transistor 10. In the output current limiting circuit 13, the input voltage value and the output voltage value are usually proportional values. However, the output current limiting circuit 1
When the input voltage value to the input terminal 3 becomes very large, the output voltage value rises only to a certain constant value. Output transistor 1 so that output current does not flow
The gate voltage of 0 can be limited. Similarly, there is an output current limiting circuit 14 between the differential amplifier circuit 102 and the output transistor 9. Similarly, the output current limiting circuit 14
Usually, the input voltage value and the output voltage value are proportional values. However, when the input voltage value to the output current limiting circuit 14 becomes a very small value, the output voltage value decreases only to a certain constant value, so that the output level of the differential amplifier circuit 102 is low. Even so, the gate voltage of the output transistor 9 can be limited so that an excessive output current does not flow.

【0008】図1に示すブロック図の詳細な回路図の一
例を図3に示す。 差動増幅回路101の出力はトラン
ジスタ5のゲートとトランジスタ1のゲートに入る。ト
ランジスタ1は差動増幅回路101の出力電圧値に応じ
て定電流源11の電流をトランジスタ1とトランジスタ
2に分配する。差動増幅回路101の出力電圧値が大き
い時はトランジスタ1のゲート電圧値が大きいためトラ
ンジスタ1に流れる電流は小さくなり、トランジスタ2
に流れる電流は大きくなる。トランジスタ2とトランジ
スタ3はカレントミラーを構成しており、トランジスタ
2とトランジスタ3にはトランジスタ2とトランジスタ
3のサイズ比に応じた電流が流れ、この電流がトランジ
スタ4に流れる。トランジスタ4と出力トランジスタ1
0はカレントミラーを構成しており、トランジスタ4と
出力トランジスタ10にはトランジスタ4と出力トラン
ジスタ10のサイズ比に応じた出力電流が流れる。差動
増幅回路101の出力電圧値がより大きな値の時はトラ
ンジスタ1に流れる電流は絞られるため、トランジスタ
2に流れる電流は大きくなる。非常に重い負荷が接続さ
れた場合でもトランジスタ2に流れる電流は最大でも定
電流源11によって流される電流であり、カレントミラ
ーを介してサイズ比に応じた電流が出力トランジスタ1
0に流れるため、出力電流値は最大値が制限されてお
り、過大な出力電流が流れない。
FIG. 3 shows an example of a detailed circuit diagram of the block diagram shown in FIG. The output of the differential amplifier 101 enters the gate of the transistor 5 and the gate of the transistor 1. The transistor 1 distributes the current of the constant current source 11 to the transistor 1 and the transistor 2 according to the output voltage value of the differential amplifier circuit 101. When the output voltage value of the differential amplifier circuit 101 is large, the gate voltage of the transistor 1 is large, so that the current flowing through the transistor 1 is small,
The current flowing through becomes larger. The transistor 2 and the transistor 3 form a current mirror. A current flows through the transistor 2 and the transistor 3 according to the size ratio of the transistor 2 and the transistor 3, and the current flows through the transistor 4. Transistor 4 and output transistor 1
0 forms a current mirror, and an output current flows through the transistor 4 and the output transistor 10 according to the size ratio between the transistor 4 and the output transistor 10. When the output voltage value of the differential amplifier circuit 101 is a larger value, the current flowing through the transistor 1 is reduced, so that the current flowing through the transistor 2 increases. Even when a very heavy load is connected, the current flowing through the transistor 2 at most is the current flowing through the constant current source 11, and the current according to the size ratio is output via the current mirror to the output transistor 1.
Since the current flows to 0, the maximum value of the output current value is limited, and an excessive output current does not flow.

【0009】出力トランジスタ9の出力電流も同様に、
差動増幅回路101の出力により定電流源12の電流を
トランジスタ5とトランジスタ6に分配する。差動増幅
回路101の出力電圧値が小さい時はトランジスタ5の
ゲート電圧値も小さくトランジスタ5に流れる電流は小
さくなり、トランジスタ6に流れる電流は大きくなる。
トランジスタ6とトランジスタ7はカレントミラーを構
成しており、トランジスタ6とトランジスタ7にはトラ
ンジスタ6とトランジスタ7のサイズ比に応じた電流が
流れ、トランジスタ7に流れる電流がトランジスタ8に
流れる。トランジスタ8と出力トランジスタ9はカレン
トミラーを構成しており、トランジスタ8と出力トラン
ジスタ9にはトランジスタ8と出力トランジスタ9のサ
イズ比に応じた電流が流れる。非常に重い負荷が接続さ
れた場合でもトランジスタ1に流れる電流は最大でも定
電流源12によって流される電流であり、カレントミラ
ーを介してサイズ比に応じた電流が出力トランジスタ9
に流れるため、出力電流値は最大値が制限されており、
過大な出力電流が流れない。
Similarly, the output current of the output transistor 9 is
The current of the constant current source 12 is distributed to the transistors 5 and 6 by the output of the differential amplifier circuit 101. When the output voltage value of the differential amplifier circuit 101 is small, the gate voltage value of the transistor 5 is also small, the current flowing through the transistor 5 is small, and the current flowing through the transistor 6 is large.
The transistor 6 and the transistor 7 form a current mirror. A current according to the size ratio of the transistor 6 and the transistor 7 flows through the transistor 6 and the transistor 7, and a current flowing through the transistor 7 flows through the transistor 8. The transistor 8 and the output transistor 9 form a current mirror, and a current flows through the transistor 8 and the output transistor 9 according to the size ratio of the transistor 8 and the output transistor 9. Even when a very heavy load is connected, the current flowing through the transistor 1 at most is the current flowing through the constant current source 12, and the current corresponding to the size ratio is output via the current mirror to the output transistor 9.
Output current value is limited to the maximum value,
Excessive output current does not flow.

【0010】上記図3についての説明はNchの出力ト
ランジスタについてのみ述べているが、Pchトランジ
スタ側が差動増幅回路の出力により直接駆動されている
場合は、Pch側に出力電流を制限するための回路を付
加することも可能である。本発明はプッシュプル型の出
力回路を用いたCMOS型演算増幅器の出力回路のソー
ス電流側とシンク電流側の両側に出力電流の制限を設け
るものであり、出力回路、差動増幅回路の回路形式は図
3で示されている回路形式に限らない。また本発明は、
出力回路のソース電流側とシンク電流側の両側に出力電
流の制限を設けるプッシュプル型の出力回路を用いたC
MOS型演算増幅器を使用したIC及び、このICを用
いた装置についても適用される。
Although the description of FIG. 3 has been made only for the Nch output transistor, when the Pch transistor side is directly driven by the output of the differential amplifier circuit, a circuit for limiting the output current to the Pch side. Can also be added. The present invention provides an output circuit of a CMOS type operational amplifier using a push-pull type output circuit, in which the output current is limited on both sides of a source current side and a sink current side. Is not limited to the circuit type shown in FIG. The present invention also provides
C using a push-pull type output circuit that limits the output current on both the source current side and the sink current side of the output circuit
The present invention is also applied to an IC using a MOS operational amplifier and a device using this IC.

【0011】[0011]

【発明の効果】プッシュプル型出力回路を持つCMOS
演算増幅器において、シンク電流側とソース電流側の両
側の出力トランジスタの出力電流の最大値に制限を設
け、過大な出力電流が出力トランジスタに流れ、過電流
及び過電流による加熱により素子、IC、パッケージ及
びこのプッシュプル型のCMOS演算増幅器を用いたI
Cを使用した装置が破壊されることを防止する。
A CMOS having a push-pull type output circuit
In an operational amplifier, a limit is set on the maximum value of the output current of the output transistor on both sides of the sink current side and the source current side. And I using the push-pull type CMOS operational amplifier
The device using C is prevented from being destroyed.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明のプッシュプル型演算増幅器の出力回路
のブロック図である。
FIG. 1 is a block diagram of an output circuit of a push-pull operational amplifier of the present invention.

【図2】従来のプッシュプル型演算増幅器の出力回路の
説明図である。
FIG. 2 is an explanatory diagram of an output circuit of a conventional push-pull operational amplifier.

【図3】図1の詳細な回路図の一例である。FIG. 3 is an example of a detailed circuit diagram of FIG. 1;

【符号の説明】[Explanation of symbols]

1〜8 MOSトランジスタ 9、10 出力トランジスタ 11、12 定電流源 13、14 出力電流制限回路 101、102 差動増幅回路 1-8 MOS transistor 9, 10 output transistor 11, 12 constant current source 13, 14 output current limiting circuit 101, 102 differential amplifier circuit

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】 出力端子に電流を供給するソース電流側
出力トランジスタと、出力端子からの電流を取り込むシ
ンク電流側出力トランジスタから成るプッシュプル型出
力回路を出力段とするCMOS演算増幅器において、出
力トランジスタに流れる出力電流を制限する回路をシン
ク電流側とソース電流側ともに具備し、シンク電流側、
ソース電流側どちらの出力に重い負荷が接続された場合
でも出力トランジスタに過大な電流が流れることを防ぐ
CMOS演算増幅器。
1. A CMOS operational amplifier having a push-pull type output circuit as an output stage comprising a source current side output transistor for supplying a current to an output terminal and a sink current side output transistor for taking in a current from the output terminal. A circuit for limiting the output current flowing to both the sink current side and the source current side is provided.
A CMOS operational amplifier that prevents an excessive current from flowing to an output transistor even when a heavy load is connected to either output on the source current side.
JP9291341A 1997-10-23 1997-10-23 Cmos operational amplifier Pending JPH11127037A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9291341A JPH11127037A (en) 1997-10-23 1997-10-23 Cmos operational amplifier

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9291341A JPH11127037A (en) 1997-10-23 1997-10-23 Cmos operational amplifier

Publications (1)

Publication Number Publication Date
JPH11127037A true JPH11127037A (en) 1999-05-11

Family

ID=17767676

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9291341A Pending JPH11127037A (en) 1997-10-23 1997-10-23 Cmos operational amplifier

Country Status (1)

Country Link
JP (1) JPH11127037A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100555274B1 (en) * 2001-08-13 2006-03-03 야마하 가부시키가이샤 Current detection and overcurrent protection for transistors in pulse-width modulation amplifier
CN101902208A (en) * 2009-05-28 2010-12-01 阿尔卑斯电气株式会社 Operational amplification circuit
KR101312546B1 (en) * 2012-03-29 2013-09-30 김남걸 Overcurrent limiting device for power amplifier
JP2017515404A (en) * 2014-05-01 2017-06-08 日本テキサス・インスツルメンツ株式会社 Current limiting in amplifier systems.

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100555274B1 (en) * 2001-08-13 2006-03-03 야마하 가부시키가이샤 Current detection and overcurrent protection for transistors in pulse-width modulation amplifier
CN101902208A (en) * 2009-05-28 2010-12-01 阿尔卑斯电气株式会社 Operational amplification circuit
US7956690B2 (en) 2009-05-28 2011-06-07 Alps Electric Co., Ltd. Operational amplification circuit
KR101312546B1 (en) * 2012-03-29 2013-09-30 김남걸 Overcurrent limiting device for power amplifier
JP2017515404A (en) * 2014-05-01 2017-06-08 日本テキサス・インスツルメンツ株式会社 Current limiting in amplifier systems.

Similar Documents

Publication Publication Date Title
JPH07263971A (en) Output stage for integrated amplifier with output power device having outside connection
JPS63208324A (en) Semiconductor integrated circuit device
JP2715642B2 (en) Semiconductor integrated circuit
JP3452459B2 (en) Voltage regulator
JPH11127037A (en) Cmos operational amplifier
JPH04227104A (en) Amplifier circuit
JPH03123208A (en) Differential current amplifier circuit
US6417733B1 (en) High output voltage swing class AB operational amplifier output stage
JPH06214527A (en) Output circuit
JP3709358B2 (en) Optical modulator drive circuit
JP3343299B2 (en) Output circuit
EP0913930B1 (en) BTL amplifying circuit
KR0139333B1 (en) Start-up circuit using the active element
JP4133456B2 (en) Differential amplifier circuit
JP2927847B2 (en) Semiconductor device
JPH0331084Y2 (en)
JP3469639B2 (en) Amplifier circuit
JPH0722245B2 (en) Oscillator circuit
JPH021868Y2 (en)
JP3552931B2 (en) Output circuit
JPH04440Y2 (en)
SU1534754A1 (en) Stabilized voltage former on mis transistors
JPS63242008A (en) Highly efficient class b amplifier
JPS63234577A (en) Hall-effect semiconductor integrated circuit
JPH07254826A (en) Voltage conversion circuit

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20040302

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040330

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20040727