JPH11125831A - Semiconductor device and its production - Google Patents

Semiconductor device and its production

Info

Publication number
JPH11125831A
JPH11125831A JP9292110A JP29211097A JPH11125831A JP H11125831 A JPH11125831 A JP H11125831A JP 9292110 A JP9292110 A JP 9292110A JP 29211097 A JP29211097 A JP 29211097A JP H11125831 A JPH11125831 A JP H11125831A
Authority
JP
Japan
Prior art keywords
contact hole
film
electrode
insulating film
upper electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP9292110A
Other languages
Japanese (ja)
Other versions
JP3429440B2 (en
Inventor
Hisafumi Saito
尚史 斉藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP29211097A priority Critical patent/JP3429440B2/en
Publication of JPH11125831A publication Critical patent/JPH11125831A/en
Application granted granted Critical
Publication of JP3429440B2 publication Critical patent/JP3429440B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/123Connection of the pixel electrodes to the thin film transistors [TFT]

Abstract

PROBLEM TO BE SOLVED: To suppress the disconnection of electrode caused by a difference in level occurring in contact holes and to obtain stable connection between electrodes by packing a conductive material in contact hole regions including the upper electrodes connected to the lower electrodes. SOLUTION: A planarization film 12 is formed by applying a polyimide resin, acrylic resin, etc., over the entire surface. The contact holes 13 are opened in the planarization film 12 and a transparent conductive thin film of metals, such as Al, or ITO, etc., is deposited thereon so as to be electrically connected to the drain electrodes 11 and is patterned to a prescribed shape, by which the upper electrodes 14 are formed. Next, a conductive layer 15 is formed by a plating method or conductive resin film in the contact hole 13 parts. The constitution to electrically connect the upper electrodes 14 via the contact holes 13 to the drain electrodes 11 of TFTs of the device in such a manner, then to pack the recessed parts occurring in the contact holes 13 by the conductive layer 15 is adopted for the device and, therefore, the surface of the uppermost layer is made flat.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明はアクティブマトリク
ス型液晶表示装置などに用いられる薄膜トランジスタな
どの半導体装置に関するものであり、特に絶縁膜を介し
て上下間の電極の接続を良好に行うための電極構造を有
する半導体装置に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device such as a thin film transistor used for an active matrix type liquid crystal display device and the like, and more particularly to an electrode structure for well connecting upper and lower electrodes via an insulating film. And a semiconductor device having the same.

【0002】[0002]

【従来の技術】近年、ICやLSIなどに代表される半
導体装置や、これらの半導体装置を組み込んだ電子機器
あるいは家庭電化製品などが開発され、市場で大量に販
売されている。現在ではテレビ受像機は勿論のこと、V
TRやパーソナルコンピュータなども広く一般に普及し
ており、さほど珍しいものではなくなっている。中で
も、薄型で軽量かつ低消費電力であるという利点を有す
るディスプレイとして液晶表示装置が注目を集めてい
る。特に各画素毎に薄膜トランジスタ(以下、TFTと
称する。)などのスイッチング素子を設け、これにより
各画素を制御するようにしたアクティブマトリクス型の
液晶表示装置が解像度に優れ、鮮明な画像が得られるな
どの理由から注目されている。以下、TFTあるいはア
クティブマトリクス型液晶表示装置を半導体素子や半導
体装置を組み込んだ電子機器の代表例として説明する。
2. Description of the Related Art In recent years, semiconductor devices typified by ICs and LSIs, and electronic devices or home appliances incorporating these semiconductor devices have been developed and sold in large quantities on the market. Currently, not only TV receivers, V
TRs, personal computers, and the like are also widely spread and are no longer rare. Among them, a liquid crystal display device has attracted attention as a display having advantages of being thin, lightweight and low power consumption. In particular, an active matrix type liquid crystal display device in which a switching element such as a thin film transistor (hereinafter, referred to as a TFT) is provided for each pixel so as to control each pixel can provide excellent resolution and a clear image. It has been noted for reasons. Hereinafter, a TFT or an active matrix type liquid crystal display device will be described as a typical example of an electronic device incorporating a semiconductor element or a semiconductor device.

【0003】従来のアクティブ素子としては非晶質シリ
コン薄膜を用いたTFTが知られており、このTFTを
搭載したアクティブマトリクス型液晶表示装置が数多く
商品化されている。現在、この非晶質シリコン薄膜を用
いたTFTに代わるアクティブ素子として、画素電極を
駆動させるための画素用TFTとその画素駆動用TFT
を駆動させるための駆動回路とを一つの基板上に一体形
成することができる可能性の有る多結晶シリコン薄膜を
用いたTFTを形成する技術に大きな期待が寄せられて
いる。
[0003] As a conventional active element, a TFT using an amorphous silicon thin film is known, and many active matrix type liquid crystal display devices equipped with the TFT are commercialized. At present, as an active element replacing the TFT using the amorphous silicon thin film, a pixel TFT for driving a pixel electrode and a TFT for driving the pixel are used.
There is a great expectation for a technique for forming a TFT using a polycrystalline silicon thin film, which has a possibility that a driving circuit for driving the TFT can be integrally formed on one substrate.

【0004】多結晶シリコン薄膜は、従来のTFTに用
いられている非晶質シリコン薄膜に比べて高移動度を有
しており、高性能なTFTを形成することが可能となっ
ている。画素駆動用TFTを駆動させるための駆動回路
を一つの安価なガラス基板上に一体形成することが実現
されると、従来に比べて製造コストが大幅に低減される
ことになる。
A polycrystalline silicon thin film has higher mobility than an amorphous silicon thin film used for a conventional TFT, and it is possible to form a high-performance TFT. If the driving circuit for driving the pixel driving TFT is integrally formed on one inexpensive glass substrate, the manufacturing cost will be significantly reduced as compared with the related art.

【0005】このような多結晶シリコンTFTの活性層
となる多結晶シリコン薄膜をガラス基板上に作成する技
術としては、ガラス基板上に非晶質シリコン薄膜を堆積
した後に600℃程度の温度で数時間〜数十時間熱処理
して結晶化させる固相成長法や、エキシマレーザーなど
のパルスレーザー光を照射し、その部分の非晶質シリコ
ン薄膜を瞬時に熔融させて再結晶化させるレーザー結晶
化法などの方法が提案されている。
As a technique for forming a polycrystalline silicon thin film to be an active layer of such a polycrystalline silicon TFT on a glass substrate, there is a technique of depositing an amorphous silicon thin film on a glass substrate and then forming the amorphous silicon thin film at a temperature of about 600 ° C. A solid phase growth method that heats and crystallizes for a period of time to several tens of hours, or a laser crystallization method that irradiates a pulsed laser beam such as an excimer laser and immediately melts and recrystallizes the amorphous silicon thin film in that area. Such methods have been proposed.

【0006】このアクティブマトリクス型液晶表示装置
には、画素電極にITO(Indium Tin Ox
ide)などの透明導電性薄膜を用いた透過型液晶表示
装置と、画素電極に金属などの反射電極を用いた反射型
液晶表示装置とがある。本来、液晶表示装置は自発光型
のディスプレイではないため、透過型液晶表示装置の場
合には、液晶表示装置の背後に照明装置、所謂バックラ
イトを配置して、そこから入射される光によって表示を
行っている。また、反射型液晶表示装置の場合には、外
部からの入射光を反射電極によって反射させることによ
って表示を行っている。
In this active matrix type liquid crystal display device, an ITO (Indium Tin Ox) is applied to a pixel electrode.
There are a transmission type liquid crystal display device using a transparent conductive thin film such as (ide) and a reflection type liquid crystal display device using a reflection electrode such as a metal for a pixel electrode. Originally, a liquid crystal display device is not a self-luminous display, so in the case of a transmissive liquid crystal display device, an illumination device, a so-called backlight, is arranged behind the liquid crystal display device, and display is performed by light incident from there. It is carried out. In the case of a reflective liquid crystal display device, display is performed by reflecting external incident light by a reflective electrode.

【0007】反射型液晶表示装置の場合は、バックライ
トを使用しないため消費電力が極めて小さいが、使用環
境あるいは使用条件、即ち周囲の明るさなどによって表
示の明るさやコントラストが左右されてしまうという問
題を有している。
In the case of a reflection type liquid crystal display device, power consumption is extremely small because a backlight is not used. However, there is a problem that display brightness and contrast are affected by use environment or use conditions, that is, ambient brightness. have.

【0008】一方、透過型液晶表示装置の場合は、上述
のようにバックライトを用いて表示を行うため消費電力
は大きくなるものの、周囲の明るさなどにさほど影響さ
れることなく、明るくて高いコントラストを有する表示
を行うことができるという利点を有している。
On the other hand, in the case of a transmissive liquid crystal display device, since the display is performed using the backlight as described above, the power consumption is large, but the brightness is high without being greatly affected by the surrounding brightness. There is an advantage that display with contrast can be performed.

【0009】ところで、上述のようなITOなどの透明
導電性薄膜あるいは金属などからなる画素電極は、TF
Tのドレイン電極に接続され、隣接するゲート配線やソ
ース配線と短絡しないように、これらと一定の間隔を有
するように形成されている。近年では画素電極の有効面
積を拡大するために、図13に示すようなTFT上を含
む基板51上全面に、ポリイミド樹脂やアクリル樹脂か
らなる層間絶縁膜58を形成し、該層間絶縁膜58に開
口したコンタクトホール63を介してTFTのドレイン
電極61と層間絶縁膜58上に形成された画素電極64
とを接続する保護膜上画素電極構造(以下、ピクセル・
オン・パッシ構造と呼ぶ)が提案されている。
A pixel electrode made of a transparent conductive thin film such as ITO or a metal as described above is made of TF.
It is connected to the drain electrode of T, and is formed so as to have a certain distance therefrom so as not to short-circuit with the adjacent gate wiring or source wiring. In recent years, in order to enlarge the effective area of the pixel electrode, an interlayer insulating film 58 made of a polyimide resin or an acrylic resin is formed on the entire surface of the substrate 51 including the TFT as shown in FIG. The drain electrode 61 of the TFT and the pixel electrode 64 formed on the interlayer insulating film 58 through the opened contact hole 63
The pixel electrode structure on the protective film that connects to
(Referred to as an on-passive structure).

【0010】この方法によると、画素電極64はポリイ
ミド樹脂やアクリル樹脂からなる層間絶縁膜58によっ
て、ゲート配線やソース配線と絶縁されることになるた
め、画素電極64の端部をゲート配線やソース配線の上
方に重ねて配置することが可能となり、このことによ
り、画素電極64の有効面積、即ち開口率を拡大するこ
とができるようになっている。更に、ポリイミド樹脂や
アクリル樹脂からなる層間絶縁膜58は、TFTやゲー
ト配線、ソース配線に起因する段差を容易に平坦化する
ことができるため、液晶層70の配向乱れを極めて少な
くするという効果も有している。
According to this method, the pixel electrode 64 is insulated from the gate wiring and the source wiring by the interlayer insulating film 58 made of a polyimide resin or an acrylic resin. It is possible to dispose the pixel electrode 64 over the wiring, thereby increasing the effective area of the pixel electrode 64, that is, the aperture ratio. Further, the interlayer insulating film 58 made of a polyimide resin or an acrylic resin can easily flatten a step caused by the TFT, the gate wiring, and the source wiring. Have.

【0011】しかしながら上述の方法では、TFTやゲ
ート配線、ソース配線に起因する段差を平坦化するため
に、ポリイミド樹脂やアクリル樹脂からなる層間絶縁膜
58を1μm以上、例えば2μm〜4μmの厚みに堆積
させる必要がある。そのため、画素電極64とTFTの
ドレイン電極61とを接続するために開口するコンタク
トホール63による段差が大きなものとなり、画素電極
64とTFTのドレイン電極61との接続が良好に行わ
れない場合もしばしば発生してしまう。
However, in the above-described method, an interlayer insulating film 58 made of a polyimide resin or an acrylic resin is deposited to a thickness of 1 μm or more, for example, 2 μm to 4 μm in order to flatten a step caused by the TFT, the gate wiring, and the source wiring. Need to be done. Therefore, the step formed by the contact hole 63 opened to connect the pixel electrode 64 and the drain electrode 61 of the TFT becomes large, and the connection between the pixel electrode 64 and the drain electrode 61 of the TFT is often not performed well. Will occur.

【0012】また、樹脂による層間絶縁膜58を堆積す
ることによって、TFTやゲート配線、ソース配線に起
因する段差は低減されるものの、コンタクトホール63
に起因する段差が画素電極64の表面にも反映され、画
素電極64の一部の領域に大きな段差が生じてしまい、
そこで液晶層70の配向の乱れが発生して表示品位の低
下を引き起こすという問題も発生してしまう。
By depositing an interlayer insulating film 58 made of resin, the step caused by the TFT, the gate wiring and the source wiring is reduced, but the contact hole 63 is formed.
Is also reflected on the surface of the pixel electrode 64, and a large step occurs in a part of the pixel electrode 64,
Therefore, there is also a problem that the alignment of the liquid crystal layer 70 is disturbed and the display quality is lowered.

【0013】そこで従来は、図14に示すように、例え
ば特開平4−220625号公報に示されているよう
に、コンタクトホール63部分に樹脂からなる層間絶縁
膜58の表面とほぼ同じ高さとなる金属などの導電体7
1を設ける方法が提案されている。この製造方法は、T
FTのドレイン電極61上に金属などからなる導電体7
1を形成し、TFTなどの段差を平坦化する層間絶縁膜
58を堆積させた後、導電体71の表面が露出するよう
に層間絶縁膜58をエッチングして、画素電極64を接
続するというものである。
Conventionally, as shown in FIG. 14, for example, as shown in Japanese Patent Application Laid-Open No. Hei 4-220625, the height of the contact hole 63 is substantially the same as the surface of the interlayer insulating film 58 made of resin. Conductor 7 such as metal
1 has been proposed. This manufacturing method is based on T
Conductor 7 made of metal or the like on drain electrode 61 of FT
1 is formed, an interlayer insulating film 58 for flattening a step such as a TFT is deposited, and then the interlayer insulating film 58 is etched so that the surface of the conductor 71 is exposed, and the pixel electrode 64 is connected. It is.

【0014】また、特公平1−35351号公報、特開
平1−68727号公報あるいは特開平4−30562
7号公報に示されるように、TFTのドレイン電極61
と画素電極64との間、即ちコンタクトホール63部分
にメッキなどの導電体71を電気化学的方法によって形
成し、そこに画素電極64を接続するというような製造
方法も提案されている。
Further, Japanese Patent Publication No. 1-35351, JP-A-1-68727, or JP-A-4-30562.
As shown in Japanese Patent Application Laid-Open No. 7-107, the drain electrode 61 of the TFT
A manufacturing method has been proposed in which a conductor 71 such as plating is formed between the electrode and the pixel electrode 64, that is, in the contact hole 63 by an electrochemical method, and the pixel electrode 64 is connected thereto.

【0015】[0015]

【発明が解決しようとする課題】上述したような基板表
面の形状は、液晶層の配向に乱れを生じさせる大きな要
因となっている。これは、基板表面に凹凸が存在すると
その部分で液晶層の配向に乱れが生じるためである。最
近では上述した図13のように、ピクセル・オン・パッ
シ構造によって、TFT、ゲート配線やソース配線によ
る段差が緩和され、平坦化膜が形成された時点では基板
表面には殆ど凹凸が存在していない。
The shape of the substrate surface as described above is a major factor that causes the alignment of the liquid crystal layer to be disturbed. This is because if the substrate surface has irregularities, the alignment of the liquid crystal layer is disturbed at that portion. Recently, as shown in FIG. 13 described above, a step due to a TFT, a gate wiring and a source wiring is reduced by the pixel-on-passive structure, and almost unevenness is present on the substrate surface when the flattening film is formed. Absent.

【0016】しかし、その後に画素電極を形成するた
め、画素電極の膜厚分の段差および画素電極とTFTの
ドレイン電極とを接続するためのコンタクトホールによ
る窪みが形成されている。画素電極の膜厚分の段差はせ
いぜい数千Å程度であるが、コンタクトホールによる窪
みは数μmであり、画素電極の膜厚分の段差とは比較に
ならない程大きなものとなっている。
However, in order to form a pixel electrode thereafter, a step due to the thickness of the pixel electrode and a depression due to a contact hole for connecting the pixel electrode to the drain electrode of the TFT are formed. Although the step corresponding to the thickness of the pixel electrode is at most several thousand mm, the depression due to the contact hole is several μm, which is so large as to be incomparable with the step corresponding to the thickness of the pixel electrode.

【0017】また、TFTのドレイン電極と画素電極と
の接続を良好なものとするためには、コンタクトホール
をテーパー形状に加工して傾斜を持たせるようにすれば
よいが、TFTの微細化に伴いコンタクトホールの寸法
も微細化していることから、極端なテーパー形状加工が
行えない状況にある。つまり、極端なテーパー形状に加
工してしまうとコンタクトホールの寸法が大きくなって
しまうからである。コンタクトホールの寸法を大きくし
てしまうと、上述したようにコンタクトホールに起因す
る段差が画素電極の表面に反映され、画素電極の一部の
領域に大きな段差が生じ、その段差で液晶層の配向の乱
れが発生して、表示品位の低下を引き起こす大きな要因
になる。
In order to improve the connection between the drain electrode and the pixel electrode of the TFT, the contact hole may be formed into a tapered shape so as to have a slope. Accordingly, since the dimensions of the contact holes are also becoming finer, there is a situation in which extreme taper shape processing cannot be performed. That is, if the contact hole is formed into an extremely tapered shape, the dimension of the contact hole becomes large. If the size of the contact hole is increased, the step due to the contact hole is reflected on the surface of the pixel electrode as described above, and a large step occurs in a part of the pixel electrode, and the step causes the liquid crystal layer to be oriented. This is a major factor that causes display disturbance and lowers display quality.

【0018】特に、画素電極のサイズが微細な場合にこ
の影響は顕著となる。例えば、画素電極のサイズが25
μm角でありコンタクトホールの寸法が5μm角であっ
たとすると画素電極の面積に占めるコンタクトホールの
割合は4%となる。しかしながら、コンタクトホールの
開口工程ではエッチングによる寸法シフトが発生しやす
く、仮に完成時にコンタクトホールの寸法が10μm角
になってしまったとするとコンタクトホールの占める割
合は16%にまで達してしまうことになる。このような
状況下では、TFTのドレイン電極と画素電極との良好
な接続を維持しつつコンタクトホールの段差に起因する
不都合を解消することは容易なことではない。
In particular, this effect becomes remarkable when the size of the pixel electrode is minute. For example, if the size of the pixel electrode is 25
If the size of the contact hole is 5 μm square and the dimension of the contact hole is 5 μm square, the ratio of the contact hole to the area of the pixel electrode is 4%. However, a dimension shift due to etching is apt to occur in the step of opening the contact hole, and if the dimension of the contact hole becomes 10 μm square at the time of completion, the contact hole occupies up to 16%. Under such circumstances, it is not easy to eliminate the inconvenience caused by the step of the contact hole while maintaining a good connection between the drain electrode of the TFT and the pixel electrode.

【0019】上述したような従来の方法は、このような
問題点を解決するための方法として提案されたものであ
り、特開平4−220625号公報に示されている従来
の方法では、TFTのドレイン電極上に金属などからな
る導電体を形成し、TFTなどの段差を平坦化する膜を
堆積させた後、導電体の表面を露出させるようにして、
その部分に画素電極を接続するというような構成が開示
されている。そのため画素電極の表面は平坦な状態とな
り、コンタクトホールの段差に起因する液晶層の配向の
乱れや画素電極とTFTのドレイン電極との接続不良を
低減することができると考えられる。
The conventional method as described above has been proposed as a method for solving such a problem. In the conventional method disclosed in Japanese Patent Application Laid-Open No. Hei 4-220625, the TFT After forming a conductor made of metal or the like on the drain electrode, depositing a film for flattening a step such as a TFT, and then exposing the surface of the conductor,
A configuration in which a pixel electrode is connected to that portion is disclosed. Therefore, it is considered that the surface of the pixel electrode becomes flat, and the disorder of the orientation of the liquid crystal layer and the poor connection between the pixel electrode and the drain electrode of the TFT due to the step of the contact hole can be reduced.

【0020】しかしながらこの方法では、コンタクトホ
ール部分にポリイミド樹脂やアクリル樹脂からなる層間
絶縁膜の膜厚と同程度の膜厚、即ち2μm〜4μmの膜
厚を有する柱状の金属などからなる導電体を形成する必
要がある。このような導電体を形成するためには、通常
スパッタリング法あるいはプラズマCVD法によって導
電体を成膜すると考えられるが、その際、膜厚が厚いた
めに成膜に長時間を要したり、成膜途中や成膜後に膜剥
がれが生じたりすることが考えられる。また、仮に正常
に成膜が完了したとしても、これをエッチングして柱状
にパターニングするにはさらに長時間のエッチングを要
することとなり、このような方法は容易なことではな
い。
However, according to this method, a conductor made of a columnar metal or the like having a thickness similar to the thickness of the interlayer insulating film made of a polyimide resin or an acrylic resin, that is, a thickness of 2 μm to 4 μm, is formed in the contact hole portion. Need to be formed. In order to form such a conductor, it is generally considered that a conductor is formed by a sputtering method or a plasma CVD method. At this time, since the film is thick, it takes a long time to form the film. It is conceivable that film peeling occurs during or after film formation. Further, even if the film formation is completed normally, it takes a longer time to etch and pattern it into a columnar shape, and such a method is not easy.

【0021】一方、特公平1−35351号公報、特開
平1−68727号公報あるいは特開平4−30562
7号公報などに示されている従来の方法には、TFTの
ドレイン電極と画素電極との間、即ちコンタクトホール
の部分に、メッキなどの電気化学的方法によって導電体
を形成し、そこに画素電極を接続するというような構成
が開示されている。これらによるとドレイン電極と画素
電極とを繋ぐ導電体は、コンタクトホールの部分に自己
整合的に形成されるため、導電体を形成するためのフォ
トリソ工程が不要となり、更には導電体に接続される画
素電極の表面、特にコンタクトホールによる段差を解消
することが可能となっている。
On the other hand, Japanese Patent Publication No. 1-35351, JP-A-1-68727 or JP-A-4-30562
In a conventional method disclosed in Japanese Patent Application Laid-Open No. 7-1995, a conductor is formed between a drain electrode of a TFT and a pixel electrode, that is, a contact hole portion by an electrochemical method such as plating, and a pixel is formed there. A configuration in which electrodes are connected is disclosed. According to these, the conductor connecting the drain electrode and the pixel electrode is formed in a self-aligned manner in the contact hole, so that a photolithography step for forming the conductor is unnecessary, and furthermore, the conductor is connected to the conductor. It is possible to eliminate the step due to the surface of the pixel electrode, especially the contact hole.

【0022】しかしながらこの方法では、メッキなどの
電気化学的方法によって形成された導電体とドレイン電
極との密着性が必ずしも良好なものになるとは限らな
い。ドレイン電極を構成する金属材料によっては、その
表面に酸化膜などが形成され易すいものがある。一般
に、TFTの電極や配線材料として広く利用されている
AlやTiなどがこれに該当する。金属材料の表面に酸
化膜などが形成されると十分な膜厚のメッキ層が得られ
ないばかりでなく、密着性も良好なものにはならない。
このような金属材料に対しては、事前に各種の表面処理
を施すなどの複雑な工程が必要であり、かなりのノウハ
ウが要求される。
However, in this method, the adhesion between the conductor formed by an electrochemical method such as plating and the drain electrode is not always improved. Depending on the metal material forming the drain electrode, an oxide film or the like is easily formed on the surface. Generally, Al, Ti, and the like, which are widely used as electrodes and wiring materials of a TFT, correspond to this. If an oxide film or the like is formed on the surface of the metal material, not only a plating layer having a sufficient thickness cannot be obtained, but also good adhesion cannot be obtained.
Such a metal material requires complicated processes such as performing various surface treatments in advance, and requires considerable know-how.

【0023】また、コンタクトホールのような孔にメッ
キ層を充填する場合には、コンタクトホールが開口され
た絶縁膜の表面とメッキ層の表面とが必ずしも一致しな
い状況が生じることも考えられる。即ち、図15(a)
(b)に示されるように、メッキ層71の表面が絶縁膜
58の表面の位置に達しない場合や、逆に絶縁膜58の
表面よりも突出する場合などが考えられる。図15
(a)(b)は、その様子を拡大して示したものであ
る。上述したピクセル・オン・パッシ構造のように、2
μm程度の膜厚を有する樹脂絶縁膜58に開口されたコ
ンタクトホール63にメッキ層71を充填しようとした
場合、非常に時間をかけてメッキ層71を形成する場合
は別にして、製造工程のスループットを考慮して仮に1
分程度の時間でメッキ層71を形成する場合を想定する
と、メッキ工程の時間が僅か10秒変動しただけで30
00Å以上の膜厚の増減が生じてしまい、樹脂絶縁膜5
8の膜厚が変動することも考慮すると最悪の場合0.5
μm程度、あるいはそれ以上の凹部あるいは凸部を発生
させてしまうことになる。図15(a)(b)中におい
て円で囲まれた領域は、上述したような理由により段差
が発生した部分を示している。結果として当初の2μm
程度の段差は幾分緩和されてはいるものの、後に形成さ
れる画素電極64などの膜厚(1000Å〜数千Å)を
考えると依然として段差部分での断線発生の懸念は完全
には解消されていないままである。
When a plating layer is filled in a hole such as a contact hole, a situation may occur in which the surface of the insulating film in which the contact hole is opened does not always coincide with the surface of the plating layer. That is, FIG.
As shown in (b), a case where the surface of the plating layer 71 does not reach the position of the surface of the insulating film 58 or a case where the surface protrudes from the surface of the insulating film 58 may be considered. FIG.
(A) and (b) show the state in an enlarged manner. As in the pixel-on-passive structure described above, 2
When the plating layer 71 is to be filled in the contact hole 63 opened in the resin insulating film 58 having a film thickness of about μm, apart from the case where the plating layer 71 is formed very slowly, Considering the throughput, 1
If it is assumed that the plating layer 71 is formed in about a minute, the plating process time can be changed by only 10 seconds and 30 seconds.
The thickness of the resin insulating film 5 is increased or decreased by more than
In the worst case, taking into account the fact that the film thickness of
A concave portion or a convex portion of about μm or more is generated. In FIGS. 15A and 15B, the regions surrounded by circles indicate portions where a step has occurred due to the above-described reason. As a result, the initial 2 μm
Although the level difference is somewhat alleviated, the possibility of disconnection at the level difference is still completely eliminated in view of the film thickness (1000 to several thousand degrees) of the pixel electrode 64 and the like to be formed later. Remain without.

【0024】本発明は上述したような従来の問題点に鑑
みなされたものであり、薄膜トランジスタなどの半導体
素子を配置した半導体装置において、下部電極に電気的
に接続するように形成された上部電極上を含む絶縁膜に
開口されたコンタクトホール領域に導電性物質を充填す
ることにより、該コンタクトホールに起因する段差によ
り発生する電極の断線を抑制し、電極間の安定した接続
を得ることを目的としている。
SUMMARY OF THE INVENTION The present invention has been made in view of the above-described conventional problems. In a semiconductor device having a semiconductor element such as a thin film transistor arranged thereon, an upper electrode formed to be electrically connected to a lower electrode is provided. By filling the contact hole region opened in the insulating film containing a conductive material with a conductive material, it is possible to suppress disconnection of the electrode caused by a step due to the contact hole and obtain a stable connection between the electrodes. I have.

【0025】[0025]

【課題を解決するための手段】本発明の請求項1に記載
の半導体装置は、下部電極と、該下部電極上に形成され
た絶縁膜と、該絶縁膜上に形成されるとともに、該絶縁
膜に開口されたコンタクトホールを介して該下部電極と
接続される上部電極とを有する半導体装置において、前
記下部電極に接続される上部電極上を含む前記コンタク
トホール領域には、導電性物質が充填されていることを
特徴としており、そのことにより、上記目的が達成され
る。
According to a first aspect of the present invention, there is provided a semiconductor device comprising: a lower electrode; an insulating film formed on the lower electrode; and an insulating film formed on the insulating film. In a semiconductor device having an upper electrode connected to the lower electrode through a contact hole opened in a film, the contact hole region including the upper electrode connected to the lower electrode is filled with a conductive material. Thus, the above object is achieved.

【0026】また、本発明の請求項2に記載の半導体装
置は、前記下部電極に接続される上部電極上を含む前記
コンタクトホール領域には、導電性物質と該導電性物質
上に形成された平坦表面を形成する物質とが充填されて
いることを特徴としており、そのことにより、上記目的
が達成される。
In a semiconductor device according to a second aspect of the present invention, a conductive material and a conductive material are formed in the contact hole region including the upper electrode connected to the lower electrode. It is characterized by being filled with a substance which forms a flat surface, whereby the object is achieved.

【0027】このとき、前記導電性物質は金属薄膜であ
ってもよい。
At this time, the conductive material may be a metal thin film.

【0028】また、このとき、前記導電性物質は導電性
を有する樹脂膜であってもよい。
At this time, the conductive substance may be a resin film having conductivity.

【0029】さらに、このとき、前記平坦表面を形成す
る物質は導電性あるいは絶縁性を有する樹脂膜であって
もよい。
Further, at this time, the substance forming the flat surface may be a conductive or insulating resin film.

【0030】本発明の請求項6に記載の半導体装置の製
造方法は、下部電極と、該下部電極上に形成された絶縁
膜と、該絶縁膜上に形成されるとともに、該絶縁膜に開
口されたコンタクトホールを介して該下部電極と接続さ
れる上部電極とを有する半導体装置の製造方法におい
て、前記下部電極上に形成された絶縁膜に、前記コンタ
クトホールを開口する工程と、前記コンタクトホールを
含む絶縁膜上に前記上部電極を形成し、該コンタクトホ
ールを介して該上部電極と前記下部電極とを接続する工
程と、前記上部電極上を含む前記コンタクトホール領域
に、導電性物質を充填する工程と、を有することを特徴
としており、そのことにより、上記目的が達成される。
According to a method of manufacturing a semiconductor device according to a sixth aspect of the present invention, a lower electrode, an insulating film formed on the lower electrode, an opening formed on the insulating film, and an opening formed in the insulating film. A method of manufacturing a semiconductor device having an upper electrode connected to the lower electrode through the contact hole formed, wherein the step of opening the contact hole in an insulating film formed on the lower electrode; Forming the upper electrode on an insulating film including: connecting the upper electrode and the lower electrode through the contact hole; and filling a conductive material in the contact hole region including the upper electrode. And a step of performing the above, whereby the above object is achieved.

【0031】また、本発明の請求項7に記載の半導体装
置の製造方法は、下部電極と、該下部電極上に形成され
た絶縁膜と、該絶縁膜上に形成されるとともに、該絶縁
膜に開口されたコンタクトホールを介して該下部電極と
接続される上部電極とを有する半導体装置の製造方法に
おいて、前記下部電極上に形成された絶縁膜に、前記コ
ンタクトホールを開口する工程と、前記コンタクトホー
ルを含む絶縁膜上に前記上部電極を形成し、該コンタク
トホールを介して該上部電極と前記下部電極とを接続す
る工程と、前記上部電極上を含む前記コンタクトホール
領域に、前記絶縁膜上に形成された上部電極の表面より
も突出しない程度に導電性物質を形成する工程と、前記
コンタクトホール領域に形成された導電性物質上に、前
記絶縁膜上に形成された上部電極の表面と概略一致する
程度まで薄膜層を形成する工程と、を有することを特徴
としており、そのことにより、上記目的が達成される。
According to a seventh aspect of the present invention, there is provided a method of manufacturing a semiconductor device, comprising: a lower electrode; an insulating film formed on the lower electrode; and an insulating film formed on the insulating film. A method of manufacturing a semiconductor device having an upper electrode connected to the lower electrode through a contact hole opened in the semiconductor device, wherein the step of opening the contact hole in an insulating film formed on the lower electrode; Forming the upper electrode on the insulating film including the contact hole, connecting the upper electrode and the lower electrode through the contact hole, and forming the insulating film in the contact hole region including the upper electrode. Forming a conductive material so as not to protrude beyond the surface of the upper electrode formed thereon, and forming the conductive material on the insulating film on the conductive material formed in the contact hole region. Forming a thin layer to the extent that the surface and substantially aligned with the upper electrode, are characterized by having a, by its, the above-mentioned object can be achieved.

【0032】このとき、前記導電性物質の形成工程は、
メッキ法によって行われるようにしてもよい。
At this time, the step of forming the conductive material includes:
It may be performed by a plating method.

【0033】また、このとき、前記導電性物質の形成工
程は、導電性を有する樹脂を塗布することによって行わ
れるようにしてもよい。
At this time, the step of forming the conductive substance may be performed by applying a conductive resin.

【0034】このように、本発明では下部電極に接続さ
れる上部電極上を含む前記コンタクトホール領域に導電
性物質が充填されていることにより、特に断線が発生し
易すい箇所であるコンタクトホールの底面に近い部分に
も導電性物質が充填されていることとなり、上部電極の
断線が防止され、上部電極と下部電極との接続が確実な
ものとなる。
As described above, according to the present invention, since the conductive material is filled in the contact hole region including the upper electrode connected to the lower electrode, particularly, the contact hole region where disconnection is easily caused is generated. Since the conductive substance is also filled in the portion near the bottom surface, disconnection of the upper electrode is prevented, and connection between the upper electrode and the lower electrode is ensured.

【0035】また、下部電極に接続される上部電極上を
含むコンタクトホール領域に、導電性物質と該導電性物
質上に形成された平坦表面を形成する物質とが充填され
ていることにより、特に断線が発生し易すい箇所である
コンタクトホールの底面に近い部分に導電性物質が充填
されていることとなり、上部電極の断線が防止され、上
部電極と下部電極との接続が確実なものとなる。さら
に、導電性物質上に平坦表面を形成する物質が充填され
ているため、同時にコンタクトホールの表面平坦性を向
上させることができる。
Further, since the contact hole region including the upper electrode connected to the lower electrode is filled with a conductive material and a material for forming a flat surface formed on the conductive material, A portion close to the bottom of the contact hole, which is a place where disconnection is likely to occur, is filled with a conductive material, which prevents disconnection of the upper electrode and ensures connection between the upper electrode and the lower electrode. . Further, since the conductive substance is filled with the substance which forms the flat surface, the surface flatness of the contact hole can be improved at the same time.

【0036】また、導電性物質として金属薄膜を用いる
ことにより、上部電極と下部電極との接続をより一層確
実に行うことが可能となる。
Further, by using a metal thin film as the conductive substance, it is possible to more reliably connect the upper electrode and the lower electrode.

【0037】また、導電性物質として導電性を有する樹
脂膜を用いることにより、上部電極とコンタクトホール
表面との平坦性をより一層向上させることが可能とな
る。
Further, by using a conductive resin film as the conductive substance, it is possible to further improve the flatness between the upper electrode and the contact hole surface.

【0038】また、平坦表面を形成する物質として導電
性あるいは絶縁性を有する樹脂膜を用いることにより、
特に断線が発生し易すいコンタクトホールの底面に近い
部分に導電性物質を充填して良好な導通を確保するとと
もに、上部電極の表面の平坦性をより一層向上させるこ
とが可能となり、平坦表面を形成する物質を導電性にし
た場合には、その部分に電極を接続したり、反対に絶縁
性にした場合には、その部分に他の配線を配設すること
が容易に行えるようになる。
By using a conductive or insulating resin film as a substance for forming a flat surface,
In particular, a portion close to the bottom of the contact hole where disconnection easily occurs is filled with a conductive material to ensure good conduction, and the flatness of the surface of the upper electrode can be further improved, and the flat surface can be improved. When the material to be formed is made conductive, an electrode can be connected to that part, and when it is made to be insulating, other wiring can be easily provided in that part.

【0039】また、導電性物質の形成工程をメッキ法で
行うことにより、抵抗の低い金属材料をコンタクトホー
ル領域に容易に充填することが可能となる。
Further, by performing the step of forming the conductive substance by plating, it becomes possible to easily fill the contact hole region with a metal material having low resistance.

【0040】また、導電性物質の形成工程を導電性を有
する樹脂を塗布することで行うことにより、上部電極の
表面の平坦性をより一層向上させることが可能となる。
Further, by performing the step of forming the conductive substance by applying a resin having conductivity, the flatness of the surface of the upper electrode can be further improved.

【0041】[0041]

【発明の実施の形態】以下、本発明の実施の形態につい
て図面に基づいて説明する。図1は本発明のTFTを示
した断面図であり、図2はその平面図である。なお、図
1は図2中のA−A′線の部分における断面を示してい
る。
Embodiments of the present invention will be described below with reference to the drawings. FIG. 1 is a sectional view showing a TFT of the present invention, and FIG. 2 is a plan view thereof. FIG. 1 shows a cross section taken along the line AA 'in FIG.

【0042】本発明におけるアクティブ素子としてのT
FTは、図1に示すように、概ね次のような構成となっ
ている。ガラスなどの絶縁性基板1上にSiO2膜など
からなるベースコート膜2が堆積され、その上にシリコ
ン薄膜からなるTFTの活性層3が所定の形状に形成さ
れており、該活性層3上にはSiO2膜などの絶縁膜が
堆積されてゲート絶縁膜4が形成されている。この活性
層3上には該ゲート絶縁膜4を挟んでAlなどの金属材
料からなるゲート電極5が所定の形状に形成されてい
る。
T as an active element in the present invention
The FT has the following configuration as shown in FIG. A base coat film 2 made of an SiO 2 film or the like is deposited on an insulating substrate 1 made of glass or the like, and an active layer 3 of a TFT made of a silicon thin film is formed on the base coat film 2 in a predetermined shape. The gate insulating film 4 is formed by depositing an insulating film such as a SiO 2 film. On the active layer 3, a gate electrode 5 made of a metal material such as Al is formed in a predetermined shape with the gate insulating film 4 interposed therebetween.

【0043】ここで、この活性層3には不純物イオンが
注入されたソース領域およびドレイン領域6とゲート電
極5の下方の領域に不純物イオンが注入されていないチ
ャネル領域7とが形成され、その後、全面に絶縁膜を堆
積して層間絶縁膜8が形成される。このソース領域およ
びドレイン領域6の上方の層間絶縁膜8およびゲート絶
縁膜4にはコンタクトホール9が開口されており、Al
などの金属材料からなるソース電極10およびドレイン
電極11が形成されてソース領域およびドレイン領域6
にそれぞれ接続されている。
Here, in the active layer 3, a source region and a drain region 6 into which impurity ions are implanted, and a channel region 7 into which impurity ions are not implanted in a region below the gate electrode 5, are formed. An insulating film is deposited on the entire surface to form an interlayer insulating film 8. A contact hole 9 is opened in the interlayer insulating film 8 and the gate insulating film 4 above the source region and the drain region 6.
A source electrode 10 and a drain electrode 11 made of a metal material such as
Connected to each other.

【0044】この後、全面にポリイミド樹脂やアクリル
樹脂などを塗布して平坦化膜12を形成する。そして、
この平坦化膜12にコンタクトホール13を開口し、ド
レイン電極11に電気的に接続されるようにAlなどの
金属あるいはITOなどの透明導電性薄膜を堆積させ、
所定の形状にパターニングして上部電極14を形成す
る。
Thereafter, a flattening film 12 is formed by applying a polyimide resin, an acrylic resin or the like to the entire surface. And
A contact hole 13 is opened in the flattening film 12, and a metal such as Al or a transparent conductive thin film such as ITO is deposited so as to be electrically connected to the drain electrode 11,
The upper electrode 14 is formed by patterning into a predetermined shape.

【0045】次に、上述したコンタクトホール13部分
にメッキ法あるいは導電性樹脂膜によって導電層15を
形成する。
Next, a conductive layer 15 is formed on the contact hole 13 by plating or a conductive resin film.

【0046】本発明によると、TFTのドレイン電極1
1にコンタクトホール13を介して上部電極14を電気
的に接続し、その後、導電層15によってコンタクトホ
ールに起因する凹状の窪み部分を充填するような構成と
しているため、最上層の表面が平坦なものとなってい
る。従って、本発明におけるTFTを液晶表示装置に適
用した場合には、上部電極14である画素電極の表面に
液晶分子の配向を乱すような凹凸を生じさせることがな
くなる。
According to the present invention, the drain electrode 1 of the TFT
1 is electrically connected to the upper electrode 14 via the contact hole 13, and then the conductive layer 15 is used to fill the concave recessed portion caused by the contact hole. Therefore, the surface of the uppermost layer is flat. It has become something. Therefore, when the TFT according to the present invention is applied to a liquid crystal display device, unevenness that disturbs the alignment of liquid crystal molecules on the surface of the pixel electrode serving as the upper electrode 14 does not occur.

【0047】また、本発明では、仮にTFTのドレイン
電極11と上部電極14とがコンタクトホール13内の
何れかの部分において断線していたとしても、コンタク
トホール13内に導電層15を形成しているため、断線
箇所を接続することが可能となる。
Further, according to the present invention, even if the drain electrode 11 and the upper electrode 14 of the TFT are disconnected in any part of the contact hole 13, the conductive layer 15 is formed in the contact hole 13. Therefore, it is possible to connect the disconnection points.

【0048】さらに、本発明においては、導電層15を
形成する際に、導電性樹脂膜を用いる場合には塗布装置
を、メッキ法を用いる場合にはメッキ工程用設備を設置
する以外に特殊な装置や複雑な前処理を必要とすること
がなく、導電層15の形成工程以外は、従来のアクティ
ブマトリクス型液晶表示装置やTFTを製造するために
用いられている成膜方法やエッチング方法により簡便に
製造することが可能である。
Further, in the present invention, when the conductive layer 15 is formed, a special coating apparatus is used when a conductive resin film is used, and a special equipment for a plating step is used when a plating method is used. No device or complicated pretreatment is required, and the steps other than the step of forming the conductive layer 15 are simplified by the film forming method and the etching method used for manufacturing the conventional active matrix type liquid crystal display device and TFT. It is possible to manufacture.

【0049】(実施の形態1)以下に、図面を用いて本
発明の実施の形態1における製造方法の詳細について説
明する。図3〜図4は、本実施の形態1におけるTFT
の製造工程を示した断面図である。
(Embodiment 1) Details of the manufacturing method according to Embodiment 1 of the present invention will be described below with reference to the drawings. 3 and 4 show TFTs according to the first embodiment.
FIG. 4 is a cross-sectional view showing a manufacturing process of the second embodiment.

【0050】図3(a)に示すように、ガラス基板など
の絶縁性基板1上にTFTを周知の方法によって作成す
る。作成方法は概ね以下の通りである。
As shown in FIG. 3A, a TFT is formed on an insulating substrate 1 such as a glass substrate by a known method. The creation method is generally as follows.

【0051】まず、ガラス基板1上にSiO2膜などか
らなるベースコート膜2をスパッタリング法やプラズマ
CVD法によって堆積させる。次に、多結晶シリコン薄
膜や非晶質シリコン薄膜などを例えば30nm〜50n
m程度の膜厚に堆積し、堆積された膜が非晶質シリコン
薄膜の場合は上方からレーザー光が照射して多結晶化す
る。多結晶化されたシリコン薄膜は所定の形状にパター
ニングされTFTの活性層3となる。
First, a base coat film 2 made of a SiO 2 film or the like is deposited on a glass substrate 1 by a sputtering method or a plasma CVD method. Next, a polycrystalline silicon thin film, an amorphous silicon thin film, etc.
When the deposited film is an amorphous silicon thin film, the film is polycrystallized by irradiation with a laser beam from above. The polycrystallized silicon thin film is patterned into a predetermined shape to become the active layer 3 of the TFT.

【0052】次いで、活性層3上にSiO2膜などの絶
縁膜が堆積されゲート絶縁膜4が形成され、該活性層3
上にはゲート絶縁膜4を介してAlなどの金属材料から
なるゲート電極5が所定の形状に形成される。
Next, an insulating film such as a SiO 2 film is deposited on the active layer 3 to form a gate insulating film 4.
A gate electrode 5 made of a metal material such as Al is formed in a predetermined shape with a gate insulating film 4 interposed therebetween.

【0053】次いで、活性層3にはゲート電極5をマス
クとして不純物イオンが注入され、その後注入した不純
物イオンを活性化するための加熱処理が施されてソース
領域およびドレイン領域6が形成される。このときゲー
ト電極5の下方の領域には不純物イオンが注入されてい
ないチャネル領域7が形成される。
Next, impurity ions are implanted into the active layer 3 using the gate electrode 5 as a mask, and thereafter a heat treatment for activating the implanted impurity ions is performed to form a source region and a drain region 6. At this time, a channel region 7 into which impurity ions have not been implanted is formed in a region below the gate electrode 5.

【0054】その後、全面にSiO2やSiNx膜などが
堆積されて層間絶縁膜8が形成される。最後にソース領
域およびドレイン領域6の上方に位置する層間絶縁膜8
およびゲート絶縁膜4にコンタクトホール9を開口した
後、Alなどの金属材料からなるソース電極10および
ドレイン電極11を形成し、該ソース電極10およびド
レイン電極11がソース領域およびドレイン領域6に接
続される。本実施の形態1におけるTFTは、このよう
にして製造される。
After that, an SiO 2 or SiN x film or the like is deposited on the entire surface to form an interlayer insulating film 8. Finally, an interlayer insulating film 8 located above the source region and the drain region 6
After opening a contact hole 9 in the gate insulating film 4, a source electrode 10 and a drain electrode 11 made of a metal material such as Al are formed, and the source electrode 10 and the drain electrode 11 are connected to the source region and the drain region 6. You. The TFT according to the first embodiment is manufactured in this manner.

【0055】本実施の形態1では、多結晶シリコン薄膜
を活性層3に用いたコプラナ型TFTについて説明した
が、非晶質シリコン薄膜を活性層3に用いた逆スタガ型
TFTであってもよい。また、この後、ドレイン電極1
1上に該ドレイン電極11と異なる材質の金属膜あるい
は透明導電性薄膜を堆積させて、所定形状にパターニン
グしキャップ電極を形成してもよい。なお、このときの
金属膜としては、Ni、Cr、Cu、Fe、Wなどを用
いることが可能で、また、透明導電性薄膜としては、I
TO、SnO2などを用いることが可能である。
In the first embodiment, a coplanar TFT using a polycrystalline silicon thin film for the active layer 3 has been described. However, an inverted staggered TFT using an amorphous silicon thin film for the active layer 3 may be used. . After this, the drain electrode 1
A cap electrode may be formed by depositing a metal film or a transparent conductive thin film of a material different from that of the drain electrode 11 on the first electrode 1 and patterning it into a predetermined shape. In this case, Ni, Cr, Cu, Fe, W, or the like can be used as the metal film.
TO, SnO 2 or the like can be used.

【0056】次に、図3(b)に示すように、全面にポ
リイミド樹脂やアクリル樹脂などを塗布して平坦化膜1
2を形成する。本実施の形態1では、樹脂にオプトマー
SS(日本合成ゴム社製)を用い、2μm〜4μm、例
えば最大で2μmの厚みになるように基板1上に塗布形
成した。
Next, as shown in FIG. 3B, a flattening film 1 is formed by applying a polyimide resin or an acrylic resin on the entire surface.
Form 2 In the first embodiment, Optomer SS (manufactured by Nippon Synthetic Rubber Co., Ltd.) is used as the resin and is applied and formed on the substrate 1 so as to have a thickness of 2 μm to 4 μm, for example, 2 μm at the maximum.

【0057】次に、ドレイン電極11の上方に位置する
平坦化膜12にコンタクトホール13を開口した。この
コンタクトホール13の開口には、酸素ガスによるドラ
イエッチングを用いることができる。本実施の形態1で
は、酸素ガス流量400sccm、高周波電力600
W、ガス圧力20mTorrの条件でエッチングを行っ
てコンタクトホール13を形成した。また、このコンタ
クトホール13の内壁は、概ね80°〜60°の角度に
傾斜させて形成した。また、このコンタクトホール13
を開口する際には、アライメント精度を考慮してドレイ
ン電極11側のコンタクトホール13の口径を比較的小
さくし、確実にドレイン電極11上に開口するように
し、また、平坦化膜12の表面側の口径もドレイン電極
11の外形寸法を越えない範囲にすることが望ましい。
これは、電極間の接続を確実なものとし、このTFTを
液晶表示装置などに用いた際に不必要に開口率を低下さ
せないためにも重要である。なお、このとき平坦化膜1
2に用いられる樹脂は感光性を有するものであってもよ
い。
Next, a contact hole 13 was opened in the planarizing film 12 located above the drain electrode 11. Dry etching using oxygen gas can be used for the opening of the contact hole 13. In the first embodiment, the oxygen gas flow rate is 400 sccm and the high-frequency power 600
Etching was performed under the conditions of W and a gas pressure of 20 mTorr to form a contact hole 13. The inner wall of the contact hole 13 was formed to be inclined at an angle of approximately 80 ° to 60 °. In addition, this contact hole 13
When the opening is formed, the diameter of the contact hole 13 on the side of the drain electrode 11 is made relatively small in consideration of the alignment accuracy so that the opening is reliably formed on the drain electrode 11. It is also desirable that the diameter of the hole be within a range not exceeding the outer dimensions of the drain electrode 11.
This is important in order to secure the connection between the electrodes and not to unnecessarily lower the aperture ratio when this TFT is used in a liquid crystal display device or the like. At this time, the flattening film 1
The resin used in 2 may be photosensitive.

【0058】次に、図4(a)に示すように、ドレイン
電極11に電気的に接続されるようにITOなどの透明
導電性薄膜やAlなどの金属膜を1000Å〜数千Å、
例えば2000Å程度堆積させ、フォトレジストによる
マスクを用いてパターニングして所定の形状の上部電極
14を形成する。このときITOなどの透明導電性薄膜
やAlなどの金属膜を堆積させる方法としては、スパッ
タリング法などの周知の方法を用いることができる。
Next, as shown in FIG. 4A, a transparent conductive thin film such as ITO or a metal film such as Al is formed so as to be electrically connected to the drain electrode 11 by a thickness of 1000 to several thousand.
For example, the upper electrode 14 is deposited to a thickness of about 2000 ° and patterned by using a photoresist mask to form the upper electrode 14 having a predetermined shape. At this time, as a method of depositing a transparent conductive thin film such as ITO or a metal film such as Al, a known method such as a sputtering method can be used.

【0059】次に、図4(b)に示すように、フォトレ
ジストによるマスクを形成し、コンタクトホール13の
部分にメッキ法によって金属膜を充填し導電層15を形
成する。なお、フォトレジストは導電層15形成後に除
去する。
Next, as shown in FIG. 4B, a mask made of a photoresist is formed, and a metal film is filled in a portion of the contact hole 13 by plating to form a conductive layer 15. Note that the photoresist is removed after the formation of the conductive layer 15.

【0060】上述したメッキ法に関して以下に説明す
る。一般にメッキ法といえば電解メッキ法を指すことが
多く、この方法は、メッキしたい金属イオンを含む水溶
液中に直流電流を流し、陰極面に金属膜を得るというも
のである。このメッキ工程の様子を図12に示す。この
工程で用意される設備としては、メッキ液18と該メッ
キ液18を入れるメッキ槽19、それに直流電源20で
ある。陽極21にはメッキする金属と同じ材質の電極を
用いるのが一般的であり、Niをメッキする場合にはニ
ッケル電極、Agをメッキする場合は銀電極を用いる。
また、メッキ液によっては若干加熱を必要とする場合も
ある。その場合には、付属設備としてメッキ槽の加熱設
備を用意する。メッキされる金属としては、Cu、A
g、Au、Cr、Fe、Ni、Ptなどを用いることが
できる。本発明においては、特にメッキする金属を限定
する必要はないが、後述するように下地材料との相性も
考慮して決定するほうが好ましく、Ni、Cu、Agな
どが特に有望である。例えば、Niは比較的容易にメッ
キが可能であり、工業用に広く用いられているし、C
u、Agなどは電気抵抗が十分に低いため電極などに用
いるには好適であると考えられるからである。水溶液と
しては、例えばNiやAgの場合、硫酸ニッケル、塩化
ニッケル、シアン化銀などが用いられる。本実施の形態
1ではAgを用いてメッキを行った。Agを選択した理
由としては、上述したように電気抵抗が低い材料であ
り、電気抵抗が低い貴金属材料の中では価格が格段に安
いからである。
The above plating method will be described below. Generally, the plating method often refers to an electrolytic plating method. In this method, a direct current is passed through an aqueous solution containing metal ions to be plated to obtain a metal film on a cathode surface. FIG. 12 shows this plating process. The equipment prepared in this step includes a plating solution 18, a plating tank 19 for containing the plating solution 18, and a DC power supply 20. In general, an electrode made of the same material as the metal to be plated is used for the anode 21. A nickel electrode is used for plating Ni, and a silver electrode is used for plating Ag.
Also, depending on the plating solution, some heating may be required. In that case, a heating equipment for the plating tank is prepared as an accessory equipment. The metals to be plated include Cu, A
g, Au, Cr, Fe, Ni, Pt and the like can be used. In the present invention, it is not particularly necessary to limit the metal to be plated, but it is preferable to determine it in consideration of compatibility with the underlying material as described later, and Ni, Cu, Ag, and the like are particularly promising. For example, Ni can be plated relatively easily, and is widely used for industrial purposes.
This is because u, Ag, and the like are considered to be suitable for use in electrodes and the like because of their sufficiently low electric resistance. As the aqueous solution, for example, in the case of Ni or Ag, nickel sulfate, nickel chloride, silver cyanide, or the like is used. In the first embodiment, plating is performed using Ag. The reason for selecting Ag is that, as described above, it is a material having a low electric resistance, and the price is much lower than that of a noble metal material having a low electric resistance.

【0061】本実施の形態1におけるコンタクトホール
13部分のメッキは、例えば、メッキ液としてシルブレ
ックスII(日本エレクトロプレイティング・エンジニヤ
ース社製)を用い、電流密度1A/dm2、メッキ液温
度25℃で約2分間程度メッキを行い、約2μm程度の
導電層15を形成した。導電層15の膜厚は電流密度と
時間とを制御することにより決定することができる。電
流密度やメッキ液温度については、メッキ液の種類によ
って異なるため適宜決定すればよく、本実施の形態1で
は、電流密度1〜5A/dm2、メッキ液温度20〜3
0℃の範囲で条件を設定した。本実施の形態1における
このような条件は、コンタクトホール13のようにメッ
キする部分の面積が小さい場合には低電流密度で行う方
が良好な結果が得られ易すいことを考慮して決定したも
のである。
The plating of the contact hole 13 in the first embodiment is performed, for example, by using Silbrex II (manufactured by Japan Electroplating Engineers) as a plating solution, at a current density of 1 A / dm 2 and a plating solution temperature of 25. Plating was performed at about 2 minutes for about 2 minutes to form a conductive layer 15 of about 2 μm. The thickness of the conductive layer 15 can be determined by controlling the current density and time. The current density and the plating solution temperature may vary depending on the type of plating solution, and may be appropriately determined. In the first embodiment, the current density is 1 to 5 A / dm 2 and the plating solution temperature is 20 to 3.
Conditions were set in the range of 0 ° C. Such a condition in the first embodiment is determined in consideration that when the area of a portion to be plated such as the contact hole 13 is small, it is easier to obtain a good result at a low current density. Things.

【0062】次に、メッキ工程の前後の工程に関して説
明する。メッキ工程の前には、メッキされる対象物の表
面を水洗する以外に必要に応じて塩酸などで表面の処理
を行う。メッキ工程の後には、70℃前後の温純水で洗
浄して乾燥させる。なお、本実施の形態1では単一金属
のメッキの例を示したが、合金のメッキであっても差し
支えない。
Next, steps before and after the plating step will be described. Prior to the plating step, the surface of the object to be plated is treated with hydrochloric acid or the like as necessary in addition to washing the surface with water. After the plating step, the substrate is washed with warm pure water at about 70 ° C. and dried. In the first embodiment, an example of plating of a single metal is shown, but plating of an alloy may be used.

【0063】本実施の形態1では、ドレイン電極11に
コンタクトホール13を介して電気的に接続される上部
電極14が形成された後に導電層15を形成するように
しているため、仮に導電層15の表面が上部電極14の
表面よりも突出あるいは後退して段差が生じた場合であ
っても、上部電極14に対して断線などの悪影響を生じ
させることは全く無い。
In the first embodiment, the conductive layer 15 is formed after the upper electrode 14 electrically connected to the drain electrode 11 via the contact hole 13 is formed. Even when the surface of the upper electrode 14 projects or recedes from the surface of the upper electrode 14 to generate a step, the upper electrode 14 has no adverse effect such as disconnection.

【0064】また、図5に示すように、平坦化膜12は
数μmの膜厚を有しているため、該平坦化膜12に開口
されたたコンタクトホール13も数μmの段差を有して
いることになる。コンタクトホール13部分には、10
00Å〜数千Å程度の膜厚の上部電極14が堆積、形成
されることになるが、上述のようにコンタクトホール1
3は数μmの段差を有しおり、その角度も急峻であるた
め、コンタクトホール13内壁面に均一な厚みで膜を堆
積することが困難であり、図中の円で囲まれた領域で
は、しばしば十分な膜厚を確保することができずに実質
的に断線していまうような場合もあった。しかしなが
ら、本実施の形態1においては、コンタクトホール13
部分にメッキを施すことにより、コンタクトホール13
の底面部分に析出した導電層15が、図中の矢印で示し
たように次第に成長して行きコンタクトホール13内に
充満することにより、上部電極14の断線部分を接続す
ることが可能となっているのである。
Further, as shown in FIG. 5, since the flattening film 12 has a thickness of several μm, the contact hole 13 opened in the flattening film 12 also has a step of several μm. Will be. 10 for contact hole 13
The upper electrode 14 having a thickness of about 00 to several thousand is deposited and formed.
3 has a step of several μm, and its angle is also steep, so that it is difficult to deposit a film with a uniform thickness on the inner wall surface of the contact hole 13. In a region surrounded by a circle in FIG. In some cases, it was not possible to secure a sufficient film thickness and the wire was substantially disconnected. However, in the first embodiment, contact hole 13
By plating the portions, the contact holes 13 can be formed.
The conductive layer 15 deposited on the bottom of the contact hole 13 gradually grows as shown by the arrow in the figure and fills the contact hole 13, thereby making it possible to connect the broken portion of the upper electrode 14. It is.

【0065】なお、図示していないが、この後全面に配
向膜を形成し、配向処理を施した後、カラーフィルター
や対向電極などを形成した対向側基板を貼り合わせて、
基板間に液晶を注入すれば液晶表示装置を完成させるこ
とができる。
Although not shown, after this, an alignment film is formed on the entire surface, and an alignment process is performed. Then, a counter substrate on which a color filter, a counter electrode, and the like are formed is attached.
A liquid crystal display device can be completed by injecting a liquid crystal between the substrates.

【0066】(実施の形態2)次に、図面を用いて本発
明の他の実施の形態における製造方法の詳細について説
明する。図6〜図8は、本実施の形態2におけるTFT
の製造工程を示した断面図である。
(Embodiment 2) Next, details of a manufacturing method according to another embodiment of the present invention will be described with reference to the drawings. 6 to 8 show TFTs according to the second embodiment.
FIG. 4 is a cross-sectional view showing a manufacturing process of the second embodiment.

【0067】図6(a)に示すように、TFTを作成
後、樹脂による平坦化膜12を形成する。なお、本実施
の形態2におけるTFTの製造工程などは実施の形態1
と同様であるため説明を省略する。
As shown in FIG. 6A, after forming the TFT, a flattening film 12 made of resin is formed. Note that the manufacturing process of the TFT according to the second embodiment is the same as that of the first embodiment.
The description is omitted because it is the same as.

【0068】図6(b)に示すように、樹脂による平坦
化膜12にコンタクトホール13を開口した。このコン
タクトホール13の開口には、酸素ガスによるドライエ
ッチングを用いることができる。本実施の形態2では、
先ず酸素ガス流量400sccm、高周波電力600
W、ガス圧力20mTorrの条件でエッチングを行っ
てコンタクトホール13を形成した。なお、これらの工
程は実施の形態1と同様である。
As shown in FIG. 6B, a contact hole 13 was opened in the planarizing film 12 made of resin. Dry etching using oxygen gas can be used for the opening of the contact hole 13. In the second embodiment,
First, oxygen gas flow rate 400 sccm, high frequency power 600
Etching was performed under the conditions of W and a gas pressure of 20 mTorr to form a contact hole 13. These steps are the same as in the first embodiment.

【0069】次に、図7(a)に示すように、ドレイン
電極11に電気的に接続されるようにITOなどの透明
導電性薄膜やAlなどの金属膜を1000Å〜数千Å、
例えば2000Å程度堆積させ、フォトレジストによる
マスクを用いてパターニングして所定の形状の上部電極
14を形成する。このときITOなどの透明導電性薄膜
やAlなどの金属膜を堆積させる方法としては、スパッ
タリング法などの周知の方法を用いることができる。
Next, as shown in FIG. 7A, a transparent conductive thin film such as ITO or a metal film such as Al is formed so as to be electrically connected to the drain electrode 11 by 1000 to several thousand.
For example, the upper electrode 14 is deposited to a thickness of about 2000 ° and patterned by using a photoresist mask to form the upper electrode 14 having a predetermined shape. At this time, as a method of depositing a transparent conductive thin film such as ITO or a metal film such as Al, a known method such as a sputtering method can be used.

【0070】次に、図7(b)に示すように、コンタク
トホール13の部分にメッキ法によって金属膜を充填し
導電層15を形成する。本実施の形態2では、導電層1
5はコンタクトホール13内に完全に充填するのではな
く、底面から1/3〜2/3程度の厚みに形成する。こ
の際の重要な点としては、上部電極14の表面から導電
層15が突出しないようにすることであり、底面からど
の程度の厚みに形成するかは適宜決定すればよい。本実
施の形態2ではAgを用いてメッキすることにし、例え
ば、メッキ液としてシルブレックスII(日本エレクトロ
プレイティング・エンジニヤース社製)を用いた。ま
た、導電層15の膜厚は電流密度と処理時間を制御する
ことで決定することができるが、本実施の形態2では、
処理時間で制御することにした。具体的には電流密度1
A/dm2、メッキ液温度25℃で約1分間程度メッキ
を行い、約1μm程度の導電層15を形成した。
Next, as shown in FIG. 7B, a metal film is filled in the contact hole 13 by plating to form a conductive layer 15. In the second embodiment, the conductive layer 1
5 is not completely filled in the contact hole 13 but is formed to have a thickness of about 1/3 to 2/3 from the bottom surface. An important point in this case is to prevent the conductive layer 15 from protruding from the surface of the upper electrode 14, and the thickness from the bottom surface may be appropriately determined. In the second embodiment, plating is performed using Ag, and for example, Silbrex II (manufactured by Japan Electroplating Engineers) is used as a plating solution. In addition, the thickness of the conductive layer 15 can be determined by controlling the current density and the processing time.
It was decided to control by the processing time. Specifically, current density 1
Plating was performed at A / dm 2 at a plating solution temperature of 25 ° C. for about 1 minute to form a conductive layer 15 of about 1 μm.

【0071】以下の説明については実施の形態1に記載
したものと同様であるが、繰り返し説明する。電流密度
やメッキ液温度については、メッキ液の種類によって異
なるため適宜決定すればよく、本実施の形態2では、電
流密度1〜5A/dm2、メッキ液温度20〜30℃の
範囲で条件を設定した。本実施の形態2におけるこのよ
うな条件は、コンタクトホール13のようにメッキする
部分の面積が小さい場合には低電流密度で行う方が良好
な結果が得られ易すいことを考慮して決定したもので
る。
The following description is the same as that described in the first embodiment, but will be repeated. The current density and the temperature of the plating solution may vary depending on the type of the plating solution, and may be appropriately determined. In the second embodiment, the conditions are set at a current density of 1 to 5 A / dm 2 and a plating solution temperature of 20 to 30 ° C. Set. Such a condition in the second embodiment is determined in consideration that when the area of a portion to be plated such as the contact hole 13 is small, it is easier to obtain a good result at a low current density. Things.

【0072】次に、メッキ工程の前後の工程に関して説
明する。メッキ工程の前には、メッキされる対象物の表
面を水洗する以外に必要に応じて塩酸などで表面の処理
を行う。メッキ工程の後には、70℃前後の温純水で洗
浄して乾燥させる。なお、本実施の形態2では単一金属
のメッキの例を示したが、合金のメッキであっても差し
支えない。
Next, steps before and after the plating step will be described. Prior to the plating step, the surface of the object to be plated is treated with hydrochloric acid or the like as necessary in addition to washing the surface with water. After the plating step, the substrate is washed with warm pure water at about 70 ° C. and dried. In the second embodiment, an example of plating of a single metal is shown, but plating of an alloy may be used.

【0073】次に、図8(a)に示すように、基板全面
に樹脂薄膜層16を堆積させる。この樹脂薄膜層16は
導電層15が1/2程度まで充填されたコンタクトホー
ル13の残りの部分に充填するためのものである。ここ
では約1μm程度の膜厚となるように塗布形成した。用
いられる材料としては平坦化膜12と同一材料であるオ
プトマーSS(日本合成ゴム社製)を用いた。あるい
は、カラーモザイクCK(富士ハント社製)などの有色
や黒色の樹脂材料を用いても差し支えない。また、樹脂
薄膜層16に用いられる樹脂材料は導電性材料でもよ
く、感光性を有するものであってもよい。
Next, as shown in FIG. 8A, a resin thin film layer 16 is deposited on the entire surface of the substrate. This resin thin film layer 16 is for filling the remaining portion of the contact hole 13 in which the conductive layer 15 is filled up to about 1/2. Here, it was applied and formed so as to have a thickness of about 1 μm. As a material to be used, Optomer SS (manufactured by Nippon Synthetic Rubber Co., Ltd.), which is the same material as the flattening film 12, was used. Alternatively, a colored or black resin material such as Color Mosaic CK (manufactured by Fuji Hunt) may be used. Further, the resin material used for the resin thin film layer 16 may be a conductive material or a photosensitive material.

【0074】次に、図8(b)に示すように、樹脂薄膜
層16の全面をエッチングして上部電極14の表面を露
出させる。この工程ではフォトレジストなどのマスクを
用いることなく全面をエッチングする。これをエッチバ
ック工程と称している。エッチングには酸素ガスによる
ドライエッチングを用いることができる。本実施の形態
2では酸素ガス流量400sccm、高周波電力600
W、ガス圧力20mTorrの条件でエッチングを行っ
た。
Next, as shown in FIG. 8B, the entire surface of the resin thin film layer 16 is etched to expose the surface of the upper electrode 14. In this step, the entire surface is etched without using a mask such as a photoresist. This is called an etch back process. Dry etching with oxygen gas can be used for the etching. In the second embodiment, the oxygen gas flow rate is 400 sccm and the high frequency power 600
Etching was performed under the conditions of W and a gas pressure of 20 mTorr.

【0075】なお、本実施の形態2では、コンタクトホ
ール13に導電層15を底面から1/2程度の位置まで
充填し、残りの部分に樹脂薄膜層16を充填するように
した。従って、導電層15が上部電極14の表面から突
出するようなことはなく、コンタクトホール13の残り
の部分に樹脂薄膜層16を充填しているため、上部電極
14の表面は平坦なものになっている。また、樹脂薄膜
層が絶縁性の場合には、この部分に他の配線を配設する
ことが可能であり、その際も表面が平坦であるため断線
などの心配はない。また、このような構造のTFTを液
晶表示装置に用いると、電極間を含めた電極の表面が全
て平坦となるため、液晶分子の配向に対して悪影響を及
ぼすようなこともない。
In the second embodiment, the contact hole 13 is filled with the conductive layer 15 to a position about 1/2 from the bottom surface, and the remaining portion is filled with the resin thin film layer 16. Therefore, the conductive layer 15 does not protrude from the surface of the upper electrode 14, and the remaining portion of the contact hole 13 is filled with the resin thin film layer 16, so that the surface of the upper electrode 14 becomes flat. ing. Further, when the resin thin film layer is insulative, other wiring can be provided in this portion. In this case, the surface is flat and there is no fear of disconnection. Further, when a TFT having such a structure is used in a liquid crystal display device, the surfaces of the electrodes including the electrodes are all flat, so that the alignment of the liquid crystal molecules is not adversely affected.

【0076】(実施の形態3)次に、図面を用いて本発
明の他の実施の形態における製造方法の詳細について説
明する。図9〜図11は、本実施の形態3におけるTF
Tの製造工程を示した断面図である。
(Embodiment 3) Next, details of a manufacturing method according to another embodiment of the present invention will be described with reference to the drawings. 9 to 11 show TFs according to the third embodiment.
It is sectional drawing which showed the manufacturing process of T.

【0077】図9(a)に示すように、TFTを作成
後、樹脂による平坦化膜12を形成する。なお、本実施
の形態2におけるTFTの製造工程などは実施の形態1
と同様であるため説明を省略する。
As shown in FIG. 9A, after forming the TFT, a flattening film 12 made of resin is formed. Note that the manufacturing process of the TFT according to the second embodiment is the same as that of the first embodiment.
The description is omitted because it is the same as.

【0078】図9(b)に示すように、樹脂による平坦
化膜12にコンタクトホール13を開口した。このコン
タクトホール13の開口には、酸素ガスによるドライエ
ッチングを用いることができる。本実施の形態2では、
先ず酸素ガス流量400sccm、高周波電力600
W、ガス圧力20mTorrの条件でエッチングを行っ
てコンタクトホール13を形成した。なお、これらの工
程は実施の形態1と同様である。
As shown in FIG. 9B, a contact hole 13 was opened in the planarizing film 12 made of resin. Dry etching using oxygen gas can be used for the opening of the contact hole 13. In the second embodiment,
First, oxygen gas flow rate 400 sccm, high frequency power 600
Etching was performed under the conditions of W and a gas pressure of 20 mTorr to form a contact hole 13. These steps are the same as in the first embodiment.

【0079】次に、図10(a)に示すように、ドレイ
ン電極11に電気的に接続されるようにITOなどの透
明導電性薄膜やAlなどの金属膜を1000Å〜数千
Å、例えば2000Å程度堆積させ、フォトレジストに
よるマスクを用いてパターニングして所定の形状の上部
電極14を形成する。このときITOなどの透明導電性
薄膜やAlなどの金属膜を堆積させる方法としては、ス
パッタリング法などの周知の方法を用いることができ
る。
Next, as shown in FIG. 10 (a), a transparent conductive thin film such as ITO or a metal film such as Al is electrically connected to the drain electrode 11 in a range of 1000 to several thousand Å, for example, 2000 Å. The upper electrode 14 having a predetermined shape is formed by patterning using a photoresist mask. At this time, as a method of depositing a transparent conductive thin film such as ITO or a metal film such as Al, a known method such as a sputtering method can be used.

【0080】次に、図10(b)に示すように、全面に
導電性樹脂膜17を塗布形成することによってコンタク
トホール13部分に充填させ、次の工程において不要な
導電性樹脂膜17を除去する。除去する方法としてエッ
チバック工程を用いる場合には、導電性樹脂膜17の表
面にコンタクトホール13による凹状の窪みが生じない
程度に塗布するのがよい。これはエッチバック工程で
は、全面を均一にエッチングしていくからである。一
方、導電性樹脂膜17が感光性を有している場合には、
コンタクトホール13に導電性樹脂膜17が充填されて
いる程度に塗布すればよい。
Next, as shown in FIG. 10B, a conductive resin film 17 is applied over the entire surface to fill the contact hole 13 and to remove unnecessary conductive resin film 17 in the next step. I do. When an etch-back process is used as a removing method, it is preferable to apply the conductive resin film 17 to the surface of the conductive resin film 17 to such an extent that a concave depression due to the contact hole 13 does not occur. This is because the entire surface is uniformly etched in the etch back process. On the other hand, when the conductive resin film 17 has photosensitivity,
It may be applied to such an extent that the conductive resin film 17 is filled in the contact holes 13.

【0081】なお、導電性樹脂膜17は、従来の絶縁性
樹脂膜に金属粒子やカーボンを添加することによって容
易に得ることができる。また、テトラシアノキノジメタ
ン(TCNQ)とテトラチアフルバレン(TTF)を絶
縁性樹脂膜に混入させることによって得ることができ
る。本実施の形態3において用いた導電性樹脂膜17
は、特にこれらに限定される必要はなく、適宜決定すれ
ばよいが、なるべく電気抵抗の低い材料を選択するほう
が好ましい。
The conductive resin film 17 can be easily obtained by adding metal particles or carbon to a conventional insulating resin film. Alternatively, it can be obtained by mixing tetracyanoquinodimethane (TCNQ) and tetrathiafulvalene (TTF) into an insulating resin film. Conductive resin film 17 used in the third embodiment
Is not particularly limited to these, and may be appropriately determined, but it is preferable to select a material having as low an electric resistance as possible.

【0082】次に、図11に示すように、コンタクトホ
ール13部分以外に堆積されている不要な導電性樹脂膜
17を除去し、コンタクトホール13部分に導電層15
を形成する。導電性樹脂膜17の除去に関しては、上述
した実施の形態2で説明したエッチバック工程あるいは
導電性樹脂膜17が感光性を有している場合はマスクを
用いて露光、現像することによって不要部分を除去する
ことができる。なお、樹脂膜の除去方法についてはこれ
らに限定されるものではなく、用いられた樹脂膜に適し
た除去方法を適宜採用すればよい。
Next, as shown in FIG. 11, the unnecessary conductive resin film 17 deposited on portions other than the contact hole 13 is removed, and the conductive layer 15 is removed on the contact hole 13 portion.
To form Regarding the removal of the conductive resin film 17, unnecessary portions can be obtained by performing the etch-back step described in the second embodiment or exposing and developing using a mask when the conductive resin film 17 has photosensitivity. Can be removed. Note that the method for removing the resin film is not limited to these, and a method suitable for the used resin film may be appropriately employed.

【0083】本実施の形態3では、導電層15として導
電性樹脂膜を用いているため、導電層15の表面の位置
を上部電極14の表面の位置とほぼ一致させることが比
較的容易となっている。
In the third embodiment, since the conductive resin film is used as conductive layer 15, it is relatively easy to make the position of the surface of conductive layer 15 substantially coincide with the position of the surface of upper electrode 14. ing.

【0084】以上のように、実施の形態1、実施の形態
2および実施の形態3において作成したTFTは、液晶
表示装置の画素電極を駆動するためのスイッチング素子
として用いることが可能で、電極や配線を断線させるこ
とがなく、あるいは例え断線したとしても該断線箇所を
接続することができるという作用効果を有するものであ
る。従って、この構造はコンタクトホールを介して上下
間で接点を有する電極や配線の接続を安定させるのに非
常に有効であり、これはTFTに限らず、上下間の電極
の接続構造を有する半導体素子あるいは半導体装置に対
しても広く応用することができるものである。
As described above, the TFTs manufactured in Embodiment Modes 1, 2, and 3 can be used as switching elements for driving pixel electrodes of a liquid crystal display device. This has the effect that the wire can be connected without breaking the wire or even if the wire is broken. Therefore, this structure is very effective for stabilizing the connection of electrodes and wirings having a contact between the upper and lower sides through a contact hole. This is not limited to a TFT, and is a semiconductor element having a structure for connecting the upper and lower electrodes. Alternatively, it can be widely applied to semiconductor devices.

【0085】[0085]

【発明の効果】上述したように、本発明の電極接続構造
では、コンタクトホールを介して上下間で接点を有する
電極や配線の接続を確実に行うことが可能となる。
As described above, in the electrode connection structure of the present invention, it is possible to reliably connect an electrode or a wiring having a contact between the upper and lower sides through the contact hole.

【0086】また、このような電極間の接続構造を有す
る半導体素子あるいは半導体装置を液晶表示装置に応用
した場合には、上部電極に相当する画素電極の断線を防
止することができ、半導体素子であるTFTのドレイン
電極と画素電極との接続をより確実なものとすることが
可能になるとともに、コンタクトホールの段差に起因す
る液晶分子の配向乱れが発生することがなくなり、良好
な表示品位を得ることが可能となる。
Further, when a semiconductor element or a semiconductor device having such a connection structure between electrodes is applied to a liquid crystal display device, disconnection of a pixel electrode corresponding to an upper electrode can be prevented, and the semiconductor element can be used. The connection between the drain electrode and the pixel electrode of a certain TFT can be made more reliable, and the alignment disorder of the liquid crystal molecules due to the step of the contact hole does not occur, thereby obtaining a good display quality. It becomes possible.

【図面の簡単な説明】[Brief description of the drawings]

【図1】図1は、本発明のTFTを示した断面図であ
る。
FIG. 1 is a sectional view showing a TFT of the present invention.

【図2】図2は、本発明のTFTを示した平面図であ
る。
FIG. 2 is a plan view showing a TFT of the present invention.

【図3】図3(a)(b)は、本実施の形態1における
TFTの製造工程を示した断面図である。
FIGS. 3A and 3B are cross-sectional views illustrating a manufacturing process of the TFT according to the first embodiment.

【図4】図4(a)(b)は、図3(a)(b)に続く
本実施の形態1におけるTFTの製造工程を示した断面
図である。
FIGS. 4A and 4B are cross-sectional views showing a manufacturing process of the TFT according to the first embodiment following FIGS. 3A and 3B.

【図5】図5は、本実施の形態における電極接続部の細
部を示した断面図である。
FIG. 5 is a cross-sectional view showing details of an electrode connecting portion in the present embodiment.

【図6】図6(a)(b)は、本実施の形態2における
TFTの製造工程を示した断面図である。
FIGS. 6A and 6B are cross-sectional views illustrating a manufacturing process of the TFT according to the second embodiment.

【図7】図7(a)(b)は、図6(a)(b)に続く
本実施の形態2におけるTFTの製造工程を示した断面
図である。
FIGS. 7A and 7B are cross-sectional views showing a manufacturing process of the TFT according to the second embodiment following FIGS. 6A and 6B.

【図8】図8(a)(b)は、図7(a)(b)に続く
本実施の形態2におけるTFTの製造工程を示した断面
図である。
FIGS. 8A and 8B are cross-sectional views showing a manufacturing process of the TFT according to the second embodiment following FIGS. 7A and 7B.

【図9】図9(a)(b)は、本実施の形態3における
TFTの製造工程を示した断面図である。
FIGS. 9A and 9B are cross-sectional views showing the steps of manufacturing a TFT according to the third embodiment.

【図10】図10(a)(b)は、図9(a)(b)に
続く本実施の形態3におけるTFTの製造工程を示した
断面図である。
FIGS. 10A and 10B are cross-sectional views showing a manufacturing process of the TFT according to the third embodiment, following FIGS. 9A and 9B.

【図11】図11は、図10(a)(b)に続く本実施
の形態3におけるTFTの製造工程を示した断面図であ
る。
FIG. 11 is a cross-sectional view showing a manufacturing step of the TFT according to the third embodiment, following FIGS. 10 (a) and 10 (b).

【図12】図12は、本実施の形態1におけるメッキ工
程を示した図面である。
FIG. 12 is a drawing showing a plating step in the first embodiment.

【図13】図13は、保護膜上画素電極構造(ピクセル
・オン・パッシ構造)の半導体素子を示した断面図であ
る。
FIG. 13 is a cross-sectional view showing a semiconductor element having a pixel electrode structure on a protective film (pixel-on-passive structure).

【図14】図14は、従来技術における半導体素子を示
した断面図である。
FIG. 14 is a cross-sectional view showing a semiconductor device according to a conventional technique.

【図15】図15(a)(b)は、従来の問題点を示し
たコンタクトホールの断面図である。
FIGS. 15A and 15B are cross-sectional views of a contact hole showing a conventional problem.

【符号の説明】[Explanation of symbols]

1 絶縁性基板 2 ベースコート膜 3 活性層 4 ゲート絶縁膜 5 ゲート電極 6 ソース領域およびドレイン領域 7 チャネル領域 8 層間絶縁膜 9 コンタクトホール 10 ソース電極 11 ドレイン電極(下部電極) 12 平坦化膜 13 コンタクトホール 14 画素電極(上部電極) 15 導電層 16 樹脂薄膜層 17 導電性樹脂膜 18 メッキ液 19 メッキ槽 20 直流電源 21 陽極 51 絶縁性基板 58 層間絶縁膜 60 ソース電極 61 ドレイン電極(下部電極) 63 コンタクトホール 64 画素電極(上部電極) 70 液晶層 71 導電体 DESCRIPTION OF SYMBOLS 1 Insulating substrate 2 Base coat film 3 Active layer 4 Gate insulating film 5 Gate electrode 6 Source region and drain region 7 Channel region 8 Interlayer insulating film 9 Contact hole 10 Source electrode 11 Drain electrode (lower electrode) 12 Flattening film 13 Contact hole Reference Signs List 14 pixel electrode (upper electrode) 15 conductive layer 16 resin thin film layer 17 conductive resin film 18 plating solution 19 plating bath 20 DC power supply 21 anode 51 insulating substrate 58 interlayer insulating film 60 source electrode 61 drain electrode (lower electrode) 63 contact Hole 64 Pixel electrode (upper electrode) 70 Liquid crystal layer 71 Conductor

Claims (9)

【特許請求の範囲】[Claims] 【請求項1】 下部電極と、該下部電極上に形成された
絶縁膜と、該絶縁膜上に形成されるとともに、該絶縁膜
に開口されたコンタクトホールを介して該下部電極と接
続される上部電極とを有する半導体装置において、 前記下部電極に接続される上部電極上を含む前記コンタ
クトホール領域には、導電性物質が充填されていること
を特徴とする半導体装置。
1. A lower electrode, an insulating film formed on the lower electrode, and formed on the insulating film and connected to the lower electrode via a contact hole opened in the insulating film. A semiconductor device having an upper electrode, wherein the contact hole region including the upper electrode connected to the lower electrode is filled with a conductive material.
【請求項2】 前記下部電極に接続される上部電極上を
含む前記コンタクトホール領域には、導電性物質と該導
電性物質上に形成された平坦表面を形成する物質とが充
填されていることを特徴とする請求項1に記載の半導体
装置。
2. The contact hole region including an upper electrode connected to the lower electrode is filled with a conductive material and a material forming a flat surface formed on the conductive material. The semiconductor device according to claim 1, wherein:
【請求項3】 前記導電性物質は金属薄膜であることを
特徴とする請求項1または2に記載の半導体装置。
3. The semiconductor device according to claim 1, wherein the conductive material is a metal thin film.
【請求項4】 前記導電性物質は導電性を有する樹脂膜
であることを特徴とする請求項1または2に記載の半導
体装置。
4. The semiconductor device according to claim 1, wherein the conductive material is a resin film having conductivity.
【請求項5】 前記平坦表面を形成する物質は導電性あ
るいは絶縁性を有する樹脂膜であることを特徴とする請
求項1に記載の半導体装置。
5. The semiconductor device according to claim 1, wherein the substance forming the flat surface is a conductive or insulating resin film.
【請求項6】 下部電極と、該下部電極上に形成された
絶縁膜と、該絶縁膜上に形成されるとともに、該絶縁膜
に開口されたコンタクトホールを介して該下部電極と接
続される上部電極とを有する半導体装置の製造方法にお
いて、 前記下部電極上に形成された絶縁膜に、前記コンタクト
ホールを開口する工程と、 前記コンタクトホールを含む絶縁膜上に前記上部電極を
形成し、該コンタクトホールを介して該上部電極と前記
下部電極とを接続する工程と、 前記上部電極上を含む前記コンタクトホール領域に、導
電性物質を充填する工程と、を有することを特徴とする
半導体装置の製造方法。
6. A lower electrode, an insulating film formed on the lower electrode, and connected to the lower electrode via a contact hole formed on the insulating film and opened in the insulating film. Forming a contact hole in the insulating film formed on the lower electrode; forming the upper electrode on the insulating film including the contact hole; A step of connecting the upper electrode and the lower electrode via a contact hole; and a step of filling a conductive material in the contact hole region including the upper electrode. Production method.
【請求項7】 下部電極と、該下部電極上に形成された
絶縁膜と、該絶縁膜上に形成されるとともに、該絶縁膜
に開口されたコンタクトホールを介して該下部電極と接
続される上部電極とを有する半導体装置の製造方法にお
いて、 前記下部電極上に形成された絶縁膜に、前記コンタクト
ホールを開口する工程と、 前記コンタクトホールを含む絶縁膜上に前記上部電極を
形成し、該コンタクトホールを介して該上部電極と前記
下部電極とを接続する工程と、 前記上部電極上を含む前記コンタクトホール領域に、前
記絶縁膜上に形成された上部電極の表面よりも突出しな
い程度に導電性物質を形成する工程と、 前記コンタクトホール領域に形成された導電性物質上
に、前記絶縁膜上に形成された上部電極の表面と概略一
致する程度まで薄膜層を形成する工程と、を有すること
を特徴とする半導体装置の製造方法。
7. A lower electrode, an insulating film formed on the lower electrode, and connected to the lower electrode via a contact hole formed on the insulating film and opened in the insulating film. Forming a contact hole in the insulating film formed on the lower electrode; forming the upper electrode on the insulating film including the contact hole; Connecting the upper electrode and the lower electrode through a contact hole; and conducting to the contact hole region including the upper electrode so as not to protrude from the surface of the upper electrode formed on the insulating film. Forming a conductive material, and forming a thin film layer on the conductive material formed in the contact hole region until the thin film layer substantially matches the surface of the upper electrode formed on the insulating film. The method of manufacturing a semiconductor device, characterized in that it comprises the steps of forming a.
【請求項8】 前記導電性物質の形成工程は、メッキ法
によって行われることを特徴とする請求項6または7に
記載の半導体装置の製造方法。
8. The method according to claim 6, wherein the step of forming the conductive material is performed by a plating method.
【請求項9】 前記導電性物質の形成工程は、導電性を
有する樹脂を塗布することによって行われることを特徴
とする請求項6または7に記載の半導体装置の製造方
法。
9. The method of manufacturing a semiconductor device according to claim 6, wherein the step of forming the conductive material is performed by applying a conductive resin.
JP29211097A 1997-10-24 1997-10-24 Semiconductor device and manufacturing method thereof Expired - Fee Related JP3429440B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP29211097A JP3429440B2 (en) 1997-10-24 1997-10-24 Semiconductor device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP29211097A JP3429440B2 (en) 1997-10-24 1997-10-24 Semiconductor device and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JPH11125831A true JPH11125831A (en) 1999-05-11
JP3429440B2 JP3429440B2 (en) 2003-07-22

Family

ID=17777684

Family Applications (1)

Application Number Title Priority Date Filing Date
JP29211097A Expired - Fee Related JP3429440B2 (en) 1997-10-24 1997-10-24 Semiconductor device and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP3429440B2 (en)

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11160735A (en) * 1997-11-28 1999-06-18 Semiconductor Energy Lab Co Ltd Electro-optic device, production thereof and electronic equipment
JPH11202368A (en) * 1998-01-14 1999-07-30 Semiconductor Energy Lab Co Ltd Semiconductor device and manufacture therefor
JP2001249627A (en) * 2000-03-07 2001-09-14 Idemitsu Kosan Co Ltd Active driving type organic el display device and method of manufacturing the same
JP2001312223A (en) * 2000-02-22 2001-11-09 Semiconductor Energy Lab Co Ltd Spontaneous light emitting device and method for manufacturing the same
JP2003091246A (en) * 2001-09-18 2003-03-28 Matsushita Electric Ind Co Ltd Organic electro-luminescence display panel and manufacturing method therefor
US6552361B1 (en) * 2000-10-10 2003-04-22 Industrial Technology Research Institute Thin film transistor device
JP2004170915A (en) * 2002-10-31 2004-06-17 Seiko Epson Corp Electro-optical device and electronic equipment
JP2006039509A (en) * 2004-06-23 2006-02-09 Sharp Corp Active matrix substrate and manufacturing method thereof, and electronic device
US7372200B2 (en) * 2001-07-03 2008-05-13 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device, method of manufacturing a light-emitting device, and electronic equipment
US7522243B2 (en) 2002-03-01 2009-04-21 Sharp Kabushiki Kaisha Display device and method for fabricating the display device
JP2009271311A (en) * 2008-05-07 2009-11-19 Ricoh Co Ltd Method for manufacturing circuit board, circuit board, active matrix circuit board, and image display device
JP2011187449A (en) * 2000-02-22 2011-09-22 Semiconductor Energy Lab Co Ltd Self-light-emitting device, and method of manufacturing the same
CN102856348A (en) * 2011-06-28 2013-01-02 三星显示有限公司 Organic light emitting display devices and methods of manufacturing organic light emitting display devices
EP2579351A1 (en) * 2010-05-07 2013-04-10 Panasonic Corporation Organic el display panel and method for producing same
JP2013065579A (en) * 2000-02-03 2013-04-11 Semiconductor Energy Lab Co Ltd Light emitting device
JP2013225883A (en) * 2000-08-23 2013-10-31 Semiconductor Energy Lab Co Ltd Electronic apparatus
JP2015072361A (en) * 2013-10-03 2015-04-16 株式会社ジャパンディスプレイ Display device and manufacturing method of the same
CN106783747A (en) * 2017-01-03 2017-05-31 京东方科技集团股份有限公司 A kind of preparation method of array base palte, array base palte and display device

Cited By (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11160735A (en) * 1997-11-28 1999-06-18 Semiconductor Energy Lab Co Ltd Electro-optic device, production thereof and electronic equipment
JPH11202368A (en) * 1998-01-14 1999-07-30 Semiconductor Energy Lab Co Ltd Semiconductor device and manufacture therefor
JP2013065579A (en) * 2000-02-03 2013-04-11 Semiconductor Energy Lab Co Ltd Light emitting device
US9419066B2 (en) 2000-02-03 2016-08-16 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and method of manufacturing the same
JP2014075361A (en) * 2000-02-22 2014-04-24 Semiconductor Energy Lab Co Ltd El display device and electric appliance
JP2011187449A (en) * 2000-02-22 2011-09-22 Semiconductor Energy Lab Co Ltd Self-light-emitting device, and method of manufacturing the same
JP2014103117A (en) * 2000-02-22 2014-06-05 Semiconductor Energy Lab Co Ltd El display device and electric appliance
US9793328B2 (en) 2000-02-22 2017-10-17 Semiconductor Energy Laboratory Co., Ltd. Self-light-emitting device
JP2012209275A (en) * 2000-02-22 2012-10-25 Semiconductor Energy Lab Co Ltd El display device
JP2012146686A (en) * 2000-02-22 2012-08-02 Semiconductor Energy Lab Co Ltd El display device
US8158992B2 (en) 2000-02-22 2012-04-17 Semiconductor Energy Laboratory Co., Ltd. Self-light-emitting device and method of manufacturing the same
JP2012033501A (en) * 2000-02-22 2012-02-16 Semiconductor Energy Lab Co Ltd Self-light-emitting device
US9293513B2 (en) 2000-02-22 2016-03-22 Semiconductor Energy Laboratory Co., Ltd. Self-light-emitting device comprising protective portions on a pixel electrode
JP2001312223A (en) * 2000-02-22 2001-11-09 Semiconductor Energy Lab Co Ltd Spontaneous light emitting device and method for manufacturing the same
JP4542659B2 (en) * 2000-03-07 2010-09-15 出光興産株式会社 Active drive type organic EL display device and manufacturing method thereof
JP2001249627A (en) * 2000-03-07 2001-09-14 Idemitsu Kosan Co Ltd Active driving type organic el display device and method of manufacturing the same
US9454028B2 (en) 2000-08-23 2016-09-27 Semiconductor Energy Laboratory Co., Ltd. Portable electronic device
JP2013225883A (en) * 2000-08-23 2013-10-31 Semiconductor Energy Lab Co Ltd Electronic apparatus
US6552361B1 (en) * 2000-10-10 2003-04-22 Industrial Technology Research Institute Thin film transistor device
US7372200B2 (en) * 2001-07-03 2008-05-13 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device, method of manufacturing a light-emitting device, and electronic equipment
JP2003091246A (en) * 2001-09-18 2003-03-28 Matsushita Electric Ind Co Ltd Organic electro-luminescence display panel and manufacturing method therefor
US7522243B2 (en) 2002-03-01 2009-04-21 Sharp Kabushiki Kaisha Display device and method for fabricating the display device
US7242440B2 (en) 2002-10-31 2007-07-10 Seiko Epson Corporation Electro-optical device and electronic apparatus having coating member coating an inner side wall of a contact hole
JP2004170915A (en) * 2002-10-31 2004-06-17 Seiko Epson Corp Electro-optical device and electronic equipment
US7547918B2 (en) 2004-06-23 2009-06-16 Sharp Kabushiki Kaisha Active matrix substrate and electronic device
JP2006039509A (en) * 2004-06-23 2006-02-09 Sharp Corp Active matrix substrate and manufacturing method thereof, and electronic device
JP2009271311A (en) * 2008-05-07 2009-11-19 Ricoh Co Ltd Method for manufacturing circuit board, circuit board, active matrix circuit board, and image display device
EP2579351A4 (en) * 2010-05-07 2014-03-12 Panasonic Corp Organic el display panel and method for producing same
EP2579351A1 (en) * 2010-05-07 2013-04-10 Panasonic Corporation Organic el display panel and method for producing same
CN102856348A (en) * 2011-06-28 2013-01-02 三星显示有限公司 Organic light emitting display devices and methods of manufacturing organic light emitting display devices
CN102856348B (en) * 2011-06-28 2017-03-01 三星显示有限公司 Organic light-emitting display device and the method manufacturing organic light-emitting display device
JP2015072361A (en) * 2013-10-03 2015-04-16 株式会社ジャパンディスプレイ Display device and manufacturing method of the same
CN106783747A (en) * 2017-01-03 2017-05-31 京东方科技集团股份有限公司 A kind of preparation method of array base palte, array base palte and display device
US10429698B2 (en) 2017-01-03 2019-10-01 Boe Technology Group Co., Ltd. Method for fabricating array substrate, array substrate and display device

Also Published As

Publication number Publication date
JP3429440B2 (en) 2003-07-22

Similar Documents

Publication Publication Date Title
JP3410667B2 (en) Reflective liquid crystal display device and method of manufacturing the same
JP3429440B2 (en) Semiconductor device and manufacturing method thereof
US8148182B2 (en) Manufacturing method of electro line for liquid crystal display device
US6897135B2 (en) Method for fabricating metal interconnections
KR101380875B1 (en) Metal line and method of forming the same
US8368856B2 (en) Transflective liquid crystal display device and method of fabricating the same
US6395586B1 (en) Method for fabricating high aperture ratio TFT's and devices formed
US6319741B1 (en) Method for fabricating metal interconnections and wiring board having the metal interconnections
EP2743984B1 (en) Array substrate and the method for manufacturing the same, and liquid crystal display device
WO2019127676A1 (en) Preparation method of array substrate and electrode wire pattern thereof, and liquid crystal display panel
JP2007027710A (en) Contact hole forming method and manufacturing method of thin-film transistor substrate using the same
JP3447535B2 (en) Thin film transistor and method of manufacturing the same
WO2014067463A1 (en) Thin film transistor and manufacturing method, array substrate, display device and barrier layer thereof
WO2021077674A1 (en) Method for manufacturing array substrate, and array substrate
EP2819155B1 (en) Thin film transistor array substrate and producing method thereof
US20010019375A1 (en) Liquid crystal display device and fabricating method thereof
JPH1152419A (en) Active matrix type liquid crystal display device and its production
JP3349356B2 (en) Thin film transistor and method of manufacturing the same
US6802985B1 (en) Method for fabricating metal wirings
JPH11233783A (en) Thin film transistor and its manufacturing method
US20120097962A1 (en) Polysilicon thin film transistor having copper bottom gate structure and method of making the same
JPH11212115A (en) Active matrix type liquid crystal display device and its manufacture
US6961101B2 (en) Copper alloy, array substrate of liquid crystal display using the same and method of fabricating the same
JPH1138440A (en) Active matrix type liquid crystal display device and its production
JP3724787B2 (en) Electrode substrate, method for producing the same, and liquid crystal display device including the electrode substrate

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20030502

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080516

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090516

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100516

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110516

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110516

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120516

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120516

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130516

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees