JPH11125805A - Matrix substrate and liquid crystal display device and projection type liquid crystal display device using the same - Google Patents

Matrix substrate and liquid crystal display device and projection type liquid crystal display device using the same

Info

Publication number
JPH11125805A
JPH11125805A JP29247097A JP29247097A JPH11125805A JP H11125805 A JPH11125805 A JP H11125805A JP 29247097 A JP29247097 A JP 29247097A JP 29247097 A JP29247097 A JP 29247097A JP H11125805 A JPH11125805 A JP H11125805A
Authority
JP
Japan
Prior art keywords
liquid crystal
analog video
display device
video input
crystal display
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP29247097A
Other languages
Japanese (ja)
Other versions
JP3630945B2 (en
Inventor
Takeshi Ichikawa
武史 市川
Katsumi Kurematsu
榑松  克巳
Osamu Koyama
理 小山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP29247097A priority Critical patent/JP3630945B2/en
Publication of JPH11125805A publication Critical patent/JPH11125805A/en
Application granted granted Critical
Publication of JP3630945B2 publication Critical patent/JP3630945B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To provide a liquid crystal display device which is capable of stably fixing pixel potential, precisely controlling the potential applied to liquid crystals and providing good image quality even if there is some variations in the pixel potential. SOLUTION: The liquid crystal display device which divides an analog video signal into a plurality of lines and impresses these signals on a liquid crystal panel has >=3 pieces of analog video input lines 41 to 44 within this liquid crystal panel on one side of its liquid crystal pixel array region and has analog switches 6 for transmitting these analog video signals to the desired signal lines between the analog video input lines 41 to 44 and the liquid crystal pixel array. The various values of the connecting distances of the analog video input lines 41 to 44 and the analog switches 6 are not sorted. The device has respectively >=2 pieces of the analog video input lines 41 to 44 on both sides of the liquid crystal pixel array. The various values of the connecting distances of the analog video input lines 41 to 44 and the analog switches 6 vary in their sequence on both sides.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、液晶を用いて画像
・文字などを表示する画素電極基板であるマトリクス基
板と液晶装置及びこれを用いた表示装置に関し、特に、
液晶素子の表示のために液晶パネルへのアナログ入力線
とアナログスイッチとを有することを特徴とするマトリ
クス基板と液晶表示装置及び投写型液晶表示装置に関す
る。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a matrix substrate as a pixel electrode substrate for displaying images and characters using liquid crystal, a liquid crystal device, and a display device using the same.
The present invention relates to a matrix substrate, a liquid crystal display device, and a projection type liquid crystal display device having an analog input line to a liquid crystal panel and an analog switch for displaying a liquid crystal element.

【0002】[0002]

【従来の技術】近年の情報通信時代に応じて、情報を表
示する必要性が益々増大している。そんな時に、画像情
報でコミュニケーションをとる表示装置の重要性がます
ます増加している。なかでも、液晶表示装置は、薄型で
低消費電力のために注目されており、半導体産業になら
ぶ基幹産業にまで成長している。液晶表示装置は、現
在、12インチサイズのノートサイズのパソコンに主に
使用されている。そして、将来は、パソコンのみでな
く、ワークステーションや家庭用のテレビとして、さら
に画面サイズの大きい液晶表示装置が使用されると考え
られる。しかし、画面サイズの大型化にともない、製造
装置が高価になるばかりでなく、大画面を駆動するため
には、電気的に厳しい特性が要求される。このため、画
面サイズの大型化とともに、製造コストがサイズの2〜
3乗に比例するなど急激に増大する。
2. Description of the Related Art In accordance with the recent information and communication era, the necessity of displaying information is increasing. At such times, the importance of display devices for communicating with image information is increasing. Above all, liquid crystal display devices have been receiving attention because of their thinness and low power consumption, and have grown into a key industry along with the semiconductor industry. The liquid crystal display device is currently mainly used in a 12-inch notebook-sized personal computer. In the future, not only personal computers, but also workstations and home televisions, liquid crystal display devices having a larger screen size will be used. However, as the screen size increases, not only the manufacturing apparatus becomes expensive, but also electrically strict characteristics are required to drive a large screen. For this reason, the screen size is increased, and the manufacturing cost is reduced to two or less.
It increases rapidly, for example, in proportion to the third power.

【0003】そこで、最近、小型の液晶表示パネルを作
製し、光学的に液晶画像を拡大して表示する前面又は背
面プロジェクション(投影)方式が注目されている。こ
れは、半導体の微細化にともない、性能やコストが良く
なるスケーリング則と同様に、サイズを小さくして、特
性を向上させ、同時に、低コスト化も図ることができる
からである。これらの点から、液晶表示パネルをTFT
型としたとき、小型で十分な駆動力を有するTFTが要
求され、TFTもアモルファスSiを用いたものから多
結晶Siを用いたものに移行しつつある。通常のテレビ
に使われるNTSC規格などの解像度レベルの映像信号
は、あまり高速の処理を必要としない。
[0003] Therefore, recently, a front or rear projection (projection) system for producing a small liquid crystal display panel and optically enlarging and displaying a liquid crystal image has been attracting attention. This is because the size can be reduced, the characteristics can be improved, and at the same time, the cost can be reduced, similarly to the scaling rule in which the performance and cost increase with the miniaturization of semiconductors. From these points, the liquid crystal display panel is TFT
In the case of a mold, a TFT having a small size and sufficient driving force is required, and the TFT is also shifting from one using amorphous Si to one using polycrystalline Si. Video signals of a resolution level such as the NTSC standard used for ordinary television do not require very high-speed processing.

【0004】このため、TFTのみでなく、シフトレジ
スタもしくはデコーダといった周辺駆動回路まで多結晶
Siで製造して、表示領域と周辺駆動回路が一体構造に
なった液晶表示装置ができる。しかし、多結晶Siで
も、単結晶Siにはおよばず、NTSC規格より解像度
レベルの大きい高品位テレビや、コンピュータの解像度
規格でいうXGA(eXtended Graphics Array)、SX
GA(Super eXtended Graphics Array)クラスの表示
を実現しようとすると、シフトレジスタなどは複数に分
割配置せざるを得ない。この場合、分割のつなぎ目に相
当する表示領域にゴーストと呼ばれるノイズが発生し、
その問題を解決する対策がこの分野では望まれている。
[0004] Therefore, not only TFTs but also peripheral drive circuits such as shift registers or decoders can be manufactured from polycrystalline Si to provide a liquid crystal display device in which the display region and the peripheral drive circuits are integrated. However, even polycrystalline Si is not as good as single-crystal Si, and is a high-definition television with a higher resolution level than the NTSC standard, XGA (eXtended Graphics Array), SX
In order to realize a display of a GA (Super eXtended Graphics Array) class, a shift register or the like must be divided and arranged in a plurality. In this case, noise called a ghost occurs in a display area corresponding to a joint of the division,
A solution to the problem is desired in this field.

【0005】また一方、多結晶Siの一体構造の表示装
置より、駆動力が極めて高い単結晶Si基板を用いる表
示装置も注目を集めている。この場合、周辺駆動回路の
トランジスタの駆動力は申し分ないので、上述したよう
な分割駆動をする必要はない。このため、ノイズなどの
問題は解決できる。
On the other hand, a display device using a single crystal Si substrate having extremely high driving force has attracted attention as compared with a display device having an integral structure of polycrystalline Si. In this case, since the driving power of the transistors of the peripheral driving circuit is satisfactory, it is not necessary to perform the split driving as described above. Therefore, problems such as noise can be solved.

【0006】これらの多結晶Siでも、単結晶Siで
も、TFTのドレインと反射電極とを接続して、反射電
極と透明な共通電極との間に液晶を挟持して反射型液晶
素子を形成し、さらに同一半導体基板上にその液晶素子
を走査するための水平・垂直シフトレジスタを形成した
反射型液晶装置が提供できる。
In either polycrystalline or single-crystal Si, the reflection type liquid crystal element is formed by connecting the drain of the TFT and the reflection electrode and sandwiching the liquid crystal between the reflection electrode and the transparent common electrode. Further, it is possible to provide a reflection type liquid crystal device in which horizontal and vertical shift registers for scanning the liquid crystal element on the same semiconductor substrate are formed.

【0007】[0007]

【発明が解決しようとする課題】本出願人は、上記多結
晶Si及び単結晶Siを半導体基板とした反射型液晶装
置の製造方法について、特願平7−186473号を出
願している。該出願は以下の目的と解決手段と実施例を
内包している。
The present applicant has filed a Japanese Patent Application No. 7-186473 for a method of manufacturing a reflection type liquid crystal device using the above-described polycrystalline Si and single-crystal Si as a semiconductor substrate. The application includes the following objects, solutions, and embodiments.

【0008】その目的として、従来の液晶画素の画素電
極に光が入射すると、表面の凹凸によって入射光が四方
八方に散乱され、光の反射効率が非常に小さくなり、ま
た、この表面凹凸は液晶実装工程の配向膜ラビング工程
において、配向不良の原因となり、その結果、液晶の配
向不良を引き起こし、コントラストの低下により表示画
像の画質を悪化され、また、各画素電極間の溝の部分は
ラビングされないため、液晶配向不良の原因になると同
時に、表面凹凸と相俟って、画素電極間の横方向電界を
発生し、輝線の原因となる。この輝線の発生は、表示画
像のコントラストを著しく悪化させ、画質が低下するの
で、本出願の目的は、上記問題を解決し、画素電極表面
の凹凸をなくし、該凹凸に由来する配向不良や乱反射を
防止し、高画質な表示を行なう液晶表示装置とその製造
方法を提供することにある。
For the purpose, when light is incident on a pixel electrode of a conventional liquid crystal pixel, the incident light is scattered in all directions due to unevenness of the surface, and the light reflection efficiency becomes very small. In the alignment film rubbing step of the mounting step, it causes poor alignment, as a result, causes poor alignment of the liquid crystal, the image quality of the displayed image is deteriorated due to the decrease in contrast, and the groove portion between each pixel electrode is not rubbed. Therefore, it causes a liquid crystal alignment defect and, at the same time, generates a horizontal electric field between the pixel electrodes in combination with the surface unevenness, which causes a bright line. Since the generation of the bright lines significantly deteriorates the contrast of the displayed image and deteriorates the image quality, the object of the present application is to solve the above-mentioned problem, eliminate irregularities on the pixel electrode surface, and cause poor alignment and irregular reflection caused by the irregularities. It is an object of the present invention to provide a liquid crystal display device capable of preventing a problem and performing high-quality display and a method of manufacturing the same.

【0009】またその課題を解決する手段として、本出
願の液晶表示装置は、各画素毎にスイッチングトランジ
スタを配したアクティブマトリクス基板と、対向電極基
板間に液晶を挟持してなるアクティブマトリスク型の液
晶表示装置であって、全画素電極表面が同一平面でアク
ティブマトリクス基板に対して平行に位置し、各画素電
極の側壁の少なくとも一部が絶縁物に接していることを
特徴とする。本出願は、ケミカルメカニカルポリシング
(Chemical Mechanical Polishing、以下「CMP」と
記す)を利用することにより、画素電極表面を研磨によ
って形成するため、該画素電極表面が鏡面状に平滑に形
成されると同時に、全画素電極表面を同一平面に形成す
ることができる。さらに、絶縁層を形成した上に画素電
極層を形成、或いは、ホールを形成した画素電極層上に
絶縁層を成膜し、上記研磨工程を行なうことにより、画
素電極間が絶縁層により良好に埋められ、完全に凹凸が
なくなる。よって、該凹凸によって生じた乱反射や配向
不良が防止され、高画質な画像表示が可能となる。
As a means for solving the problem, the liquid crystal display device of the present application comprises an active matrix substrate in which a switching transistor is arranged for each pixel, and an active matrix type in which liquid crystal is sandwiched between opposed electrode substrates. A liquid crystal display device, wherein all pixel electrode surfaces are located on the same plane and parallel to the active matrix substrate, and at least a part of a side wall of each pixel electrode is in contact with an insulator. The present application uses chemical mechanical polishing (hereinafter, referred to as “CMP”) to form a pixel electrode surface by polishing, so that the pixel electrode surface is formed into a mirror-like and smooth surface. In addition, all pixel electrode surfaces can be formed on the same plane. Further, the pixel electrode layer is formed on the insulating layer, or the insulating layer is formed on the pixel electrode layer in which the holes are formed, and the above polishing step is performed, so that the gap between the pixel electrodes is more favorably formed by the insulating layer. It is buried and completely free of irregularities. Therefore, irregular reflection and poor orientation caused by the irregularities are prevented, and high-quality image display is possible.

【0010】さらにその一実施例として、図26及び図
27を参照しつつ説明する。第1の実施例として、反射
型の液晶表示装置について説明する。そのアクティブマ
トリクス基板の製造工程及び液晶素子の断面図を図2
6,図27に示す。以下、順を追って本実施例を詳細に
説明する。尚、図26,図27には画素部を示している
が、画素部形成工程と同時に、画素部のスイッチングト
ランジスタを駆動するためのシフトレジスタ等周辺駆動
回路も同一基板上に形成することができる。
Another embodiment will be described with reference to FIGS. 26 and 27. FIG. As a first embodiment, a reflection type liquid crystal display device will be described. FIG. 2 shows a manufacturing process of the active matrix substrate and a cross-sectional view of a liquid crystal element.
6, shown in FIG. Hereinafter, the present embodiment will be described in detail step by step. 26 and 27 show a pixel portion, a peripheral driver circuit such as a shift register for driving a switching transistor of the pixel portion can be formed on the same substrate at the same time as the pixel portion forming step. .

【0011】不純物濃度が1015cm-3以下であるn形
シリコン半導体基板201を部分熱酸化し、LOCOS
202を形成し、該LOCOS202をマスクとしてボ
ロンをドーズ量1012cm-2程度イオン注入し、不純物
濃度1016cm-3程度のp形不純物領域であるPWL2
03を形成する。この基板201を再度熱酸化し、酸化
膜厚1000オングストローム以下のゲート酸化膜20
4を形成する(図26(a))。
An n-type silicon semiconductor substrate 201 having an impurity concentration of 10 15 cm −3 or less is partially thermally oxidized to form a LOCOS
Then, boron is ion-implanted with a dose of about 10 12 cm −2 using the LOCOS 202 as a mask to form a p-type impurity region PWL2 having an impurity concentration of about 10 16 cm −3.
03 is formed. This substrate 201 is thermally oxidized again to form a gate oxide film 20 having an oxide film thickness of 1000 Å or less.
4 is formed (FIG. 26A).

【0012】その後、リンを1020cm-3程度ドープし
たn形ポリシリコンからなるゲート電極205を形成し
た後、基板201全面にリンをドーズ量1012cm-2
度イオン注入し、不純物濃度1016cm-3程度のn形不
純物領域であるNLD206を形成し、引き続き、パタ
ーニングされたフォトレジストをマスクとして、リンを
ドーズ量1015cm-2程度イオン注入し、不純物濃度1
19cm-3程度のソース、ドレイン領域207,20
7′を形成する(図26(b))。
Thereafter, after forming a gate electrode 205 made of n-type polysilicon doped with phosphorus at about 10 20 cm −3 , phosphorus is ion-implanted at a dose of about 10 12 cm −2 over the entire surface of the substrate 201 to obtain an impurity concentration of about 10 12 cm −2. An NLD 206, which is an n-type impurity region of about 16 cm -3 , is formed. Subsequently, using a patterned photoresist as a mask, phosphorus is ion-implanted at a dose of about 10 15 cm -2, and an impurity concentration of 1
Source and drain regions 207 and 20 of about 0 19 cm -3
7 'is formed (FIG. 26B).

【0013】次に、基板201上全面に層間膜であるP
SG(PhosphoSilicate Glass:リンをドープした酸化
膜)208を形成した。このPSG208はNSG(No
ndope Silicate Glass)/BPSG(Boro-Phospho-Sil
icate Glass)や、TEOS(Tetraetoxy-Silane)で代
替することも可能である。ソース、ドレイン領域20
7,207′の直上のPSG208にコンタクトホール
をパターニングし、スパッタリングによりAlを蒸着し
た後パターニングし、Al電極209を形成する(図2
6(c))。このAl電極209と、ソース、ドレイン
領域207,207′とのオーミックコンタクト特性を
向上させるために、Ti/TiN等のバリアメタルを、
Al電極209とソース、ドレイン領域207,20
7′との間に形成するのが望ましい。
Next, an interlayer film P is formed on the entire surface of the substrate 201.
SG (PhosphoSilicate Glass: oxide film doped with phosphorus) 208 was formed. This PSG 208 is NSG (No.
ndope Silicate Glass) / BPSG (Boro-Phospho-Sil)
It is also possible to substitute with icate Glass) or TEOS (Tetraetoxy-Silane). Source and drain regions 20
A contact hole is patterned in the PSG 208 immediately above 7,207 ′, and Al is deposited by sputtering, and then patterned to form an Al electrode 209 (FIG. 2).
6 (c)). In order to improve ohmic contact characteristics between the Al electrode 209 and the source / drain regions 207 and 207 ', a barrier metal such as Ti / TiN is used.
Al electrode 209 and source / drain regions 207 and 20
7 '.

【0014】基板201上全面にプラズマSiN210
を3000オングストローム程度、続いてPSG211
を10000オングストローム程度成膜する(図26
(d))。
A plasma SiN 210 is formed on the entire surface of the substrate 201.
About 3000 Å, followed by PSG211
Is formed into a film of about 10,000 Å (FIG. 26)
(D)).

【0015】プラズマSiN210をドライエッチング
ストッパー層として、PSG211を画素間の分離領域
のみを残すようにパターニングし、その後ドレイン領域
207′にコンタクトしているAl電極209直上にス
ルーホール212をドライエッチングによりパターニン
グする(図26(e))。
Using the plasma SiN 210 as a dry etching stopper layer, the PSG 211 is patterned so as to leave only an isolation region between pixels, and then the through hole 212 is patterned by dry etching immediately above the Al electrode 209 in contact with the drain region 207 '. (FIG. 26E).

【0016】基板201上にスパッタリング、或いはE
B(Electron Beam、電子線)蒸着により、画素電極2
13を10000オングストローム以上成膜する(図2
7(f))。この画素電極213としては、Al,T
i,Ta,W等の金属膜、或いはこれら金属の化合物膜
を用いる。
The sputtering or E
Pixel electrode 2 by B (Electron Beam, electron beam) deposition
13 is formed into a film of 10,000 Å or more (FIG. 2)
7 (f)). As the pixel electrode 213, Al, T
A metal film of i, Ta, W, or the like, or a compound film of these metals is used.

【0017】画素電極213の表面をCMPにより研磨
する(図27(g))。研磨量はPSG211厚を10
000オングストローム、画素電極厚をxオングストロ
ームとした場合、xオングストローム以上、x+100
00オングストローム未満である。
The surface of the pixel electrode 213 is polished by CMP (FIG. 27 (g)). Polishing amount is PSG211 thickness 10
2,000 angstrom and the thickness of the pixel electrode x angstrom, x angstrom or more, x + 100
Less than 00 angstroms.

【0018】上記の工程により形成されたアクティブマ
トリクス基板はその表面にさらに配向膜215を形成
し、その表面にラビング処理等配向処理を施し、スペー
サ(不図示)を介して対向基板と貼り合わせ、その間隙
に液晶214を注入して液晶素子とする(図27
(h))。本実施例において、対向基板は透明基板22
0上にカラーフィルター221、ブラックマトリクス2
22、ITO等からなる共通電極223、及び配向膜2
15′から構成されている。
The active matrix substrate formed by the above-described process is further provided with an alignment film 215 on its surface, subjected to an alignment treatment such as rubbing treatment on its surface, and bonded to a counter substrate via a spacer (not shown). The liquid crystal 214 is injected into the gap to form a liquid crystal element (FIG. 27).
(H)). In this embodiment, the opposing substrate is the transparent substrate 22.
0, color filter 221 and black matrix 2
22, a common electrode 223 made of ITO or the like, and an alignment film 2
15 '.

【0019】以下、簡単に本例の反射型液晶素子の駆動
方法を説明する。基板201にオンチップで形成された
シフトレジスタ等の周辺回路により、ソース領域207
に信号電位を与え、それと同時にゲート電極205にゲ
ート電位を印加し、画素のスイッチングトランジスタを
オン状態にし、ドレイン領域207′に信号電荷を供給
する。信号電荷はドレイン領域207′と、PWL20
3との間に形成されるpn接合の空乏層容量に蓄積さ
れ、Al電極209を介して画素電極213に電位を与
える。画素電極213の電位が所望の電位に達した時点
で、ゲート電極205の印加電位を切り、画素スイッチ
ングトランジスタをオフ状態にする。信号電荷は前述の
pn接合容量部に蓄積されているため、画素電極213
の電位は、次に画素スイッチングトランジスタが駆動さ
れるまで固定される。この固定された画素電極213の
電位が、図27(h)に示された基板201と対向基板
220との間に封入された液晶214を駆動する。
Hereinafter, a method of driving the reflection type liquid crystal element of this embodiment will be briefly described. A source region 207 is formed by a peripheral circuit such as a shift register formed on a chip on the substrate 201.
At the same time, a gate potential is applied to the gate electrode 205 to turn on the switching transistor of the pixel and supply a signal charge to the drain region 207 '. The signal charge is applied to the drain region 207 'and the PWL20.
3 is accumulated in a depletion layer capacitance of a pn junction formed between the pixel electrode 213 and the pixel electrode 213 and applies a potential to the pixel electrode 213 via the Al electrode 209. When the potential of the pixel electrode 213 reaches a desired potential, the potential applied to the gate electrode 205 is turned off, and the pixel switching transistor is turned off. Since the signal charge is stored in the pn junction capacitance section, the pixel electrode 213
Is fixed until the pixel switching transistor is driven next time. The fixed potential of the pixel electrode 213 drives the liquid crystal 214 sealed between the substrate 201 and the counter substrate 220 shown in FIG.

【0020】本例のアクティブマトリクス基板は、図2
7(h)から明らかなように、画素電極213表面が平
滑であり、且つ、隣接する画素電極間間隙に絶縁層が埋
め込まれているため、その上に形成される配向膜215
表面も平滑で凹凸がない。よって、従来上記凹凸によっ
て生じていた、入射光の散乱により光利用効率の低下、
ラビング不良によるコントラストの低下、画素電極間の
段差による横方向電界による輝線の発生が防止され、表
示画像の品質が向上する。
The active matrix substrate of this embodiment is shown in FIG.
As apparent from FIG. 7H, since the surface of the pixel electrode 213 is smooth and the insulating layer is embedded in the gap between the adjacent pixel electrodes, the alignment film 215 formed thereon is formed.
The surface is smooth and has no irregularities. Therefore, the light utilization efficiency is reduced due to scattering of the incident light, which has conventionally been caused by the unevenness,
The reduction in contrast due to rubbing failure and the generation of bright lines due to a lateral electric field due to a step between pixel electrodes are prevented, and the quality of a displayed image is improved.

【0021】しかしながら、上記出願の液晶表示装置に
おいて、各々の画素電位を完全に一致させるのは容易な
ことでない。すなわち、各画素に対する書き込みまでの
回路定数の違いや、チップ内でのプロセスばらつき等様
々な要因のため、隣接の画素とはいえ、多少のばらつき
を生じてしまう。特に映像信号を分割して与えるような
場合には、それぞれの映像信号配線の小さな時定数の違
い等が画質そのものに影響を与え、すなわち、画素電位
の微妙な違いが、人間の目には線として、非常に敏感に
感じてしまう。重要なことは、各々の画素電位をできる
だけ同じ特性となるように、回路設計することはもちろ
んのこと、各々の画素電極電位に多少のばらつきが生じ
たとしても、画質を落とさないような回路上の改善が要
求されるということが、本発明者が鋭意努力した結果得
られた結論である。
However, in the liquid crystal display device of the above-mentioned application, it is not easy to completely match the pixel potentials. That is, due to various factors such as a difference in circuit constants until writing to each pixel and a process variation in a chip, a slight variation occurs even in an adjacent pixel. In particular, when a video signal is divided and applied, a small difference in the time constant of each video signal wiring affects the image quality itself, that is, a subtle difference in pixel potential causes a line to a human eye. I feel very sensitive. It is important to design the circuit so that each pixel potential has the same characteristics as much as possible, as well as on the circuit so that even if there is some variation in the potential of each pixel electrode, the image quality is not deteriorated. It is a conclusion obtained as a result of the inventor's earnest efforts that the improvement of is required.

【0022】そこで本発明は、できるだけ画素電位を安
定的に固定し、液晶にかかる電圧を精密に制御できると
ともに、多少の画素電位のばらつきがあったとしても、
良質な画質を得ることができる、液晶表示装置を提供す
ることを目的とする。
Therefore, according to the present invention, the pixel potential can be fixed as stably as possible, the voltage applied to the liquid crystal can be precisely controlled, and even if there is some variation in the pixel potential,
It is an object of the present invention to provide a liquid crystal display device capable of obtaining good image quality.

【0023】[0023]

【課題を解決しようとする手段】本発明は、上記目的を
解決するために、アナログビデオ入力を複数有する液晶
表示装置において、該半導体装置内にはアナログビデオ
入力線が半導体装置の片側に3本以上有し、且つアナロ
グビデオ入力線と画素アレイの間にはアナログビデオ信
号を所望の信号線に伝達させるためのアナログスイッチ
を有し、該アナログビデオ入力線と該アナログスイッチ
との接続距離の大小がソートされていないことを特徴と
する。
According to the present invention, there is provided a liquid crystal display device having a plurality of analog video inputs, wherein the semiconductor device has three analog video input lines on one side of the semiconductor device. An analog switch for transmitting an analog video signal to a desired signal line between the analog video input line and the pixel array, and a connection distance between the analog video input line and the analog switch is reduced. Are not sorted.

【0024】また、上記液晶表示装置において、該アナ
ログビデオ入力線が半導体装置の両側に各2本以上有
し、該アナログビデオ入力線と該アナログスイッチとの
接続距離の大小の順番が両側で異なることを特徴とす
る。
Further, in the liquid crystal display device, two or more analog video input lines are provided on both sides of the semiconductor device, and the order of the connection distance between the analog video input line and the analog switch is different on both sides. It is characterized by the following.

【0025】更に、上記液晶表示装置において、アナロ
グビデオ入力を複数有する液晶表示装置において、該半
導体装置内にはアナログビデオ入力線が2本以上平行に
存在し、アナログビデオ入力線と画素アレイの間にはア
ナログビデオ信号を所望の信号線に伝達させるためのア
ナログスイッチを有し、且つ該アナログビデオ入力線と
該アナログスイッチとの接続距離はそれぞれ複数のアナ
ログビデオ入力線に対応して異なるが、配線自体の長さ
は等しいことを特徴とする。
Further, in the above liquid crystal display device, in the liquid crystal display device having a plurality of analog video inputs, two or more analog video input lines are present in parallel in the semiconductor device, and a portion between the analog video input line and the pixel array is provided. Has an analog switch for transmitting an analog video signal to a desired signal line, and a connection distance between the analog video input line and the analog switch is different depending on each of the plurality of analog video input lines. The lengths of the wirings themselves are equal.

【0026】[0026]

【発明の実施の形態】BEST MODE FOR CARRYING OUT THE INVENTION

[第1の実施形態]本発明の第1の実施形態を、図1を
参照しつつ詳細に説明する。図1は本実施形態に用いる
液晶表示装置に用いられる液晶パネルの周辺回路部付近
の説明図の一例である。図において、2は水平のシフト
レジスタである。8は図上、上部に液晶パネル自体を配
置した信号線、41−44はアナログビデオ入力線で本
実施形態は4相で入力している。また、6はアナログビ
デオ入力線41−44を信号線8へ伝達するためのアナ
ログスイッチで、本実施形態の例ではCMOSトランス
ファーゲートであるが、これに限定されないのは言うま
でもない。また、51,52,53,54はアナログビ
デオ入力線41−44とアナログスイッチ6を接続する
配線で、52はアナログビデオ入力線41,42,43
をジャンプしてアナログスイッチ6のドレインに接続さ
れている。53は同様にアナログビデオ入力線41をジ
ャンプしてアナログスイッチのドレインに接続されてい
る。54は同様にアナログビデオ入力線41,42をジ
ャンプしてアナログスイッチ6のドレインに接続されて
いる。それに対して51はアナログビデオ入力線をジャ
ンプせずアナログスイッチ6と接続することが可能であ
る。
[First Embodiment] A first embodiment of the present invention will be described in detail with reference to FIG. FIG. 1 is an example of an explanatory diagram around a peripheral circuit portion of a liquid crystal panel used in a liquid crystal display device used in the present embodiment. In the figure, reference numeral 2 denotes a horizontal shift register. Reference numeral 8 denotes a signal line on which a liquid crystal panel itself is arranged at the top, and reference numerals 41 to 44 denote analog video input lines, which are input in four phases in the present embodiment. Reference numeral 6 denotes an analog switch for transmitting the analog video input lines 41 to 44 to the signal line 8, which is a CMOS transfer gate in the example of the present embodiment, but is not limited to this. Reference numerals 51, 52, 53, and 54 denote wirings for connecting the analog video input lines 41 to 44 and the analog switch 6, and 52 denotes analog video input lines 41, 42, and 43.
And is connected to the drain of the analog switch 6. Reference numeral 53 similarly jumps the analog video input line 41 and is connected to the drain of the analog switch. 54 is connected to the drain of the analog switch 6 by jumping the analog video input lines 41 and 42 in the same manner. On the other hand, 51 can connect to the analog switch 6 without jumping the analog video input line.

【0027】ここで、本実施形態ではアナログビデオ入
力線41−44とアナログスイッチ6との接続距離が最
も大きいアナログビデオ入力線はアナログビデオ入力線
44であって配線52に対応し、一方最も小さいのはア
ナログビデオ入力線41であり、配線51に対応する。
図1上左から配線の長さを示すと1:4:2:3とな
り、順序正しく並べていない。この場合、順次の配線に
対して接続距離に対応した各抵抗値が異なる等から、画
質のばらつきを見にくくする効果がある。本実施形態で
は4相アナログビデオ入力でXGAパネルに適応した場
合であるが、許される1画素への書き込み時間はおよそ
51nsと短い。この時上記ジャンプによる配線材の寄
生する信号線容量Cと抵抗RによるディレイCRは、本
実施形態ではポリシリコン配線を用いており、アナログ
ビデオ入力線41−44とアナログスイッチ6との接続
距離が最短の51配線でポリシリコン抵抗がR=120
Ω、信号線容量がC=6.0pF,で、CR=0.7n
s,アナログビデオ入力線41−44とアナログスイッ
チ6の最長の52配線でC=6.0pF,R=731Ω
で、CR=4.4nsとそれぞれで大きく異なる。
Here, in this embodiment, the analog video input line having the longest connection distance between the analog video input lines 41-44 and the analog switch 6 is the analog video input line 44, which corresponds to the wiring 52, and the smallest one. This is an analog video input line 41, which corresponds to the wiring 51.
The length of the wiring from the upper left in FIG. 1 is 1: 4: 2: 3, which is not arranged in order. In this case, since the resistance values corresponding to the connection distances are different from the sequential wirings, there is an effect that it is difficult to see the variation in the image quality. In the present embodiment, a case in which a four-phase analog video input is applied to an XGA panel is used, but the permissible writing time to one pixel is as short as about 51 ns. At this time, the signal line capacitance C of the wiring material due to the jump and the delay CR due to the resistance R use polysilicon wiring in the present embodiment, and the connection distance between the analog video input lines 41-44 and the analog switch 6 is reduced. The polysilicon resistance is R = 120 with the shortest 51 wirings
Ω, signal line capacitance C = 6.0 pF, CR = 0.7 n
s, C = 6.0 pF, R = 731Ω with the longest 52 wires of the analog video input lines 41-44 and the analog switch 6
, CR = 4.4 ns, which greatly differs from each other.

【0028】実際はアナログスイッチ6のオン抵抗も加
味されるが、このディレイと抵抗値によって、信号線に
書き込まれる電圧が各信号線によって異なってしまい、
結局各画素に書き込まれる電圧がそれぞれ異なり、画質
上のむらが生じてしまう。特にその電圧差が順序良く並
んでいる場合は、人間の目には敏感に感じてしまい、画
質的には見づらいものとなってしまう。一方、本実施形
態のように、この電圧差が順序良く並んでいない場合
は、人間の目の感度は鈍くなり、画質的に満足するもの
となる。図1では一例としてアナログビデオ入力線41
−44とアナログスイッチ6との接続距離の最短と最長
が並んでいる形の例で示しており、この場合でも順序正
しく並んでいる場合に比べて画質的に大きな効果がある
が、この配列に特に限定されない。例えば奇数と偶数に
分け、1→3→2→4等の例でもよく、4本の信号線の
組以外でも、複数本の信号線の場合でも、まずは最短と
最長の接続距離を持たせることで、バラツキを目立たせ
なくできる。
Actually, the on-resistance of the analog switch 6 is also taken into account, but the voltage written to the signal line differs depending on each signal line due to the delay and the resistance value.
Eventually, the voltages written to the respective pixels are different from each other, causing unevenness in image quality. In particular, if the voltage differences are arranged in order, the human eyes will feel sensitive and the image quality will be difficult to see. On the other hand, when the voltage differences are not arranged in order, as in the present embodiment, the sensitivity of the human eye becomes dull and the image quality is satisfactory. In FIG. 1, an analog video input line 41 is shown as an example.
The example in which the shortest and longest connection distances between −44 and the analog switch 6 are arranged is shown. Even in this case, there is a great effect on the image quality as compared with the case where they are arranged in order. There is no particular limitation. For example, the number may be divided into odd and even numbers, such as 1 → 3 → 2 → 4, etc., and even in the case of a plurality of signal lines other than the set of four signal lines, the shortest and longest connection distances must be provided first. In this way, variations can be made inconspicuous.

【0029】本実施形態ではXGAパネルで示したが、
画素数が多くなればなるほど、この書き込み特性への要
求は厳しく、画素書き込み電位のばらつきは大きくな
る。アナログビデオ入力線を増加すれば、書き込み時間
は余裕ができるが、ジャンプ距離が伸びるため、アナロ
グビデオ入力線とアナログスイッチとの接続距離による
画素書き込み電位のばらつきは大きくなる。アナログビ
デオ入力線とアナログスイッチとの接続距離に関して
は、CR(容量×抵抗)として画像表示特性に影響を及
ぼすので、液晶への印加電圧によらず、本質的な問題で
あるといえる。また本実施形態ではアナログビデオ入力
線とアナログスイッチとの接続はPoly-Si材料を使用
している。これは一例であり、他のW等のポリサイド材
料、メタルでも特に問題はないことは言うまでもない。
例えば、メタルではAL,ALSiCu,AlGeC
u,AlCu,AlC以外にCr,Au,Ag等の材料
を使用することが可能である。このような材料を使用す
ることにより、抵抗値が低く、配線がアナログビデオ入
力線を超える場合においてもCRで決められるディレイ
が小さくなり、画素への書き込みが安定に、ばらつきが
少なく行える。
In this embodiment, an XGA panel has been described.
As the number of pixels increases, the requirement for the writing characteristics becomes severe, and the variation in the pixel writing potential increases. If the number of analog video input lines is increased, the writing time can be spared, but the jump distance is increased, and the variation in the pixel writing potential due to the connection distance between the analog video input line and the analog switch increases. The connection distance between the analog video input line and the analog switch affects the image display characteristics as CR (capacitance × resistance), and thus can be said to be an essential problem regardless of the voltage applied to the liquid crystal. In this embodiment, the connection between the analog video input line and the analog switch uses a Poly-Si material. This is merely an example, and it goes without saying that there is no particular problem with other polycide materials such as W and metal.
For example, for metal, AL, ALSiCu, AlGeC
It is possible to use materials such as Cr, Au, and Ag in addition to u, AlCu, and AlC. By using such a material, even when the resistance value is low and the wiring exceeds the analog video input line, the delay determined by CR becomes small, and writing to pixels can be performed stably and with little variation.

【0030】[第2の実施形態]本発明の第2の実施形
態を図2を参照しつつ詳細に説明する。図2は本実施形
態に用いる液晶表示装置に用いられる液晶パネルの周辺
回路部付近の説明図の一例である。図において、1は基
板上に形成された液晶パネル、2は水平のシフトレジス
タ、3は垂直のシフトレジスタである。また、8はアナ
ログビデオ信号線の一体総称、41−48はアナログビ
デオ入力線で、本実施形態は上下4相、全8相で入力し
ている。また、6はアナログビデオ入力線8を信号線へ
伝達するためのアナログスイッチで、本実施形態の例で
はCMOSトランスファーゲートであるが、これに限定
されないのは言うまでもない。さらに、51−58はア
ナログビデオ入力線とアナログスイッチを接続する配線
で、51−54は第1の実施形態の部分と同様である。
この上下の水平シフトレジスタでアナログスイッチ6を
介してドライブされる液晶画素は、図のように、上下で
1ライン毎に相互にドライブされる。この部分の4本の
対として、左からアナログビデオ入力線とアナログスイ
ッチとの接続距離配線の長さを示すと、1,4,2,3
となり、順序正しく並べていない。
[Second Embodiment] A second embodiment of the present invention will be described in detail with reference to FIG. FIG. 2 is an example of an explanatory diagram around a peripheral circuit portion of a liquid crystal panel used in the liquid crystal display device used in the present embodiment. In the figure, 1 is a liquid crystal panel formed on a substrate, 2 is a horizontal shift register, and 3 is a vertical shift register. Reference numeral 8 denotes a general term for analog video signal lines, and reference numerals 41 to 48 denote analog video input lines. Reference numeral 6 denotes an analog switch for transmitting the analog video input line 8 to the signal line, which is a CMOS transfer gate in the example of the present embodiment, but is not limited to this. Further, 51-58 are wirings for connecting the analog video input line and the analog switch, and 51-54 are the same as those of the first embodiment.
The liquid crystal pixels driven by the upper and lower horizontal shift registers via the analog switch 6 are mutually driven vertically by one line as shown in the figure. As four pairs of this part, the connection distance between the analog video input line and the analog switch is shown from the left as 1, 4, 2, 3
And not in the correct order.

【0031】こうすることにより、画質のばらつきを見
にくくなる効果がある。さらに本実施形態では、55−
58で示される上部水平シフトレジスタ用の配線で示
す、アナログビデオ入力線とアナログスイッチとの接続
距離は左から短い順に4,2,3,1となっており、上
下で順序が一つずれて異なることに大きな特徴がある。
こうすることによって、例えば図2で示すような同じ画
素ラインで画素A,C,E,G,…に書き込まれる電圧
が異なり、縦筋になり難くなる。8つの画素でそれぞれ
かかれる電圧差が多少あったとしても、人間の目の感度
は区別できずに鈍くなり、画質的に満足するものとな
る。さらに第1の実施形態の発明と組み合わせるとさら
に効果が上がることは言うまでもない。本実施形態では
XGAパネルで示したが、画素数が多くなればなるほ
ど、この書き込み特性への要求は厳しく、画素書き込み
電位のばらつきは大きくなるので、本発明の方法は有効
になる。
This has the effect of making it difficult to see variations in image quality. Further, in the present embodiment, 55-
The connection distance between the analog video input line and the analog switch, which is indicated by the wiring for the upper horizontal shift register indicated by 58, is 4, 2, 3, 1 in ascending order from the left, and the order is shifted by one in the up and down directions. There is a big feature in being different.
By doing so, for example, the voltages written to the pixels A, C, E, G,... In the same pixel line as shown in FIG. Even if there is a slight voltage difference applied to each of the eight pixels, the sensitivity of the human eye cannot be distinguished and becomes dull, and the image quality is satisfactory. Needless to say, the effect is further enhanced when combined with the invention of the first embodiment. In this embodiment, an XGA panel is used. However, as the number of pixels increases, the requirement for the writing characteristics becomes more severe, and the variation in the pixel writing potential increases. Therefore, the method of the present invention is effective.

【0032】さらに、図3は本実施形態に用いる液晶表
示装置に用いられる液晶パネルの周辺回路部付近の説明
図の一例である。図において、101−103はアナロ
グビデオ入力線41−44間にレイアウトされた電源で
ある。本実施形態では全てグラウンドに固定された基準
電位の電源ラインであるが、各アナログビデオ入力線4
1−44間に基準電位を配置することで寄生容量を減少
することができ、電源ラインに限定されることなく、あ
る一定電位に固定された配線ならば問題はない。さらに
は、電圧が変化する配線であっても、アナログビデオ入
力線の電圧が変化しない、例えばブランキング期間に変
化するような配線であっても同様に構わない。このよう
にアナログビデオ入力線間に固定電位の配線をレイアウ
トすることによって、アナログビデオ入力線の電圧変化
が隣のアナログビデオ入力線同士で擾乱を受けることを
防ぐことができ、安定したアナログビデオ入力電圧を実
現できた。
FIG. 3 is an example of an explanatory diagram showing the vicinity of a peripheral circuit section of a liquid crystal panel used in the liquid crystal display device used in the present embodiment. In the figure, 101-103 are power supplies laid out between the analog video input lines 41-44. In this embodiment, the power supply lines are all reference potentials fixed to ground.
By arranging the reference potential between 1-44, the parasitic capacitance can be reduced, and there is no problem if the wiring is fixed to a certain potential without being limited to the power supply line. Further, the wiring may be the same as the wiring in which the voltage changes, or the wiring in which the voltage of the analog video input line does not change, for example, the wiring changes during the blanking period. By laying out the fixed potential wiring between the analog video input lines in this way, it is possible to prevent the voltage change of the analog video input line from being disturbed between adjacent analog video input lines, and to stabilize the analog video input line. Voltage was realized.

【0033】従って、信号線を通して画素に書き込まれ
る電圧も安定し、良好な表示特性を示す液晶表示装置が
実現した。さらに本実施形態ではアナログビデオ入力線
間に、ある一定電位に固定された配線を有する構造であ
るが、アナログビデオ入力線外側にも同様なある一定電
位に固定された配線があってもよく、そうすると他クロ
ックからの容量結合による電圧変化もシールドできるた
めに好ましいことは言うまでもない。
Accordingly, the voltage written to the pixel through the signal line is stabilized, and a liquid crystal display device exhibiting good display characteristics has been realized. Furthermore, in the present embodiment, between the analog video input line is a structure having a wiring fixed at a certain constant potential, there may be a similar wiring fixed at a certain constant potential outside the analog video input line, It is needless to say that a voltage change due to capacitive coupling from another clock can be shielded.

【0034】[第3の実施形態]本発明の第3の実施形
態を図4を参照しつつ詳細に説明する。図4は本発明を
用いた液晶表示装置に用いられる液晶パネルの周辺回路
部付近の説明図の一例である。本実施形態では、1は画
素スイッチのTFT(Thin Film Transistor)及び液晶
を有する画素部である。また、2は水平のシフトレジス
タ、3は垂直のシフトレジスタである。8は信号線、9
は駆動線、41−43はアナログビデオ入力線で、本実
施形態はアナログビデオ信号を3相で入力している。6
は水平シフトレジスタ2からのオンオフ信号でアナログ
ビデオ入力線41−43を信号線8へ伝達するためのア
ナログスイッチで、本実施形態の例ではCMOSトラン
スファーゲートであるが、これに限定されないのは言う
までもない。
[Third Embodiment] A third embodiment of the present invention will be described in detail with reference to FIG. FIG. 4 is an example of an explanatory diagram around a peripheral circuit portion of a liquid crystal panel used in a liquid crystal display device using the present invention. In the present embodiment, reference numeral 1 denotes a pixel portion having a TFT (Thin Film Transistor) of a pixel switch and a liquid crystal. Reference numeral 2 denotes a horizontal shift register, and reference numeral 3 denotes a vertical shift register. 8 is a signal line, 9
Is a drive line, and 41-43 are analog video input lines. In this embodiment, analog video signals are input in three phases. 6
Is an analog switch for transmitting the analog video input lines 41-43 to the signal line 8 by an on / off signal from the horizontal shift register 2. In the example of this embodiment, a CMOS transfer gate is used, but it is needless to say that the present invention is not limited to this. No.

【0035】また、51,52,53はアナログビデオ
入力線41−43とアナログスイッチ6を接続する配線
で、52はアナログビデオ入力線41をジャンプしてア
ナログスイッチ6のドレインに接続されている。53は
同様にアナログビデオ入力線41及び42をジャンプし
てアナログスイッチ6のドレインに接続されている。そ
れに対して51はアナログビデオ入力線をジャンプせず
アナログスイッチ6と接続することが可能である。さら
に、7はアナログビデオ入力線の容量を均一にする目的
でそれぞれ51,52に付加的に接続されている付加配
線である。本実施形態では3相アナログビデオ入力でX
GAパネルに適応した場合であるが、許される1画素へ
の書き込み時間はおよそ38nsと短い。
Reference numerals 51, 52, and 53 denote wirings for connecting the analog video input lines 41-43 and the analog switch 6, and reference numeral 52 jumps the analog video input line 41 and is connected to the drain of the analog switch 6. 53 is connected to the drain of the analog switch 6 by jumping the analog video input lines 41 and 42 in the same manner. On the other hand, 51 can connect to the analog switch 6 without jumping the analog video input line. Further, reference numeral 7 denotes an additional wiring additionally connected to 51 and 52 for the purpose of equalizing the capacity of the analog video input line. In this embodiment, three-phase analog video input X
Although this is a case where the present invention is applied to a GA panel, the allowable writing time for one pixel is as short as about 38 ns.

【0036】この時、付加配線の存在で、アナログビデ
オ入力線容量はアナログヒデオ入力線41と43でそれ
ぞれ最大値で75.3pF,75.5pFとほぼ均一に
設計でき、良好な表示特性の液晶表示装置が実現でき
た。一方付加配線7が存在しない場合はそれぞれ、アナ
ログビデオ入力線容量は60.9pF,67.5pFと
10%ほどアナログビデオ入力線容量が異なってしま
う。このような状況で、書き込みを行うと各画素間での
電圧が異なり、表示として、むら、もしくは筋のような
画像劣化となって現れてしまう。本実施形態ではXGA
パネルで示したが、画素数が多くなればなるほど、この
書き込み特性への要求は厳しく、ばらつきは大きくな
る。アナログビデオ入力線を増加すれば、書き込み時間
は余裕ができるが、ジャンプ距離が伸びるため、各アナ
ログビデオ入力線容量の容量差は大きくなる。
At this time, due to the presence of the additional wiring, the analog video input line capacitance can be designed to be almost uniform at the analog video input lines 41 and 43 at the maximum values of 75.3 pF and 75.5 pF, respectively. The display device was realized. On the other hand, when the additional wiring 7 does not exist, the analog video input line capacitances are 60.9 pF and 67.5 pF, respectively, which are about 10% different from each other. In such a situation, when writing is performed, the voltage between the pixels is different, and the display appears as image deterioration such as unevenness or streaks. In this embodiment, the XGA
As shown in the panel, as the number of pixels increases, the requirement for the writing characteristics becomes severe and the variation increases. If the number of analog video input lines is increased, the writing time can be spared, but since the jump distance is increased, the capacity difference between the respective analog video input line capacities increases.

【0037】特に、アナログビデオ入力線容量に関して
は、CR(容量×抵抗)として画像表示特性に影響を及
ぼすので、液晶への印加電圧によらず、本質的な問題で
あるといえる。またさらに第1,第2の実施形態の発明
と組み合わせるとさらに効果が上がることは言うまでも
ない。
In particular, the capacitance of an analog video input line affects the image display characteristics as CR (capacitance × resistance), and thus can be said to be an essential problem regardless of the voltage applied to the liquid crystal. Needless to say, the effect is further improved when combined with the inventions of the first and second embodiments.

【0038】また、図5に本実施形態の他の構成例を示
す。図5においては、図4とはビデオ入力線41〜43
から配線順ではなく、アナログビデオ入力線41−43
とアナログスイッチ6との接続距離の最短と最長が並ん
でいる形の例であり、且つスイッチ6までの各配線には
最長の配線と同一長となるように付加配線7が施されて
おり、この場合でも順序正しく並んでいる場合に比べ
て、画質的に大きな効果がある。なお、図上、この配列
に特に限定されないのは勿論である。
FIG. 5 shows another configuration example of the present embodiment. In FIG. 5, the video input lines 41 to 43 are different from FIG.
From the analog video input lines 41-43
This is an example of a form in which the shortest and longest connection distances between the switch and the analog switch 6 are arranged, and each of the wirings up to the switch 6 is provided with an additional wiring 7 so as to have the same length as the longest wiring. Even in this case, there is a great effect on the image quality as compared with the case where the images are arranged in order. It is needless to say that the arrangement is not particularly limited in the drawing.

【0039】[第4の実施形態]上述のアナログビデオ
入力線と液晶パネル間のアナログビデオ信号用配線を用
いた液晶装置について、説明する。
[Fourth Embodiment] A liquid crystal device using the analog video signal line between the analog video input line and the liquid crystal panel will be described.

【0040】以下に、本発明の実施形態を複数の液晶パ
ネルを挙げて記述するが、それぞれの形態に限定される
ものではない。相互の形態の技術を組み合わせることに
よって効果が増大することはいうまでもない。また、液
晶パネルの構造は、半導体基板を用いたもので記述して
いるが、必ずしも半導体基板に限定されるものはなく、
通常の透明基板上に以下に記述する構造体を形成しても
いいし、本実施形態で述べる反射型液晶表示装置に限ら
ず、透過型液晶表示装置でも構わないのはいうまでもな
い。また、以下に記述する液晶パネルは、すべてMOS
FETやTFT型であるが、ダイオード型などの2端子
型であってもいい。さらに、以下に記述する液晶パネル
は、家庭用テレビはもちろん、プロジェクタ、ヘッドマ
ウントディスプレイ、3次元映像ゲーム機器、ラップト
ップコンピュータ、電子手帳、テレビ会議システム、カ
ーナビゲーション、飛行機のパネルなどの表示装置とし
て有効である。
Hereinafter, embodiments of the present invention will be described with reference to a plurality of liquid crystal panels, but the present invention is not limited to each embodiment. It goes without saying that the effect is increased by combining the mutual forms of technology. In addition, the structure of the liquid crystal panel is described using a semiconductor substrate, but is not necessarily limited to the semiconductor substrate.
It is needless to say that a structure described below may be formed on a normal transparent substrate, and the present invention is not limited to the reflective liquid crystal display device described in the present embodiment, but may be a transmissive liquid crystal display device. The liquid crystal panels described below are all MOS
It is an FET or TFT type, but may be a two-terminal type such as a diode type. In addition, the liquid crystal panel described below can be used as a display device for home televisions, projectors, head mounted displays, 3D video game machines, laptop computers, electronic organizers, video conferencing systems, car navigation systems, airplane panels, etc. It is valid.

【0041】本発明の液晶パネル部の断面を図6に示
す。図において、301は半導体基板、302,30
2′はそれぞれp型及びn型ウェル、303,30
3′,303″はトランジスタのソース領域、304は
ゲート領域、305,305′,305″はドレイン領
域である。
FIG. 6 shows a cross section of the liquid crystal panel of the present invention. In the figure, reference numeral 301 denotes a semiconductor substrate;
2 ′ are p-type and n-type wells, 303 and 30 respectively
3 'and 303 "are source regions of the transistor, 304 is a gate region, and 305, 305' and 305" are drain regions.

【0042】図6に示すように、表示領域のトランジス
タは、20〜35Vという高耐圧が印加されるため、ゲ
ート304に対して、自己整合的にソース、ドレイン層
が形成されず、オフセットをもたせ、その間にソース領
域303′,ドレイン領域305′に示す如く、pウェ
ル中の低濃度のn- 層,nウェル中の低濃度のp- 層が
設けられる。ちなみにオフセット量は0.5〜2.0μm
が好適である。一方、周辺回路の一部の回路部が図9の
左側に示されているが、周辺部の一部の回路は、ゲート
に自己整合的にソース、ドレイン層が形成されている。
As shown in FIG. 6, since the transistors in the display region are applied with a high withstand voltage of 20 to 35 V, the source and drain layers are not formed in a self-aligned manner with respect to the gate 304, and the transistor is offset. , a source region 303 therebetween ', the drain region 305' as shown in a low concentration in the p-well n - layer of low concentration in the n-well p - layer is provided. By the way, the offset amount is 0.5 to 2.0 μm
Is preferred. On the other hand, a part of the peripheral circuit is shown on the left side of FIG. 9, but in the part of the peripheral circuit, the source and drain layers are formed in self-alignment with the gate.

【0043】ここでは、ソース、ドレインのオフセット
について述べたが、それらの有無だけでなく、オフセッ
ト量をそれぞれの耐圧に応じて変化させたり、ゲート長
の最適化が有効である。これは、周辺回路の一部は、ロ
ジック系回路であり、この部分は、一般に1.5〜5V
系駆動でよいため、トランジスタサイズの縮小及び、ト
ランジスタの駆動力向上のため、上記自己整合構造が設
けられている。本基板301は、p型半導体からなり、
基板は、最低電位(通常は、基準電位の接地電位)であ
り、n型ウェルは、表示領域の場合、画素に印加する電
圧すなわち20〜35Vがかかり、一方、周辺回路のロ
ジック部は、ロジック駆動電圧1.5〜5Vが印加され
る。この構造により、それぞれ電圧に応じた最適なデバ
イスを構成でき、チップサイズの縮小のみならず、駆動
スピードの向上による高画素表示が実現可能になる。
Here, the offset of the source and the drain has been described. However, it is effective to change not only the presence / absence of the offset but also the offset amount according to the withstand voltage and to optimize the gate length. This is because a part of the peripheral circuit is a logic circuit, and this part is generally 1.5 to 5V.
Since the system drive is sufficient, the self-aligned structure is provided to reduce the size of the transistor and improve the driving force of the transistor. This substrate 301 is made of a p-type semiconductor,
The substrate is at the lowest potential (usually the ground potential of the reference potential), and the n-type well receives a voltage applied to the pixels, that is, 20 to 35 V, in the case of the display area, while the logic portion of the peripheral circuit is A driving voltage of 1.5 to 5 V is applied. With this structure, it is possible to configure an optimum device according to each voltage, and it is possible to realize not only a reduction in chip size but also a high pixel display by improving a driving speed.

【0044】また、図6において、306はフィールド
酸化膜、310はデータ配線につながるソース電極、3
11は画素電極につながるドレイン電極、312は反射
鏡を兼ねる画素電極、307は表示領域、周辺領域を覆
う遮光層で、Ti,TiN,W,Mo等が適している。
図6に示すように、上記遮光層307は、表示領域で
は、画素電極312とドレイン電極311との接続部を
除いて覆っているが、周辺画素領域では、一部ビデオ
線、クロック線等、配線容量が重くなる領域は、上記遮
光層307をのぞき、照明光の光が混入し、回路の誤動
作を起こす場合は画素電極312の層を覆う設計になっ
ていて転送可能な工夫がなされている。さらに、308
は遮光層307の下部の絶縁層で、P−SiO層318
上にSOGにより平坦化処理を施し、そのP−SiO層
318をさらに、P−SiO層308でカバーし、絶縁
層308の安定性を確保した。SOGによる平坦化以外
に、P−TEOS(Phospho-Tetraetoxy-Silane)膜を
形成し、さらにP−SiO層318をカバーした後、絶
縁層308をCMP処理し、平坦化する方法を用いても
良いことは言うまでもない。
In FIG. 6, reference numeral 306 denotes a field oxide film; 310, a source electrode connected to a data line;
11 is a drain electrode connected to the pixel electrode, 312 is a pixel electrode also serving as a reflecting mirror, 307 is a light shielding layer covering a display area and a peripheral area, and is suitably made of Ti, TiN, W, Mo or the like.
As shown in FIG. 6, the light-shielding layer 307 covers the display region except for the connection portion between the pixel electrode 312 and the drain electrode 311. Except for the light-shielding layer 307, the area where the wiring capacitance is heavy is designed to cover the layer of the pixel electrode 312 when light of illumination light is mixed in and a malfunction of the circuit occurs, so that transfer is devised. . In addition, 308
Is an insulating layer below the light-shielding layer 307, and is a P-SiO layer 318.
The P-SiO layer 318 was further covered with a P-SiO layer 308 by flattening the surface with SOG to secure the stability of the insulating layer 308. In addition to the planarization by SOG, a method of forming a P-TEOS (Phospho-Tetraetoxy-Silane) film, further covering the P-SiO layer 318, and performing a CMP treatment on the insulating layer 308 to planarize may be used. Needless to say.

【0045】また、309は反射電極312と遮光層3
07との間に設けられた絶縁層で、この絶縁層309を
介して反射電極312の電荷保持容量となっている。大
容量形成のために、SiO2 以外に、高誘電率のP−S
iN、Ta25 、やSiO 2 との積層膜等が有効であ
る。遮光層307に用いるTi,TiN,Mo,W等の
平坦なメタル上に設ける事により、絶縁層309は、5
00〜5000オングストローム程度の膜厚が好適であ
る。
Reference numeral 309 denotes a reflective electrode 312 and a light shielding layer 3.
07, the insulating layer 309 is
This serves as a charge holding capacitor of the reflection electrode 312 through the gate electrode. Big
In order to form a capacitor, SiOTwo Besides, high dielectric constant PS
iN, TaTwo OFive , Or SiO Two Is effective.
You. Ti, TiN, Mo, W, etc. used for the light shielding layer 307
By providing the insulating layer 309 on a flat metal,
A film thickness of about 00 to 5000 angstroms is preferable.
You.

【0046】さらに、313は反射防止用膜、314は
液晶材料、315は共通透明電極、316は対向基板、
317,317′は高濃度不純物領域、319は表示領
域、320は反射防止膜である。
Further, 313 is an antireflection film, 314 is a liquid crystal material, 315 is a common transparent electrode, 316 is a counter substrate,
317, 317 'are high-concentration impurity regions, 319 is a display region, and 320 is an antireflection film.

【0047】図6に示すように、トランジスタ下部に形
成されたウェル302,302’と同一極性の高濃度不
純物層317,317′は、ウェル302,302’の
周辺部及び内容に形成されており、高振幅な信号がソー
スに印加されても、ウェル電位は、低抵抗層で所望の電
位に固定されているため、安定しており、高品質な画像
表示が実現できた。さらにn型ウェル302’とp型ウ
ェル302との間には、フィールド酸化膜を介して上記
+型、n+型の高濃度不純物層317,317′が設け
られており、通常MOSトランジスタの時に使用される
フィールド酸化膜直下のチャネルストップ層を不要にし
ている。
As shown in FIG. 6, high-concentration impurity layers 317 and 317 'having the same polarity as the wells 302 and 302' formed below the transistor are formed in the periphery and the contents of the wells 302 and 302 '. Even when a high-amplitude signal is applied to the source, the well potential is fixed at a desired potential in the low-resistance layer, so that stable and high-quality image display can be realized. Further, between the n-type well 302 'and the p-type well 302, the above p + -type and n + -type high-concentration impurity layers 317 and 317' are provided via a field oxide film. The need for a channel stop layer immediately below the field oxide film, which is sometimes used, is eliminated.

【0048】これらのp+型、n+型高濃度不純物層31
7,317′は、ソース、ドレイン層形成プロセスで同
時にできるので作製プロセスにおけるマスク枚数、工数
が削減され、低コスト化が図れた。
These p + -type and n + -type high-concentration impurity layers 31
7, 317 'can be formed simultaneously in the source and drain layer forming process, so that the number of masks and man-hours in the manufacturing process are reduced, and the cost is reduced.

【0049】次に、313は共通透明電極315と対向
基板316との間に設けられた反射防止用膜で、界面の
液晶の屈折率を考慮して、界面反射率が軽減されるよう
に構成される。その場合、対向基板316と、透過電極
315の屈折率よりも小さい絶縁膜が好適である。
Reference numeral 313 denotes an anti-reflection film provided between the common transparent electrode 315 and the counter substrate 316. The anti-reflection film is configured to reduce the interface reflectance in consideration of the refractive index of the liquid crystal at the interface. Is done. In that case, an insulating film smaller than the refractive index of the counter substrate 316 and the transmission electrode 315 is preferable.

【0050】次に、本発明の平面図を図7に示す。図に
おいて、321は水平シフトレジスタ、322は垂直シ
フトレジスタ、323はnチャンネルMOSFET、3
24はpチャンネルMOSFET、325は保持容量、
326は液晶層、327は信号転送スイッチ、328は
リセットスイッチ、329はリセットパルス入力端子、
330はリセット電源端子、331は映像信号の入力端
子である。半導体基板301は図7ではp型になってい
るが、n型でもよい。
Next, FIG. 7 shows a plan view of the present invention. In the figure, 321 is a horizontal shift register, 322 is a vertical shift register, 323 is an n-channel MOSFET,
24 is a p-channel MOSFET, 325 is a storage capacitor,
326 is a liquid crystal layer, 327 is a signal transfer switch, 328 is a reset switch, 329 is a reset pulse input terminal,
330 is a reset power supply terminal, and 331 is a video signal input terminal. The semiconductor substrate 301 is p-type in FIG. 7, but may be n-type.

【0051】ウェル領域302’は、半導体基板301
と反対の導電型にする。このため、図7では、ウェル領
域302はp型になっている。p型のウェル領域302
及びn型のウェル領域302′は、半導体基板301よ
りも高濃度に不純物が注入されていることが望ましく、
半導体基板301の不純物濃度が1014〜1015(cm
-3)のとき、ウェル領域302の不純物濃度は1015
1017(cm-3)が望ましい。
The well region 302 ′ is formed on the semiconductor substrate 301.
And the opposite conductivity type. Therefore, in FIG. 7, the well region 302 is p-type. p-type well region 302
It is preferable that impurities are implanted into the n-type well region 302 ′ at a higher concentration than the semiconductor substrate 301.
The impurity concentration of the semiconductor substrate 301 is 10 14 to 10 15 (cm
In the case of -3 ), the impurity concentration of the well region 302 is 10 15 to
10 17 (cm −3 ) is desirable.

【0052】図6において、ソース電極310は、表示
用信号が送られてくるデータ配線に、ドレイン電極31
1は画素電極312に接続する。これらの電極310,
311には、通常Al,AlSi,AlSiCu,Al
GeCu,AlCu配線を用いる。これらの電極31
0,311の下部と半導体との接触面に、TiとTiN
からなるバイアメタル層を用いると、コンタクトが安定
に実現できる。またコンタクト抵抗も低減できる。ま
た、第1,第2の実施形態で説明した配線についても画
素同士のドライブ遅延が発生しない構造とすることは勿
論である。さらに、画素電極312は、表面が平坦で、
高反射材が望ましく、通常の配線用金属であるAl,A
lSi,AlSiCu,AlGeCu,AlC以外にC
r,Au,Agなどの材料を使用することが可能であ
る。また、平坦性の向上のため、下地絶縁層309や画
素電極312の表面をケミカルメカニカルポリッシング
(CMP)法によって処理している。
In FIG. 6, a source electrode 310 is connected to a data line to which a display signal is sent by a drain electrode 31.
1 is connected to the pixel electrode 312. These electrodes 310,
311 includes Al, AlSi, AlSiCu, Al
GeCu, AlCu wiring is used. These electrodes 31
0, 311 and the contact surface between the semiconductor and Ti, Ti and TiN
If a via metal layer made of is used, the contact can be stably realized. Also, the contact resistance can be reduced. In addition, it is needless to say that the wiring described in the first and second embodiments does not have a drive delay between pixels. Further, the pixel electrode 312 has a flat surface,
A highly reflective material is preferable, and Al, A which is a normal metal for wiring is used.
lSi, AlSiCu, AlGeCu, AlC
It is possible to use materials such as r, Au, Ag and the like. Further, in order to improve flatness, the surfaces of the base insulating layer 309 and the pixel electrode 312 are treated by a chemical mechanical polishing (CMP) method.

【0053】図7における保持容量325は、画素電極
312と共通透明電極315の間の信号を保持するため
の容量である。ウェル領域302には、基板電位を印加
する。本実施形態では、各行のトランスミッションゲー
ト構成を、上から1行目は上がnチャンネルMOSFE
T323で、下がpチャンネルMOSFET324、2
行目は上がpチャンネルMOSFET324で、下がn
チャンネルMOSFET323とするように、隣り合う
行で順序を入れ換える構成にしている。以上のように、
ストライプ型ウェルで表示領域の周辺で電源線とコンタ
クトしているだけでなく、表示領域にも、細い電源ライ
ンを設けコンタクトをとっている。
The holding capacitor 325 in FIG. 7 is a capacitor for holding a signal between the pixel electrode 312 and the common transparent electrode 315. A substrate potential is applied to the well region 302. In the present embodiment, the transmission gate configuration of each row is such that the first row from the top is an n-channel MOSFET.
At T323, the lower part is the p-channel MOSFET 324, 2
In the row, the top is the p-channel MOSFET 324 and the bottom is n
In order to make the channel MOSFET 323, the order is changed between adjacent rows. As mentioned above,
Not only are the striped wells in contact with the power supply lines around the display area, but also thin power supply lines are provided in the display area to make contact.

【0054】この時、ウェルの抵抗の安定化がカギにな
る。したがって、p型基板であれば、nウェルの表示領
域内部でのコンタクト面積又はコンタクト数をpウェル
のコンタクトより増強する構成を採用した。pウェル
は、p型基板で一定電位がとられているため、基板が低
抵抗体としての役割を演ずる。したがって、島状になる
nウェルのソース、ドレインへの信号の入出力による振
られの影響が大きくなりやすいが、それを上部の配線層
からのコンタクトを増強することで防止できた。これに
より、安定した高品位な表示が実現できた。
At this time, stabilization of the well resistance is key. Therefore, in the case of a p-type substrate, a configuration is adopted in which the contact area or the number of contacts inside the display region of the n-well is increased compared to the contact of the p-well. Since the p-well has a constant potential in the p-type substrate, the substrate plays a role as a low-resistance body. Therefore, the influence of the swing due to the input and output of the signal to the source and drain of the n-well having the island shape tends to be large, but this can be prevented by increasing the contact from the upper wiring layer. As a result, stable and high-quality display can be realized.

【0055】映像信号(ビデオ信号、パルス変調された
デジタル信号など)は、映像信号入力端子331から入
力され、水平シフトレジスタ321からのパルスに応じ
て信号転送スイッチ327を開閉し、各データ配線に出
力する。垂直シフトレジスタ322からは、選択した行
のnチャンネルMOSFET323のゲートへはハイパ
ルス、pチャンネルMOSFETのゲートへはローパル
スを印加する。
A video signal (a video signal, a pulse-modulated digital signal, etc.) is input from a video signal input terminal 331 and opens and closes a signal transfer switch 327 in response to a pulse from the horizontal shift register 321 to connect to each data line. Output. From the vertical shift register 322, a high pulse is applied to the gate of the n-channel MOSFET 323 and a low pulse is applied to the gate of the p-channel MOSFET in the selected row.

【0056】以上のように、画素部のスイッチは、単結
晶のCMOSトランスミッションゲートで構成されてお
り、画素電極へ書き込む信号が、MOSFETのしきい
値に依存せず、ソースへの信号をフルに書き込める利点
を有する。
As described above, the switch in the pixel portion is constituted by a single-crystal CMOS transmission gate, and the signal to be written to the pixel electrode is completely independent of the threshold value of the MOSFET, and the signal to the source is fully rendered. It has the advantage of being writable.

【0057】又、スイッチが、単結晶トランジスタから
成り立っており、polysi-TFTの結晶粒界での不安定
な振まい等がなく、バラツキのない高信頼性な高速駆動
が実現できる。
Further, since the switch is composed of a single crystal transistor, there is no unstable fluctuation at the crystal grain boundary of the polysi-TFT, and high-speed driving with high reliability without variation can be realized.

【0058】次にパネル周辺回路の構成について、図8
を用いて説明する。図8において、337は液晶素子の
表示領域、332はレベルシフター回路、333はビデ
オ信号サンプリングスイッチ、334は水平シフトレジ
スタ、335はビデオ信号入力端子、336は垂直シフ
トレジスタである。
Next, the configuration of the panel peripheral circuit will be described with reference to FIG.
This will be described with reference to FIG. 8, 337 is a display area of a liquid crystal element, 332 is a level shifter circuit, 333 is a video signal sampling switch, 334 is a horizontal shift register, 335 is a video signal input terminal, and 336 is a vertical shift register.

【0059】ここでの水平、垂直SR334,336
は、走査方向は選択スイッチにより双方向可能なものと
なっており、光学系の配置等の変更に対して、パネルの
変更なしに対応でき、製品の異なるシリーズにも同一パ
ネルが使用でき、低コスト化が図れるメリットがある。
又、図8においては、ビデオ信号サンプリングスイッチ
333は、片側極性の1トランジスタ構成のものを記述
したが、これに限らず、CMOSトランスミッションゲ
ート構成にすることにより入力ビデオ線をすべてを信号
線に書き込むことができることは、言うまでもない。勿
論、この部分に、第1乃至第3の実施形態で用いた回路
構成(レイアウト)を用いることで、良質な画質を得る
ことができる。
Here, the horizontal and vertical SRs 334, 336
The scanning direction can be bi-directionally controlled by a selection switch, so that it is possible to respond to changes in the arrangement of optical systems, etc. without changing the panel.The same panel can be used for different series of products. There is an advantage that cost can be reduced.
In FIG. 8, the video signal sampling switch 333 has a one-transistor one-transistor configuration. However, the present invention is not limited to this. By using a CMOS transmission gate configuration, all input video lines are written to the signal lines. It goes without saying that you can do it. Of course, by using the circuit configuration (layout) used in the first to third embodiments for this portion, a high quality image can be obtained.

【0060】又、CMOSトランスミッションゲート構
成にした時、nMOSゲートとpMOSゲート面積や、
ゲートとソース・ドレインとの重なり容量の違いによ
り、ビデオ信号に振られが生じる課題がある。これには
それぞれの極性のサンプリングスイッチのMOSFET
のゲート量の約1/2のゲート量のMOSFETのソー
スとドレインとを信号線にそれぞれ接続し、逆相パルス
で印加することにより振られが防止でき、きわめて良好
なビデオ信号が信号線に書き込まれた。これにより、さ
らに高品位の表示が可能になった。
When a CMOS transmission gate is used, the area of the nMOS gate and the pMOS gate,
There is a problem that the video signal is fluctuated due to the difference in the overlap capacitance between the gate and the source / drain. This is the MOSFET of the sampling switch of each polarity
By connecting the source and drain of a MOSFET having a gate amount of about 1 / of the gate amount to a signal line, and applying a reverse-phase pulse, the swing can be prevented, and an extremely good video signal is written to the signal line. Was. As a result, higher-quality display is possible.

【0061】次に、ビデオ信号と、サンプリングパルス
の同期を正確にとる方法について、図9を用いて説明す
る。このためには、サンプリングパルスのdelay量
を変化させる必要がある。342はパルスdelay用
インバータ、343はどのdelay用インバータを選
択するかを決めるスイッチ、344はdelay量が制
御された出力、345は容量であり、M1〜M11は各
CMOS構成のドライバで、outBは入力に対する逆
相出力、outは同相出力であり、346は保護回路で
ある。
Next, a method for accurately synchronizing the video signal with the sampling pulse will be described with reference to FIG. For this purpose, it is necessary to change the delay amount of the sampling pulse. 342 is an inverter for pulse delay, 343 is a switch for selecting which inverter for delay is to be selected, 344 is an output whose delay amount is controlled, 345 is a capacitor, M1 to M11 are drivers of each CMOS configuration, and outB is An out-phase output with respect to the input, out is an in-phase output, and 346 is a protection circuit.

【0062】また、SEL1(SEL1B)からSEL
3(SEL3B)の組み合わせにより、delay用イ
ンバータ342を何個通過するかを選択できる。
Further, SEL1 (SEL1B) to SEL1
3 (SEL3B), it is possible to select how many inverters 342 to pass through.

【0063】この同期回路をパネルに内蔵していること
により、パネル外部からのパルスのdelay量が、
R.G.B3板パネルのとき、治具等の関係で対称性が
くずれても、上記選択スイッチで調整でき、R,G,B
のパルス位相高域による位置ずれがない良好な表示画像
が得られた。又、パネル内部に温度測定ダイオードを内
蔵させ、その出力によりdelay量をテーブルから参
照し温度補正することも有効である事は言うまでもな
い。
Since the synchronizing circuit is built in the panel, the delay amount of the pulse from the outside of the panel is reduced.
R. G. FIG. In the case of a B3 plate panel, even if the symmetry is lost due to the jig or the like, the symmetry can be adjusted with the above selection switch, and R, G, B
A good display image with no displacement due to the high pulse phase range was obtained. Needless to say, it is also effective to incorporate a temperature measuring diode inside the panel and to correct the temperature by referring to the delay amount from a table based on the output of the diode.

【0064】次に、液晶材との関係について説明する。
図6では、平坦な対向基板構造のものを示したが、共通
電極基板316は、共通透明電極315の界面反射を防
ぐため、凹凸を形成し、その表面に共通透明電極315
を設けている。また、共通電極基板316の反対側に
は、反射防止膜320を設けている。これらの凹凸形状
の形成のために、微少な粒径の砥粒により砂ずり研磨を
おこなう方式も高コントラスト化に有効である。
Next, the relationship with the liquid crystal material will be described.
Although FIG. 6 shows a flat counter substrate structure, the common electrode substrate 316 is formed with irregularities in order to prevent interfacial reflection of the common transparent electrode 315, and the common transparent electrode 315 is formed on the surface thereof.
Is provided. On the opposite side of the common electrode substrate 316, an antireflection film 320 is provided. In order to form these concavities and convexities, a method in which sandblasting is performed using abrasive grains having a small particle size is also effective for increasing the contrast.

【0065】また、液晶材料としては、ポリマー・ネッ
トワーク液晶PNLCを用いた。ただし、ポリマー・ネ
ットワーク液晶として、PDLCなどを用いてもいい。
ポリマー・ネットワーク液晶PNLCは、重合相分離法
によって作製される。液晶と重合性モノマーやオリゴマ
ーで溶液をつくり、通常の方法でセル中に注入した後、
UV重合によって液晶と高分子を相分離させ、液晶中に
網目状に高分子を形成する。PNLCは多くの液晶(7
0〜90wt%)を含有している。
As a liquid crystal material, a polymer network liquid crystal PNLC was used. However, PDLC or the like may be used as the polymer network liquid crystal.
The polymer network liquid crystal PNLC is produced by a polymerization phase separation method. After making a solution with liquid crystal and polymerizable monomer or oligomer and injecting it into the cell by the usual method,
The liquid crystal and the polymer are phase-separated by UV polymerization, and the polymer is formed in a network in the liquid crystal. PNLC has many liquid crystals (7
0-90 wt%).

【0066】PNLCにおいては、屈折率の異方性(Δ
n)の高いネマチック液晶を用いると光散乱が強くな
い、誘電異方性(Δε)の大きいネマチック液晶を用い
ると、低電圧で駆動が可能となる。ポリマー・ネットワ
ークの大きさ、すなわち網目の中心間距離が1〜1.5
(μm)の場合、光散乱は高コントラストを得るのに十
分強くなる。
In PNLC, the refractive index anisotropy (Δ
When a nematic liquid crystal having a high n) is used, light scattering is not strong. When a nematic liquid crystal having a large dielectric anisotropy (Δε) is used, driving can be performed at a low voltage. The size of the polymer network, ie, the center-to-center distance of the mesh is 1 to 1.5
(Μm), the light scattering is strong enough to obtain high contrast.

【0067】次に、シール構造と、パネル構造との関係
について、図10を用いて説明する。図10において、
351はシール部、352は電極パッド、353はクロ
ックバッファー回路である。不図示のアンプ部は、パネ
ル電気検査時の出力アンプとして使用するものである。
また、対向基板の電位をとる不図示のAgペースト部が
あり、また、356は液晶素子による表示部、357は
水平・垂直シフトレジスタ(H,VSR)等の周辺回路
部である。シール部351は表示部356の四方周辺
に、半導体基板301上に画素電極312を設けたもの
と、共通電極315を備えたガラス基板との張り合わせ
のための圧着材や接着剤の接触領域を示し、シール部3
51で張り合わせた後に、表示部356とシフトレジス
タ部357に液晶を封入する。
Next, the relationship between the seal structure and the panel structure will be described with reference to FIG. In FIG.
351 is a seal portion, 352 is an electrode pad, and 353 is a clock buffer circuit. An amplifier unit (not shown) is used as an output amplifier at the time of panel electrical inspection.
Further, there is an Ag paste portion (not shown) for taking the potential of the counter substrate, 356 is a display portion formed of a liquid crystal element, and 357 is a peripheral circuit portion such as a horizontal / vertical shift register (H, VSR). A seal portion 351 indicates a contact area of a bonding material or an adhesive for bonding a pixel electrode 312 provided on a semiconductor substrate 301 and a glass substrate provided with a common electrode 315 around four sides of a display portion 356. , Seal part 3
After bonding at 51, liquid crystal is sealed in the display unit 356 and the shift register unit 357.

【0068】図10に示すように、本実施形態では、シ
ールの内部にも、外部にも、totalchip sizeが小さくな
るように、回路が設けられている。本実施形態では、パ
ッドの引き出しをパネルの片辺側の1つに集中させてい
るが、長辺側の両辺でも又、一辺でなく多辺からのとり
出しも可能で、高速クロックをとり扱うときに有効であ
る。
As shown in FIG. 10, in this embodiment, circuits are provided both inside and outside the seal so that the total chip size is reduced. In this embodiment, the pad drawers are concentrated on one side of the panel. However, both sides on the long side can be taken out from multiple sides instead of one side. Sometimes effective.

【0069】さらに、本発明のパネルは、Si基板等の
半導体基板を用いているため、プロジェクタのように強
力な光が照射され、基板の側壁にも光があたると、基板
電位が変動し、パネルの誤動作を引き起こす可能性があ
る。したがって、パネルの側壁及び、パネル上面の表示
領域の周辺回路部は、遮光できる基板ホルダーとなって
おり、又、Si基板の裏面は、熱伝導率の高い接着剤を
介して熱伝導率の高いCu等のメタルが接続されたホル
ダー構造となっている。
Further, since the panel of the present invention uses a semiconductor substrate such as a Si substrate, strong light is irradiated as in a projector, and when light is applied to the side wall of the substrate, the substrate potential fluctuates. Panel malfunction may occur. Therefore, the side wall of the panel and the peripheral circuit portion of the display area on the top surface of the panel are a substrate holder capable of shielding light, and the back surface of the Si substrate has a high thermal conductivity through an adhesive having a high thermal conductivity. It has a holder structure in which metals such as Cu are connected.

【0070】次に本発明のポイントである反射電極構造
及びその作製方法について述べる。本発明の完全平坦化
反射電極構造は、メタルをパターニングしてから、研磨
する通常の方法とは異なり、電極パターンのところにあ
らかじめ、溝のエッチングをしておき、そこにメタルを
成膜し、電極パターンが成形されない領域上のメタルを
研磨でとり除くとともに、電極パターン上のメタルも平
坦化する新規な方法である。しかも、配線の幅が配線以
外の領域よりも極めて広く、従来のエッチング装置の常
識では、下記問題が発生し、本発明の構造体は作製でき
ない。
Next, a reflective electrode structure and a method of manufacturing the same, which are the points of the present invention, will be described. The completely flat reflective electrode structure of the present invention is different from the usual method of patterning and polishing a metal, in advance, the groove is etched in advance at the electrode pattern, the metal is formed there, This is a novel method of removing the metal on the region where the electrode pattern is not formed by polishing and also flattening the metal on the electrode pattern. Moreover, the width of the wiring is much wider than the region other than the wiring, and the common problem of the conventional etching apparatus causes the following problem, and the structure of the present invention cannot be manufactured.

【0071】すなわち、エッチングすると、エッチング
中にポリマーが堆積し、パターニングができなくなる。
そこで、酸化膜系エッチング(CF4 /CHF3 系)に
おいて、条件を変えてみた(図11)。図11(a)に
示すtotal圧力(従来)1.7torr時と、
(b)に示すtotal圧力(今回)1.0torr時
とした場合を示す。
That is, when etching is performed, a polymer is deposited during etching, and patterning cannot be performed.
Then, in the oxide film type etching (CF 4 / CHF 3 type), the conditions were changed (FIG. 11). At the time of the total pressure (conventional) of 1.7 torr shown in FIG.
The case where the total pressure (current time) shown in (b) is 1.0 torr is shown.

【0072】図11(a)の条件で、デポジション性の
ガスCHF3 をへらすと、たしかにポリマーの堆積は、
減少するが、レジストに近いパターンと遠いパターンで
の寸法の違い(ローディング効果)がきわめて大きくな
り、使用できない事がわかる。
When the deposition gas CHF 3 is exposed under the conditions shown in FIG. 11A, the polymer is surely deposited.
Although it decreases, the difference in dimensions (loading effect) between the pattern close to the resist and the pattern far from it becomes extremely large, indicating that the pattern cannot be used.

【0073】図11(b)では、ローディング効果おさ
えるため、徐々に圧力を下げていき、1torr以下に
なるとローディング効果がかなり抑制され、かつCHF
3 をゼロにし、CF4 のみによるエッチングが有効であ
ることを見出した。
In FIG. 11B, in order to suppress the loading effect, the pressure is gradually lowered, and when the pressure becomes 1 torr or less, the loading effect is considerably suppressed and the CHF
By setting 3 to zero, it was found that etching using only CF 4 was effective.

【0074】さらに、画素電極領域は、ほとんどレジス
トが存在せず、周辺部にはレジストでしめられている。
構造体を形成するのは難しく、構造として、画素電極と
同等の空き電極とその形状を表示領域の周辺部まで設け
る事が有効であることがわかった。
Further, there is almost no resist in the pixel electrode region, and the peripheral portion is covered with the resist.
It was found that it was difficult to form the structure, and it was found that it was effective to provide a free electrode equivalent to the pixel electrode and its shape up to the periphery of the display area.

【0075】本構造にすることにより、従来あった表示
部と周辺部もしくはシール部との段差もなくなり、ギャ
ップ精度が高くなり、面内均一圧が高くなるだけでな
く、注入時のムラもへり、高品位の画質が歩留りよくで
きる効果が得られた。
With this structure, there is no step between the conventional display portion and the peripheral portion or the seal portion, the gap accuracy is increased, the in-plane uniform pressure is increased, and unevenness during injection is reduced. Thus, an effect that high-quality image quality can be obtained with good yield was obtained.

【0076】次に本発明の反射型液晶パネルを組み込む
光学システムについて図12を用いて説明する。図12
において、371はハロゲンランプ等の光源、372は
光源像をしぼり込む集光レンズ、373,375は平面
状の凸型フレネルレンズ、374はR,G,Bに分解す
る色分解光学素子で、ダイクロイックミラー、回折格子
等が有効である。
Next, an optical system incorporating the reflection type liquid crystal panel of the present invention will be described with reference to FIG. FIG.
, 371 is a light source such as a halogen lamp, 372 is a condensing lens for narrowing down the light source image, 373 and 375 are planar convex Fresnel lenses, 374 is a color separation optical element for separating into R, G, and B, and is a dichroic. Mirrors, diffraction gratings, etc. are effective.

【0077】また、376はR,G,B光に分離された
それぞれの光をR,G,B3パネルに導くそれぞれのミ
ラー、377は集光ビームを反射型液晶パネルに平行光
で照明するための視野レンズ、378はR,G,B毎の
上述の反射型液晶素子、379の位置にしぼりがある。
また、380は複数のレンズを組み合わせて拡大する投
射レンズである。また、381はスクリーンで、通常、
投射光を平行光へ変換するフレネルレンズと上下、左右
に広視野角として表示するレンチキュラレンズの2板よ
り構成されると明瞭な高コントラストで明るい画像を得
ることができる。図12の構成では、1色の液晶パネル
のみ記載されているが、色分解光学素子374からしぼ
り部379の間は3色それぞれに分離されており、3板
パネルが配置されている。又、反射型液晶装置パネル表
面にマイクロレンズアレーを設け、異なる入射光を異な
る画素領域に照射させる配置をとることにより、3板の
みならず、単板構成でも可能であることは言うまでもな
い。液晶素子の液晶層に電圧が印加され、各画素で正反
射した光は、379に示すしぼり部を透過し、スクリー
ン上に投射される。
A mirror 376 guides the respective lights separated into R, G, and B lights to the R, G, and B panels, and a mirror 377 illuminates the condensed beam to the reflective liquid crystal panel with parallel lights. The field lens 378 has an aperture at the position of the above-mentioned reflective liquid crystal element 379 for each of R, G and B.
Reference numeral 380 denotes a projection lens that expands by combining a plurality of lenses. 381 is a screen, which is usually
A clear, high-contrast, bright image can be obtained by using two plates, a Fresnel lens that converts projection light into parallel light, and a lenticular lens that displays a wide viewing angle vertically and horizontally. In the configuration of FIG. 12, only one color liquid crystal panel is described, but the space between the color separation optical element 374 and the squeezing portion 379 is separated into three colors, respectively, and a three-panel panel is arranged. Further, it is needless to say that not only three plates but also a single plate configuration is possible by providing a microlens array on the surface of the reflective liquid crystal device panel and irradiating different incident lights to different pixel regions. A voltage is applied to the liquid crystal layer of the liquid crystal element, and the light that has been specularly reflected at each pixel passes through the squeezing portion 379 and is projected on the screen.

【0078】一方、電圧が印加されずに、液晶層が散乱
体となっている時、反射型液晶素子へ入射した光は、等
方的に散乱し、379に示す絞り部の開口を見込む角度
の中の散乱光以外は、投射レンズに入らない。これによ
り黒を表示する。以上の光学系からわかるように、偏光
板が不要で、しかも画素電極の全面が信号光が高反射率
で投射レンズにはいるため、従来よりも2−3倍明るい
表示が実現できた。上述の実施形態でも述べたように、
対向基板表面、界面には、反射防止対策が施されてお
り、ノイズ光成分も極めて少なく、高コントラスト表示
が実現できた。又、パネルサイズが小さくできるため、
すべての光学素子(レンズ、ミラーetc.)が小型化
され、低コスト、軽量化が達成された。
On the other hand, when the voltage is not applied and the liquid crystal layer is a scatterer, the light incident on the reflection type liquid crystal element is isotropically scattered and the angle 379 in which the aperture of the aperture portion shown in FIG. No light other than the scattered light inside enters the projection lens. Thereby, black is displayed. As can be seen from the above optical system, no polarizing plate is required, and the entire surface of the pixel electrode enters the projection lens with a high reflectance of the signal light, so that a display 2-3 times brighter than in the past can be realized. As described in the above embodiment,
Anti-reflection measures were taken on the surface and interface of the counter substrate, the noise light component was extremely small, and high contrast display was realized. Also, since the panel size can be reduced,
All optical elements (lenses, mirrors etc.) have been miniaturized, and low cost and light weight have been achieved.

【0079】又、光源の色ムラ、輝度ムラ、変動は、光
源と光学系との間にインテグレタ(はえの目レンズ型ロ
ッド型)を挿入することにより、スクリーン上での色ム
ラ、輝度ムラは、解決できた。
The color non-uniformity, luminance non-uniformity, and fluctuation of the light source can be controlled by inserting an integrator (fly-eye lens type rod type) between the light source and the optical system to thereby obtain the color non-uniformity, luminance non-uniformity on the screen. Could be solved.

【0080】上記液晶パネル以外の周辺電気回路につい
て、図13を用いて説明する。図において、385は電
源で、主にランプ用電源とパネルや信号処理回路駆動用
システム電源に分離される。386はプラグ、387は
ランプ温度検出器で、ランプの温度の異常があれば、制
御ボード388によりランプを停止させる等の制御を行
う。これは、ランプに限らず、389のフィルタ安全ス
イッチでも同様に制御される。たとえば、高温ランプハ
ウスボックスを開けようとした場合、ボックスがあかな
くなるような安全上の対策が施されている。390はス
ピーカー、391は音声ボードで、要求に応じて3Dサ
ウンド、サラウンドサウンド等のプロセッサも内蔵でき
る。392は拡張ボード1で、ビデオ信号用S端子、ビ
デオ信号用コンポジット映像、音声等の外部装置396
からの入力端子及びどの信号を選択するかの選択スイッ
チ395、チューナ394からなり、デコーダ393を
介して拡張ボード2へ信号が送られる。一方、拡張ボー
ド2は、おもに、別系列からのビデオやコンピュータの
Dsub15ピン端子を有し、デコーダ393からのビ
デオ信号と切り換えるスイッチ450を介して、A/D
コンバータ451でディジタル信号に変換される。
A peripheral electric circuit other than the liquid crystal panel will be described with reference to FIG. In the figure, reference numeral 385 denotes a power supply, which is mainly divided into a lamp power supply and a system power supply for driving a panel and a signal processing circuit. Reference numeral 386 denotes a plug, and 387 denotes a lamp temperature detector. When there is an abnormality in the lamp temperature, the control board 388 controls the lamp to stop. This is controlled not only by the lamp but also by the 389 filter safety switch. For example, if a high-temperature lamp house box is to be opened, safety measures are taken to prevent the box from burning. Reference numeral 390 denotes a speaker, and 391 denotes an audio board. A processor for 3D sound, surround sound, or the like can be incorporated as required. Reference numeral 392 denotes an expansion board 1, which is an external device 396 for an S terminal for video signals, composite video and audio for video signals, and the like.
, A selection switch 395 for selecting which signal to select, and a tuner 394. A signal is sent to the extension board 2 via the decoder 393. On the other hand, the expansion board 2 mainly has a Dsub15 pin terminal for video from another system or a computer, and receives an A / D signal via a switch 450 for switching to a video signal from the decoder 393.
The signal is converted into a digital signal by the converter 451.

【0081】また、453は主にビデオRAM等のメモ
リとCPUとからなるメインボードである。A/Dコン
バータ451でA/D変換したNTSC信号は、一端メ
モリに蓄積され、高画素数へうまく割りあてるために、
液晶素子数にマッチしていない空き素子の不足の信号を
補間して作成したり、液晶表示素子に適したγ変換エッ
ジ階調、ブライト調整バイアス調整等の信号処理を行
う。NTSC信号でなく、コンピュータ信号も、たとえ
ばVGAの信号がくれば、高解像度のXGAパネルの場
合、その解像度変換処理も行う。一画像データだけでな
く、複数の画像データのNTSC信号にコンピュータ信
号を合成させる等の処理もこのメインボード453で行
う。メインボード453の出力はシリアル・パラレル変
換され、ノイズの影響を受けにくい形態でヘッドボード
454に充られる。このヘッドボード454で、再度パ
ラレル/シリアル変換後、D/A変換し、パネルのビデ
オ線数に応じて分割され、ドライブアンプを介して、
B,G,R色の液晶パネル455,456,457へ信
号を書き込む。452はリモコン操作パネルで、コンピ
ュータ画面も、TVと同様の感覚で、簡単操作可能とな
っている。また、液晶パネル455,456,457の
夫々は、各色の色フィルタを備えた同一の液晶装置構成
であり、その水平・垂直走査回路は第1〜第3の実施形
態で説明したものを適用する。各液晶装置は以上の説明
のように、必ずしも高解像度がない画像も処理により高
品位画像化になるため、本発明の表示結果は、きわめて
きれいな画像表示が可能である。
A main board 453 mainly includes a memory such as a video RAM and a CPU. The NTSC signal that has been A / D converted by the A / D converter 451 is temporarily stored in a memory and assigned to a high pixel count.
Signal processing such as interpolation of intermittent signals of empty elements that do not match the number of liquid crystal elements, and signal processing such as gamma conversion edge gradation and brightness adjustment bias adjustment suitable for liquid crystal display elements are performed. If a VGA signal is received instead of an NTSC signal, for example, a computer signal is also subjected to a resolution conversion process for a high-resolution XGA panel. The main board 453 also performs processing such as combining a computer signal with NTSC signals of a plurality of image data as well as one image data. The output of the main board 453 is subjected to serial / parallel conversion, and is supplied to the head board 454 in a form that is not easily affected by noise. The head board 454 performs parallel / serial conversion again, performs D / A conversion, and divides the data according to the number of video lines on the panel.
A signal is written to the liquid crystal panels 455, 456, and 457 of B, G, and R colors. Reference numeral 452 denotes a remote control operation panel, and a computer screen can be easily operated with the same feeling as a TV. Each of the liquid crystal panels 455, 456, and 457 has the same liquid crystal device configuration provided with a color filter of each color, and the horizontal and vertical scanning circuits applied to those described in the first to third embodiments are applied. . As described above, since each liquid crystal device processes an image that does not always have high resolution into high-quality image by processing, the display result of the present invention can display an extremely clear image.

【0082】[第5の実施形態]図14に本発明の液晶
表示装置を用いた前面及び背面投写型液晶表示装置光学
系の構成図を示す。本図はその上面図を表す図14
(a)、正面図を表す図14(b)、側面図を表す図1
4(c)から成っている。同図において、1301はス
クリーンに投射する投影レンズ、1302はマイクロレ
ンズ付液晶パネル、1303は偏光ビームスプリッター
(PBS)、1340はR(赤色光)反射ダイクロイッ
クミラー、1341はB/G(青色&緑色光)反射ダイ
クロイックミラー、1342はB(青色光)反射ダイク
ロイックミラー、1343は全色光を反射する高反射ミ
ラー、1350はフレネルレンズ、1351は凸レン
ズ、1306はロッド型インテグレーター、1307は
楕円リフレクター、1308はメタルハライド、UHP
等のアークランプである。
[Fifth Embodiment] FIG. 14 is a diagram showing the configuration of an optical system of a front and rear projection type liquid crystal display device using the liquid crystal display device of the present invention. FIG. 14 shows a top view of FIG.
(A), FIG. 14 (b) showing a front view, FIG. 1 showing a side view
4 (c). In the figure, 1301 is a projection lens for projecting onto a screen, 1302 is a liquid crystal panel with a micro lens, 1303 is a polarizing beam splitter (PBS), 1340 is an R (red light) reflecting dichroic mirror, and 1341 is B / G (blue & green). Light) reflection dichroic mirror, 1342 is a B (blue light) reflection dichroic mirror, 1343 is a high reflection mirror that reflects all color light, 1350 is a Fresnel lens, 1351 is a convex lens, 1306 is a rod type integrator, 1307 is an elliptical reflector, 1308 is Metal halide, UHP
And the like.

【0083】ここで、R(赤色光)反射ダイクロイック
ミラー1340、B/G(青色&緑色光)反射ダイクロ
イックミラー1341、B(青色光)反射ダイクロイッ
クミラー1342はそれぞれ図15に示したような分光
反射特性を有している。そしてこれらのダイクロイック
ミラーは高反射ミラー1343とともに、図16の斜視
図に示したように3次元的に配置されており、後述する
ように白色照明光をRGBに色分解するとともに、液晶
パネル1302に対して各原色光が、3次元的に異なる
方向から該液晶パネル1302を照明するようにしてい
る。
Here, the R (red light) reflecting dichroic mirror 1340, the B / G (blue & green light) reflecting dichroic mirror 1341, and the B (blue light) reflecting dichroic mirror 1342 are each a spectral reflection as shown in FIG. Has characteristics. These dichroic mirrors, together with the high reflection mirror 1343, are arranged three-dimensionally as shown in the perspective view of FIG. On the other hand, each primary color light illuminates the liquid crystal panel 1302 from three-dimensionally different directions.

【0084】ここで、光束の進行過程に従って説明する
と、まず光源のランプ1308からの出射光束は白色光
であり、楕円リフレクター1307によりその前方のイ
ンテグレータ1306の入り口に集光され、このインテ
グレーター1306内を反射を繰り返しながら進行する
につれて光束の空間的強度分布が均一化される。そして
インテグレーター1306を出射した光束は凸レンズ1
351とフレネルレンズ1350とにより、x軸−方向
(図14(b)の正面図基準)に平行光束化され、まず
B反射ダイクロイックミラー1342に至る。このB反
射ダイクロイックミラー1342ではB光(青色光)の
みが反射され、z軸−方向つまり下側(図14(b)の
正面図基準)にz軸に対して所定の角度でR反射ダイク
ロイックミラー1340に向かう。
Here, a description will be given according to the progress of the light beam. First, the light beam emitted from the lamp 1308 of the light source is white light, and is condensed by the elliptical reflector 1307 at the entrance of the integrator 1306 in front of the light beam. As the reflection proceeds, the spatial intensity distribution of the light beam is made uniform. The light beam emitted from the integrator 1306 is the convex lens 1
351 and the Fresnel lens 1350 are converted into a parallel light flux in the x-axis direction (reference to the front view in FIG. 14B), and first reach the B reflection dichroic mirror 1342. The B reflection dichroic mirror 1342 reflects only the B light (blue light), and the R reflection dichroic mirror at a predetermined angle with respect to the z axis in the z-axis direction, that is, on the lower side (reference to the front view in FIG. 14B). Go to 1340.

【0085】一方、B光以外の色光(R/G光)はこの
B反射ダイクロイックミラー1342を通過し、高反射
ミラー1343により直角にz軸−方向(下側)に反射
され、やはりR反射ダイクロイックミラー1340に向
かう。ここで、B反射ダイクロイックミラー1342と
高反射ミラー1343は共に図14(a)の正面図を基
にして言えば、インテグレーター1306からの光束
(x軸−方向)をz軸−方向(下側)に反射するように
配置しており、高反射ミラー1343はy軸方向を回転
軸にx−y平面に対して丁度45°の傾きとなってい
る。それに対してB反射ダイクロイックミラー1342
はやはりy軸方向を回転軸にx−y平面に対して、この
45°よりも浅い角度に設定されている。
On the other hand, the color light (R / G light) other than the B light passes through the B reflection dichroic mirror 1342 and is reflected by the high reflection mirror 1343 at right angles in the z-axis direction (downward). Head to mirror 1340. Here, both the B-reflection dichroic mirror 1342 and the high-reflection mirror 1343 transfer the luminous flux (x-axis direction) from the integrator 1306 in the z-axis direction (lower side) based on the front view of FIG. The high-reflection mirror 1343 has an inclination of exactly 45 ° with respect to the xy plane about the y-axis direction as a rotation axis. On the other hand, the B reflection dichroic mirror 1342
Is also set at an angle shallower than 45 ° with respect to the xy plane with the y-axis direction as the rotation axis.

【0086】従って、高反射ミラー1343で反射され
たR/G光はz軸−方向に直角に反射されるのに対し
て、B反射ダイクロイックミラー1342で反射された
B光はz軸に対して所定の角度(x−z面内チルト)で
下方向に向かう。ここで、B光とR/G光の液晶パネル
1302上の照明範囲を一致させるため、各色光の主光
線は液晶パネル1302上で交差するように、高反射ミ
ラー1343とB反射ダイクロイックミラー1342の
シフト量およびチルト量が選択されている。
Accordingly, while the R / G light reflected by the high reflection mirror 1343 is reflected at a right angle in the z-axis direction, the B light reflected by the B reflection dichroic mirror 1342 is reflected with respect to the z axis. It goes downward at a predetermined angle (tilt in the xz plane). Here, in order to make the illumination ranges of the B light and the R / G light coincide with each other on the liquid crystal panel 1302, the principal rays of each color light intersect on the liquid crystal panel 1302 so that the high reflection mirror 1343 and the B reflection dichroic mirror 1342 intersect. The shift amount and the tilt amount are selected.

【0087】次に、前述のように下方向(z軸−方向)
に向かったR/G/B光はR反射ダイクロイックミラー
1340とB/G反射ダイクロイックミラー1341に
向かうが、これらはB反射ダイクロイックミラー134
2と高反射ミラー1343の下側に位置し、まず、B/
G反射ダイクロイックミラー1341はx軸を回転軸に
x−z面に対して45°傾いて配置されており、R反射
ダイクロイックミラー1340はやはりx軸方向を回転
軸にx−z平面に対してこの45°よりも浅い角度に設
定されている。従ってこれらに入射するR/G/B光の
うち、まずB/G光はR反射ダイクロイックミラー13
40を通過して、B/G反射ダイクロイックミラー13
41により直角にy軸+方向に反射され、PBS130
3を通じて偏光化された後、x−z面に水平に配置され
た液晶パネル1302を照明する。このうちB光は前述
したように(図14(a)、図14(b)参照)、x軸
に対して所定の角度(x−z面内チルト)で進行してい
るため、B/G反射ダイクロイックミラー1341によ
る反射後は、y軸に対して所定の角度(x−y面内チル
ト)を維持し、その角度を入射角(x−y面方向)とし
て該液晶パネル1302を照明する。
Next, as described above, the downward direction (z-axis direction)
The R / G / B light directed to is directed to the R reflection dichroic mirror 1340 and the B / G reflection dichroic mirror 1341, which are the B reflection dichroic mirror 134.
2 and the lower side of the high reflection mirror 1343,
The G reflection dichroic mirror 1341 is disposed at an angle of 45 ° with respect to the x-z plane with the x axis as the rotation axis, and the R reflection dichroic mirror 1340 is also positioned with respect to the xz plane with the x axis direction as the rotation axis. The angle is set shallower than 45 °. Therefore, of the R / G / B light incident on these, first, the B / G light is converted to the R reflection dichroic mirror 13.
40, the B / G reflecting dichroic mirror 13
41, the beam is reflected at right angles in the y-axis + direction,
After being polarized through 3, the liquid crystal panel 1302 arranged horizontally on the xz plane is illuminated. Among them, the B light travels at a predetermined angle (tilt in the xz plane) with respect to the x-axis as described above (see FIGS. 14A and 14B), so that B / G After the reflection by the reflection dichroic mirror 1341, the liquid crystal panel 1302 is illuminated by maintaining a predetermined angle (tilt in the xy plane) with respect to the y axis and setting the angle as an incident angle (in the xy plane direction).

【0088】G光についてはB/G反射ダイクロイック
ミラー1341により直角に反射し、y軸+方向に進
み、PBS1303を通じて偏光化された後、入射角0
°つまり垂直に該液晶パネル1302を照明する。また
R光については、前述のようにB/G反射ダイクロイッ
クミラー1341の手前に配置されたR反射ダイクロイ
ックミラー1340によりR反射ダイクロイックミラー
1340にてy軸+方向に反射されるが、図14(c)
(側面図)に示したようにy軸に対して所定の角度(y
−z面内チルト)でy軸+方向に進み、PBS1303
を通じて偏光化された後、該液晶パネル1302をこの
y軸に対する角度を入射角(y−z面方向)として照明
する。また、前述と同様にRGB各色光の液晶パネル1
302上の照明範囲を一致させるため、各色光の主光線
は液晶パネル1302上で交差するように、B/G反射
ダイクロイックミラー1341とR反射ダイクロイック
ミラー1340のシフト量およびチルト量が選択されて
いる。
The G light is reflected at right angles by the B / G reflection dichroic mirror 1341, travels in the positive y-axis direction, is polarized through the PBS 1303,
That is, the liquid crystal panel 1302 is illuminated vertically. As for the R light, as described above, the R reflection dichroic mirror 1340 disposed in front of the B / G reflection dichroic mirror 1341 reflects the R light in the y-axis + direction by the R reflection dichroic mirror 1340. )
As shown in (side view), a predetermined angle (y
(−z-plane tilt), advance in the y-axis + direction, and
After being polarized through the liquid crystal panel 1302, the liquid crystal panel 1302 is illuminated with an angle with respect to the y-axis as an incident angle (y-z plane direction). Further, similarly to the above, the liquid crystal panel 1 of each color of RGB is used.
In order to make the illumination ranges on 302 the same, the shift amount and the tilt amount of the B / G reflection dichroic mirror 1341 and the R reflection dichroic mirror 1340 are selected so that the principal rays of each color light intersect on the liquid crystal panel 1302. .

【0089】さらに、図15(a)に示したようにB反
射ダイクロイックミラー1341のカット波長は480
nm、図15(b)に示したようにB/G反射ダイクロ
イックミラー1341のカット波長は570nm、図1
5(c)に示したようにR反射ダイクロイックミラー1
340のカット波長は600nmであるから、不要な橙
色光はB/G反射ダイクロイックミラー1341を透過
して捨てられる。これにより最適な色バランスを得るこ
とができる。
Further, as shown in FIG. 15A, the cut wavelength of the B reflection dichroic mirror 1341 is 480.
15B, the cut wavelength of the B / G reflection dichroic mirror 1341 is 570 nm as shown in FIG.
As shown in FIG. 5 (c), the R reflection dichroic mirror 1
Since the cut wavelength of 340 is 600 nm, unnecessary orange light passes through the B / G reflection dichroic mirror 1341 and is discarded. Thereby, an optimal color balance can be obtained.

【0090】そして後述するように液晶パネル1302
にて各RGB光は反射&偏光変調され、PBS1303
に戻り、PBS1303のPBS面1303aにてx軸
+方向に反射する光束が画像光となり、投影レンズ13
01を通じて、スクリーン(不図示)に拡大投影され
る。ところで、該液晶パネル1302を照明する各RG
B光は入射角が異なるため、そこから反射されてくる各
RGB光もその出射角を異にしているが、投影レンズ1
301としてはこれらを全て取り込むに十分な大きさの
レンズ径及び開口のものを用いている。ただし、投影レ
ンズ1301に入射する光束の傾きは、各色光がマイク
ロレンズを2回通過することにより平行化され、液晶パ
ネル1302への入射光の傾きを維持している。
Then, as described later, the liquid crystal panel 1302
The RGB light is reflected and polarization-modulated by the PBS 1303.
The light flux reflected on the PBS surface 1303a of the PBS 1303 in the + x-axis direction becomes image light, and the projection lens 13
01 is enlarged and projected on a screen (not shown). By the way, each RG that illuminates the liquid crystal panel 1302
Since the B light has a different incident angle, each of the RGB light reflected from the B light has a different emission angle.
As 301, a lens having a lens diameter and an opening large enough to capture all of them is used. However, the inclination of the light beam incident on the projection lens 1301 is made parallel by each color light passing twice through the micro lens, and the inclination of the light incident on the liquid crystal panel 1302 is maintained.

【0091】ところが、図28に示したように従来例の
透過型では、液晶パネルを出射した光束はマイクロレン
ズの集光作用分も加わってより大きく広がってしまうの
で、この光束を取り込むための投影レンズはさらに大き
な開口数が求められ、高価なレンズとなっていた。しか
し、本例では液晶パネル2からの光束の広がりはこのよ
うに比較的小さくなるので、より小さな開口数の投影レ
ンズでもスクリーン上で十分に明るい投影画像を得るこ
とができ、より安価な投影レンズを用いることが可能に
なる。また、図29に示す縦方向に同一色が並ぶストラ
イプタイプの表示方式の例を本実施形態に用いることも
可能であるが、後述するように、マイクロレンズを用い
た液晶パネルの場合は好ましくない。
However, as shown in FIG. 28, in the transmission type of the conventional example, the light beam emitted from the liquid crystal panel spreads more largely due to the condensing action of the microlens, so that projection for capturing this light beam is performed. The lens required an even larger numerical aperture and was an expensive lens. However, in this example, since the spread of the light beam from the liquid crystal panel 2 is relatively small in this manner, a sufficiently bright projection image can be obtained on a screen even with a projection lens having a smaller numerical aperture, and a less expensive projection lens can be obtained. Can be used. Although an example of a stripe type display method in which the same colors are arranged in the vertical direction shown in FIG. 29 can be used in the present embodiment, it is not preferable in the case of a liquid crystal panel using a microlens as described later. .

【0092】次に、ここで用いる本発明液晶パネル13
02について説明する。図17に該液晶パネル1302
の拡大断面模式図(図16のy−z面に対応)を示す。
図において、1321はマイクロレンズ基板、1322
はマイクロレンズ、1323はシートガラス、1324
は透明対向電極、1325は液晶層、1326は画素電
極、1327はアクティブマトリックス駆動回路部、1
328はシリコン半導体基板である。マイクロレンズ1
322は、いわゆるイオン交換法によりガラス基板(ア
ルカリ系ガラス)1321の表面上に形成されており、
画素電極1326のピッチの倍のピッチで2次元的アレ
イ構造を成している。
Next, the liquid crystal panel 13 of the present invention used here
02 will be described. FIG. 17 shows the liquid crystal panel 1302.
17 (corresponding to the yz plane in FIG. 16).
In the figure, 1321 is a microlens substrate, 1322
Is a micro lens, 1323 is a sheet glass, 1324
Denotes a transparent counter electrode, 1325 denotes a liquid crystal layer, 1326 denotes a pixel electrode, 1327 denotes an active matrix drive circuit unit,
328 is a silicon semiconductor substrate. Micro lens 1
322 is formed on the surface of a glass substrate (alkali glass) 1321 by a so-called ion exchange method,
A two-dimensional array structure is formed at a pitch twice the pitch of the pixel electrodes 1326.

【0093】液晶層1325は反射型に適応したいわゆ
るDAP,HAN等のECBモードのネマチック液晶を
採用しており、不図示の配向層により所定の配向が維持
されている。第4の実施形態と比べると電圧値が低く、
画素電極1326の電位の精度はさらに重要になってく
るため、本発明の回路、構成は有効であり、単板で画素
数も多く、従ってビデオ線の本数も多いため、第1乃至
第3の実施形態の構成は非常に有効となる。画素電極1
326はAlから成り、反射鏡を兼ねており、表面性を
良くして反射率を向上させるため、パターニング後の最
終工程でいわゆるCMP処理を施している(詳しくは後
述する)。
The liquid crystal layer 1325 employs a so-called ECB mode nematic liquid crystal such as DAP or HAN adapted to the reflection type, and a predetermined alignment is maintained by an alignment layer (not shown). The voltage value is lower than that of the fourth embodiment,
Since the accuracy of the potential of the pixel electrode 1326 becomes more important, the circuit and configuration of the present invention are effective, and the number of pixels in a single plate and the number of video lines are large. The configuration of the embodiment is very effective. Pixel electrode 1
326 is made of Al and doubles as a reflecting mirror, and is subjected to a so-called CMP process in the final step after patterning in order to improve the surface properties and improve the reflectance (details will be described later).

【0094】アクティブマトリックス駆動回路部132
7はいわゆるシリコン半導体基板1328上に設けられ
た半導体回路であり、上記画素電極1326をアクティ
ブマトリックス駆動するものであり、該回路マトリック
スの周辺部には、不図示のゲート線ドライバー(垂直レ
ジスター等)や信号線ドライバー(水平レジスター等)
が設けられている(詳しくは後述する)。これらの周辺
ドライバーおよびアクティブマトリックス駆動回路はR
GBの各原色映像信号を所定の各RGB画素に書き込む
ように構成されており、該各画素電極1326はカラー
フィルターは有さないものの、前記アクティブマトリッ
クス駆動回路にて書き込まれる原色映像信号により各R
GB画素として区別され、後述する所定のRGB画素配
列を形成している。
Active matrix drive circuit section 132
Reference numeral 7 denotes a semiconductor circuit provided on a so-called silicon semiconductor substrate 1328 for driving the pixel electrode 1326 in an active matrix. A gate line driver (not shown) (not shown) is provided around the circuit matrix. And signal line driver (horizontal register etc.)
Is provided (details will be described later). These peripheral drivers and active matrix drive circuits are R
Each of the pixel electrodes 1326 does not have a color filter, but each of the RGB primary color video signals is written into the predetermined RGB pixel by the primary color video signal written by the active matrix driving circuit.
The pixels are distinguished as GB pixels, and form a predetermined RGB pixel array described later.

【0095】ここで、液晶パネル1302に対して照明
するG光について見てみると、前述したようにG光はP
BS1303により偏光化されたのち該液晶パネル13
02に対して垂直に入射する。この光線のうち1つのマ
イクロレンズ1322aに入射する光線例を図中の矢印
G(in/out)に示す。ここに図示されたように該
G光線はマイクロレンズ1322により集光され、G画
素電極1326g上を照明する。そしてAlより成る該
画素電極1326gにより反射され、再び同じマイクロ
レンズ1322aを通じてパネル外に出射していく。こ
のように液晶層1325を往復通過する際、該G光線
(偏光)は画素電極1326gに印加される信号電圧に
より対向電極1324との間に形成される電界による液
晶の動作により変調を受けて、該液晶パネルを出射し、
PBS1303に戻る。
Here, looking at the G light illuminating the liquid crystal panel 1302, the G light is P
The liquid crystal panel 13 after being polarized by the BS 1303
02 perpendicularly. An arrow G (in / out) in the drawing shows an example of a ray incident on one micro lens 1322a. As shown in the figure, the G light beam is collected by the micro lens 1322, and illuminates the G pixel electrode 1326g. Then, the light is reflected by the pixel electrode 1326g made of Al, and is emitted to the outside of the panel again through the same micro lens 1322a. When the G light (polarized light) reciprocates through the liquid crystal layer 1325 in this manner, the G light (polarized light) is modulated by the operation of the liquid crystal due to the electric field formed between the pixel electrode 1326g and the counter electrode 1324 by a signal voltage applied to the pixel electrode 1326g. Exit the liquid crystal panel,
It returns to PBS1303.

【0096】ここで、その変調度合いによりPBS面1
303aにて反射され、投影レンズ1301に向かう光
量が変化し、各画素のいわゆる濃淡階調表示がなされる
ことになる。一方、上述したように図中断面(y−z
面)内の斜め方向から入射してくるR光については、や
はりPBS1303により偏光されたのち、例えばマイ
クロレンズ1322bに入射するR光線に注目すると、
図中の矢印R(in)で示したように、該マイクロレン
ズ1322bにより集光され、その真下よりも左側にシ
フトした位置にあるR画素電極1326r上を照明す
る。そして該画素電極1326rにより反射され、図示
したように今度は隣(−z方向)のマイクロレンズ13
22aを通じて、パネル外に出射していく(R(ou
t))。
Here, the PBS surface 1 depends on the degree of modulation.
The amount of light reflected at 303a and traveling toward the projection lens 1301 changes, and so-called gray-scale gradation display of each pixel is performed. On the other hand, as described above, the cross section (yz
With respect to the R light incident from an oblique direction in the plane, the R light incident on the microlens 1322b after being polarized by the PBS 1303 is also expressed as follows.
As indicated by an arrow R (in) in the drawing, the light is condensed by the microlens 1322b and illuminates the R pixel electrode 1326r at a position shifted to the left from immediately below. Then, the reflected light is reflected by the pixel electrode 1326r, and as shown in FIG.
The light exits the panel through 22a (R (ou)
t)).

【0097】この際、該R光線(偏光)はやはり画素電
極1326rに印加される信号電圧により対向電極13
24との間に形成される画像信号に応じた電界による液
晶の動作により変調を受けて、該液晶パネルを出射し、
PBS1303に戻る。そして、その後のプロセスは前
述のG光の場合と全く同じように、画像光を投影レンズ
1301から投影される。ところで、図17の描写では
画素電極1326g上と画素電極1326r上の各G光
とR光の色光が1部重なり干渉しているようになってい
るが、これは模式的に液晶層の厚さを拡大誇張して描い
ているためであり、実際には該液晶層の厚さは1〜5μ
であり、シートガラス1323の50〜100μに比べ
て非常に薄く、画素サイズに関係なくこのような干渉は
起こらない。
At this time, the R light (polarized light) is also applied to the opposite electrode 13 by the signal voltage applied to the pixel electrode 1326r.
The liquid crystal panel is modulated by the operation of the liquid crystal by an electric field corresponding to an image signal formed between the liquid crystal panel 24 and the liquid crystal panel, and is emitted from the liquid crystal panel.
It returns to PBS1303. In the subsequent process, the image light is projected from the projection lens 1301 in exactly the same manner as in the case of the G light described above. By the way, in the description of FIG. 17, the color lights of the G light and the R light on the pixel electrode 1326g and the pixel electrode 1326r partially overlap each other and interfere with each other. Is actually exaggerated, and the thickness of the liquid crystal layer is actually 1 to 5 μm.
This is very thin compared to 50-100 μm of the sheet glass 1323, and such interference does not occur regardless of the pixel size.

【0098】次に、図18に本例での色分解・色合成の
原理説明図を示す。ここで、図18(a)は液晶パネル
1302の上面模式図、図18(b)、図18(c)は
それぞれ該液晶パネル上面模式図に対するA−A′(x
方向)断面模式図、B−B′(z方向)断面模式図であ
る。ここで、マイクロレンズ1322は、図18(a)
の一点鎖線に示すように、G光を中心として両隣接する
2色画素の半分ずつに対して1個が対応している。この
うち図18(c)はy−z断面を表す上記図17に対応
するものであり、各マイクロレンズ1322に入射する
G光とR光の入出射の様子を表している。これから判る
ように各G画素電極は各マイクロレンズの中心の真下に
配置され、各R画素電極は各マイクロレンズ間境界の真
下に配置されている。従ってR光の入射角はそのtan
θが画素ピッチ(B&R画素)とマイクロレンズ・画素
電極間距離の比に等しくなるように設定するのが好まし
い。
Next, FIG. 18 is a diagram for explaining the principle of color separation / color synthesis in this embodiment. Here, FIG. 18A is a schematic top view of the liquid crystal panel 1302, and FIGS. 18B and 18C are AA ′ (x
3 is a schematic cross-sectional view of FIG. Here, the micro lens 1322 is formed as shown in FIG.
As shown by the one-dot chain line, one for each half of two adjacent two-color pixels centering on the G light. Among them, FIG. 18C corresponds to FIG. 17 showing the yz cross section, and shows how the G light and the R light incident on each microlens 1322 enter and exit. As can be seen from this, each G pixel electrode is disposed directly below the center of each microlens, and each R pixel electrode is disposed directly below the boundary between microlenses. Therefore, the angle of incidence of the R light is
is preferably set to be equal to the ratio of the pixel pitch (B & R pixel) to the distance between the microlens and the pixel electrode.

【0099】一方、図18(b)は該液晶パネル130
2のx−y断面に対応するものである。このx−y断面
については、B画素電極とG画素電極とが図18(c)
と同様に交互に配置されており、やはり各G画素電極は
各マイクロレンズ中心の真下に配置され、各B画素電極
は各マイクロレンズ間境界の真下に配置されている。
On the other hand, FIG.
2 corresponds to the xy section. In this xy section, the B pixel electrode and the G pixel electrode are shown in FIG.
Similarly, each G pixel electrode is disposed immediately below the center of each microlens, and each B pixel electrode is disposed immediately below the boundary between the microlenses.

【0100】ところで該液晶パネルを照明するB光につ
いては、前述したようにPBS1303による偏光化
後、図中断面(x−y面)の斜め方向から入射してくる
ため、R光の場合と全く同様に、各マイクロレンズ13
22から入射したB光線は、図示したようにB画素電極
1326bにより反射され、入射したマイクロレンズ1
322に対して、x方向に隣り合うマイクロレンズ13
22から出射する。B画素電極1326b上の液晶によ
る変調や液晶パネルからのB出射光の投影については、
前述のG光およびR光と同様である。
As described above, the B light illuminating the liquid crystal panel is incident on the oblique direction of the cross section (xy plane) in the drawing after being polarized by the PBS 1303 as described above. Similarly, each micro lens 13
B light incident from the microlens 22 is reflected by the B pixel electrode 1326b as shown in FIG.
322, the microlenses 13 adjacent in the x direction
Emitted from 22. Regarding the modulation by the liquid crystal on the B pixel electrode 1326b and the projection of the B emission light from the liquid crystal panel,
This is the same as the above-mentioned G light and R light.

【0101】また、各B画素電極1326bは各マイク
ロレンズ間境界の真下に配置されており、B光の液晶パ
ネルに対する入射角についても、R光と同様にそのta
nθが画素ピッチ(G&B画素)とマイクロレンズ・画
素電極間距離の比に等しくなるように設定するのが好ま
しい。ところで、本例液晶パネルでは以上述べたように
各RGB画素の並びがz方向に対してはRGRGRG…
の並びに、x方向に対してはBGBGBG…の並びとな
っているが、図18(a)はその平面的な並びを示して
いる。このように各画素サイズは縦横共にマイクロレン
ズの約半分になっており、画素ピッチはx−z両方向と
もにマイクロレンズのそれの半分になっている。また、
G画素は平面的にもマイクロレンズ中心の真下に位置
し、R画素はz方向のG画素間かつマイクロレンズ境界
に位置し、B画素はx方向のG画素間かつマイクロレン
ズ境界に位置している。また、1つのマイクロレンズ単
位の形状は矩形(画素の2倍サイズ)となっている。
Each B pixel electrode 1326b is disposed immediately below the boundary between microlenses, and the incident angle of B light to the liquid crystal panel is the same as that of R light.
It is preferable to set nθ to be equal to the ratio between the pixel pitch (G & B pixel) and the distance between the microlens and the pixel electrode. By the way, in the liquid crystal panel of this example, as described above, the arrangement of each RGB pixel is RGRGRG in the z direction.
18B are arranged in the x-direction, and FIG. 18A shows a planar arrangement thereof. As described above, each pixel size is about half of the microlens in both the vertical and horizontal directions, and the pixel pitch is half of that of the microlens in both the x and z directions. Also,
The G pixel is also located directly below the center of the microlens in plan view, the R pixel is located between the G pixels in the z direction and at the microlens boundary, and the B pixel is located between the G pixels in the x direction and at the microlens boundary. I have. Further, the shape of one microlens unit is rectangular (double the size of a pixel).

【0102】図19に本液晶パネルの部分拡大上面図を
示す。ここで図中の破線格子1329は1つの絵素を構
成するRGB画素のまとまりを示している。つまり、図
17のアクティブマトリックス駆動回路部1327によ
り各RGB画素が駆動される際、破線格子1329で示
されるRGB画素ユニットは同一画素位置に対応したR
GB映像信号にて駆動される。ここでR画素電極132
6r、G画素電極1326g、B画素電極1326bか
ら成る1つの絵素に注目してみると、まずR画素電極1
326rは矢印r1で示されるようにマイクロレンズ1
322bから前述したように斜めに入射するR光で照明
され、そのR反射光は矢印r−2で示すようにマイクロ
レンズ1322aを通じて出射する。B画素電極132
6bは矢印b1で示されるようにマイクロレンズ132
2cから前述したように斜めに入射するB光で照明さ
れ、そのB反射光は矢印b2で示すようにやはりマイク
ロレンズ1322aを通じて出射する。またG画素電極
1326gは正面後面矢印g12で示されるように、マ
イクロレンズ1322aから前述したように垂直(紙面
奥へ向かう方向)に入射するG光で照明され、そのG反
射光は同じマイクロレンズ1322aを通じて垂直に
(紙面手前に出てくる方向)出射する。
FIG. 19 is a partially enlarged top view of the present liquid crystal panel. Here, a broken-line grid 1329 in the figure indicates a group of RGB pixels constituting one picture element. That is, when each RGB pixel is driven by the active matrix driving circuit unit 1327 in FIG. 17, the RGB pixel unit indicated by the broken-line grid 1329 corresponds to the R pixel corresponding to the same pixel position.
It is driven by a GB video signal. Here, the R pixel electrode 132
Focusing on one pixel composed of 6r, G pixel electrode 1326g, and B pixel electrode 1326b, first, R pixel electrode 1
326r is the micro lens 1 as indicated by the arrow r1.
As described above, the illumination light is illuminated with the R light obliquely incident from 322b, and the R reflected light is emitted through the microlens 1322a as indicated by an arrow r-2. B pixel electrode 132
6b denotes a micro lens 132 as indicated by an arrow b1.
As described above, the illumination light is illuminated with the B light obliquely incident from 2c, and the B reflected light is also emitted through the micro lens 1322a as shown by the arrow b2. Further, the G pixel electrode 1326g is illuminated with the G light incident vertically (in the direction toward the back of the paper) from the micro lens 1322a as described above, as indicated by the front rear arrow g12, and the G reflected light is the same micro lens 1322a. Vertically (in the direction coming out of the page).

【0103】このように、本液晶パネルにおいては、1
つの絵素を構成するRGB画素ユニットについて、各原
色照明光の入射照明位置は異なるものの、それらの出射
については、同じマイクロレンズ(この場合は1322
a)から行われる。そしてこのことはその他の全ての絵
素(RGB画素ユニット)についても成り立っている。
As described above, in the present liquid crystal panel, 1
Regarding the RGB pixel units constituting one picture element, although the incident illumination position of each primary color illumination light is different, their emission is the same micro lens (1322 in this case).
a). This is also true for all other picture elements (RGB pixel units).

【0104】従って、図20に示すように本液晶パネル
からの全出射光をPBS1303および投影レンズ13
01を通じて、スクリーン1309に投写するに際し
て、液晶パネル1302内のマイクロレンズ位置がスク
リーン1309上に結像投影されるように光学調整する
と、その投影画像は図22に示すようなマイクロレンズ
の格子内に各絵素を構成する該RGB画素ユニットから
の出射光が混色した状態つまり同画素混色した状態の絵
素を構成単位としたものとなる。そして、前述した図2
9による従来例のようないわゆるRGBモザイクが無
い、質感の高い良好なカラー画像表示が可能となる。
Therefore, as shown in FIG. 20, all the emitted light from the liquid crystal panel is transmitted to the PBS 1303 and the projection lens 13.
When the image is projected onto the screen 1309 through the optical system 01 and optically adjusted so that the position of the micro lens in the liquid crystal panel 1302 is image-formed and projected on the screen 1309, the projected image is placed in the micro lens lattice shown in FIG. The pixel is a state in which light emitted from the RGB pixel units constituting each picture element is mixed, that is, the picture element in the same pixel mixed state is used as a constituent unit. Then, FIG.
9 does not have a so-called RGB mosaic as in the conventional example of FIG.

【0105】アクティブマトリックス駆動回路部132
7は各画素電極1326の下に存在するため、図17の
回路断面図上では絵素を構成する各RGB画素は単純に
横並びに描かれているが、各画素FETのドレインは、
図19に示したような2次元的配列の各RGB画素電極
1326に接続している。
Active matrix drive circuit section 132
Since each pixel 7 exists below each pixel electrode 1326, the RGB pixels constituting the picture element are simply drawn side by side on the circuit sectional view of FIG. 17, but the drain of each pixel FET is
It is connected to each RGB pixel electrode 1326 in a two-dimensional array as shown in FIG.

【0106】ところで、本投写型液晶表示装置の駆動回
路系についてその全体ブロック図を図21に示す。ここ
で、1310はパネルドライバーであり、RGB映像信
号を極性反転し、かつ所定の電圧増幅をした液晶駆動信
号を形成するとともに、対向電極1324の駆動信号、
各種タイミング信号等を形成している。1312はイン
ターフェースであり、各種映像及び制御伝送信号を標準
映像信号等にデコードしている。また、1311はデコ
ーダーであり、インターフェース1312からの標準映
像信号をRGB原色映像信号及び同期信号に、即ち液晶
パネル1302に対応した画像信号にデコード・変換し
ている。1314はバラストである点灯回路であり、楕
円リフレクター1307内のアークランプ1308を駆
動点灯する。1315は電源回路であり、各回路ブロッ
クに対して電源を供給している。1313は不図示の操
作部を内在したコントローラーであり、上記各回路ブロ
ックを総合的にコントロールするものである。このよう
に本投写型液晶表示装置は、その駆動回路系は単板式プ
ロジェクターとしては、ごく一般的なものであり、特に
駆動回路系に負担を掛けることなく、前述したようなR
GBモザイクの無い良好な質感のカラー画像を表示する
ことができるものである。
FIG. 21 is an overall block diagram of a drive circuit system of the projection type liquid crystal display device. Here, reference numeral 1310 denotes a panel driver which inverts the polarity of an RGB video signal and forms a liquid crystal drive signal obtained by a predetermined voltage amplification.
Various timing signals are formed. An interface 1312 decodes various video and control transmission signals into standard video signals and the like. Reference numeral 1311 denotes a decoder which decodes and converts a standard video signal from the interface 1312 into an RGB primary color video signal and a synchronization signal, that is, an image signal corresponding to the liquid crystal panel 1302. Reference numeral 1314 denotes a ballast lighting circuit that drives and lights an arc lamp 1308 in the elliptical reflector 1307. A power supply circuit 1315 supplies power to each circuit block. Reference numeral 1313 denotes a controller including an operation unit (not shown), which comprehensively controls the respective circuit blocks. As described above, in the projection type liquid crystal display device, the drive circuit system is very common as a single-panel type projector, and the above-described R
It is possible to display a color image with good texture without GB mosaic.

【0107】ところで図23に本実施形態における液晶
パネルの別形態の部分拡大上面図を示す。ここでは、マ
イクロレンズ1322の1つは、画素R,G,Bの3つ
に対応して配されている。また、マイクロレンズ132
2の中心真下位置にB画素電極1326bを配列し、そ
れに対し左右方向にG画素1326gが交互に並ぶよう
に、上下方向にR画素1326rが交互に並ぶように配
列している。このように配列しても、絵素を構成するR
GB画素ユニットからの反射光が1つの共通マイクロレ
ンズから出射するように、B光を垂直入射、R/G光を
斜め入射(同角度異方向)とすることにより、前例と全
く同様な効果を得ることができる。また、さらにマイク
ロレンズ1322の中心真下位置にR画素を配列しその
他の色画素を左右または上下方向にR画素に対してG,
B画素を交互に並ぶようにしても良い。
FIG. 23 is a partially enlarged top view of another embodiment of the liquid crystal panel of this embodiment. Here, one of the micro lenses 1322 is arranged corresponding to three of the pixels R, G, and B. Also, the micro lens 132
The B pixel electrodes 1326b are arranged just below the center of 2, and the G pixels 1326g are arranged alternately in the horizontal direction, and the R pixels 1326r are arranged alternately in the vertical direction. Even if arranged in this manner, R
By making the B light vertically incident and the R / G light obliquely incident (same angle and different directions) so that the reflected light from the GB pixel unit is emitted from one common microlens, the same effect as in the previous example can be obtained. Obtainable. Further, an R pixel is arranged just below the center of the micro lens 1322, and other color pixels are arranged in the left and right or up and down directions with respect to the R pixel by G,
B pixels may be alternately arranged.

【0108】[第6の実施形態]図24に本発明に係わ
る液晶パネルの第6の実施形態を示す。同図は本液晶パ
ネル1320の部分拡大断面図である。前記第5の実施
形態との相違点を述べると、まず対向ガラス基板として
シートガラス1323を用いており、マイクロレンズ1
220については、シートガラス1323上に熱可塑性
樹脂を用いたいわゆるリフロー法により形成している。
さらに、非画素部にスペーサー柱1251を感光性樹脂
のフォトリソグラフィーにて形成している。該液晶パネ
ル1320の部分上面図を図25(a)に示す。
[Sixth Embodiment] FIG. 24 shows a sixth embodiment of the liquid crystal panel according to the present invention. This figure is a partially enlarged sectional view of the present liquid crystal panel 1320. The difference from the fifth embodiment is as follows. First, a sheet glass 1323 is used as an opposite glass substrate, and the micro lens 1
220 is formed on a sheet glass 1323 by a so-called reflow method using a thermoplastic resin.
Further, spacer columns 1251 are formed in non-pixel portions by photolithography of a photosensitive resin. A partial top view of the liquid crystal panel 1320 is shown in FIG.

【0109】この図24,図25から判るようにスペー
サー柱1251は所定の画素のピッチでマイクロレンズ
1220の角隅部の非画素領域に形成されている。この
スペーサー柱1251を通るA−A′断面図を図25
(b)に示す。このスペーサー柱1251の形成密度に
ついては10〜100画素ピッチでマトリックス状に設
けるのが好ましく、シートガラス1323の平面性と液
晶の注入性というスペーサー柱数に対して相反するパラ
メーターを共に満足するように設定する必要がある。ま
た本実施形態では金属膜パターンによる遮光層1221
を設けており、各マイクロレンズ境界部分からの漏れ光
の進入を防止している。これにより、このような漏れ光
による投影画像の彩度低下(各原色画像光の混色によ
る)やコントラスト低下が防止される。従って本液晶パ
ネル1320を用いて、本実施形態の如き液晶パネルを
備えた投写型表示装置を構成することにより、さらにメ
リハリのある良好な画質が得られるようになる。
As can be seen from FIGS. 24 and 25, the spacer pillars 1251 are formed in the non-pixel area at the corners of the microlenses 1220 at a predetermined pixel pitch. FIG. 25 is a sectional view taken along the line AA ′ passing through the spacer pillar 1251.
(B). The formation density of the spacer pillars 1251 is preferably provided in a matrix at a pitch of 10 to 100 pixels, so that both the flatness of the sheet glass 1323 and the liquid crystal injection property, which are inconsistent with the number of spacer pillars, are satisfied. Must be set. In the present embodiment, the light-shielding layer 1221 formed of a metal film pattern is used.
Is provided to prevent leakage light from entering the boundary between the microlenses. As a result, a decrease in the saturation of the projected image (due to the mixing of the primary color image light) and a decrease in the contrast due to the leak light are prevented. Therefore, by using the present liquid crystal panel 1320 to configure a projection display device including the liquid crystal panel as in the present embodiment, it is possible to obtain sharper and better image quality.

【0110】上記第4乃至第6の実施形態で液晶パネル
や投写型表示装置について説明したが、第1乃至第3の
実施形態で示した液晶画素のドライブ用配線について、
複数の信号線、例えばR,G,B各色用の入力アナログ
信号線から水平・垂直シフトレジスタから各画素への配
線線長や配線容量を一致させることで、正確な画像、高
品位な画像を得ることができることは、容易に構成でき
る。
Although the liquid crystal panel and the projection display device have been described in the fourth to sixth embodiments, the drive wiring of the liquid crystal pixel shown in the first to third embodiments will be described.
Accurate images and high-quality images can be obtained by matching the wiring lengths and wiring capacities from a plurality of signal lines, for example, input analog signal lines for each color of R, G, and B to horizontal and vertical shift registers to each pixel. What can be obtained is easily configurable.

【0111】[0111]

【発明の効果】以上説明したように、本発明によればア
ナログビデオ入力を複数有する液晶表示装置において、
該半導体装置内にはアナログビデオ入力線が半導体装置
の片側に3本以上有し、且つアナログビデオ入力線と画
素アレイの間にはアナログビデオ信号を所望の信号線に
伝達させるためのアナログスイッチを有し、該アナログ
ビデオ入力線と該アナログスイッチとの接続距離の大小
を順序正しくしない事によって、多少の画素電位のばら
つきがあったとしても、良質な画質を得ることができ
る、液晶表示装置を提供することができた。
As described above, according to the present invention, in a liquid crystal display device having a plurality of analog video inputs,
The semiconductor device has three or more analog video input lines on one side of the semiconductor device, and an analog switch for transmitting an analog video signal to a desired signal line is provided between the analog video input line and the pixel array. A liquid crystal display device that can obtain a high quality image even if there is a slight variation in pixel potential by improperly setting the order of the connection distance between the analog video input line and the analog switch. Could be provided.

【0112】アナログビデオ入力線が半導体装置の両側
に各2本以上有する場合はさらに、該アナログビデオ入
力線と該アナログスイッチとの接続距離の大小の順番が
両側で異なることによって、多少の画素電位のばらつき
があったとしても、良質な画質を得ることができる、液
晶表示装置を提供することができた。またアナログビデ
オ入力線と該アナログスイッチとの接続距離はそれぞれ
複数のアナログビデオ入力線に対応して異なっていて
も、配線自体の長さを等しくすることで、画素電位を安
定的に固定し、液晶にかかる電圧を精密に制御でき、上
記の組み合わせでさらに良質な画質を得ることができ
る、液晶表示装置を提供することができた。
When two or more analog video input lines are provided on both sides of the semiconductor device, furthermore, the order of magnitude of the connection distance between the analog video input lines and the analog switches is different on both sides. Thus, a liquid crystal display device capable of obtaining good image quality even when the liquid crystal display device has variations can be provided. Also, even if the connection distance between the analog video input line and the analog switch is different depending on each of the plurality of analog video input lines, by equalizing the length of the wiring itself, the pixel potential is fixed stably, A liquid crystal display device capable of precisely controlling the voltage applied to the liquid crystal and obtaining higher quality image by the above combination can be provided.

【0113】さらに、本発明に関わる投写型液晶表示装
置においては、マイクロレンズ付反射型液晶パネルとそ
れぞれ異なる方向から各原色光を照明する光学系等を用
いて、1つの絵素を構成する1組のR,G,B画素から
の液晶による変調後の反射光が同一のマイクロレンズを
通じて出射するようにしたことにより、RGBモザイク
の無い質感の高い良好なカラー画像投写表示が可能とな
る。
Further, in the projection type liquid crystal display device according to the present invention, one picture element is constituted by using a reflection type liquid crystal panel with microlenses and an optical system for illuminating each primary color light from different directions. Since the reflected light after modulation by the liquid crystal from the set of R, G, and B pixels is emitted through the same microlens, a high-quality and good color image projection display without RGB mosaic can be realized.

【0114】また、各画素からの光束はマイクロレンズ
を2回通過してほぼ並行化されるので、開口数の小さい
安価な投影レンズを用いてもスクリーン上で明るい投影
画像を得ることが可能になる。
Further, since the luminous flux from each pixel passes through the microlens twice and is almost parallelized, a bright projected image can be obtained on the screen even if an inexpensive projection lens having a small numerical aperture is used. Become.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の第1実施形態を表す概略的回路図であ
る。
FIG. 1 is a schematic circuit diagram illustrating a first embodiment of the present invention.

【図2】本発明の第2実施形態を表す概略的回路図であ
る。
FIG. 2 is a schematic circuit diagram illustrating a second embodiment of the present invention.

【図3】本発明の第2実施形態で使用した概略的回路図
である。
FIG. 3 is a schematic circuit diagram used in a second embodiment of the present invention.

【図4】本発明の第3実施形態を表す概略的回路図であ
る。
FIG. 4 is a schematic circuit diagram illustrating a third embodiment of the present invention.

【図5】本発明の第3実施形態を表す概略的回路図であ
る。
FIG. 5 is a schematic circuit diagram illustrating a third embodiment of the present invention.

【図6】本発明によるCMPにより製造される液晶素子
の断面図である。
FIG. 6 is a cross-sectional view of a liquid crystal device manufactured by CMP according to the present invention.

【図7】本発明による液晶装置の概略的回路図である。FIG. 7 is a schematic circuit diagram of a liquid crystal device according to the present invention.

【図8】本発明による液晶装置のブロック図である。FIG. 8 is a block diagram of a liquid crystal device according to the present invention.

【図9】本発明による液晶装置の入力部のディレイ回路
を含む回路図である。
FIG. 9 is a circuit diagram including a delay circuit of an input unit of the liquid crystal device according to the present invention.

【図10】本発明による液晶装置の液晶パネルの概念図
である。
FIG. 10 is a conceptual diagram of a liquid crystal panel of a liquid crystal device according to the present invention.

【図11】本発明による液晶装置の製造上のエッチング
処理の良否を判断するグラフである。
FIG. 11 is a graph for judging pass / fail of an etching process in manufacturing a liquid crystal device according to the present invention.

【図12】本発明による液晶装置を用いた液晶プロジェ
クターの概念図である。
FIG. 12 is a conceptual diagram of a liquid crystal projector using the liquid crystal device according to the present invention.

【図13】本発明による液晶プロジェクターの内部を示
す回路ブロック図である。
FIG. 13 is a circuit block diagram showing the inside of the liquid crystal projector according to the present invention.

【図14】本発明による投写型液晶表示装置の光学系の
実施形態を示す全体構成図である。
FIG. 14 is an overall configuration diagram showing an embodiment of an optical system of a projection type liquid crystal display device according to the present invention.

【図15】本発明による投写型液晶表示装置の光学系に
用いたダイクロイックミラーの分光反射特性図である。
FIG. 15 is a diagram illustrating the spectral reflection characteristics of a dichroic mirror used in the optical system of the projection type liquid crystal display device according to the present invention.

【図16】本発明による投写型液晶表示装置の光学系の
色分解照明部の斜視図である。
FIG. 16 is a perspective view of a color separation illumination unit of the optical system of the projection type liquid crystal display device according to the present invention.

【図17】本発明による液晶パネルの一実施形態の断面
図である。
FIG. 17 is a sectional view of one embodiment of a liquid crystal panel according to the present invention.

【図18】本発明による液晶パネルの色分解・色合成の
原理説明図である。
FIG. 18 is a diagram illustrating the principle of color separation and color synthesis of a liquid crystal panel according to the present invention.

【図19】本発明による一実施形態の液晶パネルの部分
拡大上面図である。
FIG. 19 is a partially enlarged top view of the liquid crystal panel of one embodiment of the present invention.

【図20】本発明による投写型液晶表示装置の投影光学
系を示す部分構成図である。
FIG. 20 is a partial configuration diagram showing a projection optical system of a projection type liquid crystal display device according to the present invention.

【図21】本発明による投写型液晶表示装置の駆動回路
系を示すブロック図である。
FIG. 21 is a block diagram showing a driving circuit system of the projection type liquid crystal display device according to the present invention.

【図22】本発明による投写型液晶表示装置のスクリー
ン上投影像の部分拡大図である。
FIG. 22 is a partially enlarged view of a projected image on a screen of the projection type liquid crystal display device according to the present invention.

【図23】本発明による一実施形態の液晶パネルの部分
拡大上面図である。
FIG. 23 is a partially enlarged top view of a liquid crystal panel of one embodiment according to the present invention.

【図24】本発明による一実施形態の液晶パネルの部分
拡大上面図である。
FIG. 24 is a partially enlarged top view of the liquid crystal panel of one embodiment according to the present invention.

【図25】本発明による一実施形態の液晶パネルの部分
拡大上面図と断面図である。
FIG. 25 is a partially enlarged top view and a sectional view of a liquid crystal panel of one embodiment according to the present invention.

【図26】液晶装置の液晶パネルの製造工程上の断面図
である。
FIG. 26 is a sectional view in a manufacturing process of the liquid crystal panel of the liquid crystal device.

【図27】液晶装置の液晶パネルの製造工程上の断面図
である。
FIG. 27 is a cross-sectional view illustrating a manufacturing step of the liquid crystal panel of the liquid crystal device.

【図28】マイクロレンズ付き透過型液晶パネルの部分
拡大断面図である。
FIG. 28 is a partially enlarged sectional view of a transmission type liquid crystal panel with microlenses.

【図29】マイクロレンズ付き透過型液晶パネルを用い
た投写型液晶表示装置のスクリーン上投影像の部分拡大
図である。
FIG. 29 is a partially enlarged view of a projected image on a screen of a projection type liquid crystal display device using a transmission type liquid crystal panel with a micro lens.

【符号の説明】[Explanation of symbols]

1 画素領域 2 水平シフトレジスタ 3 垂直シフトレジスタ 41〜48 アナログビデオ入力線 6 アナログスイッチ 7 付加配線 8 信号線 51〜54 配線 101〜103 電源 301 半導体基板 302,302’ p型及びn型ウェル 303,303’ ソース領域 304 ゲート領域 305,305’ ドレイン領域 306 LOCOS絶縁層 307 遮光層 308 PSG 309 プラズマSiN 310 ソース電極 311 連結電極 312 反射電極&画素電極 313 反射防止膜 314 液晶層 315 共通透明電極 316 対向電極 317,317’ 高濃度不純物領域 319 表示領域 320 反射防止膜 321,322 シフトレジスタ 323 nMOS 324 pMOS 325 保持容量 327 信号転送スイッチ 328 リセットスイッチ 329 リセットパルス入力端子 330 リセット電源端子 331 映像信号入力端子 332 昇圧レベルシフター 342 パルスdelay用インバータ 343 スイッチ 344 出力 345 容量 346 保護回路 351 シール部 352 電極パッド 353 クロックバッファー 371 光源 372 集光レンズ 373,375 フレネルレンズ 374 色分解光学素子 376 ミラー 377 視野レンズ 378 液晶装置 379 絞り部 380 投影レンズ 381 スクリーン 385 電源 386 プラグ 387 ランプ温度検出 388 制御ボード 389 フィルタ安全スイッチ 453 メインボード 454 液晶パネルドライブヘッドボード 455,456,457 液晶装置 1220 マイクロレンズ(リフロー熱ダレ式) 1251 スペーサー柱 1252 周辺シール部 1301 投影レンズ 1302 マイクロレンズ付液晶パネル 1303 偏光ビームスプリッター(PBS) 1306 ロッド型インテグレータ 1307 楕円リフレクター 1308 アークランプ 1309 スクリーン 1310 パネルドライバー 1311 デコーダー 1312 インターフェース回路 1314 バラスト(アークランプ点灯回路) 1320 マイクロレンズ付液晶パネル 1321 マイクロレンズガラス基板 1322 マイクロレンズ(インデックス分布式) 1323 シートガラス 1324 対向透明電極 1325 液晶 1326 画素電極 1327 アクティブマトリックス駆動回路部 1328 シリコン半導体基板 1329 基本絵素単位 1340 R反射ダイクロイックミラー 1341 B/G反射ダイクロイックミラー 1342 B反射ダイクロイックミラー 1343 高反射ミラー 1350 フレネルレンズ(第2コンデンサーレンズ) 1351 第1コンデンサーレンズ Reference Signs List 1 pixel area 2 horizontal shift register 3 vertical shift register 41 to 48 analog video input line 6 analog switch 7 additional wiring 8 signal line 51 to 54 wiring 101 to 103 power supply 301 semiconductor substrate 302, 302 'p-type and n-type well 303, 303 'source region 304 gate region 305, 305' drain region 306 LOCOS insulating layer 307 light shielding layer 308 PSG 309 plasma SiN 310 source electrode 311 connecting electrode 312 reflective electrode & pixel electrode 313 anti-reflective film 314 liquid crystal layer 315 common transparent electrode 316 facing Electrodes 317, 317 'High-concentration impurity region 319 Display region 320 Antireflection film 321, 322 Shift register 323 nMOS 324 pMOS 325 Storage capacitor 327 Signal transfer switch 328 Reset switch H 329 Reset pulse input terminal 330 Reset power supply terminal 331 Video signal input terminal 332 Boost level shifter 342 Inverter for pulse delay 343 Switch 344 Output 345 Capacity 346 Protection circuit 351 Seal section 352 Electrode pad 353 Clock buffer 371 Light source 372 Light collecting lens 373 375 Fresnel lens 374 Color separation optical element 376 Mirror 377 Field lens 378 Liquid crystal device 379 Aperture section 380 Projection lens 381 Screen 385 Power supply 386 Plug 387 Lamp temperature detection 388 Control board 389 Filter safety switch 453 Main board 454 Liquid crystal panel drive head board 455 456,457 Liquid crystal device 1220 Micro lens (reflow heat sag type) 1251 Spacer pillar 1252 Peripheral seal 1301 Projection lens 1302 Liquid crystal panel with micro lens 1303 Polarized beam splitter (PBS) 1306 Rod integrator 1307 Elliptical reflector 1308 Arc lamp 1309 Screen 1310 Panel driver 1311 Decoder 1312 Interface circuit 1314 Ballast (Arch lamp lighting circuit) 1320 Micro Liquid crystal panel with lens 1321 Micro lens glass substrate 1322 Micro lens (index distribution type) 1323 Sheet glass 1324 Opposite transparent electrode 1325 Liquid crystal 1326 Pixel electrode 1327 Active matrix drive circuit section 1328 Silicon semiconductor substrate 1329 Basic picture element unit 1340 R reflection dichroic mirror 1341 B / G reflection die Roikkumira 1342 B reflecting dichroic mirror 1343 high reflection mirror 1350 Fresnel lens (second condenser lens) 1351 first condenser lens

Claims (13)

【特許請求の範囲】[Claims] 【請求項1】 アナログビデオ信号を複数本に分けて液
晶パネルに印加するマトリクス基板において、 前記液晶パネル内には液晶画素を駆動する画素電極とア
ナログビデオ入力線が液晶画素アレイ領域の片側に3本
以上有し、且つ前記アナログビデオ入力線と前記液晶画
素アレイの間には前記アナログビデオ信号を所望の信号
線に伝達させるためのアナログスイッチを有し、前記ア
ナログビデオ入力線と前記アナログスイッチとの接続距
離の大小がソートされていないことを特徴とするマトリ
クス基板。
1. A matrix substrate for dividing an analog video signal into a plurality of signals and applying the divided signals to a liquid crystal panel, wherein a pixel electrode for driving a liquid crystal pixel and an analog video input line are provided on one side of a liquid crystal pixel array area in the liquid crystal panel. And an analog switch for transmitting the analog video signal to a desired signal line between the analog video input line and the liquid crystal pixel array, and the analog video input line and the analog switch A matrix substrate, wherein the magnitudes of the connection distances are not sorted.
【請求項2】 アナログビデオ入力線が液晶画素アレイ
領域の両側に各2本以上有し、前記アナログビデオ入力
線と前記液晶画素アレイ領域間にアナログスイッチを設
け、前記アナログビデオ入力線と前記アナログスイッチ
との接続距離の大小の順番が両側で異なることを特徴と
するマトリクス基板。
2. An analog video input line having two or more analog video input lines on both sides of a liquid crystal pixel array area, an analog switch provided between the analog video input line and the liquid crystal pixel array area, A matrix substrate, wherein the order of magnitude of the connection distance to the switch is different on both sides.
【請求項3】 請求項1又は2に記載のマトリクス基板
において、前記アナログビデオ入力線と前記アナログス
イッチとの接続に付加容量用配線を具備したことを特徴
とするマトリクス基板。
3. The matrix substrate according to claim 1, further comprising a wiring for additional capacitance connected to the analog video input line and the analog switch.
【請求項4】 アナログビデオ信号を複数本に分けて液
晶パネルに印加する液晶表示装置において、 前記液晶パネル内にはアナログビデオ入力線が液晶画素
アレイ領域の片側に3本以上有し、且つ前記アナログビ
デオ入力線と前記液晶画素アレイの間には前記アナログ
ビデオ信号を所望の信号線に伝達させるためのアナログ
スイッチを有し、前記アナログビデオ入力線と前記アナ
ログスイッチとの接続距離の大小がソートされていない
ことを特徴とする液晶表示装置。
4. A liquid crystal display device in which an analog video signal is divided into a plurality of lines and applied to a liquid crystal panel, wherein the liquid crystal panel has three or more analog video input lines on one side of a liquid crystal pixel array area; An analog switch for transmitting the analog video signal to a desired signal line is provided between an analog video input line and the liquid crystal pixel array, and a magnitude of a connection distance between the analog video input line and the analog switch is sorted. A liquid crystal display device characterized by not being performed.
【請求項5】 アナログビデオ信号を複数本に分けて液
晶パネルに印加する液晶表示装置において、 アナログビデオ入力線が液晶画素アレイ領域の両側に各
2本以上有し、前記アナログビデオ入力線と前記液晶画
素アレイ領域間にアナログスイッチを設け、前記アナロ
グビデオ入力線と前記アナログスイッチとの接続距離の
大小の順番が両側で異なることを特徴とする液晶表示装
置。
5. A liquid crystal display device in which an analog video signal is divided into a plurality of lines and applied to a liquid crystal panel, wherein two or more analog video input lines are provided on both sides of a liquid crystal pixel array area. An analog switch is provided between liquid crystal pixel array regions, and the order of magnitude of the connection distance between the analog video input line and the analog switch is different on both sides.
【請求項6】 請求項4又は5に記載の液晶表示装置に
おいて、前記アナログビデオ入力線と前記アナログスイ
ッチとの接続に付加容量用配線を具備したことを特徴と
する液晶表示装置。
6. The liquid crystal display device according to claim 4, further comprising a wiring for additional capacitance at a connection between said analog video input line and said analog switch.
【請求項7】 請求項4又は5に記載の液晶表示装置に
おいて、前記複数本のアナログビデオ入力線間に基準電
位線を配置したことを特徴とする液晶表示装置。
7. The liquid crystal display device according to claim 4, wherein a reference potential line is arranged between said plurality of analog video input lines.
【請求項8】 アナログビデオ信号を複数本に分けて液
晶パネルに印加する液晶表示装置において、 前記液晶パネル内には前記アナログビデオ信号を伝送す
るアナログビデオ入力線が2本以上平行に存在し、前記
アナログビデオ入力線と液晶画素アレイの間には前記ア
ナログビデオ信号を所望の信号線に伝達させるためのア
ナログスイッチを有し、且つ前記アナログビデオ入力線
と前記アナログスイッチとの接続距離はそれぞれ複数の
アナログビデオ入力線に対応して異なり、接続配線自体
の長さは等しいことを特徴とする液晶表示装置。
8. A liquid crystal display device for dividing an analog video signal into a plurality of lines and applying the analog video signal to a liquid crystal panel, wherein two or more analog video input lines for transmitting the analog video signal are present in parallel in the liquid crystal panel. An analog switch for transmitting the analog video signal to a desired signal line is provided between the analog video input line and the liquid crystal pixel array, and a connection distance between the analog video input line and the analog switch is plural. A liquid crystal display device characterized in that the length of the connection wiring itself is equal to that of the analog video input line.
【請求項9】 請求項4乃至8のいずれか1項に記載の
液晶表示装置において、前記液晶パネルは、半導体基板
と、アクチブマトリクス駆動回路部と、画素電極と、液
晶層と、対向透明電極と、シートガラスと、マイクロレ
ンズとを順次積層した構造を有することを特徴とする液
晶表示装置。
9. The liquid crystal display device according to claim 4, wherein the liquid crystal panel includes a semiconductor substrate, an active matrix driving circuit, a pixel electrode, a liquid crystal layer, and a counter transparent electrode. , A liquid crystal display device having a structure in which a sheet glass and a microlens are sequentially laminated.
【請求項10】 請求項9に記載の液晶表示装置におい
て、前記マイクロレンズの1素子は、前記画素電極の3
つに対して一つ有することを特徴とする液晶表示装置。
10. The liquid crystal display device according to claim 9, wherein one element of the microlens is three elements of the pixel electrode.
A liquid crystal display device having one for each.
【請求項11】 請求項9に記載の液晶表示装置におい
て、前記マイクロレンズはマイクロレンズガラス基板を
成形したことを特徴とする液晶表示装置。
11. The liquid crystal display device according to claim 9, wherein the microlens is formed by molding a microlens glass substrate.
【請求項12】 請求項4乃至9のいずれか1項に記載
の液晶表示装置を用いたことを特徴とする投写型液晶表
示装置。
12. A projection type liquid crystal display device using the liquid crystal display device according to claim 4. Description:
【請求項13】 請求項12に記載の投写型液晶表示装
置において、前記液晶パネルを3色カラー用に少なくと
も1個有し、高反射ミラーと、青色反射ダイクロイック
ミラーとで青色光を分離し、更に赤色反射ダイクロイッ
クミラーと、緑色/青色反射ダイクロイックミラーで赤
色と緑色とを分離して、各液晶パネルを投射することを
特徴とする投写型液晶表示装置。
13. The projection type liquid crystal display device according to claim 12, wherein the liquid crystal panel has at least one liquid crystal panel for three colors, and separates blue light with a high reflection mirror and a blue reflection dichroic mirror. Further, a projection type liquid crystal display device is characterized in that red and green are separated by a red reflecting dichroic mirror and a green / blue reflecting dichroic mirror and each liquid crystal panel is projected.
JP29247097A 1997-10-24 1997-10-24 Liquid crystal display Expired - Fee Related JP3630945B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP29247097A JP3630945B2 (en) 1997-10-24 1997-10-24 Liquid crystal display

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP29247097A JP3630945B2 (en) 1997-10-24 1997-10-24 Liquid crystal display

Publications (2)

Publication Number Publication Date
JPH11125805A true JPH11125805A (en) 1999-05-11
JP3630945B2 JP3630945B2 (en) 2005-03-23

Family

ID=17782237

Family Applications (1)

Application Number Title Priority Date Filing Date
JP29247097A Expired - Fee Related JP3630945B2 (en) 1997-10-24 1997-10-24 Liquid crystal display

Country Status (1)

Country Link
JP (1) JP3630945B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000070594A1 (en) * 1999-05-14 2000-11-23 Seiko Epson Corporation Method for driving electrooptical device, drive circuit, electrooptical device, and electronic device
JP2004503835A (en) * 2000-06-10 2004-02-05 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ Active matrix array device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000070594A1 (en) * 1999-05-14 2000-11-23 Seiko Epson Corporation Method for driving electrooptical device, drive circuit, electrooptical device, and electronic device
US6989824B1 (en) 1999-05-14 2006-01-24 Seiko Epson Corporation Driving method for driving electro-optical device, driving circuit, electro-optical device, and electronic equipment
JP2004503835A (en) * 2000-06-10 2004-02-05 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ Active matrix array device

Also Published As

Publication number Publication date
JP3630945B2 (en) 2005-03-23

Similar Documents

Publication Publication Date Title
JP3445121B2 (en) Matrix substrate, liquid crystal display device and projector using the same
JP3571887B2 (en) Active matrix substrate and liquid crystal device
JP3188411B2 (en) Pixel electrode substrate for reflective liquid crystal device, liquid crystal device using the pixel electrode substrate, and display device using the liquid crystal device
JP3513371B2 (en) Matrix substrate, liquid crystal device and display device using them
JP3403027B2 (en) Video horizontal circuit
JP3249077B2 (en) Matrix substrate and liquid crystal device
US6809790B2 (en) Matrix substrate, liquid crystal display device using it, and method for producing the matrix substrate
JP3249079B2 (en) Matrix substrate, liquid crystal display and projection type liquid crystal display
JP3279234B2 (en) Method for manufacturing semiconductor device
JPH11125834A (en) Matrix substrate and liquid crystal display device and projection type liquid crystal display device
JPH11126051A (en) Matrix substrate and liquid crystal display device, and projection type liquid crystal display device using them
JPH11133457A (en) Matrix substrate, display device, its manufacture and projection liquid crystal display device
JP3630945B2 (en) Liquid crystal display
JP3230659B2 (en) Semiconductor device, display device substrate, liquid crystal device using the display device substrate, projection type liquid crystal display device, and display device
JPH11135622A (en) Semiconductor device, liquid crystal display device, projection type liquid crystal display device and manufacture
JP3199311B2 (en) Display device substrate, liquid crystal device using the substrate, display device, projection type liquid crystal display device, and method for manufacturing display device substrate
JP3423592B2 (en) Display substrate, method of manufacturing the same, liquid crystal display device, and projection type liquid crystal display device
JP3423593B2 (en) Liquid crystal display device, manufacturing method thereof, display device substrate, and projection type liquid crystal display device
JPH11126035A (en) Display device, liquid crystal display device and liquid crystal projector using the same
JP2000180884A (en) Liquid crystal display device
JP2000330124A (en) Production of electrode substrate and liquid crystal device
JPH11133456A (en) Matrix substrate, liquid crystal display device, display device and liquid crystal projector device using the same
JPH11135479A (en) Semiconductor device, board for display device and manufacture of liquid crystal display device
JPH11125838A (en) Matrix substrate and semiconductor device as well as its production and liquid crystal display device as well as projection type liquid crystal display device
JP2001147426A (en) Pixel electrode substrate and reflection type liquid crystal device using the same

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040331

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040805

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040901

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20041207

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20041215

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081224

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081224

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091224

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091224

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101224

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111224

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees