JP2000180884A - Liquid crystal display device - Google Patents

Liquid crystal display device

Info

Publication number
JP2000180884A
JP2000180884A JP35914598A JP35914598A JP2000180884A JP 2000180884 A JP2000180884 A JP 2000180884A JP 35914598 A JP35914598 A JP 35914598A JP 35914598 A JP35914598 A JP 35914598A JP 2000180884 A JP2000180884 A JP 2000180884A
Authority
JP
Japan
Prior art keywords
liquid crystal
crystal display
display device
light
pixel electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP35914598A
Other languages
Japanese (ja)
Inventor
Hiroo Akahori
博男 赤堀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP35914598A priority Critical patent/JP2000180884A/en
Publication of JP2000180884A publication Critical patent/JP2000180884A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To provide a liquid crystal display device providing reflection electrodes on not only a liquid crystal element part but also its peripheral circuit parts, finishing them up to a flat and mirror surface, having low power consumption, a small chip area and high reliability, minimally suppressing capacity of a video line and having the divided video lines. SOLUTION: In the liquid crystal display device provided with a liquid crystal display part containing a pixel electrode substrate, a substrate opposite to this and a liquid crystal sealed between these substrates, and turning on/off the liquid crystal by a liquid crystal drive voltage applied to a pixel electrode formed in matrix on the surface of the liquid crystal side of the pixel electrode substrate, the video lines 4, 5 are divided, and when the liquid crystal display part is driven, at least the video lines 4, 5 are made more than the number of simultaneous write-in pixels.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、液晶表示装置に関
し、特に、画素電極基板と、これに対向する基板と、こ
れらの基板間に封入された液晶とを含む液晶表示部を有
し、前記画素電極基板の前記液晶側の表面上にマトリク
ス状に形成された画素電極に印加される液晶駆動電圧に
よって液晶をオン/オフさせる液晶表示装置において、
前記液晶表示部を駆動する際に、同時に駆動するビデオ
線の数が同時書き込み画素数より多くした液晶表示装置
に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal display device, and more particularly to a liquid crystal display device including a pixel electrode substrate, a substrate facing the pixel electrode substrate, and a liquid crystal sealed between the substrates. A liquid crystal display device that turns on / off liquid crystal by a liquid crystal driving voltage applied to pixel electrodes formed in a matrix on the liquid crystal side surface of a pixel electrode substrate,
The present invention relates to a liquid crystal display device in which the number of video lines driven simultaneously when driving the liquid crystal display section is larger than the number of simultaneously written pixels.

【0002】[0002]

【従来の技術】今日、世の中はマルチメディア時代に入
り、画像情報でコミュニケーションを図る機器の重要性
がますます高まりつつある。なかでも、液晶表示装置
は、薄型で消費電力が小さいため注目されており、半導
体にならぶ基幹産業にまで成長している。
2. Description of the Related Art Today, the world has entered the multimedia age, and devices for communicating with image information are becoming increasingly important. Above all, liquid crystal display devices have been receiving attention because of their thinness and low power consumption, and have grown into a key industry like semiconductors.

【0003】液晶表示装置は、現在、10インチサイズ
のノートサイズのパソコンに主に使用されている。そし
て、将来は、パソコンのみでなく、ワークステーション
や家庭用のテレビとして、さらに画面サイズの大きい液
晶表示装置が使用されると考えられる。しかし、画面サ
イズの大型化にともない、製造装置が高価になるばかり
でなく、大画面を駆動するためには、電気的に厳しい特
性が要求される。このため、画面サイズの大型化ととも
に、製造コストがサイズの2〜3乗に比例するなど急激
に増加する。
[0003] Liquid crystal display devices are currently mainly used in 10-inch notebook-sized personal computers. In the future, not only personal computers, but also workstations and home televisions, liquid crystal display devices having a larger screen size will be used. However, as the screen size increases, not only the manufacturing apparatus becomes expensive, but also electrically strict characteristics are required to drive a large screen. Therefore, as the screen size increases, the manufacturing cost increases rapidly, for example, in proportion to the second to third power of the size.

【0004】そこで、最近、小型の液晶表示パネルを作
製し、光学的に液晶画像を拡大して表示するプロジェク
ション(投影)方式が注目されている。これは、半導体
の微細化にともない、性能やコストが良くなるスケーリ
ング則と同様に、サイズを小さくして、特性を向上さ
せ、同時に、低コスト化も図ることができるからであ
る。これらの点から、液晶表示パネルをTFT型とした
とき、小型で十分な駆動力を有するTFTが要求され、
TFTもアモルファスSiを用いたものから多結晶Si
および単結晶Siを用いたものに移行しつつある。通常
のテレビに使われるNTSC規格などの解像度レベルの
映像信号は、あまり高速の処理を必要としない。
Therefore, recently, a projection (projection) system in which a small liquid crystal display panel is manufactured and a liquid crystal image is optically enlarged and displayed has attracted attention. This is because the size can be reduced, the characteristics can be improved, and at the same time, the cost can be reduced, similarly to the scaling rule in which the performance and cost increase with the miniaturization of semiconductors. From these points, when the liquid crystal display panel is a TFT type, a TFT having a small size and sufficient driving force is required.
TFTs also use amorphous Si to polycrystalline Si
And it is shifting to the one using single crystal Si. Video signals of a resolution level such as the NTSC standard used for ordinary television do not require very high-speed processing.

【0005】このため、TFTのみでなく、シフトレジ
スタもしくはデコーダといった周辺駆動回路まで多結晶
Siや単結晶Siで製造して、表示領域と周辺駆動回路
が一体構造になった液晶表示装置ができる。
For this reason, not only the TFT but also peripheral drive circuits such as a shift register or a decoder can be made of polycrystalline Si or single-crystal Si to provide a liquid crystal display device in which the display region and the peripheral drive circuit are integrated.

【0006】しかし、多結晶Siでも、単結晶Siには
およばず、NTSC規格より解像度レベルの大きい高品
位テレビや、コンピュータの解像度規格でいうXGA
(Extended Graphics Arra
y)、SXGA(Super Extended Gra
phics Array)クラスの表示を同一チップサ
イズで実現しようとすると、シフトレジスタ等の周辺回
路は狭いピッチにレイアウトするのが困難になるため、
回路規模の縮小が望まれている。
[0006] However, even polycrystalline Si is not as good as single crystal Si, and has a higher resolution level than the NTSC standard.
(Extended Graphics Arra
y), SXGA (Super Extended Gra
phis Array) class display with the same chip size, it becomes difficult to lay out peripheral circuits such as shift registers at a narrow pitch.
It is desired to reduce the circuit scale.

【0007】一方、将来的な高精細、高画質化に伴い回
路駆動の高速化は必然であり、それに伴い、パルス伝送
によるパルスの遅延および鈍りがゴーストと呼ばれる現
象を引き起こし画質にシビアに効いてくる。
On the other hand, the speed of circuit drive is inevitably increased in the future with higher definition and higher image quality. With this, the delay and dulling of the pulse due to the pulse transmission cause a phenomenon called ghost, and the image quality is severely affected. come.

【0008】この問題を解決するには、液晶表示装置の
映像信号を伝播するビデオ信号線を分割すればよい。
To solve this problem, a video signal line for transmitting a video signal of the liquid crystal display device may be divided.

【0009】又、これらの多結晶Siでも、単結晶Si
でも、TFTのドレインを反射電極とを接続して、反射
電極と透明な共通電極との間に液晶を挟持して反射型液
晶素子を形成した、反射型液晶表示装置が提供できる。
In addition, even with these polycrystalline Si, single crystal Si
However, it is possible to provide a reflection type liquid crystal display device in which the drain of a TFT is connected to a reflection electrode, and a liquid crystal is sandwiched between the reflection electrode and the transparent common electrode to form a reflection type liquid crystal element.

【0010】ところで、高精細、高画質化に伴い同一チ
ップサイズで液晶パネルを実現する場合、回路レイアウ
ト領域に、より厳しい制限が付いてきて、なおかつ、回
路駆動の高速化は必須である。それに伴い、パルスの遅
延および鈍りが問題となってくる。パルスの遅延および
鈍りが画質に影響のないようにNAND回路等の回路を
付加する方法もあるが、回路規模増大につながり現実的
ではない。
When realizing a liquid crystal panel with the same chip size with higher definition and higher image quality, stricter restrictions are imposed on the circuit layout area, and it is essential to increase the speed of circuit driving. Accordingly, pulse delay and dullness become problems. There is also a method of adding a circuit such as a NAND circuit so that the delay and dullness of the pulse do not affect the image quality, but this is not realistic because it increases the circuit scale.

【0011】そこで、本出願人は、上記多結晶Si及び
単結晶Siを半導体基板とした反射型液晶装置の製造方
法について、特願平7−186473号を出願してい
る。
The applicant of the present application has filed Japanese Patent Application No. Hei 7-186473 for a method of manufacturing a reflection type liquid crystal device using the above-mentioned polycrystalline Si and single-crystal Si as a semiconductor substrate.

【0012】この出願は以下の目的と解決手段と実施例
を内包している。
This application includes the following objects, solutions, and embodiments.

【0013】上記出願の目的は、上記問題を解決し、画
素電極表面の凹凸をなくし、該凹凸に由来する配向不良
や乱反射を防止し、高画質な表示を行なう液晶表示装置
とその製造方法を提供することにある。
An object of the present invention is to solve the above-mentioned problems, eliminate irregularities on the surface of a pixel electrode, prevent poor alignment and irregular reflection caused by the irregularities, and provide a liquid crystal display device for performing high-quality display and a method of manufacturing the same. To provide.

【0014】その理由は、従来の液晶画素の画素電極に
光が入射すると、表面の凹凸によって入射光が四方八方
に散乱され、光の反射効率が非常に小さくなり、また、
この表面凹凸は液晶実装工程の配向膜ラビング工程にお
いて、配向不良の原因となり、その結果、液晶の配向不
良を引き起こし、コントラストの低下により表示画像の
画質を悪化され、また、各画素電極間の溝の部分はラビ
ングされないため、液晶配向不良の原因になると同時
に、表面凹凸と相俟って、画素電極間の横方向電界を発
生し、輝線の原因となる。この輝線の発生は、表示画像
のコントラストを著しく悪化させ、画質が低下するから
である。
The reason is that when light is incident on a pixel electrode of a conventional liquid crystal pixel, the incident light is scattered in all directions due to surface irregularities, and the light reflection efficiency becomes very small.
The surface irregularities cause poor alignment in the alignment film rubbing step of the liquid crystal mounting step, resulting in poor alignment of the liquid crystal, lowering the contrast, deteriorating the image quality of the displayed image, and forming grooves between the pixel electrodes. Is not rubbed, which causes poor alignment of the liquid crystal, and at the same time, generates a horizontal electric field between the pixel electrodes in combination with the surface unevenness, thereby causing a bright line. This is because the generation of the bright line remarkably deteriorates the contrast of the displayed image and lowers the image quality.

【0015】またその課題を解決する手段として、上記
出願の液晶表示装置は、各画素毎にスイッチングトラン
ジスタを配したアクティブマトリクス基板と、対向電極
基板間に液晶を挟持してなるアクティブマトリクス型の
液晶表示装置であって、全画素電極表面が同一平面でア
クティブマトリクス基板に対して平行に位置し、各画素
電極の側壁の少なくとも一部が絶縁物に接していること
を特徴とする。本出願は、ケミカルメカニカルポリシン
グ(Chemical MechanicalPoli
shing、以下「CMP」と記す)利用することによ
り、画素電極表面を研磨によって形成するため、該画素
電極表面が鏡面状に平滑に形成されると同時に、全画素
電極表面を同一平面に形成することができる。さらに、
絶縁層を形成した上に画素電極層を形成、或いは、ホー
ルを形成した画素電極層上に絶縁層を成膜し、上記研磨
工程を行なうことにより、画素電極間が絶縁層により良
好に埋められ、完全に凹凸がなくなる。よって、該凹凸
によって生じた乱反射や配向不良が防止され、高画質な
画像表示が可能となる。
As a means for solving the problem, the liquid crystal display device of the above application is an active matrix type liquid crystal in which a switching transistor is provided for each pixel, and an active matrix type liquid crystal in which a liquid crystal is sandwiched between a counter electrode substrate. In the display device, all pixel electrode surfaces are located on the same plane and parallel to the active matrix substrate, and at least a part of a side wall of each pixel electrode is in contact with an insulator. The present application relates to chemical mechanical polishing (Chemical Mechanical Poli).
(hereinafter referred to as "CMP"), the surface of the pixel electrode is formed by polishing, so that the surface of the pixel electrode is formed into a mirror-like surface and at the same time, the surfaces of all the pixel electrodes are formed on the same plane. be able to. further,
A pixel electrode layer is formed on the insulating layer, or an insulating layer is formed on the pixel electrode layer on which holes are formed, and the above-described polishing process is performed, so that the gap between the pixel electrodes is satisfactorily filled with the insulating layer. , The unevenness completely disappears. Therefore, irregular reflection and poor orientation caused by the irregularities are prevented, and high-quality image display is possible.

【0016】図28及び図29を参照して、更に上記出
願に開示した実施例について説明する。第1の実施例と
して、反射型の液晶表示装置について説明する。そのア
クティブマトリクス基板の製造工程及び液晶素子の断面
図を図28、図29に示す。以下、順を追って本実施例
を詳細に説明する。尚、図28、図29には画素部を示
しているが、画素部形成工程と同時に、画素部のスイッ
チングトランジスタを駆動するためのシフトレジスタ等
周辺駆動回路も同一基板上に形成することができる。
Referring to FIGS. 28 and 29, the embodiment disclosed in the above application will be further described. As a first embodiment, a reflection type liquid crystal display device will be described. FIGS. 28 and 29 show a manufacturing process of the active matrix substrate and cross-sectional views of the liquid crystal element. Hereinafter, the present embodiment will be described in detail step by step. Although a pixel portion is shown in FIGS. 28 and 29, a peripheral driver circuit such as a shift register for driving a switching transistor of the pixel portion can be formed over the same substrate at the same time as the pixel portion forming step. .

【0017】不純物濃度が1015cm-3以下であるn形
シリコン半導体基板201を部分熱酸化し、LOCOS
202を形成し、該LOCOS202をマスクとしてボ
ロンをドーズ量1012cm-2程度イオン注入し、不純物
濃度1015cm-3程度のp形不純物領域であるPWL2
03を形成する。この基板201を再度熱酸化し、酸化
膜厚1000オングストローム以下のゲート酸化膜20
4を形成する(図28(a))。
An n-type silicon semiconductor substrate 201 having an impurity concentration of 10 15 cm −3 or less is partially thermally oxidized to form a LOCOS
Then, boron is ion-implanted with a dose of about 10 12 cm −2 using the LOCOS 202 as a mask, and a p-type impurity region PWL2 with an impurity concentration of about 10 15 cm −3 is formed.
03 is formed. This substrate 201 is thermally oxidized again to form a gate oxide film 20 having an oxide film thickness of 1000 Å or less.
4 is formed (FIG. 28A).

【0018】つぎに、リンを1020cm-3程度ドープし
たn形ポリシリコンからなるゲート電極205を形成し
た後、基板201全面にリンをドーズ量1012cm-2程
度イオン注入し、不純物濃度1016cm-3程度のn形不
純物領域であるNLD206を形成し、引き続き、パタ
ーニングされたフォトレジストをマスクとして、リンを
ドーズ量1015cm-2程度イオン注入し、不純物濃度1
019cm-3程度のソース、ドレイン領域207,20
7′を形成する(図28(b))。
Next, after forming a gate electrode 205 made of n-type polysilicon doped with about 10 20 cm −3 of phosphorus, phosphorus is ion-implanted into the entire surface of the substrate 201 at a dose of about 10 12 cm −2 and an impurity concentration of 10 16 cm −2. An NLD 206 which is an n-type impurity region of about 3 is formed, and subsequently, using a patterned photoresist as a mask, phosphorus is ion-implanted at a dose of about 10 15 cm -2 and an impurity concentration of 1
Source and drain regions 207, 20 of about
7 'is formed (FIG. 28B).

【0019】基板201全面に層間膜であるPSG20
8を形成した。このPSG208はNSG(Nondo
pe Silicate Glass)/BPSG(B
oro−Phospho Silicate Glas
s)や、TEOS(Tetraetoxy−Silan
e)で代替することも可能である。ソース、ドレイン領
域207,207′の直上のPSG208にコンタクト
ホールをパターニングし、スパッタリングによりAlを
蒸着した後パターニングし、Al電極209を形成する
(図25(c))。このAl電極209と、ソース、ド
レイン領域207,207′とのオーミックコンタクト
特性を向上させるために、Ti/TiN等のバリアメタ
ルを、Al電極209とソース、ドレイン領域207,
207′との間に形成するのが望ましい。
A PSG 20 as an interlayer film is formed on the entire surface of the substrate 201.
8 was formed. This PSG 208 is an NSG (Nondo
pe Silicate Glass) / BPSG (B
oro-Phospho Silicate Glass
s) and TEOS (Tetraetoxy-Silan)
It is also possible to substitute in e). A contact hole is patterned in the PSG 208 immediately above the source and drain regions 207 and 207 ', Al is deposited by sputtering, and then patterned to form an Al electrode 209 (FIG. 25C). In order to improve the ohmic contact characteristics between the Al electrode 209 and the source / drain regions 207 and 207 ', a barrier metal such as Ti / TiN is used to form the Al electrode 209 and the source / drain regions 207 and 207'.
207 '.

【0020】基板201全面にプラズマSiN210を
3000オングストローム程度、続いてPSG211を
10000オングストローム程度成膜する(図28
(d))。
A plasma SiN 210 is formed on the entire surface of the substrate 201 at about 3000 Å, and a PSG 211 is formed at about 10,000 Å (FIG. 28).
(D)).

【0021】プラズマSiN210をドライエッチング
ストッパー層として、PSG211を画素間の分離領域
のみを残すようにパターニングし、その後ドレイン領域
207′にコンタクトしているAl電極209直上にス
ルーホール212をドライエッチングによりパターニン
グする(図28(e))。
Using the plasma SiN 210 as a dry etching stopper layer, the PSG 211 is patterned so as to leave only the separation region between the pixels, and then the through hole 212 is patterned by dry etching immediately above the Al electrode 209 in contact with the drain region 207 '. (FIG. 28E).

【0022】基板201上にスパッタリング、或いはE
B(Electron Beam、電子線)蒸着によ
り、画素電極213を10000オングストローム以上
成膜する(図29(f))。この画素電極213として
は、Al,Ti,Ta,W等の金属膜、或いはこれら金
属の化合物膜を用いる。
The sputtering or E
The pixel electrode 213 is formed into a film of 10,000 angstroms or more by B (Electron Beam, electron beam) deposition (FIG. 29F). As the pixel electrode 213, a metal film of Al, Ti, Ta, W, or the like, or a compound film of these metals is used.

【0023】画素電極213の表面をCMPにより研磨
する(図29(g))。研磨量はPSG211厚を10
000オングストローム、画素電極厚をxオングストロ
ームとした場合、xオングストローム以上、x+100
00オングストローム未満である。
The surface of the pixel electrode 213 is polished by CMP (FIG. 29 (g)). Polishing amount is PSG211 thickness 10
2,000 angstrom and the thickness of the pixel electrode x angstrom, x angstrom or more, x + 100
Less than 00 angstroms.

【0024】上記の工程により形成されたアクティブマ
トリクス基板はその表面にさらに配向膜215を形成
し、その表面にラビング処理等配向処理を施し、スペー
サ(不図示)を介して対向基板と貼り合わせ、その間隙
に液晶214を注入して液晶素子とする(図29
(h))。本実施例において、対向基板は透明基板22
0上にカラーフィルター221、ブラックマトリクス2
22、ITO等からなる共通電極223、及び配向膜2
15′から構成されている。
The active matrix substrate formed by the above-described process is further provided with an alignment film 215 on the surface thereof, subjected to an alignment process such as a rubbing process on the surface, and bonded to a counter substrate via a spacer (not shown). A liquid crystal 214 is injected into the gap to form a liquid crystal element (FIG. 29).
(H)). In this embodiment, the opposing substrate is the transparent substrate 22.
0, color filter 221 and black matrix 2
22, a common electrode 223 made of ITO or the like, and an alignment film 2
15 '.

【0025】以下、簡単に本例の反射型液晶素子の駆動
方法を説明する。基板201にオンチップで形成された
シフトレジスタ等の周辺回路により、ソース領域207
に信号電位を与え、それと同時にゲート電極205にゲ
ート電位を印加し、画素のスイッチングトランジスタを
オン状態にし、ドレイン領域207′に信号電荷を供給
する。信号電荷はドレイン領域207′と、PWL20
3との間に形成されるpn接合の空乏層容量に蓄積さ
れ、Al電極209を介して画素電極213に電位を与
える。画素電極213の電位が所望の電位に達した時点
で、ゲート電極205の印加電位を切り、画素スイッチ
ングトランジスタをオフ状態にする。信号電荷は前述の
pn接合容量部に蓄積されているため、画素電極213
の電位は、次に画素スイッチングトランジスタが駆動さ
れるまで固定される。この固定された画素電極213の
電位が、図29(h)に示された基板201と対向基板
220との間に封入された液晶214を駆動する。
Hereinafter, a method of driving the reflection type liquid crystal element of this embodiment will be briefly described. A source region 207 is formed by a peripheral circuit such as a shift register formed on a chip on the substrate 201.
At the same time, a gate potential is applied to the gate electrode 205 to turn on the switching transistor of the pixel and supply a signal charge to the drain region 207 '. The signal charge is applied to the drain region 207 'and the PWL20.
3 is accumulated in a depletion layer capacitance of a pn junction formed between the pixel electrode 213 and the pixel electrode 213 and applies a potential to the pixel electrode 213 via the Al electrode 209. When the potential of the pixel electrode 213 reaches a desired potential, the potential applied to the gate electrode 205 is turned off, and the pixel switching transistor is turned off. Since the signal charge is stored in the pn junction capacitance section, the pixel electrode 213
Is fixed until the pixel switching transistor is driven next time. The fixed potential of the pixel electrode 213 drives the liquid crystal 214 sealed between the substrate 201 and the counter substrate 220 shown in FIG.

【0026】本例のアクティブマトリクス基板は、図2
9(h)から明らかなように、画素電極213表面が平
滑であり、且つ、隣接する画素電極間間隙に絶縁層が埋
め込まれているため、その上に形成される配向膜215
表面も平滑で凹凸がない。よって、従来上記凹凸によっ
て生じていた、入射光の散乱により光利用効率の低下、
ラビング不良によるコントラストの低下、画素電極間の
段差による横方向電界による輝線の発生が防止され、表
示画像の品質が向上する。
The active matrix substrate of this embodiment is shown in FIG.
9 (h), since the surface of the pixel electrode 213 is smooth and the insulating layer is embedded in the gap between the adjacent pixel electrodes, the alignment film 215 formed thereon is formed.
The surface is smooth and has no irregularities. Therefore, the light utilization efficiency is reduced due to scattering of the incident light, which has conventionally been caused by the unevenness,
The reduction in contrast due to rubbing failure and the generation of bright lines due to a lateral electric field due to a step between pixel electrodes are prevented, and the quality of a displayed image is improved.

【0027】[0027]

【発明が解決しようとする課題】しかしながら、上記出
願の反射型表示装置において、単純に成膜装置で成膜し
ただけの反射電極表面の反射率は、充分高いとはいい難
く、表面凹凸により、液晶の配向特性、液晶とのヌレ性
のムラにより、画像にムラが生じる場合がある。さら
に、シール部と表示領域の高さの違いにより画像ムラの
問題点を有している。
However, in the reflection type display device of the above-mentioned application, the reflectivity of the surface of the reflection electrode, which is simply formed by a film forming device, is not sufficiently high. Due to the alignment characteristics of the liquid crystal and non-uniformity with the liquid crystal, unevenness may occur in the image. Further, there is a problem of image unevenness due to a difference in height between the seal portion and the display area.

【0028】特に、シリコンウェハーの段階で、複数の
液晶素子とその周辺回路を含んだ液晶装置の1チップを
複数個同時に製造しようとすると、断面が円形状のウェ
ハから四角面状のチップを形成する場合に、ウェハの周
辺部分に余白が残り、その部分も段差が生じてしまい、
表面の素材の相違等も考慮して、充分な品質の液晶装置
チップを得ることが困難である。
In particular, when a plurality of chips of a liquid crystal device including a plurality of liquid crystal elements and their peripheral circuits are to be manufactured at the same time at the silicon wafer stage, a square chip is formed from a wafer having a circular cross section. In this case, a margin remains in the peripheral portion of the wafer, and that portion also has a step,
It is difficult to obtain a liquid crystal device chip of sufficient quality in consideration of the difference in surface materials and the like.

【0029】そこで、本発明は、液晶素子部分ばかりで
なくその周辺回路部分も反射電極を設け、平坦かつミラ
ー面に仕上げ、特にそのパネル内のパルスの重なりによ
る画素への悪影響に関する前述の問題点を解消すること
により、低消費電力および、チップ面積が小さく、且つ
信頼性が高く、ビデオ線の容量を最小限に抑え、かつ分
割したビデオ線を有する液晶プロジェクター装置を提供
することを課題としている。
In view of the above, the present invention provides a reflective electrode not only for the liquid crystal element portion but also for the peripheral circuit portion thereof, and finishes the flat and mirror surface. It is an object of the present invention to provide a liquid crystal projector device having low power consumption, small chip area, high reliability, minimizing the capacity of video lines, and having divided video lines. .

【0030】[0030]

【課題を解決するための手段】上記の課題を解決するた
めの本発明のマトリクス基板は、半導体基板と、これに
対向する基板と、これらの基板間に封入された液晶とを
含む液晶表示部を有し、前記半導体基板の前記液晶側の
表面上にマトリクス状に形成された画素電極に印加され
る液晶駆動電圧によって液晶をオン/オフさせるマトリ
クス基板であって、ビデオ線の数を同時書き込み画素数
より多くしている。
According to the present invention, there is provided a liquid crystal display comprising a semiconductor substrate, a substrate opposed thereto, and a liquid crystal sealed between the substrates. A matrix substrate for turning on / off the liquid crystal by a liquid crystal drive voltage applied to pixel electrodes formed in a matrix on the liquid crystal side surface of the semiconductor substrate, and simultaneously writing the number of video lines. More than the number of pixels.

【0031】又、本発明の液晶表示装置は、画素電極基
板と、これに対向する基板と、これらの基板間に封入さ
れた液晶とを含む液晶表示部を有し、前記画素電極基板
の前記液晶側の表面上にマトリクス状に形成された画素
電極に印加される液晶駆動電圧によって液晶をオン/オ
フさせる液晶表示装置であって、ビデオ線の数を同時書
き込み画素数より多くしている。
Also, the liquid crystal display device of the present invention has a liquid crystal display section including a pixel electrode substrate, a substrate facing the pixel electrode, and a liquid crystal sealed between these substrates. A liquid crystal display device for turning on / off a liquid crystal by a liquid crystal driving voltage applied to pixel electrodes formed in a matrix on a liquid crystal side surface, wherein the number of video lines is larger than the number of simultaneously written pixels.

【0032】すなわち、本発明においては、表示領域の
画素電極と、同一層の電極を表示領域の周辺部に設け、
その周辺部のビデオ信号線を分割している。
That is, in the present invention, a pixel electrode in the display area and an electrode in the same layer are provided in the periphery of the display area,
The video signal lines in the peripheral area are divided.

【0033】[0033]

【発明の実施の形態】以下、図面を参照して、本発明の
実施形態について説明する。
Embodiments of the present invention will be described below with reference to the drawings.

【0034】[第1実施形態]本発明の第1の実施形態
を図1を参照しつつ詳細に説明する。図1は本実施形態
による液晶プロジェクター装置に用いられる液晶パネル
の画像表示部付近の回路図の一例である。この液晶パネ
ルの駆動法について説明する。
[First Embodiment] A first embodiment of the present invention will be described in detail with reference to FIG. FIG. 1 is an example of a circuit diagram near an image display unit of a liquid crystal panel used in the liquid crystal projector device according to the present embodiment. A method for driving the liquid crystal panel will be described.

【0035】図において、1,2は水平シフトレジス
タ、3は垂直シフトレジスタ、4,5はビデオ信号用の
ビデオ線、6〜15はビデオ信号を水平シフトレジスタ
からの走査パルスに応じてサンプリングするためのサン
プリングMOSトランジスタ、16〜25はビデオ信号
が供給される信号線、26は画素部のTFT用スイッチ
ングMOSトランジスタ、27は画素電極と共通電極間
に挟持された液晶、28は画素電極に付随する付加容量
である。
In the figure, reference numerals 1 and 2 denote horizontal shift registers, 3 denotes a vertical shift register, 4 and 5 denote video signal video lines, and 6 to 15 sample video signals in accordance with scanning pulses from the horizontal shift register. MOS transistors 16 to 25 are signal lines to which video signals are supplied, 26 is a switching MOS transistor for a TFT in a pixel portion, 27 is a liquid crystal sandwiched between a pixel electrode and a common electrode, and 28 is a pixel electrode This is the additional capacity.

【0036】本回路では、入力されたビデオ信号はサン
プリングMOSトランジスタ6〜15を通して、水平シ
フトレジスタの垂直走査制御信号29〜38により、サ
ンプリングされる。この時垂直シフトレジスタの水平走
査制御信号39が出力状態であると、画素スイッチング
MOSトランジスタ26がオン動作し、サンプリングさ
れた信号線電位が画素に書き込まれる。詳細なタイミン
グについて図2を用いて説明する。液晶パネルの画素数
としては、1024×768のXGAパネルのタイミン
グで説明する。
In this circuit, an input video signal is sampled by sampling MOS transistors 6 to 15 and by vertical scanning control signals 29 to 38 of a horizontal shift register. At this time, when the horizontal scanning control signal 39 of the vertical shift register is in the output state, the pixel switching MOS transistor 26 is turned on, and the sampled signal line potential is written to the pixel. Detailed timing will be described with reference to FIG. The number of pixels of the liquid crystal panel will be described with reference to the timing of a 1024 × 768 XGA panel.

【0037】まず、垂直シフトレジスタ3の水平走査出
力の駆動線39がハイレベル(H)、すなわち画素トラ
ンジスタ26がオン状態になり、その期間中に符号29
〜38で代表される水平のシフトレジスタ出力が順次ハ
イレベル(H)となり、サンプリングMOSトランジス
タ6〜15がオン状態になって信号線を通り、画素にビ
デオ線4,5の電位が書き込まれ、付加容量28でその
電位が保持される。この回路では水平シフトレジスタ
1,2からの出力は1024段あり1024段めが終了
すると、垂直シフトレジスタ3の駆動線39がオフす
る。次に垂直シフトレジスタ3からの駆動線40がハイ
レベルになり、再び水平シフトレジスタ1,2の出力線
29〜38が順次ハイレベル(H)となりこれが繰り返
される。
First, the drive line 39 for the horizontal scanning output of the vertical shift register 3 is at the high level (H), that is, the pixel transistor 26 is turned on.
The outputs of the horizontal shift registers represented by .about.38 sequentially become high level (H), the sampling MOS transistors 6 to 15 are turned on, pass through the signal lines, and the potentials of the video lines 4 and 5 are written to the pixels. The potential is held by the additional capacitor 28. In this circuit, the outputs from the horizontal shift registers 1 and 2 are 1024 steps. When the 1024th step is completed, the drive line 39 of the vertical shift register 3 is turned off. Next, the drive line 40 from the vertical shift register 3 goes high, and the output lines 29 to 38 of the horizontal shift registers 1 and 2 again go high sequentially (H), and this is repeated.

【0038】そして、1フィールド書き終えた段階で信
号線16〜25を対向電極電位にリセットする。詳細を
図3を参照して説明する。V1,V2…V768は図1
の垂直シフトレジスタ3の出力である。垂直シフトレジ
スタ3の出力が1フィールド分出力された時点でリセッ
トパルスが入り、信号線が対向電極電位にリセットされ
る。このように信号線16〜25を対向電極電位にリセ
ットしながら液晶を反転駆動を行う。
When the writing of one field is completed, the signal lines 16 to 25 are reset to the common electrode potential. Details will be described with reference to FIG. V1, V2... V768 are shown in FIG.
Of the vertical shift register 3 of FIG. When the output of the vertical shift register 3 is output for one field, a reset pulse is input, and the signal line is reset to the common electrode potential. In this manner, the liquid crystal is driven to be inverted while resetting the signal lines 16 to 25 to the counter electrode potential.

【0039】ある1本のビデオ線に繋がるサンプリング
MOSトランジスタのゲート(水平シフトレジスタの出
力)のパルスの関係を図4に示す。Hn,Hn+1,H
n+2は水平シフトレジスタの出力パルス、ta,tb
は波形の鈍りの時間、つまりある信号線が2本同時に開
いている時間である。
FIG. 4 shows the relationship between the pulses of the gate of the sampling MOS transistor (output of the horizontal shift register) connected to one video line. Hn, Hn + 1, H
n + 2 is the output pulse of the horizontal shift register, ta, tb
Is a waveform dulling time, that is, a time when two signal lines are simultaneously open.

【0040】図5と合わせて考える。ゲートライン41
7がオンして、あるmラインの画素電極410,41
1,412と順々に充電していく。そしてゲートライン
417がオフし、ゲートライン421がオンして次の
(m+1)ラインを充電する際、HnとHn+1が同時
に開いている時間が存在する。
Consider in conjunction with FIG. Gate line 41
7 is turned on, and pixel electrodes 410 and 41 of a certain m line
It charges in order with 1,412. When the gate line 417 is turned off and the gate line 421 is turned on to charge the next (m + 1) line, there is a time when Hn and Hn + 1 are simultaneously open.

【0041】信号線418に繋がる画素電極413を充
電し、Hnがオフする前にHn+1がオンしてしまうた
めmラインの画素電極充電時に信号線419に充電され
ていた電荷がサンプリングMOS402、ビデオ線41
6、サンプリングMOS401と伝って信号線418の
電位を変動させてしまう。そして、結果的に画素電極4
13に影響を与えてしまう。そこで、ビデオ線516を
図6のように分割することにより、上記の問題を解決す
ることができる。図6では、HnとHn+1、Hn+1
とHn+2が重なる場合を考えて2分割にしているが、
これに限ったことではないことは言うまでもない。
Since the pixel electrode 413 connected to the signal line 418 is charged and Hn + 1 is turned on before Hn is turned off, the charge charged on the signal line 419 when the m-th pixel electrode is charged is replaced by the sampling MOS 402 and the video line. 41
6. The potential of the signal line 418 fluctuates through the sampling MOS 401. Then, as a result, the pixel electrode 4
13 will be affected. Therefore, the above problem can be solved by dividing the video line 516 as shown in FIG. In FIG. 6, Hn and Hn + 1, Hn + 1
And Hn + 2 are overlapped in consideration of the case where they overlap,
Needless to say, this is not a limitation.

【0042】なお、図1,5,6において、サンプリン
グMOSトランジスタおよび画素部のスイッチングMO
Sトランジスタは1つのMOSトランジスタで描かれて
いるが、特に限定することはなく、CMOSトランジス
タのトランスファゲート等でも構わないのは言うまでも
ない。
In FIGS. 1, 5, and 6, the sampling MOS transistor and the switching MO of the pixel portion are shown.
Although the S transistor is illustrated as a single MOS transistor, it is not particularly limited, and it is needless to say that a transfer gate of a CMOS transistor may be used.

【0043】よって、高精細、高コントラストな液晶表
示装置を安価で高い信頼性で生産することが可能になる
という効果が得られる。
Thus, an effect is obtained that a high-definition, high-contrast liquid crystal display device can be produced at low cost and with high reliability.

【0044】[第2実施形態]本発明の第2の実施形態
を図1を参照しつつ詳細に説明する。図1は本実施形態
による液晶プロジェクター装置に用いられる液晶パネル
の画像表示部付近の回路図の一例である。この液晶パネ
ルの駆動法について説明する。図において、1,2は水
平シフトレジスタ、3は垂直シフトレジスタ、4,5は
ビデオ信号用のビデオ線、6〜15はビデオ信号を水平
シフトレジスタからの走査パルスに応じてサンプリング
するためのサンプリングMOSトランジスタ、16〜2
5はビデオ信号が供給される信号線、26は画素部のT
FT用スイッチングMOSトランジスタ、27は画素電
極と共通電極間に挟持された液晶、28は画素電極に付
随する付加容量である。
[Second Embodiment] A second embodiment of the present invention will be described in detail with reference to FIG. FIG. 1 is an example of a circuit diagram near an image display unit of a liquid crystal panel used in the liquid crystal projector device according to the present embodiment. A method for driving the liquid crystal panel will be described. In the figure, reference numerals 1 and 2 denote horizontal shift registers, 3 denotes a vertical shift register, 4 and 5 denote video signal video lines, and 6 to 15 denote samplings for sampling a video signal in accordance with a scanning pulse from the horizontal shift register. MOS transistor, 16-2
5 is a signal line to which a video signal is supplied, and 26 is a T of the pixel portion.
The switching MOS transistor for FT, 27 is a liquid crystal sandwiched between the pixel electrode and the common electrode, and 28 is an additional capacitor attached to the pixel electrode.

【0045】本回路では、入力されたビデオ信号はサン
プリングMOSトランジスタ6〜15を通して、水平シ
フトレジスタの垂直走査制御信号29〜38により、サ
ンプリングされる。この時垂直シフトレジスタの水平走
査制御信号39が出力状態であると、画素スイッチング
MOSトランジスタ26がオン動作し、サンプリングさ
れた信号線電位が画素に書き込まれる。詳細なタイミン
グについて図2を用いて説明する。液晶パネルの画素数
としては、1024×768のXGAパネルのタイミン
グで説明する。
In this circuit, an input video signal is sampled by sampling MOS transistors 6 to 15 and by vertical scanning control signals 29 to 38 of a horizontal shift register. At this time, when the horizontal scanning control signal 39 of the vertical shift register is in the output state, the pixel switching MOS transistor 26 is turned on, and the sampled signal line potential is written to the pixel. Detailed timing will be described with reference to FIG. The number of pixels of the liquid crystal panel will be described with reference to the timing of a 1024 × 768 XGA panel.

【0046】まず、垂直シフトレジスタ3の水平走査出
力の駆動線39がハイレベル(H)、すなわち画素トラ
ンジスタ26がオン状態になり、その期間中に符号29
〜38で代表される水平のシフトレジスタ出力が順次ハ
イレベル(H)となり、サンプリングMOSトランジス
タ6〜15がオン状態になって信号線を通り、画素にビ
デオ線4,5の電位が書き込まれ、付加容量28でその
電位が保持される。この回路では水平シフトレジスタ
1,2からの出力は1024段あり1024段めが終了
すると、垂直シフトレジスタ3の駆動線39がオフす
る。次に垂直シフトレジスタ3からの駆動線40がハイ
レベルになり、再び水平シフトレジスタ1,2の出力線
29〜38が順次ハイレベル(H)となりこれが繰り返
される。
First, the driving line 39 for the horizontal scanning output of the vertical shift register 3 is at a high level (H), that is, the pixel transistor 26 is turned on.
The outputs of the horizontal shift registers represented by .about.38 sequentially become high level (H), the sampling MOS transistors 6 to 15 are turned on, pass through the signal lines, and the potentials of the video lines 4 and 5 are written to the pixels. The potential is held by the additional capacitor 28. In this circuit, the outputs from the horizontal shift registers 1 and 2 are 1024 steps. When the 1024th step is completed, the drive line 39 of the vertical shift register 3 is turned off. Next, the drive line 40 from the vertical shift register 3 goes high, and the output lines 29 to 38 of the horizontal shift registers 1 and 2 again go high sequentially (H), and this is repeated.

【0047】そして、1ライン書き終えた段階で信号線
16〜25を対向電極電位にリセットする。詳細を図3
を参照して説明する。V1,V2…V768は図1の垂
直シフトレジスタ3の出力である。垂直シフトレジスタ
3の出力が1ライン分出力された時点でリセットパルス
が入り、信号線が対向電極電位にリセットされる。この
ように信号線16〜25を対向電極電位にリセットしな
がら液晶を反転駆動を行う。
When the writing of one line is completed, the signal lines 16 to 25 are reset to the common electrode potential. Figure 3 for details
This will be described with reference to FIG. V768 are the outputs of the vertical shift register 3 in FIG. When the output of the vertical shift register 3 is output for one line, a reset pulse is input, and the signal line is reset to the common electrode potential. In this manner, the liquid crystal is driven to be inverted while resetting the signal lines 16 to 25 to the counter electrode potential.

【0048】ある1本のビデオ線に繋がるサンプリング
MOSトランジスタのゲート(水平シフトレジスタの出
力)のパルスの関係を図4に示す。Hn,Hn+1,H
n+2は水平シフトレジスタの出力パルス、ta,tb
は波形の鈍りの時間、つまりある信号線が2本同時に開
いている時間である。
FIG. 4 shows the relationship between the pulses of the gate of the sampling MOS transistor (the output of the horizontal shift register) connected to one video line. Hn, Hn + 1, H
n + 2 is the output pulse of the horizontal shift register, ta, tb
Is a waveform dulling time, that is, a time when two signal lines are simultaneously open.

【0049】図5と合わせて考える。ゲートライン41
7がオンして、あるmラインの画素電極410,41
1,412と順々に充電していく。そしてゲートライン
417がオフし、ゲートライン421がオンして次の
(m+1)ラインを充電する際、HnとHn+1が同時
に開いている時間が存在する。
Consider in conjunction with FIG. Gate line 41
7 is turned on, and pixel electrodes 410 and 41 of a certain m line
It charges in order with 1,412. When the gate line 417 is turned off and the gate line 421 is turned on to charge the next (m + 1) line, there is a time when Hn and Hn + 1 are simultaneously open.

【0050】信号線418に繋がる画素電極413を充
電し、Hnがオフする前にHn+1がオンしてしまうた
めmラインの画素電極充電時に信号線419に充電され
ていた電荷がサンプリングMOS402、ビデオ線41
6、サンプリングMOS401と伝って信号線418の
電位を変動させてしまう。そして、結果的に画素電極4
13に影響を与えてしまう。そこで、ビデオ線516を
図6のように分割することにより、上記の問題を解決す
ることができる。図6では、HnとHn+1、Hn+1
とHn+2が重なる場合を考えて2分割にしているが、
これに限ったことではないことは言うまでもない。
Since the pixel electrode 413 connected to the signal line 418 is charged and Hn + 1 is turned on before Hn is turned off, the charge charged on the signal line 419 when the m-th pixel electrode is charged is replaced by the sampling MOS 402 and the video line. 41
6. The potential of the signal line 418 fluctuates through the sampling MOS 401. Then, as a result, the pixel electrode 4
13 will be affected. Therefore, the above problem can be solved by dividing the video line 516 as shown in FIG. In FIG. 6, Hn and Hn + 1, Hn + 1
And Hn + 2 are overlapped in consideration of the case where they overlap,
Needless to say, this is not a limitation.

【0051】なお、図1,5,6において、サンプリン
グMOSトランジスタおよび画素部のスイッチングMO
Sトランジスタは1つのMOSトランジスタで描かれて
いるが、特に限定することはなく、CMOSトランジス
タのトランスファゲート等でも構わないのは言うまでも
ない。図2,7においてXGAのタイミングで説明した
が特にこれに限定することはなく、SXGA等のより高
精細に対しても構わないのは言うまでもない。
In FIGS. 1, 5, and 6, the sampling MOS transistor and the switching MO of the pixel portion are shown.
Although the S transistor is illustrated as a single MOS transistor, it is not particularly limited, and it is needless to say that a transfer gate of a CMOS transistor may be used. Although the timing of XGA has been described with reference to FIGS. 2 and 7, the present invention is not particularly limited to this, and it goes without saying that higher definition such as SXGA may be used.

【0052】よって、高精細、高コントラストな液晶表
示装置を安価で高い信頼性で生産することが可能になる
という効果が得られる。[第3実施形態]上述の液晶パ
ネルにおいて、分割構成されたビデオ線を有する液晶表
示装置について説明する。以下、本発明の実施の形態を
複数の液晶パネルを挙げて記述するが、それぞれの形態
に限定されるものではない。相互の形態の技術を組み合
わせることによって効果が増大することはいうまでもな
い。また、液晶パネルの構造は、半導体基板を用いたも
ので記述しているが、必ずしも半導体基板に限定される
ものはなく、通常の透明基板上に以下に記述する構造体
を形成してもいい。また、以下に記述する液晶パネル
は、すべてMOSFETやTFT型であるが、ダイオー
ド型などの2端子型であってもいい。さらに、以下に記
述する液晶パネルは、家庭用テレビはもちろん、プロジ
ェクタ、ヘッドマウントディスプレイ、3次元映像ゲー
ム機器、ラップトップコンピュータ、電子手帳、テレビ
会議システム、カーナビゲーション、飛行機のパネルな
どの表示装置として有効である。
Therefore, an effect is obtained that a high-definition, high-contrast liquid crystal display device can be produced at low cost and with high reliability. [Third Embodiment] A liquid crystal display device having divided video lines in the above liquid crystal panel will be described. Hereinafter, embodiments of the present invention will be described with reference to a plurality of liquid crystal panels, but the present invention is not limited to each embodiment. It goes without saying that the effect is increased by combining the mutual forms of technology. Although the structure of the liquid crystal panel is described using a semiconductor substrate, the structure is not limited to the semiconductor substrate, and the structure described below may be formed on a normal transparent substrate. . The liquid crystal panels described below are all of a MOSFET type or a TFT type, but may be of a two-terminal type such as a diode type. In addition, the liquid crystal panel described below can be used as a display device for home televisions, projectors, head mounted displays, 3D video game machines, laptop computers, electronic organizers, video conferencing systems, car navigation systems, airplane panels, etc. It is valid.

【0053】本発明の液晶パネル部の断面図を図8に示
す。図において、301は半導体基板、302,30
2′はそれぞれp型及びn型ウェル、303,30
3′,303″はトランジスタのソース領域、304は
ゲート領域、305,305′,305″はドレイン領
域である。
FIG. 8 is a sectional view of the liquid crystal panel of the present invention. In the figure, reference numeral 301 denotes a semiconductor substrate;
2 ′ are p-type and n-type wells, 303 and 30 respectively
3 'and 303 "are source regions of the transistor, 304 is a gate region, and 305, 305' and 305" are drain regions.

【0054】また、図8において、306はフィールド
酸化膜、310はデータ配線につながるソース電極、3
11は画素電極につながるドレイン電極、312は反射
鏡を兼ねる画素電極、307は表示領域、周辺領域を覆
う遮光層で、Ti,TiN,W,Mo等が適している。
図8に示すように、上記遮光層307は、表示領域で
は、画素電極312とドレイン電極311との接続部を
除いて覆われているが、周辺画素領域では、一部ビデオ
線、クロック線等、配線容量が重くなる領域は、上記遮
光層307をのぞき、高速信号が上記遮光層307がの
ぞかれた部分は照明光の光が混入し、回路の誤動作を起
こす場合は画素電極312の層をおおう設計になってい
る転送可能な工夫がなされている。308は遮光層30
7の下部の絶縁層で、P−SiO層318上にSOGに
より平坦化処理を施し、そのP−SiO層318をさら
に、P−SiO層308でカバーし、絶縁層308の安
定性を確保した。SOGによる平坦化以外に、P−TE
OS(Phospho−Tetraetoxy−Sil
ane)膜を形成し、さらにP−SiO層318をカバ
ーした後、絶縁層308をCMP処理し、平坦化する方
法を用いても良い事は言うまでもない。
In FIG. 8, reference numeral 306 denotes a field oxide film; 310, a source electrode connected to a data wiring;
11 is a drain electrode connected to the pixel electrode, 312 is a pixel electrode also serving as a reflecting mirror, 307 is a light shielding layer covering a display area and a peripheral area, and is suitably made of Ti, TiN, W, Mo or the like.
As shown in FIG. 8, the light-shielding layer 307 is covered in the display area except for a connection portion between the pixel electrode 312 and the drain electrode 311, but in the peripheral pixel area, a part of the video line, the clock line, and the like is provided. In the region where the wiring capacitance is heavy, the light-shielding layer 307 is excluded, and in the portion where the light-shielding layer 307 is exposed to high-speed signals, illumination light is mixed in. The device is designed so that it can be transferred. 308 is a light shielding layer 30
7, a flattening process is performed on the P-SiO layer 318 by SOG on the P-SiO layer 318, and the P-SiO layer 318 is further covered with the P-SiO layer 308 to secure the stability of the insulating layer 308. . Besides flattening by SOG, P-TE
OS (Phospho-Tetraetoxy-Sil)
a) After forming a film and further covering the P-SiO layer 318, it is needless to say that the insulating layer 308 may be subjected to a CMP process and flattened.

【0055】また、309は反射電極312と遮光層3
07との間に設けられた絶縁層で、この絶縁層309を
介して反射電極312の電荷保持容量となっている。大
容量形成のために、SiO2以外に、高誘電率のP−S
iN,Ta25,やSiO2との積層膜等が有効であ
る。遮光層307にTi,TiN,Mo,W等の平坦な
メタル上に設ける事により、500〜5000オングス
トローム程度の膜厚が好適である。
Reference numeral 309 denotes a reflection electrode 312 and a light shielding layer 3.
07, and serves as a charge storage capacitor of the reflective electrode 312 via the insulating layer 309. In order to form a large capacity, besides SiO 2 , high dielectric constant PS
A laminated film with iN, Ta 2 O 5 , or SiO 2 is effective. By providing the light-shielding layer 307 on a flat metal such as Ti, TiN, Mo, or W, a film thickness of about 500 to 5000 Å is preferable.

【0056】さらに、314は液晶材料、315は共通
透明電極、316は対向基板、317,317′は高濃
度不純物領域、319は表示領域、320は反射防止膜
である。
Further, 314 is a liquid crystal material, 315 is a common transparent electrode, 316 is a counter substrate, 317 and 317 'are high concentration impurity regions, 319 is a display region, and 320 is an antireflection film.

【0057】図8に示すように、トランジスタ下部に形
成されたウェル302,302′と同一極性の高濃度不
純物層317,317′は、ウェル302,302′の
周辺部及び内容に形成されており、高振幅な信号がソー
スに印加されても、ウェル電位は、低抵抗層で所望の電
位に固定されているため、安定しており、高品質な画像
表示が実現できた。さらにn型ウェル302′とp型ウ
ェル302との間には、フィールド酸化膜を介して上記
高濃度不純物層317,317′が設けられており、通
常MOSトランジスタの時に使用されるフィールド酸化
膜直下のチャネルストップ層を不要にしている。
As shown in FIG. 8, high-concentration impurity layers 317 and 317 'having the same polarity as the wells 302 and 302' formed below the transistor are formed in the periphery and the contents of the wells 302 and 302 '. Even when a high-amplitude signal is applied to the source, the well potential is fixed at a desired potential in the low-resistance layer, so that stable and high-quality image display can be realized. Further, the high-concentration impurity layers 317 and 317 'are provided between the n-type well 302' and the p-type well 302 with a field oxide film interposed therebetween, and are provided immediately below the field oxide film normally used in a MOS transistor. Channel stop layer is unnecessary.

【0058】これらの高濃度不純物層317,317′
は、ソース、ドレイン層形成プロセスで同時にできるの
で作製プロセスにおけるマスク枚数、工数が削減され、
低コスト化が図れた。
These high-concentration impurity layers 317, 317 '
Can be performed simultaneously in the source and drain layer formation process, so the number of masks and man-hours in the fabrication process are reduced,
Cost reduction was achieved.

【0059】次に、313は共通透明電極315と対向
基板316との間に設けられた反射防止用膜で、界面の
液晶の屈折率を考慮して、界面反射率が軽減されるよう
に構成される。その場合、対向基板316と、透過電極
315の屈折率よりも小さい絶縁膜が好適である。
Next, reference numeral 313 denotes an antireflection film provided between the common transparent electrode 315 and the counter substrate 316 so as to reduce the interface reflectance in consideration of the refractive index of the liquid crystal at the interface. Is done. In that case, an insulating film smaller than the refractive index of the counter substrate 316 and the transmission electrode 315 is preferable.

【0060】次に、本発明の平面図を図9に示す。図に
おいて、321は水平シフトレジスタ、322は垂直シ
フトレジスタ、323はnチャンネルMOSFET、3
24はpチャンネルMOSFET、325は保持容量、
326は液晶層、327は信号転送スイッチ、328は
リセットスイッチ、329はリセットパルス入力端子、
330はリセット電源端子、331は映像信号の入力端
子である。半導体基板301は図8ではp型になってい
るが、n型でもよい。
Next, a plan view of the present invention is shown in FIG. In the figure, 321 is a horizontal shift register, 322 is a vertical shift register, 323 is an n-channel MOSFET,
24 is a p-channel MOSFET, 325 is a storage capacitor,
326 is a liquid crystal layer, 327 is a signal transfer switch, 328 is a reset switch, 329 is a reset pulse input terminal,
330 is a reset power supply terminal, and 331 is a video signal input terminal. The semiconductor substrate 301 is p-type in FIG. 8, but may be n-type.

【0061】ウェル領域302′は、半導体基板301
と反対の導電型にする。このため、図6では、ウェル領
域302はp型になっている。p型のウェル領域302
及びn型のウェル領域302′は、半導体基板301よ
りも高濃度に不純物が注入されていることが望ましく、
半導体基板301の不純物濃度が1014〜1015(cm
-3)のとき、ウェル領域302の不純物濃度は1015
1017(cm-3)が望ましい。
The well region 302 ′ is
And the opposite conductivity type. Therefore, in FIG. 6, the well region 302 is p-type. p-type well region 302
It is preferable that impurities are implanted into the n-type well region 302 ′ at a higher concentration than the semiconductor substrate 301.
The impurity concentration of the semiconductor substrate 301 is 10 14 to 10 15 (cm
In the case of -3 ), the impurity concentration of the well region 302 is 10 15 to
10 17 (cm −3 ) is desirable.

【0062】ソース電極310は、表示用信号が送られ
てくるデータ配線に、ドレイン電極311は画素電極3
12に接続する。これらの電極310,311には、通
常Al,AlSi,AlSiCu,AlGeCu,Al
Cu配線を用いる。これらの電極310,311の下部
と半導体との接触面に、Ti,TiNからなるバイアメ
タル層を用いると、コンタクトが安定に実現できる。ま
たコンタクト抵抗も低減できる。画素電極312は、表
面が平坦で、高反射材が望ましく、通常の配線用金属で
あるAl,AlSi,AlSiCu,AlGeCu,A
lC以外にCr,Au,Agなどの材料を使用すること
が可能である。また、平坦性の向上のため、下地絶縁層
309や画素電極312の表面をケミカルメカニカルポ
リッシング(CMP)法によって処理している。
The source electrode 310 is connected to a data line to which a display signal is sent, and the drain electrode 311 is connected to the pixel electrode 3.
12 is connected. These electrodes 310 and 311 usually have Al, AlSi, AlSiCu, AlGeCu, Al
Cu wiring is used. If a via metal layer made of Ti or TiN is used for the contact surface between the lower part of these electrodes 310 and 311 and the semiconductor, the contact can be stably realized. Also, the contact resistance can be reduced. The pixel electrode 312 has a flat surface and is desirably a high-reflection material. Al, AlSi, AlSiCu, AlGeCu, A
It is possible to use materials such as Cr, Au, and Ag other than 1C. Further, in order to improve flatness, the surfaces of the base insulating layer 309 and the pixel electrode 312 are treated by a chemical mechanical polishing (CMP) method.

【0063】図9に示す保持容量325は、画素電極3
12と共通透明電極315の間の信号を保持するための
容量である。ウェル領域302には、基板電位を印加す
る。本実施形態では、各行のトランスミッションゲート
構成を、上から1行目は上がnチャンネルMOSFET
323で、下がpチャンネルMOSFET324、2行
目は上がpチャンネルMOSFET324で、下がnチ
ャンネルMOSFET323とするように、隣り合う行
で順序を入れ換える構成にしている。以上のように、ス
トライプ型ウェルで表示領域の周辺で電源線とコンタク
トしているだけでなく、表示領域にも、細い電源ライン
を設けコンタクトをとっている。
The storage capacitor 325 shown in FIG.
This is a capacitor for holding a signal between the common electrode 12 and the common transparent electrode 315. A substrate potential is applied to the well region 302. In this embodiment, the transmission gate configuration of each row is such that the first row from the top is an n-channel MOSFET
At 323, the order is changed between adjacent rows so that the lower row is the p-channel MOSFET 324 and the lower row is the p-channel MOSFET 324 and the lower row is the n-channel MOSFET 323. As described above, not only the power supply line is brought into contact with the periphery of the display area in the stripe well, but also a thin power supply line is provided in the display area to make contact.

【0064】この時、ウェルの抵抗の安定化がカギにな
る。したがって、p型基板であれば、nウェルの表示領
域内部でのコンタクト面積又はコンタクト数をpウェル
のコンタクトより増強する構成を採用した。pウェル
は、p型基板で一定電位がとられているため、基板が低
抵抗体としての役割を演ずる。したがって、島状になる
nウェルのソース、ドレインへの信号の入出力による振
られの影響が大きくなりやすいが、それを上部の配線層
からのコンタクトを増強することで防止できた。これに
より、安定した高品位な表示が実現できた。
At this time, the stabilization of the well resistance is key. Therefore, in the case of a p-type substrate, a configuration is adopted in which the contact area or the number of contacts inside the display region of the n-well is increased compared to the contact of the p-well. Since the p-well has a constant potential in the p-type substrate, the substrate plays a role as a low-resistance body. Therefore, the influence of the swing due to the input and output of the signal to the source and drain of the n-well having the island shape tends to be large, but this can be prevented by increasing the contact from the upper wiring layer. As a result, stable and high-quality display can be realized.

【0065】映像信号(ビデオ信号、パルス変調された
デジタル信号など)は、映像信号入力端子331から入
力され、水平シフトレジスタ321からのパルスに応じ
て信号転送スイッチ327を開閉し、各データ配線に出
力する。垂直シフトレジスタ322からは、選択した行
のnチャンネルMOSFET323のゲートへはハイパ
ルス、pチャンネルMOSFETのゲートへはローパル
スを印加する。
A video signal (a video signal, a pulse-modulated digital signal, or the like) is input from a video signal input terminal 331, and opens and closes a signal transfer switch 327 in response to a pulse from the horizontal shift register 321 to connect to each data wiring. Output. From the vertical shift register 322, a high pulse is applied to the gate of the n-channel MOSFET 323 and a low pulse is applied to the gate of the p-channel MOSFET in the selected row.

【0066】以上のように、画素部のスイッチは、単結
晶のCMOSトランスミッションゲートで構成されてお
り、画素電極へ書き込む信号が、MOSFETのしきい
値に依存せず、ソースの信号フル書き込める利点を有す
る。
As described above, the switch in the pixel portion is constituted by a single-crystal CMOS transmission gate, and the signal to be written to the pixel electrode has the advantage that the source signal can be fully written without depending on the threshold value of the MOSFET. Have.

【0067】又、スイッチが、単結晶トランジスタから
成り立っており、polySi−TFTの結晶粒界での
不安定な振まい等がなく、バラツキのない高信頼性な高
速駆動が実現できる。
Further, since the switch is composed of a single crystal transistor, there is no unstable behavior at the crystal grain boundary of the polySi-TFT, and a highly reliable high-speed driving without variation can be realized.

【0068】次にパネル周辺回路の構成について、図1
0を用いて説明する。図10において、337は液晶素
子の表示領域、332はレベルシフター回路、333は
ビデオ信号サンプリングスイッチ、334は水平シフト
レジスタ、335はビデオ信号入力端子、336は垂直
シフトレジスタである。
Next, the configuration of the panel peripheral circuit will be described with reference to FIG.
Explanation will be made using 0. In FIG. 10, 337 is a display area of a liquid crystal element, 332 is a level shifter circuit, 333 is a video signal sampling switch, 334 is a horizontal shift register, 335 is a video signal input terminal, and 336 is a vertical shift register.

【0069】以上に示す構成により、H,Vともにシフ
トレジスタ等のロジック回路は、ビデオ信号入力端子3
35から25V,30V程度の振幅が供給されるので、
1.5〜5V程度と極めて低い値で駆動でき、高速、低
消費電圧化が達成できた。ここでの水平、垂直SRは、
走査方向は選択スイッチにより双方向可能なものとなっ
ており、光学系の配置等の変更に対して、パネルの変更
なしに対応でき、製品の異なるシリーズにも同一パネル
が使用でき低コスト化が図れるメリットがある。又、図
10においては、ビデオ信号サンプリングスイッチは、
片側極性の1トランジスタ構成のものを記述したが、こ
れに限らず、CMOSトランスミッションゲート構成に
することにより入力ビデオ線をすべてを信号線に書き込
むことができることは、言うまでもない。
With the above-described configuration, a logic circuit such as a shift register for both H and V is connected to the video signal input terminal 3
Since an amplitude of about 35 to 25 V and 30 V is supplied,
It can be driven at an extremely low value of about 1.5 to 5 V, and high speed and low voltage consumption can be achieved. Here, the horizontal and vertical SR are
The scanning direction can be bi-directionally controlled by a selection switch, so it is possible to respond to changes in the arrangement of optical systems, etc. without changing the panel, and the same panel can be used for different series of products, reducing cost. There are merits that can be achieved. In FIG. 10, the video signal sampling switch is
Although a one-transistor one-transistor configuration has been described, it is needless to say that the input video lines can all be written to signal lines by using a CMOS transmission gate configuration.

【0070】また、CMOSトランスミッションゲート
構成にした時、NMOSゲートとPMOSゲート面積
や、ゲートとソースドレインとの重なり容量の違いによ
り、ビデオ信号に振られが生じる課題がある。これには
それぞれの極性のサンプリングスイッチのMOSFET
のゲート量の約1/2のゲート量のMOSFETのソー
スとドレインとを信号線にそれぞれ接続し、逆相パルス
で印加することにより振られが防止でき、きわめて良好
なビデオ信号が信号線に書き込まれた。これにより、さ
らに高品位の表示が可能になった。
Further, when the CMOS transmission gate structure is used, there is a problem that a video signal is swung due to a difference in the area between the NMOS gate and the PMOS gate and the overlap capacitance between the gate and the source / drain. This is the MOSFET of the sampling switch of each polarity
By connecting the source and drain of a MOSFET having a gate amount of about 1 / of the gate amount to a signal line, and applying a reverse-phase pulse, the swing can be prevented, and an extremely good video signal is written to the signal line. Was. As a result, higher-quality display is possible.

【0071】次に、ビデオ信号と、サンプリングパルス
の同期を正確にとる方向について図11を用いて説明す
る。このためには、サンプリングパルスのdelay量
を変化させる必要がある。342はパルスdelay用
インバータ、343はどのdelay用インバータを選
択するかを決めるスイッチ、344はdelay量が制
御された出力、345は容量(outBは逆相出力、o
utは同相出力)である。346は保護回路である。
Next, the direction in which the video signal and the sampling pulse are accurately synchronized will be described with reference to FIG. For this purpose, it is necessary to change the delay amount of the sampling pulse. 342 is a pulse delay inverter, 343 is a switch for selecting which delay inverter to select, 344 is an output whose delay amount is controlled, 345 is a capacity (outB is a reverse phase output, o
ut is an in-phase output). 346 is a protection circuit.

【0072】SEL1(SEL1B)からSEL3(S
EL3B)の組み合わせにより、delay用インバー
タ342を何コ通過するかが選択できる。
From SEL1 (SEL1B) to SEL3 (S
EL3B) can select how many passes through the delay inverter 342.

【0073】この同期回路がパネルに内蔵していること
により、パネル外部からのパルスのdelay量が、
R,G,B3板パネルのとき、治具等の関係で対称性が
くずれても、上記選択スイッチで調整でき、R,G,B
のパルス位相高域による位置ずれがない良好な表示画像
が得られた。又、パネル内部に温度測定ダイオードを内
蔵させ、その出力によりdelay量をテーブルから参
照し温度補正することも有効である事は言うまでもな
い。
Since the synchronizing circuit is built in the panel, the delay amount of the pulse from the outside of the panel becomes
In the case of R, G, B three-panel panels, even if the symmetry is lost due to the jig, etc., it can be adjusted with the above selection switch, and the R, G, B
A good display image with no displacement due to the high pulse phase range was obtained. Needless to say, it is also effective to incorporate a temperature measuring diode inside the panel and to correct the temperature by referring to the delay amount from a table based on the output of the diode.

【0074】次に、液晶材との関係について説明する。
図8では、平坦な対向基板構造のものを示したが、共通
電極基板316は、共通透明電極315の界面反射を防
ぐため、凹凸を形成し、その表面に共通透明電極315
を設けている。また、共通電極基板316の反対側に
は、反射防止膜320を設けている。これらの凹凸形状
の形成のために、微少な粒径の砥粒により砂ずり研磨を
行う方式も高コントラスト化に有効である。
Next, the relationship with the liquid crystal material will be described.
FIG. 8 shows a flat counter substrate structure. However, the common electrode substrate 316 is formed with irregularities in order to prevent interface reflection of the common transparent electrode 315, and the common transparent electrode 315 is formed on the surface thereof.
Is provided. On the opposite side of the common electrode substrate 316, an antireflection film 320 is provided. In order to form these concavities and convexities, a method in which sandblasting is performed using abrasive grains having a small particle size is also effective for increasing the contrast.

【0075】液晶材料としては、ポリマー・ネットワー
ク液晶PNLCを用いた。ただし、ポリマー・ネットワ
ーク液晶として、PDLCなどを用いてもいい。ポリマ
ー・ネットワーク液晶PNLCは、重合相分離法によっ
て作製される。液晶と重合性モノマーやオリゴマーで溶
液をつくり、通常の方法でセル中に注入した後、UV重
合によって液晶と高分子を相分離させ、液晶中に網目状
に高分子を形成する。PNLCは多くの液晶(70〜9
0wt%)を含有している。
As the liquid crystal material, a polymer network liquid crystal PNLC was used. However, PDLC or the like may be used as the polymer network liquid crystal. The polymer network liquid crystal PNLC is produced by a polymerization phase separation method. A solution is prepared from the liquid crystal and a polymerizable monomer or oligomer, and the solution is injected into a cell by a usual method. Then, the liquid crystal and the polymer are phase-separated by UV polymerization to form a polymer in the liquid crystal in a network. PNLC has many liquid crystals (70-9)
0 wt%).

【0076】PNLCにおいては、屈折率の異方性(Δ
n)の高いネマチック液晶を用いると光散乱が強くな
い、誘電異方性(Δε)の大きいネマチック液晶を用い
ると低電圧で駆動が可能となる。ポリマー・ネットワー
クのおおきさ、すなわち網目の中心距離が1〜1.5
(μm)の場合、光散乱は高コントラストを得るのに十
分強くなる。
In PNLC, the refractive index anisotropy (Δ
When a nematic liquid crystal having a high n) is used, light scattering is not strong. When a nematic liquid crystal having a large dielectric anisotropy (Δε) is used, driving can be performed at a low voltage. Largeness of the polymer network, that is, the center distance of the mesh is 1 to 1.5
(Μm), the light scattering is strong enough to obtain high contrast.

【0077】次に、シール構造と、パネル構造との関係
について、図12を用いて説明する。図12において、
351はシール部、352は電極パッド、353はクロ
ックバッファー回路である。不図示のアンプ部は、パネ
ル電気検査時の出力アンプとして使用するものである。
また、対向基板の電位をとる不図示のAgペースト部が
あり、また356は液晶素子による表示部、357は水
平・垂直シフトレジスタ(SR)等の周辺回路部であ
る。シール部351は表示部356の四方周辺に半導体
基板301上に画素電極312を設けたものと共通電極
315を備えたガラス基板との張り合わせのため圧着材
や接着剤の接触領域を示し、シール部351で張り合わ
せた後に、表示部356とシフトレジスタ部357に液
晶を封入する。
Next, the relationship between the seal structure and the panel structure will be described with reference to FIG. In FIG.
351 is a seal portion, 352 is an electrode pad, and 353 is a clock buffer circuit. An amplifier unit (not shown) is used as an output amplifier at the time of panel electrical inspection.
In addition, there is an Ag paste portion (not shown) for taking the potential of the counter substrate, 356 is a display portion using a liquid crystal element, and 357 is a peripheral circuit portion such as a horizontal / vertical shift register (SR). A seal portion 351 indicates a contact area of a pressure-sensitive adhesive or an adhesive for bonding a pixel electrode 312 provided on the semiconductor substrate 301 on the four sides of the display portion 356 to a glass substrate provided with the common electrode 315. After bonding at 351, liquid crystal is sealed in the display unit 356 and the shift register unit 357.

【0078】図12に示すように、本実施形態では、シ
ールの内部にも、外部にも、total chip s
izeが小さくなるように、回路が設けられている。本
実施形態では、パッドの引き出しをパネルの片辺側の1
つに集中させているが、長辺側の両辺でも又、一辺でな
く多辺からのとり出しも可能で、高速クロックをとり扱
うときに有効である。
As shown in FIG. 12, in the present embodiment, the total chips s inside and outside the seal are provided.
A circuit is provided so that the size is reduced. In the present embodiment, the drawer of the pad is connected to one side of the panel.
However, it is possible to take out not only one side but also many sides on both long sides, which is effective when handling a high-speed clock.

【0079】さらに、本発明のパネルは、Si基板等の
半導体基板を用いているため、プロジェクタのように強
力な光が照射され、基板の側壁にも光があたると、基板
電位が変動し、パネルの誤動作を引き起こす可能性があ
る。したがって、パネルの側壁及び、パネル上面の表示
領域の周辺回路部は、遮光できる基板ホルダーとなって
おり、又、Si基板の裏面は、熱伝導率の高い接着剤を
介して熱伝導率の高いCu等のメタルが接続されたホル
ダー構造となっている。
Further, since the panel of the present invention uses a semiconductor substrate such as a Si substrate, strong light is irradiated as in a projector, and when light is applied to the side wall of the substrate, the substrate potential fluctuates. Panel malfunction may occur. Therefore, the side wall of the panel and the peripheral circuit portion of the display area on the top surface of the panel are a substrate holder capable of shielding light, and the back surface of the Si substrate has a high thermal conductivity through an adhesive having a high thermal conductivity. It has a holder structure in which metals such as Cu are connected.

【0080】次に本発明のポイントである反射電極構造
及びその作製方法について述べる。本発明の完全平坦化
反射電極構造は、メタルをパターニングしてから、研磨
する通常の方法とは異なり、電極パターンのところにあ
らかじめ、溝のエッチングをしておき、そこにメタルを
成膜し、電極パターンが成形されない領域上のメタルを
研磨で取り除くとともに、電極パターン上のメタルも平
坦化する新規な方法である。しかも、配線の幅が配線以
外の領域よりも極めて広く、従来のエッチング装置の常
識では、下記問題が発生し、本発明の構造体は作製でき
ない。
Next, a reflective electrode structure and a method of manufacturing the same, which are the points of the present invention, will be described. The completely flat reflective electrode structure of the present invention is different from the usual method of patterning and polishing a metal, in advance, the groove is etched in advance at the electrode pattern, the metal is formed there, This is a novel method for removing the metal on the region where the electrode pattern is not formed by polishing and flattening the metal on the electrode pattern. Moreover, the width of the wiring is much wider than the region other than the wiring, and the common problem of the conventional etching apparatus causes the following problem, and the structure of the present invention cannot be manufactured.

【0081】エッチングすると、エッチング中にポリマ
ーが堆積し、パターニングができなくなる。そこで、酸
化膜系エッチング(CF4 /CHF3 系)において、条
件を変えてみた。(図13)total圧力(従来)
1.7torr時(a)、(今回)1.0torr時
(b)を示す。
When etching is performed, a polymer is deposited during the etching, and patterning cannot be performed. Then, the conditions were changed in the oxide film type etching (CF4 / CHF3 type). (FIG. 13) total pressure (conventional)
At 1.7 torr (a), (this time) at 1.0 torr (b).

【0082】図13(a)の条件で、デポジション性の
ガスCHF3 をへらすと、たしかにポリマーの堆積は、
減少するが、レジストに近いパターンと遠いパターンで
の寸法の違い(ローディング効果)がきわめて大きくな
り、使用できない事がわかる。
When the deposition gas CHF 3 is exposed under the conditions shown in FIG.
Although it decreases, the difference in dimensions (loading effect) between the pattern close to the resist and the pattern far from it becomes extremely large, indicating that the pattern cannot be used.

【0083】図13(b)では、ローディング効果をお
さえるため、徐々に圧力を下げていき、1torr以下
になるとローディング効果がかなり抑制され、かつCH
F3をゼロにし、CF4 のみによるエッチングが有効で
あることを見出した。
In FIG. 13B, in order to suppress the loading effect, the pressure is gradually reduced, and when the pressure is reduced to 1 torr or less, the loading effect is considerably suppressed, and CH
F3 was set to zero, and it was found that etching using only CF4 was effective.

【0084】さらに、画素電極領域は、ほとんどレジス
トが存在せず、周辺部にはレジストでしめられている。
構造体を形成するのは難しく、構造として、画素電極と
同等の空き電極とその形状を表示領域の周辺部まで設け
る事が有効であることがわかった。
Further, there is almost no resist in the pixel electrode region, and the peripheral portion is covered with the resist.
It was found that it was difficult to form the structure, and it was found that it was effective to provide a free electrode equivalent to the pixel electrode and its shape up to the periphery of the display area.

【0085】本構造にすることにより、従来あった表示
部と周辺部もしくはシール部との段差もなくなり、ギャ
ップ精度が高くなり、面内均一圧が高くなるだけでな
く、注入時のムラもへり、高品位の画質が歩留りよくで
きる効果が得られた。
With this structure, there is no step between the conventional display portion and the peripheral portion or the seal portion, the gap accuracy is increased, the in-plane uniform pressure is increased, and unevenness during injection is reduced. Thus, an effect that high-quality image quality can be obtained with good yield was obtained.

【0086】次に本発明の反射型液晶パネルを組み込む
光学システムについて図14を用いて説明する。図14
において、371はハロゲンランプ等の光源、372は
光源像をしぼり込む集光レンズ、373,375は平面
状の凸型フレネルレンズ、374はR,G,Bに分解す
る色分解光学素子で、ダイクロイックミラー、回折格子
等が有効である。
Next, an optical system incorporating the reflection type liquid crystal panel of the present invention will be described with reference to FIG. FIG.
, 371 is a light source such as a halogen lamp, 372 is a condensing lens for narrowing down the light source image, 373 and 375 are planar convex Fresnel lenses, 374 is a color separation optical element for separating into R, G, and B, and is a dichroic. Mirrors, diffraction gratings, etc. are effective.

【0087】また、376はR,G,B光に分離された
それぞれの光をR,G,B3パネルに導くそれぞれのミ
ラー、377は集光ビームを反射型液晶パネルに平行光
で照明するための視野レンズ、378は上述の反射型液
晶素子、379の位置にしぼりがある。また、380は
複数のレンズを組み合わせて拡大する投射レンズ、38
1はスクリーンで、通常、投射光を平行光へ変換するフ
レネルレンズと上下、左右に広視野角として表示するレ
ンチキュラレンズの2板より構成されると明瞭な高コン
トラストで明るい画像を得ることができる。
A mirror 376 guides the respective lights separated into R, G, and B lights to the R, G, and B panels, and a mirror 377 illuminates the condensed beam to the reflective liquid crystal panel with parallel lights. The field lens 378 has an aperture at the position of the reflective liquid crystal element 379 described above. Reference numeral 380 denotes a projection lens that expands by combining a plurality of lenses.
Reference numeral 1 denotes a screen, which can normally provide a clear, high-contrast, bright image if it is composed of a Fresnel lens that converts projection light into parallel light and a lenticular lens that displays a wide viewing angle vertically and horizontally. .

【0088】図14の構成では、1色のパネルのみ記載
されているが、色分解光学素子374からしぼり部37
9の間は3色それぞれに分離されており、3板パネルが
配置されている。又、反射型液晶装置パネル表面にマイ
クロレンズアレーを設け、異なる入射光を異なる画素領
域に照射させる配置をとることにより、3板のみなら
ず、単板構成でも可能であることは言うまでもない。液
晶素子の液晶層に電圧が印加され、各画素で正反射した
光は、379に示すしぼり部を透過しスクリーン上に投
射される。
In the configuration shown in FIG. 14, only one color panel is described.
9 are separated into three colors, and three panel panels are arranged. Further, it is needless to say that not only three plates but also a single plate configuration is possible by providing a microlens array on the surface of the reflective liquid crystal device panel and irradiating different incident lights to different pixel regions. A voltage is applied to the liquid crystal layer of the liquid crystal element, and the light that has been specularly reflected at each pixel is transmitted through the squeezed portion 379 and projected on the screen.

【0089】一方、電圧が印加されずに、液晶層が散乱
体となっている時、反射型液晶素子へ入射した光は、等
方的に散乱し、379に示す絞り部の開口を見込む角度
の中の散乱光以外は、投射レンズにはいらない。これに
より黒を表示する。以上の光学系からわかるように、偏
光板が不要で、しかも画素電極の全面が信号光が高反射
率で投射レンズにはいるため、従来よりも2−3倍明る
い表示が実現できた。上述の実施形態でも述べたよう
に、対向基板表面、界面には、反射防止対策が施されて
おり、ノイズ光成分も極めて少なく、高コントラスト表
示が実現できた。又、パネルサイズが小さくできるた
め、すべての光学素子(レンズ、ミラーetc.)が小
型化され、低コスト、軽量化が達成された。
On the other hand, when the voltage is not applied and the liquid crystal layer is a scatterer, the light incident on the reflection type liquid crystal element is scattered isotropically and the angle 379 in which the aperture of the aperture portion is observed is shown. Except for the scattered light inside, there is no need for the projection lens. Thereby, black is displayed. As can be seen from the above optical system, no polarizing plate is required, and the entire surface of the pixel electrode enters the projection lens with a high reflectance of the signal light, so that a display 2-3 times brighter than in the past can be realized. As described in the above embodiment, anti-reflection measures are taken on the surface and the interface of the counter substrate, the noise light component is extremely small, and high contrast display can be realized. In addition, since the panel size can be reduced, all optical elements (lenses, mirrors etc.) are reduced in size, and low cost and light weight are achieved.

【0090】又、光源の色ムラ、輝度ムラ、変動は、光
源と光学系との間にインテグレタ(はえの目レンズ型ロ
ッド型)を挿入することにより、スクリーン上での色ム
ラ、輝度ムラは、解決できた。
The color non-uniformity, luminance non-uniformity, and fluctuation of the light source can be reduced by inserting an integrator (fly-eye lens type rod type) between the light source and the optical system to thereby obtain the color non-uniformity, luminance non-uniformity on the screen. Could be solved.

【0091】上記液晶パネル以外の周辺電気回路につい
て、図15を用いて説明する。図において、385は電
源で、主にランプ用電源とパネルや信号処理回路駆動用
システム電源に分離される。386はプラグ、387は
ランプ温度検出器で、ランプの温度の異常があれば、制
御ボード388によりランプを停止させる等の制御を行
う。これは、ランプに限らず、389のフィルタ安全ス
イッチでも同様に制御される。たとえば、高温ランプハ
ウスボックスを開けようとした場合、ボックスがあかな
くなるような安全上の対策が施されている。390はス
ピーカー、391は音声ボードで、要求に応じて3Dサ
ウンド、サラウンドサウンド等のプロセッサも内蔵でき
る。392は拡張ボード1で、ビデオ信号用S端子、ビ
デオ信号用コンポジット映像、音声等の外部装置396
からの入力端子及びどの信号を選択するかの選択スイッ
チ395、チューナ394からなり、デコーダ393を
介して拡張ボード2へ信号が送られる。一方、拡張ボー
ド2は、おもに、別系列からのビデオやコンピュータの
Dsub15ピン端子を有し、デコーダ393からのビ
デオ信号と切り換えるスイッチ450を介して、A/D
コンバータ451でディジタル信号に変換される。
A peripheral electric circuit other than the liquid crystal panel will be described with reference to FIG. In the figure, reference numeral 385 denotes a power supply, which is mainly divided into a lamp power supply and a system power supply for driving a panel and a signal processing circuit. Reference numeral 386 denotes a plug, and 387 denotes a lamp temperature detector. When there is an abnormality in the lamp temperature, the control board 388 controls the lamp to stop. This is controlled not only by the lamp but also by the 389 filter safety switch. For example, if a high-temperature lamp house box is to be opened, safety measures are taken to prevent the box from burning. Reference numeral 390 denotes a speaker, and 391 denotes an audio board. A processor for 3D sound, surround sound, or the like can be incorporated as required. Reference numeral 392 denotes an expansion board 1, which is an external device 396 for an S terminal for video signals, composite video and audio for video signals, and the like.
, A selection switch 395 for selecting which signal to select, and a tuner 394. A signal is sent to the extension board 2 via the decoder 393. On the other hand, the expansion board 2 mainly has a Dsub15 pin terminal for video from another system or a computer, and receives an A / D signal via a switch 450 for switching to a video signal from the decoder 393.
The signal is converted into a digital signal by the converter 451.

【0092】また、453は主にビデオRAM等のメモ
リとCPUとからなるメインボードである。A/Dコン
バータ451でA/D変換したNTSC信号は、一端メ
モリに蓄積され、高画素数へうまく割りあてるために、
液晶素子数にマッチしていない空き素子の不足の信号を
補間して作成したり、液晶表示素子に適したγ変換エッ
ジ階調、ブライト調整バイアス調整等の信号処理を行
う。NTSC信号でなく、コンピュータ信号も、たとえ
ばVGAの信号がくれば、高解像度のXGAパネルの場
合、その解像度変換処理も行う。一画像データだけでな
く、複数の画像データのNTSC信号にコンピュータ信
号を合成させる等の処理もこのメインボード453で行
う。メインボード453の出力はシリアル・パラレル変
換され、ノイズの影響を受けにくい形態でヘッドボード
454に充られる。このヘッドボード454で、再度パ
ラレル/シリアル変換後、D/A変換し、パネルのビデ
オ線数に応じて分割され、ドライブアンプを介して、
B,G,R色の液晶パネル455,456,457へ信
号を書き込む。452はリモコン操作パネルで、コンピ
ュータ画面も、TVと同様の感覚で、簡単操作可能とな
っている。また、液晶パネル455,456,457〃
の夫々は、各色の色フィルタを備えた同一の液晶装置構
成である。各液晶装置は以上の説明のように、必ずしも
高解像度がない画像も処理により高品位画像化になるた
め、本発明の表示結果は、きわめてきれいな画像表示が
可能である。
A main board 453 mainly includes a memory such as a video RAM and a CPU. The NTSC signal that has been A / D converted by the A / D converter 451 is temporarily stored in a memory and assigned to a high pixel count.
Signal processing such as interpolation of intermittent signals of empty elements that do not match the number of liquid crystal elements, and signal processing such as gamma conversion edge gradation and brightness adjustment bias adjustment suitable for liquid crystal display elements are performed. If a VGA signal is received instead of an NTSC signal, for example, if a VGA signal is received, the resolution conversion process is also performed for a high-resolution XGA panel. The main board 453 also performs processing such as combining a computer signal with an NTSC signal of a plurality of image data as well as one image data. The output of the main board 453 is subjected to serial / parallel conversion, and is applied to the head board 454 in a form that is less affected by noise. The head board 454 performs D / A conversion after parallel / serial conversion again, divides according to the number of video lines on the panel, and
A signal is written to the liquid crystal panels 455, 456, and 457 of B, G, and R colors. Reference numeral 452 denotes a remote control operation panel, and a computer screen can be easily operated with the same feeling as a TV. Also, the liquid crystal panels 455, 456, 457〃
Have the same liquid crystal device configuration provided with color filters of each color. As described above, since each liquid crystal device processes an image that does not always have high resolution into high-quality image by processing, the display result of the present invention can display an extremely clear image.

【0093】[第4実施形態]上述の各実施形態で説明
した液晶表示装置を用いて、液晶プロジェクター装置を
構成する例を第4の実施形態として説明する。液晶プロ
ジェクター装置の光学系において、光源の光が当る部分
を変えないようにする場合、画素ピットが厳しくなり、
そしてより一層の高速駆動が要求される。しかし、上述
のビデオ線を分割する構成をとることにより、新たな回
路を挿入することもなく、かつ出力パルスの重なっても
画質に影響を与えないため、高精細、高コントラストな
液晶表示装置を安価で高い信頼性で生産することが可能
になる。
[Fourth Embodiment] An example in which a liquid crystal projector device is configured using the liquid crystal display device described in each of the above embodiments will be described as a fourth embodiment. In the optical system of a liquid crystal projector device, if the light source light is not changed, the pixel pit becomes severe,
Further, higher speed driving is required. However, by adopting the above-described configuration of dividing the video line, a new circuit is not inserted, and even if output pulses overlap, the image quality is not affected. It can be produced at low cost and with high reliability.

【0094】ここで、更なる高解像度液晶パネルを用い
た液晶プロジェクター装置の光学系を詳細に説明する。
Here, an optical system of a liquid crystal projector using a higher resolution liquid crystal panel will be described in detail.

【0095】図16に本発明の液晶表示装置を用いた前
面及び背面投写型液晶表示装置光学系の構成図を示す。
本図はその上面図を表す図16(a)、正面図を表す図
16(b)、側面図を表す図16(c)から成ってい
る。同図において、1301はスクリーンに投射する投
影レンズ、1302はマイクロレンズ付液晶パネル、1
303は偏光ビームスプリッター(PBS)、1340
はR(赤色光)反射ダイクロイックミラー、1341は
B/G(青色&緑色光)反射ダイクロイックミラー、1
342はB(青色光)反射ダイクロイックミラー、13
43は全色光を反射する高反射ミラー、1350はフレ
ネルレンズ、1351は凸レンズ、1306はロッド型
インテグレーター、1307は楕円リフレクター、13
08はメタルハライド、UHP等のアークランプであ
る。ここで、R(赤色光)反射ダイクロイックミラー1
340、B/G(青色&緑色光)反射ダイクロイックミ
ラー1341、B(青色光)反射ダイクロイックミラー
1342はそれぞれ図17に示したような分光反射特性
を有している。
FIG. 16 is a configuration diagram of an optical system of a front and rear projection type liquid crystal display device using the liquid crystal display device of the present invention.
FIG. 16A is a top view, FIG. 16B is a front view, and FIG. 16C is a side view. In the figure, reference numeral 1301 denotes a projection lens for projecting onto a screen; 1302, a liquid crystal panel with microlenses;
303 is a polarizing beam splitter (PBS), 1340
Is an R (red light) reflecting dichroic mirror, 1341 is a B / G (blue & green light) reflecting dichroic mirror, 1
342 is a B (blue light) reflecting dichroic mirror, 13
43 is a high reflection mirror that reflects all color light, 1350 is a Fresnel lens, 1351 is a convex lens, 1306 is a rod type integrator, 1307 is an elliptical reflector, 13
08 is an arc lamp such as a metal halide or UHP. Here, R (red light) reflecting dichroic mirror 1
340, a B / G (blue & green light) reflecting dichroic mirror 1341, and a B (blue light) reflecting dichroic mirror 1342 each have a spectral reflection characteristic as shown in FIG.

【0096】そしてこれらのダイクロイックミラーは高
反射ミラー1343とともに、図18の斜視図に示した
ように3次元的に配置されており、後述するように白色
照明光をR,G,Bに色分解するとともに、液晶パネル
1302に対して各原色光が、3次元的に異なる方向か
ら該液晶パネル1302を照明するようにしている。
These dichroic mirrors, together with the high-reflection mirror 1343, are three-dimensionally arranged as shown in the perspective view of FIG. 18, and color-separate white illumination light into R, G, and B as described later. At the same time, each primary color light illuminates the liquid crystal panel 1302 from three-dimensionally different directions.

【0097】ここで、光束の進行過程に従って説明する
と、まず光源のランプ1308からの出射光束は白色光
であり、楕円リフレクター1307によりその前方のイ
ンテグレータ1306の入り口に集光され、このインテ
グレーター1306内を反射を繰り返しながら進行する
につれて光束の空間的強度分布が均一化される。そして
インテグレーター1306を出射した光束は凸レンズ1
351とフレネルレンズ1350とにより、x軸−方向
(図16(b)の正面図基準)に平行光束化され、まず
B反射ダイクロイックミラー1342に至る。このB反
射ダイクロイックミラー1342ではB光(青色光)の
みが反射され、z軸−方向つまり下側(図16(b)の
正面図基準)にz軸に対して所定の角度でR反射ダイク
ロイックミラー1340に向かう。一方B光以外の色光
(R/G光)はこのB反射ダイクロイックミラー134
2を通過し、高反射ミラー1343により直角にz軸−
方向(下側)に反射され、やはりR反射ダイクロイック
ミラー1340に向かう。ここで、B反射ダイクロイッ
クミラー1342と高反射ミラー1343は共に図16
(a)の正面図を基にして言えば、インテグレーター1
306からの光束(x軸−方向)をz軸−方向(下側)
に反射するように配置しており、高反射ミラー1343
はy軸方向を回転軸にx−y平面に対して丁度45°の
傾きとなっている。
Here, a description will be given in accordance with the progress of the light beam. First, the light beam emitted from the lamp 1308 of the light source is white light, and is condensed by the elliptical reflector 1307 at the entrance of the integrator 1306 in front of the light beam. As the reflection proceeds, the spatial intensity distribution of the light beam is made uniform. The light beam emitted from the integrator 1306 is the convex lens 1
351 and the Fresnel lens 1350 are converted into parallel light beams in the x-axis direction (reference to the front view in FIG. 16B), and reach the B reflection dichroic mirror 1342 first. The B reflection dichroic mirror 1342 reflects only the B light (blue light), and the R reflection dichroic mirror at a predetermined angle with respect to the z axis in the z-axis direction, that is, on the lower side (reference to the front view in FIG. 16B). Go to 1340. On the other hand, the color light (R / G light) other than the B light is reflected by the B reflection dichroic mirror 134.
2 and at right angles to the z-axis
The light is reflected in the direction (downward), and also goes to the R reflection dichroic mirror 1340. Here, the B reflection dichroic mirror 1342 and the high reflection mirror 1343 are both shown in FIG.
Based on the front view of (a), integrator 1
The light flux (x-axis direction) from 306 is converted into the z-axis direction (lower side)
And a high-reflection mirror 1343
Has a tilt of just 45 ° with respect to the xy plane with the y-axis direction as the rotation axis.

【0098】それに対してB反射ダイクロイックミラー
1342はやはりy軸方向を回転軸にx−y平面に対し
て、この45°よりも浅い角度に設定されている。従っ
て、高反射ミラー1343で反射されたR/G光はz軸
−方向に直角に反射されるのに対して、B反射ダイクロ
イックミラー1342で反射されたB光はz軸に対して
所定の角度(x−z面内チルト)で下方向に向かう。こ
こで、B光とR/G光の液晶パネル1302上の照明範
囲を一致させるため、各色光の主光線は液晶パネル13
02上で交差するように、高反射ミラー1343とB反
射ダイクロイックミラー1342のシフト量およびチル
ト量が選択されている。
On the other hand, the B-reflection dichroic mirror 1342 is also set at an angle smaller than 45 ° with respect to the xy plane with the y-axis direction as the rotation axis. Accordingly, while the R / G light reflected by the high reflection mirror 1343 is reflected at a right angle in the z-axis direction, the B light reflected by the B reflection dichroic mirror 1342 is reflected at a predetermined angle with respect to the z axis. (Tilt in the x-z plane) goes downward. Here, in order to make the illumination ranges of the B light and the R / G light on the liquid crystal panel 1302 coincide, the principal ray of each color light is the liquid crystal panel 13.
The amount of shift and the amount of tilt of the high-reflection mirror 1343 and the B-reflection dichroic mirror 1342 are selected so as to intersect on the line 02.

【0099】次に、前述のように下方向(z軸−方向)
に向かったR/G/B光はR反射ダイクロイックミラー
1340とB/G反射ダイクロイックミラー1341に
向かうが、これらはB反射ダイクロイックミラー134
2と高反射ミラー1343の下側に位置し、まず、B/
G反射ダイクロイックミラー1341はx軸を回転軸に
x−z面に対して45°傾いて配置されており、R反射
ダイクロイックミラー1340はやはりx軸方向を回転
軸にx−z平面に対してこの45°よりも浅い角度に設
定されている。従ってこれらに入射するR/G/B光の
うち、まずB/G光はR反射ダイクロイックミラー13
40を通過して、B/G反射ダイクロイックミラー13
41により、直角にy軸+方向に反射され、PBS13
03を通じて偏光化された後、x−z面に水平に配置さ
れた液晶パネル1302を照明する。
Next, as described above, the downward direction (the z-axis direction)
The R / G / B light directed to is directed to the R reflection dichroic mirror 1340 and the B / G reflection dichroic mirror 1341, which are the B reflection dichroic mirror 134.
2 and the lower side of the high reflection mirror 1343,
The G reflection dichroic mirror 1341 is disposed at an angle of 45 ° with respect to the x-z plane with the x axis as the rotation axis, and the R reflection dichroic mirror 1340 is also positioned with respect to the xz plane with the x axis direction as the rotation axis. The angle is set shallower than 45 °. Therefore, of the R / G / B light incident on these, first, the B / G light is converted to the R reflection dichroic mirror 13.
40, the B / G reflecting dichroic mirror 13
41, the light is reflected at right angles in the y-axis + direction,
After being polarized through 03, the liquid crystal panel 1302 arranged horizontally on the xz plane is illuminated.

【0100】このうち、B光は前述したように(図16
(a)、図16(b)参照)、x軸に対して所定の角度
(x−z面内チルト)で進行しているため、B/G反射
ダイクロイックミラー1341による反射後は、y軸に
対して所定の角度(x−y面内チルト)を維持し、その
角度を入射角(x−y面方向)として該液晶パネル13
02を照明する。
Among them, the B light is as described above (FIG. 16).
(A) and FIG. 16 (b)), since the light travels at a predetermined angle (tilt in the xz plane) with respect to the x-axis, after reflection by the B / G reflection dichroic mirror 1341, The liquid crystal panel 13 maintains a predetermined angle (tilt in the xy plane) with respect to the liquid crystal panel 13 as an incident angle (in the xy plane direction).
Illuminate 02.

【0101】G光については、B/G反射ダイクロイッ
クミラー1341により直角に反射し、y軸+方向に進
み、PBS1303を通じて偏光化された後、入射角0
°つまり垂直に該液晶パネル1302を照明する。また
R光については、前述のようにB/G反射ダイクロイッ
クミラー1341の手前に配置されたR反射ダイクロイ
ックミラー1340によりR反射ダイクロイックミラー
1340にてy軸+方向に反射されるが、図16(c)
(側面図)に示したようにy軸に対して所定の角度(y
−z面内チルト)でy軸+方向に進み、PBS1303
を通じて偏光化された後、該液晶パネル1302をこの
y軸に対する角度を入射角(y−z面方向)として照明
する。
The G light is reflected at right angles by the B / G reflection dichroic mirror 1341, travels in the positive y-axis direction, is polarized through the PBS 1303,
That is, the liquid crystal panel 1302 is illuminated vertically. The R light is reflected in the y-axis + direction by the R reflection dichroic mirror 1340 by the R reflection dichroic mirror 1340 disposed in front of the B / G reflection dichroic mirror 1341 as described above. )
As shown in (side view), a predetermined angle (y
(−z-plane tilt), advance in the y-axis + direction, and
After being polarized through the liquid crystal panel 1302, the liquid crystal panel 1302 is illuminated with an angle with respect to the y-axis as an incident angle (y-z plane direction).

【0102】また、前述と同様にRGB各色光の液晶パ
ネル1302上の照明範囲を一致させるため、各色光の
主光線は液晶パネル1302上で交差するように、B/
G反射ダイクロイックミラー1341とR反射ダイクロ
イックミラー1340のシフト量およびチルト量が選択
されている。さらに、図17(a)に示したようにB反
射ダイクロイックミラー1341のカット波長は480
nm、図17(b)に示したようにB/G反射ダイクロ
イックミラー1341のカット波長は570nm、図1
7(c)に示したようにR反射ダイクロイックミラー1
340のカット波長600nmであるから、不要な橙色
光はB/G反射ダイクロイックミラー1341を透過し
て捨てられる。これにより最適な色バランスを得ること
ができる。
As described above, in order to make the illumination ranges of the RGB color lights on the liquid crystal panel 1302 coincide with each other, the B / B of the respective color lights cross each other on the liquid crystal panel 1302.
The shift amount and the tilt amount of the G reflection dichroic mirror 1341 and the R reflection dichroic mirror 1340 are selected. Further, as shown in FIG. 17A, the cut wavelength of the B reflection dichroic mirror 1341 is 480.
The cut wavelength of the B / G reflection dichroic mirror 1341 is 570 nm, as shown in FIG.
R reflection dichroic mirror 1 as shown in FIG.
Since the cut wavelength of 340 is 600 nm, unnecessary orange light passes through the B / G reflection dichroic mirror 1341 and is discarded. Thereby, an optimal color balance can be obtained.

【0103】そして後述するように液晶パネル1302
にて各RGB光は反射&偏光変調され、PBS1303
に戻り、PBS1303のPBS面1303aにてx軸
+方向に反射する光束が画像光となり、投影レンズ13
01を通じて、スクリーン(不図示)に拡大投影され
る。ところで、該液晶パネル1302を照明する各RG
B光は入射角が異なるため、そこから反射されてくる各
RGB光もその出射角を異にしているが、投影レンズ1
301としてはこれらを全て取り込むに十分な大きさの
レンズ径及び開口のものを用いている。ただし、投影レ
ンズ1301に入射する光束の傾きは、各色光がマイク
ロレンズを2回通過することにより平行化され、液晶パ
ネル1302への入射光の傾きを維持している。ところ
が図19に示したように従来例の透過型では、液晶パネ
ルを出射した光束はマイクロレンズの集光作用分も加わ
ってより大きく広がってしまうので、この光束を取り込
むための投影レンズは、さらに大きな開口数が求めら
れ、高価なレンズとなっていた。
Then, as described later, the liquid crystal panel 1302
The RGB light is reflected and polarization-modulated by the PBS 1303.
The light flux reflected on the PBS surface 1303a of the PBS 1303 in the + x-axis direction becomes image light, and the projection lens 13
01 is enlarged and projected on a screen (not shown). By the way, each RG that illuminates the liquid crystal panel 1302
Since the B light has a different incident angle, each of the RGB light reflected from the B light has a different emission angle.
As 301, a lens having a lens diameter and an opening large enough to capture all of them is used. However, the inclination of the light beam incident on the projection lens 1301 is made parallel by each color light passing twice through the micro lens, and the inclination of the light incident on the liquid crystal panel 1302 is maintained. However, as shown in FIG. 19, in the transmission type of the conventional example, the light beam emitted from the liquid crystal panel spreads more largely due to the light condensing action of the microlens. Therefore, the projection lens for capturing this light beam is further required. A large numerical aperture was required, resulting in an expensive lens.

【0104】しかし、本例では液晶パネル2からの光束
の広がりはこのように比較的小さくなるので、より小さ
な開口数の投影レンズでもスクリーン上で十分に明るい
投影画像を得ることができ、より安価な投影レンズを用
いることが可能になる。また、縦方向に同一色が並ぶス
トライプタイプの表示方式の例を本実施形態に用いるこ
とも可能であるが、後述するように、マイクロレンズを
用いた液晶パネルの場合は好ましくない。
However, in this example, since the spread of the light beam from the liquid crystal panel 2 is relatively small in this way, a sufficiently bright projection image can be obtained on a screen even with a projection lens having a smaller numerical aperture, and the cost is lower. It is possible to use a simple projection lens. Further, an example of a stripe type display method in which the same color is arranged in the vertical direction can be used in the present embodiment, but is not preferable in the case of a liquid crystal panel using a microlens, as described later.

【0105】次に、ここで用いる本発明液晶パネル13
02について説明する。図20に該液晶パネル1302
の拡大断面模式図(図16のy−z面に対応)を示す。
図において、1321はマイクロレンズ基板、1322
はマイクロレンズ、1323はシートガラス、1324
は透明対向電極、1325は液晶層、1326は画素電
極、1327はアクティブマトリクス駆動回路部、13
28はシリコン半導体基板である。また、1252は周
辺シール部である。ここで、本実施形態では、R,G,
B画素が、1パネルに集約されており、1画素のサイズ
は小さくなる。従って、開口率を上げることの重要性が
大きく、集光された光の範囲には、反射電極が存在して
いなければならず、第1〜第3の実施形態で説明した構
成が重要となる。マイクロレンズ1322は、いわゆる
イオン交換法によりガラス基板(アルカリ系ガラス)1
321の表面上に形成されており、画素電極1326の
ピッチの倍のピッチで2次元的アレイ構造を成してい
る。
Next, the liquid crystal panel 13 of the present invention used here
02 will be described. FIG. 20 shows the liquid crystal panel 1302.
17 (corresponding to the yz plane in FIG. 16).
In the figure, 1321 is a microlens substrate, 1322
Is a micro lens, 1323 is a sheet glass, 1324
Is a transparent counter electrode, 1325 is a liquid crystal layer, 1326 is a pixel electrode, 1327 is an active matrix drive circuit section, 13
28 is a silicon semiconductor substrate. Reference numeral 1252 denotes a peripheral seal portion. Here, in the present embodiment, R, G,
The B pixels are integrated in one panel, and the size of one pixel is reduced. Therefore, it is important to increase the aperture ratio, and the reflective electrode must be present in the range of the condensed light, and the configurations described in the first to third embodiments are important. . The micro lens 1322 is formed on a glass substrate (alkali glass) 1 by a so-called ion exchange method.
321, and has a two-dimensional array structure at a pitch twice the pitch of the pixel electrodes 1326.

【0106】液晶層1325は反射型に適応したいわゆ
るDAP,HAN等のECBモードのネマチック液晶を
採用しており、不図示の配向層により所定の配向が維持
されている。電圧値が低く、画素電極1326の電位の
精度はさらに重要になってくるため、本発明の回路、構
成は有効であり、単板で画素数も多く、従ってビデオ線
の本数も多いため、非常に有効となる。画素電極132
6はAlから成り、反射鏡を兼ねており、表面性を良く
して反射率を向上させるため、パターニング後の最終工
程でいわゆるCMP処理を施している(詳しくは後述す
る)。
The liquid crystal layer 1325 employs a so-called ECB mode nematic liquid crystal such as DAP or HAN adapted to the reflection type, and a predetermined alignment is maintained by an alignment layer (not shown). Since the voltage value is low and the accuracy of the potential of the pixel electrode 1326 becomes more important, the circuit and configuration of the present invention are effective, and the number of pixels on a single plate and the number of video lines are also large. It is effective for Pixel electrode 132
Numeral 6 is made of Al and also serves as a reflecting mirror, and is subjected to a so-called CMP process in the final step after patterning in order to improve the surface properties and improve the reflectance (to be described in detail later).

【0107】アクティブマトリクス駆動回路部1327
はいわゆるシリコン半導体基板1328上に設けられた
半導体回路であり、上記画素電極1326をアクティブ
マトリックス駆動するものであり、該回路マトリクスの
周辺部には、不図示のゲート線ドライバー(垂直レジス
ター等)や信号線ドライバー(水平レジスター等)が設
けられている(詳しくは後述する)。これらの周辺ドラ
イバーおよびアクティブマトリクス駆動回路はRGBの
各原色映像信号を所定の各RGB画素に書き込むように
構成されており、該各画素電極1326はカラーフィル
ターは有さないものの、前記アクティブマトリクス駆動
回路にて書き込まれる原色映像信号により各RGB画素
として区別され、後述する所定のRGB画素配列を形成
している。
Active matrix drive circuit 1327
Is a semiconductor circuit provided on a so-called silicon semiconductor substrate 1328, which drives the pixel electrode 1326 in an active matrix manner. A gate line driver (not shown) (not shown) or the like is provided around the circuit matrix. A signal line driver (such as a horizontal register) is provided (details will be described later). The peripheral driver and the active matrix drive circuit are configured to write the RGB primary color video signals to predetermined RGB pixels. Although the pixel electrodes 1326 do not have a color filter, the active matrix drive circuit Are distinguished as respective RGB pixels by a primary color video signal written in the above, and form a predetermined RGB pixel array described later.

【0108】ここで、液晶パネル1302に対して照明
するG光について見てみると、前述したようにG光はP
BS1303により偏光化されたのち該液晶パネル13
02に対して垂直に入射する。この光線のうち1つのマ
イクロレンズ1322aに入射する光線例を図中の矢印
G(in/out)に示す。ここに図示されたように該
G光線はマイクロレンズ1322により集光され、G画
素電極1326g上を照明する。そしてAlより成る該
画素電極1326gにより反射され、再び同じマイクロ
レンズ1322aを通じてパネル外に出射していく。こ
のように液晶層1325を往復通過する際、該G光線
(偏光)は画素電極1326gに印加される信号電圧に
より対向電極1324との間に形成される電界による液
晶の動作により変調を受けて、該液晶パネルを出射し、
PBS1303に戻る。
Here, looking at the G light illuminating the liquid crystal panel 1302, the G light is P
The liquid crystal panel 13 after being polarized by the BS 1303
02 perpendicularly. An arrow G (in / out) in the drawing shows an example of a ray incident on one micro lens 1322a. As shown in the figure, the G light beam is collected by the micro lens 1322, and illuminates the G pixel electrode 1326g. Then, the light is reflected by the pixel electrode 1326g made of Al, and is emitted to the outside of the panel again through the same micro lens 1322a. When the G light (polarized light) reciprocates through the liquid crystal layer 1325 in this manner, the G light (polarized light) is modulated by the operation of the liquid crystal due to the electric field formed between the pixel electrode 1326g and the counter electrode 1324 by a signal voltage applied to the pixel electrode 1326g. Exit the liquid crystal panel,
It returns to PBS1303.

【0109】ここで、その変調度合いによりPBS面1
303aにて反射され、投影レンズ1301に向かう光
量が変化し、各画素のいわゆる濃淡階調表示がなされる
ことになる。一方、上述したように図20中断面(y−
z面)内の斜め方向から入射してくるR光については、
やはりPBS1303により偏光されたのち、例えばマ
イクロレンズ1322bに入射するR光線に注目する
と、図中の矢印R(in)で示したように、該マイクロ
レンズ1322bにより集光され、その真下よりも左側
にシフトした位置にあるR画素電極1326r上を照明
する。そして該画素電極1326rにより反射され、図
示したように今度は隣(−z方向)のマイクロレンズ1
322aを通じて、パネル外に出射していく(R(ou
t))。
Here, the PBS surface 1 depends on the degree of modulation.
The amount of light reflected at 303a and traveling toward the projection lens 1301 changes, and so-called gray-scale gradation display of each pixel is performed. On the other hand, as described above, the cross section (y-
For R light incident from an oblique direction in the (z plane),
When attention is paid to, for example, an R ray incident on the microlens 1322b after being polarized by the PBS 1303, as shown by an arrow R (in) in the figure, the light is condensed by the microlens 1322b and is located on the left side immediately below. The R pixel electrode 1326r at the shifted position is illuminated. Then, the reflected light is reflected by the pixel electrode 1326r, and as shown in FIG.
322a and exits out of the panel (R (ou
t)).

【0110】この際、該R光線(偏光)はやはり画素電
極1326rに印加される信号電圧により対向電極13
24との間に形成される画像信号に応じた電界による液
晶の動作により変調を受けて、該液晶パネルを出射し、
PBS1303に戻る。そして、その後、プロセスは前
述のG光の場合と全く同じように、画像光を投影レンズ
1301から投影される。ところで、図20の描写では
画素電極1326g上と画素電極1326r上の各G光
とR光の色光が1部重なり干渉しているようになってい
るが、これは模式的に液晶層の厚さを拡大誇張して描い
ているためであり、実際には該液晶層の厚さは1〜5μ
であり、シートガラス1323の50〜100μに比べ
て非常に薄く、画素サイズに関係なくこのような干渉は
起こらない。
At this time, the R light (polarized light) is also applied to the opposite electrode 13 by the signal voltage applied to the pixel electrode 1326r.
The liquid crystal panel is modulated by the operation of the liquid crystal by an electric field corresponding to the image signal formed between the liquid crystal panel 24 and the liquid crystal panel, and exits the liquid crystal panel.
It returns to PBS1303. Then, after that, the image light is projected from the projection lens 1301 in exactly the same manner as in the case of the G light described above. By the way, in the depiction of FIG. 20, the G light and the R light on the pixel electrode 1326g and the pixel electrode 1326r partially overlap each other and interfere with each other. This is schematically represented by the thickness of the liquid crystal layer. Is actually exaggerated, and the thickness of the liquid crystal layer is actually 1 to 5 μm.
The thickness is very thin as compared with the sheet glass 1323 of 50 to 100 μm, and such interference does not occur regardless of the pixel size.

【0111】次に、図21に本例での色分解・色合成の
原理説明図を示す。ここで、図21(a)は液晶パネル
1302の上面模式図、図21(b)、図21(c)は
それぞれ該液晶パネル上面模式図に対するA−A′(X
方向)断面模式図、B−B′(z方向)断面模式図であ
る。ここで、マイクロレンズ1322は、図21(a)
の一点鎖線に示すように、G光を中心として両隣接する
2色画素の半分ずつに対して1個が対応している。この
うち図21(c)はy−z断面を表す上記図20に対応
するものであり、各マイクロレンズ1322に入射する
G光とR光の入出射の様子を表している。これから判る
ように各G画素電極は各マイクロレンズの中心の真下に
配置され、各R画素電極は各マイクロレンズ間境界の真
下に配置されている。従ってR光の入射角はそのtan
θが画素ピッチ(B&R画素)とマイクロレンズ・画素
電極間距離の比に等しくなるように設定するのが好まし
い。一方、図21(b)は該液晶パネル1302のx−
y断面に対応するものである。このx−y断面について
は、B画素電極とG画素電極とが図21(c)と同様に
交互に配置されており、やはり各G画素電極は各マイク
ロレンズ中心の真下に配置され、各B画素電極は各マイ
クロレンズ間境界の真下に配置されている。
Next, FIG. 21 is a diagram for explaining the principle of color separation / color synthesis in this example. Here, FIG. 21 (a) is a schematic top view of the liquid crystal panel 1302, and FIGS. 21 (b) and 21 (c) are AA ′ (X
3 is a schematic cross-sectional view of FIG. Here, the micro lens 1322 is formed as shown in FIG.
As shown by the one-dot chain line, one for each half of the two adjacent color pixels centering on the G light. FIG. 21C corresponds to FIG. 20 showing the yz cross section, and shows how the G light and the R light incident on each micro lens 1322 enter and exit. As can be seen from this, each G pixel electrode is disposed immediately below the center of each microlens, and each R pixel electrode is disposed immediately below the boundary between each microlens. Therefore, the angle of incidence of the R light is
is preferably set to be equal to the ratio of the pixel pitch (B & R pixel) to the distance between the microlens and the pixel electrode. On the other hand, FIG. 21B shows x-rays of the liquid crystal panel 1302.
This corresponds to the y section. In this xy section, the B pixel electrodes and the G pixel electrodes are alternately arranged as in FIG. 21C, and each G pixel electrode is also arranged immediately below the center of each microlens, and The pixel electrodes are arranged immediately below the boundaries between the microlenses.

【0112】ところで該液晶パネルを照明するB光につ
いては、前述したようにPBS1303による偏光化
後、図16中断面(x−y面)の斜め方向から入射して
くるため、R光の場合と全く同様に、各マイクロレンズ
1322から入射したB光線は、図示したようにB画素
電極1326bにより反射され、入射したマイクロレン
ズ1322に対して、x方向に隣り合うマイクロレンズ
1322から出射する。B画素電極1326b上の液晶
による変調や液晶パネルからのB出射光の投影について
は、前述のG光およびR光と同様である。
As described above, the B light illuminating the liquid crystal panel is incident on the oblique direction of the cross section (xy plane) in FIG. 16 after being polarized by the PBS 1303 as described above. In exactly the same manner, the B ray incident from each microlens 1322 is reflected by the B pixel electrode 1326b as shown in the figure, and exits from the microlens 1322 adjacent to the incident microlens 1322 in the x direction. The modulation by the liquid crystal on the B pixel electrode 1326b and the projection of the B emission light from the liquid crystal panel are the same as the above-described G light and R light.

【0113】また、各B画素電極1326bは各マイク
ロレンズ間境界の真下に配置されており、B光の液晶パ
ネルに対する入射角についても、R光と同様にそのta
nθが画素ピッチ(G&B画素)とマイクロレンズ・画
素電極間距離の比に等しくなるように設定するのが好ま
しい。ところで、本例液晶パネルでは以上述べたように
各RGB画素の並びがz方向に対してはRGRGRG…
の並びに、x方向に対してはBGBGBG…の並びとな
っているが、図21(a)はその平面的な並びを示して
いる。このように各画素サイズは縦横共にマイクロレン
ズの約半分になっており、画素ピッチはx−z両方向と
もにマイクロレンズのそれの半分になっている。また、
G画素は平面的にもマイクロレンズ中心の真下に位置
し、R画素はz方向のG画素間かつマイクロレンズ境界
に位置し、B画素はx方向のG画素間かつマイクロレン
ズ境界に位置している。また、1つのマイクロレンズ単
位の形状は矩形(画素の2倍サイズ)となっている。
Each B pixel electrode 1326b is disposed immediately below the boundary between the microlenses, and the incident angle of B light to the liquid crystal panel is the same as that of R light.
It is preferable to set nθ to be equal to the ratio between the pixel pitch (G & B pixel) and the distance between the microlens and the pixel electrode. By the way, in the liquid crystal panel of this example, as described above, the arrangement of each RGB pixel is RGRGRG in the z direction.
Are arranged in the x-direction, and FIG. 21 (a) shows a planar arrangement thereof. As described above, each pixel size is about half of the microlens in both the vertical and horizontal directions, and the pixel pitch is half of that of the microlens in both the x and z directions. Also,
The G pixel is also located directly below the center of the microlens in plan view, the R pixel is located between the G pixels in the z direction and at the microlens boundary, and the B pixel is located between the G pixels in the x direction and at the microlens boundary. I have. Further, the shape of one microlens unit is rectangular (double the size of a pixel).

【0114】図22に本液晶パネルの部分拡大上面図を
示す。ここで図中の破線格子1329は1つの絵素を構
成するRGB画素のまとまりを示している。つまり、図
20のアクティブマトリクス駆動回路部1327により
各RGB画素が駆動される際、破線格子1329で示さ
れるRGB画素ユニットは同一画素位置に対応したRG
B映像信号にて駆動される。ここでR画素電極1326
r、G画素電極1326g、B画素電極1326bから
成る1つの絵素に注目してみると、まずR画素電極13
26rは矢印r1で示されるようにマイクロレンズ13
22bから前述したように斜めに入射するR光で照明さ
れ、そのR反射光は矢印r−2で示すようにマイクロレ
ンズ1322aを通じて出射する。B画素電極1326
bは矢印b1で示されるようにマイクロレンズ1322
cから前述したように斜めに入射するB光で照明され、
そのB反射光は矢印b2で示すようにはやりマイクロレ
ンズ1322aを通じて出射する。またG画素電極13
26gは正面後面矢印g12で示されるように、マイク
ロレンズ1322aから前述したように垂直(紙面奥へ
向かう方向)に入射するG光で照明され、そのG反射光
は同じマイクロレンズ1322aを通じて垂直に(紙面
手前に出てくる方向)出射する。
FIG. 22 is a partially enlarged top view of the present liquid crystal panel. Here, a broken-line grid 1329 in the figure indicates a group of RGB pixels constituting one picture element. That is, when each of the RGB pixels is driven by the active matrix driving circuit unit 1327 in FIG. 20, the RGB pixel units indicated by the broken-line lattice 1329 correspond to the RGB corresponding to the same pixel position.
Driven by the B video signal. Here, the R pixel electrode 1326
Focusing on one pixel composed of r, G pixel electrode 1326g and B pixel electrode 1326b,
26r is the micro lens 13 as indicated by the arrow r1.
As described above, the illumination light is illuminated with the R light obliquely incident from the light source 22b, and the R reflected light is emitted through the microlens 1322a as indicated by an arrow r-2. B pixel electrode 1326
b denotes a micro lens 1322 as indicated by an arrow b1.
As described above, light is illuminated with B light obliquely incident from c,
The B reflected light exits through the microlens 1322a as shown by the arrow b2. G pixel electrode 13
26g is illuminated with the G light incident vertically (in the direction toward the back of the paper) from the micro lens 1322a as described above, as indicated by the front rear arrow g12, and the G reflected light is transmitted vertically through the same micro lens 1322a ( (Direction of coming out of the page).

【0115】このように、本液晶パネルにおいては、1
つの絵素を構成するRGB画素ユニットについて、各原
色照明光の入射照明位置は異なるものの、それらの出射
については、同じマイクロレンズ(この場合は1322
a)から行われる。そしてこのことはその他の全ての絵
素(RGB画素ユニット)についても成り立っている。
As described above, in the present liquid crystal panel, 1
Regarding the RGB pixel units constituting one picture element, although the incident illumination position of each primary color illumination light is different, their emission is the same micro lens (1322 in this case).
a). This is also true for all other picture elements (RGB pixel units).

【0116】従って、図23に示すように本液晶パネル
からの全出射光をPBS1303および投影レンズ13
01を通じて、スクリーン1309に投写するに際し
て、液晶パネル1302内のマイクロレンズ1322の
位置がスクリーン1309上に結像投影されるように光
学調整すると、その投影画像は図24に示すようなマイ
クロレンズの格子内に各絵素を構成する該RGB画素ユ
ニットからの出射光が混色した状態つまり同画素混色し
た状態の絵素を構成単位としたものとなる。そして、い
わゆるRGBモザイクが無い、質感の高い良好なカラー
画像表示が可能となる。
Therefore, as shown in FIG. 23, all the light emitted from the present liquid crystal panel is transmitted to the PBS 1303 and the projection lens 13.
When the image is projected on the screen 1309 through the optical system 01 and optically adjusted so that the position of the micro lens 1322 in the liquid crystal panel 1302 is image-formed and projected on the screen 1309, the projected image becomes a micro lens lattice as shown in FIG. Each of the picture elements has a mixed state of the light emitted from the RGB pixel units constituting each picture element, that is, a picture element in a mixed color state of the same pixel. In addition, it is possible to display a good color image with high texture without a so-called RGB mosaic.

【0117】つぎに、図20に示すように、前述した各
画素電極1326及びそれをアクティブ駆動するシリコ
ン半導体基板1328上に設けられたアクティブマトリ
クス駆動回路部1327について、詳述する。アクティ
ブマトリクス駆動回路部1327は各画素電極1326
の下に存在するため、図20の回路断面図上では絵素を
構成する各RGB画素は単純に横並びに描かれている
が、各画素FETのドレインは、図22に示したような
2次元的配列の各RGB画素電極1326に接続してい
る。
Next, as shown in FIG. 20, the above-described pixel electrodes 1326 and the active matrix drive circuit portion 1327 provided on the silicon semiconductor substrate 1328 for actively driving the pixel electrodes 1326 will be described in detail. The active matrix driving circuit portion 1327 includes each pixel electrode 1326
In FIG. 20, the RGB pixels constituting the picture element are simply drawn side by side on the circuit cross-sectional view of FIG. 20, but the drain of each pixel FET has a two-dimensional structure as shown in FIG. To each of the RGB pixel electrodes 1326 in a specific arrangement.

【0118】ところで、本投写型液晶表示装置の駆動回
路系についてその全体ブロック図を図24に示す。ここ
で、1310はパネルドライバーであり、RGB映像信
号を極性反転し、かつ所定の電圧増幅をした液晶駆動信
号を形成するとともに、対向電極1324の駆動信号、
各種タイミング信号等を形成している。1312はイン
ターフェースであり、各種映像及び制御伝送信号を標準
映像信号等にデコードしている。また、1311はデコ
ーダーであり、インターフェース1312からの標準映
像信号をRGB原色映像信号及び同期信号に、即ち液晶
パネル1302に対応した画像信号にデコード・変換し
ている。1314はバラストであり、楕円リフレクター
1307内のアークランプ1308を駆動点灯する。1
315は電源回路であり、各回路ブロックに対して電源
を供給している。1313は不図示の操作部を内在した
コントローラーであり、上記各回路ブロックを総合的に
コントロールするものである。このように本投写型液晶
表示装置は、その駆動回路系は単板式プロジェクターと
しては、ごく一般的なものであり、特に駆動回路系に負
担を掛けることなく、前述したようなRGBモザイクの
無い良好な質感のカラー画像を表示することができるも
のである。
FIG. 24 is an overall block diagram of a driving circuit system of the projection type liquid crystal display device. Here, reference numeral 1310 denotes a panel driver which inverts the polarity of an RGB video signal and forms a liquid crystal drive signal obtained by a predetermined voltage amplification.
Various timing signals are formed. An interface 1312 decodes various video and control transmission signals into standard video signals and the like. Reference numeral 1311 denotes a decoder which decodes and converts a standard video signal from the interface 1312 into an RGB primary color video signal and a synchronization signal, that is, an image signal corresponding to the liquid crystal panel 1302. Reference numeral 1314 denotes a ballast for driving and lighting an arc lamp 1308 in the elliptical reflector 1307. 1
A power supply circuit 315 supplies power to each circuit block. Reference numeral 1313 denotes a controller including an operation unit (not shown), which comprehensively controls the respective circuit blocks. As described above, in the projection type liquid crystal display device, the drive circuit system is very common as a single-panel projector, and the drive circuit system does not particularly burden the drive circuit system and has no RGB mosaic as described above. It is possible to display a color image with a natural texture.

【0119】ところで図22では、マイクロレンズ13
22の中心真下位置にG画素電極1326gを配列した
例を示したが、別形態として、マイクロレンズ1322
の中心真下位置にB画素電極1326bを配列し、それ
に対し左右方向にG画素1326gが交互に並ぶよう
に、上下方向にR画素1326rが交互に並ぶように配
列してもよい。このように配列しても、絵素を構成する
RGB画素ユニットからの反射光が1つの共通マイクロ
レンズから出射するように、B光を垂直入射、R/G光
を斜め入射(同角度異方向)とすることにより、前例と
全く同様な効果を得ることができる。また、さらにマイ
クロレンズ1322の中心真下位置にR画素を配列しそ
の他の色画素を左右または上下方向にR画素に対して
G,B画素を交互に並ぶようにしても良い。
By the way, in FIG.
Although the example in which the G pixel electrodes 1326 g are arranged just below the center of the center 22 is shown, as another form, the micro lens 1322
B pixel electrodes 1326b may be arranged at a position directly below the center, and G pixels 1326g may be arranged alternately in the horizontal direction, and R pixels 1326r may be arranged alternately in the vertical direction. Even in this arrangement, the B light is vertically incident, and the R / G light is obliquely incident (same angle and different directions) so that the reflected light from the RGB pixel unit constituting the picture element is emitted from one common microlens. ), The same effect as in the previous example can be obtained. Further, R pixels may be arranged just below the center of the microlens 1322, and G and B pixels may be alternately arranged with respect to the R pixels in the left and right or up and down directions.

【0120】次に、シール構造と、パネル構造との関係
について、図25を用いて説明する。図23において、
51はシール部、52は電極パッド、53はクロックバ
ッファー回路、54はアンプである。このアンプ54
は、パネル電気検査時の出力アンプとして使用するもの
である。55は対向基板の電位をとるAgペースト部、
56は表示領域、57は水平・垂直シフトレジスタ(H
SR,VSR)等の周辺駆動回路部である。図25に示
すように、本実施形態では、シールの内部にも、外部に
も、total chip sizeが小さくなるよう
に、回路が設けられている。本実施例では、パッドの引
き出しをパネルの片辺側の1つに集中させているが、長
辺側の両辺でも又、一辺でなく多辺からのとり出しも可
能で、高速クロックをとり扱うときに有効である。
Next, the relationship between the seal structure and the panel structure will be described with reference to FIG. In FIG.
Reference numeral 51 denotes a seal portion, 52 denotes an electrode pad, 53 denotes a clock buffer circuit, and 54 denotes an amplifier. This amplifier 54
Is used as an output amplifier at the time of panel electrical inspection. 55 is an Ag paste part for taking the potential of the counter substrate,
56 is a display area, 57 is a horizontal / vertical shift register (H
(SR, VSR). As shown in FIG. 25, in this embodiment, circuits are provided both inside and outside the seal so that the total chip size is reduced. In this embodiment, the pad drawers are concentrated on one side of the panel. However, both sides on the long side can be taken out from multiple sides instead of one side. Sometimes effective.

【0121】さらに、本発明のパネルは、Si基板等の
半導体基板を用いているため、プロジェクタのように強
力な光が照射され、基板の側壁にも光があたると、基板
電位が変動し、パネルの誤動作を引き起こす可能性があ
る。したがって、パネルの側壁及び、パネル上面の表示
領域の周辺回路部は、遮光できる基板ホルダーとなって
おり、又、Si基板の裏面は、熱伝導率の高い接着剤を
介して熱伝導率の高いCu等のメタルが接続されたホル
ダー構造となっている。
Further, since the panel of the present invention uses a semiconductor substrate such as a Si substrate, strong light is irradiated as in a projector, and when light is applied to the side walls of the substrate, the substrate potential fluctuates. Panel malfunction may occur. Therefore, the side wall of the panel and the peripheral circuit portion of the display area on the top surface of the panel are a substrate holder capable of shielding light, and the back surface of the Si substrate has a high thermal conductivity through an adhesive having a high thermal conductivity. It has a holder structure in which metals such as Cu are connected.

【0122】次に本発明のポイントである反射電極構造
及びその作製方法について述べる。本発明の完全平坦化
反射電極構造は、メタルをパターニングしてから、研磨
する通常の方法とは異なり、電極パターンのところにあ
らかじめ、溝のエッチングをしておき、そこにメタルを
成膜し、電極パターンが成形されない領域上のメタルを
研磨でとり除くとともに、電極パターン上のメタルも平
坦化する新規な方法である。しかも、配線の幅が配線以
外の領域よりも極めて広く、従来のエッチング装置の常
識では、下記問題が発生し、本発明の構造体は作製でき
ない。
Next, a reflective electrode structure and a method of manufacturing the same, which are the points of the present invention, will be described. The completely flat reflective electrode structure of the present invention is different from the usual method of patterning and polishing a metal, in advance, the groove is etched in advance at the electrode pattern, the metal is formed there, This is a novel method of removing the metal on the region where the electrode pattern is not formed by polishing and also flattening the metal on the electrode pattern. Moreover, the width of the wiring is much wider than the region other than the wiring, and the common problem of the conventional etching apparatus causes the following problem, and the structure of the present invention cannot be manufactured.

【0123】つまり、エッチングすると、エッチング中
にポリマーが堆積し、パターニングができなくなるので
ある。尚、ポリマーはレジストがスパッタされたときに
生じる反応生成物やエッチングする材料の反応生成物や
ガスそのものから構成されるポリマーと考えられる。
That is, when etching is performed, a polymer is deposited during the etching, and patterning cannot be performed. The polymer is considered to be a polymer composed of a reaction product generated when a resist is sputtered, a reaction product of a material to be etched, or a gas itself.

【0124】そこで、酸化膜系エッチング(CF4 /C
HF3 系)において、条件を変えてみた。その結果を上
述した図13に示す。図13(a)はtotal圧力が
1.7torr時の特性図、図13(b)はtotal
圧力が1.0torr時の特性図である。
Therefore, oxide film type etching (CF4 / C
HF3 system). The result is shown in FIG. 13 described above. FIG. 13A is a characteristic diagram when the total pressure is 1.7 torr, and FIG.
FIG. 4 is a characteristic diagram when the pressure is 1.0 torr.

【0125】図13(a)に示すように、total圧
力が1.7torrの条件で、デポジション性のガスC
HF3 を減らすと、たしかにポリマーの堆積は、減少す
るが、レジストに近いパターンと遠いパターンでの寸法
の違い(ローディング効果)がきわめて大きくなり、使
用が困難であることがわかる。
As shown in FIG. 13A, when the total pressure is 1.7 torr, the deposition gas C
When HF3 is reduced, the polymer deposition is certainly reduced, but the dimensional difference (loading effect) between the pattern close to the resist and the pattern far from the resist is extremely large, which indicates that the use is difficult.

【0126】本発明者らは、実験を重ねた結果、ローデ
ィング効果をおさえるため、徐々に圧力を下げていく
と、1torr以下になるとローディング効果がかなり
抑制され、かつデポジション性のガスCHF3 を減ら
し、CHF3 をゼロにしてCF4のみによるエッチング
が有効であることを見出した。
As a result of repeated experiments, the present inventors have found that when the pressure is gradually reduced to suppress the loading effect, the loading effect is considerably suppressed when the pressure becomes 1 Torr or less, and the deposition gas CHF3 is reduced. It was found that etching with only CF4 was effective with CHF3 set to zero.

【0127】さらに、表示領域のみに画素電極12を設
ける構造では、画素電極を設けるべく、表示領域のみに
エッチングにより絶縁層に溝を形成することになるの
で、表示領域の画素電極領域にはほとんどレジストが存
在せず、周辺領域にはレジストでしめられる構造体とな
ってしまうが、このような構造体を形成するのは難し
く、構造として、画素電極12と同等の周辺領域の空き
電極12を、表示領域の周辺まで設けることが有効であ
ることがわかった。
Further, in the structure in which the pixel electrode 12 is provided only in the display area, a groove is formed in the insulating layer by etching only in the display area in order to provide the pixel electrode. The resist does not exist, and the structure is formed in the peripheral region by the resist. However, it is difficult to form such a structure, and as a structure, the empty electrode 12 in the peripheral region equivalent to the pixel electrode 12 is formed. It has been found that it is effective to provide the area around the display area.

【0128】本構造にすることにより、従来あった表示
部と周辺部もしくはシール部との段差もなくなり、ギャ
ップ精度が高くなり、面内均一圧が高くなるだけでな
く、液晶の注入時のムラもへり、高品位の画質が歩留り
よくできる効果が得られた。
By adopting this structure, there is no step between the conventional display portion and the peripheral portion or the seal portion, the gap accuracy is increased, the in-plane uniform pressure is increased, and the unevenness at the time of liquid crystal injection is increased. The effect of obtaining high quality image with good yield was obtained.

【0129】ところで、本投写型液晶表示装置の駆動回
路系についてその全体ブロック図を図26に示す。ここ
で、1310はパネルドライバーであり、RGB映像信
号を極性反転し、かつ所定の電圧増幅をした液晶駆動信
号を形成するとともに、対向電極1324の駆動信号、
各種タイミング信号等を形成している。1312はイン
ターフェースであり、各種映像及び制御伝送信号を標準
映像信号等にデコードしている。また、1311はデコ
ーダーであり、インターフェース1312からの標準映
像信号をRGB原色映像信号及び同期信号に、即ち液晶
パネル1302に対応した画像信号にデコード・変換し
ている。1314はバラストであり、楕円リフレクター
1307内のアークランプ1308を駆動点灯する。1
315は電源回路であり、各回路ブロックに対して電源
を供給している。1313は不図示の操作部を内在した
コントローラーであり、上記各回路ブロックを総合的に
コントロールするものである。このように本投写型液晶
表示装置は、その駆動回路系は単板式プロジェクターと
しては、ごく一般的なものであり、特に駆動回路系に負
担を掛けることなく、前述したようなRGBモザイクの
無い良好な質感のカラー画像を表示することができるも
のである。
FIG. 26 shows an overall block diagram of a driving circuit system of the projection type liquid crystal display device. Here, reference numeral 1310 denotes a panel driver which inverts the polarity of an RGB video signal and forms a liquid crystal drive signal obtained by a predetermined voltage amplification.
Various timing signals are formed. An interface 1312 decodes various video and control transmission signals into standard video signals and the like. Reference numeral 1311 denotes a decoder which decodes and converts a standard video signal from the interface 1312 into an RGB primary color video signal and a synchronization signal, that is, an image signal corresponding to the liquid crystal panel 1302. Reference numeral 1314 denotes a ballast for driving and lighting an arc lamp 1308 in the elliptical reflector 1307. 1
A power supply circuit 315 supplies power to each circuit block. Reference numeral 1313 denotes a controller including an operation unit (not shown), which comprehensively controls the respective circuit blocks. As described above, in the projection type liquid crystal display device, the drive circuit system is very common as a single-panel projector, and the drive circuit system does not particularly burden the drive circuit system and has no RGB mosaic as described above. It is possible to display a color image with a natural texture.

【0130】ところで図27に、本実施形態における液
晶パネルの別形態の部分拡大上面図を示す。ここではマ
イクロレンズ1322の中心真下位置にB画素電極13
26bを配列し、それに対し左右方向にG画素1326
gが交互に並ぶように、上下方向にR画素1326rが
交互に並ぶように配列している。このように配列して
も、絵素を構成するRGB画素ユニットからの反射光が
1つの共通マイクロレンズから出射するように、B光を
垂直入射、R/G光を斜め入射(同角度異方向)とする
ことにより、前例と全く同様な効果を得ることができ
る。また、さらにマイクロレンズ1322の中心真下位
置にR画素を配列しその他の色画素を左右または上下方
向にR画素に対してG,B画素を交互に並ぶようにして
も良い。
FIG. 27 is a partially enlarged top view of another form of the liquid crystal panel in the present embodiment. Here, the B pixel electrode 13 is located just below the center of the micro lens 1322.
26b are arranged, and the G pixels 1326 are arranged in the horizontal direction.
The R pixels 1326r are arranged so as to be alternately arranged in the vertical direction so that g are alternately arranged. Even in this arrangement, the B light is vertically incident, and the R / G light is obliquely incident (same angle and different directions) so that the reflected light from the RGB pixel unit constituting the picture element is emitted from one common microlens. ), The same effect as in the previous example can be obtained. Further, R pixels may be arranged just below the center of the microlens 1322, and G and B pixels may be alternately arranged with respect to the R pixels in the left and right or up and down directions.

【0131】[0131]

【発明の効果】以上説明した本発明によれば、液晶表示
素子のビデオ線を分割したので、回路を挿入する場合に
比べ、チップサイズを小さくでき、低消費電力とするこ
とができ、且つ信頼性が高く、ゴーストのないより高精
細、高コントラストな液晶表示装置を安価で高い信頼性
で生産することが可能になるという種々の効果を奏し得
る。
According to the present invention described above, since the video line of the liquid crystal display element is divided, the chip size can be reduced, the power consumption can be reduced, and the reliability can be reduced as compared with the case where a circuit is inserted. Various effects can be achieved such that it is possible to produce a liquid crystal display device with high performance and high definition and high contrast without ghosts at low cost and with high reliability.

【0132】また、周辺回路としても、液晶表示素子表
面ばかりでなく周辺回路の表面にもPSG絶縁層と反射
メタル電極とを重層してCMPで平坦化することで、液
晶表示装置そのものの信頼性を向上でき、製造上の工程
削減をも可能として、種々の実効的効果を奏し得る。
In addition, as for the peripheral circuit, not only the surface of the liquid crystal display element but also the surface of the peripheral circuit are overlaid with a PSG insulating layer and a reflective metal electrode and planarized by CMP, so that the reliability of the liquid crystal display device itself is improved. Can be improved, and the number of manufacturing steps can be reduced, and various effective effects can be obtained.

【0133】さらに、本発明に関わる投写型液晶表示装
置においては、マイクロレンズ付反射型液晶パネルとそ
れぞれ異なる方向から各原色光を照明する光学系等を用
いて、1つの絵素を構成する1組のRGB画素からの液
晶による変調後の反射光が同一のマイクロレンズを通じ
て出射するようにしたことにより、RGBモザイクの無
い質感の高い良好なカラー画像投写表示が可能となる。
Further, in the projection type liquid crystal display device according to the present invention, one picture element is constituted by using a reflection type liquid crystal panel with microlenses and an optical system for illuminating each primary color light from different directions. Since the reflected light after modulation by the liquid crystal from the set of RGB pixels is emitted through the same microlens, a high quality and good color image projection display without RGB mosaic can be realized.

【0134】また、各画素からの光束はマイクロレンズ
を2回通過してほぼ並行化されるので、開口数の小さい
安価な投影レンズを用いてもスクリーン上で明るい投影
画像を得ることが可能になる。
Further, since the luminous flux from each pixel passes through the microlens twice and is almost parallelized, a bright projected image can be obtained on the screen even if an inexpensive projection lens having a small numerical aperture is used. Become.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明による液晶パネルの駆動回路を示す回路
図である。
FIG. 1 is a circuit diagram showing a driving circuit of a liquid crystal panel according to the present invention.

【図2】本発明による液晶パネルの水平シフトレジスタ
の出力と垂直シフトレジスタの出力とビデオ線とのタイ
ミングの関係図である。
FIG. 2 is a diagram illustrating the relationship between the output of a horizontal shift register, the output of a vertical shift register, and the timing of a video line of a liquid crystal panel according to the present invention.

【図3】本発明による液晶パネルのフィールドリセット
を行った時の垂直シフトレジスタの出力とリセットパル
スと信号線電位との関係図である。
FIG. 3 is a diagram illustrating a relationship between an output of a vertical shift register, a reset pulse, and a signal line potential when performing a field reset of a liquid crystal panel according to the present invention.

【図4】本発明による液晶パネルの水平シフトレジスタ
の出力パルスの一例である。
FIG. 4 is an example of an output pulse of a horizontal shift register of a liquid crystal panel according to the present invention.

【図5】従来の液晶パネルの駆動回路の詳細図の一例で
ある。
FIG. 5 is an example of a detailed view of a conventional liquid crystal panel drive circuit.

【図6】本発明による液晶パネルの駆動回路の詳細図の
一例である。
FIG. 6 is an example of a detailed diagram of a liquid crystal panel drive circuit according to the present invention.

【図7】本発明による液晶パネルのフィールドリセット
を行った時の垂直シフトレジスタの出力とリセットパル
スと信号線電位との関係図である。
FIG. 7 is a diagram showing a relationship between an output of a vertical shift register, a reset pulse, and a signal line potential when performing a field reset of a liquid crystal panel according to the present invention.

【図8】本発明によるCMPにより製造される液晶素子
の断面図である。
FIG. 8 is a sectional view of a liquid crystal device manufactured by CMP according to the present invention.

【図9】本発明による液晶装置の概略的回路図である。FIG. 9 is a schematic circuit diagram of a liquid crystal device according to the present invention.

【図10】本発明による液晶装置のブロック図である。FIG. 10 is a block diagram of a liquid crystal device according to the present invention.

【図11】本発明による液晶装置の入力部のディレイ回
路を含む回路図である。
FIG. 11 is a circuit diagram including a delay circuit of an input unit of the liquid crystal device according to the present invention.

【図12】本発明による液晶装置の液晶パネルの概念図
である。
FIG. 12 is a conceptual diagram of a liquid crystal panel of a liquid crystal device according to the present invention.

【図13】本発明による液晶装置の製造上のエッチング
処理の良否を判断するグラフである。
FIG. 13 is a graph for judging pass / fail of an etching process in manufacturing a liquid crystal device according to the present invention.

【図14】本発明による液晶装置を用いた液晶プロジェ
クターの概念図である。
FIG. 14 is a conceptual diagram of a liquid crystal projector using the liquid crystal device according to the present invention.

【図15】本発明による液晶プロジェクターの内部を示
す回路ブロック図である。
FIG. 15 is a circuit block diagram showing the inside of the liquid crystal projector according to the present invention.

【図16】本発明による投写型液晶表示装置の光学系の
実施形態を示す全体構成図である。
FIG. 16 is an overall configuration diagram showing an embodiment of an optical system of a projection type liquid crystal display device according to the present invention.

【図17】本発明による投写型液晶表示装置の光学系に
用いたダイクロイックミラーの分光反射特性図である。
FIG. 17 is a spectral reflection characteristic diagram of a dichroic mirror used in an optical system of a projection type liquid crystal display device according to the present invention.

【図18】本発明による投写型液晶表示装置の光学系の
色分解照明部の斜視図である。
FIG. 18 is a perspective view of a color separation illumination unit of the optical system of the projection type liquid crystal display device according to the present invention.

【図19】従来のマイクロレンズ付透過型液晶パネルの
部分拡大図である。
FIG. 19 is a partially enlarged view of a conventional transmission type liquid crystal panel with microlenses.

【図20】本発明による液晶パネルの一例を示す断面図
である。
FIG. 20 is a sectional view showing an example of a liquid crystal panel according to the present invention.

【図21】本発明による液晶パネルの色分解・色合成の
原理説明図である。
FIG. 21 is a diagram illustrating the principle of color separation and color synthesis of a liquid crystal panel according to the present invention.

【図22】本発明による液晶パネルの部分拡大図であ
る。
FIG. 22 is a partially enlarged view of a liquid crystal panel according to the present invention.

【図23】本発明による投写型液晶表示装置の投影光学
系を示す部分構成図である。
FIG. 23 is a partial configuration diagram showing a projection optical system of a projection type liquid crystal display device according to the present invention.

【図24】本発明による投写型液晶表示装置のスクリー
ン上投影像の部分拡大図である。
FIG. 24 is a partially enlarged view of a projected image on a screen of the projection type liquid crystal display device according to the present invention.

【図25】本発明による液晶パネルの模式的全体平面図
である。
FIG. 25 is a schematic overall plan view of a liquid crystal panel according to the present invention.

【図26】本発明による投写型液晶表示装置の駆動回路
系を示すブロック図である。
FIG. 26 is a block diagram showing a driving circuit system of the projection type liquid crystal display device according to the present invention.

【図27】本発明による投写型液晶表示装置のスクリー
ン上投影像の部分拡大図である。
FIG. 27 is a partially enlarged view of a projected image on a screen of a projection type liquid crystal display device according to the present invention.

【図28】本出願人による従来のアクティブマトリクス
基板の製造工程図。
FIG. 28 is a manufacturing process diagram of a conventional active matrix substrate by the present applicant.

【図29】本出願人による従来のアクティブマトリクス
基板の製造工程図(続き)。
FIG. 29 is a manufacturing process diagram of a conventional active matrix substrate by the present applicant (continued).

【符号の説明】[Explanation of symbols]

1,2 水平シフトレジスタ 3 垂直シフトレジスタ 4〜11 ビデオ信号線 12〜23 スイッチングMOSトランジスタ 24〜35 垂直信号線 101 リセットパルス 102 信号線電圧 388 制御ボード 389 フィルタ安全スイッチ 453 メインボード 454 液晶パネルドライブヘッドボード 455,456,457 液晶装置 516 ビデオ線 1220 マイクロレンズ(リフロー熱ダレ式) 1251 スペーサー柱 1252 周辺シール部 1301 投影レンズ 1302 マイクロレンズ付液晶パネル 1303 偏光ビームスプリッター(PBS) 1306 ロッド型インテグレータ 1307 楕円リフレクター 1308 アークランプ 1309 スクリーン 1310 パネルドライバー 1311 デコーダー 1312 インターフェース回路 1314 バラスト(アークランプ点灯回路) 1320 マイクロレンズ付液晶パネル 1321 マイクロレンズガラス基板 1322 マイクロレンズ(インデックス分布式) 1323 シートガラス 1324 対向透明電極 1325 液晶 1326 画素電極 1327 アクティブマトリクス駆動回路部 1328 シリコン半導体基板 1329 基本絵素単位 1340 R反射ダイクロイックミラー 1341 B/G反射ダイクロイックミラー 1342 B反射ダイクロイックミラー 1343 高反射ミラー 1350 フレネルレンズ(第2コンデンサーレンズ) 1351 第1コンデンサーレンズ 1, horizontal shift register 3 vertical shift register 4-11 video signal line 12-23 switching MOS transistor 24-35 vertical signal line 101 reset pulse 102 signal line voltage 388 control board 389 filter safety switch 453 main board 454 liquid crystal panel drive head Board 455, 456, 457 Liquid crystal device 516 Video line 1220 Micro lens (reflow heat sag type) 1251 Spacer column 1252 Peripheral seal 1301 Projection lens 1302 Liquid crystal panel with micro lens 1303 Polarizing beam splitter (PBS) 1306 Rod type integrator 1307 Elliptical reflector 1308 Arc lamp 1309 Screen 1310 Panel driver 1311 Decoder 1312 Interface Road 1314 Ballast (arc lamp lighting circuit) 1320 Liquid crystal panel with micro lens 1321 Micro lens glass substrate 1322 Micro lens (index distribution type) 1323 Sheet glass 1324 Opposing transparent electrode 1325 Liquid crystal 1326 Pixel electrode 1327 Active matrix drive circuit section 1328 Silicon semiconductor substrate 1329 Basic picture element unit 1340 R reflection dichroic mirror 1341 B / G reflection dichroic mirror 1342 B reflection dichroic mirror 1343 High reflection mirror 1350 Fresnel lens (second condenser lens) 1351 First condenser lens

───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 2H092 GA59 JA25 JB07 KA03 KA19 MA27 MA37 NA19 NA27 PA01 PA06 PA07 PA08 PA09 PA13 QA15 RA05 5C094 AA03 AA22 BA03 BA43 CA19 DA09 DA13 EB05 ED01 ED05 GA10 HA10 JA20  ──────────────────────────────────────────────────続 き Continued on the front page F term (reference) 2H092 GA59 JA25 JB07 KA03 KA19 MA27 MA37 NA19 NA27 PA01 PA06 PA07 PA08 PA09 PA13 QA15 RA05 5C094 AA03 AA22 BA03 BA43 CA19 DA09 DA13 EB05 ED01 ED05 GA10 HA10 JA20

Claims (10)

【特許請求の範囲】[Claims] 【請求項1】 半導体基板と、これに対向する基板と、
これらの基板間に封入された液晶とを含む液晶表示部を
有し、前記半導体基板の前記液晶側の表面上にマトリク
ス状に形成された画素電極に印加される液晶駆動電圧に
よって液晶をオン/オフさせるマトリクス基板におい
て、 ビデオ線の数が同時書き込み画素数より多いことを特徴
とするマトリクス基板。
A semiconductor substrate, a substrate facing the semiconductor substrate,
A liquid crystal display portion including liquid crystal sealed between these substrates is provided, and the liquid crystal is turned on / off by a liquid crystal driving voltage applied to pixel electrodes formed in a matrix on the liquid crystal side surface of the semiconductor substrate. A matrix substrate to be turned off, wherein the number of video lines is larger than the number of simultaneously written pixels.
【請求項2】 画素電極基板と、これに対向する基板
と、これらの基板間に封入された液晶とを含む液晶表示
部を有し、前記画素電極基板の前記液晶側の表面上にマ
トリクス状に形成された画素電極に印加される液晶駆動
電圧によって液晶をオン/オフさせる液晶表示装置にお
いて、 ビデオ線の数が同時書き込み画素数より多いことを特徴
とする液晶表示装置。
2. A liquid crystal display comprising a pixel electrode substrate, a substrate facing the pixel electrode, and a liquid crystal sealed between these substrates, wherein a matrix-like liquid crystal display portion is provided on a surface of the pixel electrode substrate on the liquid crystal side. 1. A liquid crystal display device in which liquid crystal is turned on / off by a liquid crystal driving voltage applied to a pixel electrode formed in the liquid crystal display device, wherein the number of video lines is larger than the number of simultaneously written pixels.
【請求項3】 サンプリングパルスの遅延量を変化させ
るためのスイッチを有することを特徴とする請求項2記
載の液晶表示装置。
3. The liquid crystal display device according to claim 2, further comprising a switch for changing a delay amount of the sampling pulse.
【請求項4】 請求項2記載の液晶表示装置を用いるこ
とを特徴とする表示装置。
4. A display device using the liquid crystal display device according to claim 2.
【請求項5】 請求項2記載の液晶表示装置を反射型と
して画像信号を表示することを特徴とする液晶プロジェ
クター装置。
5. A liquid crystal projector device, wherein the liquid crystal display device according to claim 2 is a reflection type and displays an image signal.
【請求項6】 前記液晶表示部は、前記画素電極を形成
する半導体基板と、前記分割したビデオ信号線を含むア
クティブマトリクス駆動回路部と、画素電極と、液晶層
と、対向透明電極と、シートガラスとを順次積層した構
造を有することを特徴とする請求項2記載の液晶表示装
置。
6. The liquid crystal display section includes a semiconductor substrate on which the pixel electrodes are formed, an active matrix drive circuit section including the divided video signal lines, a pixel electrode, a liquid crystal layer, a counter transparent electrode, and a sheet. 3. The liquid crystal display device according to claim 2, wherein the liquid crystal display device has a structure in which glass and glass are sequentially laminated.
【請求項7】 前記シートガラス上にマイクロレンズを
形成し、前記マイクロレンズの1つの素子は、前記画素
電極の2つに対して1つ形成することを特徴とする請求
項6記載の液晶表示装置。
7. The liquid crystal display according to claim 6, wherein a micro lens is formed on the sheet glass, and one element of the micro lens is formed for every two of the pixel electrodes. apparatus.
【請求項8】 前記マイクロレンズは、前記シートガラ
ス上のマイクロレンズガラス基板に形成することを特徴
とする請求項7記載の液晶表示装置。
8. The liquid crystal display device according to claim 7, wherein the microlenses are formed on a microlens glass substrate on the sheet glass.
【請求項9】 請求項6乃至8のいずれか1項に記載さ
れた液晶表示装置を反射型として画像信号を表示するこ
とを特徴とする液晶プロジェクター装置。
9. A liquid crystal projector device, wherein the liquid crystal display device according to claim 6 is a reflection type and displays an image signal.
【請求項10】 前記分割したビデオ信号線を含む前記
液晶表示部を3色カラー用に少なくとも3個備え、高反
射ミラーと、青色反射ダイクロイックミラーとで青色光
を分離し、更に赤色反射ダイクロイックミラーと、緑色
/青色反射ダイクロイックミラーで赤色と緑色とを分離
して、前記液晶表示部の各々を投射することを特徴とす
る請求項9記載の液晶プロジェクター装置。
10. A liquid crystal display unit including at least three liquid crystal display units including the divided video signal lines for three colors, separating blue light by a high reflection mirror and a blue reflection dichroic mirror, and further comprising a red reflection dichroic mirror. 10. The liquid crystal projector device according to claim 9, wherein red and green are separated by a green / blue reflecting dichroic mirror and each of the liquid crystal display units is projected.
JP35914598A 1998-12-17 1998-12-17 Liquid crystal display device Pending JP2000180884A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP35914598A JP2000180884A (en) 1998-12-17 1998-12-17 Liquid crystal display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP35914598A JP2000180884A (en) 1998-12-17 1998-12-17 Liquid crystal display device

Publications (1)

Publication Number Publication Date
JP2000180884A true JP2000180884A (en) 2000-06-30

Family

ID=18462983

Family Applications (1)

Application Number Title Priority Date Filing Date
JP35914598A Pending JP2000180884A (en) 1998-12-17 1998-12-17 Liquid crystal display device

Country Status (1)

Country Link
JP (1) JP2000180884A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013037261A (en) * 2011-08-10 2013-02-21 Seiko Epson Corp Electro-optical device, method for driving electro-optical device, and electronic equipment
JP2016200828A (en) * 2016-07-06 2016-12-01 セイコーエプソン株式会社 Electro-optical device and electronic apparatus

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013037261A (en) * 2011-08-10 2013-02-21 Seiko Epson Corp Electro-optical device, method for driving electro-optical device, and electronic equipment
CN102956670A (en) * 2011-08-10 2013-03-06 精工爱普生株式会社 Electro-optical device, method for driving electro-optical device, and electronic apparatus
US9318045B2 (en) 2011-08-10 2016-04-19 Seiko Epson Corporation Electro-optical device, method for driving electro-optical device, and electronic apparatus
JP2016200828A (en) * 2016-07-06 2016-12-01 セイコーエプソン株式会社 Electro-optical device and electronic apparatus

Similar Documents

Publication Publication Date Title
JP3513371B2 (en) Matrix substrate, liquid crystal device and display device using them
JP3445121B2 (en) Matrix substrate, liquid crystal display device and projector using the same
JP3188411B2 (en) Pixel electrode substrate for reflective liquid crystal device, liquid crystal device using the pixel electrode substrate, and display device using the liquid crystal device
JP3571887B2 (en) Active matrix substrate and liquid crystal device
JP3249077B2 (en) Matrix substrate and liquid crystal device
JPH10177371A (en) Matrix substrate, liquid crystal device and display device using them
JP3249079B2 (en) Matrix substrate, liquid crystal display and projection type liquid crystal display
JPH10254370A (en) Display panel and projection type display device using it
JP3279234B2 (en) Method for manufacturing semiconductor device
JPH11125834A (en) Matrix substrate and liquid crystal display device and projection type liquid crystal display device
JPH11126051A (en) Matrix substrate and liquid crystal display device, and projection type liquid crystal display device using them
JPH11133457A (en) Matrix substrate, display device, its manufacture and projection liquid crystal display device
JP2000180884A (en) Liquid crystal display device
JP3230659B2 (en) Semiconductor device, display device substrate, liquid crystal device using the display device substrate, projection type liquid crystal display device, and display device
JP3199311B2 (en) Display device substrate, liquid crystal device using the substrate, display device, projection type liquid crystal display device, and method for manufacturing display device substrate
JPH11135622A (en) Semiconductor device, liquid crystal display device, projection type liquid crystal display device and manufacture
JP3630945B2 (en) Liquid crystal display
JP3423592B2 (en) Display substrate, method of manufacturing the same, liquid crystal display device, and projection type liquid crystal display device
JPH11126035A (en) Display device, liquid crystal display device and liquid crystal projector using the same
JPH11133456A (en) Matrix substrate, liquid crystal display device, display device and liquid crystal projector device using the same
JP3423593B2 (en) Liquid crystal display device, manufacturing method thereof, display device substrate, and projection type liquid crystal display device
JPH11135497A (en) Layer insulation film and manufacture of display device
JP2001147426A (en) Pixel electrode substrate and reflection type liquid crystal device using the same
JP2000330124A (en) Production of electrode substrate and liquid crystal device
JPH11135502A (en) Wiring for semiconductor device, semiconductor device therewith, and manufacture thereof