JPH11125650A - Multiple circuit wiring-testing apparatus - Google Patents
Multiple circuit wiring-testing apparatusInfo
- Publication number
- JPH11125650A JPH11125650A JP9289595A JP28959597A JPH11125650A JP H11125650 A JPH11125650 A JP H11125650A JP 9289595 A JP9289595 A JP 9289595A JP 28959597 A JP28959597 A JP 28959597A JP H11125650 A JPH11125650 A JP H11125650A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- test
- line
- comparator
- signals
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
- Dc Digital Transmission (AREA)
Abstract
Description
【0001】[0001]
【発明の属する技術分野】本発明は、疑似ランダムビッ
トシーケンス(PRBS:Pseudo Random Bit Sequenc
e)の信号を用いた多回線配線試験装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a pseudo random bit sequence (PRBS).
e) The present invention relates to a multi-circuit wiring test apparatus using the signal of e).
【0002】[0002]
【従来の技術】従来技術の例について、図4と図5とを
参照して説明する。図5に示すように、従来の多回線配
線試験装置は、スキャナ93、94と、デジタルマルチ
メータ95と、コントローラ96とで構成している。そ
して、被測定多回線90の配線を試験している。2. Description of the Related Art An example of the prior art will be described with reference to FIGS. As shown in FIG. 5, the conventional multi-line wiring test apparatus includes scanners 93 and 94, a digital multimeter 95, and a controller 96. Then, the wiring of the multi-circuit under test 90 is tested.
【0003】被測定多回線90の一例は、図4に示すよ
うに、コネクタ91と、コネクタ92と、ラッチングリ
レーS1、S2、S3、S4の4段で構成して、n本の
入力と、n本の出力間との配線を接続自在としている。
具体的な使用例としては、電話回線における電話交換機
と各種シミュレータ機器間との配線を切り換えるスイッ
チモジュールがある。As shown in FIG. 4, an example of a multi-circuit under test 90 is composed of a connector 91, a connector 92, and four stages of latching relays S1, S2, S3, and S4. The wiring between the n outputs can be freely connected.
As a specific example of use, there is a switch module for switching wiring between a telephone exchange and various simulator devices on a telephone line.
【0004】次に、従来技術の試験方法について説明す
る。被測定多回線90の内部配線に対応して、コネクタ
51の順番とコネクタ52との対応が1対1となるよう
に予め試験装置側のケーブル配線をしておく。そして、
多回線の各配線の導通のみ試験する場合は、スキャナ9
3とスキャナ94とは、1からn番目まで順にスキャン
させて、デジタルマルチメータにより試験する。ここ
で、スキャナ93とスキャナ94とデジタルマルチメー
タとは、コントローラによりプログラム制御する。Next, a conventional test method will be described. In accordance with the internal wiring of the multi-circuit under test 90, cable wiring on the test apparatus side is performed in advance so that the order of the connectors 51 and the connectors 52 is one-to-one. And
To test only the continuity of each line of the multi-line, use the scanner 9
3 and the scanner 94 are sequentially scanned from the 1st to the nth, and are tested by a digital multimeter. Here, the scanner 93, the scanner 94, and the digital multimeter are program-controlled by a controller.
【0005】次に、多回線の配線相互間のショートも試
験する場合は、例えばスキャナ94を1番目に接続した
状態で、スキャナ93を1〜n番目までスキャンさせ
て、1番目以外にも導通があればその配線とショートし
ていることがわかる。以下同様にして、スキャナ94を
n番目に接続した状態で、スキャナ93を1〜n番目ま
でスキャンさせて、目的以外の番号に導通があれば、そ
の配線とショートまたは誤配線していることがわかる。[0005] Next, when a short circuit between multiple lines is to be tested, for example, the scanner 93 is scanned from the first to the nth in a state where the scanner 94 is connected first, and conduction is performed to other than the first. If there is, it is understood that the wiring is short-circuited. Similarly, with the scanner 94 connected to the nth position, the scanner 93 is scanned from the 1st to the nth position. Recognize.
【0006】この方法では、多回線がn回線あれば、試
験回数はn×n回おこなうことになり、試験するスキャ
ナの接点がON/OFFする回数も大変に多くなる。例
えば、511回線の場合、261121回試験する必要
がある。従って、試験する装置自体の信頼性も高いこと
が必要となる。In this method, if the number of lines is n, the number of tests is n × n, and the number of times the contacts of the scanner to be tested are turned on / off is very large. For example, in the case of 511 lines, it is necessary to perform 2611221 tests. Therefore, it is necessary that the reliability of the device itself to be tested is also high.
【0007】なお、デジタルマルチメータを使用して、
多回線の配線を1本づつ導通試験をおこなう方法は回線
数が少ない場合は簡便であるが、回線数が多い場合は試
験工数が多くなり、また他の配線とのショートや誤配線
のチェックが困難である。By using a digital multimeter,
Conducting a continuity test on multiple wires one by one is easy when the number of lines is small, but when the number of lines is large, the number of test steps increases, and short-circuits with other wires and incorrect wiring can be checked. Have difficulty.
【0008】[0008]
【発明が解決しようとする課題】上記説明のように、従
来の試験方法では試験する回線が多い多回線の場合、配
線相互間のショートを含めて試験すると試験回数が増加
して試験装置自体の信頼性が問題となり、試験時間も長
くなり、装置も大がかりとなるなど実用上の不便があっ
た。そこで、本発明は、こうした問題に鑑みなされたも
ので、その目的は、簡単な回路構成で、多回線の配線試
験が少ない試験回数で確実に導通、配線相互間のショー
トおよび誤配線の試験ができる多回線配線試験装置を提
供することにある。As described above, in the conventional test method, when there are many lines to be tested, when the test including the short circuit between the wirings is performed, the number of tests is increased, and the test apparatus itself is increased. There was a problem with reliability, a long test time, and a large-scale apparatus, which was inconvenient for practical use. Therefore, the present invention has been made in view of such a problem, and an object of the present invention is to provide a simple circuit configuration, conduct a reliable test with a small number of test times for a multi-line wiring test, and to perform a test for short-circuiting between wires and erroneous wiring. It is an object of the present invention to provide a multi-circuit wiring test apparatus that can perform the test.
【0009】[0009]
【課題を解決するための手段】即ち、上記目的を達成す
るためになされた本発明の第1は、PRBSパターン発
生手段の各段から、パラレル出力の信号を被測定多回線
の各回線にそれぞれ与えて、配線の試験を同時にしてい
ることを特徴とした多回線配線試験装置を要旨としてい
る。That is, a first aspect of the present invention, which has been made to achieve the above object, is to transmit a parallel output signal from each stage of the PRBS pattern generating means to each of the multi-circuits to be measured. The gist of the present invention is to provide a multi-circuit wiring test apparatus characterized in that wiring tests are performed simultaneously.
【0010】また、上記目的を達成するためになされた
本発明の第2は、シフトレジスタと加算器とでPRBS
のパターンを発生するPBRSパターン発生手段と、前
記シフトレジスタの各段のパラレル出力を受けて被測定
多回線の回線をそれぞれドライブするラインドライバ
と、前記被測定多回線の回線出力をそれぞれ受けるライ
ンレシーバと、該ラインレシーバの出力を一端に受け、
前記シフトレジスタのパラレル出力を他端に受けてそれ
ぞれ信号の論理比較する比較器と、該比較器のエラー信
号を受けてエラー表示するエラー表示手段と、を具備し
て多回線の配線を試験することを特徴とした多回線配線
試験装置を要旨としている。A second aspect of the present invention, which has been made to achieve the above object, is to provide a shift register and an adder to use a PRBS.
PBRS pattern generating means for generating the pattern of the above, a line driver receiving the parallel output of each stage of the shift register to drive the lines of the multi-measuring line, and a line receiver receiving the line outputs of the multi-measuring line respectively And receiving the output of the line receiver at one end,
The other end of the shift register receives the parallel output of the shift register and performs a logical comparison of signals, and an error display unit that receives an error signal from the comparator and displays an error to test multi-line wiring. The gist is a multi-circuit wiring test apparatus characterized by the above.
【0011】[0011]
【発明の実施の形態】本発明の実施の形態は、下記の実
施例において説明する。DESCRIPTION OF THE PREFERRED EMBODIMENTS Embodiments of the present invention will be described in the following examples.
【0012】[0012]
【実施例】本発明の実施例について、図1〜図4を参照
して説明する。本発明の多回線配線試験装置は、図1に
示すように、PRBS発生部10と、ラインドライバ3
1〜3nと、ラインレシーバ41〜4nと、比較器50
と、ケーブル配線されたコネクタ51、52と、エラー
表示手段60とで構成している。そして、被測定多回線
90の配線を試験している。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described with reference to FIGS. As shown in FIG. 1, the multi-line wiring test apparatus of the present invention includes a PRBS generator 10 and a line driver 3.
1-3n, the line receivers 41-4n, and the comparator 50
, Connectors 51 and 52 wired with cables, and error display means 60. Then, the wiring of the multi-circuit under test 90 is tested.
【0013】最初に、PRBSのパターン発生部とし
て、M系列のパターン発生器について説明する。例え
ば、図3に示すように、7段のシフトレジスタを使用し
たM系列発生器は、オールゼロの状態を除くと127通
りのランダムな状態が記憶でき、またレジスタの内容は
1回シフトするクロックごとに127通りの状態のどれ
かに必ず移行する。そのため、レジスタの初期状態がす
べて0以外のどのような状態になっていても、最大12
7回レジスタをシフトすれば、それまでにレジスタの内
容が必ず初期状態にもどるはずである。 そして、12
7クロックが1周期となり、それ以後同じ系列のデータ
が繰り返し出力される。よって、7段のシフトレジスタ
で実現可能なM系列の最大周期は127であり、n段の
シフトレジスタ11で実現可能なM系列の最大周期は2
n −1である。First, an M-sequence pattern generator will be described as a PRBS pattern generator. For example, as shown in FIG. 3, an M-sequence generator using a seven-stage shift register can store 127 random states except for an all-zero state. Is always shifted to one of the 127 states. Therefore, no matter what the initial state of the register is all states other than 0, a maximum of 12
If the register is shifted seven times, the contents of the register must return to the initial state by then. And 12
Seven clocks constitute one cycle, after which the same series of data is repeatedly output. Therefore, the maximum period of the M sequence that can be realized by the seven-stage shift register is 127, and the maximum period of the M sequence that can be realized by the n-stage shift register 11 is 2
n- 1.
【0014】以下、各構成要素と動作について説明す
る。図1にしめすように、n段のPRBS発生部10の
各段からパラレルに信号を読み出して、ラインドライバ
31〜3nと、比較器50の一端にそれぞれ与えられ
る。Hereinafter, each component and operation will be described. As shown in FIG. 1, signals are read out in parallel from each stage of the n-stage PRBS generator 10 and supplied to the line drivers 31 to 3n and one end of the comparator 50, respectively.
【0015】そして、ラインドライバ31〜3nの出力
信号をケーブル配線されたコネクタ51を介して被測定
多回線90の一方にそれぞれ印加している。また、被測
定多回線90の他方のケーブル配線されたコネクタ52
を介して比較器50の他端にそれぞれ与えている。The output signals of the line drivers 31 to 3n are applied to one of the multi-circuits to be measured 90 via a cable-connected connector 51. Also, the other cable-wired connector 52 of the multi-line under test 90
To the other end of the comparator 50.
【0016】さらに、印加した信号と被試験信号とが比
較器50で一致しない場合はエラーとして、エラー表示
手段60に誤配線や断線をエラ−表示させる。また、ラ
インドライバ31〜3nとして、例えばオープンコレク
タのラインドライバを使用すれば、回線の配線相互間の
ショートをエラーとして検出できる。If the applied signal and the signal under test do not match in the comparator 50, an error is displayed on the error display means 60 as an error. If, for example, an open collector line driver is used as the line drivers 31 to 3n, a short circuit between line wirings can be detected as an error.
【0017】エラー表示手段60の一例は、例えば図2
に示すように、比較器50の各出力信号をORゲート7
1の一端に受け、出力をDフリップフロップ61のD端
子に与え、そのQ出力をORゲート71の他端に接続し
てエラー状態を保持している。また、Dフリップフロッ
プ61の反転Q出力でLEDを点灯してエラー発生を表
示させている。An example of the error display means 60 is shown in FIG.
As shown in the figure, each output signal of the comparator 50 is
1 and an output is applied to the D terminal of the D flip-flop 61, and its Q output is connected to the other end of the OR gate 71 to maintain an error state. The LED is turned on by the inverted Q output of the D flip-flop 61 to indicate that an error has occurred.
【0018】本発明の方式では、7段のシフトレジスタ
を使用したM系列発生器であれば、ランダムなシーケン
スは127クロック分であるので、レジスタの数を追加
して127段とすれば、127回線が127クロックで
1度に導通と誤配線と配線相互間ショートの試験ができ
る。また、9段のシフトレジスタを使用したM系列発生
器であれば、同様にレジスタの数を追加して511段と
すれば、511回線でも511クロックで1度に導通と
誤配線と配線相互間ショートの試験ができる。In the method of the present invention, if the M-sequence generator uses a seven-stage shift register, the random sequence is 127 clocks. A circuit can be tested at once for 127 clocks, and erroneous wiring and short circuit between wirings can be tested. Also, if the M-sequence generator uses a nine-stage shift register, if the number of registers is similarly increased to 511, even if the 511 line is 511 clocks at one time, conduction and erroneous wiring and wiring Can test short.
【0019】つまり、多回線の各回線にパラレルに同時
に与える各試験信号はつねにランダムであり、時系列的
にも1周期はランダムな試験信号であるので、導通試験
と同時に誤配線や他の配線間のショートの試験が確実に
実行でき、しかも最小の試験回数ですむ。That is, since each test signal applied simultaneously to each of the multiple lines in parallel is always random, and one cycle is also a random test signal in time series, erroneous wiring or other wiring is performed simultaneously with the continuity test. Short tests can be executed reliably, and the number of tests is minimized.
【0020】ところで、被測定多回線90の内部接続が
変更される場合は、試験する入力または出力の一方に、
信号の接続に対応してケーブル配線したコネクタを必要
な種類だけ用意することで同様に実施できる。When the internal connection of the multi-circuit under test 90 is changed, one of the input and output to be tested is:
The same can be implemented by preparing only necessary types of connectors wired with cables corresponding to signal connections.
【0021】[0021]
【発明の効果】本発明は、以上説明したような形態で実
施され、以下に記載されるような効果を奏する。即ち、
多回線に同時に与える試験信号は、ランダムであり、時
系列的にもランダムな試験信号であるので、導通試験と
同時に誤配線や他の配線間のショートの試験が確実に実
行でき、しかも最小の試験回数ですむのでその効果は大
である。また、スイッチが必要なスキャナやコントロー
ラが不要なため、低価格で信頼性の高い多回線配線試験
装置とすることができる。The present invention is embodied in the form described above and has the following effects. That is,
The test signal applied to multiple lines at the same time is random and is a random test signal in chronological order, so that a continuity test and a test for erroneous wiring or a short circuit between other wirings can be reliably executed, and the minimum The effect is great because only the number of tests is required. In addition, since a scanner or a controller that requires a switch is not required, a low-cost and highly reliable multi-line wiring test apparatus can be provided.
【図1】本発明の多回線配線試験装置と被測定多回線の
ブロック図である。FIG. 1 is a block diagram of a multi-line wiring test apparatus of the present invention and a multi-line to be measured.
【図2】エラー表示手段の回路図例である。FIG. 2 is a circuit diagram example of an error display means.
【図3】7段のシフトレジスタを使用したPRBS発生
の回路例である。FIG. 3 is a circuit example of PRBS generation using a seven-stage shift register.
【図4】被測定多回線の回路図例である。FIG. 4 is a circuit diagram example of a multi-line to be measured.
【図5】従来の多回線配線試験装置と被測定多回線のブ
ロック図である。FIG. 5 is a block diagram of a conventional multi-line wiring test apparatus and a multi-line to be measured.
10 PRBS発生部 11 シフトレジスタ 20、21 EXOR 31〜3n ドライバ 41〜4n レシーバ 50 比較器 51、52 コネクタ 60 エラー表示手段 90 被測定多回線 DESCRIPTION OF SYMBOLS 10 PRBS generation part 11 Shift register 20, 21 EXOR 31-3n Driver 41-4n Receiver 50 Comparator 51, 52 Connector 60 Error display means 90 Multi-line to be measured
Claims (2)
パラレル出力の信号を被測定多回線の各回線にそれぞれ
与えて、配線の試験を同時にしていることを特徴とした
多回線配線試験装置。1. The PRBS pattern generating means includes:
A multi-circuit wiring test apparatus characterized in that a signal of a parallel output is given to each of the multi-circuits to be measured, and a wiring test is performed simultaneously.
パターンを発生するPBRSパターン発生手段と、 前記シフトレジスタの各段のパラレル出力を受けて被測
定多回線の回線をそれぞれドライブするラインドライバ
と、 前記被測定多回線の回線出力をそれぞれ受けるラインレ
シーバと、 該ラインレシーバの出力を一端に受け、前記シフトレジ
スタのパラレル出力を他端に受けてそれぞれ信号の論理
比較する比較器と、 該比較器のエラー信号を受けてエラー表示するエラー表
示手段と、 を具備して多回線の配線を試験することを特徴とした多
回線配線試験装置。2. A PBRS pattern generating means for generating a PRBS pattern by a shift register and an adder, a line driver receiving parallel outputs of respective stages of the shift register and driving respective multi-measurement lines, A line receiver that receives the line output of the multi-line under test, a comparator that receives the output of the line receiver at one end, and receives the parallel output of the shift register at the other end and compares the logic of each signal; An error display means for receiving an error signal and displaying an error, and testing a multi-line wiring, comprising:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9289595A JPH11125650A (en) | 1997-10-22 | 1997-10-22 | Multiple circuit wiring-testing apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9289595A JPH11125650A (en) | 1997-10-22 | 1997-10-22 | Multiple circuit wiring-testing apparatus |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH11125650A true JPH11125650A (en) | 1999-05-11 |
Family
ID=17745279
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP9289595A Withdrawn JPH11125650A (en) | 1997-10-22 | 1997-10-22 | Multiple circuit wiring-testing apparatus |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH11125650A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012205367A (en) * | 2011-03-24 | 2012-10-22 | Chugoku Electric Power Co Inc:The | Output confirmation method and output confirmation device |
US9423444B2 (en) | 2013-07-29 | 2016-08-23 | Biosense Webster (Israel), Ltd. | Identifying defective electrical cables |
-
1997
- 1997-10-22 JP JP9289595A patent/JPH11125650A/en not_active Withdrawn
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012205367A (en) * | 2011-03-24 | 2012-10-22 | Chugoku Electric Power Co Inc:The | Output confirmation method and output confirmation device |
US9423444B2 (en) | 2013-07-29 | 2016-08-23 | Biosense Webster (Israel), Ltd. | Identifying defective electrical cables |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4216374A (en) | Hybrid signature test method and apparatus | |
US5228042A (en) | Method and circuit for testing transmission paths | |
EP2449391B1 (en) | Programmable protocol generator | |
US5029274A (en) | Apparatus and method for testing the integrity of wiring ensembles | |
US5621741A (en) | Method and apparatus for testing terminal connections of semiconductor integrated circuits | |
JPH01160146A (en) | Apparatus and method for inspection of remote communication wiring | |
JPH05256897A (en) | Ic testing system | |
JP2004048724A (en) | Test device for testing cable under test, apparatus and method for inspecting ethernet(r) network cable | |
JPH11125650A (en) | Multiple circuit wiring-testing apparatus | |
KR100351060B1 (en) | Structure of fault diagnosis system of I/O cards based on PC and Method for generating fault diagnosis test signal in the system | |
JP2002005999A (en) | Semiconductor testing device | |
CN211786041U (en) | Wire connection testing device | |
JPH1164450A (en) | Semiconductor-testing device | |
JP2573651B2 (en) | Signal processing device | |
SU935831A1 (en) | Device for checking correctness of electric cable wiring | |
JP2710182B2 (en) | Detection method of cable connection error in communication device | |
JPH06186302A (en) | Semiconductor device | |
US6553519B1 (en) | Method for detecting signal transfer errors in near real time in a digital system | |
JP2002078130A (en) | Method and apparatus for cable inspection | |
US5130648A (en) | Instrument for checking the operational state of an ic-circuit | |
SU1221663A1 (en) | System for checking wiring | |
KR900007059B1 (en) | Back board assembly checkup circuit | |
JP2001124821A (en) | Test burn-in device and method of controlling test burn- in device | |
CN116794618A (en) | IO interface rapid test system | |
SU1092508A1 (en) | Device for checking logic circuits and finding faults |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20050104 |