JPH11122939A - Inverter controller - Google Patents

Inverter controller

Info

Publication number
JPH11122939A
JPH11122939A JP9281879A JP28187997A JPH11122939A JP H11122939 A JPH11122939 A JP H11122939A JP 9281879 A JP9281879 A JP 9281879A JP 28187997 A JP28187997 A JP 28187997A JP H11122939 A JPH11122939 A JP H11122939A
Authority
JP
Japan
Prior art keywords
inverter
current
load
waveform
alternating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP9281879A
Other languages
Japanese (ja)
Inventor
Yoshitada Hata
良忠 畑
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Stanley Electric Co Ltd
Original Assignee
Stanley Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Stanley Electric Co Ltd filed Critical Stanley Electric Co Ltd
Priority to JP9281879A priority Critical patent/JPH11122939A/en
Publication of JPH11122939A publication Critical patent/JPH11122939A/en
Withdrawn legal-status Critical Current

Links

Landscapes

  • Inverter Devices (AREA)

Abstract

PROBLEM TO BE SOLVED: To reduce inrush current to a load and enable stable operation with a small-capacity inverter by dividing an alternating-current output voltage of an inverter for converting direct currents into alternating currents, into a plurality of voltages through the units of cycle of output waveform, and turning them on/off. SOLUTION: A direct current DC-input goes into a switching section and is converted into an alternating-current there. Field effect transistors Q1-Q4 are divided through a fundamental wave control circuit 4 by the cycle of the waveform of the alternating-current output voltage of an inverter. At the same time as turning on/off which is repeated in the fundamental wave control circuit 4, the output current divided by the cycle of fundamental waveform, for example, 50 or 60 Hz is smoothed at a PWM control circuit 5. As a result, inrush current flowing to a load can be reduced, and stable operation can be performed, even through a small-capacity inverter without damages to circuit parts or actuation of a protective circuit. The number of divisions is increased with the increase in the load current of the inverter and is set only in the initial stage of energization if the filament is warm, similar to the case where the lamp is on and the next inrush current is small.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、市販の一般的なイ
ンバータ、また車載用のインバータの制御に適したイン
バータ制御装置に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a commercially available general inverter and an inverter control device suitable for controlling a vehicle-mounted inverter.

【0002】[0002]

【従来の技術】図4は直流電圧(電力)を交流電圧(電
力)に変換するDC−ACインバータの概略構成を示す
ブロック図である。このインバータは、スイッチング素
子を用いた昇圧回路構成のスイッチング部1と、DC−
AC変換を行うインバータ部2とから構成されている。
2. Description of the Related Art FIG. 4 is a block diagram showing a schematic configuration of a DC-AC inverter for converting a DC voltage (power) into an AC voltage (power). This inverter includes a switching unit 1 having a booster circuit configuration using a switching element and a DC-
And an inverter unit 2 for performing AC conversion.

【0003】図5は上記インバータ部2の詳細を示す回
路構成図である。同図中、Q1〜Q4はN形のFET
で、FETQ1,Q2の直列回路とFETQ3,Q4の
直列回路が並列に接続されている。そして、これらのF
ETQ1〜Q4のオン(ON),オフ(OFF)が制御
回路3により制御され、上記直列回路の各FETの接続
点から矩形波電力が負荷に供給されるようになってい
る。
FIG. 5 is a circuit diagram showing details of the inverter section 2. As shown in FIG. In the figure, Q1 to Q4 are N-type FETs.
Thus, the series circuit of the FETs Q1 and Q2 and the series circuit of the FETs Q3 and Q4 are connected in parallel. And these F
The ON (ON) and OFF (OFF) of the ETQ1 to Q4 are controlled by the control circuit 3, and rectangular wave power is supplied to the load from the connection point of each FET in the series circuit.

【0004】上記のように構成されたインバータにおい
て、スイッチング部1に入力された例えばDC12Vの
直流は、ここで略114Vに昇圧されてインバータ部2
に入力される。そして、インバータ部2により50Hz
あるいは60HzのAC100Vの交流に変換されて出
力される。その際、インバータ部2では、FETQ1と
Q4が同時にオンして且つFETQ2とQ3が同時にオ
フとなり、次にFETQ2とQ3が同時にオンして且つ
FETQ1とQ4が同時にオフとなり、これらのオン,
オフが交互に繰り返されて、図6に示すような0レベル
のある擬似正弦波の交流電圧が出力される。図7は負荷
に流れる出力電流を示す波形図である。
In the inverter configured as described above, for example, a DC voltage of 12 V DC input to the switching unit 1 is boosted to approximately 114 V here, and
Is input to And, 50 Hz by the inverter unit 2
Alternatively, it is converted into a 60 Hz AC 100 V AC and output. At that time, in the inverter section 2, the FETs Q1 and Q4 are simultaneously turned on and the FETs Q2 and Q3 are simultaneously turned off. Then, the FETs Q2 and Q3 are simultaneously turned on and the FETs Q1 and Q4 are simultaneously turned off.
The turning off is alternately repeated, and a pseudo sine wave AC voltage having a zero level as shown in FIG. 6 is output. FIG. 7 is a waveform diagram showing an output current flowing to the load.

【0005】[0005]

【発明が解決しようとする課題】しかしながら、上記の
ような従来のインバータにあっては、出力される交流電
圧が矩形波電圧であるため、コンデンサ,トランス,ラ
ンプ等の負荷の場合は電力供給開始時に大きな突入電流
が流れ、回路部品が破損したり、保護回路が作動して、
正常な動作ができないという問題点があった。
However, in the above-described conventional inverter, since the output AC voltage is a rectangular wave voltage, the power supply starts when a load such as a capacitor, a transformer, or a lamp is used. Sometimes a large inrush current flows, circuit components are damaged, protection circuits are activated,
There was a problem that normal operation could not be performed.

【0006】本発明は、上記のような問題点に着目して
なされたもので、負荷に流れる突入電流を減少させるこ
とができ、容量の小さなインバータで安定した動作が可
能なインバータ制御装置を提供することを目的としてい
る。
SUMMARY OF THE INVENTION The present invention has been made in view of the above problems, and provides an inverter control device capable of reducing an inrush current flowing to a load and capable of performing stable operation with an inverter having a small capacity. It is intended to be.

【0007】[0007]

【課題を解決するための手段】本発明に係るインバータ
制御装置は、次のように構成したものである。
An inverter control device according to the present invention is configured as follows.

【0008】(1)直流電力を交流電力に変換するイン
バータの制御装置において、インバータの交流出力電圧
をその出力波形のサイクル単位で複数に分割してオン,
オフさせる分割制御手段を設けた。
(1) In an inverter control device for converting DC power to AC power, an AC output voltage of the inverter is divided into a plurality of units in a cycle unit of an output waveform, and is turned on.
A division control means for turning off is provided.

【0009】(2)上記(1)の装置において、分割制
御手段はインバータの負荷電流が大きくなる程分割数を
増やすようにした。
(2) In the device of (1), the division control means increases the division number as the load current of the inverter increases.

【0010】(3)上記(1)または(2)の装置にお
いて、分割制御手段は負荷への通電初期のみ一定期間分
割するようにした。
(3) In the device of (1) or (2), the division control means divides the load for a certain period only at the initial stage of energizing the load.

【0011】[0011]

【発明の実施の形態】図1は本発明に係るインバータ制
御装置の回路構成図であり、図4のDC−ACインバー
タのインバータ部2の内部構成を示している。
FIG. 1 is a circuit diagram of an inverter control device according to the present invention, showing the internal structure of an inverter section 2 of the DC-AC inverter shown in FIG.

【0012】図1において、4は図4と同一構成の各F
ETQ1〜Q4のオン,オフを制御する基本波形制御回
路で、図4の制御回路3に相当するものである。5はイ
ンバータの交流出力電圧を図2に示すようにその出力波
形のサイクル単位で複数に分割してオン,オフさせるP
WM制御回路(分割制御手段)である。
In FIG. 1, reference numeral 4 denotes each F having the same configuration as that of FIG.
This is a basic waveform control circuit for controlling ON and OFF of the ETQ1 to Q4, and corresponds to the control circuit 3 in FIG. Reference numeral 5 denotes a P for turning on and off the AC output voltage of the inverter by dividing the AC output voltage of the inverter into a plurality in units of cycles of the output waveform as shown in FIG.
It is a WM control circuit (division control means).

【0013】本実施例においては、従来と同様入力され
た直流は先ずスイッチング部1にて昇圧され、図1の構
成のインバータ部2に入り、交流に変換されて出力され
る。このとき、各FETQ1〜Q4は基本波形制御回路
4により前述のようにして周期的にオン,オフが繰り返
されるが、同時にPWM制御回路5により例えば50H
zあるいは60Hzの基本波形のサイクル単位で複数に
分割され、図3に示すように出力電流が平準化される。
In this embodiment, as in the prior art, the input direct current is first boosted by the switching unit 1, enters the inverter unit 2 having the configuration shown in FIG. 1, is converted into alternating current, and is output. At this time, the FETs Q1 to Q4 are periodically turned on and off by the basic waveform control circuit 4 as described above.
The output current is leveled as shown in FIG. 3 by dividing into a plurality of units of the cycle of the basic waveform of z or 60 Hz.

【0014】このため、負荷に流れる突入電流が減少
し、容量の小さなインバータでも回路部品の破損や保護
回路の作動を招くことなく、安定した動作が可能とな
る。例えば、負荷に定常状態の15倍〜20倍の突入電
流が流れていたものが、1.5倍〜2.0倍程度に電流
が減少し、常に正常な動作が可能となる。
As a result, the inrush current flowing to the load is reduced, and stable operation can be achieved even with an inverter having a small capacity without damaging circuit components or activating the protection circuit. For example, a load in which a rush current of 15 to 20 times the steady state has flowed decreases the current to about 1.5 to 2.0 times, and normal operation is always possible.

【0015】ここで、負荷の状況、例えばコンデンサで
あれば最初は電荷が空であるが一度通電されると電荷が
残っているとか、ランプであれば一度点灯するとフィラ
メントが暖かくなっていて次の通電時には突入電流が小
さくなっているとかの状況を考慮し、分割制御は負荷へ
の通電初期のみ一定期間、例えば最初の5サイクル程度
に設定しても良い。
Here, the load condition, for example, if the capacitor is initially empty, the charge is initially empty but remains charged once energized, or if the lamp is turned on once, the filament becomes warm and the next In consideration of the situation that the inrush current is small at the time of energization, the division control may be set for a certain period only in the initial stage of energization to the load, for example, about the first five cycles.

【0016】また、分割数は、インバータの負荷電流が
大きくなる程増やすようにしても良く、より平準化した
出力電流が得られる。図2に示す例では、前述の114
Vのピーク値V0で半サイクル10msecの出力に対
し、10〜20等分に分割し、その間隔を0.5mse
cとした場合を示している。
The number of divisions may be increased as the load current of the inverter increases, and a more leveled output current can be obtained. In the example shown in FIG.
The output of a half cycle of 10 msec at a peak value V0 of V is divided into 10 to 20 equally, and the interval is set to 0.5 msec.
The case where it is set to c is shown.

【0017】なお、上述の実施例ではFETQ1,Q4
とFETQ2,Q3の組み合わせで各々オン,オフ制御
するようにしたが、PWM制御回路5による分割制御は
FETQ1とQ3のみ、あるいはFETQ2とQ4のみ
でも良い。
In the above embodiment, the FETs Q1 and Q4
And the FETs Q2 and Q3 are controlled to be on and off respectively. However, the division control by the PWM control circuit 5 may be performed only for the FETs Q1 and Q3 or only for the FETs Q2 and Q4.

【0018】また、インバータの出力波形は矩形波とし
た場合について説明したが、本発明は出力波形が正弦波
の場合についても適用することができ、同様の作用効果
が得られる。
Although the case where the output waveform of the inverter is a rectangular wave has been described, the present invention can be applied to the case where the output waveform is a sine wave, and the same operation and effect can be obtained.

【0019】[0019]

【発明の効果】以上のように、本発明によれば、負荷に
流れる突入電流を減少させることができ、容量の小さな
インバータで安定した動作をさせることができるという
効果がある。
As described above, according to the present invention, the inrush current flowing to the load can be reduced, and the stable operation can be performed by the inverter having a small capacity.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 本発明の一実施例を示す回路構成図FIG. 1 is a circuit diagram showing an embodiment of the present invention.

【図2】 実施例のインバータの出力電圧を示す波形図FIG. 2 is a waveform chart showing an output voltage of the inverter according to the embodiment.

【図3】 実施例のインバータの出力電流を示す波形図FIG. 3 is a waveform chart showing an output current of the inverter according to the embodiment.

【図4】 DC−ACインバータの概略を示すブロック
FIG. 4 is a block diagram schematically showing a DC-AC inverter.

【図5】 従来例の回路構成を示す図FIG. 5 is a diagram showing a circuit configuration of a conventional example.

【図6】 従来例のインバータの出力電圧を示す波形図FIG. 6 is a waveform diagram showing an output voltage of a conventional inverter.

【図7】 従来例のインバータの出力電流を示す波形図FIG. 7 is a waveform diagram showing an output current of a conventional inverter.

【符号の説明】[Explanation of symbols]

1 スイッチング部 2 インバータ部 4 基本波形制御回路 5 PWM制御回路(分割制御手段) Q1 FET Q2 FET Q3 FET Q4 FET DESCRIPTION OF SYMBOLS 1 Switching part 2 Inverter part 4 Basic waveform control circuit 5 PWM control circuit (division control means) Q1 FET Q2 FET Q3 FET Q4 FET

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 直流電力を交流電力に変換するインバー
タの制御装置において、インバータの交流出力電圧をそ
の出力波形のサイクル単位で複数に分割してオン,オフ
させる分割制御手段を設けたことを特徴とするインバー
タ制御装置。
1. An inverter control device for converting DC power into AC power, wherein division control means is provided for turning on and off the AC output voltage of the inverter by dividing the AC output voltage into a plurality of units of a cycle of the output waveform. Inverter control device.
【請求項2】 分割制御手段はインバータの負荷電流が
大きくなる程分割数を増やすことを特徴とする請求項1
記載のインバータ制御装置。
2. The division control means increases the number of divisions as the load current of the inverter increases.
Inverter control device as described.
【請求項3】 分割制御手段は負荷への通電初期のみ一
定期間分割することを特徴とする請求項1または2記載
のインバータ制御装置。
3. The inverter control device according to claim 1, wherein the division control means divides the load for a certain period only at the initial stage of energizing the load.
JP9281879A 1997-10-15 1997-10-15 Inverter controller Withdrawn JPH11122939A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9281879A JPH11122939A (en) 1997-10-15 1997-10-15 Inverter controller

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9281879A JPH11122939A (en) 1997-10-15 1997-10-15 Inverter controller

Publications (1)

Publication Number Publication Date
JPH11122939A true JPH11122939A (en) 1999-04-30

Family

ID=17645251

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9281879A Withdrawn JPH11122939A (en) 1997-10-15 1997-10-15 Inverter controller

Country Status (1)

Country Link
JP (1) JPH11122939A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100699589B1 (en) 2006-04-14 2007-03-23 삼성전기주식회사 Inverter Circuit

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100699589B1 (en) 2006-04-14 2007-03-23 삼성전기주식회사 Inverter Circuit

Similar Documents

Publication Publication Date Title
JP2000092856A5 (en)
EP1503491A3 (en) Motor driving apparatus
JPH0956187A (en) Controller of motor for centrifugal apparatus
JPH11305197A (en) Brightness control device for lcd display device
JP6547672B2 (en) Motor device
US6359799B2 (en) Power factor corrector
JPH11122939A (en) Inverter controller
JP4188110B2 (en) PWM drive
JP3261829B2 (en) Inverter device
JP2000262071A (en) Power converter
JPH0965657A (en) Power converter for solar power generation
JP2003257692A (en) Discharge lamp lighting circuit
JP2004282835A (en) Dc-dc converter
JP3379159B2 (en) Discharge lamp lighting device
JP2002283909A (en) Load driving device
JP2005245160A (en) Power converter
JP3054954B2 (en) Condenser AC boost circuit
JPH1023754A (en) Dc power supply apparatus
JPH0950006A (en) Power source device for liquid crystal driving
JP2004166460A (en) Electric motor driving device
JP2000092857A (en) Power conversion device
JPH1056775A (en) Power supply for image forming system
JP2994186B2 (en) Resonant inverter device
JP2001008463A (en) System link inverter device with autonomous operation function
JPH0448160Y2 (en)

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20050104