JPH11122274A - データ通信装置 - Google Patents

Abstract

(57)【要約】 【課題】 バスアービタで各通信アダプタからの信号を
一括して管理して各通信アダプタ間のバス権の調停を高
速に行うこと。 【解決手段】 通信アダプタ３２〜３８をホストバス４
２を介してバスアービタ４４に接続する。各通信アダプ
タ３２〜３８は、バスアービタ４４からの信号により他
の通信アダプタがビジー状態にあるか否かを監視し、か
つバス権要求時に、バス権要求信号をバスアービタ４４
に出力し、バスアービタ４４からバスアクノリッジ信号
を受けたときに、ホストバス４２のバス権を獲得し、バ
スアービタ４４に対してビジー状態にあることを信号を
出力する。バスアービタ４４は各通信アダプタ３２〜３
８からビジー状態に関する信号とバス権要求信号を受
け、バス権要求信号を発生した通信アダプタに対して、
優先順位で選択された指定の通信アダプタに対して、他
の通信アダプタがビジー状態にないことを条件にアクテ
ィブのバスアクノリッジ信号を出力する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、データ通信装置に
係り、特に、ルータ、交換機（スイッチ）などに適応で
きる多送受信チャンネルデータ通信装置として、半導体
集積回路装置（ＬＳＩ）で構成するに好適なデータ通信
装置に関する。

【０００２】

【従来の技術】従来のデータ通信装置としては、例えば
図２に示すものが知られている。図２において、データ
通信装置は、データ通信アダプタ１０、ホストマイクロ
プロフェッサ（ＭＰＵ）１２、通信アダプタとしての他
のバスマスタ１４、１６、送受信データ格納用メモリ１
８を備えて構成されている。データ通信アダプタ１０
は、内部バスアービタ（バス調停回路）２０、データバ
スインタフェース２２、ＤＭＡ（Ｄｉｒｅｃｔ Ｍｅｍ
ｏｒｙ Ａｃｃｅｓｓ）コントローラ２４、受信器Ｒ
１、Ｒ２、送信器Ｔ１、Ｔ２を備えて構成されており、
受信器Ｒ１、Ｒ２がそれぞれ受信データラインＲｘ１、
Ｒｘ２に接続され、送信器Ｔ１、Ｔ２がそれぞれ送信デ
ータラインＴｘ１、Ｔｘ２に接続され、データバスイン
タフェース２２がバス制御信号線２６に接続されている
とともにバスライン（データバス、アドレスバス）２８
に接続されている。

【０００３】データ通信アダプタ１０は、ＤＭＡ（Ｄｉ
ｒｅｃｔ Ｍｅｍｏｒｙ Ａｃｃｅｓｓ）の要求が発生
したときに、内部バスアービタ２０からアクティブのバ
ス権要求信号ＢＲＱをホストマイクロプロフェッサ１２
に出力してバス権を要求する。この要求に応答して、ホ
ストマイクロプロフェッサ１２から出力されるバスアク
ノリッジ信号ＢＡＣＫがアクティブになると、内部バス
アービタ２０はビジー信号ＢＵＳＹをモニタし、ビシー
信号ＢＵＳＹのレベルが、“Ｈ”レベル（インアクティ
ブ）のときには、バス権を獲得する。バス権を獲得した
ときには、通信アダプタ１０は、ビジー信号ＢＵＳＹの
レベルを、“Ｌ”レベル（アクティブ）にしてバスマス
タ１４に対してバス権を使用中であることを示す。そし
て、ＤＭＡコントローラ２４はデータバスインタフェー
ス２２を介してＤＭＡ転送を開始する。すなわち、デー
タバス２８を介してＤＭＡコントローラ２４と送受信デ
ータ格納用メモリ１８間で送受信データのＤＭＡ転送が
行われる。

【０００４】一方、ＤＭＡコントローラ２４からバス権
の要求がなく、ホストマイクロプロフェッサ１２からア
クティブのバスアクノリッジ信号ＢＡＣＫが入力された
ときには、内部バスアービタ２０はバスイネーブル出力
信号ＢＥＯ１をアクティブにして他のバスマスタ１４に
バスアクノリッジ信号ＢＡＣＫを伝達する。このときバ
スマスタ１４がバス権を要求したときにはバスマスタ１
４がバス権を獲得することになる。一方、バスマスタ１
４がバス権を要求しないときには、バスマスタ１４はバ
スイネーブル出力信号ＢＥＯ２をアクティブにして他の
バスマスタ１６にバスアクノリッジ信号ＢＡＣＫを伝達
する。このときバスマスタ１６がバス権を要求したとき
にはバスマスタ１６がバス権を獲得することになる。ま
た、バスマスタ１６がバス権を要求しないときには、バ
スマスタ１６はバスイネーブル出力信号ＢＥＯ３をアク
ティブにして他のバスマスタ（図示省略）にバスアクノ
リッジ信号ＢＡＣＫを伝達する。このように、従来のデ
ータ通信装置においては、バス権を要求しないときに
は、バスイネーブル出力信号を利用してバス権を順次下
位のバスマスタに転送するディジーチェーンを構成する
ようになっている。

【０００５】

【発明が解決しようとする課題】従来のデータ通信装置
においては、複数の通信アダプタを使用して多チャンネ
ル送受信データを処理するに際して、バスイネーブル出
力信号を利用してバス権の調停を行うようにしているた
め、データ通信アダプタ１０よりも下位となるバスマス
タほどバス権を獲得するまでに時間を要し処理速度が低
下する。さらに、各通信アダプタ（バスマスタ）がディ
ジーチェーンを構成するように接続されているため、処
理の優先順位が固定化され、各通信アダプタの処理の順
位を任意に変更することができない。

【０００６】本発明の目的は、通信アダプタ間のバス権
の調停を高速に実行することができるデータ通信装置を
提供することにある。

【０００７】

【課題を解決するための手段】前記目的を達成するため
に、本発明は、通信回線及びホストバスを介してデータ
の授受を行う複数の通信アダプタと、前記ホストバスを
介して前記各通信アダプタに接続されて前記ホストバス
のバス権を調停するバスアービタとを備え、前記各通信
アダプタは、前記バスアービタからの信号により他の通
信アダプタがビジー状態にあるか否かを監視し、かつバ
ス権要求時にバス権要求信号を前記バスアービタに出力
し、前記バスアービタからバスアクノリッジ信号を受け
たときに前記ホストバスのバス権を獲得するとともに前
記バスアービタに対して自局がビジー状態にあることを
示す信号を出力してなり、前記バスアービタは、前記各
通信アダプタからビジー状態に関する信号とバス権要求
信号を受けて、バス権要求信号を発生した通信アダプタ
に対して優先順位に従ってバスアクノリッジ信号の出力
順位を設定し、この設定に従って選択された指定の通信
アダプタに対して少なくとも他の通信アダプタがビジー
状態にないことを条件にバスアクノリッジ信号を出力し
てなるデータ通信装置を構成したものである。

【０００８】前記通信装置を構成するに際しては、複数
の通信アダプタとパスアービタの他に、ホストバスに接
続されて各通信アダプタの送受信に関連するデータを処
理するとともにパスアービタからの信号に応答してホス
トアクノリッジ信号を出力するホストプロセッサを備え
たものにも適応することができる。この場合、各通信ア
ダプタは、バスアービタからビジー入力信号を受けて他
の通信アダプタがビジー状態にあるか否かを監視するよ
うに構成し、バスアービタは、各通信アダプタからビジ
ー出力信号とバス権要求信号を受けて、バス権要求信号
を発生した通信アダプタに対して優先順位にしたがって
バスアクノリッジ信号の出力順位を設定するように構成
することもできる。

【０００９】また前記データ通信装置を構成するに際し
ては、バスアービタとして以下の要素を有するもので構
成することができる。

【００１０】（１）各通信アダプタからのビジー出力信
号を監視して他の通信アダプタがビジー状態にあるか否
かを示すビジー入力信号を前記各通信アダプタに出力す
るビジー信号発生回路と、前記各通信アダプタからのバ
ス権要求信号に応答して各バス権要求信号の優先順位を
判定し、この判定結果に従って指定の通信アダプタを選
択するための優先順位出力信号を前記各通信アダプタに
対応付けて出力する優先順位判定回路と、前記各通信ア
ダプタの出力信号を監視して、他の通信アダプタがビジ
ー状態でなく、且つ他の通信アダプタからバス権要求信
号が出力されていないかあるいは他の通信アダプタに対
してアクノリッジ信号が出力されていないことを条件
に、前記優先順位判定回路からの優先順位出力信号で指
定された通信アダプタに対してのみバスアクノリッジ信
号を出力するバスアクノリッジ信号発生ステートマシン
回路とから構成されてなる。

【００１１】（２）各通信アダプタからのビジー出力信
号を監視して他の通信アダプタがビジー状態にあるか否
かを示すビジー入力信号を前記各通信アダプタに出力す
るビジー信号発生回路と、前記各通信アダプタからビジ
ー出力信号とバス権要求信号を受けて前記いずれかの通
信アダプタがビジー状態にあること又は前記いずれかの
通信アダプタからバス権要求信号が出力されていること
を条件に前記ホストプロセッサに対してホストバスアク
ノリッジ信号を出力するホストバスアクノリッジ信号発
生回路と、前記各通信アダプタからのバス権要求信号に
応答して各バス権要求信号の優先順位を判定し、この判
定結果に従って指定の通信アダプタを選択するための優
先順位出力信号を前記各通信アダプタに対応付けて出力
する優先順位判定回路と、前記各通信アダプタと前記ホ
ストプロセッサの出力信号を監視して、前記ホストプロ
セッサからホストアクノリッジ信号が発生し、他の通信
アダプタがビジー状態でなく、且つ他の通信アダプタか
らバス権要求信号が出力されていないかあるいは他の通
信アダプタに対してアクノリッジ信号が出力されていな
いことを条件に、前記優先順位判定回路からの優先順位
出力信号で指定された通信アダプタに対してのみバスア
クノリッジ信号を出力するバスアクノリッジ信号発生ス
テートマシン回路とから構成されてなる。

【００１２】また、各通信アダプタには、バス権要求信
号出力端子と、バスアクノリッジ信号入力端子と、ビジ
ー出力信号端子と、ビジー入力信号端子とを備えている
ことが望ましい。

【００１３】前記した手段によれば、バスアービタが各
通信アダプタからの信号を一括して管理するようにして
いるため、通信アダプタ間のバス権の調停を高速に行う
ことができる。

【００１４】

【発明の実施の形態】以下、本発明の一実施形態を図面
に基づいて説明する。

【００１５】図１は本発明の一実施形態を示すデータ通
信装置の全体構成図である。図１において、データ通信
装置は、８チャンネルのシリアルインタフェース（Ｉ／
Ｆ）３０、通信アダプタ３２、３４、３６、３８、ホス
トプロセッサ４０、ホストバス４２、バスアービタ４
４、送受信バッファ（外部メモリ）４６を備えて構成さ
れている。

【００１６】シリアルインタフェース３０は、データ通
信システムのＯＳＩ（Ｏｐｅｎ Ｓｙｓｔｅｍ Ｉｎｔ
ｅｒｃｏｎｎｅｃｔｉｏｎ）参照モデルにおけるＰＨＹ
（ＰＨＹｓｉｃａｌ）層の機能を実現するもので、送受
信クロックの同期化、信号の位相、振幅補正、通信路の
故障検出などを行うようになっている。ＯＳＩ参照モデ
ルにおいて、データリンク層におけるＬＬＣ（Ｌｏｇｉ
ｃａｌ Ｌｉｎｋ Ｃｏｎｔｒｏｌ）層は論理的なリン
クの設定と開放、フレームの再送制御、フレームやセル
の流量制御などステーション間のフレーム、セル送受信
の制御を行うようになっている。また、ＭＡＣ（Ｍｅｄ
ｉａ Ａｃｃｅｓｓ Ｃｏｎｔｒｏｌ）層はステーショ
ン間の媒体アクセス制御および伝送路の異常検出などの
機能を備えている。

【００１７】通信アダプタ３２〜３８は２組の全２重送
受信チャンネル用のデータ通信アダプタとして、ハード
ウエアによりＭＡＣ層の機能を実現するように構成され
ており、シリアルインタフェース３０を介して８チャン
ネルの通信回線に接続されているとともに、各通信アダ
プタ共通のホストバス４２に接続されている。そして各
通信アダプタ３２〜３８はホストバス４２を介して、ホ
ストプロセッサ４０、バスアービタ４４、送受信バッフ
ァ４６とデータの授受を行うようになっている。ホスト
バス４２のバス権はバスアービタ４４によって調停され
るようになっており、通信アダプタ３２〜３８のうちバ
ス権を獲得した通信アダプタは、内蔵のＤＭＡ（Ｄｉｒ
ｅｃｔ Ｍｅｍｏｒｙ Ａｃｃｅｓｓ）コントローラに
より、ホストバス４２を介して送受信バッファ４６との
間で送受信データのＤＭＡ転送を行うようになってい
る。

【００１８】具体的には、各通信アダプタ３２〜３８
は、図３に示すように、それぞれ２組の全２重送受信デ
ータ端子ＴＤ０、ＲＤ０、ＴＤ１、ＲＤ１、ビジー出力
信号端子ＢＵＳＹ０、ビジー入力信号端子ＢＵＳＹＩ、
バス権要求信号端子ＢＵＳＲＥＱ、バスアクノリッジ信
号端子ＢＵＳＡＣＫを備えており、全２重送受信データ
端子がシリアルインタフェース３０に接続され、ビジー
出力信号端子、ビジー入力信号端子、バス権要求信号端
子、バスアクノリッジ信号端子がバスアービタ４４に接
続されている。そして各通信アダプタ３２〜３８は、バ
スアービタ４４からビジー入力信号を受けて他の通信ア
ダプタがビジー状態にあるか否かを監視し、かつバス権
要求時にバス権要求信号をバスアービタ４４に出力し、
バスアービタ４４からバスアクノリッジ信号（バス権許
可信号）を受けたときにホストバス４２のバス権を獲得
するとともに、バスアービタ４４に対して自局がビジー
状態にあることを示すビジー出力信号を出力するように
構成されている。

【００１９】バスアービタ４４は、各通信アダプタ３２
〜３８からビジー状態に関する信号（ビジー出力信号）
とバス権要求信号を受けて、バス権要求信号を発生した
通信アダプタに対して優先順位にしたがってバスアクノ
リッジ信号の出力順位を設定し、この設定にしたがって
選択された指定の通信アダプタに対して少なくとも他の
通信アダプタがビジー状態にないことを条件にアクティ
ブのバスアクノリッジ信号を出力するように構成されて
いる。

【００２０】具体的には、バスアービタ４４は、ビジー
信号発生回路４８、バス権要求信号発生回路５０、バス
アクノリッジ信号発生回路５２を備えて構成されてい
る。

【００２１】ビジー信号発生回路４８は、図４に示すよ
うに、アンドゲード５４、オアゲート５６を備えて構成
されており、アンドゲート５４には自局のビジー出力信
号と他局のビジー出力信号が入力されており、オアゲー
ト５６の一方の端子には自局のビジー出力信号が入力さ
れている。このビジー信号発生回路４８は各通信アダプ
タに対応して設けられており、バスアービタ４４は、各
通信アダプタ３２〜３８からのビジー出力信号を監視し
て他の通信アダプタがビジー状態にあるか否かを示すビ
ジー入力信号を各通信アダプタ３２〜３８に出力するよ
うになっている。この場合、他局のビジー出力信号がビ
ジー状態を示すとき、すなわちノンアクティブ（Ｌ）
で、かつ自局がノンビジー（Ｈ）のときにはビジー入力
信号はアクティブとなり、自局がビジー状態のときには
自局のビジー入力信号はノンアクティブとなるようにな
っている。そしてビジー信号発生回路４８は、各通信ア
ダプタのビジー出力信号ＢＳＯＮ〔４：１〕（４〜１の
数字のうちいずれかの数字が用いられること）からビジ
ー入力信号ＢＳＩＮ〔４：１〕を生成するに際して、ビ
ジー出力信号ＢＳＯＮ〔４：１〕は以下の論理式にした
がって生成されるようになっている。

【００２２】

【数１】

【００２３】なお、上記論理式において、ＢＳＯ［４：
１］の否定論理信号はＢＳＯＮ［４：１］としたが、本
実施形態では否定論理はこの記号を用いることとし、否
定論理は正論理の信号名に“Ｎ”を付している。

【００２４】バス権要求信号発生回路５０は、図５に示
すように、ホストバスアクノリッジ信号発生回路とし
て、アンドゲート５８、６０を備えて構成されており、
アンドゲート５８には各通信アダプタ３２〜３８からバ
ス権要求信号ＢＲＱＮ１〜４が入力され、アンドゲート
６０には各通信アダプタ３２〜３８からビジー入力信号
ＢＳＯＮ１〜４が入力されている。すなわちバス権要求
信号発生回路５０は、各通信アダプタ３２〜３８からビ
ジー出力信号とバス権要求信号を受けて、いずれかの通
信アダプタがビジー状態にあることまたはいずれかの通
信アダプタからバス権要求信号が出力されていることを
条件にホストプロセッサ４０に対してアクティブ
（“Ｌ”レベル）のホストバスアクノリッジ信号ＢＲＱ
ＮＯを出力するようになっている。この場合の論理式を
以下に示す。

【００２５】

【数２】

【００２６】バスアクノリッジ信号発生回路５２は、図
６に示すように、優先順位判定回路６２、バスアクノリ
ッジ信号発生ステートマシーン回路６４を備えて構成さ
れており、優先順位判定回路６２に各通信アダプタ３２
〜３８からバス権要求信号が入力され、バスアクノリッ
ジ信号発生ステートマシーン回路６４には各通信アダプ
タ３２〜３８からビジー出力信号、バス権要求信号が入
力されているとともに、ホストバスアクノリッジ信号Ａ
ＳＡＣＫＯ、タイミング同期用クロックＣＬＫ、初期化
用リセット信号ＲＥＳＥＴが入力されている。

【００２７】優先順位判定回路６２は、図７に示すよう
に、各通信アダプタ３２〜３８からのバス権要求信号Ｂ
ＲＱＮ１〜４に応答して各バス権要求信号の優先順位を
判定し、この判定結果にしたがって選択された指定の通
信アダプタを選択するための優先順位出力信号ＢＡＫＯ
Ｎ１〜４を各通信アダプタ３２〜３８に対応づけてバス
アクノリッジ信号発生ステートマシーン回路６４に出力
するようになっている。この優先順位判定回路６２は、
通信アダプタ３２〉通信アダプタ３４〉通信アダプタ３
６〉通信アダプタ３８の順序に優先順位を設定した場
合、次の表１に示す論理値を取るように組み合わせ回路
で構成される。

【００２８】

【表１】

【００２９】表１の優先順位で優先順位判定回路６２を
構成するに際しては、図８に示すような回路構成で優先
順位判定回路６２−１を実現することができる。この優
先順位判定回路６２−１はノンインバーティングドライ
バ６６、２入力ナンドゲート６８、３入力アンドゲート
７０、４入力アンドゲート７２を備えて構成されてい
る。なお、丸印の入力は否定論理（負論理）入力を示し
ている。優先順位判定回路６２−１において、バス権要
求信号ＢＲＱ１がドライバ６６、２入力ナンドゲート６
８、３入力アンドゲート７０、４入力アンドゲート７２
にそれぞれ入力され、バス権要求信号ＢＲＱ２が２入力
ナンドゲート６８、３入力アンドゲート７０、４入力ア
ンドゲート７２に入力され、バス権要求信号ＢＲＱ３が
３入力アンドゲート７０、４入力アンドゲート７２に入
力され、バス権要求信号ＢＲＱ４が４入力アンドゲート
７２にのみ入力されている。そしてドライバ６６から
は、優先順位第１位の優先順位出力信号ＢＡＫＯＮ１−
１が出力され、２入力ナンドゲート６８からは優先順位
第２位の優先順位出力信号ＢＡＫＯＮ２−１が出力さ
れ、３入力アンドゲート７０からは、優先順位第３位の
優先順位出力信号ＢＡＫＯＮ３−１が出力され、４入力
アンドゲート７２からは、優先順位第４位の優先順位出
力信号ＢＡＫＯＮ４−１が出力されようになっている。

【００３０】一方、バスアクノリッジ信号発生ステート
マシーン回路６４は、図７に示すように、３入力オアゲ
ート８０、８２、８４、８６、５入力アンドゲート８
８、９０、９２、９４、２入力アンドゲート９６、９
８、１００、１０２、タイミング調整を行うＳ／Ｒエッ
ジ・フリップフロップ１０４、１０６、１０８、１１
０、Ｄ（ディレイ）フリップフロップ１１２、１１４、
１１６、１１８を備えて構成されており、フリップフロ
ップ１０４〜１１０のセット入力条件およびリセット入
力条件は次式で表わされるようになっている。ただし、
優先順位判定回路６２の出力信号ＢＡＫＯＮ［４：１］
は正（アクティブハイ）論理である。

【００３１】

【数３】

【００３２】ここで、通信アダプタ３２に着目すると、
優先順位出力信号ＢＡＫＯＮ１のレベルが“Ｈ”レベル
で、かつ他の全ての通信アダプタ３４、３６、３８の信
号として、少なくともバスアクノリッジ信号かバス権要
求信号のどちらかかがインアクティブのとき（ＢＲＱＮ
ｎ＋ＢＡＫＮｎ＝“１”：ｎ＝２〜４）、セット信号Ｓ
１のレベルが“Ｈ”レベルになり、バスアクノリッジ信
号ＢＡＫＮ１はアクティブ状態に遷移する。

【００３３】また、自局のバス権要求信号、ビジー出力
信号が共にインアクティブ（“Ｈ”レベル）のとき、リ
セット信号Ｒ１のレベルは“Ｈ”レベルになり、自局の
バスアクノリッジ信号はノンアクティブ状態に遷移す
る。すなわち、バスアクノリッジ信号発生ステートマシ
ーン回路６４は、各通信アダプタ３２〜３８、ホストプ
ロセッサ４０の出力信号を監視して、ホストプロセッサ
４０からホストアクノリッジ信号が発生し、他の通信ア
ダプタがビジー状態でなく、かつ他の通信アダプタから
バス権要求信号が出力されていないかあるいは他の通信
アダプタに対してアクノリッジ信号が出力されていない
ことを条件に、優先順位判定回路６２から出力された優
先順位出力信号で指定された通信アダプタに対してのみ
バスアクノリッジ信号を出力するようになっている。

【００３４】次に、本実施形態の動作を図９のタイムチ
ャートにしたがって説明する。本実施形態では、各種バ
スアービトレーション信号はクロックＣＬＫの立ち上が
りに同期するものとする。また説明の便宜上、通信アダ
プタは２台の通信アダプタ３２、３４で構成される場合
を示す。

【００３５】まず、バス権要求信号ＢＲＱＮ１がタイミ
ング２でアクティブ（“Ｌ”レベル）になり、バスアク
ノリッジ信号ＢＡＫＮ１がタイミング４で“Ｌ”レベル
になると、通信アダプタ３４は自局のビジー出力信号Ｂ
ＳＯＮ１のレベルを“Ｌ”レベルにすると同時に、ＤＭ
Ａ転送を開始する。このとき、他の通信アダプタ３４の
ビジー入力信号ＢＳＩＮ２のレベルが“Ｌ”レベルにな
る。

【００３６】しかる後、タイミング６において、バス権
要求信号ＢＲＱＮ２がアクティブ（アサート）の状態に
なると、まだ通信アダプタ３２にバス権が占有されてい
るため、待機状態となる。そしてタイミング８におい
て、バス権要求信号ＢＲＱＮ１がインアクティブ（ネゲ
ート）の状態になると、タイミング１０においてバスア
クノリッジ信号ＢＡＫＮ１がインアクティブの状態にな
り、ビジー出力信号ＢＳＯＮ１、ビジー入力信号ＢＳＩ
Ｎ２がインアクティブの状態となる。このとき、ホスト
バスアクノリッジ信号がアクティブ（“Ｌ”レベル）の
ままであれば、バスアクノリッジ信号ＢＡＫＮ２がアク
ティブ状態になるとともに、ビジー出力信号ＢＳＯＮ２
がアクティブ状態となり、ビジー入力信号ＢＳＩＮ１が
アクティブ状態となる。

【００３７】次に、タイミング１１において、優先順位
第１位のバス権要求信号ＢＲＱＮ１が再びアクティブ状
態になると、適切な区切りで通信アダプタ３２のＤＭＡ
転送が中断され、タイミング１３において、バスアクノ
リッジ信号ＢＡＫＮ２がインアクティブの状態となり、
バスアクノリッジ信号ＢＡＫＮ１はアクティブの状態と
なる。そして同じタイミングにおいて、まずビジー出力
信号ＢＳＯＮ２がインアクティブの状態となり、ビジー
入力信号ＢＳＩＮ１もインアクティブ（“Ｈ”レベル）
となる。このようにして、ビジー出力信号ＢＳＯＮ１が
アクティブ状態になるとともに、ビジー入力信号ＢＳＩ
Ｎ２がアクティブ状態となる。

【００３８】このように、本実施形態においては、バス
アービタ４４が各通信アダプタ３２〜３８からの信号を
一括して管理し、バス権要求信号を発生した通信アダプ
タに対して、優先順位にしたがってバスアクノリッジ信
号の出力順位を設定し、この設定にしたがって選択され
た指定の通信アダプタに対して、少なくとも他の通信ア
ダプタがビジー状態にないことを条件にアクティブのバ
スアクノリッジ信号を出力するようにしているため、各
通信アダプタ間で競合が生じることなく、円滑にかつ高
速にバス権の調停を行うことができる。

【００３９】また優先順位設定回路６２の優先順位をＢ
ＲＱ２〉ＢＲＱ３〉ＢＲＱ４〉ＢＲＱ１と設定したとき
には、図１０に示すような優先順位判定回路６２−２に
よって論理回路を構成することができる。この場合、バ
ス権要求信号ＢＲＱ２がドライバ６６、２入力ナンドゲ
ート６８、３入力アンドゲート７０、４入力アンドゲー
ト７２に入力され、バス権要求信号ＢＲＱ３が２入力ナ
ンドゲート６８、３入力アンドゲート７０、４入力アン
ドゲート７２に入力され、バス権要求信号ＢＲＱ４が３
入力アンドゲート７０、４入力アンドゲート７２に入力
され、バス権要求信号ＢＲＱ１が４入力アンドゲート７
２のみに入力されてことになる。

【００４０】また優先順位判定回路６２としてプログラ
マブルな構成としたときには、図１１に示すような回路
構成を採用することができる。

【００４１】プログラマブル優先順位判定回路は、図８
に示す優先順位判定回路６２−１、図１０に示す優先順
位判定回路６２−２、セレクタ１２０を備えて構成され
ている。セレクタ１２０は優先順位判定回路６２−１、
６２−２からの信号をそれぞれ入力し、入力した信号を
切替信号ＰＬの値に応じて選択して出力するようになっ
ている。例えば、切替信号ＰＬの値が“１”のときに
は、出力ＢＡＫＯＮ１〜４として、優先順位出力信号Ｂ
ＡＫＯＮ１−１〜４−１を選択して出力し、ＰＬの値が
“０”のときには、出力信号ＢＡＫＯＮ１〜４として、
優先順位出力信号ＢＡＫＯＮ１−２〜４−２を選択して
出力するようになっている。

【００４２】また本実施形態においては、各通信アダプ
タ３２〜３８には、バス権要求信号出力端子、バスアク
ノリッジ信号入力端子、ビジー出力信号端子、ビジー入
力信号端子をそれぞれ１本ずつ備えているため、データ
通信装置を半導体集積回路装置として構成することが容
易となる。

【００４３】

【発明の効果】以上説明したように、本発明によれば、
バスアービタで各通信アダプタからの信号を一括して管
理し、バス権要求信号を発生した通信アダプタに対して
優先順位にしたがってバスアクノリッジ信号の出力順位
を設定し、この設定にしたがって選択された指定の通信
アダプタに対して少なくとも他の通信アダプタがビジー
状態にないことを条件にバスアクノリッジ信号を出力す
るようにしたため、各通信アダプタ間で競合が生じるこ
となく各通信アダプタ間のバス権の調停を高速に行うこ
とができる。

【図面の簡単な説明】

【図１】本発明の一実施形態を示すデータ通信装置の全
体構成図である。

【図２】従来例の全体構成図である。

【図３】バスアービタと各通信アダプタの構成を説明す
るための図である。

【図４】ビジー信号発生回路のブロック構成図である。

【図５】バス権要求信号発生回路のブロック構成図であ
る。

【図６】バスアービタの内部構成を説明するためのブロ
ック構成図である。

【図７】バスアクノリッジ信号発生回路の回路構成図で
ある。

【図８】優先順位判定回路のブロック構成図である。

【図９】本発明の動作を説明するためのタイムチャート
である。

【図１０】他の優先順位判定回路のブロック構成図であ
る。

【図１１】プログラマブル優先順位判定回路のブロック
構成図である。

【符号の説明】

３０ ８チャンネルシリアルインタフェース ３２、３４、３６、３８ 通信アダプタ ４０ ホストプロセッサ ４２ ホストバス ４４ バスアービタ ４６ 送受信バッファ ４８ ビジー信号発生回路 ５０ バス権要求信号発生回路 ５２ バスアクノリッジ信号発生回路 ６２ 優先順位判定回路 ６４ バスアクノリッジ信号発生ステートマシーン回路

───────────────────────────────────────────────────── フロントページの続き (72)発明者 久保木 茂雄 茨城県日立市幸町三丁目１番１号 株式会 社日立製作所日立工場内 (72)発明者 安島 嘉昭 茨城県日立市幸町三丁目２番１号 日立エ ンジニアリング株式会社内 (72)発明者 市毛 啓司 茨城県日立市幸町三丁目１番１号 株式会 社日立製作所日立工場内 (72)発明者 降旗 信義 東京都小平市上水本町五丁目22番１号 株 式会社日立マイコンシステム内

Claims (6)

【特許請求の範囲】
1. 【請求項１】 通信回線及びホストバスを介してデータ
   の授受を行う複数の通信アダプタと、前記ホストバスを
   介して前記各通信アダプタに接続されて前記ホストバス
   のバス権を調停するバスアービタとを備え、 前記各通信アダプタは、前記バスアービタからの信号に
   より他の通信アダプタがビジー状態にあるか否かを監視
   し、かつバス権要求時にバス権要求信号を前記バスアー
   ビタに出力し、前記バスアービタからバスアクノリッジ
   信号を受けたときに前記ホストバスのバス権を獲得する
   とともに前記バスアービタに対して自局がビジー状態に
   あることを示す信号を出力してなり、 前記バスアービタは、前記各通信アダプタからビジー状
   態に関する信号とバス権要求信号を受けて、バス権要求
   信号を発生した通信アダプタに対して優先順位に従って
   バスアクノリッジ信号の出力順位を設定し、この設定に
   従って選択された指定の通信アダプタに対して少なくと
   も他の通信アダプタがビジー状態にないことを条件にバ
   スアクノリッジ信号を出力してなるデータ通信装置。
2. 【請求項２】 通信回線及びホストバスを介してデータ
   の授受を行う複数の通信アダプタと、前記ホストバスを
   介して前記各通信アダプタに接続されて前記ホストバス
   のバス権を調停するバスアービタと、前記ホストバスに
   接続されて前記各通信アダプタの送受信に関連するデー
   タを処理するとともに前記バスアービタからの信号に応
   答してホストアクノリッジ信号を出力するホストプロセ
   ッサとを備え、 前記各通信アダプタは、前記バスアービタからの信号に
   より他の通信アダプタがビジー状態にあるか否かを監視
   し、かつバス権要求時にバス権要求信号を前記バスアー
   ビタに出力し、前記バスアービタからバスアクノリッジ
   信号を受けたときに前記ホストバスのバス権を獲得する
   とともに前記バスアービタに対して自局がビジー状態に
   あることを示す信号を出力してなり、 前記バスアービタは、前記各通信アダプタからビジー状
   態に関する信号とバス権要求信号を受けて、バス権要求
   信号を発生した通信アダプタに対して優先順位に従って
   バスアクノリッジ信号の出力順位を設定し、この設定に
   従って選択された指定の通信アダプタに対して少なくと
   も他の通信アダプタがビジー状態にないことを条件にバ
   スアクノリッジ信号を出力してなるデータ通信装置。
3. 【請求項３】 通信回線及びホストバスを介してデータ
   の授受を行う複数の通信アダプタと、前記ホストバスを
   介して前記各通信アダプタに接続されて前記ホストバス
   のバス権を調停するバスアービタと、前記ホストバスに
   接続されて前記各通信アダプタの送受信に関連するデー
   タを処理するとともに前記バスアービタからの信号に応
   答してホストアクノリッジ信号を出力するホストプロセ
   ッサとを備え、 前記各通信アダプタは、前記バスアービタからビジー入
   力信号を受けて他の通信アダプタがビジー状態にあるか
   否かを監視し、かつバス権要求時にバス権要求信号を前
   記バスアービタに出力し、前記バスアービタからバスア
   クノリッジ信号を受けたときに前記ホストバスのバス権
   を獲得するとともに前記バスアービタに対して自局がビ
   ジー状態にあることを示すビジー出力信号を出力してな
   り、 前記バスアービタは、前記各通信アダプタからビジー出
   力信号とバス権要求信号を受けて、バス権要求信号を発
   生した通信アダプタに対して優先順位に従ってバスアク
   ノリッジ信号の出力順位を設定し、この設定に従って選
   択された特定の通信アダプタに対して少なくとも他の通
   信アダプタがビジー状態にないことを条件にバスアクノ
   リッジ信号を出力してなるデータ通信装置。
4. 【請求項４】 通信回線及びホストバスを介してデータ
   の授受を行う複数の通信アダプタと、前記ホストバスを
   介して前記各通信アダプタに接続されて前記ホストバス
   のバス権を調停するバスアービタと、前記ホストバスに
   接続されて前記各通信アダプタの送受信に関連するデー
   タを処理するホストプロセッサとを備え、 前記各通信アダプタは、前記バスアービタからビジー入
   力信号を受けて他の通信アダプタがビジー状態にあるか
   否かを監視し、かつバス権要求時にバス権要求信号を前
   記バスアービタに出力し、前記バスアービタからバスア
   クノリッジ信号を受けたときに前記ホストバスのバス権
   を獲得するとともに前記バスアービタに対して自局がビ
   ジー状態にあることを示すビジー出力信号を出力してな
   り、 前記バスアービタは、前記各通信アダプタからのビジー
   出力信号を監視して他の通信アダプタがビジー状態にあ
   るか否かを示すビジー入力信号を前記各通信アダプタに
   出力するビジー信号発生回路と、前記各通信アダプタか
   らのバス権要求信号に応答して各バス権要求信号の優先
   順位を判定し、この判定結果に従って指定の通信アダプ
   タを選択するための優先順位出力信号を前記各通信アダ
   プタに対応付けて出力する優先順位判定回路と、前記各
   通信アダプタの出力信号を監視して、他の通信アダプタ
   がビジー状態でなく、且つ他の通信アダプタからバス権
   要求信号が出力されていないかあるいは他の通信アダプ
   タに対してアクノリッジ信号が出力されていないことを
   条件に、前記優先順位判定回路からの優先順位出力信号
   で指定された通信アダプタに対してのみバスアクノリッ
   ジ信号を出力するバスアクノリッジ信号発生ステートマ
   シン回路とから構成されてなるデータ通信装置。
5. 【請求項５】 通信回線及びホストバスを介してデータ
   の授受を行う複数の通信アダプタと、前記ホストバスを
   介して前記各通信アダプタに接続されて前記ホストバス
   のバス権を調停するバスアービタと、前記ホストバスに
   接続されて前記各通信アダプタの送受信に関連するデー
   タを処理するとともに前記バスアービタからの信号に応
   答してホストアクノリッジ信号を出力するホストプロセ
   ッサとを備え、 前記各通信アダプタは、前記バスアービタからビジー入
   力信号を受けて他の通信アダプタがビジー状態にあるか
   否かを監視し、かつバス権要求時にバス権要求信号を前
   記バスアービタに出力し、前記バスアービタからバスア
   クノリッジ信号を受けたときに前記ホストバスのバス権
   を獲得するとともに前記バスアービタに対して自局がビ
   ジー状態にあることを示すビジー出力信号を出力してな
   り、 前記バスアービタは、前記各通信アダプタからのビジー
   出力信号を監視して他の通信アダプタがビジー状態にあ
   るか否かを示すビジー入力信号を前記各通信アダプタに
   出力するビジー信号発生回路と、前記各通信アダプタか
   らビジー出力信号とバス権要求信号を受けて前記いずれ
   かの通信アダプタがビジー状態にあること又は前記いず
   れかの通信アダプタからバス権要求信号が出力されてい
   ることを条件に前記ホストプロセッサに対してホストバ
   スアクノリッジ信号を出力するホストバスアクノリッジ
   信号発生回路と、前記各通信アダプタからのバス権要求
   信号に応答して各バス権要求信号の優先順位を判定し、
   この判定結果に従って指定の通信アダプタを選択するた
   めの優先順位出力信号を前記各通信アダプタに対応付け
   て出力する優先順位判定回路と、前記各通信アダプタと
   前記ホストプロセッサの出力信号を監視して、前記ホス
   トプロセッサからホストアクノリッジ信号が発生し、他
   の通信アダプタがビジー状態でなく、且つ他の通信アダ
   プタからバス権要求信号が出力されていないかあるいは
   他の通信アダプタに対してアクノリッジ信号が出力され
   ていないことを条件に、前記優先順位判定回路からの優
   先順位出力信号で指定された通信アダプタに対してのみ
   バスアクノリッジ信号を出力するバスアクノリッジ信号
   発生ステートマシン回路とから構成されてなるデータ通
   信装置。
6. 【請求項６】 各通信アダプタは、バス権要求信号出力
   端子と、バスアクノリッジ信号入力端子と、ビジー出力
   信号端子と、ビジー入力信号端子とを備えている請求項
   １、２、３、４又は５記載のデータ通信装置。