JPH11121694A - Reference voltage generating circuit and method for adjusting it - Google Patents
Reference voltage generating circuit and method for adjusting itInfo
- Publication number
- JPH11121694A JPH11121694A JP28054497A JP28054497A JPH11121694A JP H11121694 A JPH11121694 A JP H11121694A JP 28054497 A JP28054497 A JP 28054497A JP 28054497 A JP28054497 A JP 28054497A JP H11121694 A JPH11121694 A JP H11121694A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- resistance
- circuit
- changing
- reference voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Dram (AREA)
- Static Random-Access Memory (AREA)
- Read Only Memory (AREA)
- Semiconductor Integrated Circuits (AREA)
- Control Of Electrical Variables (AREA)
Abstract
Description
【0001】[0001]
【発明の属する技術分野】本発明は、半導体装置に形成
される基準電圧発生回路およびその調整方法に係り、特
にバンドギャップリファレンス(BGR)回路およびそ
の出力電圧を補正する回路を有する基準電圧発生回路お
よびその出力電圧調整方法に関するもので、例えばアナ
ログ/デジタル変換回路の基準電圧供給回路に適用され
る。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a reference voltage generation circuit formed in a semiconductor device and a method of adjusting the reference voltage generation circuit, and more particularly to a reference voltage generation circuit having a band gap reference (BGR) circuit and a circuit for correcting the output voltage thereof. And a method for adjusting the output voltage thereof, and is applied to, for example, a reference voltage supply circuit of an analog / digital conversion circuit.
【0002】[0002]
【従来の技術】従来、半導体装置においては、温度依存
性、電源電圧依存性が少ない基準電圧を発生する基準電
圧発生回路が形成される場合がある。この場合、高精度
の基準電圧として、シリコンのバンドギャップ値(1.20
5V)とほぼ等しい基準電圧を発生するバンドギャップリ
ファレンス(BGR)回路が広く使われている。2. Description of the Related Art Conventionally, in a semiconductor device, there is a case where a reference voltage generating circuit for generating a reference voltage having little dependency on temperature and power supply voltage is formed. In this case, the band gap value of silicon (1.20
A band gap reference (BGR) circuit that generates a reference voltage substantially equal to 5 V) is widely used.
【0003】文献1(D. F. Hilbiber, 1964 ISSCC Dig
est of Technical Papers, vol.7,pp. 32-33 ) 文献2(R. J. Widlar, IEEE Journal of Solid-State
Circuits, vol.SC-6,pp. 2-7, Feb. 1971) 文献3(K. E. Kuijk, IEEE Journal of Solid-State C
ircuits, vol.SC-8, pp. 222-226, 1973) 図10は、従来例1のBGR回路の基本構成を示す。[0003] Reference 1 (DF Hilbiber, 1964 ISSCC Dig
est of Technical Papers, vol.7, pp. 32-33) Reference 2 (RJ Widlar, IEEE Journal of Solid-State)
Circuits, vol.SC-6, pp. 2-7, Feb. 1971) Reference 3 (KE Kuijk, IEEE Journal of Solid-State C)
ircuits, vol. SC-8, pp. 222-226, 1973) FIG. 10 shows a basic configuration of a BGR circuit of Conventional Example 1.
【0004】図10において、Q1 、Q2 、Q3 はNP
Nトランジスタ、R1 、R2 、R3は抵抗素子、Iは定
電流源、Vref は出力電圧(基準電圧)である。このB
GR回路は、PN接合ダイオードあるいはコレクタ・ベ
ース相互が接続(ダイオード接続)されたバイポーラト
ランジスタのベース・エミッタ間PN接合(以下、これ
らをダイオードと記す)の順方向電圧VF (負の温度係
数を持つ)と、電流密度を変えたダイオードの順方向電
圧VF の差の電圧(正の温度係数を持つ)の数倍の電圧
とを加算し、温度係数がほぼ零の約1.25Vを出力す
るように構成されている。In FIG. 10, Q1, Q2, and Q3 are NP
N transistors, R1, R2, and R3 are resistance elements, I is a constant current source, and Vref is an output voltage (reference voltage). This B
The GR circuit has a forward voltage VF (having a negative temperature coefficient) of a PN junction diode or a base-emitter PN junction (hereinafter referred to as a diode) of a bipolar transistor whose collector and base are connected to each other (diode connection). ) And a voltage several times the voltage (having a positive temperature coefficient) of the difference between the forward voltages VF of the diodes whose current densities have been changed, so that a temperature coefficient of about 1.25 V is output, which is almost zero. Is configured.
【0005】トランジスタQ1 、Q2 の特性が揃ってい
ると、トランジスタQ1 、Q2 、Q3 のベース・エミッ
タ間電圧をVBE1 、VBE2 、VBE3 、トランジスタQ1
、Q2 の飽和電流をI1 、I2 で表わすと、トランジ
スタQ2 のエミッタ電圧V2 は、 V2 =VBE1 −VBE2 =VT ・ln(I1 /I2 ) となり、 Vref =VBE3 +(R3 /R2 )V2 =VBE3 +(R3 /R2 )VT ・ln(I1 /I2 ) となる。If the characteristics of the transistors Q1 and Q2 are uniform, the base-emitter voltages of the transistors Q1, Q2 and Q3 are changed to VBE1, VBE2 and VBE3, and the transistors Q1 and Q2.
, Q2 are represented by I1 and I2, the emitter voltage V2 of the transistor Q2 becomes V2 = VBE1-VBE2 = VT.ln (I1 / I2), and Vref = VBE3 + (R3 / R2) V2 = VBE3 + (R3 / R2) VT * ln (I1 / I2).
【0006】上式の第1項はほぼ−2mV/℃の温度係
数をもつが、第2項は (R3 /R2 )(k/q)ln(I1 /I2 ) の温度係数をもつので、Vref の温度係数が零となる条
件は、 k=1.38×10-23 J/K q=1.6×10-19 C を代入すると、 (R3 /R2 )ln(I1 /I2 )=23.2 になる。The first term in the above equation has a temperature coefficient of approximately -2 mV / ° C., while the second term has a temperature coefficient of (R 3 / R 2) (k / q) ln (I 1 / I 2). Is zero if k=1.38.times.10@23 J / K q=1.6.times.10@-19 C. (R3 / R2) ln (I1 / I2) = 23. 2
【0007】23℃においてVBE3 =0.65Vとすると、
前式のVref は Vref =0.65+0.6=1.25V となり、この値はシリコンのバンドギャップ値(1.2
05)にほぼ等しい。If V BE3 = 0.65 V at 23 ° C.,
Vref in the above equation is Vref = 0.65 + 0.6 = 1.25 V, which is the bandgap value of silicon (1.2
05).
【0008】図11は、従来例2のBGR回路の一例を
示している。このBGR回路の動作原理は、やはりPN
接合ダイオードの順方向電圧(バイポーラトランジスタ
のベース・エミッタ間電圧)の温度係数(負)と、電流
密度を変えたPN接合ダイオードの順方向電圧(バイポ
ーラトランジスタのベース・エミッタ間電圧)の差の温
度係数(正)の線形和を零とすることによってBGR出
力電圧VBGR の温度依存性を無くするようにしたもので
ある。FIG. 11 shows an example of a BGR circuit of the second conventional example. The principle of operation of this BGR circuit is PN
The temperature difference between the temperature coefficient (negative) of the forward voltage of the junction diode (base-emitter voltage of the bipolar transistor) and the forward voltage (base-emitter voltage of the bipolar transistor) of the PN junction diode with the changed current density By making the linear sum of the coefficient (positive) zero, the temperature dependency of the BGR output voltage VBGR is eliminated.
【0009】前記温度係数の線形係数は、図11に示さ
れるようにBGR回路内の複数の抵抗素子R1 、R2 、
R3 の抵抗比と、例えばダイオード接続された複数のバ
イポーラトランジスタD1 、D2 の個数比に依存し、こ
れらを調整して温度依存性が殆んど零にされた定電圧V
BGR を演算増幅回路(オペアンプ)1の出力端に得るこ
とができる。As shown in FIG. 11, the linear coefficient of the temperature coefficient is determined by a plurality of resistance elements R1, R2,
It depends on the resistance ratio of R3 and, for example, the number ratio of a plurality of diode-connected bipolar transistors D1 and D2.
The BGR can be obtained at the output terminal of the operational amplifier circuit (operational amplifier) 1.
【0010】現実には、半導体装置の製造のばらつきに
よって、BGR回路内のオペアンプ(第1のオペアンプ
1)で使われるMOSトランジスタの閾値電圧や抵抗
値、バイポーラトランジスタの飽和電流がばらつくと、
これらのばらつきが増幅されてBGR出力電圧VBGR が
ばらついてしまう。In reality, when the threshold voltage and the resistance value of the MOS transistor used in the operational amplifier (first operational amplifier 1) in the BGR circuit and the saturation current of the bipolar transistor vary due to variations in the manufacture of the semiconductor device,
These variations are amplified and the BGR output voltage VBGR varies.
【0011】このため、図11中に示すように、BGR
回路の出力電圧VBGR を抵抗比倍してその電圧値(絶対
値)を補正するための出力補正回路が用いられることが
ある。For this reason, as shown in FIG.
An output correction circuit for correcting the voltage value (absolute value) by multiplying the output voltage VBGR of the circuit by the resistance ratio may be used.
【0012】従来の出力補正回路は、BGR出力電圧V
BGR が基準電圧として(+)入力端に入力する第2のオ
ペアンプ2と、この第2のオペアンプ2の出力端と接地
電位Vssとの間で第2のオペアンプ2の出力端の電圧
(出力電圧Vref )を分割するために接続され、抵抗分
割比を変化させることが可能な可変抵抗分割回路とから
なる。The conventional output correction circuit has a BGR output voltage V
A second operational amplifier 2 whose BGR is input to a (+) input terminal as a reference voltage, and a voltage (output voltage) of the output terminal of the second operational amplifier 2 between the output terminal of the second operational amplifier 2 and the ground potential Vss. Vref) and a variable resistance dividing circuit which can change the resistance dividing ratio.
【0013】この可変抵抗分割回路は、直列接続された
第1の抵抗素子Rd、第2の抵抗素子Reおよび第3の
抵抗素子Rfと、前記第3の抵抗素子Rfに並列接続さ
れたフューズ素子Fとからなる。そして、第1の抵抗素
子Rdと第2の抵抗素子Reとの接続ノードの電圧(出
力電圧Vref の分圧)が前記第2のオペアンプ2の
(−)入力端にフィードバック信号として入力する。This variable resistance dividing circuit includes a first resistance element Rd, a second resistance element Re, and a third resistance element Rf connected in series, and a fuse element connected in parallel to the third resistance element Rf. F. Then, the voltage at the connection node between the first resistance element Rd and the second resistance element Re (the divided voltage of the output voltage Vref) is input to the (-) input terminal of the second operational amplifier 2 as a feedback signal.
【0014】前記第2のオペアンプ2の出力電圧Vref
は、フューズ素子Fが切断されていない状態では、 Vref =VBGR ・(Rd+Re)/Re となり、フューズ素子2が切断されている状態では、 Vref =VBGR ・(Rd+Re+Rf)/(Re+R
f) となるので、フューズ素子Fを切断して抵抗比を調節す
ることによってBGR出力電圧VBGR の電圧値のばらつ
きを吸収できる。The output voltage Vref of the second operational amplifier 2
When the fuse element F is not cut, Vref = VBGR · (Rd + Re) / Re. When the fuse element 2 is cut, Vref = VBGR · (Rd + Re + Rf) / (Re + R)
f), the variation in the BGR output voltage VBGR can be absorbed by cutting the fuse element F and adjusting the resistance ratio.
【0015】しかし、製造のばらつきによって抵抗値や
バイポーラトランジスタの飽和電流がばらつくと、BG
R出力電圧VBGR の電圧値だけでなく温度依存性も変化
してしまうので、従来の出力補正回路を使用してBGR
出力電圧VBGR の電圧値をトリミングしても、図12中
に示すように温度依存性が大きく残ってしまう。However, if the resistance value and the saturation current of the bipolar transistor vary due to manufacturing variations, the BG
Since not only the voltage value of the R output voltage VBGR but also the temperature dependency changes, the BGR is calculated using a conventional output correction circuit.
Even if the voltage value of the output voltage VBGR is trimmed, the temperature dependency remains largely as shown in FIG.
【0016】[0016]
【発明が解決しようとする課題】上記したように従来の
BGR回路は、半導体装置の製造ばらつきによって抵抗
値やバイポーラトランジスタの飽和電流がばらつくと、
BGR出力電圧の絶対値だけでなく温度依存性も変化し
てしまうので、その電圧値をトリミングしても温度依存
性が残ってしまうという問題があった。As described above, in the conventional BGR circuit, when the resistance value and the saturation current of the bipolar transistor vary due to manufacturing variations of the semiconductor device,
Since not only the absolute value of the BGR output voltage but also the temperature dependency changes, there is a problem that the temperature dependency remains even if the voltage value is trimmed.
【0017】本発明は上記の問題点を解決すべくなされ
たもので、ある温度におけるBGR出力電圧の絶対値だ
けでなくその温度依存性もトリミングによって最小化し
得る基準電圧発生回路を提供することを目的とする。An object of the present invention is to provide a reference voltage generating circuit which can minimize not only the absolute value of the BGR output voltage at a certain temperature but also its temperature dependency by trimming. Aim.
【0018】[0018]
【課題を解決するための手段】本発明の基準電圧発生回
路は、複数の抵抗素子と複数のバイポーラトランジスタ
またはダイオードを有し、第1電圧を出力するバンドギ
ャップ電圧発生回路と、前記第1電圧またはその分割電
圧を第1の入力電圧とし、第2電圧を出力し、前記第2
電圧の分割電圧を第2の入力電圧とする演算増幅回路
と、前記第1電圧の値を変化させるための第1の可変手
段と、前記第2電圧の値を変化させるための第2の可変
手段とを具備することを特徴とする。A reference voltage generation circuit according to the present invention has a plurality of resistance elements and a plurality of bipolar transistors or diodes, and outputs a first voltage. Alternatively, the divided voltage is used as a first input voltage, a second voltage is output, and the second
An operational amplifier circuit that uses a divided voltage of the voltage as a second input voltage; first variable means for changing the value of the first voltage; and second variable means for changing the value of the second voltage Means.
【0019】[0019]
【発明の実施の形態】以下、図面を参照して本発明の実
施の形態を詳細に説明する。図1は、半導体装置に形成
された基準電圧発生回路の第1の実施の形態を示してい
る。Embodiments of the present invention will be described below in detail with reference to the drawings. FIG. 1 shows a first embodiment of a reference voltage generation circuit formed in a semiconductor device.
【0020】図1において、10は複数の抵抗素子とダ
イオード接続された複数のバイポーラトランジスタ(ダ
イオード)とを有し、BGR出力電圧VBGR を発生する
BGR回路、20はBGR出力電圧VBGR を抵抗比倍し
てその電圧値(絶対値)を補正する出力補正回路であ
る。In FIG. 1, reference numeral 10 denotes a BGR circuit having a plurality of resistance elements and a plurality of bipolar transistors (diodes) diode-connected to generate a BGR output voltage VBGR, and 20 denotes a BGR output voltage VBGR multiplied by a resistance ratio. And an output correction circuit for correcting the voltage value (absolute value).
【0021】前記BGR回路10の構成例は、第1のオ
ペアンプ1と、前記第1のオペアンプ1の出力端と接地
電位Vssとの間で直列接続された第2の抵抗素子R2 、
第1の抵抗素子R1 および第1のダイオードD1 と、前
記第1のオペアンプ1の出力端と接地電位Vssとの間で
直列接続された第3の抵抗素子R3 および第2のダイオ
ードD2 とを具備する。そして、前記第2の抵抗素子R
2 と第1の抵抗素子R1 との接続点n1が前記第1のオ
ペアンプ1の(−)入力端に入力し、前記第3の抵抗素
子R3 と第2のダイオードD2 との接続点n2が前記第
1のオペアンプ1の(+)入力端に入力する。The configuration example of the BGR circuit 10 includes a first operational amplifier 1 and a second resistance element R2 connected in series between the output terminal of the first operational amplifier 1 and the ground potential Vss.
A first resistor element R1 and a first diode D1, and a third resistor element R3 and a second diode D2 connected in series between the output terminal of the first operational amplifier 1 and the ground potential Vss. I do. Then, the second resistance element R
The connection point n1 between the second resistance element R1 and the first resistance element R1 is input to the (-) input terminal of the first operational amplifier 1, and the connection point n2 between the third resistance element R3 and the second diode D2 is The signal is input to the (+) input terminal of the first operational amplifier 1.
【0022】前記BGR回路10は、さらに、前記BG
R出力電圧VBGR を変化させることが可能な第1の可変
手段が接続されている。この第1の可変手段の一例とし
て、1個または複数個の第1のフューズ素子F1 を用
い、その切断状態/非切断状態に応じて前記複数の抵抗
素子R1 〜R3 のうち1個または複数個の抵抗素子の抵
抗値を変化させるようにした構成が採用されている。The BGR circuit 10 further includes the BG
First variable means capable of changing the R output voltage VBGR is connected. As an example of the first variable means, one or a plurality of first fuse elements F1 are used, and one or more of the plurality of resistance elements R1 to R3 are selected according to the cut state / non-cut state. Is adopted in which the resistance value of the resistance element is changed.
【0023】即ち、本例では、第1の抵抗素子R1 の一
部および第3の抵抗素子R3 の一部がそれぞれ複数の分
割点を持ち、隣り合う各分割点相互間に第1のフューズ
素子(例えばポリシリコンフューズ)F1 が接続されて
いる。こうして、第1の抵抗素子R1 は例えば2つの抵
抗素子R11、R12に分割され、第3の抵抗素子R3 は例
えば2つの抵抗素子R31、R32に分割されている。That is, in this embodiment, a part of the first resistance element R1 and a part of the third resistance element R3 each have a plurality of division points, and the first fuse element is provided between adjacent division points. (For example, polysilicon fuse) F1 is connected. Thus, the first resistance element R1 is divided into, for example, two resistance elements R11 and R12, and the third resistance element R3 is divided into, for example, two resistance elements R31 and R32.
【0024】これにより、所望の第1のフューズ素子F
1 を例えばレーザ光照射により切断制御することによっ
て第1の抵抗素子R1 の抵抗値および第3の抵抗素子R
3 の抵抗値を変化させることが可能になっている。Thus, the desired first fuse element F
1 is controlled by, for example, laser light irradiation, so that the resistance of the first resistor R1 and the third resistor R
It is possible to change the resistance value of 3.
【0025】一方、前記出力補正回路20の構成例は、
前記BGR出力電圧VBGR (またはその分割電圧でもよ
い)が基準電圧として(+)入力端に入力する第2のオ
ペアンプ2と、この第2のオペアンプ2の出力端と接地
電位Vssとの間で第2のオペアンプ2の出力端の電圧
(出力電圧Vref )を分割するための抵抗分割回路とを
具備する。On the other hand, an example of the configuration of the output correction circuit 20 is as follows.
A second operational amplifier 2 in which the BGR output voltage VBGR (or a divided voltage thereof) is input to a (+) input terminal as a reference voltage, and a second operational amplifier 2 between the output terminal of the second operational amplifier 2 and the ground potential Vss. And a resistance dividing circuit for dividing the voltage (output voltage Vref) at the output terminal of the operational amplifier 2.
【0026】前記抵抗分割回路は、第5の抵抗素子R5
と第4の抵抗素子R4 とが直列接続されており、第5の
抵抗素子R5 と第4の抵抗素子R4 との接続ノードの電
圧(出力電圧Vref の分圧)が前記第2のオペアンプ2
の(−)入力端にフィードバック信号として入力する。The resistor dividing circuit includes a fifth resistor R5
And the fourth resistance element R4 are connected in series, and the voltage at the connection node between the fifth resistance element R5 and the fourth resistance element R4 (the divided voltage of the output voltage Vref) is equal to that of the second operational amplifier 2.
(−) Input terminal as a feedback signal.
【0027】前記出力補正回路20は、さらに、補正出
力電圧Vref を変化させることが可能な第2の可変手段
が接続されている。この第2の可変手段の一例として、
1個または複数個の第2のフューズ素子F2 を用い、そ
の切断状態/非切断状態に応じて前記抵抗分割回路の抵
抗分割比を変化させることが可能な可変抵抗分割回路が
設けられている。The output correction circuit 20 is further connected to a second variable means capable of changing the correction output voltage Vref. As an example of the second variable means,
There is provided a variable resistance dividing circuit which uses one or a plurality of second fuse elements F2 and is capable of changing a resistance dividing ratio of the resistance dividing circuit according to a cut state / non-cut state.
【0028】この可変抵抗分割回路は、前記第4の抵抗
素子R4 の一部が複数の分割点を持ち、隣り合う各分割
点相互間にそれぞれ対応して第2のフューズ素子(例え
ばポリシリコンフューズ)F2 が接続されている。即
ち、第4の抵抗素子R4 は例えば2つの抵抗素子R41、
R42に分割されている。これにより、所望の第2のフュ
ーズ素子F2 を例えばレーザ光照射により切断制御する
ことによって第4の抵抗素子R4 の抵抗値を変化させる
ことが可能になっている。In this variable resistance dividing circuit, a part of the fourth resistance element R4 has a plurality of division points, and a second fuse element (for example, a polysilicon fuse) is provided between adjacent division points. ) F2 is connected. That is, the fourth resistance element R4 is, for example, two resistance elements R41,
It is divided into R42. This makes it possible to change the resistance value of the fourth resistance element R4 by controlling the cutting of the desired second fuse element F2 by, for example, laser beam irradiation.
【0029】上記図1に示した基準電圧発生回路におい
て、前記第1の可変手段は、前記BGR出力電圧VBGR
の温度依存性を最小化するように設定され、前記第2の
可変手段は、前記出力電圧Vref と目標値との差を最小
化するように設定される。In the reference voltage generating circuit shown in FIG. 1, the first variable means includes the BGR output voltage VBGR.
And the second variable means is set so as to minimize the difference between the output voltage Vref and a target value.
【0030】次に、図1の基準電圧発生回路における出
力電圧の温度依存性、絶対値の調整原理を説明する。B
GR回路10内の第1のオペアンプ1の入力オフセット
電圧がdVinで安定し、抵抗比R2 /R1 がdx1 、抵
抗比R2 /R3 がdx2 およびダイオードD1 、D2 の
飽和電流比IS1/IS2がdnだけそれぞればらついた
時、BGR出力電圧VBGR は、ばらつきがない時の値か
らdVBGR だけずれる。Next, the principle of adjusting the temperature dependency and the absolute value of the output voltage in the reference voltage generating circuit of FIG. 1 will be described. B
The input offset voltage of the first operational amplifier 1 in the GR circuit 10 is stabilized at dVin, the resistance ratio R2 / R1 is dx1, the resistance ratio R2 / R3 is dx2, and the saturation current ratio IS1 / IS2 of the diodes D1 and D2 is dn. When there is variation, the BGR output voltage VBGR deviates by dVBGR from the value when there is no variation.
【0031】 dVBGR ={1+(R2 /R1 )}dVin +{γdx1 +(R2 /R1 )(dx2 +dn)}kT/q…(1) γ=(R2 /R1 )ln{IS2・R2 /IS1・R3 } …(2) ここで、IS1、IS2はそれぞれダイオードD1 、D2 の
飽和電流を示す。DVBGR = {1+ (R2 / R1)} dVin + {γdx1 + (R2 / R1) (dx2 + dn)} kT / q (1) γ = (R2 / R1) ln {IS2 / R2 / IS1 / R3} (2) Here, IS1 and IS2 indicate the saturation currents of the diodes D1 and D2, respectively.
【0032】前式(1)より、抵抗比R2 /R1 、R2
/R3 や飽和電流比IS1/IS2がばらつくとBGR出力
電圧VBGR に温度依存性が現れることが分かる。そこ
で、まず、抵抗比R2 /R1 をdr1 、抵抗比R2 /R
3 をdr2 だけそれぞれ変えて、温度係数aの絶対値 |γ(dx1 +dr1 )+(R2 /R1 )(dx2 +dr2 +dn)=a| …(3) を最小化するように、dr1 、dr2 の値を決めてい
る。この時、BGR出力電圧VBGR は、依然として dVBGR ={1+(R2 /R1 )}dVin+akT/q …(4) だけばらついている。From the above equation (1), the resistance ratios R2 / R1, R2
It can be seen that when the / R3 and the saturation current ratio IS1 / IS2 vary, the BGR output voltage VBGR has a temperature dependency. Therefore, first, the resistance ratio R2 / R1 is set to dr1, the resistance ratio R2 / R
3 by dr2, and the values of dr1 and dr2 so as to minimize the absolute value of the temperature coefficient a, | γ (dx1 + dr1) + (R2 / R1) (dx2 + dr2 + dn) = a | Have decided. At this time, the BGR output voltage VBGR still varies by dVBGR = {1+ (R2 / R1)} dVin + akT / q (4).
【0033】そこで、BGR出力電圧VBGR の設計値を
VBGR"、出力補正回路20の出力電圧Vref の設計値を
Vref"で表わすと、狙い目が Vref"=VBGR"/x3 …(5) であるR5 、R4 の抵抗比x3 をdr3 だけずらして |(VBGR"+dVBGR )/(x3 +dr3 )−VBGR"/x3 =(dVBGR −VBGR"dr3 /x3 )/x3 | …(6) を最小化するようにしている。Therefore, if the design value of the BGR output voltage VBGR is represented by VBGR "and the design value of the output voltage Vref of the output correction circuit 20 is represented by Vref", the target is Vref "= VBGR" / x3 (5) The resistance ratio x3 of R5 and R4 is shifted by dr3 to minimize | (VBGR "+ dVBGR) / (x3 + dr3) -VBGR" / x3 = (dVBGR-VBGR "dr3 / x3) / x3 | ... (6) I have to.
【0034】図2は、図1の基準電圧発生回路の出力電
圧Vref の温度依存性の一例を示している。図2の特性
から分かるように、製造のばらつきによって抵抗値やバ
イポーラトランジスタの飽和電流がばらいても、BGR
出力電圧VBGR の電圧値の変動、温度依存性が小さくな
るように補正することが可能になっている。FIG. 2 shows an example of the temperature dependence of the output voltage Vref of the reference voltage generating circuit of FIG. As can be seen from the characteristics of FIG. 2, even if the resistance value and the saturation current of the bipolar transistor vary due to manufacturing variations, the BGR
It is possible to correct so that the fluctuation of the voltage value of the output voltage VBGR and the temperature dependency are reduced.
【0035】図3(a)、(b)は、図1中の第1のダ
イオードD1 、第2のダイオードD2 として用いられる
バイポーラトランジスタの断面構造および回路接続(等
価回路)の一例を示す。FIGS. 3A and 3B show an example of the cross-sectional structure and circuit connection (equivalent circuit) of the bipolar transistor used as the first diode D1 and the second diode D2 in FIG.
【0036】即ち、P型基板31中にN型ウエル32が
形成され、このN型ウエル32中にP+ 拡散層33が形
成されており、前記N型ウエル32の電極引き出し用の
N+拡散層32aと前記P型基板31の電極引き出し用
のP+ 拡散層31aとが接続されている。そして、前記
P+ 拡散層33とN型ウエル32とのPN接合がダイオ
ードとして用いられている。That is, an N-type well 32 is formed in a P-type substrate 31, and a P + diffusion layer 33 is formed in the N-type well 32. The layer 32a and the P + diffusion layer 31a for leading out the electrode of the P-type substrate 31 are connected. The PN junction between the P + diffusion layer 33 and the N-type well 32 is used as a diode.
【0037】なお、前記ダイオードD1 、D2 として、
それぞれ1個または互いに直列もしくは並列に接続され
た複数個のダイオードを使用してもよい。 <基準電圧発生回路の実施例1>図4は、図1の基準電
圧発生回路の実施例1を示している。The diodes D1 and D2 are:
One diode or a plurality of diodes connected in series or in parallel to each other may be used. <First Embodiment of Reference Voltage Generating Circuit> FIG. 4 shows a first embodiment of the reference voltage generating circuit of FIG.
【0038】図4に示す基準電圧発生回路は、図1に示
した基準電圧発生回路と比べて、BGR回路10にトリ
ミングのための電圧測定用のプロービングパッドが接続
されている点、第1の抵抗素子R1 が複数の抵抗素子R
11〜R14に分割されている点、第3の抵抗素子R3 が複
数の抵抗素子R31〜R34に分割されている点、第4の抵
抗素子R4 が複数の抵抗素子R41〜R44に分割されてい
る点が異なり、その他は同じであるので図1中と同一符
号を付してその説明を省略する。The reference voltage generating circuit shown in FIG. 4 is different from the reference voltage generating circuit shown in FIG. 1 in that a probing pad for voltage measurement for trimming is connected to the BGR circuit 10. If the resistance element R1 is a plurality of resistance elements R
The point that it is divided into 11 to R14, the third resistor R3 is divided into a plurality of resistors R31 to R34, and the fourth resistor R4 is divided into a plurality of resistors R41 to R44. The differences are the same, and the others are the same.
【0039】即ち、実施例1の基準電圧発生回路は、1
個または互いに直列もしくは並列に接続された複数個の
第1のダイオードD1 と、1個または互いに直列もしく
は並列に接続された複数個の第2のダイオードD2 と、
前記第1のダイオードD1 に直列に接続され、互いに第
1の接続点n1で接続された第2の抵抗素子R2 および
第1の抵抗素子R1 と、前記第2のダイオードD2 に第
2の接続点n2で直列に接続される第3の抵抗素子R3
と、前記第1の接続点n1に現れる第1の電圧と前記第
2の接続点n2に現れる第2の電圧が入力し、第3の電
圧を出力する第1のオペアンプ1と、前記第1の電圧と
第2の電圧と第3の電圧を測定するための電圧測定手段
と、前記第3の電圧を変えるための第1の可変手段(例
えば第1のフューズ素子F1 )と、出力補正回路20
と、出力補正回路20の出力電圧Vref を変えるための
第2の可変手段(例えば第2のフューズ素子F2 )とを
具備し、前記電圧測定手段を用いて測定された前記3つ
の電圧値に応じて前記第1の可変手段により前記第3の
電圧が変えられる。That is, the reference voltage generating circuit of the first embodiment
A plurality of first diodes D1 connected in series or in parallel with each other, and a plurality of second diodes D2 connected in series or in parallel with each other;
A second resistor element R2 and a first resistor element R1 connected in series to the first diode D1 and connected to each other at a first connection point n1; and a second connection point to the second diode D2. a third resistor R3 connected in series with n2
A first operational amplifier 1 that receives a first voltage appearing at the first connection point n1 and a second voltage appearing at the second connection point n2 and outputs a third voltage; Voltage measuring means for measuring the first voltage, the second voltage and the third voltage, first variable means (for example, a first fuse element F1) for changing the third voltage, and an output correction circuit 20
And a second variable means (for example, a second fuse element F2) for changing the output voltage Vref of the output correction circuit 20. According to the three voltage values measured by the voltage measuring means, Thus, the third voltage is changed by the first variable means.
【0040】前記電圧測定手段は、前記第1の接続点n
1および第2の接続点n2にそれぞれ対応して接続され
た第1のプロービングパッドP1 および第2のプロービ
ングパッドP2 と、前記第1のオペアンプ1の出力端子
に接続された第3のプロービングパッドP3 とを有し、
外部テスタ(図示せず)により各パッドの電圧測定が可
能になっている。The voltage measuring means is connected to the first connection point n.
A first probing pad P1 and a second probing pad P2 connected to the first and second connection points n2, respectively; and a third probing pad P3 connected to the output terminal of the first operational amplifier 1. And
The voltage of each pad can be measured by an external tester (not shown).
【0041】図5は、図4に示す実施例1の基準電圧発
生回路の電圧補正のためのトリミング方法の一例を示す
フローチャートである。図5のフローチャートに示すト
リミング方法の概要は、まず、BGR出力電圧VBGR の
温度依存性を最小化するようにトリミングし、その出力
電圧値を目標値との差が最小になるようにさらにトリミ
ングすることにより、温度依存性と絶対値のばらつきが
小さい基準電圧を得るものである。FIG. 5 is a flowchart showing an example of a trimming method for voltage correction of the reference voltage generation circuit of the first embodiment shown in FIG. The outline of the trimming method shown in the flowchart of FIG. 5 is as follows. First, trimming is performed so as to minimize the temperature dependency of the BGR output voltage VBGR, and the output voltage value is further trimmed so as to minimize the difference from the target value. Thus, a reference voltage with small temperature dependence and small variation in absolute value is obtained.
【0042】次に、図5のフローチャートに示すトリミ
ング方法を詳細に説明する。まず、最初のステップS1
では、各パッドにおける電圧値を外部テスタ(図示せ
ず)により測定する。Next, the trimming method shown in the flowchart of FIG. 5 will be described in detail. First, the first step S1
Then, the voltage value at each pad is measured by an external tester (not shown).
【0043】次のステップS2では、第1のオペアンプ
1の2つの入力電圧の差dVinおよびバンドギャップ電
圧の測定値と設計値との差dVBGR を算出する。次のス
テップS3では、電圧測定時の温度Toでの前式(1)
の第2項をe・kTo/q と表わした場合の係数e e=dVBGR −{1+(R2 /R1 )}dVin・q/k
To を算出する。In the next step S2, the difference dVin between the two input voltages of the first operational amplifier 1 and the difference dVBGR between the measured value of the bandgap voltage and the design value are calculated. In the next step S3, the equation (1) at the temperature To at the time of voltage measurement is used.
Is the coefficient e e = dVBGR-{1+ (R2 / R1)} dVin · q / k when the second term is expressed as e · kTo / q.
Calculate To.
【0044】次のステップS4では、前式(3)で定義
される温度係数a a=|e+γ・dr1 +(R2 /R1 )dr2 | を最小化するパラメータセット(dr1 、dr2 )を決
める。In the next step S4, a parameter set (dr1, dr2) for minimizing the temperature coefficient aa = | e + γ · dr1 + (R2 / R1) dr2 | defined by the above equation (3) is determined.
【0045】次のステップS5では、抵抗比(R2 /R
1 )、(R2 /R3 )をそれぞれ対応して(R2 /R1
)+dr1 、(R2 /R3 )+dr2 に変えるように
トリミングする。In the next step S5, the resistance ratio (R2 / R
1) and (R2 / R3) correspond to (R2 / R1
) + Dr1, (R2 / R3) + dr2.
【0046】次のステップS6では、前式(4)で定義
されるトリミング後のバンドギャップ電圧のばらつきd
VBGR を算出する。次のステップS7では、前式(6)
で示される出力補正回路20の出力電圧Vref の設計値
Vref"と狙い目との差を最小化するパラメータdr3 を
決める。In the next step S6, the variation d of the bandgap voltage after trimming defined by the above equation (4)
Calculate VBGR. In the next step S7, the expression (6)
The parameter dr3 for minimizing the difference between the target value and the design value Vref "of the output voltage Vref of the output correction circuit 20 is determined.
【0047】次のステップS8では、R5 、R4 の抵抗
比x3 をx3 +dr3 に変えるようにトリミングする。
なお、ステップS5は、ステップS6、S7の後でステ
ップS8と同時にトリミングすることも可能である。こ
の場合には、トリミングヒューズの溶断を一度に行うこ
とが可能になる。In the next step S8, trimming is performed so that the resistance ratio x3 of R5 and R4 is changed to x3 + dr3.
Step S5 can be trimmed at the same time as step S8 after steps S6 and S7. In this case, it is possible to blow the trimming fuse at a time.
【0048】<基準電圧発生回路の実施例2>図6は、
図1の基準電圧発生回路の実施例2を示している。図6
に示す基準電圧発生回路は、図4に示した基準電圧発生
回路と比べて、出力補正回路20にもトリミングのため
の電圧測定用のプロービングパッドが接続されている点
が異なり、その他は同じであるので図4中と同一符号を
付している。<Embodiment 2 of Reference Voltage Generating Circuit> FIG.
2 shows a second embodiment of the reference voltage generating circuit of FIG. FIG.
4 is different from the reference voltage generating circuit shown in FIG. 4 in that the output correction circuit 20 is also connected to a probing pad for voltage measurement for trimming, and the other components are the same. Therefore, the same reference numerals as in FIG. 4 are used.
【0049】即ち、実施例2の基準電圧発生回路は、1
個または互いに直列もしくは並列に接続された複数個の
第1のダイオードD1 と、1個または互いに直列もしく
は並列に接続された複数個の第2のダイオードD2 と、
前記第1のダイオードD1 に直列に接続され、互いに第
1の接続点n1で接続された第2の抵抗素子R2 および
第1の抵抗素子R1 と、前記第2のダイオードD2 に第
2の接続点n2で直列に接続される第3の抵抗素子R3
と、前記第1の接続点n1に現れる第1の電圧と前記第
2の接続点n2に現れる第2の電圧が入力し、第3の電
圧を出力する第1のオペアンプ1と、前記第3の電圧ま
たはその分割電圧を第1の入力電圧とし、第4の電圧を
出力し、前記第4の電圧またはその分割電圧を第2の入
力電圧とする第2のオペアンプ2と、前記第1の電圧と
第2の電圧と第3の電圧と第4の電圧を測定するための
電圧測定手段と、前記第3の電圧と第4の電圧を変える
ための可変手段(例えば第1のフューズ素子F1 を用い
た第1の可変手段および第2のフューズ素子F2 を用い
た第2の可変手段)とを具備し、前記電圧測定手段を用
いて測定された前記4つの電圧値に応じて前記可変手段
により前記第3の電圧と第4の電圧が変えられる。That is, the reference voltage generating circuit of the second embodiment
A plurality of first diodes D1 connected in series or in parallel with each other, and a plurality of second diodes D2 connected in series or in parallel with each other;
A second resistor element R2 and a first resistor element R1 connected in series to the first diode D1 and connected to each other at a first connection point n1; and a second connection point to the second diode D2. a third resistor R3 connected in series with n2
A first operational amplifier 1 that receives a first voltage appearing at the first connection point n1 and a second voltage appearing at the second connection point n2 and outputs a third voltage; And the second operational amplifier 2 that outputs the fourth voltage or the divided voltage thereof as the first input voltage, outputs the fourth voltage, and uses the fourth voltage or the divided voltage thereof as the second input voltage, Voltage measuring means for measuring the voltage, the second voltage, the third voltage and the fourth voltage, and variable means for changing the third voltage and the fourth voltage (for example, the first fuse element F1 And a second variable means using a second fuse element F2), and the variable means according to the four voltage values measured using the voltage measuring means. Changes the third voltage and the fourth voltage.
【0050】前記電圧測定手段は、前記第1の接続点n
1および第2の接続点n2にそれぞれ対応して接続され
た第1のプロービングパッドP1 および第2のプロービ
ングパッドP2 と、前記第1のオペアンプ1の出力端子
に接続された第3のプロービングパッドP3 と、前記第
2のオペアンプ2の出力端子に接続された第4のプロー
ビングパッドP4 と、前記第2のオペアンプ2の第2の
入力電圧の入力端子に接続された第5のプロービングパ
ッドP5 とを有し、外部テスタ(図示せず)により各パ
ッドの電圧測定が可能になっている。The voltage measuring means is connected to the first connection point n
A first probing pad P1 and a second probing pad P2 connected to the first and second connection points n2, respectively; and a third probing pad P3 connected to the output terminal of the first operational amplifier 1. A fourth probing pad P4 connected to the output terminal of the second operational amplifier 2, and a fifth probing pad P5 connected to the input terminal of the second input voltage of the second operational amplifier 2. And the voltage of each pad can be measured by an external tester (not shown).
【0051】図7は、図6に示した実施例2の基準電圧
発生回路の電圧補正のためのトリミング方法の一例を示
すフローチャートである。このフローチャートは、図5
に示した実施例1のフローチャートと比べて、ステップ
S11では第2のオペアンプ2の出力端子の電圧値およ
び第2の入力電圧の入力端子の電圧値も測定する点と、
ステップS17では第2のオペアンプ2の温度依存性の
ばらつきも考慮し、次式(8)で定義される出力補正回
路20の出力電圧Vref の設計値Vref"と狙い目との差
ωを最小化するパラメータdr3 を決める点が異なり、
その他のステップS12〜S16、S18は図5に示し
たステップS2〜S6、S8と同じであるのでその説明
を省略する。FIG. 7 is a flowchart showing an example of a trimming method for voltage correction of the reference voltage generation circuit of the second embodiment shown in FIG. This flowchart is shown in FIG.
As compared with the flowchart of the first embodiment shown in FIG. 1, in step S11, the voltage value of the output terminal of the second operational amplifier 2 and the voltage value of the input terminal of the second input voltage are also measured.
In step S17, the difference ω between the design value Vref "of the output voltage Vref of the output correction circuit 20 and the target value defined by the following equation (8) is minimized in consideration of the temperature dependence of the second operational amplifier 2. To determine the parameter dr3
The other steps S12 to S16 and S18 are the same as steps S2 to S6 and S8 shown in FIG.
【0052】即ち、第2のオペアンプ2の入力オフセッ
ト電圧をdVin2 とし、R5 、R4の抵抗分割比x3 の
ばらつきをdx3 とすると、 VBGR +dVin2 =Vref (x3 +dx3 ) …(7) が成り立ち、出力補正回路20の出力電圧Vref の狙い
目Vref"とR5 、R4 の抵抗比x3 をdr3 だけずらし
たときのVref との差ωは ω=[dVBGR −{Vref"(dx3 +dr3 )/x3 }+dVin2 ]/x3 …(8) となり、このωを最小化するようにdr3 でトリミング
すればよい。That is, assuming that the input offset voltage of the second operational amplifier 2 is dVin2 and the variation of the resistance division ratio x3 of R5 and R4 is dx3, VBGR + dVin2 = Vref (x3 + dx3) (7) The difference ω between the target value Vref "of the output voltage Vref of the circuit 20 and Vref when the resistance ratio x3 of R5 and R4 is shifted by dr3 is ω = [dVBGR- {Vref" (dx3 + dr3) / x3} + dVin2] / x3... (8), and the trimming may be performed with dr3 so as to minimize this ω.
【0053】なお、前記第1の実施の形態の説明では、
BGR出力電圧VBGR の温度依存性をトリミングするた
めにBGR回路10における2つの抵抗素子R1 、R3
の値を変化させたが、これに限らず、BGR回路10に
おける1つの抵抗素子R2 の値を変化させるだけでもB
GR出力電圧VBGR の温度依存性をトリミングすること
が可能である。In the description of the first embodiment,
In order to trim the temperature dependency of the BGR output voltage VBGR, two resistance elements R1 and R3 in the BGR circuit 10 are used.
Is changed, but the present invention is not limited to this. Even if the value of one resistor R2 in the BGR circuit 10 is changed,
It is possible to trim the temperature dependency of the GR output voltage VBGR.
【0054】即ち、前式(3)は以下の式のように変形
することができる。R2 /R1 をdr1 だけ変化させて |c(dx1 +dr1 )+(R2 /R1 )(dx2 +d
n)=a| に変形することができる。That is, the above equation (3) can be modified as the following equation. By changing R2 / R1 by dr1, | c (dx1 + dr1) + (R2 / R1) (dx2 + d
n) = a |.
【0055】R3 /R2 をdr2 だけ変化させて |c・dx1 +(R2 /R1 )(dx2 +dr2 +d
n)=a| に変形することができる。By changing R3 / R2 by dr2, | c.dx1 + (R2 / R1) (dx2 + dr2 + d
n) = a |.
【0056】nをdr4 だけ変化させて |c・dx1 +(R2 /R1 )(dx2 +dn+dr4
)=a| に変形することができる。By changing n by dr4, | c.dx1 + (R2 / R1) (dx2 + dn + dr4
) = A |.
【0057】一般には、A,B,Cは0または1とし、
A,B,Cのうちの少なくとも1つは1である定数とし
て、 |c(dx1 +A・dr1 )+(R2 /R1 )(dx2
+B・dr2 +dn+C・dr4 )=a| を最小化するように、dr1 あるいはdr2 あるいはd
r4 またはこれらの組み合わせを決めてやれば良い。Generally, A, B, and C are 0 or 1,
As a constant, at least one of A, B and C is 1, | c (dx1 + A.dr1) + (R2 / R1) (dx2
+ B.dr2 + dn + C.dr4) = a | so that dr1 or dr2 or d is minimized.
r4 or a combination thereof may be determined.
【0058】以上の説明から分かるように、本発明の基
準電圧発生回路の調整方法は以下の各例で述べるように
実施できる。 <基準電圧発生回路の調整方法1>第1の抵抗比x1 、
第2の抵抗比x2 および第1の飽和電流比nに依存する
電圧を出力する第1の演算増幅回路を有するバンドギャ
ップリファレンス回路と、前記第1の抵抗比x1 をdr
1(i)(1=<i=<I)だけ変化させる可変手段、前記第2の
抵抗比x2 をdr2(j)(1=<j=<J)だけ変化させる可変
手段、およびまたは前記第1の飽和電流比nをdr4(k)
(1=<k=<K)だけ変化させる可変手段とを有する基準電
圧発生回路の調整に際して、前記x1 がdx1 だけ変動
し、前記x2 がdx2 だけ変動し、前記nがdnだけ変
動するとき、A,B,Cは0または1をとり、A,B,
Cのうちの少なくとも1つは1である定数として、 x1 ln[x2 n](dx1 +Adr1(i))+x1 (d
x2 +Bdr2(j)+dn+Cdr4(k)) を最小にするようにdr1(i)、dr2(j)およびまたはd
r4(k)を決めてx1 をdr1(i)だけ、x2 をdr2(j)だ
けおよびまたはnをdr4(k)だけ変化させる。As can be seen from the above description, the method of adjusting the reference voltage generating circuit of the present invention can be implemented as described in the following examples. <Adjustment method 1 of reference voltage generation circuit> First resistance ratio x1,
A bandgap reference circuit having a first operational amplifier circuit for outputting a voltage dependent on the second resistance ratio x2 and the first saturation current ratio n;
Variable means for changing 1 (i) (1 = <i = <I), variable means for changing the second resistance ratio x2 by dr2 (j) (1 = <j = <J), and / or The saturation current ratio n of 1 is dr4 (k)
(1 = <k = <K) When adjusting the reference voltage generating circuit having a variable means for changing by x, when x1 fluctuates by dx1, x2 fluctuates by dx2, and n fluctuates by dn, A, B, and C take 0 or 1, and A, B,
X1 ln [x2 n] (dx1 + Adr1 (i)) + x1 (d
x2 + Bdr2 (j) + dn + Cdr4 (k)) so that dr1 (i), dr2 (j) and / or d
Determine r4 (k) and change x1 by dr1 (i), x2 by dr2 (j) and / or n by dr4 (k).
【0059】<基準電圧発生回路の調整方法2>第1の
抵抗比x1 、第2の抵抗比x2 および第1の飽和電流比
nに依存する第1の電圧を出力する第1の演算増幅回路
を有するバンドギャップリファレンス回路と、前記第1
の抵抗比x1 をdr1(i)(1=<i=<I)だけ変化させる可
変手段、前記第2の抵抗比x2 をdr2(j)(1=<j=<J)
だけ変化させる可変手段、およびまたは前記第1の飽和
電流比nをdr4(k)(1=<k=<K)だけ変化させる可変手
段と、前記第1の電圧またはその分割電圧を第1の入力
とし、第3の抵抗比x3 に依存する第2の電圧を出力す
る第2の演算増幅回路と、前記第3の抵抗比x3 をdr
3(l)(1=<l=<L)だけ変化させる可変手段とを有する基
準電圧発生回路の調整に際して、前記x1 がdx1 だけ
変動し、前記x2 がdx2 だけ変動し、前記nがdnだ
け変動するとき、A,B,Cは0または1をとり、A,
B,Cのうちの少なくとも1つは1である定数として、 x1 ln[x2 n](dx1 +Adr1(i))+x1 (d
x2 +Bdr2(j)+dn+Cdr4(k)) を最小にするようにdr1(i)、dr2(j)、およびまたは
dr4(k)を決めてx1 をdr1(i)だけ変化させるステッ
プと、x1 をdr1(i)だけ、x2 をdr2(i)だけ、およ
びまたはnをdr4(k)だけ変化させた時の前記第1の電
圧とx1 、x2 、nの変動量および前記第1の演算増幅
回路の入力オフセット電圧が零のときの第1の電圧(V
0)との差をdVとし、前記第2の演算増幅回路の入力
オフセット電圧がdVin2 であり、前記x3 がdx3 だ
け変動するとき、 dV−V0(dr3(l)+dx3 )/x3 +dVin2 を最小にするdr3(l)を決めてx3 をdr3(l)だけ
変化させる。<Method 2 for Adjusting Reference Voltage Generating Circuit> A first operational amplifier circuit for outputting a first voltage dependent on the first resistance ratio x1, the second resistance ratio x2, and the first saturation current ratio n. A bandgap reference circuit having:
Means for changing the resistance ratio x1 of the second resistor by dr1 (i) (1 = <i = <I), and the second resistance ratio x2 by dr2 (j) (1 = <j = <J)
And the variable means for changing the first saturation current ratio n by dr4 (k) (1 = <k = <K), and the first voltage or the divided voltage thereof by the first means. A second operational amplifier circuit for inputting and outputting a second voltage dependent on the third resistance ratio x3, and for providing the third resistance ratio x3 as dr
3 (l) When adjusting the reference voltage generating circuit having variable means for changing by 1 (<l = <L), x1 fluctuates by dx1, x2 fluctuates by dx2, and n fluctuates by dn. When fluctuating, A, B, and C take 0 or 1;
X1 ln [x2 n] (dx1 + Adr1 (i)) + x1 (d
x2 + Bdr2 (j) + dn + Cdr4 (k)) dr1 (i), dr2 (j) and / or dr4 (k) are determined so as to minimize x1, and x1 is changed by dr1 (i). (i), x2 is changed by dr2 (i), and / or n is changed by dr4 (k), the amount of change in the first voltage and x1, x2, n and the first operational amplifier circuit. The first voltage (V) when the input offset voltage is zero
When the input offset voltage of the second operational amplifier circuit is dVin2 and x3 fluctuates by dx3, dV-V0 (dr3 (l) + dx3) / x3 + dVin2 is minimized. Is determined, and x3 is changed by dr3 (l).
【0060】<基準電圧発生回路の実施例3>また、前
記各実施例1、2において、第1のダイオードD1 とし
て、互いに直列もしくは並列に接続された複数個のダイ
オードを使用するか、あるいは同様に、前記第2のダイ
オードD2 として、互いに直列もしくは並列に接続され
た複数個のダイオードを使用する場合には、1個または
複数個の第1のフューズ素子を用い、その切断状態/非
切断状態に応じて前記ダイオードの使用数を変化させる
ようにした可変手段を使用することにより、基準電圧の
温度依存性をトリミングするようにしてもよい。<Third Embodiment of Reference Voltage Generating Circuit> In each of the first and second embodiments, a plurality of diodes connected in series or in parallel to each other may be used as the first diode D1. When a plurality of diodes connected in series or in parallel to each other are used as the second diode D2, one or a plurality of first fuse elements are used, and their cut / non-cut states are used. The temperature dependency of the reference voltage may be trimmed by using a variable means for changing the number of the diodes to be used according to the following.
【0061】図8は、基準電圧発生回路の実施例3を示
している。図8に示す基準電圧発生回路は、図1に示し
た基準電圧発生回路と比べて、基本的にBGR回路10
に接続される第1の可変手段が異なり、その他は同様で
あるので図1中と同一符号を付している。FIG. 8 shows a third embodiment of the reference voltage generating circuit. The reference voltage generation circuit shown in FIG. 8 is basically different from the reference voltage generation circuit shown in FIG.
Are different from each other, and the other components are the same.
【0062】具体的には第1の可変手段として、1個ま
たは複数個のフューズ素子を用い、その切断状態/非切
断状態に応じて前記第2のダイオードD2 (あるいは第
1のダイオードD1 )に並列に接続されるダイオードの
数を変化させるようにした構成が採用されている。Specifically, one or a plurality of fuse elements are used as the first variable means, and are connected to the second diode D2 (or the first diode D1) according to the cut state / non-cut state. A configuration is adopted in which the number of diodes connected in parallel is changed.
【0063】即ち、前記ダイオードD2 の一端(接続点
n2)と接地電位Vssとの間で上記ダイオードD2 に並
列に、1個のフューズ素子(例えばポリシリコンフュー
ズ)F1 および1個のダイオードD2aが直列接続されて
おり、さらに、上記フューズ素子F1 ・ダイオードD2a
の接続点と接地電位Vssとの間で上記ダイオードD2aに
並列に、別の1個のフューズ素子F1 および1個のダイ
オードD2aが直列接続されており、以下、同様の接続が
所要回数繰り返されている。That is, one fuse element (for example, polysilicon fuse) F1 and one diode D2a are connected in series with one end (connection point n2) of the diode D2 and the ground potential Vss in parallel with the diode D2. Connected to the fuse element F1 and the diode D2a.
Another fuse element F1 and another diode D2a are connected in series between the connection point of the second and the ground potential Vss in parallel with the diode D2a. Thereafter, the same connection is repeated a required number of times. I have.
【0064】同様に、前記ダイオードD1 の一端と接地
電位Vssとの間で上記ダイオードD1 に並列に、1個の
フューズ素子(例えばポリシリコンフューズ)F1 およ
び1個のダイオードD1aが直列接続されており、さら
に、上記フューズ素子F1 ・ダイオードD1aの接続点と
接地電位Vssとの間で上記ダイオードD1aに並列に、別
の1個のフューズ素子F1 および1個のダイオードD1a
が直列接続されており、以下、同様の接続が所要回数繰
り返されている。Similarly, one fuse element (for example, a polysilicon fuse) F1 and one diode D1a are connected in series between one end of the diode D1 and the ground potential Vss in parallel with the diode D1. Further, another one fuse element F1 and one diode D1a are connected in parallel with the diode D1a between the connection point of the fuse element F1 and the diode D1a and the ground potential Vss.
Are connected in series, and thereafter, the same connection is repeated a required number of times.
【0065】これにより、所望のフューズ素子F1 を例
えばレーザ光照射により切断制御することによってダイ
オードD2 あるいはD1 に並列接続されるダイオード数
を変化させることが可能になっている。Thus, it is possible to change the number of diodes connected in parallel with the diode D2 or D1 by controlling the cutting of the desired fuse element F1 by, for example, irradiating a laser beam.
【0066】<基準電圧発生回路の実施例4>なお、本
発明は、図1に示した第1の実施の形態のように前記文
献3のKuijkによって紹介されたBGR回路を用いた基
準電圧発生回路だけでなく、その他のBGR回路を用い
た基準電圧発生回路に対しても同様に適用できる。<Embodiment 4 of Reference Voltage Generating Circuit> In the present invention, like the first embodiment shown in FIG. 1, a reference voltage generating circuit using a BGR circuit introduced by Kuijk The present invention can be similarly applied not only to a circuit but also to a reference voltage generating circuit using another BGR circuit.
【0067】図9は、本発明の基準電圧発生回路の第2
の実施の形態として、前記文献2のWidlarによって紹介
されたBGR回路とその出力電圧を増幅する出力補正回
路を含む基準電圧発生回路に本発明を適用した実施例4
を示す。FIG. 9 shows a second embodiment of the reference voltage generating circuit according to the present invention.
In the fourth embodiment, the present invention is applied to a reference voltage generating circuit including a BGR circuit introduced by Widlar of the above-mentioned Document 2 and an output correction circuit for amplifying the output voltage of the BGR circuit.
Is shown.
【0068】この実施例4の基準電圧発生回路において
も、BGR回路における3つの抵抗素子R1 〜R3 のう
ちの少なくとも1つの抵抗素子の抵抗値、または、3つ
のバイポーラトランジスタQ1 〜Q3 のうちの少なくと
も1つのトランジスタのベース・エミッタ間接合面積を
変化させる第1の可変手段(例えばフューズ素子F1)
を用いることによって、基準電圧の温度依存性をトリミ
ングすることができる。Also in the reference voltage generating circuit of the fourth embodiment, the resistance value of at least one of the three resistance elements R1 to R3 in the BGR circuit, or at least one of the three bipolar transistors Q1 to Q3 First variable means (for example, fuse element F1) for changing the base-emitter junction area of one transistor
, The temperature dependency of the reference voltage can be trimmed.
【0069】さらに、出力補正回路における2つの抵抗
素子R5 、R4 のうちの少なくとも一方の抵抗素子の抵
抗値を変化させる第2の可変手段(例えばフューズ素子
F2)を用いることによって、基準電圧の絶対値をトリ
ミングすることができる。Further, by using the second variable means (for example, fuse element F2) for changing the resistance value of at least one of the two resistance elements R5 and R4 in the output correction circuit, the absolute value of the reference voltage can be reduced. Values can be trimmed.
【0070】[0070]
【発明の効果】上述したように本発明によれば、バンド
ギャップリファレンス回路の出力電圧の温度依存性を最
小化するようにトリミングでき、トリミング後の出力電
圧値を目標値との差が最小になるようにさらにトリミン
グでき、温度依存性と絶対値ばらつきが小さい基準電圧
を生成し得る基準電圧発生回路を提供することができ
る。As described above, according to the present invention, trimming can be performed so as to minimize the temperature dependency of the output voltage of the bandgap reference circuit, and the difference between the trimmed output voltage value and the target value can be minimized. Thus, it is possible to provide a reference voltage generation circuit capable of generating a reference voltage that can be further trimmed to generate a reference voltage with small temperature dependency and small absolute value variation.
【図1】本発明の基準電圧発生回路の第1の実施の形態
を示す回路図。FIG. 1 is a circuit diagram showing a first embodiment of a reference voltage generation circuit according to the present invention.
【図2】図1の基準電圧発生回路の出力電圧の温度依存
性を示す特性図。FIG. 2 is a characteristic diagram showing temperature dependence of an output voltage of the reference voltage generation circuit of FIG.
【図3】図1中のダイオードとして用いられるバイポー
ラトランジスタの断面構造および回路接続(等価回路)
の一例を示す図。FIG. 3 is a sectional structure and circuit connection (equivalent circuit) of a bipolar transistor used as a diode in FIG.
FIG.
【図4】図1の基準電圧発生回路の実施例1を示す回路
図。FIG. 4 is a circuit diagram showing a first embodiment of the reference voltage generation circuit of FIG. 1;
【図5】図4に示す基準電圧発生回路の電圧補正のため
のトリミング方法の一例を示すフローチャート。5 is a flowchart showing an example of a trimming method for voltage correction of the reference voltage generation circuit shown in FIG.
【図6】図1の基準電圧発生回路の実施例2を示す回路
図。FIG. 6 is a circuit diagram showing a second embodiment of the reference voltage generating circuit of FIG. 1;
【図7】図6に示す基準電圧発生回路の電圧補正のため
のトリミング方法の一例を示すフローチャート。FIG. 7 is a flowchart illustrating an example of a trimming method for voltage correction of the reference voltage generation circuit illustrated in FIG. 6;
【図8】図1の基準電圧発生回路の実施例3を示す回路
図。FIG. 8 is a circuit diagram showing a third embodiment of the reference voltage generating circuit of FIG. 1;
【図9】本発明の基準電圧発生回路の第2の実施の形態
を示す回路図。FIG. 9 is a circuit diagram showing a second embodiment of the reference voltage generation circuit of the present invention.
【図10】基準電圧発生回路の従来例1を示す回路図。FIG. 10 is a circuit diagram showing a first conventional example of a reference voltage generation circuit.
【図11】基準電圧発生回路の従来例2を示す回路図。FIG. 11 is a circuit diagram showing a conventional example 2 of a reference voltage generation circuit.
【図12】図11の回路の出力電圧の温度依存性を示す
特性図。12 is a characteristic diagram showing the temperature dependence of the output voltage of the circuit of FIG.
10…BGR回路、 20…出力補正回路、 1、2…オペアンプ、 D1 、D2 …ダイオード素子、 R1 〜R5 …抵抗素子、 F1 、F2 …フューズ素子、 P1 〜P5 …プロービングパッド。 Reference numeral 10: BGR circuit, 20: output correction circuit, 1, 2: operational amplifier, D1, D2: diode element, R1 to R5: resistance element, F1, F2: fuse element, P1 to P5: probing pad.
Claims (16)
ンジスタまたはダイオードを有し、第1電圧を出力する
バンドギャップ電圧発生回路と、 前記第1電圧またはその分割電圧を第1の入力電圧と
し、第2電圧を出力し、前記第2電圧の分割電圧を第2
の入力電圧とする演算増幅回路と、 前記第1電圧の値を変化させるための第1の可変手段
と、 前記第2電圧の値を変化させるための第2の可変手段と
を具備することを特徴とする基準電圧発生回路。A bandgap voltage generating circuit having a plurality of resistive elements and a plurality of bipolar transistors or diodes and outputting a first voltage; and a first input voltage, wherein the first voltage or a divided voltage thereof is a first input voltage. And outputs the divided voltage of the second voltage to the second voltage.
An operational amplifier circuit as an input voltage, a first variable means for changing the value of the first voltage, and a second variable means for changing the value of the second voltage. Characteristic reference voltage generation circuit.
て、 前記第1の可変手段は、前記複数の抵抗素子のうち1個
または複数個の抵抗素子の抵抗値を変化させる手段であ
ることを特徴とする基準電圧発生回路。2. The reference voltage generation circuit according to claim 1, wherein said first variable means is means for changing a resistance value of one or a plurality of resistance elements of said plurality of resistance elements. Characteristic reference voltage generation circuit.
て、 前記第1の可変手段は、前記バイポーラトランジスタま
たはダイオードの使用数を変化させる手段であることを
特徴とする基準電圧発生回路。3. The reference voltage generating circuit according to claim 1, wherein said first variable means is means for changing the number of said bipolar transistors or diodes used.
て、 前記第2の入力電圧は、前記第2電圧を抵抗により分割
した抵抗分割電圧であることを特徴とする基準電圧発生
回路。4. The reference voltage generating circuit according to claim 1, wherein said second input voltage is a resistance divided voltage obtained by dividing said second voltage by a resistor.
て、 前記第1の可変手段は、前記第1の出力電圧の温度依存
性を最小化するように設定され、前記第2の可変手段
は、前記第2の出力電圧と目標値との差を最小化するよ
うに設定されることを特徴とする基準電圧発生回路。5. The reference voltage generating circuit according to claim 1, wherein said first variable means is set so as to minimize the temperature dependency of said first output voltage, and said second variable means is A reference voltage generating circuit set to minimize a difference between the second output voltage and a target value.
ンジスタまたはダイオードを有し、第1電圧を出力する
バンドギャップ電圧発生回路と、 前記第1電圧またはその分割電圧を第1の入力電圧と
し、第2電圧を出力し、前記第2電圧の分割電圧を第2
の入力電圧とする演算増幅回路と、 前記バンドギャップ電圧発生回路に接続され、前記第1
電圧の値を変化させるための1個または複数個の第1の
フューズ素子と、 前記第2電圧の分割電圧を生成するための回路に接続さ
れ、前記第2電圧の値を変化させるための1個または複
数個の第2のフューズ素子とを具備することを特徴とす
る基準電圧発生回路。6. A bandgap voltage generating circuit having a plurality of resistive elements and a plurality of bipolar transistors or diodes and outputting a first voltage, wherein the first voltage or a divided voltage thereof is a first input voltage, And outputs the divided voltage of the second voltage to the second voltage.
An operational amplifying circuit that is an input voltage of
One or more first fuse elements for changing the value of the voltage, and one or more first fuse elements connected to a circuit for generating the divided voltage of the second voltage, for changing the value of the second voltage. A reference voltage generating circuit comprising: one or a plurality of second fuse elements.
て、 前記第1のフューズ素子は、その切断状態/非切断状態
に応じて前記複数の抵抗素子のうち1個または複数個の
抵抗素子の抵抗値を変化させることを特徴とする基準電
圧発生回路。7. The reference voltage generating circuit according to claim 6, wherein the first fuse element is one or more of the plurality of resistance elements depending on a cut state / non-cut state of the first fuse element. A reference voltage generation circuit characterized by changing a resistance value.
て、 前記第1のフューズ素子は、その切断状態/非切断状態
に応じて前記バイポーラトランジスタまたはダイオード
の使用数を変化させることを特徴とする基準電圧発生回
路。8. The reference voltage generating circuit according to claim 6, wherein the first fuse element changes the use number of the bipolar transistor or the diode in accordance with a cut state / non-cut state. Reference voltage generation circuit.
て、 前記第2の入力電圧は、前記第2電圧を抵抗により分割
した抵抗分割電圧であることを特徴とする基準電圧発生
回路。9. The reference voltage generation circuit according to claim 6, wherein the second input voltage is a resistance divided voltage obtained by dividing the second voltage by a resistor.
いて、 前記第1のフューズ素子は、前記第1電圧の温度依存性
を最小化するように切断箇所が選択され、前記第2の可
変手段は、前記第2電圧と目標値との差を最小化するよ
うに切断箇所が選択されることを特徴とする基準電圧発
生回路。10. The reference voltage generating circuit according to claim 6, wherein a cut point of the first fuse element is selected so as to minimize the temperature dependency of the first voltage, and the second variable means is provided. Wherein a cutting point is selected so as to minimize a difference between the second voltage and a target value.
接続された複数個の第1のダイオードと、 1個または互いに直列もしくは並列に接続された複数個
の第2のダイオードと、 前記第1のダイオードに第1の接続点で直列に接続され
る第1の抵抗素子と、 前記第2のダイオードに直列に接続され、互いに第2の
接続点で接続された第2および第3の抵抗素子と、 前記第1の接続点に現れる第1の電圧と前記第2の接続
点に現れる第2の電圧が入力し、第3の電圧を出力する
演算増幅回路と、 前記第1の電圧と第2の電圧と第3の電圧を測定するた
めの電圧測定手段と、 前記第3の電圧を変えるための可変手段とを具備し、 前記電圧測定手段を用いて測定された前記3つの電圧値
に応じて前記可変手段により前記第3の電圧を変えるこ
とを特徴とする基準電圧発生回路。11. One or more first diodes connected in series or parallel to each other, one or more second diodes connected in series or parallel to each other, and the first diode A first resistance element connected in series at a first connection point, a second resistance element connected in series to the second diode, and a second resistance element connected to each other at a second connection point; An operational amplifier circuit to which a first voltage appearing at the first connection point and a second voltage appearing at the second connection point are input, and which outputs a third voltage; A voltage measuring means for measuring a voltage and a third voltage; and a variable means for changing the third voltage, wherein the voltage is measured in accordance with the three voltage values measured using the voltage measuring means. Changing the third voltage by the variable means Reference voltage generating circuit according to claim.
おいて、 前記電圧測定手段は、 前記第1の接続点および第2の接続点にそれぞれ対応し
て接続された第1のプロービングパッドおよび第2のプ
ロービングパッドと、前記第1の演算増幅回路の出力端
子に接続された第3のプロービングパッドとを有するこ
とを特徴とする基準電圧発生回路。12. The reference voltage generating circuit according to claim 11, wherein the voltage measuring means includes a first probing pad connected to the first connection point and a second probing pad connected to the second connection point, respectively. And a third probing pad connected to an output terminal of the first operational amplifier circuit.
接続された複数個の第1のダイオードと、 1個または互いに直列もしくは並列に接続された複数個
の第2のダイオードと、 前記第1のダイオードに第1の接続点で直列に接続され
る第1の抵抗素子と、 前記第2のダイオードに直列に接続され、互いに第2の
接続点で接続された第2および第3の抵抗素子と、 前記第1の接続点に現れる第1の電圧と前記第2の接続
点に現れる第2の電圧が入力し、第3の電圧を出力する
第1の演算増幅回路と、 前記第3の電圧またはその分割電圧を第1の入力電圧と
し、第4の電圧を出力し、前記第4の電圧またはその分
割電圧を第2の入力電圧とする第2の演算増幅回路と、 前記第1の電圧と第2の電圧と第3の電圧と第4の電圧
を測定するための電圧測定手段と、 前記第3の電圧と第4の電圧を変えるための可変手段と
を具備し、 前記電圧測定手段を用いて測定された前記4つの電圧値
に応じて前記可変手段により前記第3の電圧と第4の電
圧を変えることを特徴とする基準電圧発生回路。13. One or a plurality of first diodes connected in series or parallel to each other; one or a plurality of second diodes connected in series or parallel to each other; and the first diode A first resistance element connected in series at a first connection point, a second resistance element connected in series to the second diode, and a second resistance element connected to each other at a second connection point; A first operational amplifier circuit to which a first voltage appearing at the first connection point and a second voltage appearing at the second connection point are input, and which output a third voltage; A second operational amplifier circuit that uses the divided voltage as a first input voltage, outputs a fourth voltage, and uses the fourth voltage or the divided voltage as a second input voltage, For measuring the second voltage, the third voltage and the fourth voltage A voltage measuring unit; and a variable unit for changing the third voltage and the fourth voltage, wherein the variable unit changes the third voltage according to the four voltage values measured by using the voltage measuring unit. A reference voltage generating circuit, wherein the third voltage and the fourth voltage are changed.
おいて、 前記第1の接続点および第2の接続点にそれぞれ対応し
て接続された第1のプロービングパッドおよび第2のプ
ロービングパッドと、前記第1の演算増幅回路の出力端
子に接続された第3のプロービングパッドと、前記第2
の演算増幅回路の出力端子に接続された第4のプロービ
ングパッドと、前記第2の演算増幅回路の第2の入力電
圧の入力端子に接続された第5のプロービングパッドと
を有することを特徴とする基準電圧発生回路。14. The reference voltage generating circuit according to claim 13, wherein a first probing pad and a second probing pad connected to the first connection point and the second connection point, respectively, A third probing pad connected to an output terminal of the first operational amplifier circuit;
And a fifth probing pad connected to an input terminal of a second input voltage of the second operational amplifier circuit, and a fourth probing pad connected to an output terminal of the operational amplifier circuit. Reference voltage generating circuit.
および第1の飽和電流比nに依存する電圧を出力する第
1の演算増幅回路を有するバンドギャップリファレンス
回路と、前記第1の抵抗比x1 をdr1(i)(1=<i=<I)
だけ変化させる可変手段、前記第2の抵抗比x2 をdr
2(j)(1=<j=<J)だけ変化させる可変手段、およびまた
は前記第1の飽和電流比nをdr4(k)(1=<k=<K)だけ
変化させる可変手段とを有する基準電圧発生回路の調整
方法であって、 前記x1 がdx1 だけ変動し、前記x2 がdx2 だけ変
動し、前記nがdnだけ変動するとき、A,B,Cは0
または1をとり、A,B,Cのうちの少なくとも1つは
1である定数として、 x1 ln[x2 n](dx1 +Adr1(i))+x1 (d
x2 +Bdr2(j)+dn+Cdr4(k)) を最小にするようにdr1(i)、dr2(j)およびまたはd
r4(k)を決めてx1 をdr1(i)だけ、x2 をdr2(j)だ
けおよびまたはnをdr4(k)だけ変化させるステップを
有することを特徴とする基準電圧発生回路の調整方法。15. A first resistance ratio x1 and a second resistance ratio x2.
And a bandgap reference circuit having a first operational amplifier circuit for outputting a voltage dependent on the first saturation current ratio n, and the first resistance ratio x1 as dr1 (i) (1 = <i = <I)
Means for changing the second resistance ratio x2 by dr
2 (j) (1 = <j = <J), and / or variable means for changing the first saturation current ratio n by dr4 (k) (1 = <k = <K). A method for adjusting a reference voltage generating circuit, wherein when x1 fluctuates by dx1, x2 fluctuates by dx2, and n fluctuates by dn, A, B, and C are 0
Or 1 as a constant in which at least one of A, B, and C is 1, x1 ln [x2 n] (dx1 + Adr1 (i)) + x1 (d
x2 + Bdr2 (j) + dn + Cdr4 (k)) so that dr1 (i), dr2 (j) and / or d
A method for adjusting a reference voltage generating circuit, comprising the step of determining r4 (k) and changing x1 by dr1 (i), x2 by dr2 (j) and / or n by dr4 (k).
および第1の飽和電流比nに依存する第1の電圧を出力
する第1の演算増幅回路を有するバンドギャップリファ
レンス回路と、 前記第1の抵抗比x1 をdr1(i)(1=<i=<I)だけ変化
させる可変手段、前記第2の抵抗比x2 をdr2(j)(1=
<j=<J)だけ変化させる可変手段、およびまたは前記第
1の飽和電流比nをdr4(k)(1=<k=<K)だけ変化させ
る可変手段と、 前記第1の電圧またはその分割電圧を第1の入力とし、
第3の抵抗比x3 に依存する第2の電圧を出力する第2
の演算増幅回路と、 前記第3の抵抗比x3 をdr3(l)(1=<l=<L)だけ変化
させる可変手段とを有する基準電圧発生回路の調整方法
であって、 前記x1 がdx1 だけ変動し、前記x2 がdx2 だけ変
動し、前記nがdnだけ変動するとき、A,B,Cは0
または1をとり、A,B,Cのうちの少なくとも1つは
1である定数として、 x1 ln[x2 n](dx1 +Adr1(i))+x1 (d
x2 +Bdr2(j)+dn+Cdr4(k)) を最小にするようにdr1(i)、dr2(j)、およびまたは
dr4(k)を決めてx1 をdr1(i)だけ変化させるステッ
プと、x1 をdr1(i)だけ、x2 をdr2(i)だけ、およ
びまたはnをdr4(k)だけ変化させた時の前記第1の電
圧とx1 、x2 、nの変動量および前記第1の演算増幅
回路の入力オフセット電圧が零のときの第1の電圧(V
0)との差をdVとし、 前記第2の演算増幅回路の入
力オフセット電圧がdVin2 であり、前記x3がdx3
だけ変動するとき、 dV−V0(dr3(l)+dx3 )/x3 +dVin2 を最小にするdr3(l)を決めてx3 をdr3(l)だけ変化
させるステップとを有することを特徴とする基準電圧発
生回路の調整方法。16. A first resistance ratio x1 and a second resistance ratio x2.
A bandgap reference circuit having a first operational amplifier circuit for outputting a first voltage dependent on a first saturation current ratio n, and a first resistance ratio x1 as dr1 (i) (1 = <i = <I) to change the second resistance ratio x2 by dr2 (j) (1 =
<j = <J), and / or a variable means for changing the first saturation current ratio n by dr4 (k) (1 = <k = <K); The divided voltage as the first input,
A second output of a second voltage dependent on a third resistance ratio x3;
And a variable means for changing the third resistance ratio x3 by dr3 (l) (1 = <l = <L), wherein x1 is dx1 A, B, and C are 0 when x2 fluctuates by dx2 and n fluctuates by dn.
Or 1 as a constant in which at least one of A, B, and C is 1, x1 ln [x2 n] (dx1 + Adr1 (i)) + x1 (d
x2 + Bdr2 (j) + dn + Cdr4 (k)) dr1 (i), dr2 (j) and / or dr4 (k) are determined so as to minimize x1, and x1 is changed by dr1 (i). (i), x2 is changed by dr2 (i), and / or n is changed by dr4 (k), the amount of change in the first voltage and x1, x2, n and the first operational amplifier circuit. The first voltage (V) when the input offset voltage is zero
0), the input offset voltage of the second operational amplifier circuit is dVin2, and the x3 is dx3
A step of determining dr3 (l) that minimizes dV-V0 (dr3 (l) + dx3) / x3 + dVin2 and changing x3 by dr3 (l). How to adjust the circuit.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP28054497A JPH11121694A (en) | 1997-10-14 | 1997-10-14 | Reference voltage generating circuit and method for adjusting it |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP28054497A JPH11121694A (en) | 1997-10-14 | 1997-10-14 | Reference voltage generating circuit and method for adjusting it |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH11121694A true JPH11121694A (en) | 1999-04-30 |
Family
ID=17626552
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP28054497A Pending JPH11121694A (en) | 1997-10-14 | 1997-10-14 | Reference voltage generating circuit and method for adjusting it |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH11121694A (en) |
Cited By (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002202824A (en) * | 2000-12-28 | 2002-07-19 | Fuji Electric Co Ltd | Semiconductor integrated circuit |
WO2003073508A1 (en) * | 2002-02-27 | 2003-09-04 | Ricoh Company, Ltd. | Circuit for generating a reference voltage having low temperature dependency |
WO2006090452A1 (en) * | 2005-02-24 | 2006-08-31 | Fujitsu Limited | Reference voltage generating circuit |
JP2007020248A (en) * | 2005-07-05 | 2007-01-25 | Nec Electronics Corp | Step-up circuit |
JP2007514988A (en) * | 2003-10-07 | 2007-06-07 | アナログ・デバイシス・インコーポレーテッド | Method and apparatus for compensating temperature drift in semiconductor processes and semiconductor circuits |
JP2007317933A (en) * | 2006-05-26 | 2007-12-06 | Mitsumi Electric Co Ltd | Light-emitting diode drive circuit |
KR100809716B1 (en) | 2007-01-04 | 2008-03-06 | 삼성전자주식회사 | Bandgap reference circuit capable of trimming using additional resistor |
JP2008251055A (en) * | 2008-07-14 | 2008-10-16 | Ricoh Co Ltd | Reference voltage generating circuit, its manufacturing method and electric power unit using its circuit |
US7518347B2 (en) | 2006-09-14 | 2009-04-14 | Oki Semiconductor Co., Ltd. | Regulator circuit |
JP2009123292A (en) * | 2007-11-15 | 2009-06-04 | Toshiba Corp | Semiconductor memory device |
JP2009176111A (en) * | 2008-01-25 | 2009-08-06 | Elpida Memory Inc | Band-gap reference voltage source circuit |
KR100948520B1 (en) * | 2006-08-30 | 2010-03-23 | 삼성전자주식회사 | Amplifier for improving ESD characteristic |
US7737675B2 (en) | 2006-09-15 | 2010-06-15 | Oki Semiconductor Co., Ltd. | Reference current generator adjustable by a variable current source |
JP2010152510A (en) * | 2008-12-24 | 2010-07-08 | Seiko Instruments Inc | Reference voltage circuit |
JP2011081517A (en) * | 2009-10-05 | 2011-04-21 | Toppan Printing Co Ltd | Bandgap reference circuit, ad converter including the same, and adjustment method for the same |
JP2012048349A (en) * | 2010-08-25 | 2012-03-08 | Renesas Electronics Corp | Semiconductor device |
JP2012174085A (en) * | 2011-02-23 | 2012-09-10 | Fujitsu Semiconductor Ltd | Reference voltage circuit and semiconductor integrated circuit |
WO2013008423A1 (en) | 2011-07-12 | 2013-01-17 | 旭化成エレクトロニクス株式会社 | Direct-current voltage output circuit and set-top box |
JP2013054471A (en) * | 2011-09-02 | 2013-03-21 | Toshiba Corp | Reference signal generating circuit |
JP2013104736A (en) * | 2011-11-11 | 2013-05-30 | Lapis Semiconductor Co Ltd | Temperature sensing circuit and adjustment method therefor |
WO2016201596A1 (en) * | 2015-06-15 | 2016-12-22 | Micron Technology, Inc. | Apparatuses and methods for providing reference voltages |
US10162377B2 (en) | 2015-06-15 | 2018-12-25 | Micron Technology, Inc. | Apparatuses and methods for providing reference voltages |
-
1997
- 1997-10-14 JP JP28054497A patent/JPH11121694A/en active Pending
Cited By (34)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4513209B2 (en) * | 2000-12-28 | 2010-07-28 | 富士電機システムズ株式会社 | Semiconductor integrated circuit |
JP2002202824A (en) * | 2000-12-28 | 2002-07-19 | Fuji Electric Co Ltd | Semiconductor integrated circuit |
CN1321458C (en) * | 2002-02-27 | 2007-06-13 | 株式会社理光 | Circuit for generating a reference voltage having low temperature dependency |
WO2003073508A1 (en) * | 2002-02-27 | 2003-09-04 | Ricoh Company, Ltd. | Circuit for generating a reference voltage having low temperature dependency |
US6937001B2 (en) | 2002-02-27 | 2005-08-30 | Ricoh Company, Ltd. | Circuit for generating a reference voltage having low temperature dependency |
JP2007514988A (en) * | 2003-10-07 | 2007-06-07 | アナログ・デバイシス・インコーポレーテッド | Method and apparatus for compensating temperature drift in semiconductor processes and semiconductor circuits |
WO2006090452A1 (en) * | 2005-02-24 | 2006-08-31 | Fujitsu Limited | Reference voltage generating circuit |
US7642840B2 (en) | 2005-02-24 | 2010-01-05 | Fujitsu Limited | Reference voltage generator circuit |
KR100939291B1 (en) | 2005-02-24 | 2010-01-28 | 후지쯔 가부시끼가이샤 | Reference voltage generating circuit |
JP2007020248A (en) * | 2005-07-05 | 2007-01-25 | Nec Electronics Corp | Step-up circuit |
JP2007317933A (en) * | 2006-05-26 | 2007-12-06 | Mitsumi Electric Co Ltd | Light-emitting diode drive circuit |
US7843266B2 (en) | 2006-08-30 | 2010-11-30 | Samsung Electronics Co., Ltd. | Amplifier for improving electrostatic discharge characteristic |
KR100948520B1 (en) * | 2006-08-30 | 2010-03-23 | 삼성전자주식회사 | Amplifier for improving ESD characteristic |
US7518347B2 (en) | 2006-09-14 | 2009-04-14 | Oki Semiconductor Co., Ltd. | Regulator circuit |
US7737675B2 (en) | 2006-09-15 | 2010-06-15 | Oki Semiconductor Co., Ltd. | Reference current generator adjustable by a variable current source |
KR100809716B1 (en) | 2007-01-04 | 2008-03-06 | 삼성전자주식회사 | Bandgap reference circuit capable of trimming using additional resistor |
JP2009123292A (en) * | 2007-11-15 | 2009-06-04 | Toshiba Corp | Semiconductor memory device |
US8208333B2 (en) | 2007-11-15 | 2012-06-26 | Kabushiki Kaisha Toshiba | Semiconductor memory device |
JP2009176111A (en) * | 2008-01-25 | 2009-08-06 | Elpida Memory Inc | Band-gap reference voltage source circuit |
JP2008251055A (en) * | 2008-07-14 | 2008-10-16 | Ricoh Co Ltd | Reference voltage generating circuit, its manufacturing method and electric power unit using its circuit |
JP2010152510A (en) * | 2008-12-24 | 2010-07-08 | Seiko Instruments Inc | Reference voltage circuit |
JP2011081517A (en) * | 2009-10-05 | 2011-04-21 | Toppan Printing Co Ltd | Bandgap reference circuit, ad converter including the same, and adjustment method for the same |
JP2012048349A (en) * | 2010-08-25 | 2012-03-08 | Renesas Electronics Corp | Semiconductor device |
JP2012174085A (en) * | 2011-02-23 | 2012-09-10 | Fujitsu Semiconductor Ltd | Reference voltage circuit and semiconductor integrated circuit |
WO2013008423A1 (en) | 2011-07-12 | 2013-01-17 | 旭化成エレクトロニクス株式会社 | Direct-current voltage output circuit and set-top box |
US8884686B2 (en) | 2011-07-12 | 2014-11-11 | Asahi Kasei Microdevices Corporation | Direct current voltage output circuit and set top box |
JP2013054471A (en) * | 2011-09-02 | 2013-03-21 | Toshiba Corp | Reference signal generating circuit |
JP2013104736A (en) * | 2011-11-11 | 2013-05-30 | Lapis Semiconductor Co Ltd | Temperature sensing circuit and adjustment method therefor |
US9255850B2 (en) | 2011-11-11 | 2016-02-09 | Lapis Semiconductor Co., Ltd. | Temperature detection circuit and method of adjusting the same |
WO2016201596A1 (en) * | 2015-06-15 | 2016-12-22 | Micron Technology, Inc. | Apparatuses and methods for providing reference voltages |
US10162377B2 (en) | 2015-06-15 | 2018-12-25 | Micron Technology, Inc. | Apparatuses and methods for providing reference voltages |
US10168724B2 (en) | 2015-06-15 | 2019-01-01 | Micron Technology, Inc. | Apparatuses and methods for providing reference voltages |
US11119523B2 (en) | 2015-06-15 | 2021-09-14 | Micron Technology, Inc. | Apparatuses and methods for providing reference voltages |
US11150681B2 (en) | 2015-06-15 | 2021-10-19 | Micron Technology, Inc. | Apparatuses and methods for providing reference voltages |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH11121694A (en) | Reference voltage generating circuit and method for adjusting it | |
EP1599776B1 (en) | A bandgap voltage reference circuit and a method for producing a temperature curvature corrected voltage reference | |
JP4616281B2 (en) | Low offset band gap voltage reference | |
US5900772A (en) | Bandgap reference circuit and method | |
US7170336B2 (en) | Low voltage bandgap reference (BGR) circuit | |
US7710096B2 (en) | Reference circuit | |
JP3586073B2 (en) | Reference voltage generation circuit | |
US7224210B2 (en) | Voltage reference generator circuit subtracting CTAT current from PTAT current | |
US7420359B1 (en) | Bandgap curvature correction and post-package trim implemented therewith | |
US7863882B2 (en) | Bandgap voltage reference circuits and methods for producing bandgap voltages | |
US5796244A (en) | Bandgap reference circuit | |
JP5710586B2 (en) | Method and circuit for low power reference voltage and bias current generator | |
US8212606B2 (en) | Apparatus and method for offset drift trimming | |
US20090021234A1 (en) | Ultra low-voltage sub-bandgap voltage reference generator | |
US6232829B1 (en) | Bandgap voltage reference circuit with an increased difference voltage | |
US8421433B2 (en) | Low noise bandgap references | |
JPH08320730A (en) | Band-gap voltage reference and method for generation of band-gap reference voltage | |
KR20120080567A (en) | Compensated bandgap | |
US20180074532A1 (en) | Reference voltage generator | |
US20060006858A1 (en) | Method and apparatus for generating n-order compensated temperature independent reference voltage | |
US10673415B2 (en) | Techniques for generating multiple low noise reference voltages | |
TWI435200B (en) | Bandgap voltage and current reference | |
Avoinne et al. | Second-order compensated bandgap reference with convex correction | |
US20050077952A1 (en) | Band gap constant voltage circuit | |
JPH09244758A (en) | Voltage and current reference circuit |