JPH1097351A - 通信システム - Google Patents

Abstract

(57)【要約】 【課題】 双方向データ通信システムにおける従来の電
力保存技術においては、データ喪失の問題は回避できる
が、一部のトランシーバは連続的に電力増加に状態に残
らなければならないので増加する電力消費のコストの問
題新たに生じる。 【解決手段】 通信システム（１０）は、第１のトラン
シーバ（１４）に結合される第１のデータ源（１２）
と、第２のトランシーバ（１８）に結合される第２のデ
ータ源（２２）を含む。第１及び第２のトランシーバ
（１４、１８）は、第１及び第２のデータ源（１２、２
２）の間で双方向通信ができるようにデータバス（２
０）で結合される。双方向電力保存制御回路（２５）は
第１及び第２のトランシーバ（１４、１８）に結合さ
れ、第２のデータ源（２２）によるデータ送信か、又は
第１のデータ源（１２）からの可能信号かのいずれかに
応じて第１及び第２のトランシーバを電力増加させる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、通信システムに関
し、より詳しくは、双方向電力保存制御回路を持つ通信
システムに関する。

【０００２】

【従来の技術】種々様々なデータ通信システムが、数個
の装置間で双方向通信を行うために利用出来る。ＲＳ−
２３２通信システムは、この様な双方向通信システムの
典型である。ＲＳ−２３２データ通信システムの１つの
広く使用される構成においては、ＣＰＵ（中央処理装
置）が伝送線を通して外部装置と通信する。このＣＰＵ
は、ＵＡＲＴ（ユニバーサル非同期受信機／送信機）を
経由し伝送線を通してデータを送信し受信する。外部装
置は、次にＲＳ−２３２トランシーバを経由し伝送線を
通してデータを送信し受信する。

【０００３】この様なＲＳ−２３２データ通信システム
における電力保存を実施するため、幾つかの技術が現在
利用できる。これらの技術の各々は単方向電力制御回路
を使用し、ここでＵＡＲＴは、ＲＳ−２３２トランシー
バの電力増加又は電力低下が可能であるが、ＲＳ−２３
２トランシーバは、ＵＡＲＴの電力増加をすることは出
来ない。

【０００４】第１の実施においては、ＣＰＵが、ＵＡＲ
Ｔの電力低下をさせる信号を供給し、ＵＡＲＴが次に、
ＲＳ−２３２トランシーバの電力低下をさせる。電力低
下に引き続いて、データ送信を可能にするために、ＣＰ
Ｕは、ＵＡＲＴの電力増加をさせる信号を送り、ＵＡＲ
Ｔは次に、ＲＳ−２３２トランシーバの電力増加をさせ
る。この実施は、ＵＡＲＴとＲＳ−２３２トランシーバ
の両方の電力低下ができるため、高いレベルの電力保存
を達成し、ＣＰＵが、ＵＡＲＴの電力増加をさせる唯一
つの装置である。従って、この実施は、ＵＡＲＴが電力
低下している間に外部装置から送信されたどの様なデー
タも失われるという問題がある。

【０００５】第２の電力保存の実施においては、ＣＰＵ
が、ＵＡＲＴに信号を送り、ＵＡＲＴは次に、ＲＳ−２
３２トランシーバの電力低下をさせる。ＵＡＲＴは、継
続して電力増加のままであり、従って、外部装置から送
信されるデータの監視ができる。この電力保存の実施
は、従って、外部装置によるデータ送信から生じるデー
タ喪失の問題を回避する。しかし、データ喪失の問題の
回避は、ＵＡＲＴは連続的に電力増加のままでなければ
ならないという事実に起因する電力消費の増加による費
用の増加という第２の問題を導入する。

【０００６】

【発明が解決しようとする課題】従って、現在利用でき
る電力保存技術に関連し、データ喪失の問題の回避はで
きるがＵＡＲＴは連続的に電力増加のままであるため電
力消費の増加による費用の増加という問題を克服出来る
電力保存技術に対する要望がある。

【０００７】

【課題を解決するための手段】発明の一つの局面におい
ては、通信システムは、データを送信及び受信するため
の第１のデータ源と、第１のデータ源に結合され、デー
タを第１のデータ源へ送信し、またデータを第１のデー
タ源から受信する第１のトランシーバと、データを送信
及び受信するための第２のデータ源と、第２のデータ源
に結合され、データを第２のデータ源へ送信し、またデ
ータを第２のデータ源から受信する第２のトランシーバ
であって、第２のトランシーバは、データを第１のトラ
ンシーバへ送信し、またデータを第１のトランシーバか
ら受信するため第１のトランシーバに結合される、第２
のトランシーバと、第１及び第２のトランシーバに結合
され、第２のデータ源によるデータ送信に応じて第１及
び第２のトランシーバを電力増加させる電力保存制御回
路とを含む。

【０００８】発明の他の局面においては、トランシーバ
システムは、データをデータ源へ送信し、またデータを
データ源から受信し、そしてデータを第２のトランシー
バへ送信し、またデータを第２のトランシーバから受信
する第１のトランシーバと、データ源によるデータ送信
に応じて第１のトランシーバを動作可能とし、また第２
のトランシーバを動作可能とするための第１の制御信号
を作る電力保存制御回路とを含む。

【０００９】発明のさらに別の局面においては、トラン
シーバシステムは、データをデータ源へ送信し、またデ
ータをデータ源から受信し、そしてデータを第２のトラ
ンシーバへ送信し、そしてデータを第２のトランシーバ
から受信する第１のトランシーバと、データ源からの可
能信号に応じて第１のトランシーバを電力増加し、そし
て第２のトランシーバを電力増加するための第１の制御
信号を作る電力保存制御回路とを含み、電力保存制御回
路は、第１のトランシーバの電力増加のため第２のトラ
ンシーバからの第２の制御信号に応じる。

【００１０】本発明の利点は、電力保存制御回路は、電
力保存をするため第１及び第２のトランシーバの両方が
電力低下される待機動作モードに通信システムが入れる
ようにする。本発明の別の利点は、電力保存制御回路
は、データの喪失なしに、第２のデータ源からのデータ
送信に応じて待機動作モードから起動モードに転換でき
るようにする。本発明の更に別の利点は、電力保存制御
回路は、現存するＲＳ−２３２通信システムと逆方向の
両立性を与えるため単一の制御線を使用することであ
る。

【００１１】

【発明の実施の形態】図１は、本発明による通信システ
ム１０を示す。本発明は、中央処理装置（ＣＰＵ）と遠
隔装置又はデータ通信機器（ＤＣＥ）との間の双方向通
信を行なうＲＳ−２３２通信システムに応用されたもの
について説明する。しかし、ＲＳ−２３２通信システム
へ応用出来ることに加えて、本発明は、他の双方向通信
システムにも応用できることが理解できるであろう。

【００１２】通信システム１０は、データをデータバス
１６を経由してユニバーサル非同期受信機／送信機（Ｕ
ＡＲＴ）１４へ送信し、そしてデータをこれから受信す
る中央処理装置（ＣＰＵ）１２を含む。ＵＡＲＴ１４
は、データをデータバス２０を経由してＲＳ−２３２ト
ランシーバ１８へ送信し、そしてデータをこれから受信
する。ＵＡＲＴ１４は、データバス１６を通してＣＰＵ
１２から受信するデータの並直列変換を行ない、またデ
ータバス２０を通してトランシーバ１８から受信するデ
ータの直並列変換を行なう。

【００１３】遠隔装置又はディジタル通信機器（ＤＣ
Ｅ）２２は、直列データをデータバス２４を経由してＲ
Ｓ−２３２トランシーバ１８へ送信し、そして直列デー
タをこれから受信する。データバス２４は、送信線２４
ａを含み、これを通してデータがＤＣＥ２２からトラン
シーバ１８へ送信され、また受信線２４ｂを含み、これ
を通してトランシーバ１８により送信されるデータはＤ
ＣＥ２２により受信される。ＵＡＲＴ１４とトランシー
バ１８は、ＣＰＵ１２とＤＣＥ２２の間の双方向データ
通信を行なう様に協同する。

【００１４】通信システム１０は、また双方向電力保存
制御回路２５を含み、これは通信システム１０に起動動
作モードと待機動作モードの両方を与える。起動動作モ
ードにおいては、ＵＡＲＴ１４とトランシーバ１８は、
動作可能又は電力増加され、そしてデータを送信しまた
受信できる。待機動作モードにおいては、ＵＡＲＴ１４
とトランシーバ１８は、動作不能又は電力低下され、そ
してデータを送信し又は受信できない。

【００１５】双方向電力保存制御回路２５は、ＣＰＵ１
２から可能信号ＥＮを受けるため、これに結合された入
力端子を持つインバータ２６を含む。インバータ２６の
出力端子は、ＮＭＯＳトランジスタ２８のゲートヘ結合
され、またＯＲゲート３０の第１入力端子３０ａに結合
される。トランジスタ２８のソースは接地される。トラ
ンジスタ２８のドレインは、プルアップ抵抗器３２の第
１の端に結合され、また制御線３７へ、またインバータ
３４の入力端子に結合される。抵抗器３２の第２の端
は、電圧＋Ｖを与える電圧源３３に結合される。インバ
ータ３４の出力端子は、ＯＲゲート３０の第２入力端子
３０ｂに結合される。ＯＲゲート３０の出力端子は、Ｕ
ＡＲＴ１４の可能入力端子に結合される。

【００１６】インバータ２６、ＮＭＯＳトランジスタ２
８、ＯＲゲート３０、抵抗器３２及びインバータ３４
は、ダッシュ線３５で示す様に、好ましくはＵＡＲＴ１
４を含む同じ半導体チップ上に集積されるが、これらの
１つ又はそれより多い要素は、もし望むならば個別にす
るか、又は別個の半導体チップの一部にすることもでき
る。

【００１７】双方向電力保存制御回路２５は、また、入
力端子がデータ送信線２４ａに結合され、出力端子が転
換検出器４０の入力端子に結合された受信機３８を含
む。転換検出器４０の出力端子は、ＮＭＯＳトランジス
タ４２のゲートヘ結合される。トランジスタ４２のソー
スは接地される。トランジスタ４２のドレインは、プル
アップ抵抗器４４の第１の端に結合され、また制御線３
７へ、またインバータ３６の入力端子に結合される。抵
抗器４４の第２の端は、電圧＋Ｖを与える電圧源４３に
結合される。インバータ３６の出力端子は、トランシー
バ１８の可能入力端子に結合される。

【００１８】インバータ３６、転換検出器４０、ＮＭＯ
Ｓトランジスタ４２、及び抵抗器４４は、ダッシュ線４
５で示す様に、好ましくはトランシーバ１８と同じ半導
体チップ上に集積されるが、これらの１つ又はそれより
多い要素は、もし望むならば個別にするか、又は別個の
半導体チップの一部にすることもできる。

【００１９】動作において、通信システム１０を、電力
保存のため待機モードに置くために、ＣＰＵ１２とＤＣ
Ｅ２２はデータを送信することを止め、ＵＡＲＴ１４と
トランシーバ１８は電力低下される。ＵＡＲＴ１４を電
力低下させるため、ＣＰＵ１２は、論理高レベルを持つ
信号ＥＮを発生する。インバータ２６は、論理高レベル
信号ＥＮを受け、そして論理低レベルを持つ信号をトラ
ンジスタ２８のゲート及びＯＲゲート３０の第１入力端
子３０ａに供給する。トランジスタ２８は、そこで、そ
のゲートに印加される論理低レベル信号に応じてターン
オフする。

【００２０】同様に、ＤＣＥ２２が送信線２４ａを通し
てデータを送信することを止めると、送信線２４ａは、
連続的に論理低レベルに置かれ、受信機３８の出力は低
レベルとなり低レベルのままとなる。データ送信が完了
したことを示すある期間に亘り低レベルである受信機３
８の出力に応じて、転換検出器４０は、論理低レベル値
を持つ信号をトランジスタ４２のゲートに供給し、これ
によりトランジスタ４２をターンオフさせる。

【００２１】トランジスタ２８と４２がターンオフする
と、インバータ３４と３６への入力は論理高レベルとな
る。インバータ３４は、そこで論理低レベルを持つ信号
をＯＲゲート３０の第２入力端子３０ｂに供給する。Ｏ
Ｒゲート３０は、そこで論理低レベルをＵＡＲＴ１４の
可能入力端子に供給して動作不能とし、これによりＵＡ
ＲＴ１４の電力消費を減少させる。同様に、インバータ
３６は、そこで論理低レベルを持つ信号をトランシーバ
１８の可能入力端子に供給して動作不能とし、これによ
りトランシーバ１８の電力消費を減少させる。

【００２２】双方向電力保存制御回路２５は、通信シス
テム１０を待機動作モードから起動動作モード動作へ、
次のいずれかに応じて転換させることができる。即ち、
１）ＣＰＵ１２からの指令、又は２）ＤＣＥ２２からの
データ送信の開始である。

【００２３】ＣＰＵ１２は、通信システム１０を待機動
作モードから起動動作モード動作へ、論理低レベルを持
つ可能信号ＥＮを発生することにより転換を指令するこ
とができる。インバータ２６は、そこで論理低レベルを
持つ可能信号ＥＮを受け、論理高レベルを持つ信号をト
ランジスタ２８のゲート及びＯＲゲート３０の第１入力
端子３０ａに供給する。第１入力端子３０ａでの論理高
レベルに応じて、ＯＲゲート３０は、論理高レベルをＵ
ＡＲＴ１４の可能入力端子に供給し、これによりＵＡＲ
Ｔ１４を電力増加とし、ＵＡＲＴ１４は、トランシーバ
１８とＤＣＥ２２もまた動作可能になると何時でも、デ
ータバス１６及び２０を通してデータを送信し、受信で
きる様になる。

【００２４】トランジスタ２８は、そのゲートに印加さ
れた論理高レベル信号に応じてターンオンし、これによ
り制御線３７のノード３７ａ及び３７ｂを論理低レベル
に引き下げる。ノード３７ｂが論理低レベルになると、
インバータ３６は、論理高レベル信号をトランシーバ１
８の可能入力端子に供給し、これによりトランシーバ１
８を電力増加とし、トランシーバ１８がデータバス２０
及び２４を通してデータを送信し、受信できる様にな
る。

【００２５】ＤＣＥ２２からのデータ送信の開始もま
た、通信システム１０を、待機動作モードから起動動作
モード動作へ転換させる。転換検出器４０は、その入力
端子が受信機３８を経由して送信線２４ａに結合され、
送信線２４ａの状態を監視する動作をする。

【００２６】ＲＳ−２３２プロトコルは、直列データは
１０ビットのグループで送信されることを指定し、各１
０ビットのグループは、スタートビット、８個の連続す
るデータビット、及びストップビットである。スタート
ビットは、最初のクロック期間の間の論理低から論理高
への転換により示される。次の８個のクロック期間の間
の各クロック期間での論理レベルは、関連するデータビ
ットの値を示す。ストップビットは、８個のデータビッ
トに関連する８個のクロック期間に続く少なくとも１個
のクロック期間に対する低論理レベルにより示される。

【００２７】ＤＣＥ２２が、ＲＳ−２３２プロトコルに
従って直列データの送信を始めると、送信線２４ａ上の
スタートビットの存在は、送信線２４ａを論理低レベル
から論理高レベルへ転換させる。転換検出器４０は、レ
ベルにおけるこの転換を検出し、論理高レベルを持つ信
号をトランジスタ４２のゲートに印加する。トランジス
タ４２は、そのゲートに印加された論理高レベル信号に
応じてターンオンし、これにより、制御線３７のノード
３７ａ及び３７ｂを論理低レベルに引き下げる。ノード
３７ｂが論理低レベルになると、インバータ３６は、論
理高レベル信号をトランシーバ１８の可能入力端子に供
給し、これによりトランシーバ１８を電力増加とし、ト
ランシーバ１８がデータバス２０及び２４を通してデー
タを送信し、受信できる様になる。

【００２８】ノード３７ａの論理低レベルに応じて、イ
ンバータ３４は、論理高レベル信号をＯＲゲート３０の
第２入力端子３０ｂに供給する。第２入力端子３０ｂ上
の論理高レベル信号に応じて、ＯＲゲート３０は、論理
高レベルを持つ信号をＵＡＲＴ１４の可能入力端子に供
給し、これによりＵＡＲＴ１４を電力増加とし、ＵＡＲ
Ｔ１４は、トランシーバ１８とＤＣＥ２２もまた動作可
能になると何時でも、データバス１６及び２０を通して
データを送信し、受信できる様になる。

【００２９】ＤＣＥ２２によるデータ送信に応じてのト
ランシーバ１８とＵＡＲＴ１４の電力増加は、データ送
信の開始を示すＤＣＥ２２により送られるスタートビッ
トにより占拠される最初のクロック期間の間に完了す
る。これは、ＤＣＥ２２により送信されるデータのどれ
も喪失されないことを保証する。

【００３０】転換検出器４０の出力は、また高論理レベ
ルから低論理レベルへの最終の転換に続く所定の期間に
亘り高レベルのまま残っている。この所定の期間は、Ｄ
ＣＥ２２によるデータ送信が実際に完了することを保証
するのに十分な長さに選択される。

【００３１】本発明の利点は、双方向電力保存制御回路
２５は、通信システム１０を待機動作モード入ることを
可能にし、この待機動作モードでは、ＵＡＲＴ１４とト
ランシーバ１８の両方が電力低下され有意な電力保存が
できる。本発明の別の利点は、双方向電力保存制御回路
２５は、ＤＣＥ２２からのデータ送信に応じて、データ
を喪失することなく待機動作モードから起動動作モード
動作へ転換させることである。本発明のさらに別の利点
は、単一の制御線の使用により、ＲＳ−２３２通信シス
テムとの逆方向の両立性が得られることである。

【００３２】好ましい実施例について、上に詳細に述べ
た。本発明の範囲は、上述のものとは異なる実施例をも
包含し、請求項の範囲内にあることを理解すべきであ
る。例えば、本発明は、ＲＳ−２３２と異なる標準に基
づく通信システムにおいても使用できる。

【００３３】本発明は、例示的な実施例について述べた
が、この記載は、限定的な意味に解釈されることを意図
したものではない。種々の修正及び例示的な実施例の組
み合わせ、並びに本発明の他の実施例は、明細書を参照
すれば、当業者に明白である。従って、前述の請求項の
記載は、どのような修正及び実施例をも包含することを
意図している。

【００３４】以上の説明に関して更に以下の項を開示す
る。 （１）通信システムは、データを送信及び受信するため
の第１のデータ源と、第１のデータ源に結合され、デー
タを第１のデータ源へ送信し、またデータを第１のデー
タ源から受信する第１のトランシーバと、データを送信
及び受信するための第２のデータ源と、第２のデータ源
に結合され、データを第２のデータ源へ送信し、またデ
ータを第２のデータ源から受信する第２のトランシーバ
であって、上記第２のトランシーバは、データを第１の
トランシーバへ送信し、またデータを第１のトランシー
バから受信するため上記第１のトランシーバに結合され
る上記第２のトランシーバと、上記第１及び第２のトラ
ンシーバに結合され、上記第２のデータ源により送信さ
れるデータに応じて上記第１及び第２のトランシーバへ
の電力を増加させる電力保存制御回路とを含む。 （２）第１項記載の通信システムにおいて、電力保存制
御回路は、上記第１のデータ源からの可能信号に応じ
て、第１及び第２のトランシーバの電力増加をする。 （３）第１項記載の通信システムにおいて、第１のデー
タ源は、並列データを送信し、そして受信する中央処理
装置である。 （４）第１項記載の通信システムにおいて、第２のデー
タ源は、直列データを送信し、そして受信するデータ通
信装置である。

【００３５】（５）第１項記載の通信システムにおい
て、第１のトランシーバは、ユニバーサル非同期受信機
／送信機である。 （６）第１項記載の通信システムにおいて、第２のトラ
ンシーバは、ＲＳ−２３２トランシーバである。 （７）第１項記載の通信システムにおいて、第１のデー
タ源は、選択的に第１の状態と第２の状態の一方を持つ
可能信号を電力保存制御回路に印加し、上記電力保存制
御回路は、第２の状態を持つ可能信号に応じて第１及び
第２のトランシーバを電力増加する。 （８）第７項記載の通信システムにおいて、電力保存制
御回路は、第１の状態をもつ可能信号に応じ、また第２
のデータ源から送信されるデータが存在しないことに応
じて第１及び第２のトランシーバを動作不能にする。

【００３６】（９）第８項記載の通信システムにおい
て、電力保存制御回路は、第１のデータ源からの可能信
号を受ける入力端子と、出力端子をもつ第１のインバー
タと、第１及び第２の入力端子並びに出力端子をもつＯ
Ｒゲートであって、ＯＲゲートの第１の入力端子は第１
のインバータの出力端子に結合され、ＯＲゲートの出力
端子は第１のトランシーバに第１の制御信号を供給し、
第１の制御信号は、第１のトランシーバの電力増加する
ための第１の状態と第１のトランシーバを動作不能にす
る第２の状態との１つを選択的に持つ、上記ＯＲゲート
と、制御電極と電流路をもつ第１のトランジスタであっ
て、制御電極は第１のインバータの出力端子に結合され
る、上記第１のトランジスタと、第１の抵抗器であっ
て、第１の抵抗器と第１のトランジスタの電流路は電圧
源と基準電位源の間に直列に結合される、上記第１の抵
抗器と、第２のインバータであって、入力端子は第１の
抵抗器と第１のトランジスタの電流路との間の第１のノ
ードに結合され、出力端子はＯＲゲートの第２の入力端
子に結合される、上記第２のインバータと、上記第２の
データ源からデータを受ける入力端子と、出力端子をも
つ受信機と、受信機に結合された入力端子と、出力端子
をもつ転換検出器と、制御電極と電流路をもつ第２のト
ランジスタであって、制御電極は転換検出器の出力端子
に結合される、上記第２のトランジスタと、第２の抵抗
器であって、第２の抵抗器と第２のトランジスタの電流
路は電圧源と基準電位源の間に直列に結合される、上記
第２の抵抗器と、第３のインバータであって、入力端子
は第２の抵抗器と第２のトランジスタの電流路との間の
第２のノードに結合され、出力端子は第２の制御信号を
第２のトランシーバに供給し、第１及び第２のノードは
一緒に結合され、第２の制御信号は、第２のトランシー
バの電力増加するための第１の状態と第２のトランシー
バを動作不能にする第２の状態との１つを選択的に持
つ、上記第３のインバータとを含む。

【００３７】（１０）第９項記載の通信システムにおい
て、転換検出器は、第２のデータ源によるデータ送信に
応じて第２のトランジスタをターンオンするための出力
信号を発生し、第１及び第２のノードは、第２のトラン
ジスタがオンのときは第１の電圧レベルにあり、第３の
インバータは、第２のノードでの第１の電圧レベルに応
じて、第２のトランシーバの電力増加するための第１の
状態をもつ第２の制御信号を発生し、第２のインバータ
は、第１のノードでの第１の電圧レベルに応じて、ＯＲ
ゲートへ出力信号を供給し、ＯＲゲートは、第２のイン
バータの出力信号に応じて、第１のトランシーバの電力
増加するための第１の状態をもつ第１の制御信号を発生
する。 （１１）第９項記載の通信システムにおいて、第１のイ
ンバータは、第２の状態をもつ可能信号に応じて第１の
トランジスタをターンオンするための出力信号を発生
し、第１及び第２のノードは、第１のトランジスタがオ
ンのときは第１の電圧レベルにあり、第３のインバータ
は、第２のノードでの第１の電圧レベルに応じて、第２
のトランシーバの電力増加するための第１の状態をもつ
第２の制御信号を発生し、ＯＲゲートは、第１のインバ
ータの出力信号に応じて、第１のトランシーバの電力増
加するための第１の状態をもつ第１の制御信号を発生す
る。

【００３８】（１２）トランシーバシステムであって、
データ源へデータを送信しデータ源からデータを受信
し、また第２のトランシーバへデータを送信し第２のト
ランシーバからデータを受信する第１のトランシーバ
と、データ源によるデータ送信に応じて、第１のトラン
シーバを動作可能にし、また２のトランシーバを動作可
能にするため第１の制御信号を発生する電力保存制御回
路とを含む。 （１３）第１２項記載のトランシーバシステムにおい
て、電力保存制御回路は、第２のトランシーバからの第
２の制御信号に応じて、第１のトランシーバを動作可能
にする。

【００３９】（１４）第１３項記載のトランシーバシス
テムにおいて、電力保存制御回路は、データ源からデー
タを受信する入力端子と、出力端子をもつ転換検出器
と、制御電極と電流路をもつトランジスタであって、制
御電極は転換検出器の出力端子に結合される、上記トラ
ンジスタと、抵抗器であって、抵抗器とトランジスタの
電流路は電圧源と基準電位源の間に直列に結合され、ノ
ードであって、抵抗器とトランジスタの電流路の間接続
され、第１の制御信号を供給し、そして第２の制御信号
を受ける上記ノードと、インバータであって、入力端子
は抵抗器とトランジスタの電流路との間の第２のノード
に結合され、出力端子は第３の制御信号を第２のトラン
シーバに供給し、第２のトランシーバを動作可能にす
る。 （１５）第１４項記載のトランシーバシステムにおい
て、第２のトランシーバはＲＳ−トランシーバである。 （１６）トランシーバシステムであって、データ源へデ
ータを送信しデータ源からデータを受信し、また第２の
トランシーバへデータを送信し第２のトランシーバから
データを受信する第１のトランシーバと、データ源から
の可能信号に応じて、第１のトランシーバを電力増加
し、また第２のトランシーバを電力増加するため第１の
制御信号を発生する電力保存制御回路とを含み、電力保
存制御回路は、第２のトランシーバからの第２の制御信
号に応じて第１のトランシーバを電力増加する。

【００４０】（１７）第１６項記載のトランシーバシス
テムにおいて、電力保存制御回路は、第１のデータ源か
らの可能信号を受ける入力端子と、出力端子をもつ第１
のインバータと、第１及び第２の入力端子並びに出力端
子をもつＯＲゲートであって、ＯＲゲートの第１の入力
端子は第１のインバータの出力端子に結合され、ＯＲゲ
ートの出力端子は第１のトランシーバを動作可能にする
ため、第１のトランシーバに第３制御信号を供給し、制
御電極と電流路をもつトランジスタであって、制御電極
は第１のインバータの出力端子に結合され、抵抗器であ
って、抵抗器とトランジスタの電流路は電圧源と基準電
位源の間に直列に結合され、抵抗器とトランジスタの電
流路上の間のノードは、第１の制御信号を供給し、また
第２の制御信号を受け、第２のインバータであって、入
力端子は抵抗器とトランジスタの電流路との間のノード
に結合され、出力端子はＯＲゲートの第２の入力端子に
結合される。

【００４１】（１８）第１６項記載のトランシーバシス
テムにおいて、データ源は、並列データを送信する中央
処理装置である。 （１９）第１６項記載のトランシーバシステムにおい
て、第１トランシーバは、ユニバーサル非同期受信機／
送信機である。

【００４２】（２０）通信システム１０は、第１のトラ
ンシーバ１４に結合される第１のデータ源１２と、第２
のトランシーバ１８に結合される第２のデータ源２２と
を含む。第１及び第２のトランシーバ１４、１８は、第
１及び第２のデータ源１２、２２の間の双方向通信を可
能にするためデータバス２０で結合される。双方向電力
保存制御回路２５は、第２のデータ源２２によるデータ
送信か、又は第１のデータ源１２からの可能信号のいず
れかに応じて第１及び第２のトランシーバを電力増加す
る。

【図面の簡単な説明】

【図１】本発明による通信システムのブロック図であ
る。

【符号の説明】

１０ 通信システム １２ ＣＰＵ（第１のデータ源） １４ ＵＡＲＴ（ユニバーサル非同期受信機／送信機）
（第１のトランシーバ） １８ ＲＳ−２３２トランシーバ（第２のトランシー
バ） ２０ データバス ２２ データ通信機器（第２のデータ源） ２５ 電力保存制御回路 ３０ ＯＲゲート ２６ インバータ ３４ インバータ ３６ インバータ ４０ 転換検出器

───────────────────────────────────────────────────── フロントページの続き (72)発明者 ケビン ジェイ．ジンガリッチ アメリカ合衆国テキサス州ガーランド，リ ッジ オーク ドライブ 3405 (72)発明者 ジョン ディー．モーガン アメリカ合衆国テキサス州ダラス，ウィン ディング リッジ 9803 (72)発明者 コダー エス．エルナシャー アメリカ合衆国テキサス州ダラス，バーナ ディン ユー エス エイ 10307

Claims (1)

【特許請求の範囲】
1. 【請求項１】 通信システムであって、 データを送信及び受信するための第１のデータ源と、 前記第１のデータ源に結合され、データを前記第１のデ
   ータ源へ送信し、またデータを前記第１のデータ源から
   受信する第１のトランシーバと、 データを送信及び受信するための第２のデータ源と、 前記第２のデータ源に結合され、データを前記第２のデ
   ータ源へ送信し、またデータを前記第２のデータ源から
   受信する第２のトランシーバであって、前記第２のトラ
   ンシーバは、データを前記第１のトランシーバへ送信
   し、またデータを前記第１のトランシーバから受信する
   ため前記第１のトランシーバに結合され、 前記第１及び第２のトランシーバに結合され、前記第２
   のデータ源によるデータ送信に応じて前記第１及び第２
   のトランシーバを電力増加させる電力保存制御回路と、
   を備えた通信システム。