JPH1091538A - Method and device for detecting life of backup battery - Google Patents

Method and device for detecting life of backup battery

Info

Publication number
JPH1091538A
JPH1091538A JP8242261A JP24226196A JPH1091538A JP H1091538 A JPH1091538 A JP H1091538A JP 8242261 A JP8242261 A JP 8242261A JP 24226196 A JP24226196 A JP 24226196A JP H1091538 A JPH1091538 A JP H1091538A
Authority
JP
Japan
Prior art keywords
battery
backup battery
life
backup
load
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8242261A
Other languages
Japanese (ja)
Inventor
Tomoji Ito
知二 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP8242261A priority Critical patent/JPH1091538A/en
Publication of JPH1091538A publication Critical patent/JPH1091538A/en
Pending legal-status Critical Current

Links

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E60/00Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
    • Y02E60/10Energy storage using batteries

Landscapes

  • Techniques For Improving Reliability Of Storages (AREA)
  • Stand-By Power Supply Arrangements (AREA)
  • Secondary Cells (AREA)
  • Tests Of Electric Status Of Batteries (AREA)
  • Power Sources (AREA)

Abstract

PROBLEM TO BE SOLVED: To realize remote maintenance and to prevent the malfunction of a device by detecting voltage fluctuation based on a load which is set in a pseudo load generation circuit. SOLUTION: Load data is generated to the pseudo load generation circuit 5 from CPU 2 and the use time of a battery 4 is operated against a voltage fluctuation value by the pseudo load in CPU 2. The time of the life of the battery 4 is calculated and it is warned by a display device. When the voltage fluctuation value against the pseudo load becomes not more than 1.2V and a calculation result in CPU 2 becomes 'The life of battery already expires', whether the content of RAM 1 is destroyed or not is checked. When the content of RAM 1 is judged to be destroyed, precise data is written into RAM 1 and the system moves to a constant operation. When an abnormal state such as a power cut occurs, a switch S2 is turned on, backup voltage V2 is supplied through the pseudo load generation circuit 5 and a diode D2 and the content of RAM 1 is kept without being destroyed.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、停電の様な異常が
発生した場合、RAMをバックアップするバックアップ
用バッテリーの寿命検出方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for detecting the life of a backup battery for backing up a RAM when an abnormality such as a power failure occurs.

【0002】[0002]

【従来の技術】一般に、マイクロプロセッサー(以下M
PUと呼ぶ)を使用した装置、例えば電力プラント等の
プロセス制御装置では、制御に必要なデーターを格納す
るRAMを持っており、従って、このRAMの内容が破
壊されると、以後の制御が不可能となる為、それを防止
する目的で、停電の様な予測できない異常状態になって
も、このRAMの内容が破壊されないように、バックア
ップ用バッテリーが用いられている。
2. Description of the Related Art Generally, a microprocessor (hereinafter referred to as M)
A device using a PU (for example, a process control device such as a power plant) has a RAM for storing data necessary for control. Therefore, if the contents of the RAM are destroyed, the subsequent control is not performed. To prevent this, a backup battery is used to prevent the contents of the RAM from being destroyed even when an unpredictable abnormal state such as a power failure occurs.

【0003】この従来技術を図9 について具体的に説明
すると、従来は、図9 に示す様に、データー格納用RA
M10に対しては、システム電源の電圧V1 がダイオード
11を介して供給されると共に、バックアップ用バッテリ
ー12からの電圧V2 が供給される様になっている。
[0003] The prior art will be described in detail with reference to FIG. 9. Conventionally, as shown in FIG.
For M10, the system power supply voltage V1 is a diode
11 and the voltage V2 from the backup battery 12 is supplied.

【0004】そして、RAM10には各種データーに対応
するデーターブロックがあり、このデーターブロックか
らデーターを順次読み出してデーターチェックを行う様
にプログラム設定されている。
[0004] The RAM 10 has data blocks corresponding to various data, and the program is set so that data is sequentially read from the data blocks and a data check is performed.

【0005】即ち、システム電源のオン時、RAM10の
任意のデーターブロックに格納されているデーターとチ
ェックデーター格納エリアに格納されているチェックデ
ータとを比較する事によって、RAM10のデーターに異
常が発生したか否かを、先ずチェックし、RAM10に異
常が発生している場合には、更にそのRAM10に所定の
データーを書き込むと共に読み出して、その書き込んだ
データーと読み出したデーターとを比較する事によって
RAM10自体の異常か、バックアップ用バッテリー12の
異常かをチェックしていた。
That is, when the system power is turned on, an abnormality has occurred in the data in the RAM 10 by comparing the data stored in an arbitrary data block of the RAM 10 with the check data stored in the check data storage area. First, it is checked whether an abnormality has occurred in the RAM 10. If an abnormality has occurred in the RAM 10, predetermined data is further written and read into the RAM 10, and the written data is compared with the read data to thereby determine the RAM 10 itself. Or the backup battery 12 was abnormal.

【0006】[0006]

【発明が解決しようとする課題】しかしながら、この従
来技術では、異常の有無を検出するだけで、異常(寿
命)の予測が出来ない為、リモートメンテナンスを必要
とする遠方の装置、例えば配水池、取水池及びポンプ場
等、山間部や交通の不便な場所に設置されている被制御
所がある遠方監視制御装置の場合、例え『バッテリー異
常がある』と検出された事態に直面しても迅速に対応で
きない場合が殆んどであった。
However, in this prior art, it is not possible to predict the abnormality (lifetime) only by detecting the presence or absence of an abnormality, so that a remote device requiring remote maintenance, for example, a reservoir, In the case of a remote monitoring and control device with controlled sites installed in mountainous areas or places where traffic is inconvenient such as intake reservoirs and pumping stations, even if it is detected that there is a "battery error", it is quick. In most cases, it was not possible to deal with

【0007】従って、本発明の目的は、遠隔地にある装
置のバックアップ用バッテリーに異常が発生しても、R
AM内容の破壊を事前に防止することにある。
Accordingly, it is an object of the present invention to provide a method for controlling a backup battery even if an abnormality occurs in a backup battery of a remote device.
An object of the present invention is to prevent the destruction of AM contents in advance.

【0008】[0008]

【課題を解決するための手段】本発明は、その目的達成
の為に、電源投入時にバッテリーが異常であるかを検出
する手段と、バッテリー異常を、事前に予測する手段を
提供する。
In order to achieve the object, the present invention provides a means for detecting whether a battery is abnormal when power is turned on, and a means for predicting a battery abnormality in advance.

【0009】即ち、本発明によれば、異常時に、バック
アップ用バッテリーで、データー格納用メモリーRAM
をバックアップするシステムに於いて、前記データ格納
メモリーにチェックデータを書き込んだ後、前記バック
アップ用バッテリーに任意に不可設定が可能な疑似負荷
発生回路を接続して前記データを読みだし、この値があ
らかじめ書き込まれたデータかどうかを判断することに
より、寿命判断を行うことを特徴とするバックアップ用
バッテリーの寿命検出方法が得られる。
That is, according to the present invention, in the event of an abnormality, a data storage memory RAM is used with a backup battery.
In a backup system, after writing check data to the data storage memory, the backup battery is connected to a pseudo load generation circuit that can be set to any value, and the data is read out. By judging whether the data is written data or not, a life detecting method for determining the life of the backup battery is obtained.

【0010】また、本発明によれば、前記疑似負荷発生
回路の負荷設定を変えて複数の条件で前記チェックデー
タの読みだしを行うことにより、寿命判断を行うことを
特徴とするバックアップ用バッテリーの寿命検出方法が
得られる。
According to the present invention, the life of the backup battery is determined by changing the load setting of the pseudo load generating circuit and reading the check data under a plurality of conditions. A life detection method is obtained.

【0011】さらに、本発明によれば、異常時に、バッ
クアップ用バッテリーで、データ格納用メモリーRAM
をバックアップするシステムに於いて、このバックアッ
プ用バッテリーの寿命を検出する為の疑似負荷発生回路
を設けたことを特徴とするバックアップ用バッテリーの
寿命検出装置が得られる。
Further, according to the present invention, in the event of an abnormality, a data storage memory RAM can be used with a backup battery.
In a system for backing up a backup battery, a backup battery life detecting device is provided, which is provided with a pseudo load generating circuit for detecting the life of the backup battery.

【0012】さらに、本発明によれば、前記疑似負荷発
生回路への負荷設定を中央処理装置CPUから、任意に
指示することを特徴とする請求項3に記載のバックアッ
プ用バッテリーの寿命検出装置データーブロック毎に、
チェックデーターエリアを複数ケ所設けたエリア構成の
データー格納用メモリーRAMを有する事を特徴とする
前記バックアップ用バッテリーの寿命検出方法が得られ
る。
Further, according to the present invention, the load setting for the pseudo load generating circuit is arbitrarily instructed from the central processing unit CPU, and the backup battery life detecting device data according to claim 3, wherein For each block,
A method of detecting the life of the backup battery, characterized by having a data storage memory RAM having an area configuration having a plurality of check data areas.

【0013】さらに、本発明によれば、異常時にデータ
格納用メモリーRAMをバックアップするバックアップ
用バッテリーを複数個設けた事を特徴とする請求項3記
載のバックアップ用バッテリーの寿命検出装置が得られ
る。
Further, according to the present invention, there is provided a backup battery life detecting device according to claim 3, wherein a plurality of backup batteries are provided for backing up the data storage memory RAM when an abnormality occurs.

【0014】さらに、本発明によれば、データーブロッ
ク毎に、チェックデータエリアを複数ケ所設けたエリア
構成のデーター格納用メモリーRAMを有することを特
徴とする前記バックアップ用バッテリーの寿命検出装置
が得られる。
Further, according to the present invention, there is provided the backup battery life detecting device having a data storage memory RAM having an area configuration in which a plurality of check data areas are provided for each data block. .

【0015】さらに、本発明によれば、異常時、バック
アップ用バッテリーでバックアップされるデータ格納用
メモリーRAMを有し、又、バックアップ用バッテリー
の性能評価の為に、このバッテリーの負荷を中央処理装
置CPUから、任意に設定される疑似負荷発生回路を有
するシステムに於いて、電源投入時および定常運転時
に、前記疑似負荷発生回路の負荷に応じてバッテリー電
圧を検出することによりバッテリーの寿命を判断するこ
とを特徴とするバックアップ用バッテリーの寿命検出方
法が得られる。
Further, according to the present invention, a memory RAM for storing data backed up by a backup battery in the event of an abnormality is provided, and the load of the battery is reduced by a central processing unit in order to evaluate the performance of the backup battery. In a system having a pseudo load generating circuit arbitrarily set from the CPU, at power-on and during steady operation, the battery life is determined by detecting the battery voltage according to the load of the pseudo load generating circuit. Thus, a method for detecting the life of a backup battery is obtained.

【0016】さらに、本発明によれば、異常時、バック
アップ用バッテリーでバックアップされるデータ格納用
メモリーRAMを有し、又、バックアップ用バッテリー
の性能評価の為に、このバッテリーの負荷を中央処理装
置CPUから、任意に設定される疑似負荷発生回路を有
するシステムに於いて、電源投入時および定常運転時
に、前記疑似負荷発生回路の負荷に応じてバッテリー電
圧を検出するバッテリー電圧低下検出回路を有すること
を特徴とするバックアップ用バッテリーの寿命検出装置
が得られる。
Further, according to the present invention, a memory RAM for storing data backed up by a backup battery in the event of an abnormality is provided, and the load of the battery is transferred to a central processing unit for evaluating the performance of the backup battery. In a system having a pseudo load generating circuit arbitrarily set by a CPU, a system having a battery voltage drop detecting circuit for detecting a battery voltage according to a load of the pseudo load generating circuit at the time of power-on and in a steady operation. A backup battery life detecting device characterized by the following features.

【0017】[0017]

【発明の実施の形態】以下、本発明による一実施形態を
図に基づいて説明するが、先ず図1 について説明する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment according to the present invention will be described below with reference to the drawings. FIG. 1 will be described first.

【0018】図1は、本発明によるシステムの原理を示
すブロック図で、データ格納用RAM1とCPU(中央
処理装置)2 とがデータバス3 を介して接続されてい
る。このCPU2 はRAM1 に対して、データの書き込
み、読み出し制御を行うもので、特に本発明に於ては、
後記バックアップ用バッテリーの性能評価の為に、バッ
テリーの負荷を任意に設定できる機能を持っていて、何
種類かの疑似負荷(後記図3 )に対応するデータが予め
記憶されている。
FIG. 1 is a block diagram showing the principle of a system according to the present invention. A data storage RAM 1 and a CPU (central processing unit) 2 are connected via a data bus 3. The CPU 2 controls writing and reading of data to and from the RAM 1. In the present invention, in particular,
In order to evaluate the performance of the backup battery described later, it has a function of arbitrarily setting the load of the battery, and data corresponding to several types of pseudo loads (FIG. 3 described later) is stored in advance.

【0019】データ格納用RAM1 に対しては、システ
ム電源の電圧V1 がスイッチS1 のオン時にダイオード
D1 を介して供給されると共に、バックアップ用バッテ
リー4 からの電圧V2 がスイッチS2 のオン時に、疑似
負荷発生回路(後記)及びダイオードD2 を介してRA
M1 に供給される様に構成されている。
The voltage V1 of the system power supply is supplied to the data storage RAM 1 via the diode D1 when the switch S1 is turned on, and the voltage V2 from the backup battery 4 is supplied when the switch S2 is turned on. RA through a generating circuit (described later) and a diode D2.
It is configured to be supplied to M1.

【0020】即ち、スイッチS2 は停電時にオン、復電
時にオフする事で、停電時に限り、バッテリー4 からの
電圧V2 がRAM1 に供給される様になっている。
That is, the switch S2 is turned on at the time of power failure and turned off at the time of power recovery, so that the voltage V2 from the battery 4 is supplied to the RAM 1 only at the time of power failure.

【0021】尚、このバックアップ用電圧V2 は一般に
システム電源の電圧V1 より小さく、単にRAM1 の内
容を保持し得るに十分な値でありさえすればよい。
The backup voltage V2 is generally lower than the voltage V1 of the system power supply, and need only be a value sufficient to hold the contents of the RAM1.

【0022】5 は前記疑似負荷発生回路で、抵抗値を変
える事によって、バッテリー4 の電圧変動を発生させる
回路で、この疑似負荷発生回路5 に設定される疑似負荷
はCPU2 から指定される。
Reference numeral 5 denotes the above-mentioned pseudo load generating circuit which generates a voltage change of the battery 4 by changing the resistance value. The pseudo load set in the pseudo load generating circuit 5 is designated by the CPU 2.

【0023】尚、停電時はCPU2 からの負荷設定の指
示に関係なく、疑似負荷は無しとするシステム構成とな
っている。
It is to be noted that the system configuration is such that there is no pseudo load during a power failure irrespective of a load setting instruction from the CPU 2.

【0024】又、この疑似負荷の設定は、定常負荷に対
して、例えば、約1.0 倍、1.1 倍、1.2 倍、1.5 倍及び
2 倍等と、1〜複数の倍率を予め固定化したものを、疑
似負荷として、CPUから選択する方法、或いは例え
ば、1 倍〜2 倍と任意に可変できる方法等がとられてい
る。
The setting of the pseudo load is, for example, about 1.0 times, 1.1 times, 1.2 times, 1.5 times and 1.5 times the steady load.
As a pseudo load, a method in which one or more magnifications are fixed in advance and a method in which one or more magnifications are fixed from the CPU, or a method in which the magnification can be arbitrarily changed to, for example, 1 to 2 times is adopted.

【0025】この様な構成のシステムに於て、今、装置
がオンラインで定常に動作している状態である場合、ス
イッチS2 はオフ状態で、スイッチS1 がオン状態とな
っていて、システム電源の電圧V1 がダイオードD1 を
介して、RAM1 及びCPU2 からなるシステムに供給
されている。この定常状態では、予め決められた期間、
例えば、一週間、或いは一ケ月単位の期間で、バッテリ
ー4 の寿命をチェックする。
In the system having such a configuration, when the apparatus is in a state where it is operating steadily online, the switch S2 is off, the switch S1 is on, and the system power supply is turned off. The voltage V1 is supplied via a diode D1 to a system consisting of RAM1 and CPU2. In this steady state, for a predetermined period,
For example, the life of the battery 4 is checked every week or every month.

【0026】それには、CPU2 から予め設定されてい
る負荷データを疑似負荷発生回路5に発生させ、その疑
似負荷による電圧変動値に対して、バッテリー4 の使用
時間がCPU2 で演算され、併せてそのバッテリー4 の
寿命の時間も算出し、その算出結果が図示していない表
示装置で視覚的、或いは音声で警告される。
In order to do this, the load data set in advance from the CPU 2 is generated in the pseudo load generating circuit 5, and the use time of the battery 4 is calculated by the CPU 2 with respect to the voltage fluctuation value due to the pseudo load. The life time of the battery 4 is also calculated, and the calculated result is warned visually or by voice on a display device (not shown).

【0027】もし、疑似負荷に対する電圧変動値が1.2V
以下(後記RAM1 の内容を破壊する限界電圧値)とな
り、CPU2 での算出結果が『既にバッテリーは寿命に
なっている』場合にはRAM1 の内容が破壊されている
か否かのチェックを行う。即ち、RAM1 にデータを書
込み、読出して、その読出したデータが書込んだデータ
と一致していれば、RAM1 の内容は破壊されること無
く、正しく保存されていたと判断され、逆に一致しなけ
れば、RAM1 の内容は破壊されたと判断し、正しいデ
ータをRAM1 に書込んだ後、定常動作に移行させる。
If the voltage fluctuation value with respect to the dummy load is 1.2 V
When the result of the calculation by the CPU 2 is "the battery has reached the end of its life", it is checked whether or not the contents of the RAM 1 have been destroyed. That is, data is written to and read from RAM1, and if the read data matches the written data, it is determined that the contents of RAM1 have been correctly stored without being destroyed, and conversely, the contents of RAM1 must match. For example, it is determined that the contents of the RAM1 have been destroyed, and correct data is written to the RAM1, and then the operation shifts to a normal operation.

【0028】一方、停電のような異常事態が発生した場
合には、当然スイッチS2 がオンされて、バックアップ
用電圧V2 が疑似発生回路5 及びダイオードD2 を介し
て供給され、RAM1 の内容は破壊されずに保持され
る。
On the other hand, when an abnormal situation such as a power failure occurs, the switch S2 is naturally turned on, the backup voltage V2 is supplied via the dummy generation circuit 5 and the diode D2, and the contents of the RAM 1 are destroyed. Is maintained without

【0029】そして、異常事態が排除され、システム電
源が復帰されると、この復帰時点で、前記の定常動作の
場合と同様に、CPU2 からの指示による疑似負荷を疑
似負荷発生回路5 に発生させ, この疑似負荷による電圧
変動値に対して、更に前記と同じ様にRAM1 に格納さ
れているデータに異常がないかどうかをチェックする。
次に、上記した図1に於けるバッテリー異常及びRA
M異常のチェック処理手順を図2 に基ずいて説明する。
Then, when the abnormal situation is eliminated and the system power supply is restored, a pseudo load instructed by the CPU 2 is generated in the pseudo load generating circuit 5 at the time of the return, as in the case of the above-mentioned steady operation. For the voltage fluctuation value due to the pseudo load, it is further checked whether there is any abnormality in the data stored in the RAM 1 in the same manner as described above.
Next, the battery abnormality and RA in FIG.
The procedure for checking for an M abnormality will be described with reference to FIG.

【0030】図2 は、疑似負荷発生回路5(図1)の負荷の
程度におおじ、チェックデータエリアへ書き込み、読み
出した内容が、予め決めた値と一致するか否かをチェッ
クするフローチャートである。
FIG. 2 is a flowchart for checking whether or not the contents written to and read from the check data area match a predetermined value, depending on the degree of load of the pseudo load generating circuit 5 (FIG. 1). is there.

【0031】図2 において、電源投入時、即ち、スイッ
チS2(図1)がオフ状態、スイッチS3(図1)がオン状態
で、システム電源の電圧V1 がダイオードD1 を介し
て、RAM1 に供給されている時、RAM1 のチェック
データエリアには、予め決めた値を書き込む( ステップ
S1) 。この書き込むチェックデータは、例えば、バッテ
リー試験の為の負荷抵抗である。
In FIG. 2, when the power is turned on, that is, when the switch S2 (FIG. 1) is turned off and the switch S3 (FIG. 1) is turned on, the system power supply voltage V1 is supplied to the RAM1 via the diode D1. Is written to the check data area of RAM1 (step
S1). The check data to be written is, for example, a load resistance for a battery test.

【0032】次に、バッテリー4(図1)を評価する為、疑
似負荷発生回路5(図1)に、或る値の負荷がCPU2 から
設定される( ステップS2) 。この時は、当然スイッチS
2 はオン状態、スイッチS3 はオフ状態にしておく。
Next, in order to evaluate the battery 4 (FIG. 1), a load of a certain value is set by the CPU 2 in the pseudo load generating circuit 5 (FIG. 1) (step S2). At this time, of course, switch S
2 is on, and switch S3 is off.

【0033】次に、RAM1 のチェックデータエリアに
格納されていたデータを読み出し、この読み出されたデ
ータが予め決めた値であるか、CPU2 がチェックする
( ステップS3) 。
Next, the data stored in the check data area of the RAM 1 is read, and the CPU 2 checks whether the read data is a predetermined value.
(Step S3).

【0034】このチェック結果が一致していれば、RA
M1 は、CPU2 から設定された負荷に対して正常と判
断し、一致していない場合は、CPU2 からの設定負荷
に対して、RAM1 が異常であると判断する。
If the check results match, RA
M1 determines that the load set by the CPU 2 is normal, and if they do not match, it determines that the RAM 1 is abnormal with respect to the set load from the CPU 2.

【0035】ここで、バッテリー4 の評価試験を終了さ
せるか( ステップS5) 、或いは順次異なる負荷値をCP
U2 から疑似負荷発生回路5 に設定して、RAM1 とバ
ッテリー4 との評価を繰り返すかを決める(ステップS
4) 。
Here, the evaluation test of the battery 4 is terminated (step S5), or the different load values are sequentially
U2 is set to the pseudo load generating circuit 5 to determine whether to repeat the evaluation of the RAM 1 and the battery 4 (step S2).
Four) .

【0036】一応終了させると判定したら、スイッチS
3 をオン状態、スイッチS2 をオフ状態にして、定常運
転に戻す( ステップS7) 。
If it is determined that the operation is to be terminated, the switch S
3 is turned on and the switch S2 is turned off to return to the normal operation (step S7).

【0037】そして、CPU2 から疑似負荷発生回路(
図1)への疑似負荷設定の指示を終了させ( ステップS5)
、再び、RAM1 のチェックデータエリアへ予め決め
た値を書き込むサイクル( ステップS6) に入り、終了す
る。
Then, the pseudo load generating circuit (
Terminate the pseudo load setting instruction to (Figure 1) (Step S5)
Then, a cycle (step S6) for writing a predetermined value into the check data area of the RAM 1 again is entered and terminated.

【0038】ここで、図3 に基ずいて、疑似負荷発生回
路5 に設定される疑似負荷の説明をする。
Here, the pseudo load set in the pseudo load generating circuit 5 will be described with reference to FIG.

【0039】図3 は、バックアップ用バッテリーとし
て、東芝製ボタン電池MR9 を使用した装置を想定し、
5通りの疑似負荷(30 オーム、60オーム、125 オーム、
300 オーム、6.5 キロオーム) に対するバッテリー電圧
vと持続時間hとの関係を示したグラフである。
FIG. 3 shows an apparatus using a button battery MR9 made by Toshiba as a backup battery.
5 simulated loads (30 ohm, 60 ohm, 125 ohm,
5 is a graph showing the relationship between battery voltage v and duration h for 300 ohms and 6.5 kohms).

【0040】同図において、負荷抵抗300 オームの装置
で、既に6時間使用した時点での状況を想定して、以下
の説明をする。
In the figure, the following description will be made on the assumption that a device having a load resistance of 300 ohms has already been used for 6 hours.

【0041】前記ボタン電池MR9 の公称電圧は1.35v
であるが、今、このボタン電池MR9 を使用する装置の
電圧を1.2v以上と仮定する。この仮定に従えば、1.25v
以上(1.25vも含む) の電池電圧がRAM1(図1)に供給さ
れれば、RAM1 の内容は破壊されない。
The nominal voltage of the button battery MR9 is 1.35V
However, it is assumed that the voltage of the device using the button battery MR9 is 1.2 V or more. According to this assumption, 1.25v
If the battery voltage (including 1.25v) is supplied to RAM1 (FIG. 1), the contents of RAM1 are not destroyed.

【0042】逆に、1.25v 以下の電池電圧がRAM1 に
供給されれば、RAM1 の内容は破壊されてしまう。
Conversely, if a battery voltage of 1.25 V or less is supplied to RAM1, the contents of RAM1 will be destroyed.

【0043】前記した想定に基ずいて、負荷抵抗 300オ
ーム、接続時間6時間との交差点は1.25v に相当してい
る。従って、現在は、まだ装置電圧1.2v以上を保持して
いるので、RAM1 の内容は破壊されない。
Based on the above assumption, the intersection with a load resistance of 300 ohms and a connection time of 6 hours corresponds to 1.25v. Therefore, the content of the RAM 1 is not destroyed because the device voltage is still maintained at 1.2 V or more at present.

【0044】しかし、負荷抵抗 300オームに対するボタ
ン電池の寿命、即ち、電圧が 1.2V以下になるには、約
84時間(=約90時間ー6 時間)後である事がCPU2
で算出され、その算出結果が視覚手段或いは音声手段で
警告される。
However, the life of the button battery with respect to the load resistance of 300 ohms, that is, about 84 hours (= about 90 hours-6 hours) is required after the CPU 2 before the voltage becomes 1.2 V or less.
, And the result of the calculation is warned by visual means or audio means.

【0045】次に、図3 の特性を本発明によるバッテリ
ー評価試験に適用すると、今、負荷抵抗を125 オームと
して、この負荷抵抗125 オームと接続時間6時間(H) と
の交差点の電圧をみると、それは約1.16v である。又負
荷抵抗30オームと接続時間6時間(H)との交差点の電圧
は約 1.04vである。
Next, when the characteristics shown in FIG. 3 are applied to the battery evaluation test according to the present invention, the load resistance is set to 125 ohms, and the voltage at the intersection of the load resistance of 125 ohms and the connection time of 6 hours (H) is examined. And it is about 1.16v. The voltage at the intersection of the load resistance of 30 ohms and the connection time of 6 hours (H) is about 1.04V.

【0046】従って、この場合は負荷抵抗 60 オーム、
30オーム両者とも、接続時間6時間での電池の使用電圧
である 1.2v 以下である為、RAM1 の内容は破壊され
てしまう。ここで、CPUは負荷抵抗 60 オーム、接続
時間6時間に相当する電池の使用時間が1.16v に下がる
までの寿命期間をRAM1 に格納されているデーターを
基に算出し、その算出結果、例えば、中央監視所(図示
していない)に、視覚に訴える手段、即ち表示装置に表
示する等して知らせる。
Therefore, in this case, the load resistance is 60 ohms,
Since both 30 ohms are less than the battery operating voltage of 1.2 volts for a connection time of 6 hours, the contents of RAM1 are destroyed. Here, the CPU calculates, based on the data stored in the RAM1, a life period until the use time of the battery corresponding to the load resistance of 60 ohms and the connection time of 6 hours is reduced to 1.16v, and the calculation result, for example, A central monitoring station (not shown) is notified by means of visual appeal, that is, by displaying on a display device.

【0047】次に、本発明による他の一実施形態を図4
に基ずいて説明する。
Next, another embodiment of the present invention will be described with reference to FIG.
The description will be made based on FIG.

【0048】図4 は本発明による一実施形態を示したシ
ステムのブロック図で、図1 と同一構成部は同一符号を
記し、説明は省略する。
FIG. 4 is a block diagram of a system showing an embodiment according to the present invention. The same components as those in FIG. 1 are denoted by the same reference numerals, and description thereof is omitted.

【0049】図4 の実施形態と図1 のそれとの相違点
は、図1 の実施形態がバッテリー異常の検出をRAM1
の内容で確認しているのに対して、図4 の実施形態は疑
似負荷発生回路5 の負荷に応じたバッテリー電圧を、バ
ッテリー電圧低下検出回路6 で検出した信号をCPU2
で知る点である。
The difference between the embodiment of FIG. 4 and that of FIG. 1 is that the embodiment of FIG.
In the embodiment of FIG. 4, the battery voltage corresponding to the load of the pseudo load generation circuit 5 is detected by the battery
It is a point to know.

【0050】即ち、CPU2 から設定される疑似負荷に
応じてバッテリー電圧がどの程度低下しているか否かを
CPU2 が判定し、低下しているレベルによりバッテリ
ー4の寿命があとどの位であるかを知る。
That is, the CPU 2 determines how much the battery voltage has dropped according to the pseudo load set by the CPU 2, and determines the remaining life of the battery 4 based on the falling level. know.

【0051】尚、バッテリー4 の寿命チェックは定常状
態でも当然可能である。
The life of the battery 4 can be checked even in a steady state.

【0052】次に、本発明による他の一実施形態を図5
に基ずいて説明する。
Next, another embodiment of the present invention will be described with reference to FIG.
The description will be made based on FIG.

【0053】図5 は、本発明による一実施形態を示すシ
ステムのブロック図で、図1 と同一部分は同一符号を記
し、説明は省略する。
FIG. 5 is a block diagram of a system showing an embodiment according to the present invention. The same parts as those in FIG.

【0054】尚、図5 の実施形態が図1 のそれと異なる
点は、バッテリー異常診断用メモリーを別に設けたとこ
ろにある。
The embodiment of FIG. 5 differs from that of FIG. 1 in that a memory for diagnosing a battery abnormality is separately provided.

【0055】同図において、7はデータ格納用メモリー
(RAM)で、例えば、システムを動作させる為の運転
情報パラメータが記憶されていて、バックアップ用バッ
テリー4 の寿命を知る為のチェックデータが格納されて
いる格納番地が1ケ所、又は複数ケ所、配列されてい
る。
In FIG. 7, reference numeral 7 denotes a data storage memory (RAM) which stores, for example, operation information parameters for operating the system and check data for knowing the life of the backup battery 4. Storage addresses are arranged at one or more locations.

【0056】8 及び9 はカレントメモリーRAMで、こ
のうちカレントメモリーRAM9 は、定常運転状態であ
る場合に、バッテリー4 の異常を診断するに必要なチェ
ックデーターを含めた諸種データーを格納するメモリー
である。
Reference numerals 8 and 9 denote current memory RAMs. Among them, the current memory RAM 9 is a memory for storing various data including check data necessary for diagnosing an abnormality of the battery 4 in a steady operation state. .

【0057】そして、システム電源の電圧V1 はRAM
7 に対してはダイオードD3 の電圧V1 はRAM7 に対
してはダイオードD3 を介して、又RAM8 は直接に、
更にRAM9 はスイッチ3 及びダイオードD5 を介し
て、それぞれ供給されるように接続されている。
The voltage V1 of the system power supply is
7, the voltage V1 of the diode D3 is applied to the RAM7 via the diode D3, and the RAM8 is applied directly to the RAM8.
Further, the RAM 9 is connected to be supplied via a switch 3 and a diode D5, respectively.

【0058】又、システム電源の停電時には、RAM7
に対してはスイッチS1 及びダイオードD4 を介して、
又RAM9 に対しては、スイッチS2 、疑似負荷発生回
路5及びダイオードD6 を介して、バッテリー4 の電圧
V2 がそれぞれに供給される様に接続されている。
When the system power supply fails, the RAM 7
Through the switch S1 and the diode D4.
The RAM 9 is connected via a switch S2, a pseudo load generating circuit 5 and a diode D6 so that the voltage V2 of the battery 4 is supplied to each of them.

【0059】次に以上の様な構成に於けるバッテリー電
圧V2 及びRAMの異常をチェックする作用を説明す
る。
Next, the operation of checking the battery voltage V2 and the abnormality of the RAM in the above configuration will be described.

【0060】先ず、第1のチェック、即ち電源投入時に
限って行うバッテリー4 の異常とRAM7 及び9 の異常
をチェックする作用を説明する。
First, the first check, that is, the operation of checking the abnormality of the battery 4 and the abnormality of the RAMs 7 and 9 only when the power is turned on, will be described.

【0061】電源投入時は、電源投入までの間にバック
アップ作用が正しく維持され続けていたか、或いは維持
されていなかった場合、RAMの内容が破壊されていな
いかをチェックする。
When the power is turned on, it is checked whether the backup operation has been properly maintained until the power is turned on, or if the backup operation has not been maintained, whether the contents of the RAM has been destroyed.

【0062】スイッチS1 及びS2 はオン状態、S3 は
オフ状態にして、CPU2 から疑似負荷を疑似負荷発生
回路5 に順次設定し、この疑似負荷による電圧変動がシ
ステムの定常電圧値以下になる負荷値から、電池の寿命
を推測する。この点図1 の場合と同じなので、詳細は省
略する。
The switches S1 and S2 are turned on and the switch S3 is turned off, and the pseudo load is sequentially set from the CPU 2 to the pseudo load generating circuit 5, and the load value at which the voltage fluctuation due to the pseudo load becomes equal to or less than the steady voltage value of the system. From the battery life. Since this point is the same as that in FIG. 1, the details are omitted.

【0063】更に、本発明による第3の実施形態を図6
に基ずいて説明する。
FIG. 6 shows a third embodiment of the present invention.
The description will be made based on FIG.

【0064】図6 は、本発明による一実施形態を示した
装置のブロック図で、図1 と同一構成部は同一符号を記
し、説明は省略する。
FIG. 6 is a block diagram of an apparatus showing an embodiment according to the present invention. The same components as those in FIG. 1 are denoted by the same reference numerals, and description thereof will be omitted.

【0065】図6 は、2ケのバックアップ用バッテリー
4a、4bを有していて、バックアップ用バッテリー1ケよ
りもバッテリーの寿命を長くする事が出来る実施形態
で、バッテリー電圧V2a及びV2bはスイッチS4a 及びS4
b を介して、それぞれRAM1に供給される構成になっ
ている。
FIG. 6 shows two backup batteries.
In an embodiment having 4a and 4b, the battery life can be longer than one backup battery, and the battery voltages V2a and V2b are set to switches S4a and S4.
The data is supplied to the RAM 1 via the b.

【0066】そして、定常運転時には、CPU2 からの
指令で、スイッチS4a 及びS4b を任意に切り替えて、バ
ッテリー電圧V2a及びV2bの性能判断を行い、その結果
を通知するものである。
During normal operation, the switches S4a and S4b are arbitrarily switched according to a command from the CPU 2 to judge the performance of the battery voltages V2a and V2b, and the result is notified.

【0067】即ち、電源投入時は、スイッチS4a 及びS4
b は両方ともオン状態であり、定常運転時はCPU2 か
らの指示で、スイッチS4a 及びS4b それぞれを独立して
任意に切替え可能とする。
That is, when the power is turned on, the switches S4a and S4
b are both in the ON state, and the switches S4a and S4b can be independently and arbitrarily switched according to an instruction from the CPU 2 during steady operation.

【0068】一方、電源オフ時は、CPU2 からの指示
内容に関係なく、スイッチS4a 及びS4b の両方がオン状
態になる構成になっている。
On the other hand, when the power is turned off, both switches S4a and S4b are turned on regardless of the contents of the instruction from CPU2.

【0069】従って、電源投入時や電源オフ時は、スイ
ッチS4a 及びS4b のいずれもオンしている為、バッテリ
ー4a又はS4b いずれかより、そのバッテリー電圧V2a 又
はV2b のいずれかがRAM1 に供給される。
Therefore, when the power is turned on or the power is turned off, since both the switches S4a and S4b are on, either the battery voltage V2a or V2b is supplied to the RAM1 from either the battery 4a or S4b. .

【0070】即ち、バッテリー1個からではなく、2個
のバッテリーのいずれかより、バックアップ用バッテリ
ー電圧を供給する事が出来る為、それだけ信頼性の高い
実施形態といえる。
That is, since the backup battery voltage can be supplied from one of the two batteries instead of one battery, it can be said that the embodiment is highly reliable.

【0071】又、定常時も、スイッチS4a 又はS4b を任
意に切替えて、それぞれのバッテリー電圧V2a 及びV2b
のチェックを別々に行い、バッテリー単位での寿命予測
ができ、その結果、当然バッテリー交換も寿命のなくな
ったものから順次行うから、システムとしての信頼性は
高まる。
In the steady state, the switch S4a or S4b is arbitrarily switched to change the battery voltage V2a or V2b.
Are checked separately, and the life expectancy can be estimated for each battery. As a result, the battery replacement is naturally performed sequentially from the end of the life, thereby increasing the reliability of the system.

【0072】尚、ここで、RAM1 のエリア構成を図7
及び図8 に基づいて説明する。
Here, the area configuration of the RAM 1 is shown in FIG.
This will be described with reference to FIG.

【0073】図7 と図8 は、RAM1 のデータ格納状態
を示した内部構成図で、先ず図7 から説明する。
FIGS. 7 and 8 are internal configuration diagrams showing the data storage state of the RAM1, and will be described first with reference to FIG.

【0074】図7 は1データーブロック毎に、チェック
データエリアを1ケ所設けてある実施形態で、データブ
ロック単位で、1ランクのデータチェックしか出来ない
例である。
FIG. 7 shows an embodiment in which one check data area is provided for each data block. In this embodiment, only one rank of data can be checked in data block units.

【0075】図8 はRAM構成の他の一実施形態で、デ
ーターブロック毎、それぞれに設けたチェックデータエ
リアの数が異なる場合を示している。
FIG. 8 shows another embodiment of the RAM structure in which the number of check data areas provided for each data block differs.

【0076】チェックが多いデーターブロック、例えば
RAMn の空間では3通りのパターンチェックが可能
で、それだけチェック精度が向上するわけである。
In a data block having a large number of checks, for example, in a RAMn space, three types of pattern checks are possible, and the check accuracy is improved accordingly.

【0077】即ち、RAMにバラツキがある為、何通り
かのパターンでチェックする事により、RAMのバラツ
キによるチェック誤差を防止するエリア構成となってい
る。
That is, since there is variation in the RAM, checking is performed in several patterns to prevent a check error due to variation in the RAM.

【0078】[0078]

【発明の効果】上記した本発明によれば、疑似負荷発生
回路5 を設ける事によって、この回路に設定される負荷
に基ずく電圧変動を検出する事により、バックアップ用
バッテリー4 の寿命をリアルタイムで予め知る事がで
き、従って遠隔地にある遠方監視制御装置の場合でもリ
モートメンテナンスが可能となり、突然の異常事態が発
生しても、RAM内容の破壊による装置の誤動作を完全
に防止する事が出来る。
According to the present invention described above, the life of the backup battery 4 can be increased in real time by providing the pseudo load generation circuit 5 and detecting the voltage fluctuation based on the load set in this circuit. It is possible to know in advance, so that remote maintenance can be performed even in the case of a remote monitoring control device at a remote location, and even if a sudden abnormal situation occurs, malfunction of the device due to destruction of RAM contents can be completely prevented. .

【0079】又、上記した本発明によれば、バックアッ
プ用バッテリーを複数個を設けることによって、システ
ムの信頼性を、より高める事ができる。
Further, according to the present invention, by providing a plurality of backup batteries, the reliability of the system can be further improved.

【0080】又、本発明によれば、データブロック毎の
チェックデータエリアを複数ケ所設ける事により、RA
Mのバラツキによるチェック誤差を防止する事が出来、
それだけRAMのチェック精度を向上させる事ができ
る。
According to the present invention, by providing a plurality of check data areas for each data block, RA
Check errors due to variations in M can be prevented,
As a result, the checking accuracy of the RAM can be improved.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の一実施形態を示すバックアップ用バッ
テリーの寿命検出装置のブロック図である。
FIG. 1 is a block diagram of a backup battery life detecting device according to an embodiment of the present invention.

【図2】本発明によるバッテリー及びデータ格納用メモ
リーRAMの異常検出のチェック手順を示したフローチ
ャートである。
FIG. 2 is a flowchart showing a check procedure for detecting an abnormality in a battery and a data storage memory RAM according to the present invention.

【図3】本発明による疑似負荷値に対する電圧変動と時
間との関係を示した線グラフである。
FIG. 3 is a line graph showing a relationship between voltage fluctuation and time with respect to a pseudo load value according to the present invention.

【図4】本発明による一実施形態を示したシステムのブ
ロック図である。
FIG. 4 is a block diagram of a system illustrating an embodiment according to the present invention.

【図5】本発明による他の一実施形態を示したシステム
のブロック図である。
FIG. 5 is a block diagram of a system showing another embodiment according to the present invention.

【図6】本発明による他の一実施形態を示したシステム
のブロック図である。
FIG. 6 is a block diagram of a system showing another embodiment according to the present invention.

【図7】本発明のシステムに用いられているデータ格納
用メモリーRAMのエリア構成を示すブロック図であ
る。
FIG. 7 is a block diagram showing an area configuration of a data storage memory RAM used in the system of the present invention.

【図8】本発明のシステムに用いられているデータ格納
用メモリーRAMの他のエリア構成を示すブロック図で
ある。
FIG. 8 is a block diagram showing another area configuration of the data storage memory RAM used in the system of the present invention.

【図9】従来のバックアップ用バッテリーの異常検出シ
ステムを示したブロック図である。
FIG. 9 is a block diagram showing a conventional backup battery abnormality detection system.

【符号の説明】[Explanation of symbols]

1……………… データー格納用メモリー(RAM) 2……………… 中央処理装置(CPU) 3……………… データーバス 4……………… バックアップ用バッテリー 5……………… 疑似負荷発生回路 6……………… バッテリー電圧低下検出回路 7,8………… バッテリーバックアップ用メモリー
(RAM) 8,9………… カレントメモリー(RAM) 10…………… データ格納用メモリー(RAM) 11…………… ダイオード 12…………… バックアップ用バッテリー V1……………… システム電源の電圧値 V2……………… バックアップ用バッテリーの電圧値 V2a,V2b ……… バックアップ用バッテリーの電圧値 S1〜S3………… スイッチ S4a 〜S4b …… スイツチ D1〜 D6 ……… ダイオード
1. Memory for data storage (RAM) 2. Central processing unit (CPU) 3. Data bus 4. Battery for backup 5. Backup battery 5. ... Pseudo load generation circuit 6... Battery voltage drop detection circuit 7, 8... Battery backup memory (RAM) 8, 9... Current memory (RAM) 10. Data storage memory (RAM) 11 Diode 12 Backup battery V1 System power supply voltage V2 Backup battery voltage V2a , V2b… Backup battery voltage S1 to S3 Switches S4a to S4b Switches D1 to D6 Diodes

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 FI H02J 9/00 G06F 1/00 341X ──────────────────────────────────────────────────続 き Continued on the front page (51) Int.Cl. 6 Identification code FI H02J 9/00 G06F 1/00 341X

Claims (8)

【特許請求の範囲】[Claims] 【請求項1】 異常時に、バックアップ用バッテリー
で、データー格納用メモリーRAMをバックアップする
システムに於いて、前記データ格納メモリーにチェック
データを書き込んだ後、前記バックアップ用バッテリー
に任意に不可設定が可能な疑似負荷発生回路を接続して
前記データを読みだし、この値があらかじめ書き込まれ
たデータかどうかを判断することにより、寿命判断を行
うことを特徴とするバックアップ用バッテリーの寿命検
出方法。
1. In a system for backing up a data storage memory RAM with a backup battery in the event of an abnormality, it is possible to arbitrarily disable the backup battery after writing check data in the data storage memory. A method for detecting the life of a backup battery, comprising connecting a pseudo load generating circuit, reading the data, and determining whether the value is data written in advance to determine the life.
【請求項2】 前記疑似負荷発生回路の負荷設定を変え
て複数の条件で前記チェックデータの読みだしを行うこ
とにより、寿命判断を行うことを特徴とする請求項1記
載のバックアップ用バッテリーの寿命検出方法。
2. The life of the backup battery according to claim 1, wherein the life of the backup battery is determined by changing the load setting of the pseudo load generation circuit and reading the check data under a plurality of conditions. Detection method.
【請求項3】 異常時に、バックアップ用バッテリー
で、データ格納用メモリーRAMをバックアップするシ
ステムに於いて、このバックアップ用バッテリーの寿命
を検出する為の疑似負荷発生回路を設けたことを特徴と
するバックアップ用バッテリーの寿命検出装置。
3. A backup system for backing up a data storage memory RAM with a backup battery when an abnormality occurs, wherein a backup load generating circuit for detecting the life of the backup battery is provided. Battery life detector.
【請求項4】 前記疑似負荷発生回路への負荷設定を中
央処理装置CPUから、任意に指示することを特徴とす
る請求項3に記載のバックアップ用バッテリーの寿命検
出装置。
4. The backup battery life detecting device according to claim 3, wherein a load setting for the pseudo load generating circuit is arbitrarily instructed from a central processing unit CPU.
【請求項5】 異常時にデータ格納用メモリーRAMを
バックアップするバックアップ用バッテリーを複数個設
けた事を特徴とする請求項3記載のバックアップ用バッ
テリーの寿命検出装置。
5. The backup battery life detecting device according to claim 3, wherein a plurality of backup batteries are provided for backing up the data storage memory RAM when an abnormality occurs.
【請求項6】 データーブロック毎に、チェックデータ
エリアを複数ケ所設けたエリア構成のデーター格納用メ
モリーRAMを有することを特徴とする請求項3に記載
のバックアップ用バッテリーの寿命検出装置。
6. The backup battery life detecting device according to claim 3, further comprising a data storage memory RAM having an area configuration in which a plurality of check data areas are provided for each data block.
【請求項7】 異常時、バックアップ用バッテリーでバ
ックアップされるデータ格納用メモリーRAMを有し、
又、バックアップ用バッテリーの性能評価の為に、この
バッテリーの負荷を中央処理装置CPUから、任意に設
定される疑似負荷発生回路を有するシステムに於いて、
電源投入時および定常運転時に、前記疑似負荷発生回路
の負荷に応じてバッテリー電圧を検出することによりバ
ッテリーの寿命を判断することを特徴とするバックアッ
プ用バッテリーの寿命検出方法。
7. A memory RAM for storing data backed up by a backup battery when an abnormality occurs,
In addition, in order to evaluate the performance of the backup battery, in a system having a pseudo load generating circuit which is arbitrarily set by using the load of this battery from the central processing unit CPU,
A method for detecting the life of a backup battery, comprising detecting a battery voltage according to a load of the pseudo load generating circuit at power-on and during a steady operation.
【請求項8】 異常時、バックアップ用バッテリーでバ
ックアップされるデータ格納用メモリーRAMを有し、
又、バックアップ用バッテリーの性能評価の為に、この
バッテリーの負荷を中央処理装置CPUから、任意に設
定される疑似負荷発生回路を有するシステムに於いて、
電源投入時および定常運転時に、前記疑似負荷発生回路
の負荷に応じてバッテリー電圧を検出するバッテリー電
圧低下検出回路を有することを特徴とするバックアップ
用バッテリーの寿命検出装置。
8. A memory RAM for storing data backed up by a backup battery when an abnormality occurs,
In addition, in order to evaluate the performance of the backup battery, in a system having a pseudo load generating circuit which is arbitrarily set by using the load of this battery from the central processing unit CPU,
A backup battery life detecting device comprising a battery voltage drop detecting circuit for detecting a battery voltage according to a load of the pseudo load generating circuit at the time of power-on and during a steady operation.
JP8242261A 1996-09-12 1996-09-12 Method and device for detecting life of backup battery Pending JPH1091538A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8242261A JPH1091538A (en) 1996-09-12 1996-09-12 Method and device for detecting life of backup battery

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8242261A JPH1091538A (en) 1996-09-12 1996-09-12 Method and device for detecting life of backup battery

Publications (1)

Publication Number Publication Date
JPH1091538A true JPH1091538A (en) 1998-04-10

Family

ID=17086641

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8242261A Pending JPH1091538A (en) 1996-09-12 1996-09-12 Method and device for detecting life of backup battery

Country Status (1)

Country Link
JP (1) JPH1091538A (en)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1003290A2 (en) * 1998-11-20 2000-05-24 Sony Computer Entertainment Inc. Electronic devices and low-voltage detection method
US6211681B1 (en) 1999-05-24 2001-04-03 Toyota Jidosha Kabushiki Kaisha Apparatus for diagnosing electric power source while power is supplied to load device from the power source
JP2009290949A (en) * 2008-05-28 2009-12-10 Nec Fielding Ltd Power managing system, uninterruptible power supply unit, and method and program for estimating power trend
US8204651B2 (en) 2005-12-05 2012-06-19 Toyota Jidosha Kabushiki Kaisha Power source control device for power steering
JP2013020489A (en) * 2011-07-12 2013-01-31 Mitsubishi Electric Building Techno Service Co Ltd Battery life check device
JP2014137643A (en) * 2013-01-15 2014-07-28 Fujitsu Ltd Data retention device and data retention method
CN107884619A (en) * 2017-11-02 2018-04-06 广东欧珀移动通信有限公司 Load power consumption test system and method, mobile terminal

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1003290A2 (en) * 1998-11-20 2000-05-24 Sony Computer Entertainment Inc. Electronic devices and low-voltage detection method
EP1003290A3 (en) * 1998-11-20 2003-08-27 Sony Computer Entertainment Inc. Electronic devices and low-voltage detection method
US6211681B1 (en) 1999-05-24 2001-04-03 Toyota Jidosha Kabushiki Kaisha Apparatus for diagnosing electric power source while power is supplied to load device from the power source
US8204651B2 (en) 2005-12-05 2012-06-19 Toyota Jidosha Kabushiki Kaisha Power source control device for power steering
JP2009290949A (en) * 2008-05-28 2009-12-10 Nec Fielding Ltd Power managing system, uninterruptible power supply unit, and method and program for estimating power trend
JP4710059B2 (en) * 2008-05-28 2011-06-29 Necフィールディング株式会社 Power management system, uninterruptible power supply, power management method, power trend prediction method, and power trend prediction program
JP2013020489A (en) * 2011-07-12 2013-01-31 Mitsubishi Electric Building Techno Service Co Ltd Battery life check device
JP2014137643A (en) * 2013-01-15 2014-07-28 Fujitsu Ltd Data retention device and data retention method
CN107884619A (en) * 2017-11-02 2018-04-06 广东欧珀移动通信有限公司 Load power consumption test system and method, mobile terminal

Similar Documents

Publication Publication Date Title
JP3063708B2 (en) Non-stop power supply system, backup target device used therefor, and recording medium recording program for operating computer as backup target device
US20080263409A1 (en) Self-Test System
CA2123835A1 (en) Method and apparatus for monitoring volatile memory validity
US6347267B1 (en) On-vehicle controller failure diagnosing method and apparatus
JPH1091538A (en) Method and device for detecting life of backup battery
JP2001206296A (en) Method and device for generating maintenance message
JPH11502352A (en) Method and apparatus for electronic computing unit monitoring
US6363493B1 (en) Method and apparatus for automatically reintegrating a module into a computer system
CN111176878A (en) Server BBU (building base band Unit) standby power diagnosis method, system, terminal and storage medium
US5390322A (en) Apparatus and method for retaining cycle memory in electronic sterilizer controls
EP1516256B1 (en) Method and base chip for monitoring the operation of a microcontroller unit
EP0486222A2 (en) Improvements in and relating to microprocessor based systems
CN110162320B (en) Uninterruptible power supply system upgrading method, device, computer equipment and storage medium
JPH06348535A (en) Abnormality generation history storage device
US20030144804A1 (en) Automatic detection of battery-backed data integrity in volatile memory
JPH03103044A (en) Fault detecting system for diode in duplex power supply
JP3153220B2 (en) Power control method
JP2872113B2 (en) Micro diagnostic system for information processing equipment
CN115616894B (en) Satellite system control method, satellite system and equipment
US7366970B2 (en) Method and test device for detecting addressing errors in control units
JPS62281781A (en) Monitoring method for accident information
CN112084085B (en) System outage recording method
CN117312172A (en) Method, system, terminal and medium for detecting VTCU controller before offline
KR0136864Y1 (en) Memory backup device
JPS6326748A (en) Method for deciding abnormality of memory