JPH1091527A - Storage device and storage medium - Google Patents
Storage device and storage mediumInfo
- Publication number
- JPH1091527A JPH1091527A JP9171907A JP17190797A JPH1091527A JP H1091527 A JPH1091527 A JP H1091527A JP 9171907 A JP9171907 A JP 9171907A JP 17190797 A JP17190797 A JP 17190797A JP H1091527 A JPH1091527 A JP H1091527A
- Authority
- JP
- Japan
- Prior art keywords
- storage
- real
- address
- virtual
- main
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Memory System Of A Hierarchy Structure (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、仮想記憶上の複数
の記憶域を実記憶に割り当てる記憶装置および記録媒体
に関するものである。主記憶装置を効率良く有効利用す
るため、計算機システムに仮想記憶装置が使われてい
る。この際、プログラム領域とデータベース領域などを
区別して効率的に記憶装置を利用することが望まれてい
る。The present invention relates to a storage device and a recording medium for allocating a plurality of storage areas on a virtual storage to a real storage. In order to efficiently use the main storage device, a virtual storage device is used in a computer system. At this time, it is desired to efficiently use the storage device while distinguishing between the program area and the database area.
【０００２】[0002]
【従来の技術】従来、仮想記憶装置を用いてデータベー
スをアクセスする場合、プログラムとデータベースとを
同じ主記憶上に存在させると、プログラムの不当なアク
セスによりデータベースのデータ破壊を生じる恐れがあ
る。そのため、データベースを格納するシステム記憶
と、データベースをアクセスするプログラムを格納する
主記憶とを仮想記憶上で異ならしてプログラムによりデ
ータベースのデータの破壊を防止するようにしていた。2. Description of the Related Art Conventionally, when a database is accessed using a virtual storage device, if the program and the database are present on the same main storage, there is a risk that data corruption of the database may occur due to improper access of the program. For this reason, the system storage for storing the database and the main storage for storing the program for accessing the database are different on the virtual storage so that the data in the database is prevented from being destroyed by the program.
【０００３】[0003]
【発明が解決しようとする課題】上述したように、従来
は、データベースのデータを格納するシステム記憶と、
データベースをアクセスするためのプログラムを格納す
る主記憶とに分けて仮想記憶装置上で動作させていたた
め、計算機システムの運用時間帯により、動作するプロ
グラムや、処理対象となるデータベースも異なるため、
効率的に運用を行えないという問題があった。As described above, conventionally, a system storage for storing data of a database,
Because the program was operated on the virtual storage device separately from the main memory that stores the program for accessing the database, the programs that operate and the database to be processed differ depending on the operating time of the computer system.
There was a problem that operation could not be performed efficiently.
【０００４】例えば昼間は多数の端末からの要求を処理
するオンライン処理のために、処理データ全体のアクセ
ス性能を保持するよりも、多くのプログラムを動作させ
て応答時間を保証する方が重要である。一方、夜間はデ
ータベースの一括処理のために、データベースの全デー
タアクセスを高速化することが重要である。このため
に、昼間用のプログラムを格納する主記憶、および夜間
用の全データベースを格納するシステム記憶の両者をそ
れぞれ仮想記憶装置上に大きな領域を設けたのでは、両
者を合わせた極めて大きなサイズの実記憶が必要となっ
てしまうという問題が発生すると共に、昼間および夜間
で使用されない方の領域が遊んでしまい、効率的でない
という問題が発生する。For example, in the daytime, for online processing for processing requests from a large number of terminals, it is more important to operate many programs to guarantee the response time than to maintain the access performance of the entire processing data. . On the other hand, at night, it is important to speed up all data access of the database for batch processing of the database. For this reason, if a large area is provided on the virtual storage device for both the main storage for storing the program for daytime and the system storage for storing the entire database for nighttime, an extremely large size combining both is provided. In addition to the problem that real memory is required, the area that is not used in the daytime and nighttime is idle, which causes a problem that it is not efficient.
【０００５】本発明は、これらの問題を解決するため、
時間帯や処理量などに応じてプログラムなどを格納する
主記憶とデータなどを格納するシステム記憶などに割り
当てる実記憶のサイズを動的に変更し、実記憶の使用効
率を向上させると共に最適な処理能力を引出すことを目
的としている。[0005] The present invention solves these problems,
Dynamically changes the size of real storage allocated to main storage for storing programs, etc., and system storage for storing data, etc., according to the time zone and processing amount, etc., to improve the efficiency of real storage and optimize processing The purpose is to bring out the abilities.
【０００６】[0006]
【課題を解決するための手段】図１を参照して課題を解
決するための手段を説明する。図１において、主記憶１
は、プログラムなどを格納する仮想記憶上の主記憶であ
って、ページ変換テーブル（主記憶）１１をもとに仮想
アドレスを実アドレスに変換してアクセスするものであ
る。Means for solving the problem will be described with reference to FIG. In FIG. 1, main memory 1
Is a main memory on a virtual memory for storing programs and the like, which is used to convert a virtual address into a real address based on a page conversion table (main memory) 11 and access it.
【０００７】システム記憶２は、データベースのデータ
などを格納する仮想記憶上のシステム記憶であって、ペ
ージ変換テーブル（システム記憶）２１をもとに仮想ア
ドレスを実アドレスに変換してアクセスするものであ
る。The system storage 2 is a system storage on a virtual storage for storing data of a database and the like, and converts a virtual address into a real address based on a page conversion table (system storage) 21 for access. is there.
【０００８】実記憶装置３は、実アドレスで実記憶３２
をアクセスするものであって、ここでは、実記憶３２お
よび制御テーブル３３などから構成されるものである。
実記憶３２は、実アドレスでアクセスする実際の記憶装
置である。[0008] The real storage device 3 uses a real address to store the real storage 32.
In this case, it is configured by the real storage 32, the control table 33, and the like.
The real storage 32 is an actual storage device accessed by a real address.
【０００９】制御テーブル３３は、実アドレスについて
ページ単位に主記憶１あるいはシステム記憶２のいずれ
に割り当てるかを動的に設定するテーブルである。次
に、動作を説明する。The control table 33 is a table for dynamically setting whether the real address is allocated to the main memory 1 or the system memory 2 in page units. Next, the operation will be described.
【００１０】記憶域１のアクセス時に仮想アドレスから
動的に割り当てられた範囲内の実記憶の実アドレスに変
換するそれぞれの記憶域用のアドレス変換手段を備える
ようにしている。Each storage area is provided with address conversion means for converting the virtual address to the real address of the real storage within a dynamically allocated range when accessing the storage area 1.
【００１１】また、制御テーブル３３に主記憶１あるい
はシステム記憶２のいずれに実記憶に割り当たこと、あ
るいは割り当てを変更したことに対応して、ページ変換
テーブル（主記憶）１１あるいはページ変換テーブル
（システム記憶）２１に割り当てられた実アドレスへの
変換を有効に設定し、主記憶１のアクセス時にページ変
換テーブル（主記憶）１１を参照して仮想アドレスから
動的に割り当てられた実記憶３２の実アドレスに変換し
て実記憶３２をアクセスし、システム記憶域２のアクセ
ス時にページ変換テーブル（システム記憶）２１を参照
して仮想アドレスから動的に割り当てられた実記憶３２
の実アドレスに変換して実記憶３２をアクセスするよう
にしている。The page conversion table (main storage) 11 or the page conversion table 11 corresponds to whether the real memory is allocated to the main memory 1 or the system memory 2 in the control table 33 or the allocation is changed. (System storage) The conversion to the real address assigned to the 21 is set to be valid, and the real storage 32 dynamically assigned from the virtual address with reference to the page conversion table (main storage) 11 when the main storage 1 is accessed. And accesses the real storage 32 by referring to the page conversion table (system storage) 21 when accessing the system storage area 2, and dynamically allocates the real storage 32 based on the virtual address.
Is converted to the real address and the real memory 32 is accessed.
【００１２】この際、仮想アドレスから実アドレスへの
変換をページ単位に行うようにしている。また、主記憶
１およびシステム記憶２を実記憶３２への動的な割り当
てを、時間あるいは処理量に従って行うようにしてい
る。At this time, the conversion from the virtual address to the real address is performed in page units. In addition, dynamic allocation of the main storage 1 and the system storage 2 to the real storage 32 is performed according to time or processing amount.
【００１３】従って、時間帯あるいは処理量などに応じ
てプログラムなどを格納する主記憶１とデータなどを格
納するシステム記憶２などの領域サイズを動的に変更す
ることにより、実記憶装置の使用効率を向上させると共
に最適な処理能力を引出すことが可能となる。Therefore, the area size of the main memory 1 for storing programs and the like and the system memory 2 for storing data and the like is dynamically changed in accordance with the time zone or the amount of processing, so that the use efficiency of the real storage device is improved. And an optimum processing capability can be obtained.
【００１４】[0014]
【発明の実施の形態】次に、図１から図６を用いて本発
明の実施の形態および動作を順次詳細に説明する。ここ
で、図示外の記録媒体からプログラムを読み出して主記
憶にローディングして起動し以下に説明する各種処理を
行うようにしている。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Next, an embodiment and operation of the present invention will be sequentially described in detail with reference to FIGS. Here, a program is read from a recording medium (not shown), loaded into a main memory, activated, and various processes described below are performed.
【００１５】図１は、本発明の１実施例構成図を示す。
図１において、主記憶１は、仮想記憶上に設けた主記憶
であって、ここでは、プログラムなどを格納するもので
あり、ページ変換テーブル（主記憶）１１をもとに仮想
アドレスを実アドレスに変換して実記憶３２をアクセス
するものである。FIG. 1 is a block diagram showing an embodiment of the present invention.
In FIG. 1, a main memory 1 is a main memory provided on a virtual memory, in which programs and the like are stored, and a virtual address is converted to a real address based on a page conversion table (main memory) 11. And accesses the real memory 32.
【００１６】ページ変換テーブル（主記憶）１１は、主
記憶の仮想アドレスを実記憶３２の実アドレスにページ
単位で変換するものであって、図示のように、主記憶１
上の仮想ページアドレスを、実記憶３２上の実アドレス
に変換するものである（図３参照）。また、実アドレス
が外部記憶装置４に書き出されたときの外部アドレスを
併せて仮想アドレスに対応づけて設定するようにしても
よい。The page conversion table (main memory) 11 converts a virtual address of the main memory into a real address of the real memory 32 on a page-by-page basis.
The upper virtual page address is converted into a real address on the real memory 32 (see FIG. 3). Further, the external address when the real address is written to the external storage device 4 may be set together with the virtual address.
【００１７】システム記憶２は、仮想記憶上に設けたシ
ステム記憶であって、ここでは、データベースのデータ
などを格納するものであり、ページ変換テーブル（シス
テム記憶）２１をもとに仮想アドレスを実アドレスに変
換して実記憶３２をアクセスするものである。The system storage 2 is a system storage provided on a virtual storage. Here, the system storage 2 stores data of a database and the like, and stores a virtual address based on a page conversion table (system storage) 21. The address is converted to an address and the real memory 32 is accessed.
【００１８】ページ変換テーブル（システム記憶）２１
は、システム記憶の仮想アドレスを実記憶３２の実アド
レスにページ単位で変換するものであって、図示のよう
に、システム記憶２上の仮想ページアドレスを、実記憶
３２上の実アドレスに変換するものである（図３参
照）。また、実アドレスが外部記憶装置４に書き出され
たときの外部アドレスを併せて仮想アドレスに対応づけ
て設定するようにしてもよい。Page conversion table (system storage) 21
Is for converting a virtual address of the system storage into a real address of the real storage 32 in page units, and converts a virtual page address on the system storage 2 into a real address on the real storage 32 as shown in the figure. (See FIG. 3). Further, the external address when the real address is written to the external storage device 4 may be set together with the virtual address.
【００１９】実記憶装置３は、実記憶３２をアクセスし
たり、管理したりなどするものであって、管理装置３
１、実記憶３２、および制御テーブル３３などから構成
されるものである。The real storage device 3 accesses and manages the real storage 32.
1, a real storage 32, a control table 33, and the like.
【００２０】管理装置３１は、各種管理を行うものであ
って、ここで、ページアウト機能、制御テーブル更新機
能などを持つものである。ページアウト機能は、実記憶
３２が一杯となったときに外部記憶装置４に書き出して
外部ページとし、実記憶３２に空を作る機能である。制
御テーブル更新機能は、ページ単位の実記憶アドレス
を、主記憶１あるいはシステム記憶２のいずれに動的に
割り当てるかの更新を動的に、時間帯あるいは処理量
（主記憶１の処理量がシステム記憶２よりもより多いと
きに主記憶１の実ページの割り当てを多くし、逆の場合
には少なくする）などに応じて行うものである。The management device 31 performs various types of management, and has a page-out function, a control table update function, and the like. The page-out function is a function of writing data to the external storage device 4 to make an external page when the real memory 32 becomes full, and making the real memory 32 empty. The control table update function dynamically updates whether the real storage address in page units is dynamically allocated to the main storage 1 or the system storage 2 in a time zone or a processing amount (when the processing amount of the main storage 1 is the system amount). The allocation of real pages in the main memory 1 is increased when the number of pages is larger than that in the memory 2, and the number of real pages is reduced in the opposite case.
【００２１】実記憶３２は、データやプログラムを実際
に記憶する実記憶である。実記憶３２の割り当てはペー
ジ単位に行う。制御テーブル３３は、実記憶アドレス
（ページ単位）を主記憶１あるいはシステム記憶２のい
ずれに割り当てるかを検索するものである。ここでは、
実アドレス（ページ単位）に主記憶の仮想アドレス（ペ
ージ単位）あるいはシステム記憶の仮想アドレス（ペー
ジ単位）に割り当てているが、この割り当てをページ変
換テーブル１１、２１の方で行うようにしてもよい。The real memory 32 is a real memory for actually storing data and programs. The real storage 32 is allocated on a page basis. The control table 33 searches whether the real storage address (in page units) is to be allocated to the main storage 1 or the system storage 2. here,
Although the real address (page unit) is assigned to the main storage virtual address (page unit) or the system storage virtual address (page unit), this assignment may be performed by the page conversion tables 11 and 21. .
【００２２】外部記憶装置４は、実記憶３２に納まり切
らないページを外部ページとして格納するものである。
次に、図２のフローチャートに示す順序に従い、図１の
構成の動作を詳細に説明する。The external storage device 4 stores pages that cannot be stored in the real storage 32 as external pages.
Next, the operation of the configuration of FIG. 1 will be described in detail according to the order shown in the flowchart of FIG.
【００２３】図２は、本発明の動作説明フローチャート
を示す。図２において、Ｓ１は、管理装置に領域変更要
求を通知する。これは、後述する図５で説明するように
時間帯によって領域変更要求を通知したり、あるいはシ
ステム記憶２、主記憶１へのアクセス量が増大してペー
ジアウト（外部ページに書き出す割合が増えた）ことに
対応して自動的に外部ページアウトの割合を減らし両者
のシステム記憶２と主記憶１とが均衡などするように領
域変更要求を通知してもよい。FIG. 2 is a flowchart illustrating the operation of the present invention. In FIG. 2, S1 notifies the management device of an area change request. This is because the area change request is notified according to the time zone as described with reference to FIG. 5 described later, or the amount of access to the system storage 2 and the main storage 1 increases and the page-out (the ratio of writing to the external page increases) In response to this, an area change request may be notified so that the ratio of external page-out is automatically reduced and the system storage 2 and the main storage 1 of the two are balanced.
【００２４】Ｓ２は、Ｓ１の要求がシステム記憶２の増
加、あるいは主記憶の増加のいずれかを判定する。シス
テム記憶２の増加の要求と判明した場合には、Ｓ４ない
しＳ９によってシステム記憶２の増加を行う。一方、主
記憶１の増加の要求と判明した場合には、Ｓ１０ないし
Ｓ１４によって主記憶１の増加を行う。At S2, it is determined whether the request at S1 is an increase in system storage 2 or an increase in main storage. If it is determined that the request for increasing the system memory 2 is made, the system memory 2 is increased in S4 to S9. On the other hand, when it is determined that the request for increasing the main memory 1 is required, the main memory 1 is increased in S10 to S14.
【００２５】Ｓ３は、システム記憶域化する実ページの
検索を行う。これは、例えば制御テーブル３３を参照し
てシステム記憶２に変更しようとする主記憶１の実アド
レス中で、ページ変換テーブル（主記憶）１１を参照し
て未使用の実アドレスがあればそれを見つける、あるい
は未使用の実アドレスが見つからないときは最も古く使
用された実アドレスを見つける。In step S3, a search is made for a real page to be converted into a system storage area. This is because, for example, if there is an unused real address in the real address of the main memory 1 to be changed to the system memory 2 with reference to the control table 33 by referring to the page conversion table (main memory) 11, If found, or if no unused real address is found, find the oldest used real address.
【００２６】Ｓ４は、使用状態の判定を行う。Ｓ３で見
つけた実アドレス（ページ単位）の使用状態の判定を行
う。使用中の場合には、Ｓ５で使用中のページのページ
アウト／スワップ処理を行い、Ｓ６で主記憶１のアドレ
ス変換テーブル１１のエントリの無効化を行い、Ｓ７に
進む。一方、未使用の場合には、Ｓ７に進む。In step S4, a use state is determined. The use state of the real address (page unit) found in S3 is determined. If the page is being used, page out / swap processing of the page being used is performed in S5, the entry of the address translation table 11 in the main memory 1 is invalidated in S6, and the process proceeds to S7. On the other hand, if not used, the process proceeds to S7.
【００２７】Ｓ７は、制御テーブルの情報（用途）をシ
ステム記憶に動的に変更する。これは、図１の制御テー
ブル３３中の用途が“主記憶”であったエントリを“シ
ステム記憶”に動的に変更する。In step S7, information (use) in the control table is dynamically changed to system storage. This dynamically changes the entry in the control table 33 of FIG. 1 whose use is “main storage” to “system storage”.
【００２８】Ｓ８は、システム記憶のアドレス変換テー
ブル（システム記憶）２１のエントリの有効化を行う。
これにより、システム記憶２上の仮想アドレスに対する
実アドレスの割合が１ページ分（あるいは所定ページ
分）増加し、システム記憶上で仮想アドレスを割り当て
できる実アドレスの量が増えたこととなる。In step S8, the entry of the address conversion table (system storage) 21 in the system storage is validated.
As a result, the ratio of the real address to the virtual address on the system storage 2 increases by one page (or a predetermined page), and the amount of the real address to which the virtual address can be allocated on the system storage increases.
【００２９】Ｓ９は、制御テーブルの情報（仮想ページ
アドレス）の設定を行う。この設定は、必ずしも行わな
くもてもよい。以上のＳ４ないしＳ９によって、主記憶
１上の仮想アドレスに割り当てられていた実アドレス
（ページ単位）を、システム記憶２上の仮想アドレスに
動的に割り当てるようにして、当該システム記憶２上の
仮想アドレスが使用できる実アドレス量を増やすことが
可能となる。In step S9, information (virtual page address) of the control table is set. This setting need not always be performed. Through the above S4 to S9, the real address (page unit) assigned to the virtual address on the main storage 1 is dynamically assigned to the virtual address on the system storage 2 so that the virtual address on the system storage 2 is It is possible to increase the amount of real addresses that can be used for addresses.
【００３０】Ｓ１０は、主記憶域化する実ページの検索
を行う。これは、例えば制御テーブル３３を参照して主
記憶１に変更しようとするシステム記憶２の実アドレス
中で、ページ変換テーブル（システム記憶）２１を参照
して未使用の実アドレスがあればそれを見つける、ある
いは未使用の実アドレスが見つからないときは最も古く
使用された実アドレスを見つける。In step S10, a search is made for a real page to be converted into a main storage area. This means that if there is an unused real address in the real address of the system storage 2 to be changed to the main storage 1 by referring to the control table 33 by referring to the page conversion table (system storage) 21, for example. If found, or if no unused real address is found, find the oldest used real address.
【００３１】Ｓ１１は、使用状態の判定を行う。Ｓ１０
で見つけた実アドレス（ページ単位）の使用状態の判定
を行う。使用中の場合には、未使用となるまで待機す
る。一方、未使用の場合には、Ｓ１２に進む。In step S11, a use state is determined. S10
The use state of the real address (in page units) found in step (1) is determined. If it is in use, it waits until it is unused. On the other hand, if not used, the process proceeds to S12.
【００３２】Ｓ１２は、制御テーブルの情報（用途）を
主記憶に動的に変更する。これは、図１の制御テーブル
３３中の用途が“システム記憶”であったエントリを
“主記憶”に動的に変更する。In step S12, the information (use) of the control table is dynamically changed to the main memory. This dynamically changes the entry in the control table 33 of FIG. 1 whose use is “system storage” to “main storage”.
【００３３】Ｓ１３は、主記憶のアドレス変換テーブル
（主記憶）１１のエントリの有効化を行う。これによ
り、主記憶１上の仮想アドレスに対する実アドレスの割
合が１ページ分（あるいは所定ページ分）増加し、主記
憶１上で仮想アドレスを割り当てできる実アドレスの量
が増えたこととなる。At S13, the entry of the address conversion table (main storage) 11 of the main storage is validated. As a result, the ratio of the real address to the virtual address on the main memory 1 is increased by one page (or a predetermined page), and the amount of the real address to which the virtual address can be allocated on the main memory 1 is increased.
【００３４】Ｓ１４は、制御テーブルの情報（仮想ペー
ジアドレス）の設定を行う。この設定は、必ずしも行わ
なくもてもよい。以上のＳ１０ないしＳ１４によって、
システム記憶２上の仮想アドレスに割り当てられていた
実アドレス（ページ単位）を、主記憶１上の仮想アドレ
スに動的に割り当てるようにして、当該主記憶１上の仮
想アドレスが使用できる実アドレス量を増やすことが可
能となる。In step S14, control table information (virtual page address) is set. This setting need not always be performed. By the above S10 to S14,
A real address (in page units) assigned to a virtual address on the system storage 2 is dynamically assigned to a virtual address on the main storage 1 so that the virtual address on the main storage 1 can be used. Can be increased.
【００３５】図３は、本発明のアドレス変換の説明図を
示す。図３において、上段はページ変換テーブル（主記
憶）１１の例を表し、下段はページ変換テーブル（シス
テム記憶）２１の例を表す。FIG. 3 is an explanatory diagram of the address conversion of the present invention. 3, the upper part shows an example of the page conversion table (main storage) 11, and the lower part shows an example of the page conversion table (system storage) 21.
【００３６】上段のページ変換テーブル（主記憶）１１
は、主記憶１上の仮想アドレスについて、ＣＲ１（制御
レジスタ）からポイントされるＳＧＴ（セグメントテー
ブル）およびＰＧＴ（ページテーブル）によって実ペー
ジに変換するものである。ここで、セグメントテーブル
の実ページに対応づけるエントリに有効／無効のフラグ
があり、当該仮想アドレス上で使用できるエントリのフ
ラグを有効に設定し、使用できないときにフラグを無効
に設定する。図中の点線の×は、フラグを無効に設定
し、後述するページ変換テーブル（システム記憶）２１
の対応するページテーブルのエントリのフラグを有効に
設定し、当該実ページを使用するようにしている。The upper page conversion table (main storage) 11
Is for converting a virtual address on the main memory 1 into a real page by an SGT (segment table) and a PGT (page table) pointed from a CR1 (control register). Here, the entry corresponding to the real page of the segment table has a valid / invalid flag. The flag of the entry that can be used on the virtual address is set to valid, and the flag is set to invalid when it cannot be used. In the figure, a dotted line “x” indicates that the flag is set to invalid, and a page conversion table (system storage) 21 described later
The flag of the corresponding entry of the page table is set to be valid, and the real page is used.
【００３７】下段のページ変換テーブル（システム記
憶）２１は、システム記憶２上の仮想アドレスについ
て、ＸＣＲ１（制御レジスタ）からポイントされるＶＭ
Ｔ（ビューマップテーブル）、ＳＧＴ（セグメントテー
ブル）およびＰＧＴ（ページテーブル）によって実ペー
ジに変換するものである。ここで、セグメントテーブル
の実ページに対応づけるエントリに有効／無効のフラグ
があり、当該仮想アドレス上で使用できるエントリのフ
ラグを有効に設定し、使用できないときにフラグを無効
に設定する。図中の実線は、フラグを有効に設定し、実
ページを使用できるようにしている。The lower page conversion table (system storage) 21 stores a virtual address on the system storage 2 for the VM pointed from the XCR 1 (control register).
It is converted into a real page by T (view map table), SGT (segment table) and PGT (page table). Here, the entry corresponding to the real page of the segment table has a valid / invalid flag. The flag of the entry that can be used on the virtual address is set to valid, and the flag is set to invalid when it cannot be used. The solid line in the figure indicates that the flag is set to be valid so that a real page can be used.
【００３８】以上のように、主記憶上の仮想アドレスを
実アドレスに変換するページ変換テーブル（主記憶）１
１、およびシステム記憶上の仮想アドレスを実アドレス
に変換するページ変換テーブル（システム記憶）２１を
設け、ページテーブルに実アドレスへの割り当てが有効
／無効のフラグを設け、動的に設定を変更し、主記憶上
の仮想アドレスに割り当てる実アドレスあるいはシステ
ム記憶上の仮想アドレスに割り当てる実アドレスのペー
ジ数を任意に調整することが可能となる。As described above, the page conversion table (main memory) 1 for converting a virtual address on the main memory into a real address.
1, and a page conversion table (system storage) 21 for converting a virtual address on the system storage to a real address is provided, and a flag for valid / invalid allocation to the real address is provided in the page table to dynamically change the setting. It is possible to arbitrarily adjust the number of pages of the real address allocated to the virtual address on the main memory or the real address allocated to the virtual address on the system storage.
【００３９】図４は、本発明の動的割当フローチャート
を示す。図４において、Ｓ２１は、制御装置がシステム
記憶の増加を自動依頼する。これは、図５に示すよう
に、制御装置５が実記憶装置３の管理装置３１に、シス
テム記憶２の増加を自動依頼、例えば所定時間になった
とき、あるいはシステム記憶２の外部ページに書き出す
量が所定閾値を越えたたなどしたとき自動的に依頼す
る。FIG. 4 shows a dynamic allocation flowchart of the present invention. In FIG. 4, in S21, the control device automatically requests an increase in system storage. In this case, as shown in FIG. 5, the control device 5 automatically requests the management device 31 of the real storage device 3 to increase the system storage 2, for example, when a predetermined time is reached, or writes it to an external page of the system storage 2. It is automatically requested when the amount exceeds a predetermined threshold.
【００４０】Ｓ２２は、管理装置が必要ページ数を確保
する。これは、管理装置３１がページ変換テーブル（主
記憶）１１を検索して未使用の実アドレス、未使用の実
アドレスがないときは最も古く使用された実アドレスを
必要ページ数を確保する。In step S22, the management device secures the required number of pages. In this case, the management apparatus 31 searches the page conversion table (main storage) 11 to secure an unused real address, and if there is no unused real address, the required number of pages with the oldest used real address.
【００４１】Ｓ２３は、管理装置が制御テーブル内の情
報（用途）を変更する。これは、管理装置３１が制御テ
ーブル３３内の該当する実アドレスの用途“主記憶”を
“システム記憶”に動的に変更する。これに合わせて、
図３で既述したように、ページ変換テーブル（システム
記憶）２１のページテーブルの該当エントリのフラグを
有効に設定、ページ変換テーブル（主記憶）１１のペー
ジテーブルの該当エントリのフラグを無効に設定し、主
記憶上の仮想アドレスに割り当てていた実アドレスを、
システム記憶上の仮想アドレスに割り当てるように実ア
ドレスを増加する。In S23, the management device changes the information (use) in the control table. In this case, the management device 31 dynamically changes the usage “main storage” of the corresponding real address in the control table 33 to “system storage”. According to this,
As described in FIG. 3, the flag of the corresponding entry of the page table of the page conversion table (system storage) 21 is set to be valid, and the flag of the corresponding entry of the page table of the page conversion table (main storage) 11 is set to be invalid. Then, the real address assigned to the virtual address on the main memory is changed to
The real address is increased to be assigned to a virtual address on the system storage.
【００４２】Ｓ２４は、システム記憶の増加を完了す
る。以上によって、主記憶上の仮想アドレスに割り当て
られていた実アドレスを、システム記憶上の仮想アドレ
スに割り当てるように動的に変更したこととなる。In step S24, the system storage is completed. As described above, the real address assigned to the virtual address on the main storage is dynamically changed to be assigned to the virtual address on the system storage.
【００４３】図５は、本発明の動的割当説明図（その
１）を示す。これは、スケジュール表５２に従い、主記
憶１およびシステム記憶２の割り当てる実アドレスを動
的に変更する場合の構成の説明図である。FIG. 5 is a diagram (part 1) for explaining dynamic allocation according to the present invention. This is an explanatory diagram of a configuration in the case where the real addresses allocated to the main storage 1 and the system storage 2 are dynamically changed according to the schedule table 52.
【００４４】図５において、制御装置５は、実記憶装置
３にスケジュール表５２に従い、所定の時間帯のときの
実アドレスの割り当てを動的に変更するように、実記憶
装置３に指示するものである。In FIG. 5, the control device 5 instructs the real storage device 3 to dynamically change the assignment of the real address in a predetermined time zone according to the schedule table 52. It is.
【００４５】時計５１は、時刻を計時するものである。
スケジュール表５２は、時刻に対応づけて主記憶１に割
り当てる実アドレスのサイズ、およびシステム記憶２に
割り当てる実アドレスのサイズを登録したものである。
ここでは、図示の下記のように登録する。The clock 51 measures the time.
The schedule table 52 registers the size of the real address assigned to the main storage 1 and the size of the real address assigned to the system storage 2 in association with the time.
Here, registration is performed as shown below.
【００４６】 時刻 実アドレスの割当量 ０８：００ 主記憶：２５６ＭＢ、システム記憶：１２８ＭＢ ２１：００ 主記憶： ３２ＭＢ、システム記憶：３５２ＭＢ このスケジュール表５２に従い、 ０８：００〜２１：００までは主記憶１に実アドレス
が２５６ＭＢ、およびシステム記憶２に実アドレスが１
２８ＭＢをそれぞれ割り当てられる。Time Assigned amount of real addresses 08:00 Main storage: 256 MB, System storage: 128 MB 21:00 Main storage: 32 MB, System storage: 352 MB According to this schedule table 52, main storage is performed from 08: 00 to 21:00. 1 has a real address of 256 MB, and system storage 2 has a real address of 1
28 MB are each allocated.
【００４７】２１：００〜０８：００までは主記憶１
に実アドレスが３２ＭＢ、およびシステム記憶２に実ア
ドレスが３５２ＭＢをそれぞれ割り当てられる。以上の
の昼間から夕方にかけて主記憶１とシステム記憶２に
２対１の割合で実アドレスを割り当て、プログラムが使
用する主記憶に多くの実アドレスを割り当てて多数のオ
ンラインプログラムが動作して多数の業務受付・処理を
行うようにしている。一方、の夜間は主記憶１とシス
テム記憶２に１対１１の割合で実アドレスを割り当て、
バッチ処理によりシステム記憶２の実アドレスに全デー
タベースを格納して高速にデータベースにアクセスしデ
ータ処理を行うようにしている。Main memory 1 from 21:00 to 08:00
Are assigned a real address of 32 MB, and a real address of 352 MB is assigned to the system storage 2. From the daytime to the evening, real addresses are allocated to the main memory 1 and the system memory 2 at a ratio of two to one, many real addresses are allocated to the main memory used by the program, many online programs operate, and many Business reception and processing are performed. On the other hand, during the night, real addresses are assigned to the main memory 1 and the system memory 2 at a ratio of 1:11,
The entire database is stored in the real address of the system storage 2 by batch processing, and the database is accessed at high speed to perform data processing.
【００４８】図６は、本発明の動的割当説明図（その
２）を示す。図６の（ａ）は変更前の制御テーブル例を
示し、図６の（ｂ）は変更後の制御テーブル例を示す。
ここでは、に示すように、変更前の４つの用途“主記
憶”が変更後に“システム記憶”に動的に変更、例えば
既述した図５の“２１：００”に動的に変更したもので
ある。これにより、主記憶１よりも、システム記憶２に
より多くの実アドレスが割り当られることとなる。FIG. 6 is a diagram (part 2) for explaining dynamic allocation according to the present invention. FIG. 6A shows an example of the control table before the change, and FIG. 6B shows an example of the control table after the change.
Here, as shown in the figure, the four uses “main storage” before the change are dynamically changed to “system storage” after the change, for example, dynamically changed to “21:00” in FIG. 5 described above. It is. As a result, more real addresses are allocated to the system storage 2 than to the main storage 1.
【００４９】[0049]
【発明の効果】以上説明したように、本発明によれば、
時間帯あるいは処理量などに応じてプログラムなどを格
納する主記憶１とデータなどを格納するシステム記憶２
などの領域サイズを動的に変更する構成を採用している
ため、実記憶装置の使用効率を向上させると共に最適な
処理能力を引出すことができる。これらにより、計算機
システムを停止させることなく、時間帯ごとに計算機シ
ステムの運用形態に応じて、主記憶１とシステム記憶２
というように最適に実アドレスを振り分けることがで
き、その結果、記憶装置の使用効率を向上させるだけで
なく、同規模の記憶装置を持つ従来の計算機システムに
比較して、常時最大の処理能力を引出すことが可能とな
る。As described above, according to the present invention,
A main memory 1 for storing programs and the like according to a time zone or a processing amount, and a system memory 2 for storing data and the like.
Since the configuration for dynamically changing the area size is adopted, it is possible to improve the use efficiency of the real storage device and draw out the optimum processing capacity. As a result, the main memory 1 and the system memory 2 are not stopped in accordance with the operation mode of the computer system for each time zone without stopping the computer system.
As a result, not only can the real addresses be allocated optimally, which not only improves the efficiency of use of storage devices, but also maximizes the processing capacity at all times compared to conventional computer systems with storage devices of the same scale. It can be withdrawn.
【図１】本発明の１実施例構成図である。FIG. 1 is a configuration diagram of one embodiment of the present invention.
【図２】本発明の動作説明フローチャートである。FIG. 2 is a flowchart illustrating the operation of the present invention.
【図３】本発明のアドレス変換の説明図である。FIG. 3 is an explanatory diagram of address conversion according to the present invention.
【図４】本発明の動的割当フローチャートである。FIG. 4 is a dynamic allocation flowchart of the present invention.
【図５】本発明の動的割当説明図（その１）である。FIG. 5 is an explanatory diagram (part 1) of the dynamic allocation according to the present invention.
【図６】本発明の動的割当説明図（その２）である。FIG. 6 is a diagram (part 2) illustrating dynamic allocation according to the present invention.
【符号の説明】 １：主記憶 １１：ページ変換テーブル（主記憶） ２：システム記憶 ２１：ページ変換テーブル（システム記憶） ３：実記憶装置 ３１：管理装置 ３２：実記憶 ３３：制御テーブル ４：外部記憶装置 ５：制御装置 ５１：時計 ５２：スケジュール表[Description of Signs] 1: Main storage 11: Page conversion table (main storage) 2: System storage 21: Page conversion table (system storage) 3: Real storage device 31: Management device 32: Real storage 33: Control table 4: External storage device 5: Control device 51: Clock 52: Schedule table
Claims (7)
当てる記憶装置において、 上記記憶域のアクセス時に仮想アドレスから動的に割り
当てられた範囲内の実記憶の実アドレスに変換するそれ
ぞれの記憶域用のアドレス変換手段を備えたことを特徴
とする記憶装置。1. A storage device for allocating a plurality of storage areas on a virtual storage to a real storage, wherein each of the plurality of storage areas is converted from a virtual address to a real address of a real storage within a dynamically allocated range when accessing the storage area. A storage device comprising an address conversion means for a storage area.
実記憶に割り当てる記憶装置において、 上記主記憶のアクセス時に仮想アドレスから実記憶の有
効な実アドレスに変換する第１のアドレス変換手段と、 上記システム記憶のアクセス時に仮想アドレスから実記
憶の有効な実アドレスに変換する第２のアドレス変換手
段と、 上記第１および第２のアドレス変換手段の仮想アドレス
から実アドレスへの変換を有効あるいは無効に動的に変
更する手段とを備えたことを特徴とする記憶装置。2. A storage device for allocating a main storage and a system storage on a virtual storage to a real storage, comprising: first address conversion means for converting a virtual address to a valid real address of the real storage when accessing the main storage; Second address translation means for translating a virtual address to a valid real address in real memory when accessing the system storage; and validating or invalidating the translation of the first and second address translation means from the virtual address to the real address. And a dynamically changing means.
実記憶に割り当てる記憶装置において、 上記主記憶のアクセス時に仮想アドレスから実記憶の有
効な実アドレスに変換する第１のアドレス変換手段と、 上記システム記憶のアクセス時に仮想アドレスから実記
憶の有効な実アドレスに変換する第２のアドレス変換手
段と、 上記主記憶および上記システム記憶のいずれを実記憶に
割り当てるかを動的に設定する制御テーブルと、 上記制御テーブルが変更されたことに対応し、主記憶に
割り当てられた実アドレスへの変換を有効あるいは無効
に設定、およびシステム記憶に割り当てられた実アドレ
スへの変換を有効あるいは無効に設定する手段とを備え
たことを特徴とする記憶装置。3. A storage device for allocating a main storage and a system storage on a virtual storage to a real storage, comprising: first address conversion means for converting a virtual address to a valid real address of the real storage when accessing the main storage; Second address translation means for translating a virtual address into a valid real address in real storage when accessing the system storage; and a control table for dynamically setting which of the main storage and the system storage is allocated to the real storage In response to the change of the control table, the setting to enable / disable the conversion to the real address assigned to the main memory and the setting to enable / disable the conversion to the real address assigned to the system storage And a storage device.
をページ単位に行うことを特徴とする請求項１ないし請
求項３記載の記憶装置。4. The storage device according to claim 1, wherein the conversion from the virtual address to the real address is performed in page units.
システム記憶を実記憶への動的な割り当てを、時間ある
いは処理量に従って行うことを特徴とする請求項１ない
し請求項４記載のいずれかの記憶装置。5. The method according to claim 1, wherein the dynamic allocation of the plurality of storage areas or the main storage and the system storage to the real storage is performed according to time or processing amount. Storage device.
ら動的に割り当てられた範囲内の実記憶の実アドレスに
変換するそれぞれの記憶域用のアドレス変換手段として
機能するプログラムを格納した記録媒体6. A storage medium storing a program functioning as address conversion means for each storage area for converting a virtual address to a real address of a real storage within a dynamically allocated range when accessing said storage area.
ら実記憶の有効な実アドレスに変換する第１のアドレス
変換手段と、 上記システム記憶のアクセス時に仮想アドレスから実記
憶の有効な実アドレスに変換する第２のアドレス変換手
段と、 上記第１および第２のアドレス変換手段の仮想アドレス
から実アドレスへの変換を有効あるいは無効に動的に変
更する手段として機能するプログラムを格納した記録媒
体。7. A first address conversion means for converting a virtual address to a valid real address in real storage when accessing the main storage, and converting a virtual address to a valid real address in real storage when accessing the system storage. A storage medium storing a second address converting means for performing a function of dynamically changing a virtual address to a real address of the first and second address converting means to valid or invalid.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17190797A JP3875358B2 (en) | 1996-06-28 | 1997-06-27 | Storage device, storage method, and recording medium |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8-168903 | 1996-06-28 | ||
| JP16890396 | 1996-06-28 | ||
| JP17190797A JP3875358B2 (en) | 1996-06-28 | 1997-06-27 | Storage device, storage method, and recording medium |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1091527A true JPH1091527A (en) | 1998-04-10 |
| JP3875358B2 JP3875358B2 (en) | 2007-01-31 |
Family
ID=26492425
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17190797A Expired - Fee Related JP3875358B2 (en) | 1996-06-28 | 1997-06-27 | Storage device, storage method, and recording medium |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3875358B2 (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6715053B1 (en) * | 2000-10-30 | 2004-03-30 | Ati International Srl | Method and apparatus for controlling memory client access to address ranges in a memory pool |
| KR100433689B1 (en) * | 2000-06-06 | 2004-05-31 | 가부시키가이샤 히타치세이사쿠쇼 | Information processing system and stroage assigning method |
| US8028017B2 (en) * | 2009-04-16 | 2011-09-27 | International Business Machines Corporation | Virtual controllers with a large data center |
| JP2012095198A (en) * | 2010-10-28 | 2012-05-17 | Denso Corp | Electronic device |
-
1997
- 1997-06-27 JP JP17190797A patent/JP3875358B2/en not_active Expired - Fee Related
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100433689B1 (en) * | 2000-06-06 | 2004-05-31 | 가부시키가이샤 히타치세이사쿠쇼 | Information processing system and stroage assigning method |
| US6832299B2 (en) | 2000-06-06 | 2004-12-14 | Hitachi, Ltd. | System and method for assigning storage in a storage network in accordance with stored management information |
| US6715053B1 (en) * | 2000-10-30 | 2004-03-30 | Ati International Srl | Method and apparatus for controlling memory client access to address ranges in a memory pool |
| US8028017B2 (en) * | 2009-04-16 | 2011-09-27 | International Business Machines Corporation | Virtual controllers with a large data center |
| JP2012095198A (en) * | 2010-10-28 | 2012-05-17 | Denso Corp | Electronic device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3875358B2 (en) | 2007-01-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5586283A (en) | Method and apparatus for the reduction of tablewalk latencies in a translation look aside buffer | |
| US3761881A (en) | Translation storage scheme for virtual memory system | |
| US5813031A (en) | Caching tag for a large scale cache computer memory system | |
| JP3807582B2 (en) | Information processing apparatus and semiconductor device | |
| US5860144A (en) | Addressing method and system for providing access of a very large size physical memory buffer to a number of processes | |
| US8868883B1 (en) | Virtual memory management for real-time embedded devices | |
| US7196961B2 (en) | Memory control device | |
| US9086920B2 (en) | Device for managing data buffers in a memory space divided into a plurality of memory elements | |
| US20040117587A1 (en) | Hardware managed virtual-to-physical address translation mechanism | |
| US20040117588A1 (en) | Access request for a data processing system having no system memory | |
| US6029224A (en) | Self-contained memory apparatus having diverse types of memory and distributed control | |
| US5749093A (en) | Enhanced information processing system using cache memory indication during DMA accessing | |
| CN112445767A (en) | Memory management method and device, electronic equipment and storage medium | |
| EP3163451A1 (en) | Memory management method and device, and memory controller | |
| US20040117591A1 (en) | Data processing system having no system memory | |
| US20050055528A1 (en) | Data processing system having a physically addressed cache of disk memory | |
| JP3875358B2 (en) | Storage device, storage method, and recording medium | |
| EP4133375B1 (en) | Method and system for direct memory access | |
| US20010034808A1 (en) | Cache memory device and information processing system | |
| GB2221066A (en) | Address translation for I/O controller | |
| JPH02244253A (en) | Multiprocessor system containing common spread memories | |
| CN117851290B (en) | Page table management method, system, electronic component and electronic device | |
| US20040117583A1 (en) | Apparatus for influencing process scheduling in a data processing system capable of utilizing a virtual memory processing scheme | |
| JP3456727B2 (en) | Data processing device | |
| JPH07152710A (en) | Multi-processor system |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060329 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060411 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060609 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060711 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060831 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20060908 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061017 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061026 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101102 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101102 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111102 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111102 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121102 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121102 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131102 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |