JPH1084671A - Power supply equipment - Google Patents
Power supply equipmentInfo
- Publication number
- JPH1084671A JPH1084671A JP8238256A JP23825696A JPH1084671A JP H1084671 A JPH1084671 A JP H1084671A JP 8238256 A JP8238256 A JP 8238256A JP 23825696 A JP23825696 A JP 23825696A JP H1084671 A JPH1084671 A JP H1084671A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- power supply
- full
- capacitor
- load
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B20/00—Energy efficient lighting technologies, e.g. halogen lamps or gas discharge lamps
Landscapes
- Circuit Arrangements For Discharge Lamps (AREA)
- Dc-Dc Converters (AREA)
- Inverter Devices (AREA)
Abstract
Description
【0001】[0001]
【発明の属する技術分野】本発明は、放電灯点灯装置に
関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a discharge lamp lighting device.
【0002】[0002]
【従来の技術】従来、昇圧チョッパ回路と降圧チョッパ
回路を備えた電源装置があり、この電源装置は、図8に
示すように、交流電源Vsと、インダクタL1 及びコン
デンサC1 からなる入力フィルタFと、入力フィルタF
を介して交流電源Vsが接続された全波整流回路DB
と、全波整流回路DBの出力端子間に接続されたインダ
クタL3 及びFETQ2 からなる直列回路と、FETQ
2 の両端間に接続されたダイオードD4 及び電解コンデ
ンサC4 からなる直列回路と、電解コンデンサC4の両
端間に接続されたFETQ3 及びダイオードD5 からな
る直列回路と、ダイオードD5 の両端間に接続されたイ
ンダクタL4 及び負荷回路Lからなる直列回路とから構
成されている。Conventionally, there is a power supply device equipped with a boost chopper circuit step-down chopper circuit, the input filter the power supply, as shown in FIG. 8, in which the AC power source Vs, an inductor L 1 and capacitor C 1 F and input filter F
-Wave rectifier circuit DB to which AC power supply Vs is connected via
A series circuit including an inductor L 3 and an FET Q 2 connected between output terminals of a full-wave rectifier circuit DB;
2, a series circuit composed of a diode D 4 and an electrolytic capacitor C 4 connected between both ends of the capacitor, a series circuit composed of an FET Q 3 and a diode D 5 connected between both ends of the electrolytic capacitor C 4 , and both ends of a diode D 5 It is composed of a series circuit comprising an inductor connected L 4 and the load circuit L between.
【0003】この電源装置の動作について説明する。F
ETQ2,Q3 は夫々高周波でオン/オフされており、F
ETQ2 がオンすると、図9(a)に示すように、交流
電源Vsから入力フィルタF→全波整流回路DB→イン
ダクタL3 →FETQ2 の経路(図中、太線で示す)で
電力が供給され、インダクタL3 にエネルギーが蓄積さ
れる。次に、FETQ2 がオフすると、図9(b)に示
すように、FETQ2のオン期間にインダクタL3 に蓄
積されたエネルギーが全波整流回路DBの整流電圧と共
にダイオードD4 を介して電解コンデンサC4 を充電
し、電解コンデンサC4 の両端に全波整流回路DBの整
流電圧を昇圧した電圧が発生する。The operation of this power supply will be described. F
ETQ 2, Q 3 is turned on / off at each frequency, F
When ETQ 2 is turned on, as shown in FIG. 9 (a), (in the figure, indicated by the bold line) input filter F → the full-wave rectifying circuit DB → inductor L 3 → FETs Q 2 of paths from the AC power source Vs is power supply is, energy is accumulated in the inductor L 3. Then, the FETs Q 2 is turned off, as shown in FIG. 9 (b), the energy stored in the inductor L 3 during the ON period of the FETs Q 2 via the diode D 4 with the rectified voltage of the full-wave rectifying circuit DB electrolyte The capacitor C 4 is charged, and a voltage generated by boosting the rectified voltage of the full-wave rectifier circuit DB is generated across the electrolytic capacitor C 4 .
【0004】一方、FETQ3 がオンすると、図9
(a)に示すように、電解コンデンサC 4 を電源とし
て、電解コンデンサC4 からFETQ3 →インダクタL
4 →負荷回路Lの経路で電力が供給されるとともに、イ
ンダクタL4 にエネルギーが蓄積される。次に、FET
Q3 がオフすると、図9(b)に示すように、FETQ
3 のオン期間にインダクタL4 に蓄積されたエネルギー
が負荷回路L、ダイオードD 5 を介して放出され、負荷
回路Lに電力が供給される。On the other hand, FETQThreeWhen turned on, FIG. 9
As shown in FIG. FourPower supply
And electrolytic capacitor CFourFrom FETQThree→ Inductor L
Four→ While power is supplied through the path of the load circuit L,
Nacta LFourEnergy is stored in Next, FET
QThreeIs turned off, as shown in FIG.
ThreeInductor L during the ON period ofFourEnergy stored in
Is load circuit L, diode D FiveReleased through the load
Power is supplied to the circuit L.
【0005】上述した電源装置では、インダクタL3 と
FETQ2 及びダイオードD4 からなる昇圧チョッパ回
路が昇圧機能と入力歪改善機能を有し、インダクタL4
とFETQ3 及びダイオードD5 からなる降圧チョッパ
回路が降圧機能と負荷電流限流機能を有しており、昇圧
チョッパ回路と降圧チョッパ回路が夫々スイッチング素
子たるFETQ2,Q3 とダイオードD4,D5 を備えてい
る。[0005] In the above-described power supply step-up chopper circuit composed of an inductor L 3 and the FETs Q 2 and the diode D 4 has an input distortion improving function and boost function, the inductor L 4
The FETs Q 3 and the diode D becomes the step-down chopper circuit 5 has a load current limiter function and the step-down function, the step-up chopper circuit and the step-down chopper circuit respectively switching element serving FETs Q 2, Q 3 and the diode D 4, D Has five .
【0006】このFETQ2,Q3 を一つのスイッチング
素子で、ダイオードD4,D5 を一つのダイオードで兼用
し、構成部品の数を減らしてコストダウンを図ったもの
もある。この電源装置は、図10に示すように、交流電
源Vsと、インダクタL1 及びコンデンサC1 からなる
入力フィルタFと、入力フィルタFを介して交流電源V
sが接続された全波整流回路DBと、全波整流回路DB
の出力端子間に接続されたインダクタL3 及びFETQ
4 からなる直列回路と、FETQ4 の両端間に接続され
た電解コンデンサC4 とインダクタL4 及び負荷回路L
からなる直列回路と、電解コンデンサC4 及びインダク
タL4 の接続点にカソードが接続されるとともにインダ
クタL3 及びFETQ4 の接続点にアノードが接続され
たダイオードD6 とから構成されている。[0006] In this FETs Q 2, Q 3 and one switching element, also serves as a diode D 4, D 5 at one diode, some of which aimed at cost reduction by reducing the number of components. As shown in FIG. 10, this power supply device includes an AC power supply Vs, an input filter F including an inductor L 1 and a capacitor C 1, and an AC power supply V
s connected to a full-wave rectifier circuit DB and a full-wave rectifier circuit DB
The inductor L 3 is connected between the output terminal and FETQ
A series circuit consisting of 4, the electrolytic capacitor C 4 connected between both ends of the FETs Q 4 and the inductor L 4 and the load circuit L
A series circuit consisting of, and a electrolytic capacitor C 4 and the inductor L 3 and an anode connected to a connection point of the FETs Q 4 and diode D 6 Metropolitan with a cathode connected to a connection point of the inductor L 4.
【0007】この電源装置の動作について説明する。F
ETQ4 がオンすると、図11(a)に示すように、交
流電源Vsから入力フィルタF→全波整流回路DB→イ
ンダクタL3 →FETQ4 の経路で電力が供給され、イ
ンダクタL3 にエネルギーが蓄積される。また、電解コ
ンデンサC4 を電源として、電解コンデンサC4 からイ
ンダクタL4 →負荷回路L→FETQ4 の経路で電力が
供給され、インダクタL4 にエネルギーが蓄積される。
一方、FETQ4 がオフすると、図11(b)に示すよ
うに、FETQ4 のオン時にインダクタL3 に蓄積され
たエネルギーと共に、交流電源Vsから入力フィルタF
→全波整流回路DB→インダクタL3 →ダイオードD6
→電解コンデンサC4 の経路で電力が供給され、電解コ
ンデンサC4 が充電される。また、FETQ4 のオン時
にインダクタL4 に蓄積されたエネルギーが、インダク
タL4 から負荷回路LとダイオードD6 とを介して放出
され、負荷回路Lにエネルギーが供給される。The operation of the power supply will be described. F
When ETQ 4 is turned on, as shown in FIG. 11 (a), power is supplied in a path of the input filter F → the full-wave rectifying circuit DB → inductor L 3 → FETs Q 4 from the AC power source Vs, the energy in the inductor L 3 is Stored. Further, using the electrolytic capacitor C 4 as a power source, power is supplied from the electrolytic capacitor C 4 through a path from the inductor L 4 → the load circuit L → the FET Q 4 , and energy is accumulated in the inductor L 4 .
On the other hand, when the FETs Q 4 is turned off, as shown in FIG. 11 (b), with the energy stored in the inductor L 3 during on the FETs Q 4, input filter F from the AC power source Vs
→ Full-wave rectifier circuit DB → Inductor L 3 → Diode D 6
→ power is supplied in the path of the electrolytic capacitor C 4, the electrolytic capacitor C 4 is charged. The energy stored in the inductor L 4 during on the FETs Q 4 is released from the inductor L 4 via the load circuit L and a diode D 6, energy is supplied to the load circuit L.
【0008】また更に、図12に示すように、図10に
示す電源装置において負荷回路Lの代わりにフルブリッ
ジ回路1を接続したものもあり、フルブリッジ回路1
は、FETQ11,Q12の直列回路とFETQ13, Q14の
直列回路とがそれぞれ並列に接続され、FETQ11,Q
12の接続点とFETQ13, Q14の接続点との間に負荷回
路Lが接続されて構成されている。Further, as shown in FIG. 12, there is a power supply device shown in FIG. 10 in which a full bridge circuit 1 is connected instead of the load circuit L.
It is, FETs Q 11, a series circuit of the series circuit and FETs Q 13, Q 14 of Q 12 are connected in parallel, FETs Q 11, Q
Load circuit L is configured by connecting between the connection point and the FETs Q 13, a connection point Q 14 12.
【0009】この回路の動作は、図13及び図14に示
すように、上述した図10の電源装置の動作と同様であ
るので、その説明は省略する。尚、図13の回路ではF
ETQ11,Q14をオン、FETQ12,Q13をオフとし、
図14の回路ではFETQ11,Q14をオフ、FET
Q12,Q13をオンとすることにより、負荷回路Lに流れ
る電流の極性を反転させることができる。The operation of this circuit is the same as the operation of the power supply device shown in FIG. 10 as shown in FIGS. 13 and 14, and a description thereof will be omitted. In the circuit of FIG.
ETQ 11 and Q 14 are turned on, FETs Q 12 and Q 13 are turned off,
In the circuit of FIG. 14, the FETs Q 11 and Q 14 are turned off,
By turning on Q 12 and Q 13 , the polarity of the current flowing through the load circuit L can be inverted.
【0010】[0010]
【発明が解決しようとする課題】上述した図10或いは
図12の電源装置では、例えば、FETQ4 のスイッチ
ング周波数を一定とし、そのデューティ比を変化させる
ことによって、負荷回路Lに供給する電力を制御してい
る。この場合、デューティ比を小さくすると、昇圧チョ
ッパ回路では入力電力が小さくなり、降圧チョッパでは
出力電力が小さくなるが、各回路のデューティ比に対す
る特性は、交流電源Vsの電源電圧や負荷回路Lのイン
ピーダンスの変動によって変化している。In [0005] the power supply device of FIG. 10 or FIG. 12 described above, for example, a constant switching frequency of FETs Q 4, by changing its duty ratio, controls the power supplied to the load circuit L doing. In this case, when the duty ratio is reduced, the input power decreases in the boost chopper circuit and the output power decreases in the step-down chopper. However, the characteristics of each circuit with respect to the duty ratio depend on the power supply voltage of the AC power supply Vs and the impedance of the load circuit L. Has changed due to fluctuations in
【0011】したがって、出力電力が一定となるように
デューティ比を制御する場合、負荷回路Lのインピーダ
ンスが低くなると、出力電力が低下するので、入力電力
が出力電力よりも過大になったり、過小になる場合が発
生する。入力電力が出力電力よりも過大になると、余剰
エネルギーが電解コンデンサC4 に蓄積されて、電解コ
ンデンサC4 の両端電圧が上昇し、構成部品に印加され
る電圧が増加するため、場合によっては構成部品が破損
する可能性があるという問題点があった。Therefore, when the duty ratio is controlled so that the output power becomes constant, the output power decreases when the impedance of the load circuit L decreases, so that the input power becomes too large or too small. May occur. When the input power is excessive than the output power, the excess energy is accumulated in the electrolytic capacitor C 4, the voltage across the electrolytic capacitor C 4 is increased, the voltage applied to the component increases, constituted in some cases There is a problem that parts may be damaged.
【0012】このような現象は、高圧放電灯の始動過程
のように負荷のインピーダンスが低く、且つ、負荷に対
して大電流を流す必要がある場合に顕著になる。すなわ
ち、大きな出力電流を流すために、一定のデューティ比
を設定しなければならないが、負荷のインピーダンスが
低いため、出力電力は少なくなる。これに対して、入力
電力はデューティ比に応じた値になるので、入力電力が
出力電力に対して過大となる。Such a phenomenon becomes conspicuous when the impedance of the load is low and a large current needs to flow through the load, such as in the process of starting a high-pressure discharge lamp. That is, a constant duty ratio must be set in order to allow a large output current to flow, but the output power is reduced because the load impedance is low. On the other hand, since the input power has a value corresponding to the duty ratio, the input power becomes excessive with respect to the output power.
【0013】而して、昇圧チョッパ回路及び降圧チョッ
パ回路がFETQ4 を共用することによって、図8の電
源装置に比べて構成部品の数を低減することができた
が、FETQ4 には昇圧チョッパ回路のスイッチング電
流と降圧チョッパ回路のスイッチング電流が重畳して流
れるので、FETQ4 の電流容量を大きくする必要があ
り、構成部品の数を低減したことによるコストダウンの
効果が減少するという問題点もあった。[0013] In Thus, by step-up chopper circuit and a step-down chopper circuit share the FETs Q 4, it was possible to reduce the number of components as compared to the power supply of FIG. 8, the FETs Q 4 boost chopper since flows superposed switching current of the switching current down chopper circuit of the circuit, it is necessary to increase the current capacity of the FETs Q 4, a problem that the effect of cost reduction due to the reduced number of components is reduced there were.
【0014】本発明は上記問題点に鑑みて為されたもの
であり、コストダウンを図るとともに、出力電力に対し
て入力電力が過大になるのを防いで、装置の安全性を高
めた電源装置を提供することを目的とするものである。SUMMARY OF THE INVENTION The present invention has been made in view of the above problems, and has been made to reduce the cost and prevent the input power from becoming excessive with respect to the output power, thereby improving the safety of the power supply. The purpose is to provide.
【0015】[0015]
【課題を解決するための手段】請求項1の発明では、上
記目的を達成するために、交流電源と、入力フィルタを
介して交流電源が接続された全波整流回路と、全波整流
回路の出力端子間に負荷回路を介して接続された第1の
コンデンサと、第1のコンデンサの両端間に並列接続さ
れた第1の整流素子及びスイッチング素子からなる直列
回路と、全波整流回路及び負荷回路の接続点と第1の整
流素子及びスイッチング素子の接続点との間に接続され
た第1のインダクタとを備え、第1の整流素子はスイッ
チング素子のオフ時に第1のコンデンサが第1の整流素
子を介して充電される方向に接続されており、負荷回路
のインピーダンスが低い場合、負荷回路に印加される電
圧が低下して、第1のコンデンサが充電される期間が短
くなるので、第1のコンデンサの両端電圧が異常に昇圧
するのを防止することができる。また、昇圧チョッパ回
路と降圧チョッパ回路とで、スイッチング素子のみなら
ず第1のインダクタを共用しているので、構成部品の数
を減らすことができる。According to the first aspect of the present invention, to achieve the above object, an AC power supply, a full-wave rectifier circuit to which the AC power supply is connected via an input filter, and a full-wave rectifier circuit are provided. A first capacitor connected between output terminals via a load circuit, a series circuit including a first rectifier element and a switching element connected in parallel between both ends of the first capacitor, a full-wave rectifier circuit and a load A first inductor connected between a connection point of the circuit and a connection point of the first rectifying element and the switching element, wherein the first capacitor has a first capacitor connected to the first capacitor when the switching element is off. When the load circuit has a low impedance, the voltage applied to the load circuit decreases and the period during which the first capacitor is charged is shortened. 1 The voltage across the capacitor can be prevented from being abnormally boosted. Further, the step-up chopper circuit and the step-down chopper circuit share not only the switching element but also the first inductor, so that the number of components can be reduced.
【0016】請求項2の発明では、請求項1の発明にお
いて、負荷回路が誘導性負荷から構成されており、請求
項3の発明では、請求項2の発明において、誘導性負荷
が第2のインダクタと放電灯の直列回路から構成されて
いるので、この電源装置を放電灯点灯装置に適用するこ
とができる。請求項4の発明では、請求項2の発明にお
いて、負荷回路と並列に接続された小容量の第2のコン
デンサを備えているので、誘導性負荷と第2のコンデン
サとでローパスフィルタを構成することができる。According to a second aspect of the present invention, in the first aspect of the present invention, the load circuit comprises an inductive load. In a third aspect of the present invention, in the second aspect of the present invention, the load circuit comprises the second inductive load. Since the power supply device is composed of a series circuit of an inductor and a discharge lamp, it can be applied to a discharge lamp lighting device. According to a fourth aspect of the present invention, in the second aspect of the present invention, since a small-capacity second capacitor connected in parallel with the load circuit is provided, a low-pass filter is formed by the inductive load and the second capacitor. be able to.
【0017】請求項5の発明では、請求項2の発明にお
いて、負荷回路と並列に接続された第2の整流素子を備
えているので、負荷回路の両端間の電圧が負になるのを
防止できる。請求項6の発明では、交流電源と、入力フ
ィルタを介して交流電源が接続された全波整流回路と、
全波整流回路の出力端子間にフルブリッジ回路を介して
接続された第1のコンデンサと、第1のコンデンサの両
端間に並列接続された第1の整流素子及び第1のスイッ
チング素子からなる直列回路と、全波整流回路及びフル
ブリッジ回路の接続点と第1の整流素子及び第1のスイ
ッチング素子の接続点との間に接続された第1のインダ
クタとを備え、フルブリッジ回路が、第2及び第3のス
イッチング素子の直列回路と、第4及び第5のスイッチ
ング素子の直列回路とが並列接続され、第2及び第3の
スイッチング素子の接続点と第4及び第5のスイッチン
グ素子の接続点との間に負荷回路を接続して構成され、
第1の整流素子は第1のスイッチング素子のオフ時に第
1のコンデンサが第1の整流素子を介して充電される方
向に接続されており、請求項1の発明と同様に、負荷回
路のインピーダンスが低い場合、負荷回路に印加される
電圧が低下して、第1のコンデンサが充電される期間が
短くなるので、コンデンサの両端電圧が異常に昇圧する
のを防止することができる。また、昇圧チョッパ回路と
降圧チョッパ回路とで、第1のスイッチング素子だけで
はなく第1のインダクタを共用しているので、構成部品
の数を減らすことができる。According to a fifth aspect of the present invention, in the second aspect of the present invention, since the second rectifying element connected in parallel with the load circuit is provided, the voltage between both ends of the load circuit is prevented from becoming negative. it can. In the invention according to claim 6, an AC power supply, a full-wave rectifier circuit to which the AC power supply is connected via an input filter,
A first capacitor connected between output terminals of a full-wave rectifier circuit via a full-bridge circuit, and a first rectifier element and a first switching element connected in parallel between both ends of the first capacitor; Circuit, and a first inductor connected between a connection point of the full-wave rectifier circuit and the full bridge circuit and a connection point of the first rectifier element and the first switching element. The series circuit of the second and third switching elements and the series circuit of the fourth and fifth switching elements are connected in parallel, and the connection point between the second and third switching elements and the fourth and fifth switching elements are connected. It is configured by connecting a load circuit between the
The first rectifying element is connected in a direction in which the first capacitor is charged via the first rectifying element when the first switching element is turned off. Is low, the voltage applied to the load circuit decreases, and the period during which the first capacitor is charged is shortened, so that the voltage across the capacitor can be prevented from abnormally increasing. Further, the step-up chopper circuit and the step-down chopper circuit share not only the first switching element but also the first inductor, so that the number of components can be reduced.
【0018】請求項7の発明では、請求項6の発明にお
いて、負荷回路が誘導性負荷から構成されているので、
請求項8の発明では、請求項7の発明において、誘導性
負荷が第2のインダクタと放電灯の直列回路から構成さ
れているので、この電源装置を放電灯点灯装置に適用す
ることができる。請求項9の発明では、請求項7の発明
において、フルブリッジ回路と並列に接続された小容量
の第2のコンデンサを備えているので、請求項3の発明
と同様に、誘導性負荷と第2のコンデンサとでローパス
フィルタを構成することができる。According to a seventh aspect of the present invention, in the sixth aspect of the present invention, since the load circuit comprises an inductive load,
In the invention of claim 8, in the invention of claim 7, since the inductive load is constituted by a series circuit of the second inductor and the discharge lamp, this power supply device can be applied to a discharge lamp lighting device. According to a ninth aspect of the present invention, in the seventh aspect of the present invention, a small-capacity second capacitor connected in parallel with the full bridge circuit is provided. A low-pass filter can be configured with the two capacitors.
【0019】請求項10の発明では、請求項7の発明に
おいて、フルブリッジ回路と並列に接続された第2の整
流素子を備えているので、請求項4の発明と同様に、フ
ルブリッジ回路の両端間の電圧が負になるのを防止でき
る。請求項12の発明では、交流電源と、入力フィルタ
を介して交流電源が接続された全波整流回路と、全波整
流回路の出力端子間にフルブリッジ回路を介して接続さ
れた第1のコンデンサと、第1のコンデンサの両端間に
並列接続された第1の整流素子及び第1のスイッチング
素子からなる直列回路と、全波整流回路とフルブリッジ
回路の接続点と第1の整流素子と第1のスイッチング素
子の接続点との間に接続された第1のインダクタとを備
え、フルブリッジ回路が、第2及び第3のスイッチング
素子の直列回路と、第4及び第5のスイッチング素子の
直列回路とが並列接続され、第2及び第3のスイッチン
グ素子の接続点と第4及び第5のスイッチング素子の接
続点との間に負荷回路を接続して構成され、負荷回路が
第2のインダクタ及び放電灯の直列回路から構成され、
フルブリッジ回路とそれぞれ並列に第2の整流素子と小
容量の第2のコンデンサを接続し、第1の整流素子は第
1のスイッチング素子のオフ時に第1のコンデンサが第
1の整流素子を介して充電される方向に接続されてお
り、請求項1又は6の発明と同様に、負荷回路のインピ
ーダンスが低い場合、負荷回路に印加される電圧が低下
して、第1のコンデンサが充電される期間が短くなるの
で、第1のコンデンサの両端電圧が異常に昇圧するのを
防止することができる。また、昇圧チョッパ回路と降圧
チョッパ回路とで、第1のスイッチング素子のみならず
第1のインダクタを共用しているので、構成部品の数を
減らすことができる。According to a tenth aspect of the present invention, in the seventh aspect of the invention, a second rectifying element connected in parallel with the full bridge circuit is provided. It is possible to prevent the voltage between both ends from becoming negative. According to the twelfth aspect of the present invention, an AC power supply, a full-wave rectifier circuit to which the AC power supply is connected via an input filter, and a first capacitor connected via a full bridge circuit between output terminals of the full-wave rectifier circuit A series circuit including a first rectifying element and a first switching element connected in parallel between both ends of a first capacitor; a connection point between a full-wave rectifier circuit and a full-bridge circuit; A first inductor connected between the first switching element and a connection point of the first switching element, wherein the full bridge circuit includes a series circuit of the second and third switching elements and a series circuit of the fourth and fifth switching elements. And a load circuit connected between the connection point of the second and third switching elements and the connection point of the fourth and fifth switching elements, wherein the load circuit is connected to the second inductor. as well as A series circuit of lamps,
A second rectifying element and a small-capacity second capacitor are connected in parallel with the full bridge circuit, respectively, and the first rectifying element is connected via the first rectifying element when the first switching element is turned off. When the impedance of the load circuit is low, the voltage applied to the load circuit decreases, and the first capacitor is charged, as in the first or sixth aspect of the present invention. Since the period is shortened, it is possible to prevent the voltage across the first capacitor from being abnormally boosted. In addition, since the step-up chopper circuit and the step-down chopper circuit share not only the first switching element but also the first inductor, the number of components can be reduced.
【0020】[0020]
【発明の実施の形態】本発明の実施の形態を図面を参照
して説明する。 (実施形態1)本実施形態の電源装置は、図1に示すよ
うに、交流電源Vsと、インダクタL 1 及びコンデンサ
C1 からなる入力フィルタFと、低速ダイオードのブリ
ッジ回路から構成されるとともに入力フィルタFを介し
て交流電源Vsが接続された全波整流回路DBと、全波
整流回路DBの出力端子間に高速ダイオードD1 及び誘
導性負荷からなる負荷回路Lを介して接続された第1の
コンデンサたる電解コンデンサC2 と、電解コンデンサ
C2 の両端間に接続された第1の整流素子たるダイオー
ドD2 及びスイッチング素子たるFETQ1 と、高速ダ
イオードD1 及び負荷回路Lの接続点とダイオードD2
及びFETQ1 の接続点との間に接続された第1のイン
ダクタたるチョークコイルL2 とから構成されている。
ここで、交流電源Vsを電源としてFETQ1 とチョー
クコイルL2 及びダイオードD2 から昇圧チョッパが構
成され、電解コンデンサC2 を電源としてFETQ1 と
チョークコイルL2 及びダイオードD2 から降圧チョッ
パが構成されている。Embodiments of the present invention will be described with reference to the drawings.
I will explain. (Embodiment 1) The power supply of this embodiment is shown in FIG.
Thus, the AC power supply Vs and the inductor L 1And capacitors
C1Input filter F and low-speed diode
Through the input filter F
And a full-wave rectifier circuit DB to which an AC power supply Vs is connected.
High-speed diode D between output terminals of rectifier circuit DB1And invitation
A first circuit connected via a load circuit L composed of a conductive load
Capacitor electrolytic capacitor CTwoAnd electrolytic capacitors
CTwoOf the first rectifier connected between both ends of the
Do DTwoAnd switching element FET Q1And fast
Iod D1And the connection point of the load circuit L and the diode DTwo
And FETQ1Of the first input connected to the connection point of
Choke coil LTwoIt is composed of
Here, the FET Q1And cho
Cucoil LTwoAnd diode DTwoFrom the boost chopper
And electrolytic capacitor CTwoFETQ1When
Choke coil LTwoAnd diode DTwoBuck chop from
Is configured.
【0021】この電源装置の動作を図2(a)〜(d)
を用いて説明する。いま、交流電源Vsの電源電圧をV
IN、全波整流回路DBの出力電圧を|VIN|とし、負荷
回路Lに電圧VL が印加されて、電解コンデンサC2 の
両端子間に電圧VC2が発生しているとする。まず、図2
(a)に示すように、FETQ1 がオンし、且つ、電圧
VL が電圧VC2と入力電圧VINの絶対値|VIN|との電
位差(VC2−|VIN|)よりも小さい場合(VL <VC2
−|VIN|)、電解コンデンサC2 が負荷回路L→チョ
ークコイルL2 →FETQ1 の経路で放電して、チョー
クコイルL2 にエネルギーが蓄積されるとともに、負荷
回路Lに電力が供給される。この期間では、電圧VLが
電位差(VC2−|VIN|)よりも低く、ダイオードD1
にはVD1(=VC2−V L −|VIN|)の電位差が発生し
ているので、交流電源Vsから負荷回路Lにエネルギー
が供給されることはない(モードA1 )。The operation of this power supply device is shown in FIGS.
This will be described with reference to FIG. Now, the power supply voltage of the AC power supply Vs is set to V
IN, The output voltage of the full-wave rectifier circuit DB is | VIN| And load
The voltage V is applied to the circuit LLIs applied to the electrolytic capacitor CTwoof
Voltage V between both terminalsC2Is occurring. First, FIG.
As shown in FIG.1Turns on and the voltage
VLIs the voltage VC2And input voltage VINAbsolute value of | VIN|
Position difference (VC2− | VIN|) (VL<VC2
− | VIN|), Electrolytic capacitor CTwoIs the load circuit L → cho
Arc coil LTwo→ FETQ1Discharge in the path of
Cucoil LTwoEnergy is stored in
Power is supplied to the circuit L. During this period, the voltage VLBut
Potential difference (VC2− | VIN|), The diode D1
Has VD1(= VC2-V L− | VIN|) Potential difference occurs
Energy from the AC power supply Vs to the load circuit L
Is not supplied (mode A1).
【0022】また、FETQ1 がオンし、且つ、電圧V
L が昇圧して電位差(VC2−|VIN|)に等しくなった
場合(VL =VC2−|VIN|)、図2(b)に示すよう
に、交流電源Vsから入力フィルタF→全波整流回路D
B→高速ダイオードD1 →チョークコイルL2 →FET
Q1 の経路で電力が供給され、チョークコイルL2 にエ
ネルギーが蓄積されて、昇圧チョッパ動作を行う。ま
た、電解コンデンサC2が負荷回路L→チョークコイル
L2 →FETQ1 の経路で放電して、チョークコイルL
2 にエネルギーが蓄積されるとともに、負荷回路Lに電
力が供給され、降圧チョッパ動作を行う(モード
A2 )。このように、モードA2 では、昇圧チョッパ動
作と降圧チョッパ動作が兼用して行われている。When the FET Q 1 is turned on and the voltage V
When L rises and becomes equal to the potential difference (V C2 − | V IN |) (V L = V C2 − | V IN |), as shown in FIG. → Full-wave rectifier circuit D
B → High speed diode D 1 → Choke coil L 2 → FET
Power is supplied in a path of Q 1, and energy is accumulated in the choke coil L 2, performs the step-up chopper operation. Further, the electrolytic capacitor C 2 discharges in the path of the load circuit L → the choke coil L 2 → the FET Q 1 , and the choke coil L
Energy is stored in 2 and power is supplied to the load circuit L to perform a step-down chopper operation (mode A 2 ). Thus, in the mode A 2, step-up chopper operation and the step-down chopper operation is performed also serves.
【0023】次に、FETQ1 がオフ、且つ、電圧VL
が電位差(VC2−|VIN|)に等しい場合(VL =VC2
−|VIN|)、図2(c)に示すように、他のモードで
チョークコイルL2 に蓄積されたエネルギーと共に、交
流電源Vsから入力フィルタF→全波整流回路DB→高
速ダイオードD1 →チョークコイルL2 →ダイオードD
2 →電解コンデンサC2 の経路で電力が供給され、電解
コンデンサC2 が充電されて、昇圧チョッパ動作する。
また、チョークコイルL2 に蓄積されたエネルギーがダ
イオードD2 、負荷回路Lの経路で放出され、負荷回路
Lに電力が供給され、降圧チョッパ動作を行う(モード
A3 )。このように、モードA3 においてもモードA2
と同様に昇圧チョッパ動作と降圧チョッパ動作が兼用し
て行われる。[0023] Next, FETQ 1 is turned off, and, voltage V L
Is equal to the potential difference (V C2 − | V IN |) (V L = V C2
- | V IN |), as shown in FIG. 2 (c), with the energy accumulated in the choke coil L 2 in another mode, the input filter F → the full-wave rectifier circuit from an AC power source Vs DB → fast diodes D 1 → Choke coil L 2 → Diode D
2 → power is supplied in the path of the electrolytic capacitor C 2, the electrolytic capacitor C 2 is charged, it operates the step-up chopper.
Further, the choke coil L 2 to accumulated energy diode D 2, released in a path of the load circuit L, power is supplied to the load circuit L, performs the step-down chopper operation (Mode A 3). Thus, modes in the mode A 3 A 2
Similarly, the step-up chopper operation and the step-down chopper operation are also performed.
【0024】さらに、FETQ1 がオフ、且つ、電圧V
L が低下して電位差(VC2−|VIN|)よりも小さい場
合(VL <VC2−|VIN|)、チョークコイルL2 に蓄
積されたエネルギーがダイオードD2 、負荷回路Lの経
路で放出され、負荷回路Lに電力が供給される(モード
A4 )。ここで、モードA4 では降圧チョッパ動作のみ
が行われている。Further, when the FET Q 1 is off and the voltage V
When L decreases and is smaller than the potential difference (V C2 − | V IN |) (V L <V C2 − | V IN |), the energy stored in the choke coil L 2 is reduced by the diode D 2 and the load circuit L The electric power is discharged through the path and power is supplied to the load circuit L (mode A 4 ). Here, only the mode A 4 step-down chopper operation is performed.
【0025】上述のように、FETQ1 のオン/オフ、
及び、負荷回路Lに印加される電圧VL が変化して、電
解コンデンサC2 の両端子間の電圧VC2と交流電源Vs
の入力電圧VINの絶対値|VIN|との電位差(VC2−|
VIN|)と等しいか、又は、小さくなることによって、
モードA1 〜A4 が切り換わっている。ところで、負荷
回路Lのインピーダンスが低く、且つ、大電流を流す必
要がある場合、負荷回路Lのインピーダンスが低いため
に、負荷回路Lに印加される電圧VL が上昇しないの
で、電圧VL が電位差(VC2−|VIN|)に等しくなる
ことがないか、或いは、電圧VL が電位差(VC2−|V
IN|)に等しい期間が短くなる。この結果、上述のモー
ドA2,A3 の期間が無くなるか、或いは、その期間が短
くなる。As described above, ON / OFF of the FET Q 1 ,
Further, the voltage V L applied to the load circuit L changes, and the voltage V C2 between both terminals of the electrolytic capacitor C 2 and the AC power supply Vs
Absolute value of the input voltage V IN of | V IN | potential difference between (V C2 - |
V IN |) is equal to or less than
Mode A 1 ~A 4 is switched. Meanwhile, low impedance of the load circuit L, and, if it is necessary to flow a large current, for the impedance of the load circuit L is low, the voltage V L applied to the load circuit L is not increased, the voltage V L the potential difference (V C2 - | V iN | ) to equal that there are no, or the voltage V L potential difference (V C2 - | V
The period equal to IN |) becomes shorter. As a result, one period of the mode A 2, A 3 described above is eliminated, or, the period is shortened.
【0026】上述の各モードの内、モードA2 の期間
は、交流電源VsによってチョークコイルL2 にエネル
ギーが蓄積される期間であり、モードA3 の期間は、交
流電源Vsと共にチョークコイルL2 に蓄積されたエネ
ルギーによって電解コンデンサC2 が充電される期間で
ある。従って、モードA2,A3 の期間が発生しない、或
いは、短くなるということは、電解コンデンサC2 が充
電されなくなる、或いは、充電量が減少することを意味
しており、電解コンデンサC2 の両端電圧VC2が異常に
昇圧するのを防止し、各構成部品に印加される電圧を低
減することができる。[0026] Among the above modes, periods of mode A 2 is an AC power source Vs through a period during which energy is accumulated in the choke coil L 2, the period of the mode A 3 is a choke coil L 2 with an AC power source Vs it is a period in which the electrolytic capacitor C 2 is charged by the energy stored in the. Accordingly, the mode A 2, the period of A 3 is not generated, or that becomes shorter, the electrolytic capacitor C 2 is not charged, or it indicates that the amount of charge is reduced, the electrolytic capacitor C 2 It is possible to prevent the voltage V C2 between both ends from being abnormally increased, and reduce the voltage applied to each component.
【0027】尚、本実施形態において、スイッチング素
子としてFETを用いているが、FETに限定する趣旨
のものではなく、FET以外のトランジスタ等のスイッ
チング素子を用いてもよい。また、第1の整流素子とし
てダイオードを用いているが、ダイオード以外の整流素
子を用いてもよい。 (実施形態2)本実施形態では、実施形態1の電源装置
において、図3に示すように、誘導性負荷からなる負荷
回路Lとして、第2のインダクタたるチョークコイルL
0 と負荷抵抗Rの直列回路を用いており、第2の整流素
子たるダイオードD3 及び第2のコンデンサたるコンデ
ンサC3 を負荷回路Lと夫々並列に接続している。In this embodiment, the FET is used as the switching element. However, the present invention is not limited to the FET, and a switching element such as a transistor other than the FET may be used. Further, although a diode is used as the first rectifying element, a rectifying element other than the diode may be used. (Embodiment 2) In this embodiment, as shown in FIG. 3, a choke coil L as a second inductor is used as the load circuit L composed of an inductive load in the power supply device of Embodiment 1.
A series circuit of 0 and a load resistor R is used, and a diode D 3 as a second rectifier and a capacitor C 3 as a second capacitor are connected in parallel with the load circuit L, respectively.
【0028】この電源装置の動作は、実施形態1の電源
装置の動作と同様であるが、チョークコイルL0 とコン
デンサC3 が、実際の負荷である負荷抵抗Rに対してロ
ーパスフィルタを構成している点で異なっている。すな
わち、コンデンサC3 の両端電圧VC3の変化が、実施形
態1における負荷回路Lの電圧VL の変化に相当してい
る。[0028] The operation of the power supply apparatus is similar to the operation of the power supply device of Embodiment 1, the choke coil L 0 and capacitor C 3 is, to a low-pass filter to an actual load load resistance R Is different. That is, the change of the voltage across V C3 of the capacitor C 3 has to correspond to the change of the voltage V L of the load circuit L in the first embodiment.
【0029】また、FETQ1 のオフ時に、負荷回路L
に印加された電圧VL が負になると、コンデンサC3 が
チョークコイルL2 →ダイオードD2 の経路で放出し、
FETQ1 がオンする際に、通常は0から増加するスイ
ッチング電流が、FETQ1がオンする直前にダイオー
ドD2 に流れていた電流から増加することになり、スイ
ッチングの損失が増加する。そこで、本実施形態の電源
装置では、負荷回路Lと逆並列にダイオードD3 を接続
し、負荷回路Lに印加された電圧VL が負になるのを防
止して、スイッチングの損失を低減している。[0029] In addition, at the time of off FETQ 1, load circuit L
When the applied voltage V L becomes negative, the capacitor C 3 is discharged in a path of the choke coil L 2 → diode D 2,
When the FETs Q 1 is turned on, usually switching current increases from zero, it will be increased from the current FETs Q 1 was flowing to the diode D 2 just prior to the on loss of the switching is increased. Therefore, the power supply device of this embodiment, the load connected to the circuit L and antiparallel to the diode D 3, the load circuit voltage V L applied to L is prevented from going negative, to reduce the loss of the switching ing.
【0030】尚、負荷回路LとダイオードD3 及びコン
デンサC3 以外の回路構成は、実施形態1と同様である
ので、その説明は省略する。また、負荷抵抗Rとして放
電灯を用いても良いし、第2の整流素子としてダイオー
ド以外の整流素子を用いても良いことは言うまでもな
い。 (実施形態3)本実施形態では、図4に示すように、実
施形態1の電源装置において負荷回路Lの代わりにフル
ブリッジ回路1を挿入している。フルブリッジ回路1
は、第1及び第2のスイッチング素子たるFETQ11,
Q12の直列回路と、第3及び第4のスイッチング素子た
るFETQ13, Q14の直列回路とが並列に接続され、F
ETQ11, Q12の接続点とFETQ13, Q14の接続点と
の間に負荷回路Lが接続されて構成されている。この電
源装置の動作について図5(a)乃至(d)を用いて説
明する。いま、FETQ11, Q14がオン状態にあり、F
ETQ12, Q13がオフ状態にあるとする。The circuit configuration other than the load circuit L, the diode D 3 and the capacitor C 3 is the same as that of the first embodiment, and a description thereof will be omitted. It goes without saying that a discharge lamp may be used as the load resistor R, and a rectifier other than a diode may be used as the second rectifier. Embodiment 3 In this embodiment, as shown in FIG. 4, a full bridge circuit 1 is inserted in place of the load circuit L in the power supply device of Embodiment 1. Full bridge circuit 1
Are FETs Q 11 as first and second switching elements .
A series circuit of Q 12, a series circuit of third and fourth switching elements serving FETs Q 13, Q 14 are connected in parallel, F
Load circuit L between the connection point of ETQ 11, the connection point of Q 12 and FETs Q 13, Q 14 is connected and configured. The operation of the power supply device will be described with reference to FIGS. Now, FETQ 11, Q 14 is in the ON state, F
ETQ 12, Q 13 is referred to as being in the OFF state.
【0031】まず、図5(a)に示すように、FETQ
1 がオン、且つ、負荷回路Lに印加された電圧VL の絶
対値|VL |が、電解コンデンサC2 の両端子間の電圧
VC2と交流電源Vsの電圧VINの絶対値|VIN|との電
位差よりも小さい場合(|V L |<VC2−|VIN|)、
電解コンデンサC2 がFETQ11→負荷回路L→FET
Q14→チョークコイルL2 →FETQ1 の経路で放電し
て、チョークコイルL 2 にエネルギーが蓄積されるとと
もに、負荷回路Lに電力が供給される(モードB1 )。First, as shown in FIG.
1Is on and the voltage V applied to the load circuit LLExcellence
V |L| Is the electrolytic capacitor CTwoVoltage between both terminals of
VC2And the voltage V of the AC power supply VsINAbsolute value of | VIN|
Smaller than the potential difference (| V L| <VC2− | VIN|),
Electrolytic capacitor CTwoIs FETQ11→ Load circuit L → FET
Q14→ Choke coil LTwo→ FETQ1Discharge in the path of
And choke coil L TwoWhen energy is stored in
First, power is supplied to the load circuit L (mode B1).
【0032】また、FETQ1 がオン、且つ、電圧VL
の絶対値が電位差(VC2−|VIN|)と等しい場合(|
VL |=VC2−|VIN|)、図5(b)に示すように、
モードB1 と同様に電解コンデンサC2 がFETQ11→
負荷回路L→FETQ14→チョークコイルL2 →FET
Q1 の経路で放電して、チョークコイルL2 にエネルギ
ーが蓄積されるとともに、負荷回路Lに電力が供給され
る。また、交流電源Vsから入力フィルタF→全波整流
回路DB→高速ダイオードD1 →チョークコイルL2 →
FETQ1 の経路で電力が供給され、チョークコイルL
2 にエネルギーが蓄積される(モードB2 )。When the FET Q 1 is turned on and the voltage V L
Is equal to the potential difference (V C2 − | V IN |) (|
V L | = V C2 − | V IN |), as shown in FIG.
Mode B 1 in the same manner as in the electrolytic capacitor C 2 is FETs Q 11 →
Load circuit L → FETQ 14 → Choke coil L 2 → FET
And discharge path of Q 1, together with the energy is accumulated in the choke coil L 2, power is supplied to the load circuit L. Further, from the AC power supply Vs, the input filter F → the full-wave rectifier circuit DB → the high-speed diode D 1 → the choke coil L 2 →
Power is supplied by the path of the FETs Q 1, the choke coil L
Energy is stored in the 2 (mode B 2).
【0033】次に、FETQ1 がオフ、且つ、電圧VL
の絶対値が電位差(VC2−|VIN|)と等しい場合(|
VL |=VC2−|VIN|)、図5(c)に示すように、
FETQ1 のオン時にチョークコイルL2 に蓄積された
エネルギーが、チョークコイルL2 →ダイオードD2 →
FETQ11→負荷回路L→FETQ14の経路で放出さ
れ、負荷回路Lに電力が供給される。また、チョークコ
イルL2 に蓄積されたエネルギーと共に、交流電源Vs
から入力フィルタF→全波整流回路DB→高速ダイオー
ドD1 →チョークコイルL2 →ダイオードD2 →電解コ
ンデンサC2 の経路で電力が供給されて、電解コンデン
サC2 が充電される(モードB3 )。Next, the FET Q 1 is turned off and the voltage V L
Is equal to the potential difference (V C2 − | V IN |) (|
V L | = V C2 − | V IN |), as shown in FIG.
FETQ the energy stored in the choke coil L 2 when 1-one, the choke coil L 2 → diode D 2 →
Power is supplied to the load circuit L from the FET Q 11 → the load circuit L → the FET Q 14 . Further, the energy stored in the choke coil L 2, the AC power source Vs
From the input filter F → the full-wave rectifier circuit DB → the high-speed diode D 1 → the choke coil L 2 → the diode D 2 → the electrolytic capacitor C 2 , and the electrolytic capacitor C 2 is charged (mode B 3). ).
【0034】さらに、FETQ1 がオフ、且つ、電圧V
L の絶対値が電位差(VC2−|VIN|)よりも小さい場
合(|VL |<VC2−|VIN|)、図5(d)に示すよ
うに、チョークコイルL2 に蓄積されたエネルギーが、
チョークコイルL2 からダイオードD2 →FETQ11→
負荷回路L→FETQ14の経路で放出され、負荷回路L
に電力が供給される。Further, when the FET Q 1 is off and the voltage V
When the absolute value of L is smaller than the potential difference (V C2 − | V IN |) (| V L | <V C2 − | V IN |), the voltage is accumulated in the choke coil L 2 as shown in FIG. Energy is
From the choke coil L 2 to the diode D 2 → FET Q 11 →
Released in the path of the load circuit L → FETs Q 14, the load circuit L
Is supplied with power.
【0035】ここで、負荷回路Lに流れる電流の極性を
反転させるためには、図6(a)乃至(d)に示すよう
に、FETQ11, Q14をオフするとともに、FET
Q12,Q 13をオンすれば良い。FETQ11〜Q14のオン
/オフ状態以外は、上述した図5(a)乃至(d)の動
作と同様であるので、その説明は省略する。尚、フルブ
リッジ回路1以外の回路構成は実施形態1と同様である
ので、その説明は省略する。 (実施形態4)本実施形態では、実施形態3の電源装置
において、図7に示すように、負荷回路Lとして第2の
インダクタたるチョークコイルL0 及び放電灯DLから
なる直列回路を用い、フルブリッジ回路1と並列に第2
のコンデンサたるコンデンサC 3 が接続されており、チ
ョークコイルL0 とコンデンサC3 とからローパスフィ
ルタが構成されている。Here, the polarity of the current flowing through the load circuit L is
In order to invert, as shown in FIGS.
And FETQ11,Q14Off and FET
Q12, Q 13You only need to turn on. FETQ11~ Q14On
5 / (d) except for the / off state.
The description is omitted because it is the same as the work. In addition,
The circuit configuration other than the ridge circuit 1 is the same as that of the first embodiment.
Therefore, the description is omitted. (Embodiment 4) In this embodiment, the power supply device of Embodiment 3
In FIG. 7, as shown in FIG.
Choke coil L as an inductor0And from the discharge lamp DL
And a second circuit in parallel with the full bridge circuit 1.
Capacitor C ThreeAre connected,
Yoke coil L0And capacitor CThreeAnd low passfi
Ruta is configured.
【0036】また、フルブリッジ回路1を構成するFE
TQ11〜Q14の寄生ダイオードによって、実施形態2の
ダイオードD3 と同様に、フルブリッジ回路1の両端電
圧が負になることがないので、FETQ1 のオン時に、
スイッチング電流が0から立ち上がり、スイッチングの
損失を低減することができる。尚、コンデンサC3 とチ
ョークコイルL0 及び放電灯DL以外の回路構成は、実
施形態3の電源装置と同様であるので、その説明は省略
する。The FE constituting the full bridge circuit 1
The parasitic diode of the TQ 11 to Q 14, similarly to the diode D 3 of the second embodiment, since never voltage across the full-bridge circuit 1 becomes negative, when the ON FETs Q 1,
The switching current rises from zero, and switching loss can be reduced. The circuit configuration other than the capacitor C 3 and the choke coil L 0 and the discharge lamp DL is similar to the power supply device of Embodiment 3, a description thereof will be omitted.
【0037】[0037]
【発明の効果】請求項1の発明は、上述のように、交流
電源と、入力フィルタを介して交流電源が接続された全
波整流回路と、全波整流回路の出力端子間に負荷回路を
介して接続された第1のコンデンサと、第1のコンデン
サの両端間に並列接続された第1の整流素子及びスイッ
チング素子からなる直列回路と、全波整流回路及び負荷
回路の接続点と第1の整流素子及びスイッチング素子の
接続点との間に接続された第1のインダクタとを備え、
第1の整流素子はスイッチング素子のオフ時に第1のコ
ンデンサが第1の整流素子を介して充電される方向に接
続されており、負荷回路のインピーダンスが低い場合、
負荷回路に印加される電圧が低下して、第1のコンデン
サが充電される期間が短くなるので、第1のコンデンサ
の両端電圧が異常に昇圧するのを防止でき、構成部品の
破損を防止できるという効果がある。また、昇圧チョッ
パ回路と降圧チョッパ回路とで、スイッチング素子だけ
ではなく、第1のインダクタを共用しているので、構成
部品の数を減らすことができ、コストダウンを図ること
ができるという効果がある。As described above, according to the first aspect of the present invention, a load circuit is provided between an AC power supply, a full-wave rectifier circuit to which the AC power supply is connected via an input filter, and an output terminal of the full-wave rectifier circuit. A first capacitor connected through the first capacitor, a series circuit including a first rectifier element and a switching element connected in parallel between both ends of the first capacitor, a connection point of a full-wave rectifier circuit and a load circuit, and a first capacitor. A first inductor connected between the rectifying element and the connection point of the switching element,
The first rectifying element is connected in a direction in which the first capacitor is charged via the first rectifying element when the switching element is off, and when the impedance of the load circuit is low,
Since the voltage applied to the load circuit decreases and the period during which the first capacitor is charged is shortened, it is possible to prevent the voltage across the first capacitor from being abnormally boosted, and to prevent damage to components. This has the effect. In addition, the step-up chopper circuit and the step-down chopper circuit share not only the switching element but also the first inductor, so that the number of components can be reduced and the cost can be reduced. .
【0038】請求項2の発明は、負荷回路が誘導性負荷
から構成されており、請求項3の発明は、誘導性負荷が
第2のインダクタと放電灯の直列回路から構成されてい
るので、この電源装置を放電灯点灯装置に適用すること
ができるという効果がある。請求項4の発明は、負荷回
路と並列に接続された小容量の第2のコンデンサを備え
ているので、誘導性負荷と第2のコンデンサとでローパ
スフィルタを構成することができるという効果がある。According to a second aspect of the present invention, the load circuit is constituted by an inductive load, and the third aspect of the present invention is arranged such that the inductive load is constituted by a series circuit of the second inductor and the discharge lamp. There is an effect that this power supply device can be applied to a discharge lamp lighting device. Since the invention of claim 4 includes the second capacitor having a small capacitance connected in parallel with the load circuit, there is an effect that a low-pass filter can be formed by the inductive load and the second capacitor. .
【0039】請求項5の発明は、負荷回路と並列に接続
された第2の整流素子を備えており、負荷回路の両端間
の電圧が負になるのを防止できるので、スイッチングの
損失を低減できるという効果がある。請求項6の発明
は、交流電源と、入力フィルタを介して交流電源が接続
された全波整流回路と、全波整流回路の出力端子間にフ
ルブリッジ回路を介して接続された第1のコンデンサ
と、第1のコンデンサの両端間に並列接続された第1の
整流素子及び第1のスイッチング素子からなる直列回路
と、全波整流回路及びフルブリッジ回路の接続点と第1
の整流素子及び第1のスイッチング素子の接続点との間
に接続された第1のインダクタとを備え、フルブリッジ
回路が、第2及び第3のスイッチング素子の直列回路
と、第4及び第5のスイッチング素子の直列回路とが並
列接続され、第2及び第3のスイッチング素子の接続点
と第4及び第5のスイッチング素子の接続点との間に負
荷回路を接続して構成され、第1の整流素子は第1のス
イッチング素子のオフ時に第1のコンデンサが第1の整
流素子を介して充電される方向に接続されており、請求
項1の発明と同様に、負荷回路のインピーダンスが低い
場合、負荷回路に印加される電圧が低下して、第1のコ
ンデンサが充電される期間が短くなるので、コンデンサ
の両端電圧が異常に昇圧するのを防止することができ、
構成部品の破損を防止できるという効果がある。また、
昇圧チョッパ回路と降圧チョッパ回路とで、第1のスイ
ッチング素子だけではなく、第1のインダクタを共用し
ているので、構成部品の数を減らすことができ、コスト
ダウンを図ることができるという効果がある。The fifth aspect of the present invention includes a second rectifying element connected in parallel with the load circuit, and can prevent the voltage between both ends of the load circuit from becoming negative, thereby reducing switching loss. There is an effect that can be. According to a sixth aspect of the present invention, there is provided a full-wave rectifier circuit to which an AC power source is connected via an input filter, and a first capacitor connected via a full-bridge circuit between output terminals of the full-wave rectifier circuit. A series circuit including a first rectifying element and a first switching element connected in parallel between both ends of a first capacitor; a connection point of a full-wave rectifying circuit and a full bridge circuit;
And a first inductor connected between the rectifier element and the connection point of the first switching element, wherein the full bridge circuit includes a series circuit of the second and third switching elements, and a fourth and fifth series circuit. And a series circuit of the switching elements is connected in parallel, and a load circuit is connected between the connection point of the second and third switching elements and the connection point of the fourth and fifth switching elements. Is connected in the direction in which the first capacitor is charged via the first rectifying element when the first switching element is turned off, and the impedance of the load circuit is low as in the first aspect of the present invention. In this case, the voltage applied to the load circuit decreases, and the period during which the first capacitor is charged is shortened. Therefore, it is possible to prevent the voltage across the capacitor from abnormally increasing.
There is an effect that damage to the components can be prevented. Also,
The step-up chopper circuit and the step-down chopper circuit share not only the first switching element but also the first inductor, so that the number of components can be reduced and the cost can be reduced. is there.
【0040】請求項7の発明は、負荷回路が誘導性負荷
から構成されているので、請求項8の発明は、誘導性負
荷が第2のインダクタと放電灯の直列回路であるので、
この電源装置を放電灯点灯装置に適用することができる
という効果がある。請求項9の発明は、フルブリッジ回
路と並列に接続された小容量の第2のコンデンサを備え
ているので、請求項3の発明と同様に、誘導性負荷と第
2のコンデンサとでローパスフィルタを構成することが
できるという効果がある。According to a seventh aspect of the present invention, since the load circuit comprises an inductive load, the eighth aspect of the present invention provides the following because the inductive load is a series circuit of the second inductor and the discharge lamp.
There is an effect that this power supply device can be applied to a discharge lamp lighting device. According to the ninth aspect of the present invention, since a small-capacity second capacitor is connected in parallel with the full-bridge circuit, a low-pass filter is formed by the inductive load and the second capacitor as in the third aspect of the invention. Has the effect of being able to configure.
【0041】請求項10の発明は、フルブリッジ回路と
並列に接続された第2の整流素子を備えているので、請
求項4の発明と同様に、フルブリッジ回路の両端間の電
圧が負になるのを防止でき、スイッチングの損失を低減
できるという効果がある。請求項12の発明は、交流電
源と、入力フィルタを介して交流電源が接続された全波
整流回路と、全波整流回路の出力端子間にフルブリッジ
回路を介して接続された第1のコンデンサと、第1のコ
ンデンサの両端間に並列接続された第1の整流素子及び
第1のスイッチング素子からなる直列回路と、全波整流
回路とフルブリッジ回路の接続点と第1の整流素子と第
1のスイッチング素子の接続点との間に接続された第1
のインダクタとを備え、フルブリッジ回路が、第2及び
第3のスイッチング素子の直列回路と、第4及び第5の
スイッチング素子の直列回路とが並列接続され、第2及
び第3のスイッチング素子の接続点と第4及び第5のス
イッチング素子の接続点との間に負荷回路を接続して構
成され、負荷回路が第2のインダクタ及び放電灯の直列
回路から構成され、フルブリッジ回路とそれぞれ並列に
第2の整流素子と小容量の第2のコンデンサを接続し、
第1の整流素子は第1のスイッチング素子のオフ時に第
1のコンデンサが第1の整流素子を介して充電される方
向に接続されており、請求項1又は6の発明と同様に、
負荷回路のインピーダンスが低い場合、負荷回路に印加
される電圧が低下して、第1のコンデンサが充電される
期間が短くなるので、第1のコンデンサの両端電圧が異
常に昇圧するのを防止することができ、成部品の破損を
防止できるという効果がある。また、昇圧チョッパ回路
と降圧チョッパ回路とで、第1のスイッチング素子のみ
ならず第1のインダクタを共用しているので、構成部品
の数を減らすことができ、コストダウンを図ることがで
きるという効果がある。According to the tenth aspect of the present invention, since the second rectifier connected in parallel with the full bridge circuit is provided, the voltage between both ends of the full bridge circuit becomes negative similarly to the fourth aspect of the present invention. And the switching loss can be reduced. According to a twelfth aspect of the present invention, there is provided a full-wave rectifier circuit to which an AC power source is connected via an input filter, and a first capacitor connected via a full-bridge circuit between output terminals of the full-wave rectifier circuit. A series circuit including a first rectifying element and a first switching element connected in parallel between both ends of a first capacitor; a connection point between a full-wave rectifier circuit and a full-bridge circuit; A first switching element connected between the first switching element and a connection point of the first switching element;
And a full bridge circuit is configured such that a series circuit of the second and third switching elements and a series circuit of the fourth and fifth switching elements are connected in parallel, and the second and third switching elements are connected in parallel. A load circuit is connected between the connection point and the connection point of the fourth and fifth switching elements, and the load circuit is formed of a series circuit of the second inductor and the discharge lamp, and is respectively parallel to the full bridge circuit. Connected to the second rectifier and a small-capacity second capacitor,
The first rectifying element is connected in a direction in which the first capacitor is charged via the first rectifying element when the first switching element is turned off.
When the impedance of the load circuit is low, the voltage applied to the load circuit decreases, and the period during which the first capacitor is charged is shortened, so that the voltage across the first capacitor is prevented from being abnormally boosted. Therefore, there is an effect that damage to the component can be prevented. Further, since the step-up chopper circuit and the step-down chopper circuit share not only the first switching element but also the first inductor, the number of components can be reduced, and the cost can be reduced. There is.
【図1】実施形態1の電源装置を示す回路図である。FIG. 1 is a circuit diagram illustrating a power supply device according to a first embodiment.
【図2】(a)〜(d)は同上の動作状態を示す回路図
である。FIGS. 2A to 2D are circuit diagrams showing the operation states of the above.
【図3】実施形態2の電源装置を示す回路図である。FIG. 3 is a circuit diagram illustrating a power supply device according to a second embodiment.
【図4】実施形態3の電源装置を示す回路図である。FIG. 4 is a circuit diagram illustrating a power supply device according to a third embodiment.
【図5】(a)〜(d)は同上の動作状態を示す回路図
である。FIGS. 5A to 5D are circuit diagrams showing the operation states of the above.
【図6】(a)〜(d)は同上の別の動作状態を示す回
路図である。6 (a) to 6 (d) are circuit diagrams showing different operation states of the above.
【図7】実施形態4の電源装置を示す回路図である。FIG. 7 is a circuit diagram illustrating a power supply device according to a fourth embodiment.
【図8】従来の電源装置を示す回路図である。FIG. 8 is a circuit diagram showing a conventional power supply device.
【図9】(a),(b)は同上の動作状態を示す回路図
である。FIGS. 9A and 9B are circuit diagrams showing the operation states of the above.
【図10】従来の別の電源装置を示す回路図である。FIG. 10 is a circuit diagram showing another conventional power supply device.
【図11】(a),(b)は同上の動作状態を示す回路
図である。FIGS. 11A and 11B are circuit diagrams showing the operation states of the above.
【図12】従来のまた別の電源装置を示す回路図であ
る。FIG. 12 is a circuit diagram showing another conventional power supply device.
【図13】(a),(b)は同上の動作状態を示す回路
図である。FIGS. 13A and 13B are circuit diagrams showing the operation states of the above.
【図14】(a),(b)は同上の別の動作状態を示す
回路図である。FIGS. 14A and 14B are circuit diagrams showing different operation states of the above.
C2 電解コンデンサ D1 高速ダイオード D2 ダイオード DB 全波整流回路 L 負荷回路 L2 チョークコイル Q1 FET VL,VC2, VIN 電圧C 2 electrolytic capacitor D 1 high-speed diode D 2 diode DB full-wave rectifier circuit L load circuit L 2 choke coil Q 1 FET VL, V C2, V IN voltage
Claims (12)
流電源が接続された全波整流回路と、前記全波整流回路
の出力端子間に負荷回路を介して接続された第1のコン
デンサと、前記第1のコンデンサの両端間に並列接続さ
れた第1の整流素子及びスイッチング素子からなる直列
回路と、前記全波整流回路及び前記負荷回路の接続点と
前記第1の整流素子及び前記スイッチング素子の接続点
との間に接続された第1のインダクタとを備え、前記第
1の整流素子は前記スイッチング素子のオフ時に前記第
1のコンデンサが前記第1の整流素子を介して充電され
る方向に接続されて成ることを特徴とする電源装置。An AC power supply, a full-wave rectifier circuit to which the AC power supply is connected via an input filter, and a first capacitor connected via a load circuit between output terminals of the full-wave rectification circuit. A series circuit including a first rectifier element and a switching element connected in parallel between both ends of the first capacitor, a connection point between the full-wave rectifier circuit and the load circuit, the first rectifier element, and the switching. A first inductor connected between the switching element and a connection point of the element, wherein the first capacitor is charged via the first rectifying element when the switching element is turned off. A power supply device characterized by being connected in directions.
成ることを特徴とする請求項1記載の電源装置。2. The power supply device according to claim 1, wherein said load circuit comprises an inductive load.
灯の直列回路から構成されて成ることを特徴とする請求
項2記載の電源装置。3. The power supply device according to claim 2, wherein said inductive load comprises a series circuit of a second inductor and a discharge lamp.
第2のコンデンサを備えて成ることを特徴とする請求項
2記載の電源装置。4. The power supply device according to claim 2, further comprising a small-capacity second capacitor connected in parallel with said load circuit.
流素子を備えて成ることを特徴とする請求項2記載の電
源装置。5. The power supply device according to claim 2, further comprising a second rectifier connected in parallel with said load circuit.
流電源が接続された全波整流回路と、前記全波整流回路
の出力端子間にフルブリッジ回路を介して接続された第
1のコンデンサと、前記第1のコンデンサの両端間に並
列接続された第1の整流素子及び第1のスイッチング素
子からなる直列回路と、前記全波整流回路及び前記フル
ブリッジ回路の接続点と前記第1の整流素子及び前記第
1のスイッチング素子の接続点との間に接続された第1
のインダクタとを備え、前記フルブリッジ回路が、第2
及び第3のスイッチング素子の直列回路と、第4及び第
5のスイッチング素子の直列回路とが並列接続され、第
2及び第3のスイッチング素子の接続点と第4及び第5
のスイッチング素子の接続点との間に負荷回路を接続し
て構成され、前記第1の整流素子は前記第1のスイッチ
ング素子のオフ時に前記第1のコンデンサが前記第1の
整流素子を介して充電される方向に接続されて成ること
を特徴とする電源装置。6. A full-wave rectifier circuit to which the AC power source is connected via an input filter, an AC power source, and a first capacitor connected via a full-bridge circuit between output terminals of the full-wave rectifier circuit. A series circuit including a first rectifier element and a first switching element connected in parallel between both ends of the first capacitor; a connection point of the full-wave rectifier circuit and the full bridge circuit; A first switching element connected between a rectifying element and a connection point of the first switching element;
And the full bridge circuit is a second inductor.
And a series circuit of the third and third switching elements and a series circuit of the fourth and fifth switching elements are connected in parallel, and the connection point of the second and third switching elements is connected to the fourth and fifth switching elements.
The first rectifying element is configured such that the first capacitor is connected via the first rectifying element when the first switching element is turned off. A power supply device connected in a charging direction.
成ることを特徴とする請求項6記載の電源装置。7. The power supply device according to claim 6, wherein said load circuit comprises an inductive load.
灯の直列回路から構成されて成ることを特徴とする請求
項7記載の電源装置。8. The power supply device according to claim 7, wherein said inductive load comprises a series circuit of a second inductor and a discharge lamp.
小容量の第2のコンデンサを備えて成ることを特徴とす
る請求項7記載の電源装置。9. The power supply device according to claim 7, further comprising a small-capacity second capacitor connected in parallel with said full bridge circuit.
た第2の整流素子を備えて成ることを特徴とする請求項
7記載の電源装置。10. The power supply device according to claim 7, further comprising a second rectifier connected in parallel with said full bridge circuit.
リッジ回路から構成され、前記ブリッジ回路と前記第1
のインダクタとの間に高速ダイオードを挿入して成るこ
とを特徴とする請求項1又は6記載の電源装置。11. The full-wave rectifier circuit comprises a low-speed diode bridge circuit, and the bridge circuit and the first
7. The power supply device according to claim 1, wherein a high-speed diode is inserted between the power supply device and the inductor.
交流電源が接続された全波整流回路と、前記全波整流回
路の出力端子間にフルブリッジ回路を介して接続された
第1のコンデンサと、前記第1のコンデンサの両端間に
並列接続された第1の整流素子及び第1のスイッチング
素子からなる直列回路と、前記全波整流回路と前記フル
ブリッジ回路の接続点と前記第1の整流素子と前記第1
のスイッチング素子の接続点との間に接続された第1の
インダクタとを備え、前記フルブリッジ回路が、第2及
び第3のスイッチング素子の直列回路と、第4及び第5
のスイッチング素子の直列回路とが並列接続され、第2
及び第3のスイッチング素子の接続点と第4及び第5の
スイッチング素子の接続点との間に負荷回路を接続して
構成され、前記負荷回路が第2のインダクタ及び放電灯
の直列回路から構成され、前記フルブリッジ回路とそれ
ぞれ並列に第2の整流素子と小容量の第2のコンデンサ
を接続し、前記第1の整流素子は前記第1のスイッチン
グ素子のオフ時に前記第1のコンデンサが前記第1の整
流素子を介して充電される方向に接続されて成ることを
特徴とする電源装置。12. A full-wave rectifier circuit connected to an AC power supply, the AC power supply via an input filter, and a first capacitor connected via a full bridge circuit between output terminals of the full-wave rectifier circuit. A series circuit including a first rectifying element and a first switching element connected in parallel between both ends of the first capacitor; a connection point between the full-wave rectifier circuit and the full bridge circuit; Rectifier and the first
A first inductor connected between the connection point of the switching element and the full bridge circuit, wherein the full bridge circuit includes a series circuit of the second and third switching elements;
Is connected in parallel with a series circuit of
A load circuit is connected between a connection point of the third switching element and a connection point of the fourth and fifth switching elements, and the load circuit is configured by a series circuit of a second inductor and a discharge lamp. A second rectifying element and a small-capacity second capacitor are connected in parallel with the full bridge circuit, respectively, and the first rectifying element is connected to the first capacitor when the first switching element is turned off. A power supply device connected in a charging direction via a first rectifying element.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP23825696A JP3410611B2 (en) | 1996-09-09 | 1996-09-09 | Power supply |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP23825696A JP3410611B2 (en) | 1996-09-09 | 1996-09-09 | Power supply |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH1084671A true JPH1084671A (en) | 1998-03-31 |
JP3410611B2 JP3410611B2 (en) | 2003-05-26 |
Family
ID=17027484
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP23825696A Expired - Fee Related JP3410611B2 (en) | 1996-09-09 | 1996-09-09 | Power supply |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3410611B2 (en) |
-
1996
- 1996-09-09 JP JP23825696A patent/JP3410611B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP3410611B2 (en) | 2003-05-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0440245A2 (en) | Power source circuit | |
US6108222A (en) | Power factor correction circuit | |
US5969481A (en) | Power supply and electronic ballast with high efficiency voltage converter | |
JP3280602B2 (en) | Lighting circuit of discharge lamp | |
JP2690363B2 (en) | DC power supply device and discharge lamp lighting device using the DC power supply device | |
JPH04140068A (en) | Power source circuit | |
JPH1084671A (en) | Power supply equipment | |
JPH1066351A (en) | Power unit | |
JPH02202365A (en) | Power source equipment | |
JP3907755B2 (en) | Fluorescent lamp lighting circuit | |
JP3414129B2 (en) | Power supply | |
US20140049175A1 (en) | Power supply circuit for a pfc converter | |
JP3427238B2 (en) | Inverter device | |
JPH04133297A (en) | Power supply | |
JP3832106B2 (en) | Discharge lamp lighting device | |
JP3235295B2 (en) | Power supply | |
CN114938138A (en) | DC/DC converter and switching power supply | |
JPH1014242A (en) | Power supply | |
JPH1014241A (en) | Power supply | |
JP2001284075A (en) | Discharge lamp lighting device | |
JP2001035681A (en) | Discharge lamp lighting device | |
JPH10271847A (en) | Power device | |
JPH0440946B2 (en) | ||
JP2002153072A (en) | Inverter type power supply | |
JPH10271843A (en) | Power device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20030225 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080320 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090320 Year of fee payment: 6 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090320 Year of fee payment: 6 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100320 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100320 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110320 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120320 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120320 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130320 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130320 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140320 Year of fee payment: 11 |
|
LAPS | Cancellation because of no payment of annual fees |