JPH1083287A - コンピュータシステム及びその動作方法 - Google Patents
コンピュータシステム及びその動作方法Info
- Publication number
- JPH1083287A JPH1083287A JP9087579A JP8757997A JPH1083287A JP H1083287 A JPH1083287 A JP H1083287A JP 9087579 A JP9087579 A JP 9087579A JP 8757997 A JP8757997 A JP 8757997A JP H1083287 A JPH1083287 A JP H1083287A
- Authority
- JP
- Japan
- Prior art keywords
- computer system
- routine
- bus
- function
- additional application
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/44—Arrangements for executing specific programs
- G06F9/4401—Bootstrapping
- G06F9/4411—Configuring for operating with peripheral devices; Loading of device drivers
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Computer Security & Cryptography (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Stored Programmes (AREA)
Abstract
(57)【要約】
【課題】 迅速に応用機能を実行可能なコンピュータシ
ステムを提供する。 【解決手段】 本コンピュータシステムは，一般的な算
術及び論理演算機能以外に多様な付加的な応用機能を付
加可能であり，そのためのスイッチ回路（４００）とブ
ーティング制御回路（４１０）を備えている。スイッチ
回路は付加的な応用機能に対応する複数のスイッチを備
え，付加的な応用機能を選択する。ブーティング制御回
路は第１供給電圧（ＶＣＣ＿Ａ）で動作し，少なくとも
１つのスイッチがオンされると，電源供給装置によって
ＣＰＵ，記憶装置，入出力装置に第２供給電圧（ＶＣＣ
＿Ｂ）を印加する。ＣＰＵは，ＢＩＯＳをＲＡＭにロー
ドして，コンピュータシステムを初期化して検査する。
その以後，少なくとも１つのスイッチがオンされると，
ＣＰＵは，ＯＳルーチンをローディングせずに，ＲＡＭ
に付加的な応用機能を実行するためのルーチンをローデ
ィングする。
ステムを提供する。 【解決手段】 本コンピュータシステムは，一般的な算
術及び論理演算機能以外に多様な付加的な応用機能を付
加可能であり，そのためのスイッチ回路（４００）とブ
ーティング制御回路（４１０）を備えている。スイッチ
回路は付加的な応用機能に対応する複数のスイッチを備
え，付加的な応用機能を選択する。ブーティング制御回
路は第１供給電圧（ＶＣＣ＿Ａ）で動作し，少なくとも
１つのスイッチがオンされると，電源供給装置によって
ＣＰＵ，記憶装置，入出力装置に第２供給電圧（ＶＣＣ
＿Ｂ）を印加する。ＣＰＵは，ＢＩＯＳをＲＡＭにロー
ドして，コンピュータシステムを初期化して検査する。
その以後，少なくとも１つのスイッチがオンされると，
ＣＰＵは，ＯＳルーチンをローディングせずに，ＲＡＭ
に付加的な応用機能を実行するためのルーチンをローデ
ィングする。
Description
【０００１】
【発明の属する技術分野】本発明は，コンピュータシス
テム及びその動作方法に関し，より詳細には，一般的な
算術演算及び論理機能以外に，テレビ，オーディオ，ビ
デオ，通信，ゲーム，ホームオートメーション機能等の
ような多様な付加的な応用機能を備えたパーソナルコン
ピュータシステム及びそのシステムを動作させる方法に
関する。
テム及びその動作方法に関し，より詳細には，一般的な
算術演算及び論理機能以外に，テレビ，オーディオ，ビ
デオ，通信，ゲーム，ホームオートメーション機能等の
ような多様な付加的な応用機能を備えたパーソナルコン
ピュータシステム及びそのシステムを動作させる方法に
関する。
【０００２】
【従来の技術】大部分のコンピュータシステムの基本的
機能は算術演算及び論理機能である。図１には，現在使
用されている一般的なパーソナルコンピュータシステム
が図示されている。図１に示すように，コンピュータシ
ステムは，システムユニット（本体）１００と，ユーザ
入力装置１１０と，ユーザ出力装置１２０と，通信装置
１３０とから主に構成される。よく知られているよう
に，システムユニット１００は，動作電圧などを供給す
る電源装置，コンピュータシステムの基本的かつ重要な
回路が実装されたシステムボード（あるいはマザーボー
ド），及び付加的な応用機能を実現するための各種拡張
ボードを具備している。このように，コンピュータシス
テムに，所定の拡張ボードを追加することにより，通常
のコンピュータに，テレビサービスシステム，オーディ
オプレーヤ，ビデオプレーヤ，ビデオオンデマンド（Ｖ
ＯＤ）サービス用のセットアップボックス，通信サービ
スシステム，ゲーム機，ファクシミリシステム，バーチ
ャルリアリティシステム，ホームオートメーションシス
テム等の多様な機能を付加することができる。
機能は算術演算及び論理機能である。図１には，現在使
用されている一般的なパーソナルコンピュータシステム
が図示されている。図１に示すように，コンピュータシ
ステムは，システムユニット（本体）１００と，ユーザ
入力装置１１０と，ユーザ出力装置１２０と，通信装置
１３０とから主に構成される。よく知られているよう
に，システムユニット１００は，動作電圧などを供給す
る電源装置，コンピュータシステムの基本的かつ重要な
回路が実装されたシステムボード（あるいはマザーボー
ド），及び付加的な応用機能を実現するための各種拡張
ボードを具備している。このように，コンピュータシス
テムに，所定の拡張ボードを追加することにより，通常
のコンピュータに，テレビサービスシステム，オーディ
オプレーヤ，ビデオプレーヤ，ビデオオンデマンド（Ｖ
ＯＤ）サービス用のセットアップボックス，通信サービ
スシステム，ゲーム機，ファクシミリシステム，バーチ
ャルリアリティシステム，ホームオートメーションシス
テム等の多様な機能を付加することができる。
【０００３】システムボードには，バスあるいは通信回
路，中央処理装置（ＣＰＵ），メインメモリとして使用
されるランダムアクセスメモリ（ＲＡＭ），入／出力周
辺装置を制御するＢＩＯＳなどを格納する読み出し専用
メモリ（ＲＯＭ），ＯＳや各種応用プログラムなどが格
納されるハードディスクなどの大容量記憶装置が装着さ
れる。ＢＩＯＳは，コンピュータシステムが起動される
ごとに入／出力周辺装置を初期化し，それらの動作状態
をチェックする。また，ＢＩＯＳは，キーストロークの
解釈や，画面への文字表示，ポートを介した通信等のよ
うな多様な機能を制御する。ＯＳや各種応用プログラム
は，コンピュータシステムが効果的な性能を発揮するよ
うにそれぞれの動作を制御している。
路，中央処理装置（ＣＰＵ），メインメモリとして使用
されるランダムアクセスメモリ（ＲＡＭ），入／出力周
辺装置を制御するＢＩＯＳなどを格納する読み出し専用
メモリ（ＲＯＭ），ＯＳや各種応用プログラムなどが格
納されるハードディスクなどの大容量記憶装置が装着さ
れる。ＢＩＯＳは，コンピュータシステムが起動される
ごとに入／出力周辺装置を初期化し，それらの動作状態
をチェックする。また，ＢＩＯＳは，キーストロークの
解釈や，画面への文字表示，ポートを介した通信等のよ
うな多様な機能を制御する。ＯＳや各種応用プログラム
は，コンピュータシステムが効果的な性能を発揮するよ
うにそれぞれの動作を制御している。
【０００４】このように，近年，コンピュータシステム
に付加される機能が増加するにつれて，その使用方法も
より複雑になってきている。また，従来のコンピュータ
システムでは，システムが起動され，ＯＳなどがＲＡＭ
へロードされて初めて，付加的機能を実行することが可
能な構成となっている。
に付加される機能が増加するにつれて，その使用方法も
より複雑になってきている。また，従来のコンピュータ
システムでは，システムが起動され，ＯＳなどがＲＡＭ
へロードされて初めて，付加的機能を実行することが可
能な構成となっている。
【０００５】
【発明が解決しようとする課題】本発明は，従来のコン
ピュータシステムが有する上記のような問題点に鑑みて
成されたものであり，その目的は，付加的機能のブーテ
ィングを容易に実行可能な新規かつ改良されたコンピュ
ータシステムを提供することである。
ピュータシステムが有する上記のような問題点に鑑みて
成されたものであり，その目的は，付加的機能のブーテ
ィングを容易に実行可能な新規かつ改良されたコンピュ
ータシステムを提供することである。
【０００６】さらに本発明の別の目的は，コンピュータ
上で付加的機能をさらに便利に実行可能な方法を提供す
ることである。
上で付加的機能をさらに便利に実行可能な方法を提供す
ることである。
【０００７】
【課題を解決するための手段】上記課題を解決するため
に，請求項１に記載の発明によれば，算術演算機能及び
論理演算機能以外の付加的な応用機能対応型コンピュー
タシステムにおいて，データ転送用のバスと，第１及び
第２供給電圧を供給する電源装置と，前記付加的な応用
機能を選択するスイッチ回路と，前記バスに接続され，
前記コンピュータシステムの入出力周辺装置を制御する
ＢＩＯＳルーチンを記憶するＲＯＭユニット（第１記憶
装置）と，前記バスに接続され，前記コンピュータシス
テムの各種動作を制御するＯＳルーチンを記憶する補助
記憶ユニット（第２記憶装置）と，前記バスに接続さ
れ，前記付加的な応用機能をそれぞれ実行する応用機能
ルーチンを記憶する付加機能記憶ユニット（第３記憶装
置）と，前記バスに接続され，前記ＢＩＯＳルーチン，
前記ＯＳルーチン及び前記応用機能ルーチンに従って所
定の情報を処理する中央処理装置と，前記バスに接続さ
れ，前記中央処理装置が所定のルーチンを処理する間
に，処理に必要な情報を一時的に記憶するＲＡＭユニッ
ト（第４記憶装置）と，前記第１供給電圧により動作
し，前記スイッチ回路によって少なくとも一の付加的な
応用機能が選択される場合に，電源制御信号及び／又は
割り込み要求信号を発生するブーティング制御回路とを
備えており，前記電源装置は，前記電源制御信号に応答
して，前記中央処理装置，前記ＲＯＭユニット（第１記
憶装置），前記補助記憶ユニット（第２記憶装置），前
記付加機能記憶ユニット（第３記憶装置），前記ＲＡＭ
ユニット（第４記憶装置）及び前記入／出力周辺装置に
前記第２供給電圧を印加し，前記中央処理装置は，前記
割り込み要求信号に応答して，前記ＢＩＯＳルーチン及
びＯＳルーチンを順次前記ＲＡＭユニット（第４記憶装
置）にロードするように構成されていることを特徴とす
る，コンピュータシステムが提供される。
に，請求項１に記載の発明によれば，算術演算機能及び
論理演算機能以外の付加的な応用機能対応型コンピュー
タシステムにおいて，データ転送用のバスと，第１及び
第２供給電圧を供給する電源装置と，前記付加的な応用
機能を選択するスイッチ回路と，前記バスに接続され，
前記コンピュータシステムの入出力周辺装置を制御する
ＢＩＯＳルーチンを記憶するＲＯＭユニット（第１記憶
装置）と，前記バスに接続され，前記コンピュータシス
テムの各種動作を制御するＯＳルーチンを記憶する補助
記憶ユニット（第２記憶装置）と，前記バスに接続さ
れ，前記付加的な応用機能をそれぞれ実行する応用機能
ルーチンを記憶する付加機能記憶ユニット（第３記憶装
置）と，前記バスに接続され，前記ＢＩＯＳルーチン，
前記ＯＳルーチン及び前記応用機能ルーチンに従って所
定の情報を処理する中央処理装置と，前記バスに接続さ
れ，前記中央処理装置が所定のルーチンを処理する間
に，処理に必要な情報を一時的に記憶するＲＡＭユニッ
ト（第４記憶装置）と，前記第１供給電圧により動作
し，前記スイッチ回路によって少なくとも一の付加的な
応用機能が選択される場合に，電源制御信号及び／又は
割り込み要求信号を発生するブーティング制御回路とを
備えており，前記電源装置は，前記電源制御信号に応答
して，前記中央処理装置，前記ＲＯＭユニット（第１記
憶装置），前記補助記憶ユニット（第２記憶装置），前
記付加機能記憶ユニット（第３記憶装置），前記ＲＡＭ
ユニット（第４記憶装置）及び前記入／出力周辺装置に
前記第２供給電圧を印加し，前記中央処理装置は，前記
割り込み要求信号に応答して，前記ＢＩＯＳルーチン及
びＯＳルーチンを順次前記ＲＡＭユニット（第４記憶装
置）にロードするように構成されていることを特徴とす
る，コンピュータシステムが提供される。
【０００８】また，前記スイッチ回路は，請求項２に記
載のように，複数のスイッチ及び複数の抵抗とから構成
され，前記各スイッチの一端は前記第１供給電圧に接続
され，前記各抵抗は対応するスイッチの他端と接地電圧
との間に接続されることが好ましい。
載のように，複数のスイッチ及び複数の抵抗とから構成
され，前記各スイッチの一端は前記第１供給電圧に接続
され，前記各抵抗は対応するスイッチの他端と接地電圧
との間に接続されることが好ましい。
【０００９】また，ブーティング制御回路は，請求項３
に記載のように，前記各スイッチの前記他端上の電圧信
号に応じて前記電源制御信号及び／又は割り込み要求信
号を発生する手段と，前記中央処理装置から入力される
アドレス信号に応じてラッチイネーブル信号を発生する
手段と，前記ラッチイネーブル信号に応答して，前記各
スイッチの他端上の前記電圧信号をラッチし，ラッチさ
れた前記電圧信号を前記バスへ伝送する手段を含むよう
に構成することが好ましい。
に記載のように，前記各スイッチの前記他端上の電圧信
号に応じて前記電源制御信号及び／又は割り込み要求信
号を発生する手段と，前記中央処理装置から入力される
アドレス信号に応じてラッチイネーブル信号を発生する
手段と，前記ラッチイネーブル信号に応答して，前記各
スイッチの他端上の前記電圧信号をラッチし，ラッチさ
れた前記電圧信号を前記バスへ伝送する手段を含むよう
に構成することが好ましい。
【００１０】さらに，請求項４に記載の発明によれば，
算術演算機能及び論理演算機能以外の付加的な応用機能
を備え，中央処理装置ＣＰＵ，ＢＩＯＳルーチンを記憶
する第１記憶手段，及びＯＳルーチンを記憶する第２記
憶手段が搭載されたシステムボードと，前記付加的な応
用機能の実行する応用プログラムルーチンを記憶する第
３記憶手段，並びに前記付加的な応用機能を選択する複
数のスイッチを備えたコンピュータシステムを動作させ
る方法は， （ａ）前記スイッチの少なくとも１つがオンされている
かどうかを検査する段階と； （ｂ）前記スイッチがオンされた場合に，供給電圧を前
記システムボードに印加する段階と； （ｃ）前記ＢＩＯＳルーチンにより前記コンピュータシ
ステムの回路を初期化して動作状態を検査する段階と； （ｄ）前記付加的な応用機能の中，少なくとも１つの機
能が要求されているかを識別する段階と；及び （ｅ）前記応用プログラムルーチンにより，前記要求さ
れた付加的な応用機能を実行する段階と；から成ること
を特徴としている。
算術演算機能及び論理演算機能以外の付加的な応用機能
を備え，中央処理装置ＣＰＵ，ＢＩＯＳルーチンを記憶
する第１記憶手段，及びＯＳルーチンを記憶する第２記
憶手段が搭載されたシステムボードと，前記付加的な応
用機能の実行する応用プログラムルーチンを記憶する第
３記憶手段，並びに前記付加的な応用機能を選択する複
数のスイッチを備えたコンピュータシステムを動作させ
る方法は， （ａ）前記スイッチの少なくとも１つがオンされている
かどうかを検査する段階と； （ｂ）前記スイッチがオンされた場合に，供給電圧を前
記システムボードに印加する段階と； （ｃ）前記ＢＩＯＳルーチンにより前記コンピュータシ
ステムの回路を初期化して動作状態を検査する段階と； （ｄ）前記付加的な応用機能の中，少なくとも１つの機
能が要求されているかを識別する段階と；及び （ｅ）前記応用プログラムルーチンにより，前記要求さ
れた付加的な応用機能を実行する段階と；から成ること
を特徴としている。
【００１１】さらに，前記段階（e）の後に，請求項５
に記載のように，さらに通常の算術演算機能及び論理演
算機能が要求される場合には，前記ＯＳルーチンにより
前記コンピュータシステムをブーティングさせる段階を
行ってもよい。
に記載のように，さらに通常の算術演算機能及び論理演
算機能が要求される場合には，前記ＯＳルーチンにより
前記コンピュータシステムをブーティングさせる段階を
行ってもよい。
【００１２】さらに，請求項６に記載の発明によれば，
複数の付加的な応用機能を備え，中央処理装置（ＣＰ
Ｕ）と，ＢＩＯＳルーチンを記憶する第１記憶手段と，
ＯＳルーチン及び前記付加的な応用機能を実行する複数
の応用プログラムを記憶する第２記憶手段と，前記付加
的な応用機能を選択する複数のスイッチを備えるコンピ
ュータシステムを動作させる方法は： （ａ）前記ＢＩＯＳルーチン及びＯＳルーチンにより前
記コンピュータシステムをブーティングする段階と； （ｂ）前記スイッチの少なくとも１つがオンされている
かどうかを検査する段階と； （ｃ）前記スイッチがオンされているとき，割り込み要
求信号ＩＲＱを発生する段階と； （ｄ）前記割り込み要求信号に応答して，前記付加的な
応用機能の中から少なくとも１つの応用機能が要求され
ているかどうかを識別する段階と；及び （ｅ）前記識別された機能を実行する段階と；から成る
ことを特徴としている。
複数の付加的な応用機能を備え，中央処理装置（ＣＰ
Ｕ）と，ＢＩＯＳルーチンを記憶する第１記憶手段と，
ＯＳルーチン及び前記付加的な応用機能を実行する複数
の応用プログラムを記憶する第２記憶手段と，前記付加
的な応用機能を選択する複数のスイッチを備えるコンピ
ュータシステムを動作させる方法は： （ａ）前記ＢＩＯＳルーチン及びＯＳルーチンにより前
記コンピュータシステムをブーティングする段階と； （ｂ）前記スイッチの少なくとも１つがオンされている
かどうかを検査する段階と； （ｃ）前記スイッチがオンされているとき，割り込み要
求信号ＩＲＱを発生する段階と； （ｄ）前記割り込み要求信号に応答して，前記付加的な
応用機能の中から少なくとも１つの応用機能が要求され
ているかどうかを識別する段階と；及び （ｅ）前記識別された機能を実行する段階と；から成る
ことを特徴としている。
【００１３】さらに，請求項７に記載の発明によれば，
複数の応用機能を付加可能なマルチメディア対応型コン
ピュータシステムにおいて，情報を伝送するバスと，前
記バスに接続され，前記コンピュータシステムの入出力
周辺装置を制御するＢＩＯＳルーチンを記憶するＲＯＭ
ユニット（第１記憶装置）と，前記バスに接続され，前
記コンピュータシステムの動作を制御するＯＳルーチン
と前記付加的な応用機能の実行するための複数の応用プ
ログラムルーチンを記憶する補助記憶ユニット（第２記
憶装置）と，前記バスに接続され，前記ルーチンによっ
て情報を処理する中央処理装置（ＣＰＵ）と及び前記バ
スに接続され，前記中央処理装置が所定のルーチンを処
理する間に，処理に必要な情報を一時的に記憶するＲＡ
Ｍユニット（第３記憶装置）とを備えており，前記中央
処理装置は，前記コンピュータシステムの電源スイッチ
がオンされると，前記ＢＩＯＳルーチンを前記ＲＡＭユ
ニット（第３記憶装置）にロードすることによりその回
路の初期化及び動作状態のチェックを実行し，前記付加
的な機能の実行要求がある場合には，前記ＯＳルーチン
のローディングをせずに，前記応用プログラムルーチン
をロードすることを特徴としている。
複数の応用機能を付加可能なマルチメディア対応型コン
ピュータシステムにおいて，情報を伝送するバスと，前
記バスに接続され，前記コンピュータシステムの入出力
周辺装置を制御するＢＩＯＳルーチンを記憶するＲＯＭ
ユニット（第１記憶装置）と，前記バスに接続され，前
記コンピュータシステムの動作を制御するＯＳルーチン
と前記付加的な応用機能の実行するための複数の応用プ
ログラムルーチンを記憶する補助記憶ユニット（第２記
憶装置）と，前記バスに接続され，前記ルーチンによっ
て情報を処理する中央処理装置（ＣＰＵ）と及び前記バ
スに接続され，前記中央処理装置が所定のルーチンを処
理する間に，処理に必要な情報を一時的に記憶するＲＡ
Ｍユニット（第３記憶装置）とを備えており，前記中央
処理装置は，前記コンピュータシステムの電源スイッチ
がオンされると，前記ＢＩＯＳルーチンを前記ＲＡＭユ
ニット（第３記憶装置）にロードすることによりその回
路の初期化及び動作状態のチェックを実行し，前記付加
的な機能の実行要求がある場合には，前記ＯＳルーチン
のローディングをせずに，前記応用プログラムルーチン
をロードすることを特徴としている。
【００１４】さらに，請求項８に記載のように，上記コ
ンピュータシステムに，前記バスに接続され，ユーザが
設定した時間に前記中央処理装置が前記ＢＩＯＳルーチ
ンを前記ＲＡＭユニット（第３記憶装置）にロードする
ように前記中央処理装置に割り込みを発生するリアルタ
イムクロック装置をさらに設けてもよい。
ンピュータシステムに，前記バスに接続され，ユーザが
設定した時間に前記中央処理装置が前記ＢＩＯＳルーチ
ンを前記ＲＡＭユニット（第３記憶装置）にロードする
ように前記中央処理装置に割り込みを発生するリアルタ
イムクロック装置をさらに設けてもよい。
【００１５】さらに，請求項９に記載の発明によれば，
複数の付加的な応用機能を備えたコンピュータシステム
を動作させる方法は， （ａ）前記コンピュータシステムの電源スイッチがオン
されると，前記コンピュータシステムの回路を初期化し
て，それらの動作状態をチェックする段階と； （ｂ）所定時間にわたり，前記付加的な応用機能の実行
が要求されたかどうかを検査する段階と； （ｃ）前記付加的な応用機能の実行要求がある場合に
は，前記付加的な応用機能を実行する段階と；及び （ｄ）前記所定時間にわたり，前記付加的な応用機能の
実行要求がない場合には，ＯＳルーチンによって前記コ
ンピュータシステムをブーティングさせる段階と；から
成ることを特徴としている。
複数の付加的な応用機能を備えたコンピュータシステム
を動作させる方法は， （ａ）前記コンピュータシステムの電源スイッチがオン
されると，前記コンピュータシステムの回路を初期化し
て，それらの動作状態をチェックする段階と； （ｂ）所定時間にわたり，前記付加的な応用機能の実行
が要求されたかどうかを検査する段階と； （ｃ）前記付加的な応用機能の実行要求がある場合に
は，前記付加的な応用機能を実行する段階と；及び （ｄ）前記所定時間にわたり，前記付加的な応用機能の
実行要求がない場合には，ＯＳルーチンによって前記コ
ンピュータシステムをブーティングさせる段階と；から
成ることを特徴としている。
【００１６】なお，請求項２に記載の発明は，請求項１
０に記載の発明のように，すなわち各スイッチの他端か
ら出力される電圧信号を受ける複数の入力端子と，電源
制御信号及び／又は割り込み要求信号として使用される
出力信号を発生する出力端子を備えたＯＲゲートと，中
央処理装置から出力されるアドレス信号を復号して，ラ
ッチイネーブル信号を出力するデコーダ回路と，及び各
スイッチの他端に接続される複数の入力端子と，バスに
接続される複数の出力端子と，ラッチイネーブル信号を
受ける入力イネーブル端子と，常時アクティブ状態に保
持される出力イネーブル端子を備えたレジスタ回路を備
えた構成とされることが好ましい。
０に記載の発明のように，すなわち各スイッチの他端か
ら出力される電圧信号を受ける複数の入力端子と，電源
制御信号及び／又は割り込み要求信号として使用される
出力信号を発生する出力端子を備えたＯＲゲートと，中
央処理装置から出力されるアドレス信号を復号して，ラ
ッチイネーブル信号を出力するデコーダ回路と，及び各
スイッチの他端に接続される複数の入力端子と，バスに
接続される複数の出力端子と，ラッチイネーブル信号を
受ける入力イネーブル端子と，常時アクティブ状態に保
持される出力イネーブル端子を備えたレジスタ回路を備
えた構成とされることが好ましい。
【００１７】
【発明の実施の形態】以下に添付図面を参照しながら，
本発明に基づいて構成された多機能コンピュータシステ
ム及びその動作方法の好適な実施形態について詳細に説
明する。
本発明に基づいて構成された多機能コンピュータシステ
ム及びその動作方法の好適な実施形態について詳細に説
明する。
【００１８】図１は，本発明の実施の一形態が適用され
るコンピュータシステムが示されている。図示のよう
に，このコンピュータシステムは，システムユニット１
００と，ユーザ入力装置１１０と，ユーザ出力装置１２
０と，通信装置１３０とから主に構成されている。
るコンピュータシステムが示されている。図示のよう
に，このコンピュータシステムは，システムユニット１
００と，ユーザ入力装置１１０と，ユーザ出力装置１２
０と，通信装置１３０とから主に構成されている。
【００１９】図２は，図１に示すコンピュータシステム
のシステムユニット１００の概略的な機能構成図であ
る。図２に示すように，システムユニット１００は，動
作電圧を供給する電源装置２００と，ＣＰＵその他の重
要回路が搭載されたメインユニット２０２と，各種応用
機能を付加するための付加機能ユニット（拡張ユニッ
ト）２０４と，付加的な応用プログラムのブーティング
を制御するスイッチ／ブーティング制御回路２０６を備
えている。
のシステムユニット１００の概略的な機能構成図であ
る。図２に示すように，システムユニット１００は，動
作電圧を供給する電源装置２００と，ＣＰＵその他の重
要回路が搭載されたメインユニット２０２と，各種応用
機能を付加するための付加機能ユニット（拡張ユニッ
ト）２０４と，付加的な応用プログラムのブーティング
を制御するスイッチ／ブーティング制御回路２０６を備
えている。
【００２０】付加機能ユニット２０４は，コンピュータ
システムに各種応用機能を付加するためのもので，付加
機能ユニット２０４を装着することにより，テレビサー
ビスシステム，オーディオプレーヤ，ビデオプレーヤ，
ＶＯＤサービス用セットアップボックス，通信サービス
システム，ゲーム装置，ファクシミリシステム，ビデオ
テキストシステム，バーチャルリアリティ装置，ホーム
オートメーションシステム等のような付加的機能を実行
することが可能となる。
システムに各種応用機能を付加するためのもので，付加
機能ユニット２０４を装着することにより，テレビサー
ビスシステム，オーディオプレーヤ，ビデオプレーヤ，
ＶＯＤサービス用セットアップボックス，通信サービス
システム，ゲーム装置，ファクシミリシステム，ビデオ
テキストシステム，バーチャルリアリティ装置，ホーム
オートメーションシステム等のような付加的機能を実行
することが可能となる。
【００２１】電源装置２００は，第Ｉ供給電圧（ＶＣＣ
＿Ａ）をスイッチ／ブーティング制御回路２０６に供給
する。また，電源装置２００は，スイッチ／ブーティン
グ制御回路２０６からの電源制御信号（Ｐｏｗｅｒ＿Ｏ
Ｎ）に応答して，メインユニット２０２，付加機能ユニ
ット２０４のような他のシステム構成要素に第２供給電
圧（ＶＣＣ＿Ｂ）を供給する。
＿Ａ）をスイッチ／ブーティング制御回路２０６に供給
する。また，電源装置２００は，スイッチ／ブーティン
グ制御回路２０６からの電源制御信号（Ｐｏｗｅｒ＿Ｏ
Ｎ）に応答して，メインユニット２０２，付加機能ユニ
ット２０４のような他のシステム構成要素に第２供給電
圧（ＶＣＣ＿Ｂ）を供給する。
【００２２】メインユニット２０２及び付加機能ユニッ
ト２０４などのシステム構成要素は，バス（システムバ
ス）や通信回路２０３を介して相互に連結されている。
ト２０４などのシステム構成要素は，バス（システムバ
ス）や通信回路２０３を介して相互に連結されている。
【００２３】図３は，メインユニット２０２の構成をさ
らに詳細に示すブロック図である。図３に示すように，
メインユニット２０２はバス２０３に接続されて情報を
処理する中央処理装置ＣＰＵを具備している。ＣＰＵ３
００は，よく知られていることのように，制御装置，算
術論理演算装置（ＡＬＵ）及び多数のレジスタから構成
される。さらに，付加的な処理の実行，処理速度の向上
その他の目的のために，各種コプロセッサーやディジタ
ル信号処理装置（ＤＳＰ）が，メインユニット２０２上
のバス２０３を介して相互に接続され，あるいはＣＰＵ
３００自体に内蔵されている。
らに詳細に示すブロック図である。図３に示すように，
メインユニット２０２はバス２０３に接続されて情報を
処理する中央処理装置ＣＰＵを具備している。ＣＰＵ３
００は，よく知られていることのように，制御装置，算
術論理演算装置（ＡＬＵ）及び多数のレジスタから構成
される。さらに，付加的な処理の実行，処理速度の向上
その他の目的のために，各種コプロセッサーやディジタ
ル信号処理装置（ＤＳＰ）が，メインユニット２０２上
のバス２０３を介して相互に接続され，あるいはＣＰＵ
３００自体に内蔵されている。
【００２４】メインユニット２０２には，ＲＡＭその他
の動的記憶装置（主記憶と称されている。）３０２が装
着されている。主記憶２０３は，ＣＰＵ３００によって
実行される命令及び情報を記憶するために使用される。
また，主記憶２０３は，ＣＰＵ３００による命令を実行
する間に，一時的数値変数や中間情報を記憶する。ま
た，メインユニット２０２には，バス２０３を介して，
ＣＰＵ３００に関する静的情報及び命令を記憶するＲＯ
ＭやＣＤ−ＲＯＭのような静的記憶装置３０４が接続さ
れている。さらに，メインユニット２０２には，バス２
０３を介して，ハードディスクドライブ（ＨＤＤ）やフ
ロッピーディスクドライブ（ＦＤＤ）のような補助記憶
装置３０６が少なくとも一つ接続されている。
の動的記憶装置（主記憶と称されている。）３０２が装
着されている。主記憶２０３は，ＣＰＵ３００によって
実行される命令及び情報を記憶するために使用される。
また，主記憶２０３は，ＣＰＵ３００による命令を実行
する間に，一時的数値変数や中間情報を記憶する。ま
た，メインユニット２０２には，バス２０３を介して，
ＣＰＵ３００に関する静的情報及び命令を記憶するＲＯ
ＭやＣＤ−ＲＯＭのような静的記憶装置３０４が接続さ
れている。さらに，メインユニット２０２には，バス２
０３を介して，ハードディスクドライブ（ＨＤＤ）やフ
ロッピーディスクドライブ（ＦＤＤ）のような補助記憶
装置３０６が少なくとも一つ接続されている。
【００２５】さらに，メインユニット２０２には，バス
２０３を介して，ボード制御装置，ディスプレイ制御装
置，オーディオ回路，シリアル／パラレルインタフェー
ス等のような入／出力周辺装置３０８が接続されてい
る。また，メインユニット２０２は，ユーザが設定した
時間に，ＣＰＵ３００で割り込みを発生して，ＢＩＯＳ
やＯＳルーチンをＲＡＭ３０２へロードするリアルタイ
ムクロック（ＲＴＣ）３１０を備えている。なお，リア
ルタイムクロック３１０を付加機能ユニット２０４上に
装着することもできる。よく知られているように，リア
ルタイムクロック３１０は電原装置２００から独立した
電源系と，この電源系によって動作して，時間を測定す
るプロセッサと，多数のレジスタあるいはＥＥＰＲＯＭ
のような不揮発性メモリなどから構成される。レジスタ
や不揮発性メモリにはＲＴＣの構成情報が記憶される。
２０３を介して，ボード制御装置，ディスプレイ制御装
置，オーディオ回路，シリアル／パラレルインタフェー
ス等のような入／出力周辺装置３０８が接続されてい
る。また，メインユニット２０２は，ユーザが設定した
時間に，ＣＰＵ３００で割り込みを発生して，ＢＩＯＳ
やＯＳルーチンをＲＡＭ３０２へロードするリアルタイ
ムクロック（ＲＴＣ）３１０を備えている。なお，リア
ルタイムクロック３１０を付加機能ユニット２０４上に
装着することもできる。よく知られているように，リア
ルタイムクロック３１０は電原装置２００から独立した
電源系と，この電源系によって動作して，時間を測定す
るプロセッサと，多数のレジスタあるいはＥＥＰＲＯＭ
のような不揮発性メモリなどから構成される。レジスタ
や不揮発性メモリにはＲＴＣの構成情報が記憶される。
【００２６】また，図１に示すように，典型的なユーザ
入力装置１１０は，英数字入力装置１１２，いわゆるキ
ーボードである。英数字入力装置１１２は，情報及び命
令選択をＣＰＵ３００に伝達するための装置で，バス２
０３に接続されている。他の形態のユーザ入力装置１１
０としては，マウス，トラックボール，力ーソル方向キ
ーのような力ーソル制御装置１１４が知られている。こ
のカーソル制御装置１１４は，方向情報及び命令選択を
ＣＰＵ３００に伝達し，ディスプレイ上での力ーソル移
動を制御するために使用される。この入力装置１１４
は，典型的には，ある平面上の位置を記述する２つの軸
（Ｘ軸及びＹ軸）に関して２つの自由度を有しているも
のである。
入力装置１１０は，英数字入力装置１１２，いわゆるキ
ーボードである。英数字入力装置１１２は，情報及び命
令選択をＣＰＵ３００に伝達するための装置で，バス２
０３に接続されている。他の形態のユーザ入力装置１１
０としては，マウス，トラックボール，力ーソル方向キ
ーのような力ーソル制御装置１１４が知られている。こ
のカーソル制御装置１１４は，方向情報及び命令選択を
ＣＰＵ３００に伝達し，ディスプレイ上での力ーソル移
動を制御するために使用される。この入力装置１１４
は，典型的には，ある平面上の位置を記述する２つの軸
（Ｘ軸及びＹ軸）に関して２つの自由度を有しているも
のである。
【００２７】ユーザ出力装置１２０は，典型的には，Ｃ
ＲＴモニタ，ＬＣＤのようなディスプレイ装置１２２で
ある。ディスプレイ装置１２２は，コンピュータのユー
ザに対して所定の情報を表示するために使用される。こ
の他のユーザ出力装置として，プリンタやプロッタなど
のようなハードコピー装置１２４がある。ハードコピー
装置１２４は，命令，データその他の情報を用紙，フィ
ルムなどの媒体上に印刷するために使用される。また，
コンピュータシステムは，他の出力装置としてオーディ
オ装置１２６を備えている。オーディオ装置１２６は，
必要なオーディオ回路を備えたサウンドボードとスピー
カから主に構成されている。かかるオーディオ装置１２
６は，音響関連の各種機能を実行するためのものであ
る。オーディオ装置１２６は記憶されているサウンドの
ディジタルデータをアナログデータに変換して，コンピ
ュータのユーザがスピーカ等を介して聞けるように加工
したり，再生用のサウンドデータを記録したり，内蔵シ
ンセサイザを用いて固有のサウンドを作成したり，作成
したサウンドデータをさらに合成し，オーディオデータ
を増幅して，ユーザが聞き取れるような最終的なオーデ
ィオ作品に加工したりする装置である。
ＲＴモニタ，ＬＣＤのようなディスプレイ装置１２２で
ある。ディスプレイ装置１２２は，コンピュータのユー
ザに対して所定の情報を表示するために使用される。こ
の他のユーザ出力装置として，プリンタやプロッタなど
のようなハードコピー装置１２４がある。ハードコピー
装置１２４は，命令，データその他の情報を用紙，フィ
ルムなどの媒体上に印刷するために使用される。また，
コンピュータシステムは，他の出力装置としてオーディ
オ装置１２６を備えている。オーディオ装置１２６は，
必要なオーディオ回路を備えたサウンドボードとスピー
カから主に構成されている。かかるオーディオ装置１２
６は，音響関連の各種機能を実行するためのものであ
る。オーディオ装置１２６は記憶されているサウンドの
ディジタルデータをアナログデータに変換して，コンピ
ュータのユーザがスピーカ等を介して聞けるように加工
したり，再生用のサウンドデータを記録したり，内蔵シ
ンセサイザを用いて固有のサウンドを作成したり，作成
したサウンドデータをさらに合成し，オーディオデータ
を増幅して，ユーザが聞き取れるような最終的なオーデ
ィオ作品に加工したりする装置である。
【００２８】また，コンピュータシステムは，電話回線
を介して他のシステムと，各種データファイル，プログ
ラムファイル，映像ファイルなどの情報データを交換す
るためのモデムのような通信装置１３０を備えている。
を介して他のシステムと，各種データファイル，プログ
ラムファイル，映像ファイルなどの情報データを交換す
るためのモデムのような通信装置１３０を備えている。
【００２９】図４は，図２に示したスイッチ／ブーティ
ング制御回路２０６の詳細回路図である。図４を参照す
ると，スイッチ／ブーティング制御回路２０６は，スイ
ッチ回路４００とブーティング制御回路４１０とから主
に構成されている。スイッチ回路４００はn個のスイッ
チＳＷ１，ＳＷ２，…，ＳＷnと，n＋１個の抵抗器Ｒ
０，Ｒ１，Ｒ２，…，Ｒｎとから構成されている。スイ
ッチＳＷ１〜ＳＷｎの第１端子は，抵抗器Ｒ０を介し
て，第１直流電圧（ＶＣＣ＿Ａ）に接続される。スイッ
チＳＷ１〜ＳＷnの第２端子は，抵抗器Ｒ１〜Ｒｎの一
側端子にそれぞれ接続されている。さらに，抵抗器Ｒ１
〜Ｒｎの他側端子は，接地電圧ＧＮＤに接続されてい
る。
ング制御回路２０６の詳細回路図である。図４を参照す
ると，スイッチ／ブーティング制御回路２０６は，スイ
ッチ回路４００とブーティング制御回路４１０とから主
に構成されている。スイッチ回路４００はn個のスイッ
チＳＷ１，ＳＷ２，…，ＳＷnと，n＋１個の抵抗器Ｒ
０，Ｒ１，Ｒ２，…，Ｒｎとから構成されている。スイ
ッチＳＷ１〜ＳＷｎの第１端子は，抵抗器Ｒ０を介し
て，第１直流電圧（ＶＣＣ＿Ａ）に接続される。スイッ
チＳＷ１〜ＳＷnの第２端子は，抵抗器Ｒ１〜Ｒｎの一
側端子にそれぞれ接続されている。さらに，抵抗器Ｒ１
〜Ｒｎの他側端子は，接地電圧ＧＮＤに接続されてい
る。
【００３０】ブーティング制御回路４１０は，第１論理
回路４１２，第２論理回路４１４及びブーティングデー
タ記憶回路４１６とから主に構成されている。第１論理
回路４１２は，スイッチＳＷ１〜ＳＷｎの第２端子上の
電圧信号を受けて，電源制御信号（Ｐｏｗｅｒ＿ＯＮ）
及び割り込み要求信号（ＩＲＱ）を発生する。第２論理
回路４１４は，ＣＰＵ３００からのアドレス信号を受け
て，ラッチイネーブル信号（Ｌａｔｃｈ＿ＥＮ）を発生
する。ブーティングデータ記憶回路４１６は，ラッチイ
ネーブル信号（Ｌａｔｃｈ＿ＥＮ）に応答して，スイッ
チＳＷ１〜ＳＷｎの第２端子上の電圧信号を記憶する。
回路４１２，第２論理回路４１４及びブーティングデー
タ記憶回路４１６とから主に構成されている。第１論理
回路４１２は，スイッチＳＷ１〜ＳＷｎの第２端子上の
電圧信号を受けて，電源制御信号（Ｐｏｗｅｒ＿ＯＮ）
及び割り込み要求信号（ＩＲＱ）を発生する。第２論理
回路４１４は，ＣＰＵ３００からのアドレス信号を受け
て，ラッチイネーブル信号（Ｌａｔｃｈ＿ＥＮ）を発生
する。ブーティングデータ記憶回路４１６は，ラッチイ
ネーブル信号（Ｌａｔｃｈ＿ＥＮ）に応答して，スイッ
チＳＷ１〜ＳＷｎの第２端子上の電圧信号を記憶する。
【００３１】図４に示すように，第１論理回路４１２
は，ＯＲゲート回路で構成される。ＯＲゲート回路のn
個の入力端子はスイッチＳＷ１〜ＳＷnの第２端子上の
電圧信号をそれぞれ受け入れて，電源制御信号（Ｐｏｗ
ｅｒ＿ＯＮ）及び割り込み要求信号（ＩＲＱ）として使
用される一の出力信号を発生する。第２論理回路４１４
は，ＣＰＵ３００その他のプロセッサからのアドレス信
号をデコードするデコーダ回路から主に構成されてい
る。ブーティングデータ記憶回路４１６は，スイッチＳ
Ｗ１〜ＳＷnの第２端子にそれぞれ接続されるn個の入力
端子Ｉ１，Ｉ２，…，Ｉnを持つレジスタ回路から構成
されている。レジスタ回路のn個の出力端子Ｏ１，Ｏ
２，…，Ｏnは，バス２０３（より具体的にはデータバ
ス）に接続され，その入力イネーブル端子Ｇは，ラッチ
イネーブル信号（Ｌａｔｃｈ＿ＥＮ）に接続され，その
出力イネーブル端子（ＯＥ）は接地されている。
は，ＯＲゲート回路で構成される。ＯＲゲート回路のn
個の入力端子はスイッチＳＷ１〜ＳＷnの第２端子上の
電圧信号をそれぞれ受け入れて，電源制御信号（Ｐｏｗ
ｅｒ＿ＯＮ）及び割り込み要求信号（ＩＲＱ）として使
用される一の出力信号を発生する。第２論理回路４１４
は，ＣＰＵ３００その他のプロセッサからのアドレス信
号をデコードするデコーダ回路から主に構成されてい
る。ブーティングデータ記憶回路４１６は，スイッチＳ
Ｗ１〜ＳＷnの第２端子にそれぞれ接続されるn個の入力
端子Ｉ１，Ｉ２，…，Ｉnを持つレジスタ回路から構成
されている。レジスタ回路のn個の出力端子Ｏ１，Ｏ
２，…，Ｏnは，バス２０３（より具体的にはデータバ
ス）に接続され，その入力イネーブル端子Ｇは，ラッチ
イネーブル信号（Ｌａｔｃｈ＿ＥＮ）に接続され，その
出力イネーブル端子（ＯＥ）は接地されている。
【００３２】電源装置２００は，電源制御信号（Ｐｏｗ
ｅｒ＿ＯＮ）に応答して，ＣＰＵ，ＲＡＭ，ＲＯＭ，Ｈ
ＤＤ，ＦＤＤ，ＲＴＣ等のようなメインユニット２０２
及び付加機能ユニット２０４の構成部品に，第２電圧
（ＶＣＣ＿Ｂ）を供給する。ＣＰＵ３００は，第１論理
回路４１２で割り込み要求信号ＩＲＱが発生すると，第
２論理回路すなわち，アドレスデコーダ４１４へ所定の
アドレス信号を印加する。すると，アドレスデコーダ４
１４は，ラッチイネーブル信号（Ｌａｔｃｈ＿ＥＮ）を
発生する。この結果，ブーティングデータ記憶回路４１
６により，スイッチＳＷ１〜ＳＷnの第２端子上の電圧
信号がラッチされる。ＣＰＵ３００は，バス２０３を介
してブーティングデータ記憶回路４１６によりラッチさ
れた電圧信号をデータ信号Ｄ１，Ｄ２，…，Ｄnとして
受け入れる。データ信号Ｄ１〜Ｄnは，どの付加的な機
能，すなわちスイッチＳＷ１〜ＳＷnの中かからどのス
イッチが選択されたかを検査するためにも使用される。
ｅｒ＿ＯＮ）に応答して，ＣＰＵ，ＲＡＭ，ＲＯＭ，Ｈ
ＤＤ，ＦＤＤ，ＲＴＣ等のようなメインユニット２０２
及び付加機能ユニット２０４の構成部品に，第２電圧
（ＶＣＣ＿Ｂ）を供給する。ＣＰＵ３００は，第１論理
回路４１２で割り込み要求信号ＩＲＱが発生すると，第
２論理回路すなわち，アドレスデコーダ４１４へ所定の
アドレス信号を印加する。すると，アドレスデコーダ４
１４は，ラッチイネーブル信号（Ｌａｔｃｈ＿ＥＮ）を
発生する。この結果，ブーティングデータ記憶回路４１
６により，スイッチＳＷ１〜ＳＷnの第２端子上の電圧
信号がラッチされる。ＣＰＵ３００は，バス２０３を介
してブーティングデータ記憶回路４１６によりラッチさ
れた電圧信号をデータ信号Ｄ１，Ｄ２，…，Ｄnとして
受け入れる。データ信号Ｄ１〜Ｄnは，どの付加的な機
能，すなわちスイッチＳＷ１〜ＳＷnの中かからどのス
イッチが選択されたかを検査するためにも使用される。
【００３３】図５は，コンピュータシステムが待機状態
にある場合，すなわち，コンピュータシステムに電源が
供給されたり，ＢＩＯＳ及びＯＳルーチンが全べてアン
ロードされた状態にある場合に，本実施の形態に基づい
て，付加的な応用機能を実行する方法を示すフローチャ
ートである。ユーザが電源スイッチ（図示せず。）をオ
ンすると，電源装置２００は第１供給電圧（ＶＣＣ＿
Ａ）をスイッチ／ブーティング制御回路２０６へ印加す
る（Ｓ５００）。スイッチ／ブーティング制御回路２０
６は，スイッチＳＷ１〜ＳＷnの中の少なくとも一つの
スイッチがオンされたかどうかを検査する（Ｓ５０
２）。そして，少なくとも一つのスイッチがオンされた
場合には，スイッチ／ブーティング制御回路２０６は，
電源制御信号（Ｐｏｗｅｒ＿ＯＮ）及び割り込み要求信
号ＩＲＱを発生する（Ｓ５０４）。このとき，電源供給
装置２００は，第２供給電圧（ＶＣＣ＿Ｂ）をメインユ
ニット２０２及び付加機能ユニット２０４へ印加し，Ｃ
ＰＵ３００は，スイッチ／ブーティング制御回路２０６
からの割り込み要求信号ＩＲＱを受け入れる。すると，
ＣＰＵ３００は，ＲＯＭ３０４に記憶されているＢＩＯ
Ｓの自己診断ルーチン（ＰＯＳＴ：ｐｏｗｅｒ ｏｎ
ｓｅｌｆ ｔｅｓｔ）によってコンピュータシステムの
全体回路を初期化し，それらの動作状態をチェックする
（Ｓ５０６）。
にある場合，すなわち，コンピュータシステムに電源が
供給されたり，ＢＩＯＳ及びＯＳルーチンが全べてアン
ロードされた状態にある場合に，本実施の形態に基づい
て，付加的な応用機能を実行する方法を示すフローチャ
ートである。ユーザが電源スイッチ（図示せず。）をオ
ンすると，電源装置２００は第１供給電圧（ＶＣＣ＿
Ａ）をスイッチ／ブーティング制御回路２０６へ印加す
る（Ｓ５００）。スイッチ／ブーティング制御回路２０
６は，スイッチＳＷ１〜ＳＷnの中の少なくとも一つの
スイッチがオンされたかどうかを検査する（Ｓ５０
２）。そして，少なくとも一つのスイッチがオンされた
場合には，スイッチ／ブーティング制御回路２０６は，
電源制御信号（Ｐｏｗｅｒ＿ＯＮ）及び割り込み要求信
号ＩＲＱを発生する（Ｓ５０４）。このとき，電源供給
装置２００は，第２供給電圧（ＶＣＣ＿Ｂ）をメインユ
ニット２０２及び付加機能ユニット２０４へ印加し，Ｃ
ＰＵ３００は，スイッチ／ブーティング制御回路２０６
からの割り込み要求信号ＩＲＱを受け入れる。すると，
ＣＰＵ３００は，ＲＯＭ３０４に記憶されているＢＩＯ
Ｓの自己診断ルーチン（ＰＯＳＴ：ｐｏｗｅｒ ｏｎ
ｓｅｌｆ ｔｅｓｔ）によってコンピュータシステムの
全体回路を初期化し，それらの動作状態をチェックする
（Ｓ５０６）。
【００３４】ＣＰＵ３００は，バス２０３を介して特定
アドレス信号ＡＤＤをスイッチ／ブーティング制御回路
２０６に提供する。アドレスデコーダ４１４は，このア
ドレス信号ＡＤＤをデコーディングしてラッチイネーブ
ル信号（Ｌａｔｃｈ＿ＥＮ）を発生する。レジスタ４１
６は，ラッチイネーブル信号（Ｌａｔｃｈ＿ＥＮ）に応
答してスイッチＳＷ１〜ＳＷnの第２端子上の電圧信号
をラッチする。
アドレス信号ＡＤＤをスイッチ／ブーティング制御回路
２０６に提供する。アドレスデコーダ４１４は，このア
ドレス信号ＡＤＤをデコーディングしてラッチイネーブ
ル信号（Ｌａｔｃｈ＿ＥＮ）を発生する。レジスタ４１
６は，ラッチイネーブル信号（Ｌａｔｃｈ＿ＥＮ）に応
答してスイッチＳＷ１〜ＳＷnの第２端子上の電圧信号
をラッチする。
【００３５】次いで，ＣＰＵ３００は，レジスタ４１６
にラッチされた電圧信号を，どの付加的な機能が要求さ
れているかを識別するためのデータ信号として受け入れ
る（Ｓ５０８）。次いで，ＣＰＵ３００は，識別された
少なくとも一つの付加的機能に対応する応用プログラム
ルーチンをＲＡＭ３０２にロードする（Ｓ５１０）。以
上のように，本実施の形態によれば，要求された少なく
とも一つの付加的な機能をＯＳルーチンをローディング
せずに実行することができる。
にラッチされた電圧信号を，どの付加的な機能が要求さ
れているかを識別するためのデータ信号として受け入れ
る（Ｓ５０８）。次いで，ＣＰＵ３００は，識別された
少なくとも一つの付加的機能に対応する応用プログラム
ルーチンをＲＡＭ３０２にロードする（Ｓ５１０）。以
上のように，本実施の形態によれば，要求された少なく
とも一つの付加的な機能をＯＳルーチンをローディング
せずに実行することができる。
【００３６】図６は，コンピュータシステムが通常状態
の場合に，すなわち，コンピュータシステムに電源が供
給され，ＢＩＯＳ及びＯＳルーチンが全てロードされた
状態である場合に，本実施の形態に基づいて付加的な応
用機能を実行する方法を示すフローチャートである。通
常状態の場合には，第１供給電圧（ＶＣＣ＿Ａ）がスイ
ッチ／ブーティング制御回路２０６に印加され，第２供
給電圧（ＶＣＣ＿Ｂ）がメインユニット２０２及び付加
機能ユニット２０４へ印加される（Ｓ５２０）。スイッ
チ／ブーティング制御回路２０６は，スイッチＳＷ１〜
ＳＷｎのどのスイッチがされているかを検査する（Ｓ５
２２）。少なくとも一つのスイッチがオンされている場
合には，スイッチ／ブーティング制御回路２０６は，割
り込み要求信号ＩＲＱを発生する（Ｓ５２４）。ＣＰＵ
３００に割り込み要求信号ＩＲＱが提供されると，ＣＰ
Ｕ３００は，特定アドレス信号ＡＤＤをバス２０３を介
してスイッチ／ブーティング制御回路２０６に印加す
る。かかる動作により，スイッチ／ブーティング制御回
路２０６は，スイッチＳＷ１〜ＳＷnの第２端子上の電
圧信号をラッチする（Ｓ５２６）。
の場合に，すなわち，コンピュータシステムに電源が供
給され，ＢＩＯＳ及びＯＳルーチンが全てロードされた
状態である場合に，本実施の形態に基づいて付加的な応
用機能を実行する方法を示すフローチャートである。通
常状態の場合には，第１供給電圧（ＶＣＣ＿Ａ）がスイ
ッチ／ブーティング制御回路２０６に印加され，第２供
給電圧（ＶＣＣ＿Ｂ）がメインユニット２０２及び付加
機能ユニット２０４へ印加される（Ｓ５２０）。スイッ
チ／ブーティング制御回路２０６は，スイッチＳＷ１〜
ＳＷｎのどのスイッチがされているかを検査する（Ｓ５
２２）。少なくとも一つのスイッチがオンされている場
合には，スイッチ／ブーティング制御回路２０６は，割
り込み要求信号ＩＲＱを発生する（Ｓ５２４）。ＣＰＵ
３００に割り込み要求信号ＩＲＱが提供されると，ＣＰ
Ｕ３００は，特定アドレス信号ＡＤＤをバス２０３を介
してスイッチ／ブーティング制御回路２０６に印加す
る。かかる動作により，スイッチ／ブーティング制御回
路２０６は，スイッチＳＷ１〜ＳＷnの第２端子上の電
圧信号をラッチする（Ｓ５２６）。
【００３７】次いで，ＣＰＵ３００は，ラッチされた電
圧信号を，どの付加的な機能が要求されているかを識別
するためのデータ信号として受け入れる（Ｓ５２８）。
次いで，ＣＰＵ３００は，識別された少なくとも一つの
付加的な機能に対応する応用プログラムルーチンをＲＡ
Ｍ３０２にロードする（Ｓ５３０）。
圧信号を，どの付加的な機能が要求されているかを識別
するためのデータ信号として受け入れる（Ｓ５２８）。
次いで，ＣＰＵ３００は，識別された少なくとも一つの
付加的な機能に対応する応用プログラムルーチンをＲＡ
Ｍ３０２にロードする（Ｓ５３０）。
【００３８】図７は，本発明の他の実施の形態にかかる
付加的な機能実行方法を示すフローチャートである。コ
ンピュータシステムの電源スイッチがオンされると，Ｒ
ＯＭ３０４に記憶されたＢＩＯＳルーチンによってコン
ピュータシステムの回路を初期化し，これらの動作状態
をチェックする（Ｓ６００）。ＣＰＵ３００は，所定時
間（好ましくは，２〜５秒）の間に付加的な機能の実行
が要求されているかどうかを検査する（Ｓ６０２）。そ
して，付加的な機能の実行が要求されている場合には，
要求された機能を実行する（Ｓ６０４）。前記所定の時
間の間に付加的な機能の実行が要求されない場合には，
ＣＰＵ３００は，ＯＳルーチンをＲＡＭ３０２にロード
することによって，そのＯＳルーチンによってコンピュ
ータシステムがブーティングされる（Ｓ６０６）。
付加的な機能実行方法を示すフローチャートである。コ
ンピュータシステムの電源スイッチがオンされると，Ｒ
ＯＭ３０４に記憶されたＢＩＯＳルーチンによってコン
ピュータシステムの回路を初期化し，これらの動作状態
をチェックする（Ｓ６００）。ＣＰＵ３００は，所定時
間（好ましくは，２〜５秒）の間に付加的な機能の実行
が要求されているかどうかを検査する（Ｓ６０２）。そ
して，付加的な機能の実行が要求されている場合には，
要求された機能を実行する（Ｓ６０４）。前記所定の時
間の間に付加的な機能の実行が要求されない場合には，
ＣＰＵ３００は，ＯＳルーチンをＲＡＭ３０２にロード
することによって，そのＯＳルーチンによってコンピュ
ータシステムがブーティングされる（Ｓ６０６）。
【００３９】以上，添付図面を参照しながら，本発明の
いくつかの実施の形態にかかる多機能対応型コンピュー
タシステム及びその動作方法について説明したが，本発
明はかかる例に限定されない。当業者であれば，特許請
求の範囲に記載された技術的思想の範疇内において，各
種の変更例または修正例に想到しうることは明らかであ
り，それらについても当然に本発明の技術的範囲に属す
るものと了解される。
いくつかの実施の形態にかかる多機能対応型コンピュー
タシステム及びその動作方法について説明したが，本発
明はかかる例に限定されない。当業者であれば，特許請
求の範囲に記載された技術的思想の範疇内において，各
種の変更例または修正例に想到しうることは明らかであ
り，それらについても当然に本発明の技術的範囲に属す
るものと了解される。
【００４０】
【発明の効果】以上説明したように，本発明によれば，
コンピュータシステムで付加的な応用機能を実行する場
合であっても，その度にＯＳルーチンをローディングせ
ずとも，簡単に，かつ迅速に，それらの付加的な応用機
能を実行することができる。
コンピュータシステムで付加的な応用機能を実行する場
合であっても，その度にＯＳルーチンをローディングせ
ずとも，簡単に，かつ迅速に，それらの付加的な応用機
能を実行することができる。
【図１】本発明の実施の一形態を適用可能なコンピュー
タシステムの概略構成を示す説明図である。
タシステムの概略構成を示す説明図である。
【図２】本発明の実施の一形態にかかるコンピュータシ
ステムユニットの概略構成を示すブロック図である。
ステムユニットの概略構成を示すブロック図である。
【図３】図２に示すコンピュータシステムのメインユニ
ット及び付加機能ユニットの構成を示すブロック図であ
る。
ット及び付加機能ユニットの構成を示すブロック図であ
る。
【図４】図２に示すコンピュータシステムのスイッチ／
ブーティング制御部の詳細回路図である。
ブーティング制御部の詳細回路図である。
【図５】 コンピュータシステムが待機状態のときに，
付加的な応用機能を実行する際の本発明にかかる方法を
示すフローチャートである。
付加的な応用機能を実行する際の本発明にかかる方法を
示すフローチャートである。
【図６】 コンピュータシステムが通常状態のときに，
付加的な応用機能を実行する際の本発明にかかる方法を
示すフローチャートである。
付加的な応用機能を実行する際の本発明にかかる方法を
示すフローチャートである。
【図７】本発明の他の実施の形態にかかる付加的な応用
機能を実行する方法を示すフローチャートである。
機能を実行する方法を示すフローチャートである。
２０２：メインユニット ２０６：付加機能ユニット ４００：スイッチ回路 ４１０：ブーティング制御回路
Claims (10)
- 【請求項１】 算術演算機能及び論理演算機能以外の付
加的な応用機能対応型コンピュータシステムにおいて：
データ転送用のバスと；第１及び第２供給電圧を供給す
る電源装置と；前記付加的な応用機能を選択するスイッ
チ回路と；前記バスに接続され，前記コンピュータシス
テムの入出力周辺装置を制御するＢＩＯＳルーチンを記
憶するＲＯＭユニットと；前記バスに接続され，前記コ
ンピュータシステムの各種動作を制御するＯＳルーチン
を記憶する補助記憶ユニットと；前記バスに接続され，
前記付加的な応用機能をそれぞれ実行する応用機能ルー
チンを記憶する付加機能記憶ユニットと；前記バスに接
続され，前記ＢＩＯＳルーチン，前記ＯＳルーチン及び
前記応用機能ルーチンに従って所定の情報を処理する中
央処理装置と；前記バスに接続され，前記中央処理装置
が所定のルーチンを処理する間に，処理に必要な情報を
一時的に記憶するＲＡＭユニットと；前記第１供給電圧
により動作し，前記スイッチ回路によって少なくとも一
の付加的な応用機能が選択される場合に，電源制御信号
及び／又は割り込み要求信号を発生するブーティング制
御回路とを備えており；前記電源装置は，前記電源制御
信号に応答して，前記中央処理装置，前記ＲＯＭユニッ
ト，前記補助記憶ユニット，前記付加機能記憶ユニッ
ト，前記ＲＡＭユニット及び前記入／出力周辺装置に前
記第２供給電圧を印加し，前記中央処理装置は，前記割
り込み要求信号に応答して，前記ＢＩＯＳルーチン及び
ＯＳルーチンを順次前記ＲＡＭユニットにロードするよ
うに構成されていることを特徴とする，コンピュータシ
ステム。 - 【請求項２】 前記スイッチ回路は，複数のスイッチ及
び複数の抵抗とから構成され，前記各スイッチの一端は
前記第１供給電圧に接続され，前記各抵抗は対応するス
イッチの他端と接地電圧との間に接続されることを特徴
とする，請求項１に記載のコンピュータシステム。 - 【請求項３】 前記ブーティング制御回路は：前記各ス
イッチの前記他端上の電圧信号に応じて前記電源制御信
号及び／又は割り込み要求信号を発生する手段と；前記
中央処理装置から入力されるアドレス信号に応じてラッ
チイネーブル信号を発生する手段と；前記ラッチイネー
ブル信号に応答して，前記各スイッチの他端上の前記電
圧信号をラッチし，ラッチされた前記電圧信号を前記バ
スへ伝送する手段を含むことを特徴とする，請求項２に
記載のコンピュータシステム。 - 【請求項４】 算術演算機能及び論理演算機能以外の付
加的な応用機能を備え，中央処理装置ＣＰＵ，ＢＩＯＳ
ルーチンを記憶する第１記憶手段，及びＯＳルーチンを
記憶する第２記憶手段が搭載されたシステムボードと，
前記付加的な応用機能の実行する応用プログラムルーチ
ンを記憶する第３記憶手段，並びに前記付加的な応用機
能を選択する複数のスイッチを備えたコンピュータシス
テムを動作させる方法において： （ａ）前記スイッチの少なくとも１つがオンされている
かどうかを検査する段階と； （ｂ）前記スイッチがオンされた場合に，供給電圧を前
記システムボードに印加する段階と； （ｃ）前記ＢＩＯＳルーチンにより前記コンピュータシ
ステムの回路を初期化して動作状態を検査する段階と； （ｄ）前記付加的な応用機能の中，少なくとも１つの機
能が要求されているかを識別する段階と；及び （ｅ）前記応用プログラムルーチンにより，前記要求さ
れた付加的な応用機能を実行する段階と；を含むことを
特徴とする，コンピュータシステムの動作方法。 - 【請求項５】 前記段階（e）の後に，さらに通常の算
術演算機能及び論理演算機能が要求される場合には，前
記ＯＳルーチンにより前記コンピュータシステムをブー
ティングさせる段階を含むことを特徴とする，請求項４
に記載のコンピュータシステムの動作方法。 - 【請求項６】 複数の付加的な応用機能を備え，中央処
理装置（ＣＰＵ）と，ＢＩＯＳルーチンを記憶する第１
記憶手段と，ＯＳルーチン及び前記付加的な応用機能を
実行する複数の応用プログラムを記憶する第２記憶手段
と，前記付加的な応用機能を選択する複数のスイッチを
備えるコンピュータシステムを動作させる方法におい
て： （ａ）前記ＢＩＯＳルーチン及びＯＳルーチンにより前
記コンピュータシステムをブーティングする段階と； （ｂ）前記スイッチの少なくとも１つがオンされている
かどうかを検査する段階と； （ｃ）前記スイッチがオンされているとき，割り込み要
求信号ＩＲＱを発生する段階と； （ｄ）前記割り込み要求信号に応答して，前記付加的な
応用機能の中から少なくとも１つの応用機能が要求され
ているかどうかを識別する段階と；及び （ｅ）前記識別された機能を実行する段階と；を含むこ
とを特徴とする，コンピュータシステムの動作方法。 - 【請求項７】 複数の応用機能を付加可能なマルチメデ
ィア対応型コンピュータシステムにおいて：情報を伝送
するバスと；前記バスに接続され，前記コンピュータシ
ステムの入出力周辺装置を制御するＢＩＯＳルーチンを
記憶するＲＯＭユニットと；前記バスに接続され，前記
コンピュータシステムの動作を制御するＯＳルーチンと
前記付加的な応用機能の実行するための複数の応用プロ
グラムルーチンを記憶する補助記憶ユニットと；前記バ
スに接続され，前記ルーチンによって情報を処理する中
央処理装置（ＣＰＵ）と；及び前記バスに接続され，前
記中央処理装置が所定のルーチンを処理する間に，処理
に必要な情報を一時的に記憶するＲＡＭユニットと；を
備えており前記中央処理装置は，前記コンピュータシス
テムの電源スイッチがオンされると，前記ＢＩＯＳルー
チンを前記ＲＡＭユニットにロードすることによりその
回路の初期化及び動作状態のチェックを実行し，前記付
加的な機能の実行要求がある場合には，前記ＯＳルーチ
ンのローディングをせずに，前記応用プログラムルーチ
ンをロードすることを特徴とする，マルチメディア対応
型コンピュータシステム。 - 【請求項８】 前記バスに接続され，ユーザが設定した
時間に前記中央処理装置が前記ＢＩＯＳルーチンを前記
ＲＡＭユニットにロードするように前記中央処理装置に
割り込みを発生するリアルタイムクロック装置をさらに
含むことを特徴とする，請求項７に記載のマルチメディ
ア対応型コンピュータシステム。 - 【請求項９】 複数の付加的な応用機能を備えたコンピ
ュータシステムを動作させる方法において： （ａ）前記コンピュータシステムの電源スイッチがオン
されると，前記コンピュータシステムの回路を初期化し
て，それらの動作状態をチェックする段階と； （ｂ）所定時間にわたり，前記付加的な応用機能の実行
が要求されたかどうかを検査する段階と； （ｃ）前記付加的な応用機能の実行要求がある場合に
は，前記付加的な応用機能を実行する段階と；及び （ｄ）前記所定時間にわたり，前記付加的な応用機能の
実行要求がない場合には，ＯＳルーチンによって前記コ
ンピュータシステムをブーティングさせる段階と；を含
むことを特徴とする，コンピュータシステムの動作方
法。 - 【請求項１０】 前記各スイッチの他端から出力される
電圧信号を受ける複数の入力端子と，電源制御信号及び
／又は割り込み要求信号として使用される出力信号を発
生する出力端子を備えたＯＲゲートと；前記中央処理装
置から出力されるアドレス信号を復号して，ラッチイネ
ーブル信号を出力するデコーダ回路と；及び前記各スイ
ッチの他端に接続される複数の入力端子と，前記バスに
接続される複数の出力端子と，前記ラッチイネーブル信
号を受ける入力イネーブル端子と，常時アクティブ状態
に保持される出力イネーブル端子を備えたレジスタ回路
を備えたことを特徴とする，請求項２に記載のコンピュ
ータシステム。
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960007581A KR100516047B1 (ko) | 1996-03-20 | 1996-03-20 | 운영체제없이부가기능장치를동작시키는컴퓨터및그방법 |
| KR1996P7581 | 1996-03-21 | ||
| KR1019960007723A KR970066784A (ko) | 1996-03-21 | 1996-03-21 | 부가기능을 스위치로 동작시키는 컴퓨터 및 그 방법 |
| KR1996P7723 | 1996-03-21 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1083287A true JPH1083287A (ja) | 1998-03-31 |
Family
ID=26631695
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9087579A Pending JPH1083287A (ja) | 1996-03-20 | 1997-03-21 | コンピュータシステム及びその動作方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6003131A (ja) |
| JP (1) | JPH1083287A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7694118B2 (en) | 2005-02-25 | 2010-04-06 | Nec Personal Products, Ltd. | Function addition apparatus and function addition method |
| US7975152B2 (en) | 2005-02-10 | 2011-07-05 | Fujitsu Limited | Apparatus for controlling a supply of power to a second apparatus including an instant television function that operates independently of a first apparatus |
Families Citing this family (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100502400B1 (ko) * | 1997-07-31 | 2005-11-03 | 삼성전자주식회사 | 복수의주변저장장치선택제어기능을갖는컴퓨터및그선택제어방법 |
| JP3621608B2 (ja) * | 1999-07-28 | 2005-02-16 | ケル株式会社 | マザーボード |
| AU2001234786A1 (en) * | 2000-02-04 | 2001-08-14 | Insyde Software, Inc. | A system and method for altering an operating system start-up sequence prior to operating system loading |
| US6756998B1 (en) | 2000-10-19 | 2004-06-29 | Destiny Networks, Inc. | User interface and method for home automation system |
| US6909921B1 (en) | 2000-10-19 | 2005-06-21 | Destiny Networks, Inc. | Occupancy sensor and method for home automation system |
| US6912429B1 (en) | 2000-10-19 | 2005-06-28 | Destiny Networks, Inc. | Home automation system and method |
| US6792319B1 (en) | 2000-10-19 | 2004-09-14 | Destiny Networks, Inc. | Home automation system and method |
| US6725102B2 (en) * | 2001-02-14 | 2004-04-20 | Kinpo Electronics Inc. | Automatic operation system and a method of operating the same |
| US7120788B2 (en) * | 2002-06-20 | 2006-10-10 | Intel Corporation | Method and system for shutting down and restarting a computer system |
| US6948058B2 (en) * | 2002-07-26 | 2005-09-20 | Mitac Technology Corp. | Method and device for playing multimedia files in semi-power on state of a computer |
| US7370191B2 (en) * | 2002-07-26 | 2008-05-06 | Mitac Technology Corp. | Method and device for playing compressed multimedia files in semi-power on state of a computer |
| US7234115B1 (en) | 2002-09-26 | 2007-06-19 | Home Director, Inc. | Home entertainment system and method |
| TW591478B (en) | 2002-11-12 | 2004-06-11 | Mitac Technology Corp | Apparatus and method of using personal computer to integrate functions of home electronics |
| US20040218351A1 (en) * | 2002-11-12 | 2004-11-04 | Mitac Technology Corp. | Method and apparatus for integrating personal computer and electronic device functions |
| TWM240049U (en) * | 2002-12-27 | 2004-08-01 | Shuttle Inc | Audio video playback device |
| US7716633B1 (en) | 2004-05-17 | 2010-05-11 | Heath Chester A | Method for extending the life and utility of an existing personal computer by adding instant-on embedded functions |
| US7403838B2 (en) | 2004-12-16 | 2008-07-22 | General Instrument Corporation | Messaging system based building control |
| CN100437487C (zh) * | 2005-09-26 | 2008-11-26 | 联想(北京)有限公司 | 一种计算机应用系统及其数据处理方法 |
| JP2007104083A (ja) * | 2005-09-30 | 2007-04-19 | Toshiba Corp | 放送受信装置及びその制御方法 |
| KR101046588B1 (ko) * | 2005-11-16 | 2011-07-06 | 삼성전자주식회사 | 신호처리장치 및 그 제어방법 |
| AU2010200128B8 (en) * | 2009-02-11 | 2012-07-19 | Aristocrat Technologies Australia Pty Limited | A gaming system and a method of gaming |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4070704A (en) * | 1976-05-17 | 1978-01-24 | Honeywell Information Systems Inc. | Automatic reconfiguration apparatus for input/output processor |
| JPH01248256A (ja) * | 1988-03-30 | 1989-10-03 | Toshiba Corp | 入出力制御方式 |
| US5327554A (en) * | 1990-11-29 | 1994-07-05 | Palazzi Iii Michael A | Interactive terminal for the access of remote database information |
| EP0532249B1 (en) * | 1991-09-09 | 1999-11-17 | Compaq Computer Corporation | Remote reboot system and method of effecting rebooting of a computer system |
| JPH05101312A (ja) * | 1991-10-11 | 1993-04-23 | Sony Corp | データ再生装置 |
| JPH07313733A (ja) * | 1994-05-25 | 1995-12-05 | Nintendo Co Ltd | 電子ゲーム機およびそれに用いられる本体装置および操作器 |
| US5590373A (en) * | 1994-07-25 | 1996-12-31 | International Business Machines Corporation | Field programming apparatus and method for updating programs in a personal communications device |
| US5799204A (en) * | 1995-05-01 | 1998-08-25 | Intergraph Corporation | System utilizing BIOS-compatible high performance video controller being default controller at boot-up and capable of switching to another graphics controller after boot-up |
| US5854905A (en) * | 1996-09-03 | 1998-12-29 | Intel Corporation | Extensible bios for boot support of devices on multiple hierarchical buses |
-
1997
- 1997-03-20 US US08/821,198 patent/US6003131A/en not_active Expired - Lifetime
- 1997-03-21 JP JP9087579A patent/JPH1083287A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7975152B2 (en) | 2005-02-10 | 2011-07-05 | Fujitsu Limited | Apparatus for controlling a supply of power to a second apparatus including an instant television function that operates independently of a first apparatus |
| US7694118B2 (en) | 2005-02-25 | 2010-04-06 | Nec Personal Products, Ltd. | Function addition apparatus and function addition method |
Also Published As
| Publication number | Publication date |
|---|---|
| US6003131A (en) | 1999-12-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH1083287A (ja) | コンピュータシステム及びその動作方法 | |
| US6121962A (en) | Computer system and method for controlling screen display of a monitor in a power management mode | |
| US6327653B1 (en) | Technique for easily changing operating systems of a digital computer system using at least two pushbuttons | |
| US7844812B2 (en) | Apparatus, method and program product for initiating computer system operation | |
| KR20060015329A (ko) | 비휘발성 메모리로부터의 부팅 | |
| KR920008445B1 (ko) | 퍼스널 컴퓨터 시스템에서 bios용 메모리를 감축시키기 위한 장치 및 방법 | |
| TW470876B (en) | Launch key, low power CD-ROM player for portable computers | |
| US20010039612A1 (en) | Apparatus and method for fast booting | |
| JP3869049B2 (ja) | コンピュータシステムにおけるスタンバイ中のデバイス構成のロス防止方法およびデバイス構成の捕捉のためのコントローラ回路 | |
| JPH02230355A (ja) | 動的に構成可能なポータブル型のコンピュータシステム | |
| US20080072028A1 (en) | Method of restarting a computer platform | |
| US20030182546A1 (en) | Information device, storage medium, and system activation method | |
| JP2007035010A (ja) | 高速データアクセスメモリよりオペレーションシステムコアプログラムをロードしてコンピュータプログラムをインスタント起動実行する方法 | |
| US6115813A (en) | Selectively enabling advanced configuration and power interface BIOS support | |
| US6938152B2 (en) | Computer and control method thereof | |
| US7315905B2 (en) | Software controlled hard reset of mastering IPS | |
| KR101978323B1 (ko) | Gpio 포트를 활용한 효율적인 전력관리 장치 및 방법 | |
| JP2002324012A (ja) | 情報処理システム | |
| CN100570557C (zh) | 提供多种开机程序的计算机系统与开机方法 | |
| JP2007164420A (ja) | 商品販売データ処理装置 | |
| Intel | Intel® Desktop Board D845GVSH Technical Product Specification | |
| KR20000008628A (ko) | 컴퓨터 시스템의 부팅음악 출력방법 | |
| KR200204353Y1 (ko) | 바이오스 셋업 선택 기능을 갖는 컴퓨터 | |
| KR100292155B1 (ko) | 작업환경전환이용이한디지탈컴퓨터시스템과그사용방법 | |
| JPH0612139A (ja) | パーソナルコンピュータ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061113 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061212 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070508 |