JPH1073916A - Layout method of leticle and shot - Google Patents

Layout method of leticle and shot

Info

Publication number
JPH1073916A
JPH1073916A JP23159296A JP23159296A JPH1073916A JP H1073916 A JPH1073916 A JP H1073916A JP 23159296 A JP23159296 A JP 23159296A JP 23159296 A JP23159296 A JP 23159296A JP H1073916 A JPH1073916 A JP H1073916A
Authority
JP
Japan
Prior art keywords
reticle
shot
chip
chips
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP23159296A
Other languages
Japanese (ja)
Inventor
Toshiaki Ibaraki
利明 茨木
Takanosuke Yugawa
孝之介 湯川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP23159296A priority Critical patent/JPH1073916A/en
Publication of JPH1073916A publication Critical patent/JPH1073916A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To suppress the inspecting time of a reticle to the minimum, and avoid the rise of unit cost and extension of time limit of delivery of the leticle by arranging each shot on the leticle so that chips having the same pattern are aligned in line or column direction between a plurality of shots. SOLUTION: Each shot 22-24 formed of a reticle 21 is laid out so that common chips 26 constituting each shot 22-24, or the chips 26 having the same pattern, sub-chip size, and the number of arranged pieces are vertically aligned. Auxiliary pattern chips 27-32 necessary for manufacture which are formed of monitor patterns or alignment patterns are properly arranged around the common chips 26. Since the common chips 26 are arranged in the same line, the defect inspection by a conventional chip comparative inspection can be performed, and the inspecting time can be shortened.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明はレチクル及びショッ
トのレイアウト方法に関するものであり、特に、微細電
子部品製造工程に用いるレチクルの検査工程を簡素化す
るためのレチクル及びショットのレイアウト方法に関す
るものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a reticle and shot layout method, and more particularly to a reticle and shot layout method for simplifying a reticle inspection process used in a fine electronic component manufacturing process. .

【0002】[0002]

【従来の技術】近年、ウェハプロセスにおけるレチクル
作製技術は、半導体デバイスの製造工程のみならず、薄
膜磁気ヘッドやLCD(液晶ディスプレイ)等の製造工
程に用いられており、また、その商品寿命は数カ月から
1年程度と短いため、大量にレチクルが消費されてい
る。
2. Description of the Related Art In recent years, a reticle manufacturing technique in a wafer process has been used not only in a semiconductor device manufacturing process but also in a manufacturing process of a thin-film magnetic head, an LCD (liquid crystal display), and the like. Since it is as short as about one year from now, a large amount of reticles are consumed.

【0003】従来のフォトリソグラフィー工程において
は、コストダウンのために、如何にしてレチクル枚数を
低減するかに重点が置かれ、そのために、転写パターン
と被転写パターンとが等倍である等倍マスクや等倍レチ
クルが使用されてきた。
In the conventional photolithography process, emphasis is placed on how to reduce the number of reticles in order to reduce the cost. For this reason, an equal-size mask in which the transfer pattern and the transferred pattern are the same size is used. And 1: 1 reticles have been used.

【0004】しかし、近年のパターン微細化に伴い、パ
ターンの解像度やパターンの重ね合わせ精度が重要視さ
れ、従来の等倍マスク或いは等倍レチクルでは対応が難
しくなり、そのため、より高い解像度と重ね合わせ精度
を得るために、2.5倍、4倍、或いは、5倍等の縮小
投影露光装置、即ち、所謂ステッパーが使用されつつあ
る。
However, with the recent pattern miniaturization, importance has been placed on the resolution of the pattern and the overlay accuracy of the pattern, and it has become difficult to cope with the conventional 1 × mask or 1 × reticle. In order to obtain accuracy, a 2.5 ×, 4 ×, or 5 × reduction projection exposure apparatus, that is, a so-called stepper is being used.

【0005】ところが、レチクルの大きさは決まってい
るので、拡大したパターンを有するレチクルには、等倍
レチクルにおいて作製してきた時の様に、多くのパター
ンを作り込めないという問題がある。
However, since the size of the reticle is fixed, there is a problem that many patterns cannot be formed on a reticle having an enlarged pattern as in the case of manufacturing a reticle of the same size.

【0006】この問題を解決するには、レチクル枚数を
増やせば良いが、コストアップにつながるので、等倍レ
チクルにおいて使用してきたパターンを分割して、複数
個のショット、即ち、転写物(ウェハ等)への転写パタ
ーンの被転写物(レチクル等)内の特定領域として1枚
のレチクル上に収まる様に構成してコストを抑えること
が試みられている。
To solve this problem, the number of reticles may be increased, but this leads to an increase in cost. Therefore, the pattern used in the same-size reticle is divided into a plurality of shots, that is, a transferred material (such as a wafer). Attempts have been made to reduce the cost by configuring a specific area within a transfer target (reticle or the like) of a transfer pattern to a single reticle.

【0007】図5参照 図5は、1枚のレチクル21に複数個のショット22〜
24を収めた従来の薄膜磁気ヘッド用のレチクルの概念
的構成を示すもので、デバイスの主要部を形成するため
の主パターンを含むチップ26、及び、複数個の補助パ
ターン用チップ27〜29からなるショット22、主パ
ターンを含むチップ26からなるショット23、主パタ
ーンを含むチップ26、及び、複数個の補助パターン用
チップ30〜32からなるショット24の三つのショッ
ト22〜24をレチクル21に形成している。なお、図
における符号25は、ネガ型レチクルに特有なレチクル
カバーを表す。
FIG. 5 shows a plurality of shots 22 to 22 on one reticle 21.
24 shows a conceptual configuration of a conventional reticle for a thin film magnetic head containing 24, a chip 26 including a main pattern for forming a main part of a device, and a plurality of auxiliary pattern chips 27 to 29. The reticle 21 is formed with three shots 22 to 24 including a shot 22, a shot 23 including a chip 26 including a main pattern, a chip 26 including a main pattern, and a shot 24 including a plurality of auxiliary pattern chips 30 to 32. doing. Reference numeral 25 in the drawing indicates a reticle cover unique to a negative reticle.

【0008】このチップ26、或いは、補助パターン用
チップ27〜32は、複数個のサブチップから構成され
ており、一般に、このサブチップの大きさは、各チップ
26〜32毎に異なっており、また、その配列個数も異
なっている。
The chip 26 or the auxiliary pattern chips 27 to 32 are composed of a plurality of sub chips. In general, the size of the sub chip is different for each of the chips 26 to 32. The number of arrays is also different.

【0009】[0009]

【発明が解決しようとする課題】しかし、複数個のショ
ット22〜24を適当にレイアウトした場合には、図5
に示すように、複数個のショット22〜24に存在する
共通パターンのチップ、例えば、図5の場合にはチップ
26が、同じ列に配置されていないので、レチクルの検
査工程において、従来行なっていたチップ比較検査が行
なえなくなるという問題がある。
However, when a plurality of shots 22 to 24 are properly laid out, FIG.
As shown in FIG. 5, since chips having a common pattern existing in a plurality of shots 22 to 24, for example, in the case of FIG. 5, chips 26 are not arranged in the same row, they are conventionally performed in a reticle inspection process. In addition, there is a problem that a chip comparison test cannot be performed.

【0010】即ち、従来においては、1枚のレチクル上
に1Cチップ2個分以上のパターンを構成し、それらの
実レチクルの各パターンを光センサによって画像データ
として電気信号に変換し、この電気信号同士を比較する
ことによって、各パターンの欠陥の有無を検査してい
た。
That is, conventionally, a pattern of two or more 1C chips is formed on one reticle, and each pattern of the actual reticle is converted into an electric signal as image data by an optical sensor. Each pattern was inspected for defects by comparing the patterns.

【0011】この様なチップ比較検査を従来の検査装置
を用いて行なうためには、比較する対象、即ち、ショッ
ト或いはショットを構成するチップが同じ列に整列して
いないとできないため、図5の様にチップ比較検査の対
象となる共通のパターンのチップ26がずれて配置され
ている場合には、この様なチップ比較検査を行なうこと
ができなかった。
In order to perform such a chip comparison inspection using a conventional inspection apparatus, it is necessary to compare objects, that is, shots or chips constituting the shots, in the same row. As described above, when the chips 26 of the common pattern to be subjected to the chip comparison inspection are displaced, such a chip comparison inspection cannot be performed.

【0012】そのため、図5の様に配置した場合には、
レチクル全面、或いは、複数あるショット全てを所謂デ
ータ照合検査法によって検査することになるが、チップ
比較検査法で行なう場合に比べて約6倍もの時間がかか
るという問題がある。
For this reason, when the arrangement is made as shown in FIG.
Inspection of the entire reticle or all of a plurality of shots is performed by a so-called data collation inspection method. However, there is a problem that it takes about six times as long as that performed by a chip comparison inspection method.

【0013】即ち、データ照合検査においては、実際の
レチクルから得られる電気信号としてのレチクル画像デ
ータのパターンと、設計CADデータまたは設計CAD
データから作成された検査装置用の検査データの検査パ
ターンとを電気的に比較して照合することになるが、検
査装置におけるデータ読取または変換等の負荷が大き
く、かなりの実検査時間を要することになる。
That is, in the data collation inspection, a pattern of reticle image data as an electric signal obtained from an actual reticle and a design CAD data or a design CAD data are used.
The inspection pattern of the inspection data created from the data is compared with the inspection pattern of the inspection data electrically, but the load such as data reading or conversion on the inspection device is large, and a considerable actual inspection time is required. become.

【0014】さらに、検査装置においては、レチクルパ
ターンと検査データから作成された検査パターンを比較
し不一致部分を欠陥として検出することになるが、アナ
ログ的なパターンの多いレチクルでは、最終製品の特性
に影響を与えない疑似欠陥、例えば、パターンのコーナ
ーにおける丸まりを欠陥として多数検出することにな
り、この検出した欠陥はオペレータによって個々に欠陥
か疑似欠陥かを判断する必要があり、そのために膨大な
時間と労力を必要とするだけではなく、検出した欠陥の
約9割が疑似欠陥であるという実態がある。
Further, in an inspection apparatus, a reticle pattern is compared with an inspection pattern created from inspection data, and a mismatched portion is detected as a defect. Pseudo defects that do not affect, for example, rounding at the corner of the pattern are detected as a large number of defects, and the detected defects need to be individually judged by the operator as defects or pseudo defects, which takes an enormous amount of time. In addition to the fact that labor is required, about 90% of the detected defects are pseudo defects.

【0015】以上のようなことから、ユーザーの使用す
るレチクルの総枚数の増加を抑えてコストダウンを図っ
たにも拘わらず、レチクルの検査工程に膨大な時間が必
要になり、レチクル単価の上昇と、一定期間に供給でき
るレチクル枚数の減少を招くという問題が生ずる。
As described above, irrespective of the cost reduction by suppressing the increase in the total number of reticles used by the user, an enormous amount of time is required for the reticle inspection process, and the reticle unit price increases. This causes a problem that the number of reticles that can be supplied in a certain period is reduced.

【0016】したがって、本発明は、1枚のレチクルに
複数個のショットを形成する際に、レチクルの検査時間
の増加を最小限度に抑え、レチクルの単価の上昇及び納
期の延長を回避することを目的とする。
Accordingly, the present invention minimizes the increase in reticle inspection time when forming a plurality of shots on one reticle, and avoids an increase in the unit price of the reticle and an increase in delivery time. Aim.

【0017】[0017]

【課題を解決するための手段】図1は本発明の原理的構
成の説明図であり、この図1を参照して本発明における
課題を解決するための手段を説明する。 図1参照 (1)本発明は、異なったチップ5〜11から構成され
るショット2〜4を複数個設けたレチクル1において、
複数個のショット2〜4の間で同一パターンを有するチ
ップ5について、その全体または一部が行または列方向
に揃っていることを特徴とする。
FIG. 1 is an explanatory view of the principle configuration of the present invention. Referring to FIG. 1, means for solving the problems in the present invention will be described. See FIG. 1. (1) The present invention relates to a reticle 1 provided with a plurality of shots 2 to 4 composed of different chips 5 to 11,
The chip 5 having the same pattern among a plurality of shots 2 to 4 is characterized in that the whole or a part thereof is aligned in the row or column direction.

【0018】この様に、複数個のショット2〜4の間で
同一パターンを有するチップ5について、その全体また
は一部を行または列方向に揃えているので、チップ比較
検査が可能になり、検査工程を大幅に短縮することがで
き、このレチクル1をユーザーに供給した場合に、ユー
ザー側で検査を行なう場合にも、検査工程が簡単にな
る。
As described above, the chip 5 having the same pattern among a plurality of shots 2 to 4 is aligned in the row or column direction in whole or in part, so that chip comparison inspection becomes possible. The process can be greatly shortened, and the inspection process is simplified even when the reticle 1 is supplied to the user and the user performs inspection.

【0019】(2)また、本発明は、上記(1)におい
て、複数個のショット2〜4の間で同一パターンを有す
るものがないチップ6〜11を、レチクル1の中心線近
傍に配列させたことを特徴とする。
(2) According to the present invention, in the above (1), the chips 6 to 11 having no identical pattern among a plurality of shots 2 to 4 are arranged near the center line of the reticle 1. It is characterized by having.

【0020】一般の検査装置の場合には、データ照合検
査が可能な領域はレチクル1の中央部近傍に設定されて
いるので、複数個のショット2〜4の間で同一パターン
を有するものがないチップ6〜11で、且つ、高精度の
検査を要するチップをレチクル1の中心線近傍に配列さ
せることにより、同一パターンを有するチップ5につい
ては短時間で、同一パターンを有するものがないチップ
6〜11については高精度での検査を行なうことができ
る。
In the case of a general inspection apparatus, since the area in which data collation inspection can be performed is set near the center of the reticle 1, there is no one having the same pattern among a plurality of shots 2 to 4. By arranging the chips 6 to 11 and the chips requiring high-precision inspection in the vicinity of the center line of the reticle 1, the chips 5 to 6 having the same pattern have a short time and no chips 6 to 11 having the same pattern. 11 can be inspected with high accuracy.

【0021】(3)また、本発明は、ショット2〜4の
レイアウト方法において、レチクル1に異なったチップ
5〜11から構成されるショット2〜4を複数個設ける
際に、複数個のショット2〜4の間で同一パターンを有
するチップ5の有無を検査し、複数個のショット2〜4
の間で同一パターンを有するチップ5がある場合には、
同一パターンを有するチップ5の全体または一部が行ま
たは列方向に揃うようにレイアウトすることを特徴とす
る。
(3) According to the present invention, in the layout method of shots 2 to 4, when a plurality of shots 2 to 4 composed of different chips 5 to 11 are provided on the reticle 1, a plurality of shots 2 The presence or absence of a chip 5 having the same pattern among the shots 2 to 4 is checked.
When there is a chip 5 having the same pattern between
It is characterized in that the chip 5 having the same pattern is laid out so that all or a part thereof is aligned in the row or column direction.

【0022】この様に、ショット2〜4を配列する前
に、複数個のショット2〜4の間で同一パターンを有す
るチップ5の有無の検査を行うことにより、検査工程が
簡単になるショット2〜4のレイアウトが可能になる。
As described above, by inspecting the presence or absence of the chip 5 having the same pattern among a plurality of shots 2 to 4 before arranging the shots 2 to 4, the shot 2 can be simplified. ~ 4 layouts are possible.

【0023】(4)また、本発明は、上記(3)におい
て、複数個のショット2〜4の間で同一パターンを有す
るものがないチップ6〜11を、レチクル1の中心線近
傍にレイアウトすることを特徴とする。
(4) According to the present invention, in the above (3), the chips 6 to 11 having no identical pattern among the plurality of shots 2 to 4 are laid out near the center line of the reticle 1. It is characterized by the following.

【0024】高精度の検査が必要なチップで、他のショ
ット2〜4に同一のパターンがないものについては、レ
チクル1の中心線近傍にレイアウトすることにより、検
査工程が簡単になるショット2〜4のレイアウトが可能
になる。
Chips requiring high-precision inspection and having no identical pattern in the other shots 2 to 4 are laid out near the center line of the reticle 1 to simplify the inspection process. 4 layouts are possible.

【0025】(5)また、本発明は、上記(3)または
(4)において、各ショット2〜4の設計データにチッ
プ配列情報を、ショット固有情報として持たせることを
特徴とする。
(5) The present invention is characterized in that in (3) or (4), the chip arrangement information is given to the design data of each of the shots 2 to 4 as shot-specific information.

【0026】この様に、各ショット2〜4の設計データ
に、チップ配列情報、即ち、チップを構成するサブチッ
プのサイズ、配列個数、及び、パターン等を、予めショ
ット固有情報として持たせることによって、複数個のシ
ョット2〜4の間で同一パターンを有するチップ5の有
無の検査工程が簡単になる。
As described above, the chip arrangement information, that is, the size, the number of arrangements, the patterns, and the like of the sub-chips constituting the chip are previously provided as shot-specific information in the design data of each shot 2 to 4, The inspection process for the presence or absence of the chip 5 having the same pattern among the plurality of shots 2 to 4 is simplified.

【0027】(6)また、本発明は、上記(5)におい
て、ショット固有情報を用いて各ショット2〜4を構成
するチップ5に同一パターンを有するものがあるか否か
を検査し、検査結果に基づいて、各ショット2〜4を自
動的にレイアウトすることを特徴とする。
(6) According to the present invention, in the above (5), whether or not there is a chip 5 constituting each of the shots 2 to 4 having the same pattern is determined by using the shot specific information. The shots 2 to 4 are automatically laid out based on the result.

【0028】[0028]

【発明の実施の形態】本発明の第1の実施の形態を図2
及び図3を参照して説明する。 図2参照 図2は、本発明の実施の形態のフローを示す図であり、
まず、レチクルの設計者が設計図に基づいて、ショッ
ト情報の調査、即ち、各ショット単位におけるチップを
構成するサブチップのサイズ、その配列個数、及び、パ
ターンの種類等のショット固有情報の調査を行なう。
FIG. 2 shows a first embodiment of the present invention.
This will be described with reference to FIG. FIG. 2 is a diagram showing a flow of the embodiment of the present invention,
First, a reticle designer investigates shot information based on a design drawing, that is, examines shot-specific information such as the size of sub-chips constituting a chip in each shot unit, the number of arrangements thereof, and the type of pattern. .

【0029】次いで、ショット固有情報の付加/編集
工程を行なう。即ち、ショット固有情報の付加として
は、ショット単位の設計データに上記のショット固有情
報をタグとして付加するものであり、また、ショット固
有情報の編集としてはショット単位の設計データ内にバ
ーコード或いは専用コードを発生させるものであり、シ
ョット固有情報の付加のみでも良いし、ショット固有情
報の編集だけでも良いし、或いは、両者を行なっても良
いものである。
Next, a process of adding / editing shot-specific information is performed. That is, the addition of the shot-specific information is to add the above-described shot-specific information as a tag to the design data of the shot unit, and the editing of the shot-specific information is to add a bar code or a dedicated A code is generated, and only the addition of shot-specific information may be performed, only the editing of shot-specific information may be performed, or both may be performed.

【0030】次いで、レチクル作製用データの作成を
行なうが、この工程において、レチクルを作製するため
に組み合わせるショットの選択を行なう。
Next, reticle production data is created. In this step, shots to be combined for producing the reticle are selected.

【0031】次いで、同一パターン使用の照合、即
ち、組み合わせる各ショット間で同一のパターンを有す
るか否かの照合を行い、同一パターンがない場合には、
工程を終了して、上記の工程で選択したショットによ
りレチクルを作製し、同一パターンがある場合には次の
工程に進む。
Next, matching using the same pattern, that is, checking whether or not each shot to be combined has the same pattern is performed.
After the step is completed, a reticle is manufactured from the shots selected in the above steps, and if there is an identical pattern, the process proceeds to the next step.

【0032】次いで、サブチップサイズの照合、即
ち、同一パターンにおいて使用されているサブチップの
サイズが同一か否かの照合を行い、サブチップサイズが
同一でない場合には上記の工程で選択したショットに
よりレチクルを作製し、サブチップサイズが同一である
場合には次の工程に進む。
Next, the sub-chip size is compared, that is, whether or not the sizes of the sub-chips used in the same pattern are the same is checked. If the sizes of the sub-chips are not the same, the shot selected in the above step is used. When a reticle is manufactured and the sub chip size is the same, the process proceeds to the next step.

【0033】次いで、サブチップの配列個数の照合、
即ち、同一のサイズのサブチップの配列個数が同じであ
るか否かの照合を行い、配列個数が異なる場合には上記
の工程で選択したショットによりレチクルを作製し、
配列個数が同じである場合には次の工程に進む。
Next, collation of the number of arrayed sub-chips,
That is, collation is performed to determine whether or not the number of sub-chips of the same size is the same, and if the number of sub-chips is different, a reticle is manufactured by the shot selected in the above process,
If the number of arrays is the same, proceed to the next step.

【0034】次いで、ショット・レイアウト作成、即
ち、パターン、サブチップサイズ、及び、その配列個数
が同一のチップが、レチクルにおいて同一の行または列
に揃うように各ショットをレイアウトし、レチクルを作
製する。
Next, a shot layout is prepared, that is, the shots are laid out such that chips having the same pattern, sub-chip size, and the same number of arrays are arranged in the same row or column in the reticle, thereby producing a reticle. .

【0035】なお、この場合には、検索・レイアウトソ
フトを用いることにより、ショット固有情報から自動的
に同一パターンの有無、同一サブチップサイズの有無、
及び、配列個数の同異を検査、及び、各ショットのレイ
アウトを自動的に行なうことができるが、マニュアルで
上記の乃至の工程を行なっても良い。
In this case, the presence / absence of the same pattern, the presence / absence of the same sub chip size,
Inspection of the difference in the number of arrangements and the layout of each shot can be performed automatically, but the above-described steps 1 to 3 may be performed manually.

【0036】図3参照 図3は、図2に示すフローに従って作製した本発明の第
1の実施の形態のレチクルの概略的構成を示す図であ
り、レチクル21に形成される各ショット22〜24
は、各ショット22〜24を構成する共通のチップ2
6、即ち、パターン、サブチップサイズ、及び、その配
列個数が同一のチップ26が縦方向に整列するようにレ
イアウトしたものであり、モニタ用パターン或いはアラ
イメント用パターン等からなる製作時に必要な補助パタ
ーン用チップ27〜32を共通のチップ26の周辺に適
当に配置する。
FIG. 3 is a view showing a schematic configuration of a reticle according to the first embodiment of the present invention, which is manufactured according to the flow shown in FIG. 2. Each shot 22 to 24 formed on the reticle 21 is shown.
Is a common chip 2 constituting each of the shots 22 to 24
6, that is, a layout in which chips 26 having the same pattern, sub-chip size, and array number are aligned in the vertical direction. The chips 27 to 32 are appropriately arranged around the common chip 26.

【0037】この場合、共通のチップ26は同じ列に配
列されているため、従来のチップ比較検査による欠陥検
査が可能になるので、検査時間を大幅に短縮することが
でき、また、製作時に必要な補助パターン用チップ27
〜32は高精度の検査を必要としないので、100倍或
いは200倍程度の光学顕微鏡による、目視観察で検査
結果を十分保証でき、この点からも検査時間は短縮され
る。
In this case, since the common chips 26 are arranged in the same row, it is possible to perform a defect inspection by the conventional chip comparison inspection, so that the inspection time can be greatly reduced, and the time required for the production can be reduced. Auxiliary pattern chip 27
Since No. 32 does not require high-precision inspection, the inspection result can be sufficiently ensured by visual observation using an optical microscope of about 100 or 200 times, and the inspection time can be shortened from this point as well.

【0038】したがって、レチクル作製工程に要する時
間及び労力を大幅に低減することができるので、拡大レ
チクルを作製する場合に、レチクル単価の上昇を抑制す
ることができ、また、ユーザーへの納期の延長を抑制す
ることができる。
Accordingly, the time and labor required for the reticle manufacturing process can be greatly reduced, so that when manufacturing an enlarged reticle, an increase in the reticle unit price can be suppressed, and the delivery date to the user can be extended. Can be suppressed.

【0039】次に、図4を参照して、本発明の第2の実
施の形態を説明する。 図4参照 図4は、図2に示すフローに従って作製した本発明の第
2の実施の形態のレチクルの概略的構成を示す図であ
り、レチクル41に形成される各ショット42〜44
は、各ショット42〜44を構成する共通のチップ4
6,47、即ち、パターン、サブチップサイズ、及び、
その配列個数が同一のチップ46,47を、夫々縦方向
に整列するようにレイアウトすると共に、パターン、サ
ブチップサイズ、及び、その配列個数のいずれかが共通
しておらず、且つ、高精度の検査を必要とする補助パタ
ーン用チップ48〜50がレチクル41の中心線近傍に
なるようにレイアウトしたものである。
Next, a second embodiment of the present invention will be described with reference to FIG. FIG. 4 is a diagram showing a schematic configuration of a reticle according to the second embodiment of the present invention manufactured according to the flow shown in FIG. 2, and shows shots 42 to 44 formed on reticle 41.
Is a common chip 4 constituting each of the shots 42 to 44
6, 47, ie, pattern, subchip size, and
The chips 46 and 47 having the same arrangement number are laid out so as to be aligned in the vertical direction, respectively, and any one of the pattern, the sub chip size, and the arrangement number is not common, and high precision The layout is such that the auxiliary pattern chips 48 to 50 that require inspection are located near the center line of the reticle 41.

【0040】この場合、共通のチップ46,47につい
ては、第1の実施の形態と同様にチップ比較検査を行な
えば良く、また、高精度の検査を必要とする補助パター
ン用チップ48〜50については、高精度の検査が可能
なデータ照合検査を行なえば良い。
In this case, the common chips 46 and 47 may be subjected to a chip comparison inspection in the same manner as in the first embodiment, and the auxiliary pattern chips 48 to 50 which require high-precision inspection. In this case, a data collation inspection capable of performing a highly accurate inspection may be performed.

【0041】これは、通常の検査装置においては、デー
タ照合検査を行なう領域の設定は、レチクルの中心部か
ら行なわれているので、高精度の検査を必要とする補助
パターン用チップ48〜50をレチクル41の中心線近
傍にくるようにレイアウトすることにより、レチクル全
面をデータ照合検査させることなく、部分的なデータ照
合検査にて各補助パターン用チップ48〜50のデータ
照合検査が可能になるので、検査時間を短縮することが
できる。
This is because, in a normal inspection apparatus, since the setting of the area for performing the data collation inspection is performed from the center of the reticle, the auxiliary pattern chips 48 to 50 which require high-precision inspection are used. By laying out so as to be near the center line of the reticle 41, data collation inspection of each of the auxiliary pattern chips 48 to 50 can be performed by partial data collation inspection without performing data collation inspection of the entire reticle. In addition, the inspection time can be reduced.

【0042】この様な、レチクルの作製方法は、薄膜磁
気ヘッド用のみならず、多くの共通パターンを使用する
半導体装置用或いは液晶表示装置用のレチクルの作製工
程において用いることができる。
Such a reticle manufacturing method can be used not only for a thin film magnetic head but also for a reticle manufacturing process for a semiconductor device or a liquid crystal display device using many common patterns.

【0043】なお、上記の実施の形態の説明において
は、同一のパターン、サブチップサイズ、及び、配列個
数を有するチップを同じ行または列に配置するようにレ
イアウトしているが、チップを構成するサブチップサイ
ズが大きい場合には、各ショットを構成するサブチップ
自体のパターン及びサイズの同異を比較し、同じ場合に
は、同一のサブチップが同じ行或いは列に揃うようにレ
イアウトしても良いものである。
In the above description of the embodiment, chips having the same pattern, sub chip size, and array number are laid out so as to be arranged in the same row or column. When the sub-chip size is large, the pattern and size of the sub-chips constituting each shot are compared for differences, and if they are the same, the layout may be such that the same sub-chips are arranged in the same row or column. It is.

【0044】[0044]

【発明の効果】本発明によれば、1枚のレチクルに複数
のショットを形成する場合、レチクルに設ける各ショッ
トについてショット固有情報を調査し、ショット固有情
報に基づいて、パターン、サブチップサイズ、及び、そ
の配列個数が同一のチップの有無を検査し、その結果に
基づいて、欠陥検査時間が短くなるように各ショットを
レイアウトしているので、レチクル単価の上昇を抑制す
ることができ、また、ユーザーへの納期の延長を抑制す
ることができる。
According to the present invention, when a plurality of shots are formed on one reticle, the shot specific information is investigated for each shot provided on the reticle, and the pattern, sub chip size, In addition, since each chip is laid out so as to shorten the defect inspection time based on the result of inspecting the presence / absence of chips having the same arrangement number, it is possible to suppress an increase in reticle unit price, In addition, it is possible to suppress the extension of the delivery date to the user.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の原理的構成の説明図である。FIG. 1 is an explanatory diagram of a basic configuration of the present invention.

【図2】本発明の第1の実施の形態のフローの説明図で
ある。
FIG. 2 is an explanatory diagram of a flow according to the first embodiment of this invention.

【図3】本発明の第1の実施の形態のレチクルの説明図
である。
FIG. 3 is an explanatory diagram of a reticle according to the first embodiment of the present invention.

【図4】本発明の第2の実施の形態のレチクルの説明図
である。
FIG. 4 is an explanatory diagram of a reticle according to a second embodiment of the present invention.

【図5】従来のレチクルの説明図である。FIG. 5 is an explanatory view of a conventional reticle.

【符号の説明】[Explanation of symbols]

1 レチクル 2 ショット 3 ショット 4 ショット 5 チップ 6 補助パターン用チップ 7 補助パターン用チップ 8 補助パターン用チップ 9 補助パターン用チップ 10 補助パターン用チップ 11 補助パターン用チップ 21 レチクル 22 ショット 23 ショット 24 ショット 25 レチクルカバー 26 チップ 27 補助パターン用チップ 28 補助パターン用チップ 29 補助パターン用チップ 30 補助パターン用チップ 31 補助パターン用チップ 32 補助パターン用チップ 41 レチクル 42 ショット 43 ショット 44 ショット 45 レチクルカバー 46 チップ 47 チップ 48 補助パターン用チップ 49 補助パターン用チップ 50 補助パターン用チップ Reference Signs List 1 reticle 2 shot 3 shot 4 shot 5 chip 6 auxiliary pattern chip 7 auxiliary pattern chip 8 auxiliary pattern chip 9 auxiliary pattern chip 10 auxiliary pattern chip 11 auxiliary pattern chip 21 reticle 22 shot 23 shot 24 shot 25 reticle Cover 26 chip 27 auxiliary pattern chip 28 auxiliary pattern chip 29 auxiliary pattern chip 30 auxiliary pattern chip 31 auxiliary pattern chip 32 auxiliary pattern chip 41 reticle 42 shot 43 shot 44 shot 45 reticle cover 46 chip 47 chip 48 auxiliary Chip for pattern 49 Chip for auxiliary pattern 50 Chip for auxiliary pattern

Claims (6)

【特許請求の範囲】[Claims] 【請求項1】 異なったチップから構成されるショット
を複数個設けたレチクルにおいて、前記複数個のショッ
トの間で同一パターンを有するチップの全体または一部
が行または列方向に揃っていることを特徴とするレチク
ル。
1. A reticle provided with a plurality of shots composed of different chips, wherein the whole or a part of the chips having the same pattern among the plurality of shots is aligned in the row or column direction. Reticle to feature.
【請求項2】 上記複数個のショットの間で同一パター
ンを有するものがないチップを、上記レチクルの中心線
近傍に配列させたことを特徴とする請求項1記載のレチ
クル。
2. The reticle according to claim 1, wherein chips having no identical pattern among the plurality of shots are arranged near a center line of the reticle.
【請求項3】 レチクルに異なったチップから構成され
るショットを複数個設ける際に、前記複数個のショット
の間で同一パターンを有するチップの有無を検査し、前
記複数個のショットの間で同一パターンを有するチップ
がある場合には、前記同一パターンを有するチップの全
体または一部が行または列方向に揃うようにレイアウト
することを特徴とするショットのレイアウト方法。
3. When a plurality of shots composed of different chips are provided on a reticle, the presence / absence of a chip having the same pattern among the plurality of shots is checked, and the same shot is detected between the plurality of shots. If there is a chip having a pattern, the shot is laid out such that the whole or a part of the chip having the same pattern is aligned in the row or column direction.
【請求項4】 上記複数個のショットの間で同一パター
ンを有するものがないチップを、上記レチクルの中心線
近傍にレイアウトすることを特徴とする請求項3記載の
ショットのレイアウト方法。
4. The shot layout method according to claim 3, wherein a chip having no identical pattern among the plurality of shots is laid out near a center line of the reticle.
【請求項5】 上記各ショットの設計データに、チップ
配列情報をショット固有情報として持たせることを特徴
とする請求項3または4に記載のショットのレイアウト
方法。
5. The shot layout method according to claim 3, wherein chip design information is provided as shot-specific information in the design data of each shot.
【請求項6】 上記ショット固有情報を用いて、上記各
ショットを構成するチップに同一パターンを有するもの
があるか否かを検査し、前記検査結果に基づいて、前記
各ショットを自動的にレイアウトすることを特徴とする
請求項5記載のショットのレイアウト方法。
6. Using the shot-specific information, inspect whether or not there is a chip constituting each of the shots having the same pattern, and automatically lay out each of the shots based on the inspection result. 6. The shot layout method according to claim 5, wherein:
JP23159296A 1996-09-02 1996-09-02 Layout method of leticle and shot Pending JPH1073916A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP23159296A JPH1073916A (en) 1996-09-02 1996-09-02 Layout method of leticle and shot

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP23159296A JPH1073916A (en) 1996-09-02 1996-09-02 Layout method of leticle and shot

Publications (1)

Publication Number Publication Date
JPH1073916A true JPH1073916A (en) 1998-03-17

Family

ID=16925939

Family Applications (1)

Application Number Title Priority Date Filing Date
JP23159296A Pending JPH1073916A (en) 1996-09-02 1996-09-02 Layout method of leticle and shot

Country Status (1)

Country Link
JP (1) JPH1073916A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8697568B2 (en) 2011-10-06 2014-04-15 Samsung Electronics Co., Ltd. Semiconductor chip including a plurality of chip areas and fabricating method thereof

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8697568B2 (en) 2011-10-06 2014-04-15 Samsung Electronics Co., Ltd. Semiconductor chip including a plurality of chip areas and fabricating method thereof

Similar Documents

Publication Publication Date Title
CN100582754C (en) System and method for detecting wafer defect
US7135344B2 (en) Design-based monitoring
US20020017708A1 (en) Method for manufacturing multi-kind and small quantity semiconductor products in a mass-production line and system thereof
US11669957B2 (en) Semiconductor wafer measurement method and system
US20030115569A1 (en) Method and system for optical proximity correction
JP4510327B2 (en) Layer misalignment evaluation method and apparatus based on CAD information
US10269111B2 (en) Method of inspecting semiconductor wafer, an inspection system for performing the same, and a method of fabricating semiconductor device using the same
KR890003904B1 (en) Measuring during manufacture of semiconductor
JP2007504664A (en) Structure for Pattern Recognition and Method for X Initiative Layout Design
KR102596144B1 (en) In-die metrology method and system for process control
US7100146B2 (en) Design system of alignment marks for semiconductor manufacture
US5095511A (en) Apparatus for verifying pattern data used in a step-and-repeat process for producing the same patterns regularly arranged on a substance
US7745067B2 (en) Method for performing place-and-route of contacts and vias in technologies with forbidden pitch requirements
US7974457B2 (en) Method and program for correcting and testing mask pattern for optical proximity effect
JPH1073916A (en) Layout method of leticle and shot
US7763414B2 (en) Pseudo low volume reticle (PLVR) design for ASIC manufacturing
CN109581823A (en) System and method for optimizing lithographic exposure manufacture process
JPH034895B2 (en)
KR100779922B1 (en) Semiconductor device inspection system
US7926010B2 (en) Method of determining defects in photomask
CN107643655A (en) The monitoring method of mask plate critical size
CN114326336B (en) Large-size chip exposure method
TW200415495A (en) Management device in semiconductor wafer production process
JPH0258777B2 (en)
KR100724570B1 (en) Method of exposing a a semiconductor wafer

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20041130

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061024

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070612