JPH1055330A - Slot address circuit - Google Patents
Slot address circuitInfo
- Publication number
- JPH1055330A JPH1055330A JP21357596A JP21357596A JPH1055330A JP H1055330 A JPH1055330 A JP H1055330A JP 21357596 A JP21357596 A JP 21357596A JP 21357596 A JP21357596 A JP 21357596A JP H1055330 A JPH1055330 A JP H1055330A
- Authority
- JP
- Japan
- Prior art keywords
- slot address
- module
- voltages
- terminal
- slot
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、シーケンス制御装
置等のようなＣＰＵモジュール、入出力モジュール等の
複数個のモジュールで構成されるに装置に用いて好適な
スロットアドレス回路に関し、特にスロットアドレスを
少数の端子で表現する改良に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a slot address circuit suitable for use in a device constituted by a plurality of modules such as a CPU module and an input / output module such as a sequence control device, and more particularly to a slot address circuit. It relates to the improvement expressed by a small number of terminals.
【０００２】[0002]
【従来の技術】本出願人の提案にかかる特開平１−２２
８０４８号公報に開示されているように、モジュールの
アドレスを定めるスロットアドレス回路が用いられてい
る。このようなスロットアドレス回路において、モジュ
ールの物理的な位置を識別するためにスロットアドレス
信号線を設置する場合がある。例えば、スロットアドレ
スとして０〜１５迄必要とするバックボードバスでは、
スロット位置を認識するのに４ビット、即ち４本の信号
線が必要となる。2. Description of the Related Art Japanese Patent Application Laid-Open No. 1-22 proposed by the present applicant.
As disclosed in Japanese Unexamined Patent Publication No. 8048, a slot address circuit for determining an address of a module is used. In such a slot address circuit, a slot address signal line may be provided in order to identify a physical position of a module. For example, in a backboard bus that requires slot addresses from 0 to 15,
Four bits, that is, four signal lines are required to recognize the slot position.
【０００３】[0003]
【発明が解決しようとする課題】しかし、バックボード
バスの本数が物理的に限られてしまう小型化したモジュ
ールでは、スロットアドレス信号線を独立して多数設け
ると、他の機能を有する信号線を削除する必要性が生じ
て、シーケンス制御装置として存在したほうが好ましい
機能の不全を生じるという課題があった。本発明はこの
ような課題を解決したもので、スロットアドレス信号線
で表現できる情報量を増大させて、バックボードバスの
本数が物理的に限られるモジュールに適するスロットア
ドレス回路を提供することを目的とする。However, in a miniaturized module in which the number of backboard buses is physically limited, if a number of slot address signal lines are independently provided, signal lines having other functions will be provided. There has been a problem that the necessity of deletion arises, and a malfunction of a function that is preferable to be present as a sequence control device occurs. An object of the present invention is to solve such a problem and to provide a slot address circuit suitable for a module in which the number of backboard buses is physically limited by increasing the amount of information that can be expressed by a slot address signal line. And
【０００４】[0004]
【課題を解決するための手段】上記の目的を達成する本
発明は、バックボードのスロットアドレス端子と接続さ
れる端子を有するモジュールであって、当該スロットア
ドレス端子は、一端が電源ラインＶccと接続されると共
に、３個直列に接続された分圧抵抗Ｒ1、Ｒ2、Ｒ 3により
発生する４種の電圧Ｐ０〜Ｐ３のうち予め定められた１
種の電圧を発生し、前記モジュールの当該接続端子で
は、前記スロットアドレス端子の発生する４種の電圧の
各中間電圧である３種の電圧Ｐ1'〜Ｐ3'を基準電圧とす
る３個のコンパレータＣＭＰを有し、各コンパレータの
入力端子に前記スロットアドレス端子固有の電圧を入力
すると共に、前記モジュールは、各コンパレータの出力
信号のＨ，Ｌの組合せをデコードして、当該モジュール
の接続されたスロットアドレスを定めることを特徴とし
ている。A book which achieves the above object.
The invention is connected to the slot address terminal on the backboard.
Module having terminals to be
The dress terminal has one end connected to the power supply line Vcc.
And three voltage-dividing resistors R connected in series1, RTwo, R ThreeBy
A predetermined one of the four generated voltages P0 to P3
Generates a certain voltage, and the connection terminal of the module
Are the four voltages generated by the slot address terminals.
The three voltages P1 'to P3', which are intermediate voltages, are used as reference voltages.
And three comparators CMP.
Input the voltage specific to the slot address terminal to the input terminal
And the module outputs the output of each comparator.
Decode the combination of H and L of the signal and
Determining the connected slot address of the
ing.
【０００５】本発明の構成によれば、一個のスロットア
ドレス端子で４種の電圧を発生しうる構成とし、１個で
２ビット分の情報を発生している。モジュールでは、接
続されたスロットのアドレス情報を抽出するため、スロ
ットアドレス端子と接続される端子に３個のコンパレー
タを設けてデコードしている。このようにして、１本の
スロットアドレス端子で多くの情報を表している。According to the configuration of the present invention, one slot address terminal can generate four types of voltages, and one slot address terminal generates two bits of information. In the module, in order to extract address information of the connected slot, three comparators are provided at a terminal connected to the slot address terminal and decoding is performed. Thus, a lot of information is represented by one slot address terminal.
【０００６】[0006]
【発明の実施の形態】以下図面を用いて、本発明を説明
する。図１は本発明の一実施例を示す構成図で、スロッ
トアドレス端子とモジュールとの接続状態を表してい
る。図において、システム側であるバックボードには、
モジュールを装着すべきスロット毎にスロットアドレス
端子が設けられている。スロットアドレス端子は、一端
が電源ラインＶccと接続されると共に、３個直列に接続
された分圧抵抗Ｒ1、Ｒ2、Ｒ3により発生する４種の電圧
Ｐ０〜Ｐ３のうち予め定められた１種の電圧を発生して
いる。ここで、各分圧抵抗Ｒ1、Ｒ2、Ｒ3の抵抗値Ｒを同
一に選定すると、各電圧Ｐ０〜Ｐ３は次の関係を満たし
ている。 Ｐ０＝０（ＧＮＤ），Ｐ１＝Ｖcc／３，Ｐ２＝２Ｖcc／３、Ｐ３＝Ｖcc (1)DESCRIPTION OF THE PREFERRED EMBODIMENTS The present invention will be described below with reference to the drawings. FIG. 1 is a configuration diagram showing one embodiment of the present invention, and shows a connection state between a slot address terminal and a module. In the figure, the backboard on the system side
A slot address terminal is provided for each slot in which a module is to be mounted. Slot address pins, one end is connected to the power source line Vcc, predetermined among the three voltage dividing resistors R 1 connected in series, R 2, 4 kinds of voltages generated by R 3 P0-P3 One type of voltage is generated. Here, when the resistance values R of the voltage dividing resistors R 1 , R 2 , and R 3 are selected to be the same, the voltages P0 to P3 satisfy the following relationship. P0 = 0 (GND), P1 = Vcc / 3, P2 = 2Vcc / 3, P3 = Vcc (1)
【０００７】スロットアドレス端子と接続されるモジュ
ールの接続端子では、３個のコンパレータＣＭＰ１〜３
を有している。各コンパレータＣＭＰ１〜３では、プラ
ス端子に基準電圧Ｐ1'〜Ｐ3'を入力し、マイナス端子に
スロットアドレス端子固有の電圧Ｐ０〜Ｐ３を入力す
る。この基準電圧Ｐ1'〜Ｐ3'は、スロットアドレス端子
の発生する４種の電圧の各中間電圧であり、４個の直列
接続された分圧抵抗Ｒ4〜Ｒ7により発生される。これ
ら、分圧抵抗の抵抗値は次のように選定する。 Ｒ4＝Ｒ7＝Ｒ／２、Ｒ5＝Ｒ6＝Ｒ (2) すると、各基準電圧Ｐ1'〜Ｐ3'は、次の関係を充足す
る。 Ｐ1'＝Ｖcc／６，Ｐ2'＝Ｖcc／２、Ｐ3'＝５Ｖcc／６ (3)In connection terminals of the module connected to the slot address terminals, three comparators CMP1 to CMP3 are used.
have. In each of the comparators CMP1 to CMP3, reference voltages P1 'to P3' are input to the plus terminals, and voltages P0 to P3 specific to the slot address terminals are input to the minus terminals. The reference voltage P1'～P3 'are each intermediate voltage of the four voltage generated by the slot address terminals, is generated by the four series-connected dividing resistors R 4 to R 7. The resistance values of these voltage dividing resistors are selected as follows. R 4 = R 7 = R / 2, R 5 = R 6 = R (2) Then, the reference voltage P1'～P3 'will satisfy the following relationship. P1 '= Vcc / 6, P2' = Vcc / 2, P3 '= 5Vcc / 6 (3)
【０００８】モジュールは、各コンパレータＣＭＰ１〜
３の出力信号のＨ，Ｌの組合せをデコードして、当該モ
ジュールの接続されたスロットアドレスを定める。この
組合せは、（Ｌ，Ｌ，Ｌ）、（Ｈ，Ｌ，Ｌ）、（Ｈ，
Ｈ，Ｌ）、（Ｈ，Ｈ，Ｈ）の４通りである。The module comprises comparators CMP1 to CMP1.
The combination of H and L of the output signal of No. 3 is decoded to determine the connected slot address of the module. This combination is (L, L, L), (H, L, L), (H,
H, L) and (H, H, H).
【０００９】このように構成された装置の動作を次に説
明する。モジュールの接続されるスロットのアドレス
を”０”とする。すると、スロットアドレス端子固有の
電圧としてＰ０が選定される。モジュールでは、コンパ
レータＣＭＰ１〜３の出力信号の組合せが（Ｌ，Ｌ，
Ｌ）となる。これをデコードすると、モジュールでは自
局のスロットのアドレスが”０”であることを知る。Next, the operation of the above-configured apparatus will be described. The address of the slot to which the module is connected is set to “0”. Then, P0 is selected as a voltage unique to the slot address terminal. In the module, the combination of the output signals of the comparators CMP1 to CMP3 is (L, L,
L). When this is decoded, the module knows that the address of its own slot is "0".
【００１０】[0010]
【発明の効果】以上説明したように本発明によれば、一
個のスロットアドレス端子で４種の電圧を発生しうる構
成とし、１個で２ビット分の情報を発生し、モジュール
では、接続されたスロットのアドレス情報を抽出するた
め、スロットアドレス端子と接続される端子に３個のコ
ンパレータを設けてデコードしているので、スロットア
ドレス端子の数が少数ですむという効果がある。As described above, according to the present invention, one slot address terminal is capable of generating four kinds of voltages, and one slot address terminal generates two bits of information. In order to extract the address information of the slot, the terminal connected to the slot address terminal is provided with three comparators for decoding, so that the number of slot address terminals can be reduced.
【図１】本発明の一実施例を示す構成ブロック図であ
る。FIG. 1 is a configuration block diagram showing one embodiment of the present invention.
ＣＭＰ コンパレータ Ｐ０〜Ｐ３ スロットアドレス端子固有電圧 Ｐ1'〜Ｐ3' モジュール内基準電圧 Ｖcc 電源電圧CMP comparator P0 to P3 Slot address terminal specific voltage P1 'to P3 ' Module reference voltage Vcc power supply voltage
Claims (1)
続される端子を有するモジュールであって、 当該スロットアドレス端子は、一端が電源ライン（Ｖc
c）と接続されると共に、３個直列に接続された分圧抵
抗（Ｒ1、Ｒ2、Ｒ3)により発生する４種の電圧（Ｐ０〜Ｐ
３）のうち予め定められた１種の電圧を発生し、 前記モジュールの当該接続端子では、前記スロットアド
レス端子の発生する４種の電圧の各中間電圧である３種
の電圧（Ｐ1'〜Ｐ3'）を基準電圧とする３個のコンパレ
ータ（ＣＭＰ１〜３）を有し、各コンパレータの入力端
子に前記スロットアドレス端子固有の電圧を入力すると
共に、 前記モジュールは、各コンパレータの出力信号のＨ，Ｌ
の組合せをデコードして、当該モジュールの接続された
スロットアドレスを定めることを特徴とするスロットア
ドレス回路。1. A module having a terminal connected to a slot address terminal of a backboard, the slot address terminal having one end connected to a power supply line (Vc
is connected with c), 4 kinds of the voltage generated by the voltage dividing resistors connected in three series (R 1, R 2, R 3) (P0~P
3) generating one predetermined voltage, and at the connection terminal of the module, three voltages (P1 'to P3) which are intermediate voltages of the four voltages generated by the slot address terminal. '), Three comparators (CMP1 to CMP3) whose reference voltages are used as reference voltages, and the input terminal of each comparator inputs a voltage unique to the slot address terminal. L
A slot address circuit for decoding a combination of the module and determining a connected slot address of the module.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21357596A JPH1055330A (en) | 1996-08-13 | 1996-08-13 | Slot address circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21357596A JPH1055330A (en) | 1996-08-13 | 1996-08-13 | Slot address circuit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1055330A true JPH1055330A (en) | 1998-02-24 |
Family
ID=16641481
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21357596A Pending JPH1055330A (en) | 1996-08-13 | 1996-08-13 | Slot address circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1055330A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009213297A (en) * | 2008-03-05 | 2009-09-17 | Toyota Motor Corp | Power supply controller for electric vehicle |
-
1996
- 1996-08-13 JP JP21357596A patent/JPH1055330A/en active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009213297A (en) * | 2008-03-05 | 2009-09-17 | Toyota Motor Corp | Power supply controller for electric vehicle |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6122284A (en) | Multidrop analog signal bus | |
| US5287525A (en) | Software controlled power shutdown in an integrated circuit | |
| JPH10312230A (en) | Output buffer provided with driving force switch function | |
| JPH1055330A (en) | Slot address circuit | |
| JP2851730B2 (en) | Programmable controller | |
| EP0220326B1 (en) | Input state detection circuit | |
| JPH0432092A (en) | Semiconductor integrated memory circuit | |
| JP4223697B2 (en) | Programmable controller analog module | |
| JPH10283090A (en) | Microcomputer | |
| JPH0664964B2 (en) | Switch input circuit | |
| JP3092551B2 (en) | D / A converter | |
| US6784691B2 (en) | Integrated circuit having a connection pad for stipulating one of a plurality of organization forms, and method for operating the circuit | |
| JP2980035B2 (en) | A / D conversion circuit | |
| JP3065440B2 (en) | Power output correction method | |
| KR200149153Y1 (en) | Recognition circuit of input signal of microcomputer | |
| JPH06152611A (en) | Communication method | |
| JP2768014B2 (en) | Three voltage output circuit | |
| JPH0783985A (en) | Detector for mounted package | |
| JPH023834A (en) | Micro computer system | |
| JP2004128370A (en) | Individual identification code making method and circuit therefor | |
| JPH05291957A (en) | One-chip comparator with comparison reference changeover switch | |
| JPH10133792A (en) | Terminating device for automatically changing impedance of terminating resistance | |
| JP3040675B2 (en) | Signal detection circuit for central processing unit of multiplex transmission system | |
| JP2000047798A (en) | Switch circuit | |
| JPH08153083A (en) | Microcomputer |