JPH10513028A

JPH10513028A - ビットレート制御方法

Info

Publication number: JPH10513028A
Application number: JP9518700A
Authority: JP
Inventors: ギーノルマン
Original assignee: フィリップスエレクトロニクスネムローゼフェンノートシャップ
Priority date: 1995-11-15
Filing date: 1996-11-04
Publication date: 1998-12-08
Also published as: EP0804857B1; DE69615533D1; WO1997018676A1; EP0804857A1; DE69615533T2; US5929914A

Abstract

(57)【要約】制御ユニット(100)の制御により数個の同時に作動する符号化器（10a,10b,・・・,10i,・・・,10n)間に一定のグローバルビットレートを配分して、これら符号化器の各々に対してほぼ均等な品質を、回路(30a,30b,・・・,30n)により各符号化器に対して決められたピクチャの複雑性にかかわりなく、任意瞬時に得るようにしたビットレート制御方法。

Description

【発明の詳細な説明】ビットレート制御方法発明の技術分野本発明は各々が個別のビデオ信号を並列に処理するＭＰＥＧ型のビデオ符号化器のアセンブリのビットレートを制御するに当たり、符号化すべきピクチャを、これらピクチャが任意の他のピクチャとは独立してフレーム間符号化モードに従うか、または他のフレーム間符号化または予測ピクチャに基づく単方向動き予測ピクチャに従うか、あるいは前のピクチャまたは続くピクチャに基づく双方向補間符号化モードに従うかに依存してそれぞれＩ，ＰまたはＢと称される微分タイプＴとするようにしたビットレート制御方法に関するものである。また、本発明はかかるビットレート制御方法を実施する装置にも関するものである。発明の背景種々の異なるシーケンスの符号化されたピクチャは、これらが（量子化によって）適応空間アクティビティによる補正前の同一の量子化ステップで符号化される際に等価量を有すること、およびピクチャの群の構体、即ち、ＧＯＰが相違し、且つ符号化器間のピクチャ同期が必要でないが、符号化器が任意の限定に従わないことは許容される。国際標準化機構ＩＳＯによって規定されたＭＰＥＧ標準規格は、例えば、D.Le Gall 著、文献“ＭＰＥＧ：マルチメディア適用に対するビット圧縮標準規格”ACM の通信、1991年４月、第34巻、第４号、pp.46-58に記載されている。現在のＭＰＥＧ型の符号化器のアセンブリでは、各符号化器は出力バッファメモリまたはバッファ（バッファは可変ビットレートでビットを受けてこれらを一定のビットレートで再生するか、または復号の場合にはその逆である）を有し、各バッファの内容の和に相当するグローバルバッファのグローバル内容は符号化ビットレートを量子化ステップの作用で制御し得るインディケータを構成する。瞬時符号化器ビットレートおよび伝送ビットレート間の差によって生じるグローバルバッファ内容の変動は、量子化ステップに依存するとともに任意瞬時に符号化されるピクチャのタイプ（上述したような符号化モードに従って予測内または補間ピクチャと称されるタイプI,P,B のピクチャ）に依存する。また、これらの著しいビットレート変動は符号化器のバッファおよび符号化信号の伝送および／または蓄積後復号器に同様に設けられたバッファにも発生し、ピクチャの符号化および復号化間に著しい遅延を生じるようになる。本発明の目的は、ＭＰＥＧ−２タイプの数個の瞬時に作動する符号化器間に一定のグローバルビットレートを配分して、これら符号化器の各々に対しほぼ等価の品質が符号化されたピクチャの複雑性にかかわりなく任意瞬時に得られるとともに、これによりピクチャの符号化および復号化間の遅延を減少し得るようにしたビットレート制御方法を提供せんとするにある。発明の概要この目的のために、本発明は各々が個別のビデオ信号を並列に処理するＭＰＥＧ型のビデオ符号化器のアセンブリのビットレートを制御するに当たり、符号化すべきピクチャを、これらピクチャが任意の他のピクチャとは独立してフレーム間符号化モードに従うか、または他のフレーム間符号化または予測ピクチャに基づく単方向動き予測ピクチャに従うか、あるいは前のピクチャまたは続くピクチャに基づく双方向補間符号化モードに従うかに依存してそれぞれＩ，ＰまたはＢと称される微分タイプＴとするようにしたビットレート制御方法において、（ａ）平均量子化ステップによってピクチャを符号化するために用いられるビット数の積に等しい各所期のピクチャの複雑性を決めるステップと；（ｂ）各符号化器および各ピクチャに対し、同一のタイプＴの前のピクチャの複雑性に逆比例するとともに所期のピクチャが属するピクチャ群の全てのピクチャの複雑性の和に比例する係数を決めるステップと；（ｃ）所期のピクチャの各マクロブロックに対し、固定リアクション係数と、所定の時間間隔内に関連する符号化器により用いられるビットの数からグローバルビットレートＤに対し前記時間間隔内で伝送し得るビットの平均数を差し引くことにより複雑性に逆比例する係数の積に等しい仮想バッファの内容の積とによって決まる量子化ステップを計算するステップトとを具えるようにしたことを特徴とする。本発明方法は、仮想グローバルバッファと称され、符号化されたタイプに関連する変動を平滑化により減少するリアルグローバルバッファのピクチャを計算することにある。従ってこのバッファの内容を制御することによって符号化器のアセンブリに対し量子化ステップを調整してグローバルビットレートを制御することができる。この組合せられたビットレート制御によって、符号化器のアセンブリのビットレートの和を安定化し、符号化器にかかわりなくほぼ等化の品質を保持し、“符号化”区分のバッファおよび“復号化”区分のバッファ間ビットレート変動を最適に配分することによりバッファのアセンブリの一般的な管理の条件を改善してピクチャの符号化および復号化間の遅延を減少することができる。本発明の他の目的は、本発明ビットレート制御方法を実施する装置を提供せんとするにある。この目的のために、本発明は、各々が個別のビデオ信号を並列に処理するＭＰＥＧ型のビデオ符号化器のアセンブリのビットレートを制御するに当たり、符号化すべきピクチャを、これらピクチャが任意の他のピクチャとは独立してフレーム間符号化モードに従うか、または他のフレーム間符号化または予測ピクチャに基づく単方向動き予測ピクチャに従うか、あるいは前のピクチャまたは続くピクチャに基づく双方向補間符号化モードに従うかに依存してそれぞれＩ，ＰまたはＢと称される微分タイプＴとするようにしたビットレート制御装置において、（ａ）各符号化器の出力側に、平均量子化ステップによってピクチャを符号化するために用いられるビット数の積に等しい各所期のピクチャの複雑性を決める回路と；（ｂ）各符号化器および各ピクチャに対し、同一のタイプＴの前のピクチャの複雑性に逆比例するとともに所期のピクチャが属するピクチャ群の全てのピクチャの複雑性の和に比例する係数を決めるとともに、所期のピクチャの各マクロブロックに対し、固定リアクション係数と、所定の時間間隔内に関連する符号化器が用いるビットの数からグローバルビットレートＤに対し前記時間間隔内で伝送し得るビットの平均数を差し引くことにより複雑性に逆比例する係数の積に等しい仮想バッファの内容の積とによって決まる量子化ステップを計算する回路ユニットと；を具えることを特徴とする。図面の簡単な説明図１乃至３は後述する例の一部分を形成する種々の符号化器の瞬時ビットレートDBUFa,DBUFb,…,DBUFn に相当する曲線の例を示す特性図、図４および５は上記例の一部分を形成するこれら符号化器の一つのバッファのピクチャの数を順次のピクチャの関数、即ち、（順次のピクチャの数で表わされる）時間の関数および80ｍｓ毎に計算されたビットレート（即ち、２ピクチャ毎）の関数として示す特性図、図６は本発明方法を実施し得るビットレート制御装置の一例を示す回路図である。発明を実施するための最良の形態ここでは、符号化ビットレートシーケンスにおけるマクロブロックを符号化する影響をこのピクチャの複雑性または概算により（平面を変化する問題を除き）この概算に先立つ同一のタイプのピクチャの複雑性に比例するものと見なす。従って、符号化器の平均ビットレートにおけるマクロブロックの相対的影響に逆比例する係数COEF(T)を規定することができ、この係数は異なるタイプのピクチャの複雑性およびＧＯＰ構体の複雑性に対し符号化されたピクチャの複雑性に依存する。この係数は次式(1)で与えられる。ここに、Ｔ＝関連するピクチャのタイプ（Ｉ，ＰまたはＢ）Ｎ＝ＧＯＰのピクチャの数ＮＰ＝ＧＯＰのピクチャＰの数ＮＢ＝ＧＯＰのピクチャＢの数Ｘ＝複雑性同一のタイプＴのピクチャの品質はこれらピクチャに対する量子化ステップを一定ファクタＫで乗算することにより異なるタイプのピクチャの品質に関して改善または減少させることができる。この係数COEF(T)は次式(2)で表わされる。ここに、ＫＰ＝１、ＫＢ＝１．４、およびＫＴ＝ＫＰまたはＫＢとする。各符号化器に対しては、グローバル仮想バッファの内容Ｄ(0)を次式(3)によって規定する。 D(O)＝D(O)＋(NBBT.COEF(T)_c)-NBBT(D) (3) ここに、ＮＢＢＴ＝所定の時間間隔で各符号化器に用いるビットの数ｃ＝関連する符号化器のインデックスＮＢＢＴ（Ｄ）＝グローバルビットレートＤに対しこの時間間隔での平均で伝送し得るビットの数仮想ビットレートバッファのこれら内容に基づき、各マクロブロックの量子化ステップＱ(0)またはマクロブロックの群はリアクション係数R acによって計算することができる。これを次式(4)に示す。ここに、R ac＝400/R、Ｒは符号化器のアセンブリのグローバルビットレート（バッファの変動の振幅がこれに逆比例するが、制御のリアクション時間はリアクション係数に比例する）である。ＧＯＰの同一のタイプのピクチャの複雑性の値が安定である場合には、各ＧＯＰの仮想バッファの変化はリアルバッファの変化に理論的に等価となる。その理由は式(2)に用いられる値が同一のタイプの前のピクチャの複雑性に相当するからである。１つのシーケンスの同一のタイプのピクチャの複雑性が特に面の変化中急速に変化する場合にはリアルバッファの変移が発生する。従って、各ＧＯＰの平均ビットレート制御を行う必要があり、対象物は符号化器のグローバルバッファう安定化するリアルバッファの展開を、符号化器のアセンブリの周期的な同一状態に相当する各瞬時に対しほぼ一定となるレベルで補正を行うようにする。この制御は各ＧＯＰで各符号化器の係数ＣＯＥＦ(T)を調整することにあり、且つこれら係数をファクタλ倍して次式(5)を得る。 λ＝(F/N).(D(REF)-D(GLOB))/(R＋1) (5) ここに、Ｆ＝ピクチャの周波数Ｄ（ＲＥＦ）＝基準バッファの内容Ｄ（ＧＬＯＢ）＝バッファのアセンブリのグローバル内容ＲおよびＮ＝既に規定している。従って式（３）は次式（６）のように書き換えることができる。 DO＝D(O)＋(λ.NBBT.COEF(T)_c)-NBBT(D) (6) 同一のタイプの前のピクチャに対するピクチャの複雑性の著しい変化が発生する場合には、一般にこれが面の変化を示す。次いで、係数は、リアルバッファの変化に関連する安全性を良好にするリアルバッファが変移するのを低減するように修正することができ、リアルバッファの値はこのピクチャの複雑性を考慮の入れて各ピクチャに対し補正されたポステリオリとすることができるが、経験上、各符号化器のＧＯＰが異なる構体を有する場合および次いでＧＯＰが８、12および16ピクチャで構成されている際システムのアセンブリの周期性が多数のピクチャ、例えば48ピクチャに影響を及ぼす場合にはこれら補充制御が有効となる。ピクチャ全体に亘りビットレートを均質に配分するためには、活性でないマルチプレクサを考慮に入れて決定することができる。仮想バッファの計算に対し考慮された各活性マクロブロックのビット数は、活性マクロブロックＭＮＡＡの数とピクチャ当たりのマクロブロックの総数ＮＴＭＢとの比に相当するファクタη で乗算する。これを次式(7)で表わす。次いで、各アクティブマクロブロックに対して次式で表わされる１つの残留ビットレートＤＲＥＳを加える。 DRES＝DRES＋NMAA.(1-η) (8) 非アクティブマクロブロックを考慮に入れたビットレートは次式（９）で表わされる。 DMNA＝DRES/NMNA (9) 符号化器のアセンブリに対して同一の量子化ステップを用いることによって任意瞬時に等価品質のピクチャを得ることができる。しかし、例えば、この符号化器に対する量子化ステップに一定のファクタを乗算することによって符号化器の一つの品質を他の符号化器に対して向上または低下させることは興味あることである。独立した操作の下での制御に関して、各マクロブロックを空間エネルギーの関数として量子化ステップを変調することもできる（この操作は符号化器自体によって決定された量子化ステップに影響する）。数個の符号化器の同時操作を一定のグローバルビットレートでシミュレートする実験が行われた。この組合せビットレート制御によって符号化器のアセンブリのビットレートの和を安定化するとともにバッファの一般的な管理の条件を改善することができる。第２の操作では、これら符号化器の各々に対するビットレートの変化を決めて符号化器バッファおよび復号化器バッファの内容を個別に管理することができる。この決定は次の原理に基づくものである。各復号器に対しては、符号化の瞬時ビットレートを関数Ｄbuf(t)によって時間の関数として表わし、ｔ＝0 はシーケンスの符号化の状態とする。図１乃至図３はｎ個の符号化器10a 〜10n を有するものとして示されているように、図６のビットレート制御装置の３つの符号化器 10a,10b および10n に対するこれら瞬時ビットレートDBUFa,DBUFb,DBUFn の３つを示す（この図６は後述する）。瞬時ｔ_i（i=a,b,…,n）では符号化器- 復号化器バッファ内のビットレートのプロフィールを瞬時[ti,ti+T]における関数ＤＢＵＦによって表わす。Ｔはバッファによって導入された遅延である。τ_i（i=a,b ,…,n）が復号化器バッファ（ＤＥＣＯＤ）から符号化器バッファ（ＣＯＤ）を分離する物理的限界に相当する瞬時を表わすものとすると、符号化器10a（それぞれ10b,10c,…,10n）のバッファの内容は次式（10）で表わされる。また、この符号化器のバッファの内容は次式（11）のように書き換えることができる。各符号化器の伝送比は、伝送遅延がすべての符号化器に対してほぼ同一となるとともにバッファのアセンブリに平均して含まれるピクチャの数に相当するように計算する。Ｄが符号化器のアセンブリのグローバルなビットレートである場合には時間間隔△ｔ中に伝送されたビットの数は各符号化器によって伝送されたビットの数の関数として次式で示されるように規定することができる。目標は各バッファのピクチャの同一数をプリザーブするように各符号化器に対して伝送ビットレートを変調することである。δｔ_iを計算するために、次式(13) を考慮して式(12)を解くようにする。 τ₁＋δt₁＝τ₂＋δt₂＝...＝τ_n＋δt_n (13) 実際上、時間増分当たりの多数の符号化ビットの数の符号化器バッファ−復号化器バッファのプロフィールを表わすテーブルI buf[η]を各符号化器に用い、このテーブルをＦＩＦＯメモリ（先入先出）として管理し、これらテーブルの各素子によって時間増分中符号化されたビットの数を表わす。これらテーブルは、バッファの最大の大きさおよび最小の大きさに関連する限定を考慮に入れて各符号化器のビットレートの計算を行いオーバーフローおよびアンダーフローを防止するデータを含んでいる。打切り後式（12）は次式のように書換えられる。インデックスｐは次式（15）を数値的に解くことによって計算される。時間間隔△ｔ中各符号化器（１〜ｎ）のビットレートは次式のように書表すことができる。理論的には、インデックス値のポインターｋ_iは等しい。その理由はこれらポインターが前のステップで決定され、多数のセル△t/δτによりシフトされたインデックスｐに相当する。実際上、これらポインターは次の理由で一般的に相違する。（ａ）リアルビットレートは前のステップで計算されたビットレートｄ_iの概数値であり、従ってシフト（ｐ→ｋｉ）は△t/δτ厳密に等しくはない。（ｂ）ある条件では、式（15）に厳密に関連することは、復号化器のバッファのオーバーフローの危険性があり、従ってこの符号化器に対して最大の値ｐを課すことによってビットレートを一時的に制限する必要がある。（ｃ）制御ユニット（図６に示す）の符号化器10i への接続中、ポインターｋ_i は既に接続された符号化器のポインターから相違する。従って、各符号化器に対しビットレートの変化を決める原理を記載し、且つ各符号化器へのビットレートの配分の実際的なモデルを以下に示す。各符号化器に対し、テーブルの各素子はピクチャの各スライス（ここでは、スライス＝45マクロブロック）に対して用いられるビットの数を含むものと考えられ、“符号化器＋復号化器”バッファによって導入される遅延は280 ｍｓ、即ち、25ピクチャ／ｓのピクチャ周波数の７ピクチャである。テーブルは７×Ｎ素子を含み、Ｎはピクチャ当たりのスライスの総数である。ビットレートを計算し従ってピクチャ周波数、即ち、40ｍｓに相当する正規の時間間隔で修正する。式（15）によってグローバルビットレートＤ△t を含むインデックスｐの値、即ち、ｐおよびｐ＋１を決めることができる。Ｓ（ｐ）を式（15）の残りの数とすると、Ｓ（ｐ）≦Ｄ△ｔ≦Ｓ（ｐ＋１）。式（15）を変更し得る残数α（Ｓ（ｐ＋１）−Ｓ（ｐ）は次式のようになる。 α＝(D△t-S(p))/(S(p+1)-S(p)) (17) 式（16a）〜（16n）から得られた理論的なビットレートは次式のように表わすことができる。ここに、ｉ＝１〜ｎである。この場合には条件は次式で示すように変化する。次いで、この理論的なビットレートを固定長さのパケットによる伝送技術と比較し、各符号化器に伝送する。各伝送周期の終わりに、各符号化器により有効に伝送されたビットの数は、次の計算ステップに必要なポインターｋ_iの値を決める制御ユニットに通信される。復号化器バッファの内容の制御は次のように行う。各瞬時に、復号化器のバッファは最小で１つのピクチャを含む必要があり、これはポインターｋ_iを１つのピクチャに含まれるスライスの総数よりも常時高くする必要があることを意味する。従って次式が成立する。 ∀t k_i>N. (20) 原理的には、この条件は常時変更される。その理由は各符号化器に対して計算されるビットレートを、符号化器のバッファ、従って復号化器のバッファに含まれるピクチャの数がほぼ一定となるようにするからである。実行された実験に対して、バッファ復号化器は３ピクチャの平均内容を有する。主プロフィールＭＰＥＧ- ２復号化器のバッファは1835008 ビットの最大内容を有する。著しいビットレートに対して、３つのピクチャに相当するビットの数はこのリミットよりも大きい。復号化器のバッファの容量がオーバーフローするのを防止するために、式(15)による各符号化器のビットレートを次式で示す条件により計算する。これは、この条件が符号化器に対して最早繰返されない場合インデックスｐの増分が式（15）の解答中停止して次の低い値、即ち、ｐ_n＝ｐ_n−１に固定される。しかし、１つのピクチャは復号化器のバッファの容量よりも高い内容を有することはできない。この結果は各符号化器の瞬時ビットレートを制限することによって得ることができる。実際には平均ビットレートは自動的に作動する符号化器の最大ビットレートＤmax よりも低い値に保持する必要がある。各スライスでは仮想バッファを増分するビットの数はスライスに対する最大平均ビットレートに相当するビットの数よりも低くする必要がある。この条件を満足しない場合にはこの符号化器に課せられる量子化ステップはこのビットレートが増大する際に比例的に増大して再び許容し得るリミット内に置くようにする。本発明ビットレート制御方法の有効性を検証する観点で６つの符号化器に対して実行された実験では、各符号化器の伝送ビットレートの計算を一定の時間間隔で、即ち、本例では、40ｍｓ毎に同時に行った。図４および図５は、（ピクチャに表わされる）時間の関数として表わされる例えば符号化器10a のバッファのピクチャＮＩＢＣの数および80ｍｓ毎に計算される際の（10⁶が乗算された係数で表わされる）ビットレートＤＥＢＣをそれぞれ示す。バッファ（図４）の内容は本例では３．８および２．２ピクチャ間で構成され、その結果、対応する復号化器のバッファは３．８乃至２．２のピクチャを含み、これによりバッファによって導入される遅延を著しく、本例では０．２８sec の遅延を減少させることができた。この可能性は対話式の用とに特に興味あるものである。実際上、各バッファに含まれるピクチャの数の変化を最小とする目的の前述したようなグローバルなビットレート制御方法の利点は、バッファおよび符号化器のバッファおよび復号化器のバッファ間の著しいビットレート変動の最適な配分の管理を著しく確かなものにすることであり、これによって１つのピクチャの符号化および復号化間に存在する遅延を減少させることができる。図６は前述したところに従ってこの方法を実行し得る手段を示す。図６に示すビットレート制御を用いる符号化装置はＭＰＥＧ２型のＮ個の符号化器10a 〜10 n と、これら符号化器に関連する制御ユニット100 とを具える。この制御ユニット100 は各符号化器（接続20a 〜20n）から次の情報：ピクチャの周波数およびフォーマット（25または20Hz;1620マクロブロックに配列された720 画素×560 ラインのフォーマット）およびピクチャ群の特性（１つの群のピクチャの数、タイプＩの２つの画素間のタイプＰのピクチャの数、２つの非補間ピクチャ間のタイプＢの補間の数、各マクロブロックのアクティブまたは非アクティブキャラクタを示す各順次のピクチャのタイプＩ，ＰまたはＢ、各アクティブまたは非アクティブマクロブロックのビットの数、および各ピクチャのスタート時の符号化器のバッファの内容）の情報を受ける。また、符号化器および情報ユニット100 間には回路30a 〜30n をも設け、これら回路を用いて（例えば、本願人が先に出願したヨーロッパ特許出願公開EP-0 6 70 663に記載された決定方法に従って）各符号化されたピクチャの複雑性を決めるようにする。復帰接続部では、制御ユニット100 によって本発明制御方法が実行される際にこのユニットにより決められたビットレート（Ｄa,Ｄb,・・・,Ｄn）および量子化ステップ（Ｑa,Ｑb,・・・,Ｑn）を各符号化器に供給する。本発明は上述した例にのみ限定されるものではなく、要旨を逸脱しない範囲内で種々の変形や変更が可能である。特に、制御接続部(40a,40b,40c,・・・,40n)を各符号化器および制御ユニット100 間に設け、この制御接続部により符号化器のうちの１つを切り離して組合せよりも単独で作用させるようにするが、（ｎ−１）個の他の符号化器に対してはグローバルな制御方法のみを用いるようにする。

Claims

【特許請求の範囲】１．各々が個別のビデオ信号を並列に処理するＭＰＥＧ型のビデオ符号化器のアセンブリのビットレートを制御するに当たり、符号化すべきピクチャを、これらピクチャが任意の他のピクチャとは独立してフレーム間符号化モードに従うか、または他のフレーム間符号化または予測ピクチャに基づく単方向動き予測ピクチャに従うか、あるいは前のピクチャまたは続くピクチャに基づく双方向補間符号化モードに従うかに依存してそれぞれＩ，ＰまたはＢと称される微分タイプＴとするようにしたビットレート制御方法において、（ａ）平均量子化ステップによってピクチャを符号化するために用いられるビット数の積に等しい各所期のピクチャの“複雑性”を決めるステップと；（ｂ）各符号化器および各ピクチャに対し、同一のタイプＴの前のピクチャの複雑性に逆比例するとともに所期のピクチャが属するピクチャ群の全てのピクチャの複雑性の和に比例する係数を決めるステップと；（ｃ）所期のピクチャの各マクロブロックに対し、固定リアクション係数と、所定の時間間隔内に関連する符号化器により用いられるビットの数からグローバルビットレートＤに対し前記時間間隔内で伝送し得るビットの平均数を差し引くことにより複雑性に逆比例する係数の積に等しい仮想バッファの内容の積とによって決まる量子化ステップを計算するステップトとを具えるようにしたことを特徴とするビットレート制御方法。２．前記複雑性は前記ピクチャを符号化するビットＳj の数の制御Ｘj に比例し、このピクチャによって所期のマクロブロックがこのピクチャに対する量子化ステップの平均値Ｑj により関連させるようにしたことを特徴とする請求項１に記載のビットレート制御方法。３．前記複雑性はピクチャをプレシーディングするピクチャを符号化するビットＳj の数の制御Ｘj に比例させ、これにより前記所期のマクロブロックが前記前のピクチャに対する量子化ステップの平均値Ｑに関連するようにしたことを特徴とする請求項１に記載のビットレート制御方法。４．定数因子による乗算によって符号化器の任意の１つの品質を変調するステップを更に具えるこおとを特徴とする請求項２および３の何れかの項に記載のビットレート制御方法。５．前記復号器の任意の１つの品質を特定のエネルギーの関数として適応変調するステップを更に具えることを特徴とする請求項２〜４の何れかの項に記載のビットレート制御方法。６．各々が個別のビデオ信号を並列に処理するＭＰＥＧ型のビデオ符号化器のアセンブリのビットレートを制御するに当たり、符号化すべきピクチャを、これらピクチャが任意の他のピクチャとは独立してフレーム間符号化モードに従うか、または他のフレーム間符号化または予測ピクチャに基づく単方向動き予測ピクチャに従うか、あるいは前のピクチャまたは続くピクチャに基づく双方向補間符号化モードに従うかに依存してそれぞれＩ，ＰまたはＢと称される微分タイプＴとするようにしたビットレート制御装置において、（ａ）各符号化器の出力側に、平均量子化ステップによってピクチャを符号化するために用いられるビット数の積に等しい各所期のピクチャの複雑性を決める回路と；（ｂ）各符号化器および各ピクチャに対し、同一のタイプＴの前のピクチャの複雑性に逆比例するとともに所期のピクチャが属するピクチャ群の全てのピクチャの複雑性の和に比例する係数を決めるとともに、所期のピクチャの各マクロブロックに対し、固定リアクション係数と、所定の時間間隔内に関連する符号化器が用いるビットの数からグローバルビットレートＤに対し前記時間間隔内で伝送し得るビットの平均数を差し引くことにより複雑性に逆比例する係数の積に等しい仮想バッファの内容の積とによって決まる量子化ステップを計算する回路ユニットと；を具えことを特徴とするビットレート制御装置。