JPH10508170A - 連想メモリを使用するｌｚｗデータ圧縮 - Google Patents

Abstract

(57)【要約】 連想メモリ（１１）を利用してＬＺＷデータ圧縮を実行する。メモリのそれぞれのロケーションはプレフィクス・コード・フィールド（１２）および文字フィールド（１３）を含む。コード・フィールド（２１）および文字フィールド（２２）を含むレジスタ（２０）は、メモリのロケーションと連想的に比較され、それらのマッチが存在するかどうかを決定する。マッチが見付かった場合は、そのマッチのアドレス（１４）がレジスタのコード・フィールドに挿入され、次の入力文字がその文字フィールドに挿入される。レジスタのコード・フィールド内に存在するコードは、ストリングの圧縮されたコードとして送出（３４）され、レジスタの内容はメモリの次に空のロケーション内に書き込まれる。次のサイクルは、レジスタのコード・フィールドをヌルにすることによって開始され、さらに上記のステップを繰り返す。

Description

【発明の詳細な説明】 連想メモリを使用するＬＺＷデータ圧縮 本発明の背景 １．関連する技術分野 本発明は、データ圧縮(compression)および復元(decompression)に関する。 ２．従来技術の説明 ＬＺＷは、至るところで普及しているデータを圧縮および復元（展開または伸 張）するためのプロセスであり、たとえばモデム通信用のCCITT V.42bis標準な どのアプリケーションにおいて、利用されている。ＬＺＷは、１９８５年１２月 １０日にテリー・エー・ウェルチ(Terry A．Welch)に対して発行された合衆国特 許第4,558,302号「高速データ圧縮および復元装置および方法」に説明されてい る。前記特許第4,558,302号は、ここで参照することにより本明細書の一部を構 成するものとなし、および本発明の譲受人に対して譲渡されている。 ＬＺＷデータ圧縮は、辞書を利用するが、これは、入力内で見つかったデータ 字(character「文字」)のストリング(string「文字列」)をストアして、入力ス トリームを辞書にストアされたストリングと比較して入力ストリームを検索して 、これと最長マッチ(match)するものを調べて決定するためである。伝統的には 、データ圧縮辞書は、ランダム・アクセス・メモリ（ＲＡＭ）ストレージ内に実 装されている。ウェルチは前記特許第4,558,302号（第５２滴、第３０〜３４行 目）において、コンテント・アドレッサブル(content-addressable「内容からア ドレスを得ることができる」)な、つまり、連想メモリをRAMのかわりに利用する ことができ、これは制御の複雑さを減少させるだろうと示唆している。しかし、 ウェルチはこれを達成するための方法については何ら説明しなかった。従来技術 においてＬＺＷ圧縮アルゴリズムの連想メモリ実装が今までに提供されたことは ないと信じられる。 一方、１９８２年１２月２８日にクラウス・イー・ホルツ(Klaus E．Holtz)に 対して発行された合衆国特許第4,366,551号「連想メモリ検索システム」は、連 想メモリを使用したストレージおよび検索システムを開示する。しかし、前記特 許第4,366,551号は、ＬＺＷアルゴリズムの連想メモリ実装について開示も示唆 もしなかった。前記特許第4,366,551号は、前記特許4,558,302号の再審査におい て引用され、そして克服されて、１９９４年１月４日に発行された再審査証明書 B 4,558,302号となっている。 本発明の概要 データ文字信号のストリームは、圧縮されたコード信号のストリーム内へ圧縮 されるが、これは、プレフィクス(prefix)コードを保持するレジスタ(register) の内容、つまり文字ペアを、プレフィクス・コードをストアする連想メモリの内 容、つまり複数の文字ペアと比較することによって行う。レジスタの文字部は逐 次的にデータ文字信号を保持するが、これは、データ文字信号の入力ストリーム から吸収(absorb)されたときに行われる。比較結果がヒット(hit)になった場合 は、ヒット・アドレスがレジスタ内のプレフィクス・コードに対して置換され、 次のデータ文字信号がレジスタ内の文字に対して置換される。このプロセスは、 ミス(miss)が発生するまで繰り返されるが、ミスが発生したときに、レジスタ内 のプレフィクス・コードは圧縮されたコード信号として送出される。アドレス・ カウンタは連想メモリ内の次に利用できる空の場所のアドレスを提供する。レジ スタの内容はこの場所にストアされ、アドレス・カウンタがインクリメント(inc rement「１増やす」)される。 図面の簡単な説明 図１は、本発明にしたがって実装されたデータ圧縮部(compressor)の説明ブロ ック図である。 図２は、図１の出力を復元するためのデータ復元部(decompressor)の説明ブ ロック図である。 好適実施形態の説明 本願発明の実施形態は、すべての単一の文字ストリングを含むように初期化さ れた辞書と、ヌル・ストリングのみを含むように初期化された辞書とのいずれの 辞書とでも動作させることができる。単一の文字ストリングで初期化された実施 形態を、まず説明する。 図１を参照するに、本発明にしたがって構成されたデータ圧縮部１０が図示さ れている。データ圧縮部１０は、コンテント・アドレッサブルなメモリ１１を含 み、このメモリは、Ｎ個のロケーションであってそれぞれがプレフィクス・コー ドをストアするためのフィールド１２と、一つの文字をストアするためのフィー ルド１３を有するロケーションを有する。メモリ１１は、さらに、メモリ・ロケ ーションのアドレスを示すためのアドレス・セクション１４を含む。 圧縮部１０は、［Ａ］個の文字を有するアルファベットにわたるデータ文字信 号のストリームを圧縮する。たとえば、ASCIIコード化された表現においては、 アルファベット・サイズは２５６が利用される。圧縮部１０の単一の文字ストリ ングで初期化された実施形態においては、メモリ１１のうち最初の［Ａ］個のロ ケーションが［Ａ］個の単一の文字ストリングを含むように初期化されている。 単一の文字ストリングをストアしているロケーションのフィールド１２内のプレ フィクス・コードは、ゼロにセットされ、そのフィールド１３はその文字をバイ ナリ形式でストアする。たとえば、ASCIIコードでは、文字フィールド１３は８ ビット幅である。プレフィクス・コード・フィールド１２は、メモリ１１のＮ個 のロケーションを収容するのに十分なビット数を有する。 メモリ１１のロケーションのうち、ロケーション［Ａ］＋１から始まるものは 、その文字フィールド１３のすべてが、上記アルファベットの文字のいずれとも 認識されない任意のビット・パターンへリセットされるよう初期化される。 データ圧縮部１０は、さらに、コードをストアするためのフィールド２１と、 文字をストアするためのフィールド２２とを有するレジスタ２０を含む。メモリ １１は、連想モード、つまり、読み出しモードで動作することがあるが、このと きは、レジスタ２０の内容はメモリ１１の内容と比較される。この動作は、参照 番号２３によって示されている。レジスタ２０の内容がメモリ１１内のあるロケ ーションの内容とマッチする場合は、「ヒット」信号がヒット／ミス出力２４に 示される。そのヒットが見つかったロケーションのアドレスは、出力２５上のア ドレス・セクション１４から提供される。出力２５はレジスタ２０のコード・フ ィールド２１への入力を提供する。レジスタ２０の内容がメモリ１１内に見つか らなかった場合は、「ミス」が出力２４に示される。 メモリ１１は、書き込みモードで動作することもあるが、このときは、レジス タ２０のコード・フィールド２１および文字フィールド２２の内容が、それぞれ 、メモリ１１のアドレス入力２６によってアドレスされたロケーションのプレフ ィクス・コード・フィールド１２および文字フィールド１３内へ書き込まれる。 メモリ・アドレスは、アドレス・カウンタ３１からのアドレス入力に提供される 。コードおよび文字のメモリ１１に対する書き込みモードでの入力は、それぞれ 参照番号２７および２８に示される。メモリ１１の書き込み／読み出しモードは 、入力３０によって選択される。 圧縮される文字の入力データ・ストリームは、入力３２において、入力データ ・レジスタ３３を通じてレジスタ２０の文字フィールド２２へ供給される。デー タ圧縮部１０の圧縮されたコードは、出力ブロック３４を通じてレジスタ２０の コード・フィールド２１から提供される。ヌル・コード入力４０は、レジスタ２ ０のコード・フィールド２１をゼロにするために利用される。 制御ロジック(logic「論理回路」)４１は、４２において示されているように 、データ圧縮部１０のコンポーネントのすべてに入力を提供する。制御ロジック ４１は、メモリ出力２４上のヒット／ミス信号を受信して書き込み／読み出し信 号をメモリ１１へメモリ入力３０を経由して提供する。 データ圧縮部１０の単一の文字ストリングで初期化された実施形態における動 作においては、メモリ１１の最初の［Ａ］個のロケーションがすべてのありうる 単一の文字ストリングをストアするよう初期化される。これらの初期化されたロ ケーションにおいては、プレフィクス・コード・フィールド１２はゼロへセット され、文字フィールド１３は、該アルファベットのそれぞれの文字のバイナリ表 現へセットされる。アドレス・カウンタ３１は［Ａ］＋１へセットされる。圧縮 される入力文字ストリームは、入力３２に供給され、入力データ・レジスタ３３ 内にバッファされる。 データ圧縮部１０のサイクルは以下のようにして行われる。 レジスタ２０のコード・フィールド２１は、ヌル・コード４０によってゼロ化 される。文字フィールド２２は、前のサイクルにおいて出力２４に「ミス」表示 を出力することとなった文字をストアする。しかし、データ圧縮部１０が最初の サイクルを開始する場合は、入力ストリームの最初の文字が入力データ・レジス タ３３から文字フィールド２２内へ置かれる。 制御ロジック４１は、メモリ１１を入力３３経由で制御して、連想モードで動 作する。レジスタ２０の内容は経路２３を介してメモリ１１の内容と比較され、 その場所がわかった場合は、「ヒット」が制御ロジック４１への出力２４にレジ スタ(register「登録」)される。「ヒット」が発生したアドレスが、レジスタ２ ０のコード・フィールド内へロードされ、次の入力文字がキャラクタ・フィール ド２２へロードされる。この手続きは、制御ロジック４１への出力２４に「ミス 」がレジスタされるまで繰り返す。これが発生したときは、レジスタ２０のフィ ールド２１に入っている(resident)コードは、出力ブロック３４を通じてこのサ イクルの圧縮されたコード出力として提供される。 ついで、制御ロジック４１は、メモリ１１を制御して、制御入力３０を介して 書き込みモードで動作して、入力２７からのコードと入力２８からの文字を、ア ドレス・カウンタ３１によってアドレスされるロケーションのプレフィクス・コ ード・フィールド１２および文字フィールド１３内へ書き込む。次に、アドレス ・カウンタ３１は１だけ増加され、コード・フィールド２１はヌル・コード４０ を通じてゼロ化される。 ついで、圧縮サイクルは完了し、データ圧縮部１０は次のサイクルを実行する 準備ができる。 制御ロジック４１は、データ圧縮部１０のブロックのすべてに対する制御信号 を提供して、上記の動作を制御する。制御ロジック４１は、従来通りの状態機 械ないし状態遷移機械(state machine)によって好都合に実装することができる 。 上記の動作のサイクルによって、入力ストリーム内の文字の入力ストリングは 、データ圧縮部１０によって吸収され、その入力の最大長マッチが達成されるま でメモリ１１の内容と比較される。この最大長マッチのプレフィクス・コードが 出力され、メモリは、入力ストリームの次に続く文字によって拡張(extend)され た最大長マッチを備えるメモリ１１内の拡張されたストリングをストアすること によって、更新される。 このように、データ圧縮部１０は、ＬＺＷ圧縮を実行するが、その際にこの種 の圧縮に通常はつきもののＲＡＭ検索オーバヘッドが必要ない。そのかわりに、 レジスタ２０の内容の、メモリ１１の内容とのコンテント・アドレッサブル比較 が実行される。 図２を参照するに、図１のデータ圧縮部１０の圧縮されたコード出力を復元す るためのデータ復元部５０が図示されている。データ復元部５０は、図１の出力 ブロック３４からの圧縮されたコード出力を受信して、対応するデータ文字のス トリームを復元(recover)する。復元部５０は上述した前記特許第4,558,302号と 同様の方法でＲＡＭ５１を利用する。復元部５０は、前記特許第4,558,302号の 図５と類似した形態で構成され、動作する。 圧縮されたコードは、入力５２において受信され、入力コード・レジスタ５３ 内に保持される。レジスタ５３からの入力コードは、ＲＡＭアドレス・レジスタ ５４へ供給されて、ＲＡＭアドレス・レジスタ５４内の圧縮されたコードによっ て表現されるロケーションのＲＡＭ５１にアクセスする。ＲＡＭ５１の各ロケー ションは、プレフィクス・コード・フィールド５５および文字フィールド５６を 含む。 図１を参照して上で説明した方法と同様の方法で、ＲＡＭ５１は単一の文字ス トリングのすべてを含むように初期化される。このように、ＲＡＭ５１の最初の ［Ａ］個のロケーションが初期化され、そのプレフィクス・コード・フィールド ５５はゼロをストアし、その文字フィールド５６はアルファベットのそれぞれの 文字のバイナリ表現をストアする。 復元部５０は、アドレス・カウンタ６０も含むが、これは圧縮動作の開始時に ［Ａ］＋１へ初期化される。アドレス・カウンタ６０の出力は、ＲＡＭ５１へア クセスするためのＲＡＭアドレス・レジスタ５４への入力を提供する。ＲＡＭ５ １は、図１のコンテント・アドレッサブル・メモリ１１のＮ個のロケーションに 対応するＮ個のロケーションを含む。 ＲＡＭ５１は、文字のストリングが復元されつつあるときは読み出しモードで 動作され、ＲＡＭ５１が更新されているときは書き込みモードで動作される。読 み出しモードにおいては、ＲＡＭアドレス・レジスタ５４によってアクセスされ るロケーション内のプレフィクス・コードは、経路６１に供給され、アクセスさ れたロケーションからの文字はプッシュダウン(pushdown)スタック６２へ経路６ ３を介して供給される。経路６１上のプレフィクス・コードは、ＲＡＭアドレス ・レジスタ５４へ入力として供給される。スタック６２は、復元されたストリン グの文字を保持するために利用されるが、これらは出力６４に順次にポップ・ア ウト(pop out)される。 ＲＡＭ５１の書き込みモードにおいては、前コード・レジスタ(prior code re gister)７０から提供されたコードが、経路７１を介して、ＲＡＭアクセス・レ ジスタ５４によってアクセスされるロケーションのプレフィクス・フィールド５ ５内へ書き込まれる。スタック６２は、文字を入力７２を介して提供するが、こ れはこのアクセスされるロケーションの文字フィールド内へ書き込むためである 。復元サイクルが完了するときに、入力コード・レジスタ５３内のコードは前コ ード・レジスタ７０へ転送される。 復元部５０は、制御ロジック７３をさらに含んで、参照番号７４で示すように 、復元部５０のコンポーネントのすべてへの入力を制御する。ゼロ検出部７５は 、ＲＡＭ５１のプレフィクス・コード出力６１がゼロになるときを検出し、この 表示を制御ロジック７３へ経路７６を介して提供する。 「例外的な場合」の処理を説明するために、復元部５０は比較部80を含むが、 これは、入力コード・レジスタ５３内のコードをアドレス・カウンタ６０の内容 と比較して、これらの量が等しいときに、制御ロジック７３へ経路８１を介して その表示を提供する。 動作にあたって、復元部５０は復元サイクルを、入力５２において受信された 各圧縮されたコードに対して実行し、出力６４にこのコードに対応する文字スト リングを出力する。復元サイクルは通常は以下のように行われる。 レジスタ５３の入力コードがＲＡＭアドレス・レジスタ５４へ供給されてＲＡ Ｍ５１へアクセスする。制御ロジック７３は、ＲＡＭ５１を読み出しモードへ制 御する。アクセスされたロケーション内にストアされた文字は、出力６３上へ読 み出され、スタック６２内にプッシュされる。アクセスされたロケーションから のプレフィクス・コードは出力６１へ読み出され、ＲＡＭアドレス・レジスタ５ ４へ供給されて、次にアクセスされるロケーションをアドレスする。このプロセ スは、読み出しプレフィクス・コードがゼロであることをゼロ検出部７５が検出 するまで続く。このこと、つまりゼロであることの検出が生起すると、スタック ６２内へプッシュされた文字のストリングが逆の順序で出力６４にポップ・アウ トされ、入力５２で受信された圧縮されたコードに対応する復元されたストリン グを提供する。 ついで、制御ロジック７３はＲＡＭ５１を書き込みモードヘ制御して前コード ・レジスタ７０の内容をアドレス・カウンタ６０によってアクセスされるＲＡＭ ロケーション内へ書き込む。スタック６２のトップにある文字は、このアクセス されたロケーションの文字フィールド５６内へ、スタック出力７２を介して書き 込まれる。文字フィールド５６内へ書き込まれた文字は、現在復元されているス トリングの最初の文字であり、および、ストアされている拡張されたストリング の拡張文字(extension character)である。 復元サイクルの最後において、アドレス・カウンタ６０は１だけ増加され、入 力コード・レジスタ５３内のコードは前コード・レジスタ７０へ転送される。そ して、復元部５０は次のコードを受信する準備ができることになる。 復元部５０の最初のサイクルにおいて、書き込み動作は実行されないが、これ は、この時点では前コードが前コード・レジスタ７０内にないからである。これ に加えて、アドレス・カウンタ６０は、このサイクルでは１だけ増加する処理は 行われない。 「例外的な場合」が発生するのは、図１の圧縮部が以前の圧縮サイクルにおい てストアされたストリングのコードを出力するときである。この場合に復元部に よって受信される圧縮されたコードは認識されないが、これは、復元部は、まだ それまでのところでは、このストリングをストアしていないからである。例外的 な場合が発生するのは、レジスタ５３内に受信された圧縮された入力コードが、 アドレス・カウンタ６０の内容と等しいときである。 例外的な場合の処理は、その後、以下のように実行される。前コード・レジス タ７０内のコードは、ＲＡＭアドレス・レジスタ５４へ経路９０を介して転送さ れる。スタック６２は、前記特許第4,558,302号で説明されている種類のもので あるが、これは、スタックからポップされた最後の文字がトップ・スタック・レ ジスタ内にそのまま入っているものである。通常の処理においては、この文字は 拡張文字を提供し、この後に文字が入力６３で受信されたときに上書きされる。 例外的な場合の処理においては、この文字はスタックにプッシュされ、その後に 、そのときにＲＡＭアドレス・レジスタ５４内に入っているコードから復元され た文字が続く。このストリングは、その後、スタック６２からポップされ、復元 されたストリングを出力６４に提供する。アドレス・カウンタ６０は、この時点 でＲＡＭ５１をＲＡＭアドレス・レジスタ５４を介してアクセスしており、この 時点にスタック６２のトップにある文字はアクセスされたロケーションの文字フ ィールドへ書き込まれる。この時点に前コード・レジスタ７０内にあるコードは 、そのプレフィクス・コード・フィールド５５内に書き込まれる。入力コード・ レジスタ５３内のコードは、その後、前コード・レジスタ７０へ転送され、アド レス・カウンタ６０は１だけ増加されて、例外的な場合のサイクルは完了する。 前述したところからわかるように、前記特許第4,558,302号において説明され ているのと同様の方法で、ストリングが逆の順序でＲＡＭ５１から入力コードに 対する応答において復元されることである。スタック６２を用いて、復元された ストリングの順序を逆の順序にして、正しい順序の文字を提供する。 本発明の上記の実施形態は、図１のメモリ１１および図２のＲＡＭ５１をすべ ての単一の文字のストリングで初期化するとして説明されている。本発明は、ヌ ル・ストリングで初期化される実施形態に対しても適用できることがわかる。こ のような実施形態においては、全メモリ１１および５１がクリアされ、アドレス ・カウンタ３１および６０は１（ユニティ）のカウントから始まる。ある文字に 初めて出会ったときは、その文字は圧縮されないまま転送されるので、復元部は 圧縮部との同期を維持することができる点を除いて、処理は以前に説明したもの と同様の方法で行われる。これは、圧縮部１０がゼロ・コードに続いて復元部５ ０によって認識されかつ復元される文字を転送することによって、達成すること ができる。この実施形態においては、ゼロ・コードが入力コード・レジスタ５３ においてゼロ検出部によって検出される。 このゼロ・コードおよび文字の転送は、レジスタ２０の文字フィールド２２か ら出力ブロック３４への経路で達成される。出力ブロック３４は、レジスタ２０ のフィールド２１からのゼロ・コードとフィールド２２からの文字をアセンブル して、その出力の送出を行う。さらに、図２の入力コード・レジスタ５３を変更 して、単一の文字をスタック６２を介して出力６４へ送出することができる。こ の文字は、ＲＡＭ５１内へゼロ・プレフィクス・コードとともにストアされるこ とになる。アドレス・カウンタ６０を適切にインクリメントして、前述した単一 の文字のストリングで初期化された実施形態とのこれらの差異を調節することが できる。 上述した実施形態は、ソフトウェア、ファームウェア、ロジック(logic、「論 理回路」）、ハードウェア等あるいはこれらの組み合わせの形で実現することが できる。 本発明をその好適実施形態について説明してきたが、使用された用語は説明の ための用語であって、限定するための用語ではないこと、および、添付した請求 の範囲内での変更が、本発明の真の範囲と精神のより広い態様において可能であ ること、が理解されるべきである。

───────────────────────────────────────────────────── フロントページの続き (81)指定国 ＥＰ(ＡＴ，ＢＥ，ＣＨ，ＤＥ， ＤＫ，ＥＳ，ＦＲ，ＧＢ，ＧＲ，ＩＥ，ＩＴ，ＬＵ，Ｍ Ｃ，ＮＬ，ＰＴ，ＳＥ)，ＯＡ(ＢＦ，ＢＪ，ＣＦ，ＣＧ ，ＣＩ，ＣＭ，ＧＡ，ＧＮ，ＭＬ，ＭＲ，ＮＥ，ＳＮ， ＴＤ，ＴＧ)，ＡＰ(ＫＥ，ＬＳ，ＭＷ，ＳＤ，ＳＺ，Ｕ Ｇ)，ＡＭ，ＡＴ，ＡＵ，ＢＢ，ＢＧ，ＢＲ，ＢＹ，Ｃ Ａ，ＣＨ，ＣＮ，ＣＺ，ＤＥ，ＤＫ，ＥＥ，ＥＳ，ＦＩ ，ＧＢ，ＧＥ，ＨＵ，ＩＳ，ＪＰ，ＫＥ，ＫＧ，ＫＰ， ＫＲ，ＫＺ，ＬＫ，ＬＲ，ＬＴ，ＬＵ，ＬＶ，ＭＤ，Ｍ Ｇ，ＭＮ，ＭＷ，ＭＸ，ＮＯ，ＮＺ，ＰＬ，ＰＴ，ＲＯ ，ＲＵ，ＳＤ，ＳＥ，ＳＧ，ＳＩ，ＳＫ，ＴＪ，ＴＭ， ＴＴ，ＵＡ，ＵＧ，ＵＺ，ＶＮ

Claims (1)

1. 【特許請求の範囲】 １．データ文字信号の入力ストリームを圧縮されたコード信号のストリームに圧 縮し、前記データ文字信号は［Ａ］個の文字を含むデータ文字信号のアルファベ ットに属するデータ圧縮方法であって、 （ａ）複数のロケーションを有し、データ文字信号のストリングをストアする 連想メモリを利用するステップであって、各ロケーションはプレフィクス・コー ド・フィールドおよび文字フィールドを有し、各ロケーションはそれに関連付け られたアドレスを有し、該アドレスはストアされたストリングに対する圧縮され たコード信号を提供するステップと、 （ｂ）前記メモリの［Ａ］個のロケーションのプレフィクス・コード・フィー ルドをヌルにすることによって前記メモリを初期化して前記アルファベットの［ Ａ］個の単一文字ストリングを含むようにし、および前記アルファベットのデー タ文字信号を前記［Ａ］個のロケーションの文字フィールドにそれぞれ挿入する ステップと、 （ｃ）コード・フィールドおよび文字フィールドを有するレジスタを利用する ステップと、 （ｄ）前記レジスタの前記コード・フィールドをヌルにし、および入力データ 文字を前記レジスタの前記文字フィールドに挿入するステップと、 （ｅ）前記レジスタの内容を前記メモリのロケーションの内容と連想的に比較 してそのマッチを決定するステップと、 （ｆ）当該マッチが決定された場合は、当該マッチされたロケーションに対応 付けられたアドレスを前記レジスタの前記コード・フィールドに挿入し、および 、前記入力ストリームの次のデータ文字を前記レジスタの前記文字フィールドに 挿入するステップと、 （ｇ）ステップ（ｅ）および（ｆ）をマッチが決定されなくなるまで繰り返し 、それにより前記入力ストリームとマッチする前記メモリ中の最大長のストアさ れたストリングを見付け出すステップと、 （ｈ）ステップ（ｅ）においてマッチが決定されなくなったときに、前記レジ スタのコード・フィールドの内容を圧縮されたコード信号として提供し、それに より前記最大長マッチのストアされたストリングの圧縮されたコード信号を提供 するステップと、 （ｉ）前記レジスタの前記コード・フィールドおよび前記文字フィールドの内 容を、それぞれ、前記メモリ内の次に空のロケーシヨンのプレフィクス・コード ・フィールドおよび文字フィールドへ書き込み、それにより前記入力ストリーム 中の次に続くデータ文字信号により拡張された前記最大長マッチのストアされた ストリングを有する拡張ストリングを前記メモリに挿入し、前記次に空のロケー ションのアドレスにより前記メモリに挿入された前記拡張されたストリングに対 する圧縮コード信号を提供するステップと、 （ｊ）前記レジスタの前記コード・フィールドをヌルにするステップと、 （ｋ）圧縮に供されるデータ文字信号の入力ストリームがなくなるまでステッ プ（ｅ）から（ｊ）を繰り返すステップと を具えたことを特徴とするデータ圧縮方法。 ２．請求項１に記載の方法であって、前記メモリの順次の空のロケーションにア クセスするための順次のアドレスを割り当ててステップ（ｉ）の前記次に空のロ ケーションを提供し、前記順次のアドレスは［Ａ］＋１よりはじまるステップを さらに具えたことを特徴とする方法。 ３．請求項１に記載の方法であって、 前記初期化ステップは、 前記［Ａ］個のロケーションを除く前記メモリのロケーションの文字フ ィールドに、前記アルファベットのデータ文字信号のうちのひとつとして認識さ れない任意のビット・パターンを挿入するステップ をさらに具えたことを特徴とする方法。 ４．請求項１に記載の方法であって、前記圧縮コード信号の前記ストリームを復 元して当該圧縮コード信号に対応する入力データ文字信号の前記ストリームを復 元するデータ復元方法をさらに具え、以下のステップ（ｏ）から（ｙ）は復元サ イクルを具え、前記データ復元方法は、 （ｌ）データ文字信号のストリングをストアする複数のロケーションを有する 復元メモリを利用するステップであって、各ロケーションはプレフィクス・コー ド・フィールドおよび文字フィールドを有し、各ロケーションはそれに関連付け られたアドレスを有し、該アドレスは前記復元メモリにストアされたストリング に対する圧縮コード信号を提供するステップと、 （ｍ）前記復元メモリの［Ａ］個のロケーションのプレフィクス・コード・フ ィールドをヌルにすることによって前記復元メモリを初期化して前記アルファベ ットの［Ａ］個の単一文字ストリングを含むようにし、および前記アルファベッ トのデータ文字信号を前記［Ａ］個のロケーションの文字フィールドにそれぞれ 挿入するステップと、 （ｎ）前記復元メモリの前記ロケーションにアクセスするためのアドレス・レ ジスタを利用するステップと、 （ｏ）圧縮コード信号を入力コード・レジスタに受信するステップと、 （ｐ）前記入力コード・レジスタの内容を前記アドレス・レジスタに転送する ステップと、 （ｑ）現在の復元サイクルに先立つ復元サイクルにおいて受信した圧縮コード 信号を保持する前コード・レジスタを利用するステップと、 （ｒ）前記アドレス・レジスタの内容に対応する、前記復元メモリのロケーシ ョンにアクセスするステップと、 （ｓ）アクセスされたロケーションの文字フィールドの内容をスタックに挿入 して、アクセスされたロケーションの文字フィールドにおけるデータ文字信号を 前記スタックに挿入するステップと、 （ｔ）アクセスされたロケーションのプレフィクス・コード・フィールドの内 容を前記アドレス・レジスタに挿入するステップと、 （ｕ）前記アドレス・レジスタの内容がヌルになるまで、ステップ（ｒ）から （ｔ）までを繰返して、受信した圧縮コード信号に対応するデータ文字信号を前 記スタックに挿入するステップと、 （ｖ）次に空のロケーションのアドレスを前記アドレス・レジスタに挿入する ステップと、 （ｗ）前記アドレス・レジスタによってアクセスされた前記復元メモリのロケ ーションのそれぞれのプレフィクス・コード・フィールドおよび文字フィールド に更新プレフィクス・コードおよび更新文字を書き込み、前記前コード・レジス タにより更新プレフィクス・コードを供給し、前記スタックに挿入された最後の データ文字信号により更新文字を供給し、それにより前記連想メモリに挿入され た拡張ストリングに対応する拡張ストリングを前記復元メモリに挿入し、前記次 に空のロケーションのアドレスにより、前記復元メモリに挿入された前記拡張ス トリングに対する圧縮コード信号を提供するステップと、 （ｘ）前記スタックの内容を出力して、受信した圧縮コード信号に対応するデ ータ文字信号のストリングを復元するステップと、 （ｙ）前記入力コード・レジスタに受信された圧縮コード信号を前記前コード ・レジスタに転送するステップと、 （ｚ）復元に供される圧縮コード信号のストリームがなくなるまでステップ（ ｏ）から（ｙ）を繰り返すステップと を具えたことを特徴とする方法。 ５．請求項４に記載の方法であって、前記復元メモリの順次の空のロケーション にアクセスするための順次のアドレスを割り当てて、ステップ（ｖ）の前記次に 空のロケーションを提供し、前記順次の空のロケーション［Ａ］＋１よりはじま ることを特徴とする方法。 ６．請求項４に記載の方法であって、前記出力するステップは、データ文字信号 が前記スタックに挿入された順序とは逆の順序で前記スタックからデータ文字信 号を出力するステップを具えたことを特徴とする方法。 ７．請求項４に記載の方法であって、前記データ復元方法は、受信した圧縮コー ド信号が前記復元メモリにストアされている対応するストリングをもたず、それ により受信した圧縮コード信号は認識されないときに呼び出される例外処理方法 を有し、該例外処理方法は、 前記更新文字により拡張された前記前コード・レジスタにおける圧縮コード信 号に対応するストリングを有する例外拡張ストリングを生成するステップと、 前記例外拡張ストリングを出力して、前記認識されていない圧縮コード信号に 対応するストリングを出力するステップと、 前記例外拡張ストリングを前記復元メモリにストアし、前記認識されていない 圧縮コード信号により前記ストアされている例外拡張ストリングに対応する圧縮 コード信号を提供するステップとを具えたことを特徴とする方法。 ８．請求項７に記載の方法であって、前記例外処理方法は、 前記更新文字を前記スタックに挿入するステップと、 前記前コード・レジスタの内容を前記アドレス・レジスタに転送するステップ と、 ステップ（ｒ）から（ｘ）を実行し、それにより前記例外拡張ストリングを生 成し、前記例外拡張ストリングを出力し、前記例外拡張ストリングに対する前記 認識されていない圧縮コード信号を提供するステップ（ｖ）のアドレスで前記復 元メモリに前記例外拡張ストリングをストアするステップと、 ステップ（ｙ）を以て前記復元方法を継続するステップと を具えたことを特徴とする方法。 ９．請求項８に記載の方法であって、 ステップ（ｅ）から（ｊ）は圧縮サイクルを有し、および 前記圧縮方法は、先の圧縮サイクルを実行するのに続いて現在の圧縮サイクル を実行することを含み、現在の圧縮サイクルにおける前記圧縮方法により、先の 圧縮サイクルのステップ（ｉ）において前記連想メモリに挿入された拡張ストリ ングの圧縮コード信号を提供するときに、前記圧縮方法によって前記認識されて いない圧縮コード信号を提供することを特徴とする方法。 １０．請求項８に記載の方法であって、 前記復元メモリの順次の空のロケーションにアクセスするための順次のアドレ スを割り当てるアドレス・カウンタを利用して、ステップ（ｖ）の前記次に空の ロケーションのアドレスを提供し、前記順次の空のロケーションは［Ａ］＋１よ りはじまるステップと、 前記入力コード・レジスタにおける受信した圧縮コード信号と前記アドレス・ カウンタの内容との間の比較に応じて前記例外処理方法を呼び出すステップと をさらに具えたことを特徴とする方法。 １１．データ文字信号の入力ストリームを圧縮されたコード信号のストリームに 圧縮し、前記データ文字信号は［Ａ］個の文字を含むデータ文字信号のアルファ ベットに属するデータ圧縮装置であって、 （ａ）複数のロケーションを有し、データ文字信号のストリングをストアする 連想メモリであって、各ロケーションはプレフィクス・コード・フィールドおよ び文字フィールドを有し、各ロケーションはそれに関連付けられたアドレスを有 し、該アドレスはストアされたストリングに対する圧縮されたコード信号を提供 する連想メモリと、 （ｂ）前記メモリの［Ａ］個のロケーションのプレフィクス・コード・フィー ルドをヌルにすることによって前記メモリを初期化して前記アルファベットの［ Ａ］個の単一文字ストリングを含むようにし、および前記アルファベットのデー タ文字信号を前記［Ａ］個のロケーションの文字フィールドにそれぞれ挿入する 手段と、 （ｃ）コード・フィールドおよび文字フィールドを有するレジスタと、 （ｄ）前記レジスタの前記コード・フィールドをヌルにし、および入力データ 文字を前記レジスタの前記文字フィールドに挿入する手段と、 （ｅ）前記メモリおよび前記メモリを作動させる前記レジスタに結合され、前 記レジスタの内容を前記メモリのロケーションの内容と連想的に比較してそのマ ッチを決定する制御手段と、 （ｆ）前記制御手段は、当該マッチが決定された場合は、当該マッチされたロ ケーションに関連付けられたアドレスを前記レジスタの前記コード・フィールド に挿入し、および、前記入力ストリームの次のデータ文字を前記レジスタの前記 文字フィールドに挿入するように動作することと、 （ｇ）前記制御手段は、ステップ（ｅ）および（ｆ）を、マッチが決定されな くなるまで繰り返すように動作し、それにより前記入力ストリームとマッチする 前記メモリ中の最大長のストアされたストリングを見付け出すことと、 （ｈ）前記制御手段は、ステップ（ｅ）においてマッチが決定されなくなった ときに、前記レジスタのコード・フィールドの内容を圧縮されたコード信号とし て提供し、それにより前記最大長マッチのストアされたストリングの圧縮された コード信号を提供するように動作することと、 （ｉ）前記制御手段は、前記レジスタの前記コード・フィールドおよび前記文 字フィールドの内容を、それぞれ、前記メモリ内の次に空のロケーションのプレ フィクス・コード・フィールドおよび文字フィールドヘ書き込み、それにより前 記入力ストリーム中の次に続くデータ文字信号により拡張された前記最大長マッ チのストアされたストリングを有する拡張ストリングを前記メモリに挿入し、前 記次に空のロケーションのアドレスにより前記メモリに挿入された前記拡張され たストリングに対する圧縮コード信号を提供するようにさらに動作することと、 （ｊ）前記レジスタの前記コード・フィールドをヌルにする手段と、 （ｋ）前記制御手段は、圧縮に供されるデータ文字信号の入力ストリームがな くなるまでステップ（ｅ）から（ｊ）を繰り返すように動作することと を具えたことを特徴とするデータ圧縮装置。 １２．請求項１１に記載の装置であって、前記メモリの順次の空のロケーション にアクセスするための順次のアドレスを割り当てて（ｉ）の前記次に空のロケー ションを提供し、前記順次のアドレスは［Ａ］＋１よりはじまるアドレス・カウ ンタをさらに具えたことを特徴とする装置。 １３．請求項１１に記載の装置であって、 前記初期化手段は、 前記［Ａ］個のロケーションを除く前記メモリのロケーションの文字フ ィールドに、前記アルファベットのデータ文字信号のうちのひとつとして認識さ れない任意のビット・パターンを挿入する手段 をさらに具えたことを特徴とする装置。 １４．請求項１１に記載の装置であって、前記圧縮コード信号の前記ストリーム を復元して当該圧縮コード信号に対応する入力データ文字信号の前記ストリーム を復元するデータ復元装置をさらに具え、（ｏ）から（ｙ）は復元サイクルを規 定し、前記データ復元装置は、 （ｌ）データ文字信号のストリングをストアする複数のロケーションを有する 復元メモリであって、各ロケーションはプレフィクス・コード・フィールドおよ び文字フィールドを有し、各ロケーションはそれに関連付けられたアドレスを有 し、該アドレスは前記復元メモリにストアされたストリングに対する圧縮コード 信号を提供する復元メモリと、 （ｍ）前記復元メモリの［Ａ］個のロケーションのプレフィクス・コード・フ ィールドをヌルにすることによって前記復元メモリを初期化して前記アルファベ ットの［Ａ］個の単一文字ストリングを含むようにし、および前記アルファベッ トのデータ文字信号を前記［Ａ］個のロケーションの文字フィールドにそれぞれ 挿入する手段と、 （ｎ）前記復元メモリの前記ロケーションにアクセスするためのアドレス・レ ジスタと、 （ｏ）圧縮コード信号を受信する入力コード・レジスタと、 （ｐ）前記入力コード・レジスタの内容を前記アドレス・レジスタに転送する 手段と、 （ｑ）現在の復元サイクルに先立つ復元サイクルにおいて受信した圧縮コード 信号を保持する前コード・レジスタと、 （ｒ）スタックと、 （ｓ）前記復元メモリ、前記アドレス・レジスタ、前記入力コード・レジス タ、前記前コード・レジスタおよび前記スタックに結合され、前記復元メモリが 、前記アドレス・レジスタの内容に対応する、前記復元メモリのロケーションに アクセスするように動作する復元制御手段と、 （ｔ）前記復元制御手段によって、アクセスされたロケーションの文字フィー ルドの内容をスタックに挿入して、アクセスされたロケーションの文字フィール ドにおけるデータ文字信号を前記スタックに挿入することと、 （ｕ）前記復元制御手段によって、アクセスされたロケーションのプレフィク ス・コード・フィールドの内容を前記アドレス・レジスタに挿入することと、 （ｖ）前記復元制御手段によって、前記アドレス・レジスタの内容がヌルにな るまで、ステップ（ｓ）から（ｕ）までを繰返して、受信した圧縮コード信号に 対応するデータ文字信号を前記スタックに挿入することと、 （ｗ）前記復元制御手段によって、次に空のロケーションのアドレスを前記ア ドレス・レジスタに挿入し、および前記アドレス・レジスタによってアクセスさ れた前記復元メモリのロケーションのそれぞれのプレフィクス・コード・フィー ルドおよび文字フィールドに更新プレフィクス・コードおよび更新文字を書き込 み、前記前コード・レジスタにより更新プレフィクス・コードを供給し、前記ス タックに挿入された最後のデータ文字信号により更新文字を供給し、それにより 前記連想メモリに挿入された拡張ストリングに対応する拡張ストリングを前記復 元メモリに挿入し、前記次に空のロケーションのアドレスにより、前記復元メモ リに挿入された前記拡張ストリングに対する圧縮コード信号を提供するようにさ らに動作することと、 （ｘ）前記復元制御手段によって、前記スタックの内容を出力して、受信した 圧縮コード信号に対応するデータ文字信号のストリングを復元するようにさらに 動作することと、 （ｙ）前記復元制御手段によって、前記入力コード・レジスタに受信された圧 縮コード信号を前記前コード・レジスタに転送するようにさらに動作することと 、 （ｚ）前記復元制御手段によって、復元に供される圧縮コード信号のストリー ムがなくなるまでステップ（ｏ）から（ｙ）を繰り返すように動作することと を具えたことを特徴とする装置。 １５．請求項１４に記載の装置であって、前記復元メモリの順次の空のロケーシ ョンにアクセスするための順次のアドレスを割り当てて、前記次に空のロケーシ ョンを提供し、前記順次の空のロケーション［Ａ］＋１よりはじまるアドレス・ カウンタをさらに具えたことを特徴とする装置。 １６．請求項１４に記載の装置であって、前記復元制御手段は、データ文字信号 が前記スタックに挿入された順序とは逆の順序で前記スタックからデータ文字信 号を出力するようにさらに動作するようにしたことを特徴とする装置。 １７．請求項１４に記載の装置であって、前記復元制御手段は、受信した圧縮コ ード信号が前記復元メモリにストアされている対応するストリングをもたず、そ れにより受信した圧縮コード信号は認識されないときに呼び出される例外処理モ ードにおいて、前記復元装置を動作させるように動作し、前記復元制御手段は前 記例外処理モードにおいて、 前記更新文字により拡張された前記前コード・レジスタにおける圧縮コード信 号に対応するストリングを有する例外拡張ストリングを生成し、 前記例外拡張ストリングを出力して、前記認識されていない圧縮コード信号に 対応するストリングを出力し、および 前記例外拡張ストリングを前記復元メモリにストアし、前記認識されていない 圧縮コード信号により前記ストアされている例外拡張ストリングに対応する圧縮 コード信号を提供するように動作するようにしたことを特徴とする装置。 １８．請求項１７に記載の装置であって、前記復元制御手段は、前記例外処理モ ードにおいて、 前記更新文字を前記スタックに挿入し、 前記前コード・レジスタの内容を前記アドレス・レジスタに転送し、 （ｓ）から（ｘ）までを実行し、それにより前記例外拡張ストリングを生成 し、前記例外拡張ストリングを出力し、および前記例外拡張ストリングに対する 前記認識されていない圧縮コード信号を提供する（ｗ）のアドレスで前記復元メ モリに前記例外拡張ストリングをストアし、 （ｙ）を以て前記復元方法を継続するように動作するようにしたことを特徴と する装置。 １９．請求項１８に記載の装置であって、 （ｅ）から（ｊ）によって圧縮サイクルを規定し、前記圧縮装置によって、先 の圧縮サイクルを実行するのに続いて現在の圧縮サイクルを実行し、現在の圧縮 サイクルにおける圧縮装置により、先の圧縮サイクルの（ｉ）において前記連想 メモリに挿入された拡張ストリングの圧縮コード信号を提供するときに、前記圧 縮装置によって前記認識されていない圧縮コード信号を提供することを特徴とす る装置。 ２０．請求項１８に記載の装置であって、 前記復元メモリの順次の空のロケーションにアクセスするための順次のアドレ スを割り当てるアドレス・カウンタであって、（ｗ）の前記次に空のロケーショ ンのアドレスを提供し、前記順次の空のロケーションは［Ａ］＋１よりはじまる アドレス・カウンタと、 前記入力コード・レジスタにおいて受信された圧縮コード信号を、前記アドレ ス・カウンタの内容と比較する手段と、 前記入力コード・レジスタにおける受信した圧縮コード信号と前記アドレス・ カウンタの内容との間の比較に応じて前記例外処理モードを呼び出すように動作 することと をさらに具えたことを特徴とする装置。