JPH10505696A - 高度に相互接続されたモジュラーコンピュータ装置用の保守チャネル - Google Patents

高度に相互接続されたモジュラーコンピュータ装置用の保守チャネル

Info

Publication number
JPH10505696A
JPH10505696A JP8517570A JP51757096A JPH10505696A JP H10505696 A JPH10505696 A JP H10505696A JP 8517570 A JP8517570 A JP 8517570A JP 51757096 A JP51757096 A JP 51757096A JP H10505696 A JPH10505696 A JP H10505696A
Authority
JP
Japan
Prior art keywords
module
code
modules
sound code
healthy
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8517570A
Other languages
English (en)
Inventor
ロッゲ,ピーター・ジー
Original Assignee
クレイ・リサーチ・インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by クレイ・リサーチ・インコーポレイテッド filed Critical クレイ・リサーチ・インコーポレイテッド
Publication of JPH10505696A publication Critical patent/JPH10505696A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00Digital computers in general; Data processing equipment in general
    • G06F15/16Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G06F15/163Interprocessor communication
    • G06F15/173Interprocessor communication using an interconnection network, e.g. matrix, shuffle, pyramid, star, snowflake
    • G06F15/17337Direct connection machines, e.g. completely connected computers, point to point communication networks
    • G06F15/17343Direct connection machines, e.g. completely connected computers, point to point communication networks wherein the interconnection is dynamically configurable, e.g. having loosely coupled nearest neighbor architecture
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0706Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
    • G06F11/0709Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment in a distributed system consisting of a plurality of standalone computer nodes, e.g. clusters, client-server systems
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0751Error or fault detection not based on redundancy
    • G06F11/0763Error or fault detection not based on redundancy by bit configuration check, e.g. of formats or tags
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16Error detection or correction of the data by redundancy in hardware
    • G06F11/20Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
    • G06F11/202Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where processing functionality is redundant
    • G06F11/2023Failover techniques
    • G06F11/2033Failover techniques switching over of hardware resources
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/22Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/26Functional testing
    • G06F11/273Tester hardware, i.e. output processing circuits
    • G06F11/2736Tester hardware, i.e. output processing circuits using a dedicated service processor for test

Abstract

(57)【要約】 モジュラーコンピュータ装置のリセット、構成、区分及び誤り通信用の保守チャネルが記述される。上記保守チャネルは、モジュール機能を確実なものとするための健全コードを含む。この保守チャネルはコンピュータ装置を構成するとともに命令チャネルを用いて各モジュールに命令を出す。誤りチャネルを用いて誤り検出及び診断が行われる。保守チャネルは1つのコンピュータ装置内に独立した処理グループを設けるとともに上記コンピュータ装置における活動部分に影響を及ぼすことなく該コンピュータ装置を部分的パワーダウンし、すなわち、部分的に分離するようになっている。

Description

【発明の詳細な説明】 高度に相互接続されたモジュラーコンピュータ装置用の保守チャネル (発明の技術分野) 本発明はコンピュータ装置、特に、高度に相互接続されたモジュラーコンピュ ータ装置におけるモジュールの区分け及び制御に関する。 (技術背景) 高度に相互接続されたモジュラーコンピュータ装置は、種々のプログラムの同 時処理のために分離されかつグループ分けされる、分散形メモリモジュール及び 処理モジュールを提供する。相互接続されるモジュール数が大きくなると、ハー ドウェア及びソフトウェアの両者の故障率が高くなるため、多数の処理素子を備 えた装置は管理及び制御が厄介なものとなる。例えば、断続的な接続とか、ポー トが実際に非活動である際、一見接続されているか又は活きているかのように見 えるポートとの接続により、活き又は作動モジュールの見極めは複雑なものであ る。 本発明の技術分野において、容易に再構成が可能でありかつ故障率の低い、コ ンピュータ装置が要望されている。そのような装置は、操作時、自動的に故障を 検出するとともにハードウェア及びソフトウェアの両面から検出された故障に適 用されなければならない。また、故障検出時、自動的にパスを再プログラム化可 能とした、冗長性の高い内部モジュール化制御及び通信パスを具備した装置が要 望されている。更にまた、この技術分野において、内部モジュール制御及び通信 用の調停装置が要望されている。 (発明の要約) 本発明は上述した従来技術の種々の不具合に対してなされ、この明細書を読ん で理解できる、この技術分野における専門家により理解されかつ評価され得る、 その他の問題点を解決しようとするものである。 本発明は、幾つかの実施態様を含み、高度に相互接続されたモジュラーコンピ ュータ装置の構成及び制御方法及び装置を提供するものである。また、本発明は 、まったく独立した処理グループ分け用の方法及び装置を提供するものである。 そ のような汎用性はオペレータが種々のプログラムをもってソフトウェア及びハー ドウェアの双方と無関係の複数の機械を運転可能とする。また、そのような装置 は、相互接続部を再結線する必要もなく、種々のワーキンググループと関連付け ることができるので、高度に適用範囲が広くかつ故障率が低いものである。更に また、上記装置は、処理グループと関連付けられたモジュールが確実に作動する ようにした方法及び装置を提供するとともに故障モジュールを迂回する手段を提 供する。 個別の処理グループを隔離するソフトウェア及びハードウェアの双方を制御す る、保守チャネルが提供される。この保守チャネルはモジュール間の特殊な周期 的信号と組み合わされてモジュール機能及び調停モジュール制御を指示する。こ のような信号は健全コードと称する。これらの健全コードは、モジュール制御の 表明及びソフトウェア又はハードウェアのいずれかの故障によって何時モジュー ルが誤りを発生したかを検出するためのモジュール間での連続的な初期接続手順 である。また、この保守チャネルは、命令及びエラーメッセージ転送用の個別の ラインを構成する。 健全コード方法及び装置は、モジュラーコンピュータ装置のハードウェア及び ソフトウェアの両者の分割装置を提供するものであり、当該機械の一区分を非活 動化する一方、その他の区分でソフトウェアタスクを連続的に実行できるように するものである。このような非活動化機能は、当該コンピュータを各部分に分離 して診断、修理、修復、改良又はその他の改修のために有効に利用することがで きる。また、上記健全コードは、非活動モジュールの自動検出及び非活動モジュ ールから活動モジュールへの切り換え、即ち、中断することなく連続的に処理す るのに結合部の再ルーチングができる装置を提供する。健全コードは装置のプロ グラミング性能及び再構成を補強するとともに冗長な相互モジュール制御及び通 信パスを提供する。 本発明の1つは、健全コードを用いてモジュール故障検索の1クロック期間内 で当該装置における非作動モジュールを同定しかつ分離するとともに該故障によ り中断されることなく連続的に処理する、所要の再ルーチング接続を行う装置を 提供しようとするものである。 本発明のもう1つは、モジュール間のエラーメッセージを送受する誤りチャネ ルを含むものである。 (図面の説明) これら図面において、等価の構成部分には同一数字符号を付して示される。 図1Aは、非区分化又は構成のモジュラーコンピュータ装置のブロック図を示 す。 図1Bは、本発明の1実施例の区分化コンピュータ装置の1例を示す図である 。 図1Cは、本発明の1実施例である、モジュラーコンピュータを制御するため の保守ワークステーション及び保守チャネルの1例を示す図である。 図2は、本発明の1実施例の保守チャネルによって確立された健全ツリーの詳 細な流れ図である。 図3は、保守チャネルインターフェースの1実施例の詳細な信号概念を示す図 である。 図4は、本発明の1実施例における、モジュラーコンピュータ装置と健全コー ド調停装置に隣接するモジュール間の相互接続部分とを示す図である。 図5は、健全コード調停再転送装置の1例の詳細な流れ概念を示す図である。 図6は、健全コード発生装置の1実施例の論理流れ概念を示す図である。 図7は、健全コード検出装置の1実施例の論理流れ概念を示す図である。 図8は、健全コード再同期化装置の1実施例の論理流れ概念を示す図である。 図9は、本発明の1実施例の命令語フォーマットの一例のブロック図である。 図10は、本発明の1実施例の命令コード抜き取り/伝送部の論理流れ概念を 示す図である。 (詳細な説明) 以下の詳細な説明において、1部分を構成するとともに本発明が実施される実 施例として示される、各図が参照される。これらの実施例は当業者が本発明を実 施しかつ使用できるように十分に詳細に記述され、本発明の精神及び範囲を逸脱 することなく、他の実施例を利用し得、電気的、論理的かつ構造的に変形し得る ものと理解されなければならない。以下の詳細な記述は、請求の範囲に特定され る本発明の意義及び範囲に限定されるべきものと理解してはならない。 図1Aは、コンピュータ装置110の一実施例を示すものであり、複数のポー ト、1a〜1d−9a〜9dを含むモジュール1〜9の集合体を構成している。 モジュール1〜9は、処理、データ蓄積及び入/出力機能を含む、種々のプロセ ッシングタスクを行うとともに上記ポート及び通信ネットワークを用いて種々の 機構を構成するように接続される。 高度に相互接続されたものでは、モジュラーコンピュータ装置は内部モジュー ル制御及び転送に関してプログラム可能に構成される。例えば、図1Aを参照す ると、モジュール1〜9は様々に構成しかつ相互接続できる可能性がある。図1 Bは1つの実施例を示し、該実施例において、コンピュータ110は、モジュー ル1〜6から成る第1グループとモジュール7〜9から成る第2グループを構成 する、2つの処理グループに分割される。処理グループ20及び30がモジュー ル境界とされるが、他の態様(内部モジュール境界)をもって分割するようにし てもよい。処理グループ20は制御器25を用いて制御され、該制御器25は上 記モジュール集合体におけるもう1つのモジュールとするか、又は外部ワークス テーションであってもよい。同様に、処理グループ30は制御器35により制御 される。本発明の1つの実施例において、ハードウェア及びソフトウェアの両面 で完全に独立して分割された2つのコンピュータ装置とされる。そのような実施 例において、内部モジュールの制御及び通信は、モジュール1〜6から成る処理 グループ20と、モジュール7〜9から成る処理グループ30間で完全に独立し たものとしなければならない。したがって、処理グループ20においてどのよう なソフトウェア又はハードウェア問題が発生しようとも、処理グループ30の作 動は中断されることがない。この実施例は、コンピュータ装置110を、ソフト ウェア及びハードウェアの両面で互いに独立した分離処理グループ、即ち、分離 コンピュータとして分割するようにしたものである。当業者には、本発明の精神 及び範囲から逸脱することなく、モジュールの構成、数及び型式を種々に変形で きることが容易に理解されよう。 図1Cは、モジュラー式の高度に相互接続されたコンピュータ装置100を示 す。このコンピュータ装置100において、コンピュータ110は複数の処理モ ジュール、メモリ、入/出力(I/O)部及び誤り検出器を含む。インターフェ イス電子回路140はコンピュータ110をオペレータワークステーション12 0及び保守インターフェイス130に接続する。オペレータワークステーション 120はコンピュータ110用の制御パネルとして作用する。保守ワークステー ション130は、コンピュータ110を監視するとともに保守チャネルライン1 70を介して該コンピュータ110に命令を発送してコンピュータ110を構成 するとともに該コンピュータ110に利用されるハードウェアオプション、例え ば、診断の検査点を選択する、ソフトウェアを実行する。その他の実施例は複数 の保守ワークステーション130を構成してコンピュータ110における独立し た保守チャネルを支持するように構成される。例えば、保守ワークステーション とコンピュータ110間に第2の構成及び制御インターフェイスを提供する、第 2保守チャネルライン171が示される。 本発明の1実施例において、保守チャネルは、また、命令転送及び受信ライン を用いてコンピュータ装置110の制御を行う。このコマンドチャネルは、構成 、CPU(中央処理ユニット)及びメモリモジュールのマスタクリア制御、当該 装置の初期化、装置給電用のディスエーブル化、装置活動の監視、保守目的の試 験点の選定及び装置のI/O資源の初期化を行う。これら種々の機能の全ては、 個別のオプション即ち当該コンピュータ装置におけるチップをアドレス指定する 、アクセスコードを送出することによりアクセスされる。この実施例において、 この装置におけるいずれのチップも128個までのソフトスイッチを含み、12 8の試験点が選択される。いずれの機能及び構成も上記ソフトスイッチを介して 制御され、この装置の試験及び診断が複数試験点の選定を用いて装置機能の監視 が行われる。 保守チャネル信号 図3に、保守チャネルライン170の一例が示される。2つのモジュール31 0及び320が保守チャネル300を介して相互接続される。この保守チャネル 300は、健全コード伝送路302(モジュール310がモジュール320に転 送する)、健全コード受信路303、コマンド伝送路304、コマンド受信路3 05、エラー信号伝送路306及びエラー信号受信路307を含む。この多重ポ ートモジュールにおいて、これらの信号は各ポートから個別に独立して送受信し なければならない。しばしば、各モジュールは制御信号を受信可能とした幾つか の電圧ポートを有するが、健全コード調停手順(下記する)を用いて制御を選択 する、即ち、幾つかの候補のうち“マスタ”ポートを選択するのに用いられる。 それ故、当該健全ツリーにおける保守ワークステーションに近いモジュール、即 ち、“マスタ”モジュールがツリーを下ってスレーブ”モジュールに送られるの で、内部モジュール通信及び制御は頻繁にマスタ及びスレーブ関係として参照さ れる。 健全コードチャネル 本発明の1実施例は、各モジュールに、特定処理グループのモジュールを管理 するとともにホーム処理グループの独立性に妥協することなく他の処理グループ とインターフェイスをとるようにした、保守チャネルを使用する知能内部モジュ ール制御及び通信を設けたものである。特に、各モジュールは、非機能モジュー ルと対照した機能モジュールを識別する、健全コードと称する、周期的なビット ストリームを発生しかつ検出するようにしたものである。この健全コードは、マ スタモジュールとそのスレーブモジュール間でこれらモジュールがハードウェア 及びソフトウェアの両面から正常に機能しているを示す、連続ハンドシェーキン グ信号の役目をする。 連続的な健全コードの発生を用いることにより、本発明に組み込まれた健全コ ード発生部及び認識部が断続的に又は常時故障を認識し、断続した又は非活動モ ジュールが当該コンピュータ装置の残余の部分へ不要メッセージを伝送すること を防止する。 健全コードを用いる健全ツリー構造 図2は、複数のモジュールから成る“ツリー”が健全コードを使用する保守チ ャネルを介してどの様に相互関係を有するかを示す。この実施例において、保守 ワ ークステーション130はソフトウェアを実行して、発生器210に24ビット のシード値を使用するインターフェイス電子回路140を介して“プログラム” しようとする健全コードを選択するようになっている。上記健全コードは予め定 められた周期的冗長コードとすることができる。本発明の実施例において、独特 の健全コードとして6ビットの繰り返しコード;110010が用いられた。 保守ワークステーション130が接続されたモジュールから出発して保守チャ ネルライン170をわたってコンピュータ110に進行する、保守チャネルメッ セージが健全ツリー構造を介して配分される。この健全コードは健全コード発生 ハードウェア210により発生される。上記“健全ツリー”は、論理的に活動し かつ共通保守チャネルを介して制御されるようにした、一連の相互接続されたモ ジュールである。また、この健全コード装置は、当該装置の種々の部分との通信 を許容する前に健全を確保するためにコンピュータ110の種々の部分を必要と する。例えば、モジュール240がモジュール230から健全コードを受信しな ければ、該モジュール240はモジュール230及びモジュール250と通信し ない。 本発明の1実施例は、特定のモジュールに健全コード発生ハードウェアを構成 する。したがって、保守チャネルの数はコンピュータ110における特定モジュ ールの数に限定される。本発明のもう1つの実施例は、複数の保守チャネル用の 特別の健全コード発生ハードウェア入力を提供する。図2に示される実施例は、 共用モジュール230にモジュールマイクロプロセッサ220を通過する直接経 路により健全コード発生ハードウェア210を構成している。220を通過する 経路はオプション手段であり、該手段により1つのモジュールに健全コード発生 ハードウェアを存在させてモジュール保守直接インターフェイスに健全コード信 号を入力させることができる。本発明の精神及び範囲から逸脱することなく、健 全コードを発生する、他のハードウェアに変形することができる。例えば、保守 ワークステーション130は健全コード発生器を含むようにしてもよい。 保守チャネルは当該装置における全てのモジュールに対する健全コードを制御 し、それというのも該保守チャネルは有効なコードを適当に送出するために健全 コード発生ハードウェア210をプログラム化したものであるからである。健全 コードを受信するモジュールは健全コードを発生するのではなく受信した健全コ ードを再転送する。単一の健全コード源は上記ツリーの各モジュールが確実に適 正に機能するようにする。何故ならば、健全コードは1つの信号源から発生され 、各モジュールは健全コードを受信しかつ再転送して適正に機能しなければなら ないからである。上記健全ツリーにおける何れかのモジュールでの故障は、該モ ジュールに近いモジュールを崩壊させる(故障モジュールから健全コードを受信 するモジュールは該モジュールの故障時に健全コードを受信しなくなる)。上記 故障モジュールに代えて他のモジュールが再構成されると、該故障モジュールよ り下段のモジュールが適当な健全コードシーケンスを受け、該健全ツリー構造が 保存される。 保守チャネルは各モジュールにコマンドチャネルをわたって命令を発すること により健全ツリーを構成し、上記コマンドチャネルはモジュールにコンピュータ 110における他のモジュールに健全コードを再転送するように指示する。この 命令により保守チャネルが当該装置を活動状態又は遊休状態にする。したがって 、健全コードが構成すべき各モジュールに転送されるまで、メモリ形態、CPU 番号等をセットするために当該装置の種々の部分へのアクセスが制限される。 1つの実施例において、装置の完全性は、全ての非活動モジュールを、有効な 健全コードを転送する他のモジュールによって活動状態とされるまで休止状態に 留めることにより、保護される。これは、モジュールが正式に健全コードツリー に接続されるまで、該モジュールが不要メッセージを転送することを阻止する。 また、それはコンピュータ110におけるモジュール又は該コンピュータにおけ るその部分が確実に通常に起動されるようにする。各モジュールは、初期には、 命令チャネルにより指示されなければ、省略時解釈モードでの活動化状態とされ る。 保守ワークステーション130により発生された命令は健全ツリー構造に準ず る。例えば、図2を参照すると、健全コード発生ハードウェア210は保守ワー クステーション130により保守チャネルライン170の全体にわたって健全コ ードを発生させるようにプログラムされる。健全コードはモジュール230に、 該モジュール230が健全コード発生ハードウェア210から適当な健全コード を受信するように、220を通過する経路を介して転送される。一旦、モジュー ル230が適当な健全コードを健全コード発生ハードウェア210に返還すると 、保守ワークステーション130とモジュール230間の通信状態が確立される 。この通信状態が一旦確立されると、モジュール230はモジュール240に健 全コードを伝送するようにプログラムされる。モジュール240がモジュールに 適当な健全コードの転送を開始すると、モジュール230及び240間の通信状 態が確立される。次いで、モジュール240がモジュール250に上記健全コー ドを転送するようにプログラムされる。モジュール250がモジュール240に 上記健全コードを再転送し、該モジュール240と250との通信状態が確立さ れる。もし作用が不適当であれば、スレーブモジュールはマスタモジュールに適 当な健全コードを返還しない。 このようにして、ツリー構造が確立され、この階層構造にしたがってアクセス される。各モジュールは、以下の“命令チャネル操作”の章で論述する、ルート コードを用いてプログラムされる。一連の健全コード許可の接続が確立されると 、構成又は診断及び試験点制御コマンドがルートコードを使用するモジュールに 伝送可能とされる。本発明の1実施例において、一旦モジュールの初期制御が表 明されるとともに保守チャネルを使用して通信が確立されると、コマンドライン にわたる特別の命令により各モジュールの接続の再ルーチングが許可される。し たがって、一旦、各モジュールが保守チャネル制御下におかれると、保守ワーク ステーションにおけるオペレータは各モジュールの相互接続を制御する。また、 各モジュールの自動再表明はルーチンオペレーティング装置機能とすることもで きる。更にまた、当該装置110に複数の保守チャネルが存在するのであれば、 各オペレータは、関連したワーキンググループの安全性及び独立性を妥協するこ となく、動作モジュールを交換することが可能となる。 構成時にツリー構造を確立するという汎用性は、保守ワークステーションによ りモジュールの随意の相互接続を組み合わせた装置とすることができる。何れの ツリー構造もハードウェアにより固定されず、したがって、機械全体に代えて、 部分的に構成されるとともに部分的に分散配置された装置とすることができる。 これは、オペレータに、当該装置における他の部分により幾つかの他の操作を行 いながら、該装置の一部分を試験下におくことを許すものである。また、オペレ ータは各独立した保守チャネルに異なった操作装置の試験を可能とする。 各モジュールの調停健全コード制御 装置がパワーアップされると、各モジュールは活動状態とされるとともにその 他の非活動モジュールは相互接続された活動モジュールから多数の電圧健全コー ド信号を受信する。パワーアップされたモジュールが通常の方法で他のモジュー ルと協働するようにするには、調停計画が必要となる。 また、再配置されるモジュールには調停が必要である。モジュールの再配置は 、(1)自発的に、マスタモジュールによるスレーブモジュールの制御を放棄す るか、又は(2)不如意に、マスタモジュールが故障したときに行われ、その場 合、新しい原始健全コードが形成されないことには健全コードを発生し得ず、各 スレーブモジュールは非活動状態とされる。 図4において、モジュール410及び430は活動状態とされ、それぞれ、保 守チャネル412及び432を介してポート414及び434に健全コードを転 送する。モジュール420は非活動状態とされ、どの健全コードを受信すべきか 決定しなければならない。調停電子回路440の1実施例を図5に示す。 調停電子回路440は、それぞれ、ポート414及び434から健全コードを 入力するための健全コード認識部512及び522により構成される。また、コ マンドコード認識部512及び522は、それぞれ、ポート414及び434か らコマンドを受信する。本発明の1実施例において、第1健全コード判定部(5 30)はモジュール420に着信する健全コード及びコマンドの組み合わせ信号 を検出する。モジュール420の制御権は有効な健全コード及び再転送コマンド のを行う、相互接続された第1モジュールに付与される。例えば、制御権がポー ト414(図4のモジュール410)に与えられると、マルチプレクサ540は 命令コード認識部512から命令デコーダ545にコマンドを送出する。着信モ ジュール命令は、スイッチ517を閉じて転送モジュール(この実施例では、モ ジュール410)に健全コードを返還するための命令を含むようにすることがで きる。ポート434(図4のモジュール430)が制御権を得ると、マルチプレ クサ540が命令コード認識部522から命令デコーダ545にコマンド信号を 送出する。着信モジュール命令は、スイッチ527を閉じて転送モジュール(こ の実施例では、モジュール430)に健全コードを返還するための命令を含むよ うにすることができる。 上記のものに代わる実施例は、もう1つのマスタモジュールにモジュール再協 議制御権を許可する、再調停コマンドを含む。例えば、本発明の1実施例におい て、保守チャネルを制御することにより調停電子回路440に命令を送り、対向 するチャネルの健全コードを再転送してその他のモジュールに制御権を移転する ように該モジュールの制御権を再調停する。例えば、モジュール410がモジュ ール420の制御権を有していると、スイッチ517を閉じる代わりに、保守チ ャネル412によりスイッチ527を閉じるようにコマンドを送り、モジュール 430(及び保守チャネル432)に対する制御権の再調停が行われる。 本発明の範囲及び精神を逸脱することなく、他の調停モードを使用することが できる。例えば、健全コードは実質的に階層的なものとし、調停状態時に1つの コードを他のコードに先行させるようにしてもよい。 前述の実施例は2ポートーモジュールにおける調停について記述したが、上記 方法及び装置は、本発明の範囲及び精神から逸脱することなく、nポート−モジ ュールにおけるものに拡張することができる。 健全コード発生 図6は、本発明に係る健全コード発生方法及び装置の1実施例を示す。図6の 健全コード発生回路600は図2の健全コード発生電子回路210に含まれる。 健全コード発生の開始命令は命令レジスタ610に捕獲される。命令デコーダ6 20は健全コード発生回路600を起動する要求を検出し、該コマンドの一部を シフトレジスタ615に入力する。同時に、キー値検出器624は命令レジスタ 610内のコマンドの残部を期待値と比較する。レジスタ610内に所定値が検 出されないならば、命令デコーダ620はゲート628を介してシフトレジスタ 615をリセットする。レジスタ610内に所定値が存在すれば、シフトレジス タ615はリセットされず、該シフトレジスタ615におけるビットパターンが 再循環され、健全コードが出力629に適当な健全コードパターン及び速度をも って繰り返し出力される。 当業者には、健全コード発生に使用されるビット数とかその他健全コード発生 方法を本発明の範囲を逸脱することなく変形できることが認識されよう。 健全コード認識 複雑で精巧な検出方法は1ビットをもって健全コード誤りを検出する。これに より、処理が中断されることなく、スレーブモジュールは故障マスタモジュール の周辺に信号パスを再構成することができる。図7は、健全コード認識回路70 0の1実施例を示す。健全コード認識回路700は、図5における健全コード認 識部510又は520として用いることができる。この実施例において、検出す べき健全コードは第1シフトレジスタ710に着信する。適当なサイクル数の時 間内に有効なコードが検出されると、出力735は論理1にセットされ、該モジ ュールに有効健全コードを送信する。 シフトレジスタ710は健全コード入力736から6ビットパターンを蓄積し 、パターン検出器718は蓄積したビットパターンを期待される健全コードと比 較する。有効な健全コードが検出されたとき、検出カウンタ730の計数がター ミナルカウントに到達していなければ、パターン検出器718はANDゲート7 34を介して検出カウンタ730を増分する。一方、検出カウンタ730の計数 がターミナルカウントに達していれば、出力735に有効健全コード信号を出力 し、次いで、ANDゲート734が検出カウンタ730の増分を阻止する。 ORゲート720に対する3つの入力が検出カウンタ730をリセットして出 力735に有効健全コード信号をリセットするか又は検出カウンタ730のター ミナルカウントを阻止する。受信したパターンが予め定められた健全コード許容 を超えた連続論理信号を含むのであれば、ANDゲート714は論理1を出力す る。上記パターンが期待されたよりも多くの連続した0信号を含むならば、AN Dゲート716(図7に示すように反転入力を有する)は論理1を出力する。排 他的OR(XOR)ゲート712は、受信したパターンがシフトレジスタ710 の長さと同じ周期率をもって繰り返さないかどうかを検出する。もし、ゲート7 12、714及び716のいずれかが論理1を出力すれば、ORゲート720は 論理1を出力するとともに検出カウンタ730をリセットし、該検出カウンタ7 30が出力735に有効健全コード信号を出力するのを阻止する。 有効健全コードの連続ストリームが検出カウンタ730のターミナルカウント を生じさせるとともに出力735に有効健全コード信号を発生させる。本発明の 1実施例は1サイクルに6ビットを繰り返す16サイクルを分析して当該モジュ ールが実際に活動状態でありかつ適正な健全コードの転送が断続的でないことを 検証する。上記ターミナルカウント値を大きくするか又は小さくすることにより 、モジュールに有効健全コード信号を出力するまでに、受信すべき所要の健全コ ードサイクル数を変更するようにしてもよい。当業者には、健全コードに使用さ れるビット数及びバイナリコード検出装置を、本発明の精神及び範囲を逸脱する ことなく、様々に変形できることが認識されよう。 健全コード再同期化 この装置においては、本質的に、複数の電源を制御することにより再同期化し て、装置のエネルギー消費量が上がるとともに各モジュールが保守チャネルをわ たって通信している際、健全コードが一時的にマスタ及びスレーブ回路間で同期 化されるようにしたものである。これにより、故障とか再調停の場合、連続性を 損失することなく継ぎ目のない受け渡しを行うことができる。即ち、健全コード に、他の従属モジュールにより下流で検出されるような不連続性を有し、その結 果、健全ツリーの下部でのツリー構造の崩壊を防止する。 図8は健全コード再同期化回路800の1実施例を示す。健全コードは入力8 45に到達し、検出器810に受信される。入力875に着信した健全コードは 検出器820に受信される。検出器810及び820による有効コードの受信が なければ、NORゲート840はカウンタ841(自由に計数動作を行い、健全 コードパターンにおけるビット数と同じサイクル数をもって)をリセット状態に する。何れか一方の検出器810又は820が有効健全コードを検出すると、カ ウンタ841の自由計数動作が開始され、第2検出器が有効健全コードを受信し たとき、健全コード間の相対的なビットシフトが捕獲される。 例えば、有効健全コードが入力845に着信するとともに検出器810により 検出されたとする。これは最初の検出であるため、自由動作しているカウンタ8 41(以前にリセットされている)の計数値は0であり、該計数値0がレジスタ 816に捕獲される。レジスタ816はマルチプレクサ814に、入力850と 標識が付された、シフトレジスタ812の0番目のタップを指示し、したがって 出力844用に非シフト出力を選択する。有効健全コードが検出器820により 入力847に2クロック期間後に検出されたとすると、レジスタ826は値2を 捕獲し、マルチプレクサ824は、852と標識が付された、シフトレジスタ8 22の第2タップを出力846に接続する。各タップの位置は同期化処理におけ る健全コードビットストリームの順番を決める。したがって、再同期化回路80 0からの全ての健全コード出力は再同期化処理後同一となる。 再同期化回路を利用することの1つは、種々の源から受信した健全コードを同 期化してマスタモジュールによる自発的な又は不如意な受け渡しの場合、所定の 健全コード入力の損失を防止することにある。 区分化及び装置構成 健全コードを介して内部モジュール連係により形成された健全ツリーは、各モ ジュールに対する命令構造を形成する能力がある。一方、1つの実施例において 、各モジュールに設けられたハードウェアスイッチ及びオプションは当該装置を 分離しかつ独立したハードウェア処理グループに区分する手段となっている。一 旦、モジュールツリーが健全コードを用いて初期化されると、保守ワークステー ション130か保守チャネルをわたって各モジュールに発せられたコマンドはそ れらモジュール及び他のモジュールとの対話をプログラムする。このプログラミ ングは内部モジュール通信を制御するためのソフトスイッチのセッティング及び オプションの初期化から成る。保守チャネルは健全コマンドと命令チャネルとを 組み合わせて各処理グループが当該コンピュータ110においてソフトウェア及 びハ ードウェアの両面で独立して操作可能とされる。したがって、これら健全コード が選択モジュールとの接触を確立するとともに連続した故障制御及びそれらモジ ュールとの通信を保証する装置を提供する。命令チャネルが直接モジュールをプ ログラムし、これにより同時的に各処理グループの独立したハードウェア操作を 提供しながら各モジュールを容易に再構成可能とする。 命令チャネル操作 本発明の1実施例において、メッセージ及び命令は保守チャネルインターフェ イスから成る命令チャネルを用いて健全ツリーにおける種々のモジュールに送ら れる。メッセージ及び命令は、ルートコード接頭語を用いて上記ツリーにおける 正しいモジュールに該メッセージ及び命令をアドレス指定して送られる。各ルー トコードは、保守チャネルから目的のモジュールまでツリーを降下する際、上記 情報及び命令から組織的に抜き取られる。図9は保守チャネル情報及び命令用フ ォーマットの一例を示す。ワード95のセグメント93は命令及びメッセージ情 報を含む。ワード96〜97は予め定められたフォーマットにおける各命令に要 求に応じて追加される。ワード数は、本発明の範囲及び精神から逸脱することな く追加することができる。ルートセグメント92におけるルートコードはワード 95におけるメッセージ及び命令データより先行する。この実施例において、各 ルートコードは5ビットの長さとされる。その他のワードは0(ゼロ)91で充 てんされる。 ルートコードは健全ツリーにおけるモジュールからモジュールへメッセージを 降下させるのに用いられ、ルートセグメント92のフロントエンドから剥ぎ取ら れるとともに0(ゼロ)が埋め込まれる。メッセージ又はコマンドが上記ツリー を降下させられるにつれて各モジュールは最初の非ゼロ文字を検索してルートコ ードの開始を認識する。 ルートコード伝送/抜き取り 図10は、ルートコード伝送/抜き取り器101の1実施例を示す。シフトレ ジスタ119は入力123に着信データ保守チャネルメッセージを受け取る。最 初の非ゼロビットを検出した時、カウンタ112はシフトレジスタ119からシ フトパルスを受け取る。係数内容が5となった時、シフトレジスタ119はレジ スタ114に向けて伝送される先頭ルートコードを含有する。レジスタ114に 含まれるルートコードはマルチプレクサ116を駆動し、残りのビットストリー ムを他のモジュール又は当該モジュールにおけるオプションに向うように指示す る。このビット抜き取り機能は図10に図示しない。ゲート118が8進数37 を検出するという、特別の状態が生じたときには、ルートコードはレジスタ11 4に入力されず、ルートセグメント92(図9)からルートコードの抜き取りは 行われない。これは、8進数37が通信ルートコードであるからである。この通 信ルートコードは、先行の保守チャネルメッセージに従って辿られたと同じ軌跡 を辿るように設計され、必要であれば、データワード1〜N(図9に示されるよ うに、96〜97)用のヘッダとして用いられる。 基本の保守チャネルメッセージフォーマットにおけるビット数は、64ビット +連続ルートコード用として用いられる5予想ビットとされたから、カウンタ1 12は64以上を計数することになる。したがって、上記72は69を超えたも のであり、1つの保守チャネルメッセージワードの1巡行あたりの最悪例の総数 である。 命令及びメッセージを経路指定するためにデマルチプレクサ116を使用する ことの利点の1つは、もし、健全ツリーが分かれば、該ツリーにおける何れのオ プション又はモジュール用の全てのアドレスが相対的なものでありかつ各モジュ ールを独特の方法で同定する、特別の完全アドレス方法が不要なことである。 モジュールにおけるアドレッシングオプション 1つのモジュールに種々のオプションをアドレス指定するためにルーチングコ ードが使用される。例えば、上記ルーチングコードはモジュールに種々のソフト スイッチをアドレス指定するように積み重ねられる。ソフトスイッチの用途は次 のようなものがある: 1.当該装置の構成の設定; 2.当該装置における診断モードの設定;及び 3.当該装置の試験点の設定 命令チャネルにわたって送られるコマンド信号は健全ツリーにおける各モジュ ールを構成するのに用いられる。各モジュールに構成命令が送出されなければ、 それらモジュールは、(適当な健全コード相互変換が行われた後)省略時解釈モ ードにて活動状態とされる。ルーチングコードは特定モジュールにおける特定チ ップに向けてメッセージ又は命令を送出する。これらのルーチングコード及びメ ッセージはコード化されて試験点を読み取り又はトグルし又は診断モードをプロ グラムするようにされる。 誤りコードチャネル 保守チャネルは、また、各保守ワークステーションと試験中の各モジュール間 で誤り及び診断情報を通信するためのエラー転送及び受信ラインを含む。保守チ ャネルの設計により複数の保守ワークステーションで装置診断保守及び試験の目 的で当該装置にて操作が許される。例えば、あるモジュールの電力消費を低減さ せるとか又はその他の修繕若しくは診断を行う目的で、当該機械の半部分が閉鎖 されるとともに該機械の他の半部分に上記閉鎖部分における全てのメモリを移転 させる。このような装置は保守チャネル間でのモジュールの区分に関して非常に 汎用性があり、様々な方法で再構成が可能とされる。 本発明のもう1つの側面によれば、自動的に再構成されるようにプログラム可 能とされる。例えば、2つの保守チャネルが当該装置全体の制御を分担し、該2 つの保守チャネルの一方が壊滅又は閉鎖しようとも、他方の保守チャネルが健全 コードを用いることにより、健全コード認識部及び再同期化部が、依然作動状態 である保守ワークステーションによって当該装置全体の制御を連続的に継ぎ目な く(1クロックサイクルの中断又は待ち時間も無く)行われる。また、本発明の 1実施例は、現在のモジュールの故障が検出された際、“スペア”、即ち、それ に代わって操作が行われるモジュールを提供するものである。また、そのような モジュールは、例えば、当該処理グループにより余分なメモリ又は余分な処理操 作が必要となるかもしれないが、1つの処理グループに組み込まれる。本発明の 上記実施例の構成性能により結線式再構成を要することなく、迅速かつ自動的に モジュール交換が行われる。 上記本発明の実施例は、本発明の範囲及び精神を逸脱することなく、変形する ことができる。この装置の変形例として独立した健全コードを用いて2つ以上の 独立した処理グループが提供される。例えば、1つの実施例において、保守チャ ネルは、試験中のモジュールに該モジュールの診断が完了した旨を通報する、第 2の独特な試験者健全コードを転送するようになっている。また、より多くの又 はより少ない保守チャネルを用いて内部モジュール制御及び通信を行うようにす ることができる。 更にまた、本発明は、エッジ感知器により循環健全コードを検出するようにし て一時的なモジュール通信の喪失も確実に感知するようにしたものも含む。健全 コードを高速で循環するとともに監視することにより当該コンピュータ装置は誤 りを迅速に検出しかつ欠陥のあるモジュールの周辺を再構成して健全ツリーの損 失を防止するようになっている。 以上、本明細書において特定の実施例について説明したが、この技術分野の専 門家には、上記実施例に示したものを、同一の目的を達成するように設計された 他の装置で置換可能であることは理解されよう。本願は本発明の翻訳又は変形し たものも包含するものである。したがって、本発明は請求の範囲によってのみ限 定されかつそれらと等価なものを意図することは明らかなことである。
【手続補正書】特許法第184条の8第1項 【提出日】1996年11月26日 【補正内容】 提供しようとするものである。 本発明のもう1つは、モジュール間のエラーメッセージを送受する誤りチャネ ルを含むものである。 (図面の説明) これら図面において、等価の構成部分には同一数字符号を付して示される。 図1Aは、非区分化又は構成のモジュラーコンピュータ装置のブロック図を示 す。 図1Bは、本発明の1実施例の区分化コンピュータ装置の1例を示す図である 。 図1Cは、本発明の1実施例である、モジュラーコンピュータを制御するため の保守ワークステーション及び保守チャネルの1例を示す図である。 図2は、本発明の1実施例の保守チャネルによって確立された健全ツリーの詳 細な流れ図である。 図3は、保守チャネルインターフェースの1実施例の詳細な信号概念を示す図 である。 図4は、本発明の1実施例における、モジュラーコンピュータ装置と健全コー ド調停装置に隣接するモジュール間の相互接続部分とを示す図である。 図5は、健全コード調停再転送装置の1例の詳細な流れ概念を示す図である。 図6は、健全コード発生装置の1実施例の論理流れ概念を示す図である。 図7は、健全コード検出装置の1実施例の論理流れ概念を示す図である。 図8は、健全コード再同期化装置の1実施例の論理流れ概念を示す図である。 図9は、本発明の1実施例の命令語フォーマットの一例のブロック図である。 図10は、本発明の1実施例の命令コード抜き取り/伝送部の論理流れ概念を 示す図である。 (詳細な説明) 以下の詳細な説明において、1部分を構成するとともに本発明が実施される実 施例として示される、各図が参照される。これらの実施例は当業者が本発明を実 施しかつ使用できるように十分に詳細に記述され、本発明の範囲を逸脱すること なく、他の実施例を利用し得、電気的、論理的かつ構造的に変形し得る ものと理解されなければならない。以下の詳細な記述は、請求の範囲に特定され る本発明の意義及び範囲に限定されるべきものと理解してはならない。 図1Aは、コンピュータ装置110の一実施例を示すものであり、複数のポー ト、1a〜1d−9a〜9dを含むモジュール1〜9の集合体を構成している。 モジュール1〜9は、処理、データ蓄積及び入/出力機能を含む、種々のプロセ ッシングタスクを行うとともに上記ポート及び通信ネットワークを用いて種々の 機構を構成するように接続される。 ロージス等(Loges etal.)に付与された、標題を“疎結合プロセッ サ用の中央集中診断装置”とする、米国特許第5319775号明細書に、大規 模多重プロセッサデータ処理装置用の診断装置が記載されている。このロージス の装置は2つの埋め込まれたツリー構造通信ネットワークから構成される。ロー ジスにより記述された診断装置はプログラム可能ではなく、3つの両方方向性パ スを構成したものである。 高度に相互接続されたものでは、モジュラーコンピュータ装置は内部モジュー ル制御及び転送に関してプログラム可能に構成される。例えば、図1Aを参照す ると、モジュール1〜9は様々に構成しかつ相互接続できる可能性がある。図1 Bは1つの実施例を示し、該実施例において、コンピュータ110は、モジュー ル1〜6から成る第1グループとモジュール7〜9から成る第2グループを構成 する、2つの処理グループに分割される。処理グループ20及び30がモジュー ル境界とされるが、他の態様(内部モジュール境界)をもって分割するようにし てもよい。処理グループ20は制御器25を用いて制御され、該制御器25は上 記モジュール集合体におけるもう1つのモジュールとするか、又は外部ワークス テーションであってもよい。同様に、処理グループ30は制御器35により制御 される。本発明の1つの実施例において、ハードウェア及びソフトウェアの両面 で完全に独立して分割された2つのコンピュータ装置とされる。そのような実施 例において、内部モジュールの制御及び通信は、モジュール1〜6から成る処理 グループ20と、モジュール7〜9から成る処理グループ30間で完全に独立し たものとしなければならない。したがって、処理グループ20においてどのよう なソフトウェア又はハードウェア問題が発生しようとも、処理グループ30の作 動は中断されることがない。この実施例は、コンピュータ装置110を、ソフト ウェア及びハードウェアの両面で互いに独立した分離処理グループ、即ち、分離 コンピュータとして分割するようにしたものである。当業者には、本発明の範囲 から逸脱することなく、モジュールの構成、数及び型式を種々に変形できること が容易に理解されよう。 Dゲート716(図7に示すように反転入力を有する)は論理1を出力する。排 他的OR(XOR)ゲート712は、受信したパターンがシフトレジスタ710 の長さと同じ周期率をもって繰り返さないかどうかを検出する。もし、ゲート7 12、714及び716のいずれかが論理1を出力すれば、ORゲート720は 論理1を出力するとともに検出カウンタ730をリセットし、該検出カウンタ7 30が出力735に有効健全コード信号を出力するのを阻止する。 有効健全コードの連続ストリームが検出カウンタ730のターミナルカウント を生じさせるとともに出力735に有効健全コード信号を発生させる。本発明の 1実施例は1サイクルに6ビットを繰り返す16サイクルを分析して当該モジュ ールが実際に活動状態でありかつ適正な健全コードの転送が断続的でないことを 検証する。上記ターミナルカウント値を大きくするか又は小さくすることにより 、モジュールに有効健全コード信号を出力するまでに、受信すべき所要の健全コ ードサイクル数を変更するようにしてもよい。当業者には、健全コードに使用さ れるビット数及びバイナリコード検出装置を、本発明の精神を逸脱することなく 、様々に変形できることが認識されよう。 健全コード再同期化 この装置においては、本質的に、複数の電源を制御することにより再同期化し て、装置のエネルギー消費量が上がるとともに各モジュールが保守チャネルをわ たって通信している際、健全コードが一時的にマスタ及びスレーブ回路間で同期 化されるようにしたものである。これにより、故障とか再調停の場合、連続性を 損失することなく継ぎ目のない受け渡しを行うことができる。即ち、健全コード に、他の従属モジュールにより下流で検出されるような不連続性を有し、その結 果、健全ツリーの下部でのツリー構造の崩壊を防止する。 図8は健全コード再同期化回路800の1実施例を示す。健全コードは入力8 45に到達し、検出器810に受信される。入力875に着信した健全コードは 検出器820に受信される。検出器810及び820による有効コードの受信が なければ、NORゲート840はカウンタ841(自由に計数動作を行い、健全 コードパターンにおけるビット数と同じサイクル数をもって)をリセット状態に 上記本発明の実施例は、本発明の範囲を逸脱することなく、変形することがで きる。この装置の変形例として独立した健全コードを用いて2つ以上の独立した 処理グループが提供される。例えば、1つの実施例において、保守チャネルは、 試験中のモジュールに該モジュールの診断が完了した旨を通報する、第2の独特 な試験者健全コードを転送するようになっている。また、より多くの又はより少 ない保守チャネルを用いて内部モジュール制御及び通信を行うようにすることが できる。 更にまた、本発明は、エッジ感知器により循環健全コードを検出するようにし て一時的なモジュール通信の喪失も確実に感知するようにしたものも含む。健全 コードを高速で循環するとともに監視することにより当該コンピュータ装置は誤 りを迅速に検出しかつ欠陥のあるモジュールの周辺を再構成して健全ツリーの損 失を防止するようになっている。 以上、本明細書において特定の実施例について説明したが、本発明は請求の範 囲によってのみ限定されかつそれらと等価なものを意図することは明らかなこと である。 有効健全コードを受信しかつ再転送するモジュールを活動状態にする段階から 成る、内部モジュールの制御及びメッセージ伝送方法。 7. 更に、活動状態のモジュールにのみ命令伝送及び誤り伝送を行うようにし た、第6項記載の方法。 8. 健全コードが周期的なものである、第6項記載の方法。 9. 健全コードが高速をもって繰り返されて断続モジュール結合部を検出する ようにした、第8項記載の方法。 10. 健全コードを発生する段階において、モジュラーコンピュータ装置にお ける健全コード発生部を活動状態にさせて第1健全コードを転送するようにした 、第6項記載の方法。 11. 更に、第1健全コードからの独特のものである、第2健全コードを伝送 する段階;及び 上記第1健全コード及び第2健全コードにより活動状態とされたモジュールに よりそれぞれ構成される、分離された健全ツリーを発生する段階を含む、第10 項記載の方法。 12. 更に、健全コード検出部; 命令コード発生部; 命令コード検出部; 誤りコード発生部;及び 誤りコード検出部を含む、第1項記載のモジュラーコンピュータ装置。 13. 更に、活動状態とされた各モジュールに命令を送って有効な第1健全コ ードの再転送を行う段階を含む、第10項記載の方法。 14. 保守ステーションから活動状態とされた各モジュールに構成命令を送る 段階を含む、第6項記載の方法。

Claims (1)

  1. 【特許請求の範囲】 1. 処理、記憶、入力/出力及び誤り検査操作用のモジュールであって、各モ ジュールが他のモジュールと通信するための少なくとも1つのポートを有する、 複数のモジュールから成る、モジュラーコンピュータ装置において、 上記複数のモジュールのそれぞれのポートと接続された、相互接続ネットワー ク; 健全コード発生部;及び 上記複数のモジュールのうちの1つのモジュールと接続され、上記モジュラー コンピュータ装置の構成、操作及び診断を制御する、保守インターフェイスを有 し、 上記各モジュールが、それぞれ、有効健全コードを認識する、健全コード認識 部と受信した有効健全コードを再転送する、健全コード再転送部とを含んでいる 、モジュラーコンピュータ装置。 2. 更に、各モジュールが健全コード調停部を有する、第1項記載のモジュラ ーコンピュータ装置。 3. 更に、各モジュールが健全コード再同期化部を有する、第1項記載のモジ ュラーコンピュータ装置。 4. 更に、各モジュールが健全コード認識部を有する、第1項記載のモジュラ ーコンピュータ装置。 5. 更に、各モジュールがルートコード抜き取り/伝送部を有する、第1項記 載のモジュラーコンピュータ装置。 6. 複数のモジュール及び相互接続ネットワークにより成る、高度に相互接続 された、モジュラーコンピュータ装置における、内部モジュールを制御しかつメ ッセージを伝送するにあたり、 保守ステーションを設ける段階; 上記保守ステーションから命令に基づき健全コードを発生する段階; 上記コンピュータ装置におけるその他のモジュールに健全コードを転送する段 階;及び 有効健全コードを受信しかつ再転送するモジュールを活動状態にする段階から 成る、内部モジュールの制御及びメッセージ伝送方法。 7. 更に、活動状態のモジュールにのみ命令伝送及び誤り伝送を行うようにし た、第6項記載の方法。 8. 健全コードが周期的なものである、第6項記載の方法。 9. 健全コードが高速をもって繰り返されて断続モジュール結合部を検出する ようにした、第8項記載の方法。 10. 複数のモジュール及びこれらモジュール間を通信する相互接続ネットワ ークにより成る、モジュラーコンピュータ装置におけるモジュールを構成しかつ 区分するにあたり、 上記コンピュータ装置における健全コード発生部を活動させて第1有効健全コ ードを転送する段階; 上記第1有効健全コードを受信しかつ確認するモジュールを活動させる段階; 上記活動状態とされたモジュールに命令を送って上記第1有効健全コードの再 転送させる段階;及び 保守ステーションから上記活動状態とされた各モジュールに構成命令を送る段 階を含む、モジュラーコンピュータ装置の構成及び区分方法。
JP8517570A 1994-12-07 1995-09-19 高度に相互接続されたモジュラーコンピュータ装置用の保守チャネル Pending JPH10505696A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US08/350,648 1994-12-07
US08/350,648 US5692123A (en) 1994-12-07 1994-12-07 Maintenance channel for modulator, highly interconnected computer systems
PCT/US1995/011848 WO1996018156A1 (en) 1994-12-07 1995-09-19 Maintenance channel for modular, highly interconnected computer systems

Publications (1)

Publication Number Publication Date
JPH10505696A true JPH10505696A (ja) 1998-06-02

Family

ID=23377618

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8517570A Pending JPH10505696A (ja) 1994-12-07 1995-09-19 高度に相互接続されたモジュラーコンピュータ装置用の保守チャネル

Country Status (5)

Country Link
US (1) US5692123A (ja)
EP (1) EP0796468B1 (ja)
JP (1) JPH10505696A (ja)
DE (1) DE69517823T2 (ja)
WO (1) WO1996018156A1 (ja)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1042435B1 (en) * 1997-12-19 2002-07-24 Unilever N.V. Olive oil containing food composition
US6493323B1 (en) * 1999-05-14 2002-12-10 Lucent Technologies Inc. Asynchronous object oriented configuration control system for highly reliable distributed systems
AU2002320116A1 (en) * 2001-06-18 2003-01-02 Oqo, Inc. Modular computing system
US7103636B2 (en) 2002-05-28 2006-09-05 Newisys, Inc. Methods and apparatus for speculative probing of a remote cluster
US7251698B2 (en) * 2002-05-28 2007-07-31 Newisys, Inc. Address space management in systems having multiple multi-processor clusters
US7281055B2 (en) * 2002-05-28 2007-10-09 Newisys, Inc. Routing mechanisms in systems having multiple multi-processor clusters
US7155525B2 (en) * 2002-05-28 2006-12-26 Newisys, Inc. Transaction management in systems having multiple multi-processor clusters
US20060129721A1 (en) * 2002-06-18 2006-06-15 Betts-Lacroix Jonathan Modular computing system
US20030231168A1 (en) * 2002-06-18 2003-12-18 Jory Bell Component for use as a portable computing device and pointing device in a modular computing system
US7080284B1 (en) * 2002-07-19 2006-07-18 Newisys, Inc. Computer server architecture and diagnostic framework for testing same
US7296121B2 (en) * 2002-11-04 2007-11-13 Newisys, Inc. Reducing probe traffic in multiprocessor systems
US7003633B2 (en) * 2002-11-04 2006-02-21 Newisys, Inc. Methods and apparatus for managing probe requests
US7346744B1 (en) 2002-11-04 2008-03-18 Newisys, Inc. Methods and apparatus for maintaining remote cluster state information
US7577755B2 (en) * 2002-11-19 2009-08-18 Newisys, Inc. Methods and apparatus for distributing system management signals
US7418517B2 (en) * 2003-01-30 2008-08-26 Newisys, Inc. Methods and apparatus for distributing system management signals
US7054965B2 (en) * 2003-03-18 2006-05-30 Oqo Incorporated Component for use as a portable computing device and pointing device
US20040190447A1 (en) * 2003-03-26 2004-09-30 Dacosta Behram M. Dynamic routing for data transmissions
US7334089B2 (en) * 2003-05-20 2008-02-19 Newisys, Inc. Methods and apparatus for providing cache state information
US7386626B2 (en) * 2003-06-23 2008-06-10 Newisys, Inc. Bandwidth, framing and error detection in communications between multi-processor clusters of multi-cluster computer systems
US7577727B2 (en) * 2003-06-27 2009-08-18 Newisys, Inc. Dynamic multiple cluster system reconfiguration
US7337279B2 (en) * 2003-06-27 2008-02-26 Newisys, Inc. Methods and apparatus for sending targeted probes
US7395347B2 (en) * 2003-08-05 2008-07-01 Newisys, Inc, Communication between and within multi-processor clusters of multi-cluster computer systems
US7103823B2 (en) 2003-08-05 2006-09-05 Newisys, Inc. Communication between multi-processor clusters of multi-cluster computer systems
US7117419B2 (en) * 2003-08-05 2006-10-03 Newisys, Inc. Reliable communication between multi-processor clusters of multi-cluster computer systems
US7159137B2 (en) * 2003-08-05 2007-01-02 Newisys, Inc. Synchronized communication between multi-processor clusters of multi-cluster computer systems
US20050185364A1 (en) * 2004-01-05 2005-08-25 Jory Bell Docking station for mobile computing device
JP4709847B2 (ja) 2004-11-11 2011-06-29 インターナショナル・ビジネス・マシーンズ・コーポレーション ネットワーク再構成による処理ユニットの並列フラッシング
US20150026077A1 (en) * 2013-07-18 2015-01-22 Netapp, Inc. Centralized Method for Customer Assistance and System Verification
US20150026076A1 (en) * 2013-07-18 2015-01-22 Netapp, Inc. System and Method for Providing Customer Guidance in Deploying a Computing System

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3768074A (en) * 1972-05-12 1973-10-23 Burroughs Corp Multiprocessing system having means for permissive coupling of different subsystems
US3919533A (en) * 1974-11-08 1975-11-11 Westinghouse Electric Corp Electrical fault indicator
GB8606695D0 (en) * 1986-03-18 1986-04-23 Sinclair Res Ltd Random chip addressing algorithm for wsi
US5253359A (en) * 1990-06-11 1993-10-12 Supercomputer Systems Limited Partnership Control and maintenance subsystem network for use with a multiprocessor computer system
FR2676558B1 (fr) * 1991-05-15 1993-07-23 Opticable Procede pour determiner automatiquement la configuration d'un reseau.
US5319775A (en) * 1991-07-22 1994-06-07 Ncr Corporation Centralized diagnostic system for loosely coupled processors
FR2692379B1 (fr) * 1991-10-04 1996-08-14 Aerospatiale Ste Nat Indle Procede de detection et de passivation de pannes dans un systeme de traitement de donnees, et systeme de traitement de donnees adapte a sa mise en oeuvre
US5434997A (en) * 1992-10-02 1995-07-18 Compaq Computer Corp. Method and apparatus for testing and debugging a tightly coupled mirrored processing system
US5504859A (en) * 1993-11-09 1996-04-02 International Business Machines Corporation Data processor with enhanced error recovery

Also Published As

Publication number Publication date
EP0796468B1 (en) 2000-07-05
US5692123A (en) 1997-11-25
EP0796468A1 (en) 1997-09-24
DE69517823T2 (de) 2001-02-22
WO1996018156A1 (en) 1996-06-13
DE69517823D1 (de) 2000-08-10

Similar Documents

Publication Publication Date Title
JPH10505696A (ja) 高度に相互接続されたモジュラーコンピュータ装置用の保守チャネル
EP0076655B1 (en) Computer peripheral control apparatus
US5349654A (en) Fault tolerant data exchange unit
US5068851A (en) Apparatus and method for documenting faults in computing modules
US6035414A (en) Reliability of crossbar switches in an information processing system
Plana et al. A GALS infrastructure for a massively parallel multiprocessor
EP0077153B1 (en) Digital data processor with fault-tolerant bus protocol
US5068780A (en) Method and apparatus for controlling initiation of bootstrap loading of an operating system in a computer system having first and second discrete computing zones
US5629685A (en) Segmentable addressable modular communication network hubs
EP0916119B1 (en) Triple modular redundant computer system
EP0415551A2 (en) Protocol for transfer of DMA data
US5251227A (en) Targeted resets in a data processor including a trace memory to store transactions
US20020099972A1 (en) Method and system for selecting a master controller in a redundant control plane having plural controlllers
US7933966B2 (en) Method and system of copying a memory area between processor elements for lock-step execution
JP2000508453A (ja) 故障分離のためのデジタルデータ処理方法及び装置
JPH03182138A (ja) 多段交換網およびスイッチ
JPH03184130A (ja) ソフトウェアの誤り処理方法
EP0415552B1 (en) Protocol for read and write transfers
JPWO2010103564A1 (ja) 送受信装置、送信装置、データの送受信方法
US5680113A (en) Dynamic address assignments to serially connected devices
JPH03184129A (ja) 特定のデータをシステムデータに変換する方法
US6550030B1 (en) On-line testing of the programmable logic blocks in field programmable gate arrays
US20070195716A1 (en) Ring bus in an emulation environment
EP0411805B1 (en) Bulk memory transfer during resync
JPH0934856A (ja) ロック・ステップ作動回路の同期を有効にする方法および装置

Legal Events

Date Code Title Description
A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20041102

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20041110

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050201