JPH1050191A - Manufacture of chip fuse element - Google Patents

Manufacture of chip fuse element

Info

Publication number
JPH1050191A
JPH1050191A JP20081396A JP20081396A JPH1050191A JP H1050191 A JPH1050191 A JP H1050191A JP 20081396 A JP20081396 A JP 20081396A JP 20081396 A JP20081396 A JP 20081396A JP H1050191 A JPH1050191 A JP H1050191A
Authority
JP
Japan
Prior art keywords
thin film
conductor thin
film
fuse conductor
fuse
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP20081396A
Other languages
Japanese (ja)
Inventor
Kenichirou Morishige
憲一郎 森茂
Koichi Oba
耕一 大庭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP20081396A priority Critical patent/JPH1050191A/en
Publication of JPH1050191A publication Critical patent/JPH1050191A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To provide a chip fuse element which can be electrically connected excellently and operates stably by producing terminal electrodes by successively forming a fuse conductor thin film and a glass film on a substrate, forming plating layers on exposed terminal parts, and then applying a conductive resin to the parts and curing the resin. SOLUTION: A glaze glass layer 11 is formed on the surface of a rectangular insulator substrate 1 made of, for example, an alumina ceramic. A fuse conductor thin film 3 of a metal thin film of such as Al is formed on the layer 11 into a prescribed pattern by photolithographic technique. After both ends of the film 3 are exposed, a low melting point glass film 5 is formed and further an overcoat resin coating 6 of epoxy type resin is formed on the film 5. The exposed both end parts 3a, 3b are treated with nitric acid, etc., and then plated with zinc by displacement plating. After that, overlaying terminal electrodes 2a, 2b and end face electrodes 4a, 4b are formed by applying a conductive resin produced by mixing Ag powder with an epoxy resin, curing the resin, and if necessary, plated with tin.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明が属する技術分野】本発明は、所定回路の異常電
流に対して回路を保護するためのチップヒューズ素子の
製造方法に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a chip fuse element for protecting a circuit against abnormal current of a predetermined circuit.

【0002】[0002]

【従来の技術】チップヒューズ素子は、図5の断面図に
示すように、絶縁基板1の主面にグレーズ層を形成し、
さらにヒューズ導体薄膜3を形成していた。そして、ヒ
ューズ導体薄膜3の端部と接続するように、絶縁基板1
の対向する両端部に端子電極2a、2bを形成し、さら
に、ガラス膜5を形成し、オーバーコート樹脂6を被覆
していた。
2. Description of the Related Art A chip fuse element has a glaze layer formed on a main surface of an insulating substrate 1 as shown in a sectional view of FIG.
Further, a fuse conductor thin film 3 was formed. The insulating substrate 1 is connected to the end of the fuse conductor thin film 3.
The terminal electrodes 2a and 2b are formed on both ends facing each other, a glass film 5 is further formed, and the overcoat resin 6 is covered.

【0003】このようなチップヒューズ素子は、端子電
極2a、2b間に印加される異常電流によって、ヒュー
ズ導体薄膜3の溶断部分が発熱する。この時、グレーズ
層は、発熱された熱が過度に絶縁基板側に逃げないよう
に、熱伝導率が適宜設定されている。そして、この発熱
によって、ヒューズ導体薄膜3が溶断し、ヒューズとし
ての作用をする。さらに、溶断した部分に軟化したガラ
ス膜5が充填され、溶断後の高い絶縁性を維持してい
た。
In such a chip fuse element, a blown portion of the fuse conductor thin film 3 generates heat due to an abnormal current applied between the terminal electrodes 2a and 2b. At this time, the thermal conductivity of the glaze layer is appropriately set so that the generated heat does not excessively escape to the insulating substrate side. Then, due to this heat generation, the fuse conductor thin film 3 is melted and acts as a fuse. Furthermore, the softened glass film 5 was filled in the blown portion, and high insulation after the blow was maintained.

【0004】このような溶断特性は、ヒューズ導体薄膜
3となる金属の融点、導電率、形状などによって大きく
変化することになる。
[0004] Such fusing characteristics vary greatly depending on the melting point, conductivity, shape, and the like of the metal forming the fuse conductor thin film 3.

【0005】このようなことを考慮した場合には、ヒュ
ーズ導体薄膜3の材料としては、一般にAl薄膜で形成
してフォトリソグラフィー技術を用いて、特性に応じた
所定パターンに形成していた。
In consideration of the above, the fuse conductor thin film 3 is generally formed of an Al thin film and formed into a predetermined pattern according to characteristics by using a photolithography technique.

【0006】[0006]

【発明が解決しようとする課題】しかし、チップヒュー
ズ素子のヒューズ導体薄膜3にAl薄膜を用いた場合、
Al表面が酸化されやすいという問題点があった。しか
も、ヒューズ導体薄膜3上のガラス膜5を形成する場合
には、ガラス膜5は、低融点ガラスペーストを印刷し、
焼成(500℃以上)するため、ヒューズ導体薄膜3の
露出部分表面に酸化膜が形成されてしまう。この酸化膜
の厚みは数10〜100Å程度である。
However, when an Al thin film is used as the fuse conductor thin film 3 of the chip fuse element,
There is a problem that the Al surface is easily oxidized. Moreover, when the glass film 5 is formed on the fuse conductor thin film 3, the glass film 5 is printed with a low-melting glass paste,
Due to the firing (500 ° C. or higher), an oxide film is formed on the exposed portion surface of the fuse conductor thin film 3. The thickness of this oxide film is about several tens to 100 degrees.

【0007】端子電極2a、2bが接続するヒューズ導
体薄膜3の露出端部に、酸化膜が形成された状態で、端
子電極2a、2bを形成すると、端子電極2a、2bと
ヒューズ導体薄膜3との間の電気的な導通が不良となっ
てしまう。
When the terminal electrodes 2a and 2b are formed in a state where an oxide film is formed on the exposed end of the fuse conductor thin film 3 to which the terminal electrodes 2a and 2b are connected, the terminal electrodes 2a and 2b and the fuse conductor thin film 3 The electrical continuity between them becomes defective.

【0008】例えば、ヒューズ導体薄膜3の露出端部に
直接、端子電極2aを形成すると、約50KΩ程度の抵
抗が存在してしまうことになる。これでは、端子電極2
a、2bに印加される異常電流に対するヒューズ導体薄
膜3の溶断特性が大きく変化してしまう。
For example, if the terminal electrode 2a is formed directly on the exposed end of the fuse conductor thin film 3, a resistance of about 50 KΩ will be present. In this case, the terminal electrode 2
The fusing characteristics of the fuse conductor thin film 3 with respect to the abnormal currents applied to a and 2b greatly change.

【0009】また、端子電極2a、2bを形成した後、
端子電極2a、2bの表面から鋭い押圧部材、例えば針
などによって押圧し、ヒューズ導体薄膜3と端子電極2
a、2bとの間の酸化膜を機械的に破壊して、互いの導
通をとるようにしても、250mΩ程度に改善できるも
のの、そのばらつきは180〜315mΩ程度であり、
各素子間で特性がばらついてしまう。
After forming the terminal electrodes 2a and 2b,
The surface of the terminal electrodes 2a, 2b is pressed by a sharp pressing member, for example, a needle or the like, so that the fuse conductor thin film 3 and the terminal electrodes 2
Although it is possible to improve the resistance to about 250 mΩ by mechanically destroying the oxide film between a and 2b and to establish conduction with each other, the variation is about 180 to 315 mΩ.
The characteristics vary among the elements.

【0010】本発明は、上述の課題を解決するために案
出されたものであり、その目的は、ヒューズ導体薄膜を
形成し、ガラス膜を形成した後に、端子電極を形成して
も、この端子電極とヒューズ導体薄膜との電気的な接続
が良好で、且つ安定したチップヒューズ素子を製造する
方法を提供するものである。
The present invention has been devised in order to solve the above-mentioned problem, and an object of the present invention is to form a fuse conductor thin film, form a glass film, and then form a terminal electrode. An object of the present invention is to provide a method of manufacturing a stable chip fuse element which has good electrical connection between a terminal electrode and a fuse conductor thin film.

【0011】[0011]

【課題を解決するための手段】本発明によれば、四角形
状の絶縁基板にアルミニウムから成るヒューズ導体薄膜
を形成する工程と、前記ヒューズ導体薄膜上に、その両
端部を露出させて、ガラスペーストの焼き付けによりガ
ラス膜を形成する工程と、前記ヒューズ導体薄膜の露出
する両端部の表面を、酸による表面エッチング処理を施
すとともに、ヒューズ導体薄膜よりも金属イオン化傾向
の小さい金属でメッキ層を被着させる工程と、前記メッ
キ層表面及び絶縁基板の両端部に、導電性樹脂ペースト
の塗布・硬化によって端子電極を形成する工程とからな
るチップヒューズ素子の製造方法である。
According to the present invention, a step of forming a fuse conductor thin film made of aluminum on a rectangular insulating substrate, and exposing both ends of the fuse conductor thin film to the glass paste Forming a glass film by baking, and performing a surface etching treatment on the exposed both ends of the fuse conductor thin film with an acid, and applying a plating layer with a metal having a smaller metal ionization tendency than the fuse conductor thin film. And a step of forming a terminal electrode by applying and curing a conductive resin paste on the surface of the plating layer and both ends of the insulating substrate.

【0012】尚、メッキ層とは、金属のイオン化傾向の
大小の違いによって、母材の金属(ヒューズ導体薄膜の
アルミニウム)とメッキ液中の金属とが置換析出する
「置換メッキ」によって形成されるものであり、例え
ば、亜鉛やNiメッキなどである。
The plating layer is formed by "substitution plating" in which the metal of the base material (aluminum of the fuse conductor thin film) and the metal in the plating solution are substituted and deposited, depending on the magnitude of the ionization tendency of the metal. For example, zinc or Ni plating.

【0013】[0013]

【作用】本発明のチップヒューズ素子では、ヒューズ導
体薄膜に両端部を露出するように、ガラス膜を焼きつけ
処理した後、その露出部分を酸による表面エッチング処
理を施している。これによって、ヒューズ導体薄膜の露
出端部の酸化膜が除去されることになる。
In the chip fuse element of the present invention, the glass film is baked so as to expose both ends to the fuse conductor thin film, and the exposed portion is subjected to a surface etching treatment with an acid. As a result, the oxide film on the exposed end of the fuse conductor thin film is removed.

【0014】その後、金属メッキ層が形成される。金属
メッキ層の形成においては、高い温度を与えることがな
いため、酸化膜を除去したヒューズ導体薄膜の露出部
に、再度酸化膜が形成されることを抑えられ、金属メッ
キ層が安定的に被着形成することができる。
Then, a metal plating layer is formed. Since a high temperature is not applied in forming the metal plating layer, the formation of the oxide film again on the exposed portion of the fuse conductor thin film from which the oxide film has been removed can be suppressed, and the metal plating layer can be stably covered. Can be formed.

【0015】その後、端子電極が金属メッキ層上に形成
されるが、端子電極が導電性樹脂を用いて比較的低温
(約200℃)で熱硬化されて形成されるため、金属メ
ッキ層、ヒューズ導体薄膜と安定して接続され、同時
に、ヒューズ導体薄膜に熱履歴が与えられる回数を極小
化されるため、ヒューズ導体薄膜が熱履歴による剥離な
どを抑えることができ、特性も安定化する。
Thereafter, a terminal electrode is formed on the metal plating layer. Since the terminal electrode is formed by using a conductive resin and thermosetting at a relatively low temperature (about 200 ° C.), the metal plating layer and the fuse are formed. The fuse conductor thin film is stably connected to the conductor thin film, and at the same time, the number of times that the heat history is given to the fuse conductor thin film is minimized, so that the fuse conductor thin film can be prevented from peeling off due to the heat history and the characteristics are stabilized.

【0016】従って、端子電極とヒューズ導体薄膜との
接続状態が非常に安定し、その間の抵抗値を小さくで
き、しかも、抵抗ばらつきを抑えることができるため、
素子間での特性のばらつきが非常に小さくすることがで
きる。
Accordingly, the connection state between the terminal electrode and the fuse conductor thin film is very stable, the resistance value between them can be reduced, and the resistance variation can be suppressed.
Variations in characteristics between elements can be made very small.

【0017】[0017]

【発明の実施の態様】以下、本発明のチップヒューズ素
子の製造方法を図面に基づいて説明する。
DESCRIPTION OF THE PREFERRED EMBODIMENTS A method for manufacturing a chip fuse element according to the present invention will be described below with reference to the drawings.

【0018】図1は、本発明に係るチップヒューズ素子
の平面図であり、図2は長手方向の断面構造図であり、
図3は、ヒューズ導体薄膜と端子電極との接続部分の概
略図である。
FIG. 1 is a plan view of a chip fuse element according to the present invention, FIG. 2 is a cross-sectional structural view in a longitudinal direction,
FIG. 3 is a schematic view of a connection portion between the fuse conductor thin film and the terminal electrode.

【0019】図において、1は絶縁基板、2a、2bは
端子電極、3はヒューズ導体薄膜、4a、4bは端面電
極、5は低融点ガラス膜、6オーバーコート樹脂であ
る。
In the figure, 1 is an insulating substrate, 2a and 2b are terminal electrodes, 3 is a fuse conductor thin film, 4a and 4b are end electrodes, 5 is a low melting point glass film, and 6 is an overcoat resin.

【0020】絶縁基板1は、例えばアルミナセラミック
などからなり、その形状は例えば1.6mm×3.2m
mの矩形状となっている。この絶縁基板1の表面にグレ
ーズガラス層11が形成されている。グレーズガラス層
11は、通常、10〜20μmであるが、回路の開閉時
の突入電流に対して感度を鈍くするために、例えば40
μmなどの厚みとしてもよい。
The insulating substrate 1 is made of, for example, alumina ceramic and has a shape of, for example, 1.6 mm × 3.2 m.
m. A glaze glass layer 11 is formed on the surface of the insulating substrate 1. The glaze glass layer 11 usually has a thickness of 10 to 20 μm.
It may be a thickness such as μm.

【0021】ヒューズ導体薄膜3は、Alなどの金属薄
膜からなり、絶縁基板1の長手方向に延び、その中央部
が極細状の溶断部となっている。そして、ヒューズ導体
薄膜3の両端部には、金属メッキ層(以下、亜鉛メッキ
層という)3a、3bを介して端子電極2a、2bが重
畳接続している。この端子電極2a、2bは、Ag系粉
末などを含む導電性樹脂からなり、その表面の一部分に
必要に応じてNiメッキ、半田や錫メッキが施されてい
る。
The fuse conductor thin film 3 is made of a metal thin film of Al or the like, extends in the longitudinal direction of the insulating substrate 1, and has an extremely fine fusing portion at the center. Terminal electrodes 2a and 2b are connected to both ends of the fuse conductor thin film 3 via metal plating layers (hereinafter, referred to as zinc plating layers) 3a and 3b, respectively. The terminal electrodes 2a and 2b are made of a conductive resin containing an Ag-based powder or the like, and a part of the surface thereof is plated with Ni, solder, or tin as needed.

【0022】また、ヒューズ導体薄膜3の溶断部分上に
は、低融点ガラス膜5が形成され、さらに、低融点ガラ
ス膜5を含むヒューズ導体薄膜3上には、オーバーコー
ト樹脂6が被覆される。
A low melting point glass film 5 is formed on the blown portion of the fuse conductor thin film 3, and an overcoat resin 6 is coated on the fuse conductor thin film 3 including the low melting point glass film 5. .

【0023】低融点ガラス膜5は、ホウ珪酸鉛系ガラス
からなり、ヒューズ導体薄膜3の溶断によって形成され
た溶断溝内に、軟化して充填されるものであり、これに
よって、溶断後に高い絶縁性を維持するものである。
The low-melting glass film 5 is made of lead borosilicate glass and is softened and filled in a fusing groove formed by fusing the fuse conductor thin film 3, thereby providing a high insulation after fusing. To maintain their sexuality.

【0024】オーバーコート樹脂6は、例えばエポキシ
樹脂などから成り、主に、耐湿信頼性の向上のために形
成されている。
The overcoat resin 6 is made of, for example, an epoxy resin, and is formed mainly for improving the moisture resistance reliability.

【0025】また、低融点ガラス膜5とオーバーコート
樹脂6との間には、必要に応じて、過度の異常電流によ
って、ヒューズ導体薄膜3が破裂し、低融点ガラス膜5
が吹き飛んでしまうことを防止するためのシリコンなど
の弾性を有する弾性体層7が配置されている。
If necessary, the fuse conductor thin film 3 is ruptured between the low melting point glass film 5 and the overcoat resin 6 due to excessive abnormal current, and the low melting point glass film 5
An elastic layer 7 having elasticity, such as silicon, is disposed to prevent the air from being blown off.

【0026】また、絶縁基板1の長手方向の一対の対向
する端面部分には、端子電極2a、2bと接続する端面
電極4a、4bが形成されている。この端面電極4a、
4bは、例えば、Agなどの導電性金属粉末を含む導電
性樹脂を硬化して形成される。そして、端面電極4a、
4bの表面には必要に応じてNiメッキ層、錫や半田メ
ッキ層が形成される。
Further, end face electrodes 4a, 4b connected to the terminal electrodes 2a, 2b are formed on a pair of opposing end faces in the longitudinal direction of the insulating substrate 1. This end face electrode 4a,
4b is formed by curing a conductive resin containing a conductive metal powder such as Ag, for example. Then, the end face electrode 4a,
A Ni plating layer, tin or solder plating layer is formed on the surface of 4b as needed.

【0027】次に、上述のチップヒューズ素子の製造方
法を図4の工程図に沿って説明する。
Next, a method of manufacturing the above-described chip fuse element will be described with reference to the process chart of FIG.

【0028】まず、複数のチップヒューズ素子となる領
域を区画する分割溝が形成された大型基板を用意する。
尚、分割性を向上させるために、大型基板の両主面に、
第1の分割溝、第2の分割溝を形成することが望まし
い。また、2つの第1の分割溝、2つの第2の分割溝で
形成された領域を素子領域という。
First, a large-sized substrate having a divided groove for dividing a region to be a plurality of chip fuse elements is prepared.
In addition, in order to improve the dividing property, on both main surfaces of the large substrate,
It is desirable to form a first dividing groove and a second dividing groove. A region formed by the two first division grooves and the two second division grooves is called an element region.

【0029】次に、大型基板の各素子領域の表面に、ガ
ラスグレーズ層11を被着形成する。具体的には、ホウ
珪酸鉛系ガラスペーストを印刷し、焼成することによっ
て形成される。
Next, a glass glaze layer 11 is formed on the surface of each element region of the large substrate. Specifically, it is formed by printing and firing a lead borosilicate glass paste.

【0030】次に、大型基板の各素子領域の表面に、A
lのヒューズ導体薄膜3を形成する。具体的には、Al
薄膜の被着、フォトレジスト膜の塗布、選択的な露光、
フォトレジスト膜の選択的な現像、Al薄膜の選択的な
エッチング、フォトレジスト膜の剥離によるフォトリソ
グラフィー技術によって所定パターンに形成する。
Next, on the surface of each element region of the large substrate, A
1 is formed. Specifically, Al
Thin film deposition, photoresist film application, selective exposure,
The photoresist film is formed into a predetermined pattern by a selective development of the photoresist film, a selective etching of the Al thin film, and a photolithography technique by peeling the photoresist film.

【0031】次に、大型基板の各素子領域のヒューズ導
体薄膜3の溶断部を覆うように、低融点ガラス膜5を形
成する。具体的にはヒューズ導体薄膜3を覆うように、
低融点ガラスペーストの印刷・焼成によって形成する。
その材料は、ホウ珪酸鉛系ガラス成分であり、その膜厚
は、10〜20μmである。
Next, a low-melting glass film 5 is formed so as to cover the blown portion of the fuse conductor thin film 3 in each element region of the large substrate. Specifically, so as to cover the fuse conductor thin film 3,
It is formed by printing and firing a low melting glass paste.
The material is a lead borosilicate glass component, and its film thickness is 10 to 20 μm.

【0032】この工程によって、ヒューズ導体薄膜3の
両端部、即ち、端子電極2a、2bが重畳接続する部分
が露出した状態で、大気雰囲気中に焼成されるために、
酸化膜が形成されてしまうことになる。
By this step, the fuse conductor thin film 3 is fired in an air atmosphere with both end portions, that is, portions where the terminal electrodes 2a and 2b are overlapped and connected exposed.
An oxide film will be formed.

【0033】次に、大型基板の各素子領域のヒューズ導
体薄膜3の両端を残して、オーバーコート樹脂6を形成
する。オーバーコート樹脂6は、例えばエポキシ系樹脂
などの熱硬化性樹脂や紫外線硬化樹脂などが例示でき、
例えば熱処理や紫外線照射などによって硬化形成する。
この厚みは、例えば20〜50μmの厚みである。
Next, an overcoat resin 6 is formed while leaving both ends of the fuse conductor thin film 3 in each element region of the large substrate. Examples of the overcoat resin 6 include a thermosetting resin such as an epoxy resin and an ultraviolet curable resin.
For example, it is formed by heat treatment or ultraviolet irradiation.
This thickness is, for example, 20 to 50 μm.

【0034】尚、オーバーコート樹脂層6とヒューズ導
体薄膜3またはガラス膜5との間に弾性体層7を配置す
る場合には、その形成は、オーバーコート樹脂6の形成
する前に行う。尚、弾性体層7は、例えばシンエツ社製
#8130のシリコンペーストを塗布し、120℃1時
間の熱処理によって硬化されて形成される。
When the elastic layer 7 is disposed between the overcoat resin layer 6 and the fuse conductor thin film 3 or the glass film 5, the formation is performed before the overcoat resin 6 is formed. The elastic layer 7 is formed by applying, for example, a silicon paste of # 8130 manufactured by Shin-Etsu Co., Ltd., and curing by heat treatment at 120 ° C. for 1 hour.

【0035】次に、大型基板の各素子領域のヒューズ導
体薄膜3の両端部に、端子電極2a、2bを形成するた
めに、亜鉛メッキ層3a、3bを形成する。
Next, zinc plating layers 3a and 3b are formed on both ends of the fuse conductor thin film 3 in each element region of the large substrate in order to form terminal electrodes 2a and 2b.

【0036】亜鉛メッキ層3a、3bを形成する前の前
処理として、ヒューズ導体薄膜3の両端部の酸化膜を除
去して、メッキ被着面を清浄化する。
As a pretreatment before forming the zinc plating layers 3a and 3b, the oxide films on both ends of the fuse conductor thin film 3 are removed to clean the surface to be plated.

【0037】具体的には、濃度50%の硝酸の酸性液体
に、1分間浸漬処理する。これによって、ヒューズ導体
薄膜3の露出部の酸化アルミニウムの酸化膜が除去され
ることにある。尚、硝酸以外に、リン酸を用いることも
できる。
Specifically, the substrate is immersed in an acidic liquid of nitric acid having a concentration of 50% for one minute. Thus, the oxide film of aluminum oxide on the exposed portion of the fuse conductor thin film 3 is removed. Note that, in addition to nitric acid, phosphoric acid can also be used.

【0038】続いて、亜鉛メッキ処理を行う。具体的に
は、亜鉛メッキ液に約10分間浸漬して、置換メッキ処
理を施す。この置換メッキ処理は、金属のイオン化傾向
の大小によって、母材の金属(ヒューズ導体薄膜3のA
l)と液中の金属とか置換析出するものである。尚、実
施例では、亜鉛をメッキしているが、金属のイオン化の
大小の違いにより置換析出させるため、母材の金属であ
るヒューズ導体薄膜3のアルミニウムによりも、イオン
化傾向の小さい金属であれば、亜鉛に限らずその他の金
属を用いてもよい。例えばNiなどが挙げられる。
Subsequently, a zinc plating process is performed. Specifically, displacement plating is performed by immersion in a zinc plating solution for about 10 minutes. This displacement plating treatment is performed according to the magnitude of the ionization tendency of the metal.
l) and the metal in the liquid are replaced and precipitated. In the embodiment, zinc is plated. However, in order to perform substitution precipitation according to the difference in the magnitude of ionization of the metal, a metal having a small ionization tendency can be used even if aluminum of the fuse conductor thin film 3 which is a base metal is used. Other metals may be used instead of zinc. For example, Ni is mentioned.

【0039】この亜鉛メッキ層3a、3bは置換メッキ
法によって形成されるため、ヒューズ導体薄膜3の端部
の露出表面に、亜鉛メッキ層3a、3bが被着した時点
で反応が停止することになるため、露出表面を完全にメ
ッキ処理でき、しかも、ヒューズ導体薄膜3のAlを大
きく損ねることがなく、さらに、メッキ処理の管理が比
較的簡単に行える。
Since the zinc plating layers 3a and 3b are formed by displacement plating, the reaction stops when the zinc plating layers 3a and 3b are applied to the exposed surfaces of the ends of the fuse conductor thin film 3. Therefore, the exposed surface can be completely plated, the Al of the fuse conductor thin film 3 is not significantly damaged, and the plating process can be managed relatively easily.

【0040】この前処理である酸化膜の除去から亜鉛メ
ッキ層3a、3bの被着の間には、ヒューズ導体薄膜3
の端部が若干大気にふれる程度であり、熱が印加される
ことがないため、酸化膜を除去した後に、再度酸化膜が
形成されることは殆どない。
Between the removal of the oxide film, which is the pretreatment, and the deposition of the zinc plating layers 3a and 3b, the fuse conductor thin film 3
Is slightly exposed to the atmosphere, and no heat is applied. Therefore, after the oxide film is removed, the oxide film is hardly formed again.

【0041】次に、大型基板の各素子領域のヒューズ導
体薄膜3の両端部の亜鉛メッキ層3a、3bに重畳する
端子電極2a、2bを形成する。具体的には、ヒューズ
導体薄膜3の端部の亜鉛メッキ層3a、3bに重畳し、
且つ第1の分割溝にまで到達する形状である。また、こ
の端子電極2a、2bは、Agなどの金属粉末を混合し
たエポキシ系樹脂の導電性樹脂を塗布して、200℃で
熱硬化する。
Next, terminal electrodes 2a and 2b are formed so as to overlap the zinc plating layers 3a and 3b at both ends of the fuse conductor thin film 3 in each element region of the large substrate. More specifically, the fuse conductor thin film 3 overlaps the zinc plating layers 3a and 3b at the ends thereof,
In addition, the shape reaches the first division groove. The terminal electrodes 2a and 2b are coated with a conductive resin such as an epoxy resin mixed with a metal powder such as Ag, and thermally cured at 200.degree.

【0042】尚、各素子領域の裏面側の長手方向の両端
部にも、同様に導体膜を形成してもよい。
Incidentally, a conductor film may be similarly formed on both ends in the longitudinal direction on the back surface side of each element region.

【0043】次に、大型基板の各素子領域を区画する第
1の分割溝に沿って1次分割処理を行う。これによっ
て、大型基板は短冊状の基板となり、端面電極4a、4
bを形成する面が分割によって現れることになる。
Next, a primary division process is performed along a first division groove for dividing each element region of the large substrate. As a result, the large substrate becomes a strip-shaped substrate, and the end surface electrodes 4a, 4
The plane forming b will appear due to the division.

【0044】次に、短冊状の基板の各素子領域の分割面
に、端面電極4a、4bを形成する。これによって、各
素子領域の端子電極2aと端面電極4a、端子電極2b
と端面電極4bとが互いに接続する。この端面電極4
a、4bは、端子電極2a、2bと同様にAgなどの金
属粉末を混合したエポキシ系樹脂の導電性樹脂を用い、
この導電性樹脂を浸漬や印刷などにより塗布して、20
0℃で熱硬化する。
Next, end surface electrodes 4a and 4b are formed on the divided surfaces of the respective element regions of the strip-shaped substrate. Thereby, the terminal electrode 2a, the end face electrode 4a, and the terminal electrode 2b in each element region are formed.
And the end face electrode 4b are connected to each other. This end face electrode 4
a and 4b are made of an epoxy resin conductive resin mixed with a metal powder such as Ag, like the terminal electrodes 2a and 2b.
This conductive resin is applied by dipping or printing, and
Thermoset at 0 ° C.

【0045】次に、短冊状の基板の各素子領域を区画す
る他方向に延びる第2の分割溝に沿って、2次分割処理
を行う。これによって、各素子領域は、完全に個々に分
割されることになる。
Next, a secondary division process is performed along a second division groove extending in the other direction that divides each element region of the strip-shaped substrate. As a result, each element region is completely divided individually.

【0046】最後に、必要に応じて、端子電極2a、2
bの露出部分、及び端面電極4a、4bの表面に、Ni
メッキ、錫または半田メッキ処理を施す。
Finally, if necessary, the terminal electrodes 2a, 2a
b and the surfaces of the end face electrodes 4a and 4b
Apply plating, tin or solder plating.

【0047】上述の製造方法によれば、薄膜技法による
ヒューズ導体薄膜3を形成した後には、ガラス膜5の形
成工程で比較的高い焼成処理(約500℃程度)が行う
われるだけである。しかも、この焼成処理によってヒュ
ーズ導体薄膜3の露出表面に形成される酸化膜は、亜鉛
メッキ層3a、3bの被着前に行われる酸による表面エ
ッチングに除去されることになるため、ヒューズ導体薄
膜3と亜鉛メッキ層3a、3bとの電気的な導通が非常
に良好となる。この亜鉛メッキ層3a、3b上には、さ
らに、端子電極2a、2bが重畳して形成される、結
局、端子電極2a、2bとヒューズ導体薄膜3との電気
的な接続が安定且つ確実に行うことができる。
According to the above-described manufacturing method, after forming the fuse conductor thin film 3 by the thin film technique, only a relatively high baking process (about 500 ° C.) is performed in the step of forming the glass film 5. Moreover, the oxide film formed on the exposed surface of the fuse conductor thin film 3 by this baking treatment is removed by the surface etching by the acid performed before the galvanized layers 3a, 3b are applied. 3 and the galvanized layers 3a, 3b have very good electrical continuity. The terminal electrodes 2a, 2b are further formed on the zinc plating layers 3a, 3b so as to overlap with each other. As a result, the electrical connection between the terminal electrodes 2a, 2b and the fuse conductor thin film 3 is performed stably and reliably. be able to.

【0048】また、端子電極2a、2b、端面電極4
a、4bが、導電性樹脂の塗布及びその熱硬化(約20
0℃)で形成されるため、ヒューズ導体薄膜3の酸化膜
の形成の進行や新たな酸化膜を形成することが一切な
く、製造工程からもヒューズ導体薄膜3と端子電極2
a、2bとの電気的な接続を確実なものとすることがで
きる。
The terminal electrodes 2a and 2b, the end face electrodes 4
a and 4b indicate the application of a conductive resin and its heat curing (about 20
0 ° C.), the formation of the oxide film of the fuse conductor thin film 3 and the formation of a new oxide film do not occur at all.
a, 2b can be reliably connected electrically.

【0049】さらに、ヒューズ導体薄膜3の形成後、比
較的高い温度で焼成する膜は、ガラス膜5のみであるた
め、ヒューズ導体薄膜3に与えられる熱履歴の回数が非
常に少ないため、ヒューズ導体薄膜3の剥離などが一切
なく、これによっても安定した特性を導出することがで
きる。
Further, since the glass film 5 is the only film fired at a relatively high temperature after the formation of the fuse conductor thin film 3, the number of heat histories given to the fuse conductor thin film 3 is very small. There is no peeling of the thin film 3 at all, so that stable characteristics can be derived.

【0050】[0050]

【実験例】本発明者は、本発明品の作用・効果を明確に
するため、本発明品と、従来の製造工程、即ち、ヒュー
ズ導体薄膜3と端子電極2a、2bとの接続部分に酸性
液体による酸化膜除去及び亜鉛メッキ層の被着を施して
いないチップヒューズ素子(従来品)とを夫々20ケ作
成した。そして、各素子において、ヒューズ導体薄膜3
と端子電極2a、2bとの間の平均抵抗値を測定した。
EXPERIMENTAL EXAMPLE In order to clarify the operation and effect of the product of the present invention, the present inventor made the product of the present invention and the conventional manufacturing process, that is, the acidic portion between the connection portion between the fuse conductor thin film 3 and the terminal electrodes 2a and 2b. Twenty chip fuse elements (conventional products) each having no oxide film removed by a liquid and no galvanized layer adhered were prepared. In each element, the fuse conductor thin film 3
The average resistance value between the terminal electrodes 2a and 2b was measured.

【0051】その結果、本発明品では、平均抵抗値は5
0mΩであったのに対して、平均抵抗値は50KΩであ
った。
As a result, in the product of the present invention, the average resistance value was 5
The average resistance was 50 kΩ, while the resistance was 0 mΩ.

【0052】また、この従来品に端子電極2a、2bを
形成した後に、ヒューズ導体薄膜3との接続重畳部分の
端子電極2a、2bの表面を、針状の鋭い先端の押圧部
材により押圧して、端子電極2a、2bとヒューズ導体
薄膜33との間の酸化膜を機械的に破壊して導通を達成
させたもの(比較品)を作成し、夫々のヒューズ導体薄
膜3と端子電極2a、2bとの間の平均抵抗値及び、そ
の抵抗値の最大値、最低値、さらに、バラツキ度合い
(3σ)を測定した。
After the terminal electrodes 2a and 2b are formed on the conventional product, the surfaces of the terminal electrodes 2a and 2b at the portions where the terminal electrodes 2a and 2b overlap with the fuse conductor thin film 3 are pressed by a needle-like sharp pressing member having a sharp tip. , An oxide film between the terminal electrodes 2a, 2b and the fuse conductor thin film 33 is mechanically broken to achieve conduction (comparative product), and the respective fuse conductor thin film 3 and the terminal electrodes 2a, 2b , And the maximum and minimum values of the resistance value, and the degree of variation (3σ) were measured.

【0053】その結果、本発明品では、平均抵抗値は5
0mΩ、最大値52mΩ、最低値48mΩであり、バラ
ツキ度合いは4であったのに対して、比較品では、平均
抵抗値は250mΩ、最大値318mΩ、最低値180
mΩであり、バラツキ度合いは132であった。
As a result, in the product of the present invention, the average resistance value was 5
0 mΩ, the maximum value was 52 mΩ, and the minimum value was 48 mΩ, and the degree of variation was 4. On the other hand, in the comparative product, the average resistance value was 250 mΩ, the maximum value was 318 mΩ, and the minimum value was 180.
mΩ, and the degree of variation was 132.

【0054】即ち、本発明の製造方法によるチップヒュ
ーズ素子では、抵抗値を極めて小さく良好にすることが
でき、しかも、素子間のばらつきを非常に小さくするこ
とができることを確認した。
That is, it has been confirmed that the chip fuse element manufactured by the manufacturing method of the present invention can have a very small resistance value and can be excellent, and can also make the variation between elements extremely small.

【0055】尚、本発明の製造方法では、オーバーコー
ト樹脂6を形成した後に、メッキ処理のため酸性液体に
よる浸漬処理と亜鉛メッキ層3a、3bの形成を行って
いるが、この場合のオーバーコート樹脂6は、耐メッキ
性に優れた樹脂を用いる必要がある。また、上述のメッ
キ処理のため酸性液体による浸漬処理と亜鉛メッキ層3
a、3bの形成を、ガラス被覆層5を形成した直後に行
い、その後に、オーバーコート樹脂6を形成しても構わ
ない。
In the manufacturing method of the present invention, after the overcoat resin 6 is formed, the immersion treatment with an acidic liquid and the formation of the zinc plating layers 3a and 3b are performed for the plating treatment. As the resin 6, it is necessary to use a resin having excellent plating resistance. For the above-mentioned plating, immersion treatment with an acidic liquid and zinc plating layer 3 are performed.
The formation of a and 3b may be performed immediately after the glass coating layer 5 is formed, and then the overcoat resin 6 may be formed.

【0056】また、酸化膜の除去、露出表面の亜鉛メッ
キ層3a、3bを形成した後、1次分割、2次分割を行
い個々の素子の形状した後、素子の端部を導電性樹脂槽
に浸漬して、熱硬化によって、端子電極2a、2bと端
面電極4a、4b、さらに、基板裏面側の導体を同時に
形成しても構わない。
After removing the oxide film, forming the galvanized layers 3a and 3b on the exposed surfaces, performing primary division and secondary division to form individual elements, the end of the element is placed in a conductive resin tank. And the terminal electrodes 2a and 2b, the end surface electrodes 4a and 4b, and the conductor on the back surface side of the substrate may be simultaneously formed by thermosetting.

【0057】[0057]

【発明の効果】以上のように、本発明のチップヒューズ
素子の製造方法によれば、ヒューズ導体薄膜と端子電極
との界面にメッキ層が形成され、このメッキ層の形成前
に、ヒューズ導体薄膜の露出表面を酸による表面処理を
行っているため、ヒューズ導体薄膜の露出表面に酸化膜
が除去されるため、結果として、ヒューズ導体薄膜と端
子電極との接続状態が極めて良好となる。また、ヒュー
ズ導体薄膜を形成した後の焼成工程が非常に少ないの
で、これによっても特性が安定化し、所定パターンとし
たヒューズ導体薄膜の特性を忠実にチップヒューズ素子
の特性に反映することができ、素子間の特性バラツキを
防止することができる製造方法である。
As described above, according to the method for manufacturing a chip fuse element of the present invention, a plating layer is formed on the interface between the fuse conductor thin film and the terminal electrode, and the fuse conductor thin film is formed before the plating layer is formed. Since the exposed surface is subjected to a surface treatment using an acid, the oxide film is removed from the exposed surface of the fuse conductor thin film, and as a result, the connection state between the fuse conductor thin film and the terminal electrode becomes extremely good. Also, since the firing process after forming the fuse conductor thin film is extremely small, the characteristics are also stabilized by this, and the characteristics of the fuse conductor thin film having a predetermined pattern can be faithfully reflected on the characteristics of the chip fuse element, This is a manufacturing method capable of preventing variation in characteristics between elements.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明に係るチップヒューズ素子の平面図であ
る。
FIG. 1 is a plan view of a chip fuse element according to the present invention.

【図2】本発明に係るチップヒューズ素子の断面図であ
る。
FIG. 2 is a sectional view of a chip fuse element according to the present invention.

【図3】本発明に係るヒューズ導体薄膜と端子電極との
接続部分の拡大断面図である。
FIG. 3 is an enlarged sectional view of a connection portion between a fuse conductor thin film and a terminal electrode according to the present invention.

【図4】本発明の製造方法の工程を示す工程図である。FIG. 4 is a process chart showing the steps of the production method of the present invention.

【図5】従来のチップヒューズ素子の平面図である。FIG. 5 is a plan view of a conventional chip fuse element.

【符号の説明】[Explanation of symbols]

1・・・・・・・絶縁基板 11・・・・・・グレーズ層 2a、2b・・・端子電極 3・・・・・・・ヒューズ導体薄膜 4a、4b・・・端面電極 5・・・・・・・低融点ガラス膜 6・・・・・・・オーバーコート樹脂被膜 1 ... insulating substrate 11 ... glaze layer 2a, 2b ... terminal electrode 3 ... fuse conductor thin film 4a, 4b ... end face electrode 5 ... .... Low melting point glass film 6 ..... Overcoat resin film

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】 四角形状の絶縁基板にアルミニウムから
成るヒューズ導体薄膜を形成する工程と、 前記ヒューズ導体薄膜上に、その両端部を露出させて、
ガラスペーストの焼き付けによりガラス膜を形成する工
程と、 前記ヒューズ導体薄膜の露出する両端部の表面を、酸に
よる表面エッチング処理を施すとともに、ヒューズ導体
薄膜よりも金属イオン化傾向の小さい金属でメッキ層を
被着させる工程と、 前記メッキ層表面及び絶縁基板の両端部に、導電性樹脂
ペーストの塗布・硬化によって端子電極を形成する工程
とからなるチップヒューズ素子の製造方法。
A step of forming a fuse conductor thin film made of aluminum on a quadrangular insulating substrate; exposing both ends of the fuse conductor thin film on the fuse conductor thin film;
A step of forming a glass film by baking a glass paste, and performing a surface etching treatment with an acid on the exposed end surfaces of the fuse conductor thin film, and forming a plating layer with a metal having a smaller metal ionization tendency than the fuse conductor thin film. A method for manufacturing a chip fuse element, comprising: a step of applying; and a step of forming a terminal electrode on a plating layer surface and both ends of an insulating substrate by applying and curing a conductive resin paste.
JP20081396A 1996-07-30 1996-07-30 Manufacture of chip fuse element Pending JPH1050191A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP20081396A JPH1050191A (en) 1996-07-30 1996-07-30 Manufacture of chip fuse element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP20081396A JPH1050191A (en) 1996-07-30 1996-07-30 Manufacture of chip fuse element

Publications (1)

Publication Number Publication Date
JPH1050191A true JPH1050191A (en) 1998-02-20

Family

ID=16430632

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20081396A Pending JPH1050191A (en) 1996-07-30 1996-07-30 Manufacture of chip fuse element

Country Status (1)

Country Link
JP (1) JPH1050191A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4460647B1 (en) * 2009-03-30 2010-05-12 釜屋電機株式会社 Chip-type fuse and manufacturing method thereof
WO2010116553A1 (en) * 2009-03-30 2010-10-14 釜屋電機株式会社 Chip fuse and method of manufacturing same

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4460647B1 (en) * 2009-03-30 2010-05-12 釜屋電機株式会社 Chip-type fuse and manufacturing method thereof
WO2010116553A1 (en) * 2009-03-30 2010-10-14 釜屋電機株式会社 Chip fuse and method of manufacturing same
KR101015419B1 (en) 2009-03-30 2011-02-22 가마야 덴끼 가부시끼가이샤 Chip-type fuse and method of manufacturing the same

Similar Documents

Publication Publication Date Title
JP2726130B2 (en) Fuse for small ampere comprising metal organic material film and method of manufacturing the same
KR0168466B1 (en) Thin film surface mount fuses
US10290402B2 (en) Chip resistor and method of making the same
JP2013516068A (en) Surface mount resistor with high power heat dissipation terminal and manufacturing method thereof
WO2017002566A1 (en) Wiring board and thermal head
JPH1050191A (en) Manufacture of chip fuse element
JPH1050198A (en) Chip fuse element
JPH10117063A (en) Manufacture of circuit board having at least one metal layer, circuit board and its use method
JPH0963454A (en) Chip fuse
JPH11204315A (en) Manufacture of resistor
JP2017112188A (en) Electronic parts
JPS5846161B2 (en) Conductive terminals on heat-resistant insulator substrates
JP2002367801A (en) Chip resistor and its manufacturing method
JPH08102244A (en) Chip fuse
JPH10308161A (en) Fuse
JPH0950901A (en) Manufacture of chip electronic part
JP4051783B2 (en) Jumper resistor
JP2000331590A (en) Circuit protection element and its manufacture
JPH09153328A (en) Chip fuse
JPH1050190A (en) Manufacture of chip fuse element
JPH07297006A (en) Chip electronic part
JPH0231784Y2 (en)
JPH08129950A (en) Chip fuse
JP3435419B2 (en) Chip resistor
CN113450981A (en) Columnar resistor element and manufacturing method thereof