JPH1041763A - パラメトリックアンプ - Google Patents

パラメトリックアンプ

Info

Publication number
JPH1041763A
JPH1041763A JP19026996A JP19026996A JPH1041763A JP H1041763 A JPH1041763 A JP H1041763A JP 19026996 A JP19026996 A JP 19026996A JP 19026996 A JP19026996 A JP 19026996A JP H1041763 A JPH1041763 A JP H1041763A
Authority
JP
Japan
Prior art keywords
dielectric
pattern
parametric amplifier
electrode
variable capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP19026996A
Other languages
English (en)
Inventor
Akira Yoshida
晃 吉田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP19026996A priority Critical patent/JPH1041763A/ja
Publication of JPH1041763A publication Critical patent/JPH1041763A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Microwave Amplifiers (AREA)

Abstract

(57)【要約】 【課題】内部発生雑音をより低減し、ポンプ電源回路の
構成を簡単化し、かつ、ポンプ電源回路での無駄な電力
消費を低減する。 【解決手段】入力信号波に同期して可変容量素子の容量
を変化させることにより入力信号波の電力を増幅するパ
ラメトリックアンプにおいて、可変容量素子は、印加電
圧の増加に伴って誘電率が低下する強誘電体が対向電極
間に挟持された可変容量コンデンサであり、この誘電体
は、ペロブスカイト型酸化物、例えば、Baが添加され
たSrTiO3 である。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、パラメトリックア
ンプに関する。
【0002】
【従来の技術】パラメトリックアンプは、その内部で発
生する雑音が極めて少ないので、宇宙通信等に用いられ
ている。図7は、パラメトリックアンプの原理説明図で
ある。図7(A)に示すような、インダクタンス素子1
と可変容量素子2とが並列接続された、抵抗成分の無い
理想的な共振回路に、共振周波数fのサイン波V0=V0
0sin(2πft)をトラップさせておき、この波形
に同期して図8(C)に示す如く、可変容量素子2の容
量Cを変化させる。
【0003】最初、C=C0にしておき、時点t1で容
量CをΔCだけ減少させると、電荷Q=CVが時点t1
で変化しないことから、電圧Vが上昇してV1になる。
可変容量素子2に蓄えられているエネルギーW=Q2
(2C)は、Qが変化せずに容量CがΔCだけ小さくな
ることにより、ΔW=2WΔC/Cだけ増加する。この
増加は、容量CをΔCだけ小さくするための可変容量素
子2へのポンピング電力に等しい。時点t2で容量Cの
値を元に戻しても、電圧V及びエネルギーWは変化しな
い。以下同様にして、電圧V0の1/2周期で容量Cを
変化させると、図7(B)に示す如く電圧V1がV2、V
3、V4、V5と変化し、LC共振回路にトラップされて
いる信号の電力が増幅される。
【0004】実際にはLC共振回路に抵抗成分が含まれ
ているので、これにより消費される電力よりもポンピン
グ電力の方が大きい場合に増幅が行われる。可変容量素
子2として、従来では図8(A)に示すような特性のP
N接合型可変容量ダイオードが用いられていた。その容
量Cは、空乏層の厚みが大きいほど小さくなり、図8
(B)に示す如く変化する。この可変容量ダイオードに
は、実際には矩形波の替わりに、電圧−VBで直流バイ
アスされたサイン波V=−VB+Vi・sin(4πf
t)が印加される。
【0005】
【発明が解決しようとする課題】しかし、可変容量ダイ
オードに直流バイアス電圧−VBを加える必要があり、
かつ、可変容量ダイオードに逆方向電流が少し流れるの
で、パラメトリックアンプ内で雑音が生ずる原因とな
る。また、信号周波数の2倍の高調波を生成してポンピ
ング電圧を得る必要があるので、ポンピング電圧生成に
おいて無駄な電力が消費され、かつ、ポンプ電源回路の
構成が複雑になる。
【0006】本発明の目的は、このような問題点に鑑
み、内部発生雑音をより低減することが可能であり、ポ
ンプ電源回路の構成を簡単化でき、かつ、ポンプ電源回
路での無駄な電力消費を低減することができるパラメト
リックアンプを提供することにある。
【0007】
【課題を解決するための手段及びその作用効果】本発明
では、入力信号波に同期して可変容量素子の容量を変化
させることにより該入力信号波の電力を増幅するパラメ
トリックアンプにおいて、該可変容量素子は、印加電圧
の増加に伴って誘電率が低下する誘電体が対向電極間に
挟持された可変容量コンデンサである。
【0008】本発明によれば、可変容量コンデンサに直
流バイアス電圧を加える必要がなく且つ可変容量コンデ
ンサで直流のリーク電流が生じないので、パラメトリッ
クアンプ内で発生する雑音を、可変容量ダイオードを用
いた従来構成よりも低減することが可能であるという効
果を奏する。また、誘電体の誘電率が電界強度の向きに
よらないので、可変容量コンデンサの容量はポンプ電源
周波数の2倍の周波数で変化し、これにより、ポンプ電
源周波数を信号源周波数と同一にすればよいので、高調
波を生成する従来構成よりも、ポンプ電源での無駄な電
力消費を低減でき且つポンプ電源の構成が簡単になると
いう効果を奏する。
【0009】さらに、ポンプ電源周波数を信号源周波数
と同一にすればよいので、ポンプ電源出力と信号源出力
とを重ね合わせたものをパラメトリックアンプに供給す
ることも可能であり、特別な励振用導波路が必須でなく
なるという効果を奏する。本発明の第1態様では、第1
共振回路と第2共振回路との間に可変容量素子が接続さ
れている。
【0010】この第1態様は、負性抵抗型である。本発
明の第2態様では、絶縁基板の第1面上に、第1インダ
クタンスパターンと第2インダクタンスパターンと該第
1インダクタンスパターンの一端に連続した第1電極パ
ターンとが形成され、該第1電極パターン上に上記誘電
体の層が形成され、該誘電体上に第2電極が形成され、
該第2電極が該第2インダクタンスパターンと導通さ
れ、該絶縁基板の該第1面と対向する第2面上にグラン
ドプレートが形成され、該第1インダクタンスパターン
と該絶縁基板と該グランドプレートとで上記第1共振回
路が構成され、該第2インダクタンスパターンと該絶縁
基板と該グランドプレートとで上記第2共振回路が構成
され、該第1電極と該誘電体と該第2電極とで上記可変
容量コンデンサが構成されている。
【0011】この第2態様によれば、基板上にパターン
を形成することによりパラメトリックアンプが構成され
るので、パラメトリックアンプの構成が簡単になるとい
う効果を奏する。本発明の第3態様では、絶縁基板の第
1面上に基準電位パターンが形成され、該基準電位パタ
ーン上に、印加電圧の増加に伴って誘電率が低下する誘
電体の層が形成され、該第1面上にジグザグ状インダク
タンスパターンが形成され、少なくとも該ジグザグ状イ
ンダクタンスパターンの側部が該誘電体上に形成されて
いる。
【0012】この第3態様は進行波型であり、可変容量
素子として1つの帯状コンデンサを用いればよいので、
パラメトリックアンプの構成が簡単になるという効果を
奏する。本発明の第4態様では、上記誘電体は、ペロブ
スカイト型酸化物である。この第4態様によれば、電界
強度の変化に対する誘電率の変化の割合が比較的大きい
ので、回路構成上及び高速動作上好ましい。
【0013】本発明の第5態様では、上記ペロブスカイ
ト型酸化物は、SrTiO3 である。本発明の第6態様
では、上記ペロブスカイト型酸化物は、Baが添加され
たSrTiO3 である。この第6態様によれば、Baの
割合に応じてキュリー温度が0Kから400K付近まで
の範囲で変化するので、使用温度に適した誘電体を用い
たパラメトリックアンプを構成することができるという
効果を奏する。
【0014】
【発明の実施の形態】以下、図面に基づいて本発明の実
施形態を説明する。 [第1実施形態]図1(A)は本発明の第1実施形態の
パラメトリックアンプ10を示す斜視図であり、図1
(B)は図1(A)中のB−B線に沿った断面拡大図で
ある。
【0015】このパラメトリックアンプ10は、負性抵
抗型であり、絶縁基板11と絶縁基板12とがグランド
プレート13を介して接合された基板14の一面上に、
インダクタンスパターン15とインダクタンスパターン
16とが形成され、インダクタンスパターン15とイン
ダクタンスパターン16との間に可変容量コンデンサ1
7が形成されている。可変容量コンデンサ17は、イン
ダクタンスパターン16の一端に連続した矩形の電極1
8と、電極18上に形成された誘電体20と、誘電体2
0上に形成された電極19とからなり、電極19はイン
ダクタンスパターン15の一端に連続している。インダ
クタンスパターン15の他端部は、入出力用導波路Tio
となっている。接地用パッドTgは、その下方のスルー
ホールを通ってグランドプレート13と導通されてい
る。
【0016】誘電体20は、強誘電体であり且つ電界強
度の増加によって誘電率が低下するペロブスカイト型酸
化物ABO3 である。ここに、AはSr又はBa等の第
2族の金属であり、BはTi、Ta、Nb又はZr等の
遷移金属である。図3(A)は、ペロブスカイト型酸化
物ABO3 の1つであるSrTiO3 の、電界強度Eに
対する比誘電率εrの変化を示す。
【0017】パラメトリックアンプに用いられる誘電体
20は、電界強度Eの変化に対する比誘電率εrの変化
の割合が大きいほど回路構成上及び高速動作上好まし
い。この割合は、温度が低いほど大きい。しかし、キュ
リー温度以下の強誘電体相では、電界強度Eの変化に対
し比誘電率εrの変化がヒステリシスを示すので信号波
形に歪みが生ずる。そこで、誘電体20をキュリー温度
以下かつキュリー温度付近の常誘電体相にして用いる。
但し、理想的なSrTiO3 のキュリー温度は0Kであ
り、低温でも強誘電体相には転移しないので、使用温度
の制限はない。
【0018】SrTiO3 は、Baを一様に混合して結
晶化することにより、そのキュリー温度を変えることが
でき、Baの割合に応じてキュリー温度が0Kから40
0K付近までの範囲で変化するので、使用温度に適した
誘電体を用いたパラメトリックアンプを構成することが
でき、誘電体20の材料として好ましい。図3(B)
は、0.2mol%のBaを混合したSrTiO3 の、
電界強度Eに対する比誘電率εrの変化を示す。このキ
ュリー温度は11Kである。
【0019】パラメトリックアンプ10の等価回路及び
これに接続された入出力回路を図2に示す。図中、Cs
及びGiはそれぞれインダクタンスパターン15及び1
6のコンダクタンス成分であり、Ls及びLiはそれぞれ
インダクタンスパターン15及び16のインダクタンス
であり、Cs及びCiはそれぞれインダクタンスパターン
15とグランドプレート13との間の容量及びインダク
タンスパターン16とグランドプレート13との間の容
量である。GsとLsとCsとの並列接続で共振回路21
が構成され、GiとLiとCiとの並列接続で共振回路2
2が構成されている。共振回路22の共振波数fiが共
振回路21の共振周波数fsに等しくなるように、イン
ダクタンスパターン16が形成されている。
【0020】信号源23から周波数fs付近の信号波
(電圧)Vsが出力され、これがサーキュレータ24及
び入出力用導波路Tioを介してインダクタンスパターン
15に供給され、他方、ポンプ電源25から、信号波V
sに同期した振幅一定のポンピング波(電圧)Vpが、容
量結合された励振用導波路Tpを介して可変容量コンデ
ンサ17へ供給される。ポンピング波Vpの周波数fp及
び位相は信号波Vsの周波数fs及び位相に等しくなるよ
うに調整されている。誘電体20の比誘電率εrはE=
0に関し対称であるので、可変容量コンデンサ17の容
量Cは周波数2fpで信号波Vsに同期して変化する。
【0021】共振回路21内の信号波Vsは、可変容量
コンデンサ17を通って複数の周波数{mfs+n(2
fp)}=(m+2n)fsの信号に変換され、共振回路
22に入る。ここに、m及びnは正又は負の整数であ
る。これらのうち、共振回路22の共振周波数fiに等
しい信号、すなわちm+2n=1となるmとnの組み合
わせの信号成分が、共振回路22で共振して残る。これ
により、結果として、信号波Vsの電圧及び電力が可変
容量コンデンサ17及び共振回路22で増幅されること
になる。
【0022】共振回路22内の周波数fiの信号は、可
変容量コンデンサ17を通って共振回路21に入り、前
記同様にして増幅され、信号波Voとなって入出力用導
波路Tioから出力され、サーキュレータ24を介し負荷
コンダクタンスGLに供給される。本第1実施例のパラ
メトリックアンプ10では、可変容量コンデンサ17に
直流バイアス電圧を加える必要がなく且つ可変容量コン
デンサ17で直流のリーク電流が生じないので、パラメ
トリックアンプ内で発生する雑音を、可変容量ダイオー
ドを用いた従来構成よりも低減することが可能である。
また、ポンプ電源25の周波数を信号源23の周波数と
同一にすればよいので、高調波を生成する従来構成より
も、ポンプ電源25での無駄な電力消費を低減でき且つ
ポンプ電源25の構成が簡単になる。
【0023】なお、信号波Vsとポンピング波Vpの周波
数が等しいので、基板14上に励振用導波路Tpを形成
せず、信号源23の替わりに、信号波Vsとポンピング
波Vpとを重ね合わせたVs+Vpを出力する信号・ポン
プ電源を用いても、上記同様の動作が行われる。また、
導体部分であるインダクタンスパターン15、16、電
極18、19及びグランドプレート13を超伝導状態に
すれば、抵抗成分による消費電力がなくなるので、パラ
メトリックアンプ10の増幅率が向上する。この場合、
これら導体部分を高温超伝導体YBa2 Cu37-X
形成しすれば、高温超伝導体YBa2 Cu37-X とS
rTiO3 との格子定数がほぼ同じなので、積層構造の
可変容量コンデンサ17を容易に構成できる。SrTi
3 のBa含有率は、これが上記のようにキュリー温度
以下かつキュリー温度付近の常誘電体相になり、かつ、
高温超伝導体YBa2 Cu37-X が超伝導状態になる
ように決定する。絶縁基板11及び12としては例えば
それぞれ、CeO2 及びLaAlO3 を用いる。
【0024】[第2実施形態]図4(A)は、第2実施
形態のパラメトリックアンプ10Bを示す斜視図であ
り、図4(B)はパラメトリックアンプ10Bを含む等
価回路図である。このパラメトリックアンプ10Bは、
アップコンバーター型であり、インダクタンスパターン
16Aの他端部に出力用導波路Toが形成され、共振回
路22Aは、その共振周波数がfp+fsになるように形
成されている。ポンピング波Vpの周波数fpは、第1実
施形態の場合と同じく、信号波Vsの周波数fsに等し
い。
【0025】共振回路21及び共振回路22Aの共振周
波数が互いに異なるので、入力用導波路Ti及び出力用
導波路Toで信号が一方向に進むようにするために、入
力用導波路Ti及び出力用導波路Toにはそれぞれ、一方
向性のアイソレータ26の出力端及びアイソレータ27
の入力端が接続されている。アイソレータ26の入力端
には、信号源23から信号波Vsが供給され、アイソレ
ータ27からの出力波Voは、負荷コンダクタンスGLを
通る。図中、Ggは信号源23のコンダクタンス成分で
ある。
【0026】上記構成において、周波数fsの信号波Vs
は、信号源23からアイソレータ26及び入力用導波路
Tiを介して共振回路21に供給され、これが周波数fp
の可変容量コンデンサ17Aを通って複数の周波数{m
fs+n(2fp)}=(m+2n)fsの信号に変換さ
れ、共振回路22Aに入る。ここに、m及びnは正又は
負の整数である。これらのうち、共振回路22の共振周
波数fi=2fsに等しい信号、すなわちm+2n=2と
なるmとnの組み合わせの信号成分が共振回路22Aで
共振して残る。これにより、結果として、周波数fsの
信号波Vsが可変容量コンデンサ17及び共振回路22
Aで周波数2fsの高調波にされ且つ増幅され、これが
アイソレータ27を通って取り出され、負荷コンダクタ
ンスGLに供給される。
【0027】本第2実施形態によれば、上記第1実施形
態と同じ理由により、上記第1実施形態と同じ効果が得
られる。 [第3実施形態]図5(A)は、第3実施形態のパラメ
トリックアンプ10Cを示す斜視図であり、図5(B)
は図5(A)のB−B線に沿った断面拡大図であり、図
5(C)はパラメトリックアンプ10Cの等価回路図で
ある。
【0028】このパラメトリックアンプ10Cは、進行
波型であり、絶縁基板11の一面上に帯状のグランドパ
ターン28が形成され、グランドパターン28上に、上
記材料の誘電体30が形成され、絶縁基板11上にジグ
ザグ状のインダクタンスパターン29が形成されてい
る。インダクタンスパターン29の側部は、誘電体30
上に形成されている。インダクタンスパターン29の一
端部及び他端部はそれぞれ入力用導波路Ti及び出力用
導波路Toとなっており、入力用導波路Tiから信号が供
給され、出力用導波路Toから増幅された信号が取り出
される。グランドパターン28の一端部には端子パター
ンTgeが延設され、これが接地されている。
【0029】上記構成において、パラメトリックアンプ
10Cの共振周波数に等しい信号波Vsとポンピング波
Vpとを重ね合わせたVs+Vpが入力用導波路Tiに供給
され、パラメトリックアンプ10C内を進行するにつれ
てポンピング波Vpにより信号波Vsが増幅され、その
分、ポンピング波Vpが減衰し、これらが出力用導波路
Toから取り出される。
【0030】本第3実施形態によれば、上記第1実施形
態と同じ理由により、上記第1実施形態と同じ効果が得
られる。 [第4実施形態]図6は、本発明の第4実施形態のパラ
メトリックアンプ10Dを示す斜視図である。
【0031】このパラメトリックアンプ10Dは、グラ
ンドパターン28A及び誘電体30Aの幅がそれぞれ図
5(A)のグランドパターン28及び誘電体30よりも
広くなっており、インダクタンスパターン29が誘電体
30A上に形成されている。他の点は、上記第3実施形
態と同一である。なお、本発明には外にも種々の変形例
が含まれる。例えば、上記第1実施形態で述べた尚書き
の変形例は、上記第2〜4実施例についても同様であ
る。また、第3及び第4実施形態において、誘電体30
及び30Aに沿って励振用導波路Tpを形成し、これ
に、第1実施形態のようにポンピング波Vpを供給する
構成であってもよい。
【図面の簡単な説明】
【図1】(A)は本発明の第1実施形態のパラメトリッ
クアンプを示す斜視図であり、(B)は(A)中のB−
B線に沿った断面拡大図である。
【図2】図1のパラメトリックアンプの等価回路及びそ
の入出力回路を示す図である。
【図3】(A)はSrTiO3 の電界強度Eに対する比
誘電率εrを示す線図であり、(B)は0.2mol%
Baが添加されたSrTiO3 の電界強度Eに対する比
誘電率εrを示す線図である。
【図4】(A)は本発明の第2実施形態のパラメトリッ
クアンプを示す斜視図であり、(B)はこのパラメトリ
ックアンプの等価回路及びその入出力回路を示す図であ
る。
【図5】(A)は本発明の第3実施形態のパラメトリッ
クアンプを示す斜視図であり、(B)は(A)中のB−
B線に沿った断面拡大図であり、(C)はこのパラメト
リックアンプの等価回路図である。
【図6】本発明は第4実施形態のパラメトリックアンプ
を示す斜視図である。
【図7】パラメトリックアンプの原理説明図である。
【図8】従来のパラメトリックアンプに用いられていた
可変容量ダイオードの特性図である。
【符号の説明】
10、10A〜10D パラメトリックアンプ 11、12 絶縁基板 13 グランドプレート 15、16、29 インダクタンスパターン 17 可変容量コンデンサ 18、19 電極 20、30 誘電体 23 信号源 24 サーキュレータ 25 ポンプ電源 28 グランドパターン Tio 入出力用導波路 Ti 入力用導波路 Tp 励振用導波路 To 出力用導波路 GL 負荷コンダクタンス Vs 信号波 Vp ポンピング波

Claims (8)

    【特許請求の範囲】
  1. 【請求項1】 入力信号波に同期して可変容量素子の容
    量を変化させることにより該入力信号波の電力を増幅す
    るパラメトリックアンプにおいて、 該可変容量素子は、印加電圧の増加に伴って誘電率が低
    下する誘電体が対向電極間に挟持された可変容量コンデ
    ンサである、 ことを特徴とするパラメトリックアンプ。
  2. 【請求項2】 第1共振回路と第2共振回路との間に可
    変容量素子が接続されていることを特徴とする請求項1
    記載のパラメトリックアンプ。
  3. 【請求項3】 絶縁基板の第1面上に、第1インダクタ
    ンスパターンと第2インダクタンスパターンと該第1イ
    ンダクタンスパターンの一端に連続した第1電極パター
    ンとが形成され、該第1電極パターン上に上記誘電体の
    層が形成され、該誘電体上に第2電極が形成され、該第
    2電極が該第2インダクタンスパターンと導通され、 該絶縁基板の該第1面と対向する第2面上にグランドプ
    レートが形成され、 該第1インダクタンスパターンと該絶縁基板と該グラン
    ドプレートとで上記第1共振回路が構成され、該第2イ
    ンダクタンスパターンと該絶縁基板と該グランドプレー
    トとで上記第2共振回路が構成され、該第1電極と該誘
    電体と該第2電極とで上記可変容量コンデンサが構成さ
    れている、 ことを特徴とする請求項2記載のパラメトリックアン
    プ。
  4. 【請求項4】 絶縁基板の第1面上に基準電位パターン
    が形成され、該基準電位パターン上に、印加電圧の増加
    に伴って誘電率が低下する誘電体の層が形成され、該第
    1面上にジグザグ状インダクタンスパターンが形成さ
    れ、少なくとも該ジグザグ状インダクタンスパターンの
    側部が該誘電体上に形成されている、 ことを特徴とする請求項1記載のパラメトリックアン
    プ。
  5. 【請求項5】 上記誘電体は、ペロブスカイト型酸化物
    であることを特徴とする請求項1乃至4のいずれか1つ
    に記載のパラメトリックアンプ。
  6. 【請求項6】 上記ペロブスカイト型酸化物は、SrT
    iO3 であることを特徴とする請求項5記載のパラメト
    リックアンプ。
  7. 【請求項7】 上記ペロブスカイト型酸化物は、Baが
    添加されたSrTiO3 であることを特徴とする請求項
    5記載のパラメトリックアンプ。
  8. 【請求項8】 伝導体部分が高温超伝導体YBa2 Cu
    37-X であることを特徴とする請求項7記載のパラメ
    トリックアンプ。
JP19026996A 1996-07-19 1996-07-19 パラメトリックアンプ Withdrawn JPH1041763A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP19026996A JPH1041763A (ja) 1996-07-19 1996-07-19 パラメトリックアンプ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19026996A JPH1041763A (ja) 1996-07-19 1996-07-19 パラメトリックアンプ

Publications (1)

Publication Number Publication Date
JPH1041763A true JPH1041763A (ja) 1998-02-13

Family

ID=16255349

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19026996A Withdrawn JPH1041763A (ja) 1996-07-19 1996-07-19 パラメトリックアンプ

Country Status (1)

Country Link
JP (1) JPH1041763A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002023633A2 (en) * 2000-09-12 2002-03-21 Paratek Microwave, Inc. Dielectric varactors with offset two-layer electrodes
JP2019062318A (ja) * 2017-09-25 2019-04-18 国立研究開発法人情報通信研究機構 超伝導体−絶縁体−超伝導体接合を用いた低雑音マイクロ波増幅器
JPWO2020246112A1 (ja) * 2019-06-05 2020-12-10

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002023633A2 (en) * 2000-09-12 2002-03-21 Paratek Microwave, Inc. Dielectric varactors with offset two-layer electrodes
WO2002023633A3 (en) * 2000-09-12 2002-07-11 Paratek Microwave Inc Dielectric varactors with offset two-layer electrodes
JP2019062318A (ja) * 2017-09-25 2019-04-18 国立研究開発法人情報通信研究機構 超伝導体−絶縁体−超伝導体接合を用いた低雑音マイクロ波増幅器
JPWO2020246112A1 (ja) * 2019-06-05 2020-12-10
WO2020246112A1 (ja) * 2019-06-05 2020-12-10 国立研究開発法人産業技術総合研究所 パラメトリック増幅器

Similar Documents

Publication Publication Date Title
JP3329127B2 (ja) 超伝導発振器
US6377440B1 (en) Dielectric varactors with offset two-layer electrodes
US7109818B2 (en) Tunable circuit for tunable capacitor devices
US10840027B2 (en) High voltage tunable multilayer capacitor
EA003062B1 (ru) Сегнетоэлектрический вариконд со встроенными устройствами блокирования прохождения постоянного тока
US6707344B2 (en) High efficiency, low noise frequency tripler and method
Das et al. Electric-field control of ferromagnetic resonance in monolithic BaFe12O19–Ba0. 5Sr0. 5TiO3 heterostructures
JPH1041763A (ja) パラメトリックアンプ
JPS62258506A (ja) 周波数逓倍器
US4684207A (en) Field dependent electrooptic device and method
US5394048A (en) High-voltage generator
JPS61121483A (ja) 直流駆動型超伝導量子干渉素子
Wang et al. Resistively-shunted Bi2Sr2CaCu2O8+ x intrinsic Josephson junctions
DE60000972D1 (de) Spannungsgesteuerter oszillator mit dielektrischem resonator
JP3230939B2 (ja) 超伝導接合素子
JPS553208A (en) Device to obtain plural resonance frequencies
Boikov et al. Degradation of the dielectric permittivity of a strongly oriented Ba0. 25Sr0. 75TiO3 layer by replacing a SrRuO3 electrode with an Ag one
KR100355380B1 (ko) 완충층을 이용한 마이크로웨이브 특성 개선 비.에스.티.오튜너블 캐패시터 및 이를 부착한 튜너블 소자
Forrester et al. Investigation of using BSPT for ring-dot piezoelectric transformers for use in high-temperature resonant power supplies
Inoue et al. AC–DC Converter Based on Parallel Drive of Two Piezoelectric Transformers
JPH07327361A (ja) インバータ装置
RU2065248C1 (ru) Генератор электромагнитных колебаний
Badets et al. A fully integrated 3 V 2.3 GHz synchronous oscillator for WLAN applications
Duan et al. FRL–FRH phase transition behavior in the stacked Pb (Zr1-xTix) O3 perovskite ceramics
US6403977B1 (en) Double-sided high-temperature superconducting flux-flow transistor

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20031007