JPH1041428A - Semiconductor device - Google Patents

Semiconductor device

Info

Publication number
JPH1041428A
JPH1041428A JP8190258A JP19025896A JPH1041428A JP H1041428 A JPH1041428 A JP H1041428A JP 8190258 A JP8190258 A JP 8190258A JP 19025896 A JP19025896 A JP 19025896A JP H1041428 A JPH1041428 A JP H1041428A
Authority
JP
Japan
Prior art keywords
semiconductor element
semiconductor device
metal plate
conductor wiring
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8190258A
Other languages
Japanese (ja)
Inventor
Hideji Ida
秀二 井田
Hideo Kurokawa
英夫 黒川
Tomohiko Suzuki
知彦 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP8190258A priority Critical patent/JPH1041428A/en
Publication of JPH1041428A publication Critical patent/JPH1041428A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73253Bump and layer connectors

Abstract

PROBLEM TO BE SOLVED: To provide at low cost a semiconductor device which has a good radiation characteristic and high operation speed usable for various electronic apparatus by preventing semiconductor elements from malfunctioning by the switching noise increasing with the increase of the number of outputs and operation speed. SOLUTION: To power terminals and ground terminals of semiconductor elements 1 are connected to a conductor wiring 3 on which an insulative film 2 is formed. The film 2 has previously formed through-holes 6 charged with a conductive material 7, and metal plate 5 is electrically connected to the wiring 3 to thereby reduce the inductance of the power terminal and ground terminal of the semiconductor element 1 and suppress the switching noise to allow the semiconductor element to operate at high speed.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は各種電子機器に利用
される半導体装置に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device used for various electronic devices.

【0002】[0002]

【従来の技術】近年、半導体素子の出力数の増加や動作
の高速化に伴い、同時に多数のスイッチング処理をする
ことによって増加するスイッチングノイズが半導体素子
の誤動作を招く原因になり、半導体装置に対して同時ス
イッチングノイズを低減することが要求されており、こ
の同時スイッチングノイズを低減する方法には、従来よ
り半導体装置の電源端子および接地端子のインダクタン
スを小さくすることが提案されている。
2. Description of the Related Art In recent years, with an increase in the number of outputs of a semiconductor element and an increase in operation speed, switching noise which is increased by performing a large number of switching processes at the same time causes a malfunction of the semiconductor element. In order to reduce the simultaneous switching noise, it has been conventionally proposed to reduce the inductance of the power supply terminal and the ground terminal of the semiconductor device.

【0003】以下にこのような従来の半導体装置につい
て説明する。図5は米国特許4,937,707号公報
による従来の半導体装置の構成を示す断面図であり、図
5において、1は半導体素子、2は絶縁性フィルム、3
は絶縁性フィルム2上にパターン形成された導体配線で
半導体素子1に接続されている。4は半導体素子1を保
護するための封止樹脂、5は金属板、8は半田ボール、
10は絶縁性フィルム2上の導体配線3と対面に蒸着後
メッキによって形成された導体層、11は絶縁性フィル
ム2にエッチングによって設けられたスルーホールで、
導体層10の形成と同時に導電性材料が蒸着後メッキさ
れている。半導体素子1の接地端子と接続された導体配
線3はスルーホール11を介して導体層10に電気的に
接続されている。
Hereinafter, such a conventional semiconductor device will be described. FIG. 5 is a sectional view showing the structure of a conventional semiconductor device according to U.S. Pat. No. 4,937,707. In FIG. 5, reference numeral 1 denotes a semiconductor element;
Is connected to the semiconductor element 1 by conductor wiring patterned on the insulating film 2. 4 is a sealing resin for protecting the semiconductor element 1, 5 is a metal plate, 8 is a solder ball,
Reference numeral 10 denotes a conductor layer formed by vapor deposition and plating on the surface facing the conductor wiring 3 on the insulating film 2, and 11 denotes a through hole provided in the insulating film 2 by etching.
At the same time as the formation of the conductor layer 10, a conductive material is plated after being deposited. The conductor wiring 3 connected to the ground terminal of the semiconductor element 1 is electrically connected to the conductor layer 10 through the through hole 11.

【0004】この構成により、半導体素子1の電源端子
および接地端子のインダクタンスを低減し、同時スイッ
チングノイズを低減することができ、半導体装置の高速
化を可能とするという構成のものであった。
With this configuration, the inductance of the power supply terminal and the ground terminal of the semiconductor element 1 can be reduced, the simultaneous switching noise can be reduced, and the speed of the semiconductor device can be increased.

【0005】[0005]

【発明が解決しようとする課題】しかしながら、上記の
従来の構成では、絶縁性フィルム2と導体配線3と導体
層10とスルーホール11からなるテープキャリアが両
面銅張りで、その製造工程にエッチングや蒸着など複雑
な工程を含むために、テープキャリアが非常に高価とな
り、その結果、例えば高価な半導体素子用等、限られた
半導体素子にしか利用できないという課題を有してい
た。
However, in the above-described conventional configuration, the tape carrier including the insulating film 2, the conductor wiring 3, the conductor layer 10, and the through hole 11 is copper-clad on both sides, and the manufacturing process involves etching and Because of the complicated steps such as vapor deposition, the tape carrier becomes very expensive, and as a result, there is a problem that the tape carrier can be used only for a limited number of semiconductor devices such as expensive semiconductor devices.

【0006】本発明はこのような従来の課題を解決し、
同時スイッチングノイズを低減し、かつ高速動作を可能
とする安価な半導体装置を提供することを目的とするも
のである。
The present invention solves such a conventional problem,
It is an object of the present invention to provide an inexpensive semiconductor device capable of reducing simultaneous switching noise and enabling high-speed operation.

【0007】[0007]

【課題を解決するための手段】この課題を解決するため
に本発明の半導体装置は、絶縁性フィルム上に接着され
た導体層にパターン形成された導体配線を備えたテープ
キャリアと、前記導体配線に接続された半導体素子と、
前記絶縁性フィルムに接着された金属板と、前記導体配
線上に形成された半田ボールと、前記半導体素子の電源
端子および接地端子に接続された前記導体配線と前記金
属板を電気的に接続する前記絶縁性フィルムに設けられ
たスルーホールと前記スルーホールに充填された導電性
材料で構成したものである。
According to the present invention, there is provided a semiconductor device according to the present invention, comprising: a tape carrier provided with a conductor wiring pattern-formed on a conductor layer adhered on an insulating film; A semiconductor element connected to
Electrically connecting the metal plate adhered to the insulating film, the solder balls formed on the conductor wiring, and the conductor wiring connected to the power supply terminal and the ground terminal of the semiconductor element and the metal plate; It is constituted by a through hole provided in the insulating film and a conductive material filled in the through hole.

【0008】この本発明によれば、製造工程が簡素で安
価な片面銅張りのテープキャリアを使用し、半導体素子
の電源端子および接地端子のインダクタンスを容易に低
減することができ、同時スイッチングノイズを抑制して
高速動作に対応できる半導体装置が得られる。
According to the present invention, the inductance of the power supply terminal and the ground terminal of the semiconductor element can be easily reduced by using an inexpensive single-sided copper-clad tape carrier with a simple manufacturing process, and simultaneous switching noise can be reduced. A semiconductor device capable of suppressing a high-speed operation while suppressing it can be obtained.

【0009】[0009]

【発明の実施の形態】本発明の請求項1に記載の発明
は、絶縁性フィルム上に接着された導体層にパターン形
成された導体配線を備えたテープキャリアと、前記導体
配線に接続された半導体素子と、前記絶縁性フィルムに
接着された金属板と、前記導体配線上に形成された半田
ボールと、前記半導体素子の電源端子および接地端子に
接続された前記導体配線と前記金属板を電気的に接続す
る前記絶縁性フィルムに設けられたスルーホールと、前
記スルーホールに充填された導電性材料からなる構成と
したものであり、半導体素子の電源端子および接地端子
は、接続された導体配線からスルーホールの導電性材料
を介して金属板に接続されるので、半導体素子の電源端
子および接地端子のインダクタンスを低減することがで
き、かつ製造工程を簡略化できるという作用を有する。
DESCRIPTION OF THE PREFERRED EMBODIMENTS The invention according to claim 1 of the present invention is directed to a tape carrier having conductor wiring patterned on a conductor layer adhered on an insulating film, and a tape carrier connected to the conductor wiring. A semiconductor element, a metal plate adhered to the insulating film, a solder ball formed on the conductor wiring, and electrically connecting the conductor wiring and the metal plate connected to a power terminal and a ground terminal of the semiconductor element. A through hole provided in the insulating film to be electrically connected, and a conductive material filled in the through hole, and a power supply terminal and a ground terminal of the semiconductor element are connected to the connected conductor wiring. Is connected to the metal plate through the conductive material of the through-hole, the inductance of the power supply terminal and the ground terminal of the semiconductor element can be reduced, and the manufacturing process can be reduced. It has the effect of being able to Ryakuka.

【0010】請求項2に記載の発明は、請求項1記載の
発明において、半導体装置の半田ボールを導体配線と金
属板の接続箇所の直下に配置した構成としたものであ
り、接続長が最短なため半導体素子の電源端子および接
地端子のインダクタンスを小さくでき、導体配線の配線
の設計自由度が増して配線密度を小さくすることがで
き、かつ製造歩留まりが向上し、安価な半導体装置を実
現できるという作用を有する。
According to a second aspect of the present invention, in the first aspect of the present invention, the semiconductor device has a configuration in which the solder balls are disposed immediately below the connection between the conductor wiring and the metal plate, and the connection length is shortest. Therefore, the inductance of the power supply terminal and the ground terminal of the semiconductor element can be reduced, the degree of freedom in designing the conductor wiring can be increased, the wiring density can be reduced, and the manufacturing yield can be improved, and an inexpensive semiconductor device can be realized. It has the action of:

【0011】請求項3に記載の発明は、請求項1もしく
は2記載の発明において、金属板が半導体素子を覆い、
前記半導体素子と前記金属板が放熱材料により構成され
たというものであり、半導体素子の動作時の昇温を抑え
て、半導体素子のより高速動作の実現を可能にするとい
う作用を有している。
According to a third aspect of the present invention, in the first or second aspect, the metal plate covers the semiconductor element.
The semiconductor element and the metal plate are made of a heat radiating material, and have an effect of suppressing a temperature rise during operation of the semiconductor element and realizing a higher speed operation of the semiconductor element. .

【0012】以下、本発明の実施の形態について図1か
ら図4を用いて説明する。 (実施の形態1)図1は本発明の第1の実施の形態にお
ける半導体装置の構成を示す断面図であり、図1におい
て、1は半導体素子、2は絶縁性フィルム、3は絶縁性
フィルム2上に形成された導体配線、4は封止樹脂、5
は金属板、6は絶縁性フィルム2に設けられたスルーホ
ール、7はスルーホール6に充填された導電性材料、8
は半導体装置の外部電極として導体配線3上に形成され
た半田ボールである。なお導体配線3は半導体素子1に
接続されている。封止樹脂4は半導体素子1を保護する
ためのものである。
An embodiment of the present invention will be described below with reference to FIGS. (Embodiment 1) FIG. 1 is a cross-sectional view showing a configuration of a semiconductor device according to a first embodiment of the present invention. In FIG. 2 is a conductor wiring formed on 2, 4 is a sealing resin, 5
Is a metal plate, 6 is a through hole provided in the insulating film 2, 7 is a conductive material filled in the through hole 6, 8
Is a solder ball formed on the conductor wiring 3 as an external electrode of the semiconductor device. Note that the conductor wiring 3 is connected to the semiconductor element 1. The sealing resin 4 is for protecting the semiconductor element 1.

【0013】以下に、このように構成された本実施の形
態における半導体装置の製造工程について説明する。
Hereinafter, a description will be given of a manufacturing process of the semiconductor device according to the present embodiment configured as described above.

【0014】まず、絶縁性フィルム2に半導体素子1の
電源端子および接地端子を金属板5に接続するための直
径が0.05mm〜1mm程度のスルーホール6を形成
するために、金型打ち抜き、またはエッチング、または
レーザー加工、またはドリル加工等により形成する。
First, in order to form a through hole 6 having a diameter of about 0.05 mm to 1 mm for connecting a power terminal and a ground terminal of the semiconductor element 1 to the metal plate 5 in the insulating film 2, a die punching is performed. Alternatively, it is formed by etching, laser processing, drill processing, or the like.

【0015】次に、絶縁性フィルム2に導体層として銅
箔を接着し、露光およびエッチングにより導体配線3を
形成するが、その方法は一般的な製造工法であるので説
明は省略し、この導体配線3の一端と半導体素子1を電
気的かつ機械的にTAB(Tape Automate
d Bonding)工法により接続し、半導体素子1
と導体配線3の接続部は絶縁性樹脂4によって封止する
ことにより保護されるようにしている。
Next, a copper foil is adhered to the insulating film 2 as a conductor layer, and the conductor wiring 3 is formed by exposure and etching. This method is a general manufacturing method, and the description is omitted. One end of the wiring 3 and the semiconductor element 1 are electrically and mechanically TAB (Tape Automated).
d Bonding) method and the semiconductor element 1
The connection between the conductor wiring 3 and the conductor wiring 3 is protected by sealing with an insulating resin 4.

【0016】次に、スルーホール6に導電性材料7を充
填する。導電性材料7としてはエポキシ樹脂やシリコー
ン樹脂などの絶縁性樹脂の中に銅粒子、銀粒子、ニッケ
ル粒子などの導電性フィラーを添加した導電性樹脂や半
田等の金属などを使用する。
Next, the through hole 6 is filled with a conductive material 7. As the conductive material 7, a conductive resin obtained by adding a conductive filler such as copper particles, silver particles, and nickel particles to an insulating resin such as an epoxy resin or a silicone resin, or a metal such as solder is used.

【0017】次に、金属板5を絶縁性フィルム2に接着
することにより、半導体素子1の電源端子および接地端
子は導体配線3と接続され、スルーホール6内の導電性
材料7を介して金属板5に電気的に接続されている。
Next, the power supply terminal and the ground terminal of the semiconductor element 1 are connected to the conductor wiring 3 by bonding the metal plate 5 to the insulating film 2, and the metal terminal 5 is connected to the metal via the conductive material 7 in the through hole 6. It is electrically connected to the plate 5.

【0018】以上のように本実施の形態によれば、製造
工程が簡素で安価な片面銅張りのテープキャリアが使用
でき、半導体素子1の電源端子および接地端子のインダ
クタンスを大幅に低減するという効果が得られ、同時ス
イッチングノイズが抑制された半導体装置を簡単な工程
でしかもより安価で実現することができる。
As described above, according to the present embodiment, an inexpensive single-sided copper-clad tape carrier can be used with a simple manufacturing process, and the inductance of the power supply terminal and the ground terminal of the semiconductor element 1 is greatly reduced. And a semiconductor device in which simultaneous switching noise is suppressed can be realized by a simple process at a lower cost.

【0019】(実施の形態2)図2は本発明の第2の実
施の形態における半導体装置の構成を示す断面図であ
り、図2において、各符号は図1と重複するので説明は
省略するが、図1と比べて異なるのは、導体配線3と半
導体素子1の接続方法として半田フリップチップ、C
4、SBB(スタッドバンプボンディング)、MBB
(マイクロバンプボンディング)等によるフリップチッ
プ実装を採用し、構成している点である。
(Embodiment 2) FIG. 2 is a cross-sectional view showing a configuration of a semiconductor device according to a second embodiment of the present invention. In FIG. However, what is different from FIG. 1 is that the method of connecting the conductor wiring 3 and the semiconductor element 1 is a solder flip chip, C
4, SBB (stud bump bonding), MBB
(Micro-bump bonding) or the like is adopted and configured.

【0020】以上のように本実施の形態によれば、半導
体素子1の電源端子および接地端子のインダクタンスを
大幅に低減するという効果が得られ、同時スイッチング
ノイズが抑制された半導体装置を簡単な工程でしかもよ
り安価で実現することができる。
As described above, according to the present embodiment, the effect of greatly reducing the inductance of the power supply terminal and the ground terminal of the semiconductor element 1 is obtained, and a semiconductor device in which simultaneous switching noise is suppressed can be manufactured in a simple process. Moreover, it can be realized at a lower cost.

【0021】(実施の形態3)図3は本発明の第3の実
施の形態における半導体装置の構成を示す断面図であ
り、図3において、各符号は図1と重複するので説明は
省略するが、図1と比べて異なるのは、導体配線3と金
属板5を接続するスルーホール6の直下に外部電極とし
て半田ボール8を設けた構成としている点である。
(Embodiment 3) FIG. 3 is a cross-sectional view showing the configuration of a semiconductor device according to a third embodiment of the present invention. In FIG. However, what is different from FIG. 1 is that a solder ball 8 is provided as an external electrode immediately below a through hole 6 connecting the conductor wiring 3 and the metal plate 5.

【0022】以上のように本実施の形態によれば、電源
端子および接地端子のマザーボードへの配線長が最も短
くなるために、半導体素子の電源端子および接地端子の
インダクタンスを大幅に低減するという効果が得られ、
同時スイッチングノイズが抑制され、半導体装置のより
高速な動作を実現することができる。
As described above, according to the present embodiment, since the wiring length of the power supply terminal and the ground terminal to the motherboard is the shortest, the effect of greatly reducing the inductance of the power supply terminal and the ground terminal of the semiconductor element is obtained. Is obtained,
Simultaneous switching noise is suppressed, and higher-speed operation of the semiconductor device can be realized.

【0023】さらに、導体配線の配線設計自由度が増し
て配線密度を小さくすることができ、かつ製造工程を簡
略化することができる。
Furthermore, the degree of freedom in designing the conductor wiring is increased, the wiring density can be reduced, and the manufacturing process can be simplified.

【0024】(実施の形態4)図4は本発明の第4の実
施の形態における半導体装置の構成を示す断面図であ
り、図4において、各符号は図1と重複するので説明は
省略するが、図1と比べて異なるのは、金属板5が半導
体素子1を覆う形状になっており、放熱材料である放熱
性樹脂9によって半導体素子1と金属板5が接着されて
いる構成としている点である。
(Embodiment 4) FIG. 4 is a cross-sectional view showing a configuration of a semiconductor device according to a fourth embodiment of the present invention. In FIG. However, the difference from FIG. 1 is that the metal plate 5 has a shape that covers the semiconductor element 1 and the semiconductor element 1 and the metal plate 5 are bonded by a heat dissipating resin 9 that is a heat dissipating material. Is a point.

【0025】なお、一般的に半導体素子1は動作時に発
熱するが、高速動作をすればするほど発熱量が大きくな
り、それに伴い半導体素子1の温度が上昇して誤動作の
原因となるものであり、このように放熱性樹脂9により
半導体素子1と金属板5を接着する構成とすることによ
り、半導体素子1の熱は放熱性樹脂9を介して金属板5
より直接放熱されるという効果が得られ、半導体素子1
のより高速な動作を実現することができる。
Although the semiconductor element 1 generally generates heat during operation, the higher the operation speed, the greater the amount of heat generated. As a result, the temperature of the semiconductor element 1 rises and causes a malfunction. The semiconductor element 1 and the metal plate 5 are bonded to each other with the heat radiation resin 9 in this manner, so that the heat of the semiconductor element 1 is transferred to the metal plate 5 through the heat radiation resin 9.
The effect that heat is radiated more directly is obtained.
Can be operated at a higher speed.

【0026】[0026]

【発明の効果】以上のように本発明による半導体装置
は、製造工程が簡素で安価な片面銅張りの絶縁性フィル
ムに設けられ、かつ、導電性材料を充填されたスルーホ
ールによって半導体素子の電源端子および接地端子に接
続された導体配線と金属板を電気的に接続する構成とす
ることによってインダクタンスを減少させることがで
き、さらにスルーホール直下に外部電極として半田ボー
ルを設ける構成とすることにより配線長が最短となって
さらにインダクタンスを減少させることができ、さらに
半導体素子を金属板に放熱性樹脂によって接着する構成
とすることにより金属板を放熱器として作用させると同
時スイッチングノイズが抑制され、放熱性が高くなり、
より安定性のよい高速動作ができるという効果が得られ
るものである。
As described above, the semiconductor device according to the present invention is provided on a single-sided copper-clad insulating film with a simple manufacturing process and is provided with a through-hole filled with a conductive material. Inductance can be reduced by electrically connecting the conductor wiring connected to the terminal and the ground terminal to the metal plate, and further by providing a solder ball as an external electrode immediately below the through hole. The length is the shortest and the inductance can be further reduced, and the semiconductor element is bonded to the metal plate with a heat-radiating resin. Nature,
The effect that a more stable high-speed operation can be obtained is obtained.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の実施の形態1における半導体装置の構
成を示す断面図
FIG. 1 is a sectional view showing a configuration of a semiconductor device according to a first embodiment of the present invention;

【図2】同実施の形態2における半導体装置の構成を示
す断面図
FIG. 2 is a cross-sectional view showing a configuration of a semiconductor device in Embodiment 2;

【図3】同実施の形態3における半導体装置の構成を示
す断面図
FIG. 3 is a cross-sectional view showing a configuration of the semiconductor device in Embodiment 3;

【図4】同実施の形態4における半導体装置の構成を示
す断面図
FIG. 4 is a cross-sectional view showing a configuration of a semiconductor device in Embodiment 4;

【図5】従来例の半導体装置の構成を示す断面図FIG. 5 is a cross-sectional view illustrating a configuration of a conventional semiconductor device.

【符号の説明】[Explanation of symbols]

1 半導体素子 2 絶縁性フィルム 3 導体配線 4 封止樹脂 5 金属板 6 スルーホール 7 導電性材料 8 半田ボール 9 放熱性樹脂 DESCRIPTION OF SYMBOLS 1 Semiconductor element 2 Insulating film 3 Conductor wiring 4 Sealing resin 5 Metal plate 6 Through hole 7 Conductive material 8 Solder ball 9 Heat dissipation resin

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 絶縁性フィルム上に接着された導体層に
パターン形成された導体配線を備えたテープキャリア
と、前記導体配線に接続された半導体素子と、前記絶縁
性フィルムに接着された金属板と、前記導体配線上に形
成された半田ボールと、前記半導体素子の電源端子およ
び接地端子に接続された前記導体配線と前記金属板を電
気的に接続する前記絶縁性フィルムに設けられたスルー
ホールと、前記スルーホールに充填された導電性材料か
らなる半導体装置。
1. A tape carrier having conductor wiring patterned on a conductor layer adhered on an insulating film, a semiconductor element connected to the conductor wiring, and a metal plate adhered to the insulating film A solder ball formed on the conductor wiring; and a through hole provided in the insulating film for electrically connecting the conductor wiring and the metal plate connected to a power terminal and a ground terminal of the semiconductor element. And a semiconductor device comprising a conductive material filled in the through hole.
【請求項2】 半田ボールを導体配線と金属板の接続箇
所の直下に配置した請求項1記載の半導体装置。
2. The semiconductor device according to claim 1, wherein the solder balls are disposed immediately below a connection point between the conductor wiring and the metal plate.
【請求項3】 金属板が半導体素子を覆い、前記半導体
素子と前記金属板が放熱材料により接続された請求項1
もしくは2記載の半導体装置。
3. The semiconductor device according to claim 1, wherein the metal plate covers the semiconductor element, and the semiconductor element and the metal plate are connected by a heat radiation material.
Or the semiconductor device according to 2.
JP8190258A 1996-07-19 1996-07-19 Semiconductor device Pending JPH1041428A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8190258A JPH1041428A (en) 1996-07-19 1996-07-19 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8190258A JPH1041428A (en) 1996-07-19 1996-07-19 Semiconductor device

Publications (1)

Publication Number Publication Date
JPH1041428A true JPH1041428A (en) 1998-02-13

Family

ID=16255155

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8190258A Pending JPH1041428A (en) 1996-07-19 1996-07-19 Semiconductor device

Country Status (1)

Country Link
JP (1) JPH1041428A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7851904B2 (en) 2006-12-06 2010-12-14 Panasonic Corporation Semiconductor device, method for manufacturing the same, and semiconductor device mounting structure

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7851904B2 (en) 2006-12-06 2010-12-14 Panasonic Corporation Semiconductor device, method for manufacturing the same, and semiconductor device mounting structure

Similar Documents

Publication Publication Date Title
JP2679681B2 (en) Semiconductor device, package for semiconductor device, and manufacturing method thereof
US6373131B1 (en) TBGA semiconductor package
TWI241700B (en) Packaging assembly with integrated circuits redistribution routing semiconductor die and method for fabrication
US20050048759A1 (en) Method for fabricating thermally enhanced semiconductor device
US9635763B2 (en) Component built-in board mounting body and method of manufacturing the same, and component built-in board
KR20070096013A (en) Semiconductor die package including universal footprint and method for manufacturing the same
US20050200006A1 (en) Semiconductor package and fabrication method thereof
JP2008172267A (en) Method of manufacturing integrated circuit package and integrated circuit package
KR100300922B1 (en) Semiconductor device
JP4331910B2 (en) Semiconductor device, manufacturing method thereof, lead frame, manufacturing method thereof, and manufacturing method of semiconductor device using lead frame
JP4494249B2 (en) Semiconductor device
JPH1197576A (en) Semiconductor device
JP3912445B2 (en) Semiconductor device
JP2000068322A (en) Semiconductor device and manufacture thereof
JP4084737B2 (en) Semiconductor device
JP3520764B2 (en) Semiconductor device and manufacturing method thereof
JP2803656B2 (en) Semiconductor device
KR100280083B1 (en) Printed Circuit Board and Manufacturing Method of Printed Circuit Board and Semiconductor Package Using the Same
JP2003224228A (en) Package for semiconductor device, semiconductor device and its producing method
JPH1041428A (en) Semiconductor device
JP2000082760A (en) Semiconductor device
JP3177934B2 (en) Multi-chip semiconductor device
JP2872531B2 (en) Semiconductor module substrate and semiconductor device using the same
JPH08330472A (en) Semiconductor device and its manufacture
JPH0358455A (en) Semiconductor package