JPH10335933A - Oscillator circuit - Google Patents

Oscillator circuit

Info

Publication number
JPH10335933A
JPH10335933A JP14048497A JP14048497A JPH10335933A JP H10335933 A JPH10335933 A JP H10335933A JP 14048497 A JP14048497 A JP 14048497A JP 14048497 A JP14048497 A JP 14048497A JP H10335933 A JPH10335933 A JP H10335933A
Authority
JP
Japan
Prior art keywords
circuit
oscillation
capacitor
frequency
resistance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP14048497A
Other languages
Japanese (ja)
Inventor
Hiroshi Shono
寛 庄野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP14048497A priority Critical patent/JPH10335933A/en
Publication of JPH10335933A publication Critical patent/JPH10335933A/en
Pending legal-status Critical Current

Links

Landscapes

  • Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)

Abstract

PROBLEM TO BE SOLVED: To save space, also to reduce cost and to prevent the oscillation of a frequency that is different from a prescribed frequency by providing a means, which prevents the oscillation of a frequency that is different from a prescribed frequency in an oscillator circuit which consists of an integrated circuit that integrates plural elements and an external circuit and oscillates in a prescribed frequency. SOLUTION: An oscillator circuit 1 is provided with an exterior circuit part 10, which is externally attached to an IC part 20 and forms a feedback circuit and the part 20 that forms an amplifier circuit which consists of plural integrated elements. The part 20 is provided with a resistance R1, whose one end is connected to the other end of a capacitor C3 via an external terminal 22 and an amplifier AMP 1, where the other end of the resistance R1 is connected to an input terminal side. Furthermore, the other end of a capacitor C2 is connected to an output terminal side via an external terminal 21. Because the resistance R1 is provided and the resistance R1 and a capacitor C4 constitute a low-pass filter, gain in high region becomes low and parasitic oscillations at high frequencies does not take place due to a parasitic element.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、所定の周波数での
発振を行う発振回路に関する。
The present invention relates to an oscillation circuit that oscillates at a predetermined frequency.

【0002】[0002]

【従来の技術】例えば、TV(テレビジョン)チューナ
等においては、IC(集積回路)チップを用いて構成さ
れた発振回路を備えている。この発振回路は、複数の素
子を集積したICと、このICに外付けされた外付回路
とを備えて構成され、入力された信号を増幅回路で増幅
して出力すると共に、この増幅回路の出力の一部を帰還
回路により増幅回路の入力に戻すことにより所定の周波
数による発振を行うものである。
2. Description of the Related Art For example, a TV (television) tuner or the like is provided with an oscillation circuit formed by using an IC (integrated circuit) chip. The oscillation circuit includes an IC in which a plurality of elements are integrated, and an external circuit external to the IC. The oscillation circuit amplifies an input signal by an amplification circuit and outputs the amplified signal. The oscillation at a predetermined frequency is performed by returning a part of the output to the input of the amplifier circuit by a feedback circuit.

【0003】図4は、TVチューナ等で使用される従来
の発振回路の一例を示す回路図である。図4に示したよ
うに、従来の発振回路は、後述のIC部200に外付け
されて帰還回路を形成する外付回路部100と、複数の
素子が集積されて増幅回路を形成するIC部200とを
備えて構成される。なお、図では発振回路の主要回路部
分のみを示しており、例えば電源を供給する電源回路部
分等は省略してある。
FIG. 4 is a circuit diagram showing an example of a conventional oscillation circuit used in a TV tuner or the like. As shown in FIG. 4, a conventional oscillation circuit includes an external circuit section 100 externally formed to an IC section 200 described later to form a feedback circuit, and an IC section formed by integrating a plurality of elements to form an amplifier circuit. 200. In the figure, only the main circuit portion of the oscillation circuit is shown, and for example, a power supply circuit portion for supplying power is omitted.

【0004】外付回路部100は、一端が接地されたイ
ンダクタンスL110と、一端が接地されると共に他端
がインダクタンスL110の他端に接続される容量C1
10と、一端がインダクタンスL110および容量C1
10の他端に接続されると共に、他端がIC部200の
外部端子210,220にそれぞれ接続された容量C1
20および容量C130とを備えて構成される。
The external circuit section 100 has an inductance L110 having one end grounded, and a capacitor C1 having one end grounded and the other end connected to the other end of the inductance L110.
10, one end having an inductance L110 and a capacitance C1.
10 and a capacitor C1 whose other end is connected to the external terminals 210 and 220 of the IC unit 200, respectively.
20 and a capacitor C130.

【0005】IC部200は、入力端子側に外部端子2
20を介して容量C130の他端が接続されると共に出
力端子側に外部端子210を介して容量C120の他端
が接続される増幅器AMP10を備えている。
The IC section 200 has an external terminal 2 on the input terminal side.
An amplifier AMP10 is connected to the other end of the capacitor C130 via an external terminal 20 and connected to the other end of the capacitor C120 via an external terminal 210 on the output terminal side.

【0006】このような構成の発振回路において電源
(図示せず)が投入されると、まず、IC部200でノ
イズが発生し、このノイズが帰還回路を形成する外付回
路部100を介して増幅器AMP10の入力に帰還され
る。電源投入時に発生するノイズは、広帯域ノイズであ
るが、インダクタンスL110および容量C110から
なる共振回路での共振周波数と同じ周波数成分のみがゲ
インを持ち、増幅器AMP10の入力に帰還されること
となる。このような帰還および増幅が繰り返されて上記
の共振周波数の出力レベルが徐々に上がっていき、その
共振周波数、すなわち、希望する所定の周波数での発振
が起こる。
When a power supply (not shown) is turned on in the oscillation circuit having such a configuration, first, noise is generated in the IC section 200, and this noise is transmitted through the external circuit section 100 forming a feedback circuit. The signal is fed back to the input of the amplifier AMP10. The noise generated when the power is turned on is broadband noise, but only the same frequency component as the resonance frequency in the resonance circuit including the inductance L110 and the capacitor C110 has a gain and is fed back to the input of the amplifier AMP10. Such feedback and amplification are repeated, and the output level of the above-mentioned resonance frequency gradually increases, and oscillation at the resonance frequency, that is, a desired predetermined frequency occurs.

【0007】以上のような構成の発振回路において、所
定の発振周波数は、外付けのインダクタンスL110と
容量C110との共振周波数によって決定するが、従来
の発振回路では、この共振周波数によって決定する所定
の周波数ではなく、寄生発振と呼ばれる所定の発振周波
数とは異なる周波数での発振が起こる場合がある。
In the oscillation circuit having the above configuration, the predetermined oscillation frequency is determined by the resonance frequency of the external inductance L110 and the capacitance C110. In the conventional oscillation circuit, the predetermined oscillation frequency is determined by the resonance frequency. Oscillation may occur at a frequency different from a predetermined oscillation frequency called parasitic oscillation instead of the frequency.

【0008】このような寄生発振は、発振回路内のいわ
ゆる寄生素子の影響により生ずるものである。この寄生
素子は、主にIC部200において形成されるものであ
り、例えば、IC部200の寄生素子の一つである寄生
インダクタンスとして、ICチップ内の配線インダクタ
ンス、ボンディングワイヤ、リードフレームのインダク
タンス等がある。また、寄生容量としてはボンディング
ワイヤの引き出し部分であるパッド(Pad)の容量、
リードフレームのピン間容量等がある。
[0008] Such parasitic oscillation is caused by the influence of a so-called parasitic element in the oscillation circuit. The parasitic element is mainly formed in the IC unit 200. For example, as a parasitic inductance which is one of the parasitic elements of the IC unit 200, a wiring inductance in an IC chip, a bonding wire, an inductance of a lead frame, and the like. There is. The parasitic capacitance is the capacitance of a pad (Pad), which is a portion from which a bonding wire is drawn.
There is a capacitance between pins of the lead frame.

【0009】図5は、上記のようにIC部200におい
て形成される寄生素子を考慮に入れた発振回路の一例を
示す回路図である。この発振回路では、図4に示した回
路の構成に加え、寄生素子として、一端が増幅器AMP
10の出力側に接続されたインダクタンスL210と、
一端が増幅器AMP10の入力側に接続されたインダク
タンスL220と、一端が外部端子210を介して容量
C120の他端に接続されると共に他端がインダクタン
スL210の他端に接続されたインダクタンスL230
と、一端が外部端子220を介して容量C130の他端
に接続されると共に他端がインダクタンスL220の他
端に接続されたインダクタンスL240と、一端がイン
ダクタンスL210およびインダクタンスL230間に
接続され、他端がインダクタンスL220およびインダ
クタンスL240間に接続された容量C210,C22
0とを有する構成となっている。
FIG. 5 is a circuit diagram showing an example of an oscillation circuit taking into account the parasitic element formed in the IC section 200 as described above. In this oscillation circuit, in addition to the configuration of the circuit shown in FIG.
10, an inductance L210 connected to the output side of
An inductance L220 having one end connected to the input side of the amplifier AMP10, and an inductance L230 having one end connected to the other end of the capacitor C120 via the external terminal 210 and the other end connected to the other end of the inductance L210.
And an inductance L240 having one end connected to the other end of the capacitor C130 via the external terminal 220 and the other end connected to the other end of the inductance L220, and one end connected between the inductance L210 and the inductance L230. Are capacitors C210 and C22 connected between the inductance L220 and the inductance L240.
0.

【0010】この回路において、例えばインダクタンス
L210がICチップ内の配線インダクタンスであり、
インダクタンスL230がボンディングワイヤや、リー
ドフレームのインダクタンスである。また、容量C21
0がパッドの容量であり、容量C220がリードフレー
ムのピン間容量である。
In this circuit, for example, the inductance L210 is the wiring inductance in the IC chip,
The inductance L230 is an inductance of a bonding wire or a lead frame. In addition, the capacity C21
0 is the capacitance of the pad, and the capacitance C220 is the capacitance between the pins of the lead frame.

【0011】このようにIC部200において形成され
る寄生素子によるインダクタンスおよび容量の値は共振
回路を構成する外付けのインダクタンスL110および
容量C110の値に比べて小さく、共振周波数が希望の
周波数より高くなり、条件によっては、これらの寄生素
子によって決定される高い周波数で発振してしまうこと
がある。
As described above, the values of the inductance and the capacitance due to the parasitic element formed in the IC unit 200 are smaller than the values of the external inductance L110 and the capacitance C110 constituting the resonance circuit, and the resonance frequency is higher than the desired frequency. Depending on the conditions, oscillation may occur at a high frequency determined by these parasitic elements.

【0012】従来では、この寄生素子により生ずる寄生
発振を防止するために、帰還回路を形成する外付回路部
100に数十Ωの寄生発振防止用の低抵抗を挿入し、高
域のゲイン(利得)を落とすことで、高い周波数で発振
する寄生発振を抑えるようにしている。
Conventionally, in order to prevent the parasitic oscillation caused by the parasitic element, a low resistance of several tens of Ω for preventing the parasitic oscillation is inserted into the external circuit section 100 forming the feedback circuit, and the gain in the high band ( By lowering the gain, parasitic oscillation that oscillates at a high frequency is suppressed.

【0013】図6は、このような寄生発振防止用の抵抗
が設けられた従来の発振回路の一例を示す回路図であ
る。この回路では図4に示した回路の構成に加え、寄生
発振防止用の低抵抗R110が、容量C130と増幅器
AMP10の入力側との間に外付されるようになってい
る。
FIG. 6 is a circuit diagram showing an example of a conventional oscillation circuit provided with such a resistor for preventing parasitic oscillation. In this circuit, in addition to the configuration of the circuit shown in FIG. 4, a low resistance R110 for preventing parasitic oscillation is externally provided between the capacitor C130 and the input side of the amplifier AMP10.

【0014】[0014]

【発明が解決しようとする課題】しかしながら、上記し
た従来の発振回路の構造では、寄生発振防止用の抵抗を
設けるための外付けのスペースが必要であるという問題
があると共に、外付けの部品点数が増えてしまうために
製造コストが高くなってしまうという問題があった。
However, the structure of the above-described conventional oscillation circuit has a problem that an external space for providing a resistor for preventing parasitic oscillation is required, and the number of external components is reduced. Therefore, there is a problem that the production cost is increased due to an increase in the number of components.

【0015】本発明はかかる問題点に鑑みてなされたも
ので、その目的は、省スペース且つ低コストで所定の周
波数とは異なる周波数での発振を防止することが可能な
発振回路を提供することにある。
The present invention has been made in view of the above problems, and has as its object to provide an oscillation circuit capable of preventing oscillation at a frequency different from a predetermined frequency in a small space at a low cost. It is in.

【0016】[0016]

【課題を解決するための手段】本発明による発振回路
は、集積回路内に、所定の周波数とは異なる周波数での
発振が行われることを防止する発振防止手段が設けられ
て構成される。
An oscillation circuit according to the present invention is provided with oscillation prevention means for preventing oscillation at a frequency different from a predetermined frequency in an integrated circuit.

【0017】本発明による発振回路では、集積回路内に
設けられた発振防止手段により、従来のように外付の抵
抗を設けることなく、寄生発振等の所定の周波数とは異
なる周波数での発振が防止される。
In the oscillation circuit according to the present invention, oscillation at a frequency different from a predetermined frequency such as a parasitic oscillation can be achieved by the oscillation preventing means provided in the integrated circuit without providing an external resistor as in the prior art. Is prevented.

【0018】[0018]

【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照して詳細に説明する。
Embodiments of the present invention will be described below in detail with reference to the drawings.

【0019】[第1の実施の形態]まず、本発明の第1
の実施の形態について説明する。図1は、本発明の第1
の実施の形態に係る発振回路の構成を示す回路図であ
る。なお、ここでは本発明の発振回路の一例として、T
Vチューナ等で使用するIC化された局部発振回路につ
いて説明する。
[First Embodiment] First, the first embodiment of the present invention will be described.
An embodiment will be described. FIG. 1 shows a first embodiment of the present invention.
FIG. 3 is a circuit diagram showing a configuration of an oscillation circuit according to the embodiment. Here, as an example of the oscillation circuit of the present invention, T
A local oscillator circuit formed into an IC used in a V tuner or the like will be described.

【0020】図1に示したように、本実施の形態に係る
発振回路1は、後述のIC部20に外付けされて帰還回
路を形成する外付回路部10と、複数の素子が集積され
て増幅回路を形成するIC部20とを備えて構成され
る。なお、図では発振回路の主要回路部分のみを示して
おり、例えば電源を供給する電源回路部分等は省略して
ある。
As shown in FIG. 1, an oscillation circuit 1 according to the present embodiment is formed by integrating an external circuit section 10 externally attached to an IC section 20 described later to form a feedback circuit, and a plurality of elements. And an IC section 20 which forms an amplifier circuit. In the figure, only the main circuit portion of the oscillation circuit is shown, and for example, a power supply circuit portion for supplying power is omitted.

【0021】外付回路部10は、一端が接地されたイン
ダクタンスL1と、一端が接地されると共に他端がイン
ダクタンスL1の他端に接続される容量C1と、一端が
インダクタンスL1および容量C1の他端に接続される
と共に、他端がIC部20の外部端子21,22にそれ
ぞれ接続された容量C2および容量C3とを備えて構成
される。
The external circuit section 10 includes an inductance L1 having one end grounded, a capacitor C1 having one end grounded and the other end connected to the other end of the inductance L1, and one end having the inductance L1 and the capacitance C1. It is configured to include a capacitor C2 and a capacitor C3 connected to one end and the other end connected to the external terminals 21 and 22 of the IC unit 20, respectively.

【0022】この外付回路部10において、インダクタ
ンスL1および容量C1は、共振回路を構成し、発振回
路1の発振周波数を決定付けるものである。また、容量
C2および容量C3は、増幅器AMP1に正帰還をかけ
るための帰還容量である。
In the external circuit section 10, the inductance L1 and the capacitance C1 constitute a resonance circuit and determine the oscillation frequency of the oscillation circuit 1. The capacitors C2 and C3 are feedback capacitors for applying a positive feedback to the amplifier AMP1.

【0023】IC部20は、一端が外部端子22を介し
て容量C3の他端に接続される抵抗R1と、入力端子側
に抵抗R1の他端が接続されると共に出力端子側に外部
端子21を介して容量C2の他端が接続される増幅器A
MP1とを備えて構成される。また、増幅器AMP1の
入力側および抵抗R1の他端と接地との間には、トラン
ジスタ(図示せず)のベース側に見える入力容量C4が
存在する。なお、抵抗R1は、寄生発振防止用の抵抗で
あり、本発明の発振防止手段に対応するものである。
The IC unit 20 includes a resistor R1 having one end connected to the other end of the capacitor C3 via the external terminal 22, a resistor R1 connected to the input terminal, and an external terminal 21 connected to the output terminal. A to which the other end of the capacitor C2 is connected via
MP1. In addition, an input capacitance C4 that appears on the base side of a transistor (not shown) exists between the input side of the amplifier AMP1 and the other end of the resistor R1 and the ground. Note that the resistor R1 is a resistor for preventing parasitic oscillation, and corresponds to the oscillation preventing means of the present invention.

【0024】このような構成の発振回路において電源
(図示せず)が投入されると、まず、IC部20でノイ
ズが発生し、このノイズが帰還回路を形成する外付回路
部10を介して増幅器AMP1の入力に帰還される。電
源投入時に発生するノイズは、広帯域ノイズであるが、
インダクタンスL1および容量C1からなる共振回路で
の共振周波数と同じ周波数成分のみがゲインを持ち、増
幅器AMP1の入力に帰還されることとなる。このよう
な帰還および増幅が繰り返されて共振周波数の出力レベ
ルが徐々に上がっていき、その共振周波数、すなわち、
希望する所定の周波数での発振が起こる。
When a power supply (not shown) is turned on in the oscillation circuit having such a configuration, first, noise is generated in the IC section 20, and this noise is transmitted through the external circuit section 10 forming a feedback circuit. The signal is fed back to the input of the amplifier AMP1. The noise that occurs when the power is turned on is broadband noise,
Only the frequency component equal to the resonance frequency in the resonance circuit including the inductance L1 and the capacitance C1 has a gain and is fed back to the input of the amplifier AMP1. Such feedback and amplification are repeated, and the output level of the resonance frequency gradually increases, and the resonance frequency, that is,
Oscillation occurs at the desired predetermined frequency.

【0025】次に、本発明の特徴部分である抵抗R1の
作用について説明する。例えば発振回路1に抵抗R1が
設けられていなかったとすると、帰還量は、容量C3お
よび容量C4のインピーダンスで分割されたレベルで増
幅器AMP1の入力に帰還される。ところが、抵抗R1
が設けられることにより、抵抗R1および容量C4でL
PF(ローパスフィルタ)を構成することとなるため、
高域でのゲインが低くなる。これにより、高い周波数か
らなる寄生発振の帰還量が小さくなり、発振条件に達し
ないため、寄生素子による高い周波数での寄生発振が起
こらないようになる。
Next, the operation of the resistor R1, which is a feature of the present invention, will be described. For example, if the resistor R1 is not provided in the oscillation circuit 1, the feedback amount is fed back to the input of the amplifier AMP1 at a level divided by the impedance of the capacitors C3 and C4. However, the resistance R1
Is provided, resistance L1 and capacitance C4 cause L
Because it constitutes a PF (low-pass filter),
The gain in the high range becomes lower. As a result, the feedback amount of the high-frequency parasitic oscillation becomes small and the oscillation condition is not reached, so that the high-frequency parasitic oscillation due to the parasitic element does not occur.

【0026】なお、抵抗R1の値は、発振回路1の条件
によって数Ω〜数十Ωと異なり、IC部20を評価する
まで正確な値が分からない。このため、考えられる抵抗
値の抵抗素子をあらかじめ何個かIC部20のICチッ
プ上に準備しておき、寄生発振が起こった場合に、IC
部20の評価結果より、各抵抗素子をアルミニウム配線
により、直列または並列に接続し、これにより所望の抵
抗値を作るとよい。
The value of the resistor R1 differs from several Ω to several tens of Ω depending on the conditions of the oscillation circuit 1, and an accurate value is not known until the IC section 20 is evaluated. For this reason, several resistive elements having a conceivable resistance value are prepared on the IC chip of the IC section 20 in advance, and if parasitic oscillation occurs,
According to the evaluation result of the part 20, it is preferable to connect each resistance element in series or in parallel by aluminum wiring, thereby producing a desired resistance value.

【0027】以上説明したように、本実施の形態に係る
発振回路1によれば、寄生発振防止用の抵抗R1をIC
部20内に設けることにより、従来のような外付けの寄
生発振防止用の抵抗が不要のため、回路素子を搭載する
基板上の部品点数が減り、コスト低減を図ることができ
る。また、基板上で外付け抵抗のスペースが不要となる
ため、基板設計の自由度が増すという効果もある。これ
により、省スペース且つ低コストで所定の周波数とは異
なる周波数での発振が行われることを防止することが可
能となる。
As described above, according to the oscillation circuit 1 of the present embodiment, the resistor R1 for preventing parasitic oscillation is connected to the IC
By providing it in the unit 20, since a conventional external resistor for preventing parasitic oscillation is not required, the number of components on a substrate on which circuit elements are mounted is reduced, and cost can be reduced. In addition, since there is no need for a space for an external resistor on the substrate, there is an effect that the degree of freedom in designing the substrate is increased. This makes it possible to prevent the oscillation at a frequency different from the predetermined frequency from being performed in a space-saving manner and at low cost.

【0028】[第2の実施の形態]次に、本発明の第2
の実施の形態について説明する。なお、以下の説明で
は、上記第1の実施の形態の構成要素と同一の部分には
同一の符号を付し、その説明を省略する。
[Second Embodiment] Next, a second embodiment of the present invention will be described.
An embodiment will be described. In the following description, the same components as those of the first embodiment are denoted by the same reference numerals, and description thereof will be omitted.

【0029】上記第1の実施の形態に係る発振回路1に
おいて、抵抗R1の値が数十Ω程度と大きい場合には、
所望の値の抵抗素子をあらかじめ何個かICチップ上に
準備しておくことで寄生発振を防止するための目的は充
分達成されるが、抵抗R1の値が数Ωと小さい場合に
は、1つの抵抗素子で寄生発振防止用の抵抗R1を実現
するのは困難であり、必然的に複数個の抵抗素子の並列
接続をする必要がある。この場合、抵抗素子が占有する
スペースが大きくなることや、複数の抵抗素子による寄
生容量が生ずるために発振特性に影響を及ぼすこと等の
問題が考えられる。
In the oscillation circuit 1 according to the first embodiment, when the value of the resistor R1 is as large as about several tens of ohms,
The purpose of preventing parasitic oscillation can be sufficiently achieved by preparing several resistive elements of a desired value on an IC chip in advance, but if the value of the resistor R1 is as small as several Ω, 1 It is difficult to realize the resistance R1 for preventing parasitic oscillation with one resistance element, and it is necessary to connect a plurality of resistance elements in parallel. In this case, problems such as an increase in the space occupied by the resistance elements and an influence on the oscillation characteristics due to the occurrence of parasitic capacitance due to the plurality of resistance elements are conceivable.

【0030】本実施の形態は、このような問題を無くす
ため、抵抗R1の形成にIC内のビアホール(導通孔)
を利用したものである。
In the present embodiment, in order to eliminate such a problem, the formation of the resistor R1 requires a via hole (conduction hole) in the IC.
It is a thing using.

【0031】図2は、本発明の第2の実施の形態に係る
発振回路を説明するためのビアホールの構成図である。
FIG. 2 is a configuration diagram of a via hole for describing an oscillation circuit according to a second embodiment of the present invention.

【0032】図2(a)は、ビアホール部の断面構造を
示すものである。この図に示したように、ビアホール部
VHは、積層する異なる配線層31,32同士の導通接
続を行うためのものであり、絶縁層33内を貫通するビ
アホール30aと、このビアホール30aの内部に埋め
込まれた導電体30bとから構成される。
FIG. 2A shows a sectional structure of a via hole portion. As shown in this figure, the via hole portion VH is for making a conductive connection between the different wiring layers 31 and 32 to be laminated, and a via hole 30 a penetrating through the insulating layer 33 and a via hole 30 a inside the via hole 30 a are provided. And a buried conductor 30b.

【0033】ここで、このビアホール部VHの導電体3
0bは、例えば、アルミニウム等からなり、通常、数百
m[Ω]程度の抵抗値を持っている。このため、複数の
ビアホール部VHを配線層31,32間で交互に直列接
続することで、寄生発振防止用の抵抗R1に必要な低抵
抗を容易に作成することができる。
Here, the conductor 3 in the via hole portion VH
Ob is made of, for example, aluminum or the like, and usually has a resistance value of about several hundred m [Ω]. For this reason, by connecting a plurality of via hole portions VH alternately in series between the wiring layers 31 and 32, it is possible to easily create a low resistance required for the resistor R1 for preventing parasitic oscillation.

【0034】図2(b)は、ビアホール部VHを利用し
て抵抗R1を形成した場合のビアホール部VHの構成を
示したものである。図2(b)では、複数のビアホール
部VH1〜VH5を配線層31,32間で交互に直列接
続して寄生発振防止用の抵抗R1に必要な低抵抗を形成
している。この複数のビアホール部VH1〜VH5で形
成した抵抗R1は、アルミニウム配線の配線幅と同じ幅
で実現できるため、通常の抵抗素子のように大きなスペ
ースを取ることはない。
FIG. 2B shows the structure of the via hole VH when the resistor R1 is formed using the via hole VH. In FIG. 2B, a plurality of via hole portions VH1 to VH5 are alternately connected in series between the wiring layers 31 and 32 to form a low resistance necessary for the resistor R1 for preventing parasitic oscillation. Since the resistor R1 formed by the plurality of via hole portions VH1 to VH5 can be realized with the same width as the wiring width of the aluminum wiring, it does not take up a large space unlike a normal resistance element.

【0035】なお、図2(b)では、5つのビアホール
部VH1〜VH5を用いた場合について示しているが、
寄生発振防止用の抵抗R1として用いるビアホール部V
Hの数は5つに限定されず、寄生発振を防止するのに必
要な抵抗値に応じた数のビアホールを用いることとな
る。
FIG. 2B shows a case where five via hole portions VH1 to VH5 are used.
Via hole V used as resistor R1 for preventing parasitic oscillation
The number of H is not limited to five, and the number of via holes corresponding to the resistance value necessary for preventing the parasitic oscillation is used.

【0036】以上説明したように、本実施の形態に係る
発振回路によれば、上記第1の実施の形態による発振回
路1の効果に加え、次の効果を奏する。まず、ビアホー
ル部VHを使用することにより、寄生発振防止用の低抵
抗をアルミニウム配線の幅だけの小スペースで実現する
ことができるため、抵抗素子を設けるスぺースを考慮す
る必要がない。また、ビアホール部VHで形成する抵抗
の値は、バラツキが小さいため、精度よく回路設計を行
うことが可能となる。更に、アルミニウム配線の形成以
降の工程変更によって任意の数だけビアホール部VHを
増やせるためトリミング(抵抗値の調整)が容易であ
る。
As described above, the oscillation circuit according to the present embodiment has the following effects in addition to the effects of the oscillation circuit 1 according to the first embodiment. First, by using the via hole portion VH, a low resistance for preventing parasitic oscillation can be realized in a small space corresponding to the width of the aluminum wiring, so that there is no need to consider a space for providing a resistance element. Further, since the resistance value formed in the via hole portion VH has a small variation, the circuit can be designed with high accuracy. Further, since the number of via hole portions VH can be increased by an arbitrary number by changing the process after the formation of the aluminum wiring, trimming (adjustment of resistance value) is easy.

【0037】なお、本発明は、上記各実施の形態に限定
されず種々の変形実施が可能である。例えば、上記実施
の形態では、正帰還型の発振回路について説明したが、
本発明は、コルピッツ型の発振回路についても同様に適
用される。
The present invention is not limited to the above embodiments, and various modifications can be made. For example, in the above embodiment, the positive feedback oscillation circuit has been described.
The present invention is similarly applied to a Colpitts type oscillation circuit.

【0038】図3は、本発明の発振回路を適用したコル
ピッツ型の発振回路の一例を示す回路図である。なお、
図では発振回路の主要回路部分のみを示しており、例え
ば電源を供給する電源回路部分等は省略してある。
FIG. 3 is a circuit diagram showing an example of a Colpitts type oscillation circuit to which the oscillation circuit of the present invention is applied. In addition,
In the figure, only a main circuit portion of the oscillation circuit is shown, and for example, a power supply circuit portion for supplying power is omitted.

【0039】図3で示したコルピッツ型の発振回路1a
は、外付回路部10aとして、互いに並列接続されたイ
ンダクタンスL11および容量C11と、一端がインダ
クタンスL11および容量C11の一端に接続されると
共に、他端がIC部20aの外部端子23に接続された
容量C12と、一端がインダクタンスL11および容量
C11の他端に接続されると共に、他端がIC部20a
の外部端子26に接続された容量C13と、一端が容量
C12の他端および外部端子23に接続された容量C1
4と、一端が容量C14の他端および外部端子24に接
続された容量C15と、一端が容量C15の他端におよ
び外部端子25に接続されると共に他端が容量C13の
他端に接続された容量C16とを備えて構成される。
The Colpitts type oscillation circuit 1a shown in FIG.
The external circuit section 10a has an inductance L11 and a capacitor C11 connected in parallel to each other, one end connected to one end of the inductance L11 and the capacity C11, and the other end connected to an external terminal 23 of the IC section 20a. One end of the capacitor C12 is connected to the inductance L11 and the other end of the capacitor C11, and the other end is connected to the IC section 20a.
C13 connected to the external terminal 26 of the capacitor C1 and a capacitor C1 connected at one end to the other end of the capacitor C12 and the external terminal 23.
4, one end of the capacitor C15 connected to the other end of the capacitor C14 and the external terminal 24, and one end connected to the other end of the capacitor C15 and the external terminal 25, and the other end connected to the other end of the capacitor C13. And a capacitance C16.

【0040】また、IC部20aとして、一端が容量C
12の他端および容量C14の一端に外部端子23を介
して接続された抵抗R11と、一端が容量C13および
容量C16の他端に外部端子26を介して接続された抵
抗R12と、ベース側が抵抗R11の他端に接続されエ
ミッタ側が外部端子24を介して容量C14および容量
C15間に接続されたトランジスタQ1と、ベース側が
抵抗R12の他端に接続されエミッタ側が外部端子25
を介して容量C15および容量C16間に接続されたト
ランジスタQ1とを備えて構成される。なお、トランジ
スタQ1のエミッタおよびコレクタは、それぞれ電流
源、電源(図示せず)等に接続される。また、トランジ
スタQ2のエミッタおよびコレクタも、それぞれ電流
源、電源(図示せず)等に接続される。
One end of the capacitor C is used as the IC section 20a.
12, a resistor R11 connected to the other end of the capacitor C14 via the external terminal 23, a resistor R12 connected to the other end of the capacitor C13 and the capacitor C16 via the external terminal 26, and a resistor R12 connected to the base side. A transistor Q1 connected to the other end of R11 and having an emitter connected between the capacitors C14 and C15 via an external terminal 24; a base connected to the other end of the resistor R12 and an emitter connected to the external terminal 25;
And a transistor Q1 connected between the capacitor C15 and the capacitor C16 through the capacitor C15. The emitter and the collector of the transistor Q1 are connected to a current source, a power supply (not shown), and the like, respectively. The emitter and the collector of the transistor Q2 are also connected to a current source, a power supply (not shown), and the like.

【0041】このような構成のコルピッツ型の発振回路
1aにおいて、IC部20a内に設けられた抵抗R11
および抵抗R12が寄生発振防止用の抵抗であり、本発
明の発振防止手段に対応するものである。このような抵
抗が設けられた発振回路1aにより、上記実施の形態の
発振回路1と同様の効果を得ることができる。
In the Colpitts type oscillation circuit 1a having such a configuration, the resistor R11 provided in the IC section 20a is provided.
The resistor R12 is a resistor for preventing parasitic oscillation, and corresponds to the oscillation preventing means of the present invention. With the oscillation circuit 1a provided with such a resistor, the same effect as the oscillation circuit 1 of the above embodiment can be obtained.

【0042】[0042]

【発明の効果】以上説明したように、請求項1および4
のいずれかに記載の発振回路によれば、所定の周波数と
は異なる周波数での発振が行われることを防止するため
の発振防止手段を集積回路内に設けているので、従来の
ような外付けの抵抗が不要であり、回路素子を搭載する
基板上の部品点数が減り、コスト低減を図ることができ
る。また、基板上での外付け抵抗のスペースが不要とな
るため、基板設計の自由度が増すという効果もある。こ
れにより、省スペース且つ低コストで所定の周波数とは
異なる周波数での発振が行われることを防止することが
可能となる。
As described above, claims 1 and 4
According to the oscillation circuit described in any of the above, oscillation prevention means for preventing oscillation at a frequency different from the predetermined frequency is provided in the integrated circuit. Is unnecessary, the number of components on the substrate on which the circuit element is mounted is reduced, and the cost can be reduced. In addition, since there is no need for a space for an external resistor on the substrate, there is also an effect that the degree of freedom in designing the substrate is increased. This makes it possible to prevent the oscillation at a frequency different from the predetermined frequency from being performed in a space-saving manner and at low cost.

【0043】また、請求項3または請求項4に記載の発
振回路によれば、発振防止手段として、集積回路内で異
なる配線層同士を接続するための導通孔に形成された導
電体を利用しているので、請求項1記載の発振回路の効
果に加え、発振防止手段を集積回路内の配線幅だけの小
スペースで実現することができ、通常の回路素子を設け
るスぺースを考慮する必要がないという効果を奏する。
また、通常の回路素子で形成した発振防止手段に比べ
て、特性のバラツキが小さいため、精度よく回路設計を
行うことが可能となる。更に、通常の配線を形成した以
降の工程における変更によって任意の数だけ導通孔を増
やせるためトリミングが容易であるという効果を奏す
る。
According to the oscillation circuit of the third or fourth aspect, a conductor formed in a conduction hole for connecting different wiring layers in the integrated circuit is used as the oscillation preventing means. Therefore, in addition to the effect of the oscillation circuit according to the first aspect, the oscillation preventing means can be realized in a small space of only the wiring width in the integrated circuit, and it is necessary to consider a space for providing a normal circuit element. There is an effect that there is no.
In addition, the variation in the characteristics is smaller than that of the oscillation preventing means formed by ordinary circuit elements, so that the circuit can be designed with high accuracy. Further, since the number of conductive holes can be increased by an arbitrary number by a change in the process after forming the normal wiring, trimming is easily performed.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の第1の実施の形態に係る発振回路の構
成を示す回路図である。
FIG. 1 is a circuit diagram showing a configuration of an oscillation circuit according to a first embodiment of the present invention.

【図2】本発明の第2の実施の形態に係る発振回路の要
部を示す断面図である。
FIG. 2 is a cross-sectional view illustrating a main part of an oscillation circuit according to a second embodiment of the present invention.

【図3】本発明の他の実施の形態に係る発振回路の構成
を示す回路図である。
FIG. 3 is a circuit diagram showing a configuration of an oscillation circuit according to another embodiment of the present invention.

【図4】従来の発振回路の構成を示す回路図である。FIG. 4 is a circuit diagram showing a configuration of a conventional oscillation circuit.

【図5】寄生素子を考慮した場合の図4の発振回路の構
成を示す回路図である。
FIG. 5 is a circuit diagram showing a configuration of the oscillation circuit of FIG. 4 in consideration of a parasitic element.

【図6】従来の他の発振回路の構成を示す回路図であ
る。
FIG. 6 is a circuit diagram showing the configuration of another conventional oscillation circuit.

【符号の説明】[Explanation of symbols]

10,10a…外付回路部、20,20a…IC部、3
0a…ビアホール、30b…導電体、R1…抵抗(発振
防止手段)、VH…ビアホール部
10, 10a: external circuit section, 20, 20a: IC section, 3
0a: via hole, 30b: conductor, R1: resistance (oscillation prevention means), VH: via hole

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】 複数の素子を集積した集積回路と、この
集積回路に外付けされる外付回路とを備えて構成され、
所定の周波数で発振する発振回路において、 前記集積回路内に、前記所定の周波数とは異なる周波数
での発振を防止する発振防止手段を設けたことを特徴と
する発振回路。
An integrated circuit in which a plurality of elements are integrated, and an external circuit external to the integrated circuit,
An oscillation circuit which oscillates at a predetermined frequency, wherein an oscillation preventing means for preventing oscillation at a frequency different from the predetermined frequency is provided in the integrated circuit.
【請求項2】 前記発振防止手段は、前記集積回路内で
配線接続される抵抗素子であることを特徴とする請求項
1記載の発振回路。
2. The oscillation circuit according to claim 1, wherein said oscillation prevention means is a resistance element connected by wiring in said integrated circuit.
【請求項3】 前記発振防止手段は、前記集積回路内で
異なる配線層同士を電気的に接続するための導通孔に形
成された導電体によって構成されていることを特徴とす
る請求項1記載の発振回路。
3. The oscillation preventing means according to claim 1, wherein the oscillation preventing means comprises a conductor formed in a conduction hole for electrically connecting different wiring layers in the integrated circuit. Oscillation circuit.
【請求項4】 前記発振防止手段は、前記集積回路内で
異なる配線層同士を電気的に接続するための複数の導通
孔に形成された導電体を、前記異なる配線層により交互
に直列接続して構成されていることを特徴とする請求項
1記載の発振回路。
4. The oscillation preventing means alternately serially connects conductors formed in a plurality of conductive holes for electrically connecting different wiring layers in the integrated circuit by the different wiring layers. The oscillation circuit according to claim 1, wherein the oscillation circuit is configured by:
JP14048497A 1997-05-29 1997-05-29 Oscillator circuit Pending JPH10335933A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14048497A JPH10335933A (en) 1997-05-29 1997-05-29 Oscillator circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14048497A JPH10335933A (en) 1997-05-29 1997-05-29 Oscillator circuit

Publications (1)

Publication Number Publication Date
JPH10335933A true JPH10335933A (en) 1998-12-18

Family

ID=15269684

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14048497A Pending JPH10335933A (en) 1997-05-29 1997-05-29 Oscillator circuit

Country Status (1)

Country Link
JP (1) JPH10335933A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002151969A (en) * 2000-11-15 2002-05-24 Rohm Co Ltd Semiconductor device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002151969A (en) * 2000-11-15 2002-05-24 Rohm Co Ltd Semiconductor device

Similar Documents

Publication Publication Date Title
JP3123484B2 (en) Microwave amplifier
US6169461B1 (en) High-frequency oscillating circuit
US6806106B2 (en) Bond wire tuning of RF power transistors and amplifiers
US11329729B2 (en) Optical receiver circuit, optical receiver, optical terminal device, and optical communication system
US6566971B1 (en) Method and circuitry for implementing a differentially tuned varactor-inductor oscillator
JPH10335933A (en) Oscillator circuit
JPH09121127A (en) High frequency amplifier and integrated circuit device
JP3407694B2 (en) High frequency multilayer circuit components
JP2003142952A (en) Method for designing semiconductor integrated circuit, and semiconductor device
US20110080223A1 (en) Voltage controlled oscillator
US7142067B2 (en) Voltage-controlled oscillator, composite module, and communication apparatus
JP4663049B2 (en) Field effect transistor, monolithic microwave integrated circuit including the field effect transistor, and design method
CN100355199C (en) Voltage-controlled oscillator, combined module and communication
US5736913A (en) Method and apparatus for providing grounding to microwave circuit by low impedance means
CN112272043A (en) Interference reducing wireless communication circuit
JP3142220B2 (en) Tuner
US20010035797A1 (en) Method and circuitry for implementing a differentially tuned varactor-inductor oscillator
JP4678127B2 (en) High frequency oscillator
US7053721B2 (en) Oscillator having a resonant circuit and a drive circuit
US20050110588A1 (en) Oscillator
US20050110582A1 (en) Oscillator
EP1120905A2 (en) Output amplifier for a voltage controlled oscillator
JPH07307575A (en) Multilayered circuit board
JP5027287B2 (en) Voltage controlled oscillator
JP2001060827A (en) Microstrip line type voltage controlled oscillator