JPH10333908A - 分岐予測方法 - Google Patents
分岐予測方法Info
- Publication number
- JPH10333908A JPH10333908A JP9142080A JP14208097A JPH10333908A JP H10333908 A JPH10333908 A JP H10333908A JP 9142080 A JP9142080 A JP 9142080A JP 14208097 A JP14208097 A JP 14208097A JP H10333908 A JPH10333908 A JP H10333908A
- Authority
- JP
- Japan
- Prior art keywords
- branch
- instruction
- prediction
- instructions
- entry
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 64
- 238000010586 diagram Methods 0.000 description 48
- 230000008569 process Effects 0.000 description 3
- 230000001174 ascending effect Effects 0.000 description 2
- 238000013500 data storage Methods 0.000 description 2
- 230000003044 adaptive effect Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
- G06F9/3802—Instruction prefetching
- G06F9/3804—Instruction prefetching for branches, e.g. hedging, branch folding
- G06F9/3806—Instruction prefetching for branches, e.g. hedging, branch folding using address prediction, e.g. return stack, branch history buffer
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
- G06F9/3836—Instruction issuing, e.g. dynamic instruction scheduling or out of order instruction execution
- G06F9/3842—Speculative instruction execution
- G06F9/3844—Speculative instruction execution using dynamic branch prediction, e.g. using branch history tables
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Advance Control (AREA)
Abstract
(57)【要約】
【課題】 スーパースカラ・プロセッサにおいて分岐予
測の精度を高める。 【解決手段】 分岐命令の予測を行うステップのみなら
ず、分岐命令の実行結果に基づいて分岐命令の実行履歴
（予測情報）を登録、更新する場合にもプログラムカウ
ンタ３１にフェッチ・ブロック・アドレスを格納し、こ
れを用いて予測テーブル３２のインデックスとする。
測の精度を高める。 【解決手段】 分岐命令の予測を行うステップのみなら
ず、分岐命令の実行結果に基づいて分岐命令の実行履歴
（予測情報）を登録、更新する場合にもプログラムカウ
ンタ３１にフェッチ・ブロック・アドレスを格納し、こ
れを用いて予測テーブル３２のインデックスとする。
Description
【０００１】
【発明の属する技術分野】この発明は、複数の命令をプ
リフェッチするプロセッサ、特にスーパースカラ・プロ
セッサにおける分岐予測方法に関する。
リフェッチするプロセッサ、特にスーパースカラ・プロ
セッサにおける分岐予測方法に関する。
【０００２】
【従来の技術】パイプライン方式を採用するプロセッサ
では、パイプラインの効率的な利用の為に、命令のプリ
フェッチを行う。これはつまり、現在実行中の命令に続
く命令（以下「次命令」と仮称する）のアドレスが最終
的に決定する前に、次命令を予測してフェッチするもの
である。
では、パイプラインの効率的な利用の為に、命令のプリ
フェッチを行う。これはつまり、現在実行中の命令に続
く命令（以下「次命令」と仮称する）のアドレスが最終
的に決定する前に、次命令を予測してフェッチするもの
である。
【０００３】しかし、分岐命令の直後の次命令では予測
が外れることもあり、この場合にはパイプラインに既に
投入した次命令を無効化することとなってパイプライン
処理の効率が低下する。このような分岐によるパイプラ
インの乱れがプロセッサの性能向上を阻む大きな要因と
なっている。
が外れることもあり、この場合にはパイプラインに既に
投入した次命令を無効化することとなってパイプライン
処理の効率が低下する。このような分岐によるパイプラ
インの乱れがプロセッサの性能向上を阻む大きな要因と
なっている。
【０００４】通常のスカラ・パイプライン・プロセッサ
では、予測精度を向上させてかかるパイプラインの乱れ
を避けるべく、分岐予測方法を導入している。分岐予測
方法の例としては、予測に必要な情報を保持するための
予測テーブルを用いたものがある。予測テーブルはハー
ドウエアによって実現され、次命令の予測に必要な情報
が保持される。
では、予測精度を向上させてかかるパイプラインの乱れ
を避けるべく、分岐予測方法を導入している。分岐予測
方法の例としては、予測に必要な情報を保持するための
予測テーブルを用いたものがある。予測テーブルはハー
ドウエアによって実現され、次命令の予測に必要な情報
が保持される。
【０００５】予測テーブルに登録される情報には分岐方
向（分岐するか否か：taken／not taken）を予測するた
めの情報（例えば分岐実行履歴）だけを保持する方式
（ＢＨＴ：Branch History Table）や、これに加えて更
に分岐成立時の予測分岐先情報（例えば分岐先アドレス
や分岐先命令）も保持する方式（ＢＴＢ：Branch Targe
t Buffer）がある。
向（分岐するか否か：taken／not taken）を予測するた
めの情報（例えば分岐実行履歴）だけを保持する方式
（ＢＨＴ：Branch History Table）や、これに加えて更
に分岐成立時の予測分岐先情報（例えば分岐先アドレス
や分岐先命令）も保持する方式（ＢＴＢ：Branch Targe
t Buffer）がある。
【０００６】図２６はＢＴＢ方式における分岐予測を説
明する概念図である。パイプラインの命令フェッチステ
ージにおいて、プログラムカウンタ３１の値（以下「Ｐ
Ｃ値」と称す。キャッシュされるべき命令のアドレスを
採る）を用いて命令キャッシュ３５にアクセスする。こ
れと同時にそのＰＣ値を用いて予測テーブル３２が検索
される。予測テーブル３２にこのＰＣ値に対応するエン
トリが存在しない場合には、フェッチされた命令が分岐
命令でなければＰＣ値が通常通り（例えば１だけ）増加
して、実行部３７によって当該命令が実行される。フェ
ッチされた命令が分岐命令であるか否かはデコーダ３６
によって判断される。
明する概念図である。パイプラインの命令フェッチステ
ージにおいて、プログラムカウンタ３１の値（以下「Ｐ
Ｃ値」と称す。キャッシュされるべき命令のアドレスを
採る）を用いて命令キャッシュ３５にアクセスする。こ
れと同時にそのＰＣ値を用いて予測テーブル３２が検索
される。予測テーブル３２にこのＰＣ値に対応するエン
トリが存在しない場合には、フェッチされた命令が分岐
命令でなければＰＣ値が通常通り（例えば１だけ）増加
して、実行部３７によって当該命令が実行される。フェ
ッチされた命令が分岐命令であるか否かはデコーダ３６
によって判断される。
【０００７】一方、予測テーブル３２にこのＰＣ値に対
応するエントリが存在せず、フェッチされた命令が分岐
命令であれば分岐先アドレス、分岐方向等の実行履歴
を、予測テーブル３２のエントリのうち、その分岐命令
のアドレスで指定される箇所に新たに登録する。
応するエントリが存在せず、フェッチされた命令が分岐
命令であれば分岐先アドレス、分岐方向等の実行履歴
を、予測テーブル３２のエントリのうち、その分岐命令
のアドレスで指定される箇所に新たに登録する。
【０００８】また、予測テーブル３２において、フェッ
チされた命令に相当するＰＣ値に対応するエントリが存
在すれば、現在フェッチされている命令は分岐命令であ
るので、このエントリに登録されている分岐方向情報３
２２に基づいて分岐方向の予測がなされる。予測判定部
３３はセレクタ３４の動作を制御し、分岐方向がtaken
であると判定されれば分岐先アドレス３２３を出力させ
るので、プログラムカウンタ３１には分岐先アドレスが
セットされる。分岐方向がnot-taken であると判定され
ればＰＣ値が通常通り（例えば１だけ）増加して、実行
部３７によって当該命令が実行される。
チされた命令に相当するＰＣ値に対応するエントリが存
在すれば、現在フェッチされている命令は分岐命令であ
るので、このエントリに登録されている分岐方向情報３
２２に基づいて分岐方向の予測がなされる。予測判定部
３３はセレクタ３４の動作を制御し、分岐方向がtaken
であると判定されれば分岐先アドレス３２３を出力させ
るので、プログラムカウンタ３１には分岐先アドレスが
セットされる。分岐方向がnot-taken であると判定され
ればＰＣ値が通常通り（例えば１だけ）増加して、実行
部３７によって当該命令が実行される。
【０００９】分岐命令が実行部３７によって実行される
と、その実行結果と予測判定部３３からの分岐予測とを
照合して、登録制御部３８が予測のチェックを行う。予
測が間違っていた場合には分岐先アドレスがセットされ
たプログラムカウンタ３１のＰＣ値が無効とされ、正し
い命令流における次命令がフェッチされる。また、登録
制御部３８は、この照合結果に基づいて予測テーブル３
２の内容を更新する。
と、その実行結果と予測判定部３３からの分岐予測とを
照合して、登録制御部３８が予測のチェックを行う。予
測が間違っていた場合には分岐先アドレスがセットされ
たプログラムカウンタ３１のＰＣ値が無効とされ、正し
い命令流における次命令がフェッチされる。また、登録
制御部３８は、この照合結果に基づいて予測テーブル３
２の内容を更新する。
【００１０】
【発明が解決しようとする課題】スーパースカラ・プロ
セッサは、複数の命令を同時に発行し、また実行するこ
とによって性能を向上させているため、スーパースカラ
・プロセッサにおいて命令のプリフェッチを行えば、分
岐によって生じるパイプラインの乱れはスカラ・プロセ
ッサの場合と比較して大きいと考えられる。
セッサは、複数の命令を同時に発行し、また実行するこ
とによって性能を向上させているため、スーパースカラ
・プロセッサにおいて命令のプリフェッチを行えば、分
岐によって生じるパイプラインの乱れはスカラ・プロセ
ッサの場合と比較して大きいと考えられる。
【００１１】その第１の理由は、スーパースカラ・プロ
セッサでは論理の複雑化に伴ってパイプラインが深くな
っており、分岐予測がはずれた際の分岐ペナルティはス
カラ・プロセッサの場合と比較して増加することであ
る。また第２の理由は複数の命令が同時に実行されるた
め、命令流の分断によってパイプラインにおいて停止す
るサイクル数の、実行されるすべてのサイクル数に対す
る比が増大するためである。従って、スーパースカラ・
プロセッサでは、スカラ・プロセッサにおいて用いられ
る場合と比較して、精度の高い分岐予測の技術が要求さ
れることになる。
セッサでは論理の複雑化に伴ってパイプラインが深くな
っており、分岐予測がはずれた際の分岐ペナルティはス
カラ・プロセッサの場合と比較して増加することであ
る。また第２の理由は複数の命令が同時に実行されるた
め、命令流の分断によってパイプラインにおいて停止す
るサイクル数の、実行されるすべてのサイクル数に対す
る比が増大するためである。従って、スーパースカラ・
プロセッサでは、スカラ・プロセッサにおいて用いられ
る場合と比較して、精度の高い分岐予測の技術が要求さ
れることになる。
【００１２】本発明はかかる要求に応えるべくなされた
もので、スーパースカラ・プロセッサにおける分岐予測
の精度を高める技術を提供することを目的としている。
もので、スーパースカラ・プロセッサにおける分岐予測
の精度を高める技術を提供することを目的としている。
【００１３】
【課題を解決するための手段】この発明のうち請求項１
にかかるものは、複数の命令が同時にフェッチされるプ
ロセッサにおいて、分岐命令の既に実行された結果に基
づく予測情報が格納されたエントリを備える予測テーブ
ルを用いて、未だ実行されていない前記分岐命令の分岐
方向を予測する分岐予測方法であって、同時にフェッチ
される前記複数の命令はフェッチ・ブロックを構成す
る。そして（ａ）フェッチされた前記複数の命令が、前
記分岐命令である特定命令を少なくとも一つ含む場合
に、前記特定命令の実行に先だって、前記特定命令が含
まれる前記フェッチ・ブロックの先頭のアドレスである
フェッチ・ブロック・アドレスをインデックスとする前
記エントリに対し、前記予測情報を参照する工程と、
（ｂ）前記特定命令の実行後に、前記特定命令の前記結
果に基づいて、前記特定命令が含まれる前記フェッチ・
ブロックのフェッチ・ブロック・アドレスをインデック
スとする前記エントリに対し前記予測情報を格納する工
程とを備える。
にかかるものは、複数の命令が同時にフェッチされるプ
ロセッサにおいて、分岐命令の既に実行された結果に基
づく予測情報が格納されたエントリを備える予測テーブ
ルを用いて、未だ実行されていない前記分岐命令の分岐
方向を予測する分岐予測方法であって、同時にフェッチ
される前記複数の命令はフェッチ・ブロックを構成す
る。そして（ａ）フェッチされた前記複数の命令が、前
記分岐命令である特定命令を少なくとも一つ含む場合
に、前記特定命令の実行に先だって、前記特定命令が含
まれる前記フェッチ・ブロックの先頭のアドレスである
フェッチ・ブロック・アドレスをインデックスとする前
記エントリに対し、前記予測情報を参照する工程と、
（ｂ）前記特定命令の実行後に、前記特定命令の前記結
果に基づいて、前記特定命令が含まれる前記フェッチ・
ブロックのフェッチ・ブロック・アドレスをインデック
スとする前記エントリに対し前記予測情報を格納する工
程とを備える。
【００１４】この発明のうち請求項２にかかるものは、
請求項１記載の分岐予測方法であって、前記エントリは
複数のフィールドを有し、前記予測情報は前記複数のフ
ィールドの各々に格納される。
請求項１記載の分岐予測方法であって、前記エントリは
複数のフィールドを有し、前記予測情報は前記複数のフ
ィールドの各々に格納される。
【００１５】この発明のうち請求項３にかかるものは、
請求項２記載の分岐予測方法であって、前記特定命令が
同一の前記フェッチ・ブロックに複数存在した場合、前
記予測情報はその対応する前記特定命令のアドレスの順
序に従って前記複数のフィールドに順番に格納される。
請求項２記載の分岐予測方法であって、前記特定命令が
同一の前記フェッチ・ブロックに複数存在した場合、前
記予測情報はその対応する前記特定命令のアドレスの順
序に従って前記複数のフィールドに順番に格納される。
【００１６】この発明のうち請求項４にかかるものは、
請求項３記載の分岐予測方法であって、前記フェッチ・
ブロックの一つにおける前記特定命令の数が前記エント
リの有する前記複数のフィールドの数よりも多い場合、
その示す分岐成立の確率の高い前記予測情報から優先的
に前記エントリに格納する。
請求項３記載の分岐予測方法であって、前記フェッチ・
ブロックの一つにおける前記特定命令の数が前記エント
リの有する前記複数のフィールドの数よりも多い場合、
その示す分岐成立の確率の高い前記予測情報から優先的
に前記エントリに格納する。
【００１７】この発明のうち請求項５にかかるものは、
複数の命令が同時にフェッチされるプロセッサにおい
て、分岐命令の既に実行された結果に基づく予測情報が
格納されたエントリを備える予測テーブルを用いて、未
だ実行されていない前記分岐命令の分岐方向を予測する
分岐予測方法であって、同時にフェッチされる前記複数
の命令はフェッチ・ブロックを構成する。そして（ａ）
フェッチされた前記複数の命令が、前記分岐命令である
特定命令を少なくとも一つ含む場合に、前記特定命令の
実行に先だって、前記特定命令が含まれる前記フェッチ
・ブロックの先頭のアドレスであるフェッチ・ブロック
・アドレス及び前記特定命令に先立って実行された前記
分岐命令の実行履歴をインデックスとする前記エントリ
に対し、前記予測情報を参照する工程と、（ｂ）前記特
定命令の実行後に、前記特定命令の前記結果に基づい
て、前記特定命令が含まれる前記フェッチ・ブロックの
フェッチ・ブロック・アドレス及び前記特定命令に先立
って実行された前記分岐命令の実行履歴をインデックス
とする前記エントリに対し前記予測情報を格納する工程
とを備える。
複数の命令が同時にフェッチされるプロセッサにおい
て、分岐命令の既に実行された結果に基づく予測情報が
格納されたエントリを備える予測テーブルを用いて、未
だ実行されていない前記分岐命令の分岐方向を予測する
分岐予測方法であって、同時にフェッチされる前記複数
の命令はフェッチ・ブロックを構成する。そして（ａ）
フェッチされた前記複数の命令が、前記分岐命令である
特定命令を少なくとも一つ含む場合に、前記特定命令の
実行に先だって、前記特定命令が含まれる前記フェッチ
・ブロックの先頭のアドレスであるフェッチ・ブロック
・アドレス及び前記特定命令に先立って実行された前記
分岐命令の実行履歴をインデックスとする前記エントリ
に対し、前記予測情報を参照する工程と、（ｂ）前記特
定命令の実行後に、前記特定命令の前記結果に基づい
て、前記特定命令が含まれる前記フェッチ・ブロックの
フェッチ・ブロック・アドレス及び前記特定命令に先立
って実行された前記分岐命令の実行履歴をインデックス
とする前記エントリに対し前記予測情報を格納する工程
とを備える。
【００１８】
Ａ．発明の前段階の思想：発明の実施の形態の説明に入
る前に、スカラ・プロセッサで用いられている従来の予
測テーブル方式を、単純にスーパースカラ・プロセッサ
へと拡張した場合について考察してみる。
る前に、スカラ・プロセッサで用いられている従来の予
測テーブル方式を、単純にスーパースカラ・プロセッサ
へと拡張した場合について考察してみる。
【００１９】スーパースカラ・プロセッサは複数の命令
を同時に処理するので、第１の前段階思想として、フェ
ッチされるすべての命令のアドレスをインデックスとし
て予測テーブルのエントリを検索することが考えられ
る。しかし、この方式では予測テーブルには同時にフェ
ッチされる命令の数だけの読み出しポートが必要とな
り、予測テーブルが複雑化する。これは予測テーブル３
２を実現するハードウエアのコストを押し上げる一方、
読み出し速度の低下をも招来する。
を同時に処理するので、第１の前段階思想として、フェ
ッチされるすべての命令のアドレスをインデックスとし
て予測テーブルのエントリを検索することが考えられ
る。しかし、この方式では予測テーブルには同時にフェ
ッチされる命令の数だけの読み出しポートが必要とな
り、予測テーブルが複雑化する。これは予測テーブル３
２を実現するハードウエアのコストを押し上げる一方、
読み出し速度の低下をも招来する。
【００２０】逆に、第２の前段階思想として、同時にフ
ェッチされる命令の一群（以下「フェッチ・ブロック」
と呼ぶ）の先頭命令のアドレス（以下「フェッチ・ブロ
ック・アドレス」と呼ぶ）を予測テーブルのインデック
スとする方式が考えられる。つまりフェッチ・ブロック
一つに対しては単一のエントリが読み出されることにな
る。
ェッチされる命令の一群（以下「フェッチ・ブロック」
と呼ぶ）の先頭命令のアドレス（以下「フェッチ・ブロ
ック・アドレス」と呼ぶ）を予測テーブルのインデック
スとする方式が考えられる。つまりフェッチ・ブロック
一つに対しては単一のエントリが読み出されることにな
る。
【００２１】図２７及び図２８は、同時に４つの命令が
フェッチされる場合における命令Ｉ０〜Ｉ７のアドレス
と、予測テーブル３２におけるインデックス及びインデ
ックスに対応するエントリＡ１，Ａ２とを、それぞれ示
す概念図である。図２７において、命令Ｉ０〜Ｉ７のア
ドレスの下位４ビットがそれぞれＸ０００〜Ｘ１１１
（Ｘ＝０又は１）であるとする。すると、同時に四つの
命令がフェッチされるのであるから、図２８において予
測テーブル３２におけるインデックスとしては下位２ビ
ットがＸ０，Ｘ１であるアドレスを採用することができ
る。ここでは下位２ビットがＸ０，Ｘ１であるアドレス
に対応してそれぞれエントリＡ１，Ａ２が設けられてい
る。そして分岐命令の実行履歴を登録あるいは更新する
場合には、分岐命令のアドレス（その下位４ビットはＸ
０００〜Ｘ１１１）を用いて予測テーブルにアクセスす
ることにより、エントリＡ１には命令Ｉ０〜Ｉ３につい
ての情報を、エントリＡ２には命令Ｉ４〜Ｉ７について
の情報を、それぞれ格納することができる。
フェッチされる場合における命令Ｉ０〜Ｉ７のアドレス
と、予測テーブル３２におけるインデックス及びインデ
ックスに対応するエントリＡ１，Ａ２とを、それぞれ示
す概念図である。図２７において、命令Ｉ０〜Ｉ７のア
ドレスの下位４ビットがそれぞれＸ０００〜Ｘ１１１
（Ｘ＝０又は１）であるとする。すると、同時に四つの
命令がフェッチされるのであるから、図２８において予
測テーブル３２におけるインデックスとしては下位２ビ
ットがＸ０，Ｘ１であるアドレスを採用することができ
る。ここでは下位２ビットがＸ０，Ｘ１であるアドレス
に対応してそれぞれエントリＡ１，Ａ２が設けられてい
る。そして分岐命令の実行履歴を登録あるいは更新する
場合には、分岐命令のアドレス（その下位４ビットはＸ
０００〜Ｘ１１１）を用いて予測テーブルにアクセスす
ることにより、エントリＡ１には命令Ｉ０〜Ｉ３につい
ての情報を、エントリＡ２には命令Ｉ４〜Ｉ７について
の情報を、それぞれ格納することができる。
【００２２】図２９は分岐命令の実行履歴を登録あるい
は更新する場合の予測テーブルへのアクセスを説明する
概念図である。図２９における矢印はデータ格納場所が
指定される様子を示している。分岐命令のアドレスＩＡ
がプログラムカウンタ３１に格納され、分岐の実行結果
に基づいた実行履歴が予測テーブル３２に格納される。
その際、インデックスとしてはＰＣ値の下位２ビットを
切り捨てた値が用いられ、エントリ内において下位２ビ
ットを以て指定される特定のビットに分岐の実行履歴が
格納される。図２９では命令Ｉ６が分岐命令であった場
合についての分岐の実行履歴が、斜線で示された部分に
格納されることが示されている。
は更新する場合の予測テーブルへのアクセスを説明する
概念図である。図２９における矢印はデータ格納場所が
指定される様子を示している。分岐命令のアドレスＩＡ
がプログラムカウンタ３１に格納され、分岐の実行結果
に基づいた実行履歴が予測テーブル３２に格納される。
その際、インデックスとしてはＰＣ値の下位２ビットを
切り捨てた値が用いられ、エントリ内において下位２ビ
ットを以て指定される特定のビットに分岐の実行履歴が
格納される。図２９では命令Ｉ６が分岐命令であった場
合についての分岐の実行履歴が、斜線で示された部分に
格納されることが示されている。
【００２３】一方、予測を行う場合にはフェッチ・ブロ
ック・アドレスＦＢＡの下位２ビットを切り捨てたアド
レスを予測テーブルのインデックスとして用いる。ＶＬ
ＩＷ（Very Long Instruction Word）方式のプロセッサ
ではフェッチ・ブロック・アドレスと分岐命令のアドレ
スとの相対関係が固定的であって命令流の自由度が低い
ものの、スーパースカラ・プロセッサではフェッチされ
る命令流が動的に変化するので、フェッチ・ブロック・
アドレスと分岐命令のアドレスの相対関係が一対一では
ない。つまりスーパースカラ・プロセッサにおける命令
流の自由度は高く、必ずしも下位２ビットが００である
アドレスが常にフェッチ・ブロック・アドレスとして採
用される訳ではない。つまり同時にフェッチされるべき
４つの命令が常に４ワードの境界に整列している訳では
ない。
ック・アドレスＦＢＡの下位２ビットを切り捨てたアド
レスを予測テーブルのインデックスとして用いる。ＶＬ
ＩＷ（Very Long Instruction Word）方式のプロセッサ
ではフェッチ・ブロック・アドレスと分岐命令のアドレ
スとの相対関係が固定的であって命令流の自由度が低い
ものの、スーパースカラ・プロセッサではフェッチされ
る命令流が動的に変化するので、フェッチ・ブロック・
アドレスと分岐命令のアドレスの相対関係が一対一では
ない。つまりスーパースカラ・プロセッサにおける命令
流の自由度は高く、必ずしも下位２ビットが００である
アドレスが常にフェッチ・ブロック・アドレスとして採
用される訳ではない。つまり同時にフェッチされるべき
４つの命令が常に４ワードの境界に整列している訳では
ない。
【００２４】図３０は分岐命令の予測を行う場合の予測
テーブル３２へのアクセスを説明する概念図である。図
３０における矢印はデータ格納場所が指定される様子を
示している。例えば命令Ｉ２〜Ｉ５の４つの命令が同時
にフェッチされる場合にはフェッチ・ブロック・アドレ
スとしては命令Ｉ２のアドレスが採用される。したがっ
て、プログラムカウンタ３１の格納するフェッチ・ブロ
ック・アドレスＦＢＡの下位４ビットはＸ０１０であ
り、検索されるべき予測テーブルのインデックスはその
下位２ビットがＸ０であり、エントリＡ１が検索される
ことになる。
テーブル３２へのアクセスを説明する概念図である。図
３０における矢印はデータ格納場所が指定される様子を
示している。例えば命令Ｉ２〜Ｉ５の４つの命令が同時
にフェッチされる場合にはフェッチ・ブロック・アドレ
スとしては命令Ｉ２のアドレスが採用される。したがっ
て、プログラムカウンタ３１の格納するフェッチ・ブロ
ック・アドレスＦＢＡの下位４ビットはＸ０１０であ
り、検索されるべき予測テーブルのインデックスはその
下位２ビットがＸ０であり、エントリＡ１が検索される
ことになる。
【００２５】しかし、エントリＡ１には命令Ｉ０〜Ｉ３
についての情報が与えられているのであって、例えば命
令Ｉ４が分岐命令であってもその分岐先アドレスを予測
することができない。命令Ｉ４についての情報は下位２
ビットがＸ１であるインデックスに対応したエントリＡ
２に存在するのである（斜線で示された箇所）。したが
って、ＰＣ値の下位２ビットを以てエントリＡ１の特定
のビットを指定しても、正しい情報を得ることはできな
い。これはつまりフェッチされた命令が４ワードの境界
に対して整列していないことによって予測精度が低下す
ることを意味する。
についての情報が与えられているのであって、例えば命
令Ｉ４が分岐命令であってもその分岐先アドレスを予測
することができない。命令Ｉ４についての情報は下位２
ビットがＸ１であるインデックスに対応したエントリＡ
２に存在するのである（斜線で示された箇所）。したが
って、ＰＣ値の下位２ビットを以てエントリＡ１の特定
のビットを指定しても、正しい情報を得ることはできな
い。これはつまりフェッチされた命令が４ワードの境界
に対して整列していないことによって予測精度が低下す
ることを意味する。
【００２６】逆に、エントリＡ１においては、命令Ｉ１
が分岐命令であってその分岐先の情報が与えられている
かもしれない。そのような場合にはエントリＡ１の有す
る情報のすべてを信用して予測を行うことはできず、通
常必要なタグ・チェックのみならず、参照されるべき情
報であるか否かについてのチェックも行わなければなら
ない。これはヒット・チェックが複雑化するということ
を意味する。
が分岐命令であってその分岐先の情報が与えられている
かもしれない。そのような場合にはエントリＡ１の有す
る情報のすべてを信用して予測を行うことはできず、通
常必要なタグ・チェックのみならず、参照されるべき情
報であるか否かについてのチェックも行わなければなら
ない。これはヒット・チェックが複雑化するということ
を意味する。
【００２７】次に述べる本発明の実施の形態では、その
基本的思想として、予測のみならず、分岐命令の実行履
歴を登録あるいは更新する際においても予測テーブルに
対してその分岐命令を含むフェッチ・ブロックについて
のフェッチ・ブロック・アドレスを用いてアクセスす
る。なお、図２６に示された構成は、実施の形態におい
て用いられるが、後述するように、予測テーブル３２の
構成が改良される実施の形態もある。
基本的思想として、予測のみならず、分岐命令の実行履
歴を登録あるいは更新する際においても予測テーブルに
対してその分岐命令を含むフェッチ・ブロックについて
のフェッチ・ブロック・アドレスを用いてアクセスす
る。なお、図２６に示された構成は、実施の形態におい
て用いられるが、後述するように、予測テーブル３２の
構成が改良される実施の形態もある。
【００２８】Ｂ．実施の形態： （Ｂ−１）基本的思想． 図１は分岐命令の実行履歴を登録あるいは更新する場合
の予測テーブルへのアクセスを説明する概念図である。
また図２は分岐命令の実行結果を予測する場合の予測テ
ーブルへのアクセスを説明する概念図である。いずれの
場合においても、ＰＣ値が採用するフェッチ・ブロック
・アドレスＦＢＡの全体がインデックスとなって予測テ
ーブルにアクセスされる。このように登録あるいは更新
と、予測とのいずれに際しても、同一のフェッチ・ブロ
ック・アドレスを以て予測テーブルにアクセスするの
で、同時にフェッチされるべき４つの命令が常に４ワー
ドの境界に整列していなくても、予測精度が悪化するこ
とはない。しかも予測テーブルに必要なハードウエアが
著しく増大するということもない。
の予測テーブルへのアクセスを説明する概念図である。
また図２は分岐命令の実行結果を予測する場合の予測テ
ーブルへのアクセスを説明する概念図である。いずれの
場合においても、ＰＣ値が採用するフェッチ・ブロック
・アドレスＦＢＡの全体がインデックスとなって予測テ
ーブルにアクセスされる。このように登録あるいは更新
と、予測とのいずれに際しても、同一のフェッチ・ブロ
ック・アドレスを以て予測テーブルにアクセスするの
で、同時にフェッチされるべき４つの命令が常に４ワー
ドの境界に整列していなくても、予測精度が悪化するこ
とはない。しかも予測テーブルに必要なハードウエアが
著しく増大するということもない。
【００２９】（Ｂ−２）実施の形態１． 図３は実施の形態１にかかる分岐予測方法を示す概念図
であり、連続する複数のＰＣ値１５２０〜１５３７及び
これらに対応する命令を対応させて示している。命令Ｂ
Ｒ１，ＢＲ２は分岐命令であり、その他の命令Ｉ１〜Ｉ
１８は分岐命令ではない。命令Ｉ１〜Ｉ３，ＢＲ１は基
本ブロックＢＢ１（ＰＣ値１５２０〜１５２３）を、命
令Ｉ５〜Ｉ１０は基本ブロックＢＢ２（ＰＣ値１５２４
〜１５２９）を、命令Ｉ１１〜Ｉ１４，ＢＲ２は基本ブ
ロックＢＢ３（ＰＣ値１５３０〜１５３４）を、命令Ｉ
１６〜Ｉ１８はその後に続く命令とともに基本ブロック
ＢＢ４（ＰＣ値１５３５以降）を、それぞれ構成してい
る。
であり、連続する複数のＰＣ値１５２０〜１５３７及び
これらに対応する命令を対応させて示している。命令Ｂ
Ｒ１，ＢＲ２は分岐命令であり、その他の命令Ｉ１〜Ｉ
１８は分岐命令ではない。命令Ｉ１〜Ｉ３，ＢＲ１は基
本ブロックＢＢ１（ＰＣ値１５２０〜１５２３）を、命
令Ｉ５〜Ｉ１０は基本ブロックＢＢ２（ＰＣ値１５２４
〜１５２９）を、命令Ｉ１１〜Ｉ１４，ＢＲ２は基本ブ
ロックＢＢ３（ＰＣ値１５３０〜１５３４）を、命令Ｉ
１６〜Ｉ１８はその後に続く命令とともに基本ブロック
ＢＢ４（ＰＣ値１５３５以降）を、それぞれ構成してい
る。
【００３０】ＰＣ値１５２３の分岐命令ＢＲ１が分岐す
るときには基本ブロックＢＢ３の先頭であるＰＣ値１５
３０の命令Ｉ１１にジャンプし、分岐しないときにはＰ
Ｃ値が一つ多いＰＣ値１５２４の命令Ｉ１１（基本ブロ
ックＢＢ２の先頭）に進む。また、ＰＣ値１５３４の分
岐命令ＢＲ２が分岐するときには基本ブロックＢＢ４以
降の命令へとジャンプし、分岐しないときにはＰＣ値が
一つ多いＰＣ値１５３５の命令Ｉ１６（基本ブロックＢ
Ｂ４の先頭）に進む。
るときには基本ブロックＢＢ３の先頭であるＰＣ値１５
３０の命令Ｉ１１にジャンプし、分岐しないときにはＰ
Ｃ値が一つ多いＰＣ値１５２４の命令Ｉ１１（基本ブロ
ックＢＢ２の先頭）に進む。また、ＰＣ値１５３４の分
岐命令ＢＲ２が分岐するときには基本ブロックＢＢ４以
降の命令へとジャンプし、分岐しないときにはＰＣ値が
一つ多いＰＣ値１５３５の命令Ｉ１６（基本ブロックＢ
Ｂ４の先頭）に進む。
【００３１】基本ブロックＢＢ１が実行され、その最終
の命令である分岐命令ＢＲ１がフェッチされた場合を考
える。もし分岐命令ＢＲ１が実行された結果、分岐が生
じないのであれば、基本ブロックＢＢ２が実行されるこ
とになる。したがって、同時に４つの命令がフェッチさ
れるスーパースカラ・プロセッサではフェッチ・ブロッ
ク・アドレスは１５２０，１５２４，１５２８，１５３
２，…と変化する。分岐命令ＢＲ２がフェッチされた時
のフェッチ・ブロック・アドレスは１５３２であって、
フェッチ・ブロックＦＢ１は４つの命令Ｉ１３，Ｉ１
４，ＢＲ２，Ｉ１６から構成されることになる。
の命令である分岐命令ＢＲ１がフェッチされた場合を考
える。もし分岐命令ＢＲ１が実行された結果、分岐が生
じないのであれば、基本ブロックＢＢ２が実行されるこ
とになる。したがって、同時に４つの命令がフェッチさ
れるスーパースカラ・プロセッサではフェッチ・ブロッ
ク・アドレスは１５２０，１５２４，１５２８，１５３
２，…と変化する。分岐命令ＢＲ２がフェッチされた時
のフェッチ・ブロック・アドレスは１５３２であって、
フェッチ・ブロックＦＢ１は４つの命令Ｉ１３，Ｉ１
４，ＢＲ２，Ｉ１６から構成されることになる。
【００３２】一方、分岐命令ＢＲ１が実行された結果、
分岐が生じるのであれば、基本ブロックＢＢ３が実行さ
れることになる。したがってフェッチ・ブロック・アド
レスは１５２０，１５３０，１５３４，…と変化する。
分岐命令ＢＲ２がフェッチされた時のフェッチ・ブロッ
ク・アドレスは１５３４であって、フェッチ・ブロック
ＦＢ２は４つの命令ＢＲ２，Ｉ１６，Ｉ１７，Ｉ１８か
ら構成されることになる。
分岐が生じるのであれば、基本ブロックＢＢ３が実行さ
れることになる。したがってフェッチ・ブロック・アド
レスは１５２０，１５３０，１５３４，…と変化する。
分岐命令ＢＲ２がフェッチされた時のフェッチ・ブロッ
ク・アドレスは１５３４であって、フェッチ・ブロック
ＦＢ２は４つの命令ＢＲ２，Ｉ１６，Ｉ１７，Ｉ１８か
ら構成されることになる。
【００３３】ここで注意すべきなのは、分岐命令ＢＲ２
の２種の実行履歴（予測時には予測情報となる）が、異
なるインデックスのエントリにおいて格納されることで
ある。図４は分岐命令ＢＲ２の予測情報が予測テーブル
３２の異なるエントリに格納されている様子を示す概念
図である。分岐命令ＢＲ２に先だって実行された分岐命
令ＢＲ１の分岐が成立しない場合の、分岐命令ＢＲ２の
予測情報ＱＲ２ａはインデックス１５３２に対応するエ
ントリに、分岐命令ＢＲ２に先だって実行された分岐命
令ＢＲ１の分岐が成立する場合の、分岐命令ＢＲ２の予
測情報ＱＲ２ｂはインデックス１５３４に対応するエン
トリに、それぞれ格納されている。従って、スーパース
カラ・プロセッサにおいて動的に変化する命令流毎に予
測情報を個別に格納することができる。したがって、
「Ａ．発明の前段階の思想」で説明された問題点、即ち
フェッチされた命令が４ワードの境界に対して整列して
いないことによって予測精度が低下したり、ヒット・チ
ェックが複雑化することは回避される。
の２種の実行履歴（予測時には予測情報となる）が、異
なるインデックスのエントリにおいて格納されることで
ある。図４は分岐命令ＢＲ２の予測情報が予測テーブル
３２の異なるエントリに格納されている様子を示す概念
図である。分岐命令ＢＲ２に先だって実行された分岐命
令ＢＲ１の分岐が成立しない場合の、分岐命令ＢＲ２の
予測情報ＱＲ２ａはインデックス１５３２に対応するエ
ントリに、分岐命令ＢＲ２に先だって実行された分岐命
令ＢＲ１の分岐が成立する場合の、分岐命令ＢＲ２の予
測情報ＱＲ２ｂはインデックス１５３４に対応するエン
トリに、それぞれ格納されている。従って、スーパース
カラ・プロセッサにおいて動的に変化する命令流毎に予
測情報を個別に格納することができる。したがって、
「Ａ．発明の前段階の思想」で説明された問題点、即ち
フェッチされた命令が４ワードの境界に対して整列して
いないことによって予測精度が低下したり、ヒット・チ
ェックが複雑化することは回避される。
【００３４】実施の形態１によれば、そればかりではな
く、分岐相関予測方式を実現していることになる。分岐
相関予測方式とは、T-Y.Yeh and Y.N.Patt, “Alternat
iveImplementation of Two-Level Adaptive Branch Pre
diction”, In Proc, 19thInt .Symp. on Computer Arc
hitecture, pp124-134, June 1992 に紹介されている手
法であり、最近実行された分岐命令の実行結果（分岐方
向）とこれから実行される分岐命令のアドレスとを結合
したものを予測テーブルのインデックスとして用いる。
これは分岐方向が、その分岐命令自身の履歴のみなら
ず、それ以前に実行された分岐の分岐方向（実行パス）
にも相関があるという点に着目した方式である。以下で
はまず、分岐相関予測方式の簡単な例を示した後に、本
実施の形態においてこの方式が実質的に実現されている
ことを説明する。
く、分岐相関予測方式を実現していることになる。分岐
相関予測方式とは、T-Y.Yeh and Y.N.Patt, “Alternat
iveImplementation of Two-Level Adaptive Branch Pre
diction”, In Proc, 19thInt .Symp. on Computer Arc
hitecture, pp124-134, June 1992 に紹介されている手
法であり、最近実行された分岐命令の実行結果（分岐方
向）とこれから実行される分岐命令のアドレスとを結合
したものを予測テーブルのインデックスとして用いる。
これは分岐方向が、その分岐命令自身の履歴のみなら
ず、それ以前に実行された分岐の分岐方向（実行パス）
にも相関があるという点に着目した方式である。以下で
はまず、分岐相関予測方式の簡単な例を示した後に、本
実施の形態においてこの方式が実質的に実現されている
ことを説明する。
【００３５】図５は分岐相関予測方式を説明するための
プログラムを示す図であって、SPECinteger benchmark
の eqntott の一部分である。ｉｆ文において条件が成
り立った時に分岐が成立した（taken ）とすると、分岐
１と分岐２が成立する場合には必ず分岐３は不成立（no
t-taken ）となる。このように、分岐の相関情報が予測
テーブルに加味されることによって、より精度の高い予
測が可能となる。
プログラムを示す図であって、SPECinteger benchmark
の eqntott の一部分である。ｉｆ文において条件が成
り立った時に分岐が成立した（taken ）とすると、分岐
１と分岐２が成立する場合には必ず分岐３は不成立（no
t-taken ）となる。このように、分岐の相関情報が予測
テーブルに加味されることによって、より精度の高い予
測が可能となる。
【００３６】翻って本実施の形態についてみれば、イン
デックス１５３２において格納される分岐命令ＢＲ２の
予測情報ＱＲ２ａは、分岐命令ＢＲ１が分岐しない場合
のものであり、インデックス１５３４において格納され
る分岐命令ＢＲ２の予測情報ＱＲ２ｂは、分岐命令ＢＲ
１が分岐した場合のものである。したがって、インデッ
クスの値が異なることにより、命令の実行パスに応じた
分岐予測を行うことができる。
デックス１５３２において格納される分岐命令ＢＲ２の
予測情報ＱＲ２ａは、分岐命令ＢＲ１が分岐しない場合
のものであり、インデックス１５３４において格納され
る分岐命令ＢＲ２の予測情報ＱＲ２ｂは、分岐命令ＢＲ
１が分岐した場合のものである。したがって、インデッ
クスの値が異なることにより、命令の実行パスに応じた
分岐予測を行うことができる。
【００３７】なお、基本ブロックＢＢ２の命令数が４の
倍数であった場合、分岐命令ＢＲ２を含むフェッチ・ブ
ロックは、分岐命令ＢＲ１の分岐方向に依らずにフェッ
チ・ブロックＦＢ２となる。よってこの場合には分岐相
関予測方式を実質的に実現することはできない。しかし
この場合においても「Ａ．発明の前段階の思想」で説明
された問題点を回避できることは明白である。
倍数であった場合、分岐命令ＢＲ２を含むフェッチ・ブ
ロックは、分岐命令ＢＲ１の分岐方向に依らずにフェッ
チ・ブロックＦＢ２となる。よってこの場合には分岐相
関予測方式を実質的に実現することはできない。しかし
この場合においても「Ａ．発明の前段階の思想」で説明
された問題点を回避できることは明白である。
【００３８】以上のように本実施の形態によれば、ハー
ドウエアの複雑さの増大を伴うことなく、予測精度を向
上させることができる。分岐命令ＢＲ１の分岐方向によ
って分岐命令ＢＲ２の予測情報が２通り必要となる場合
もあり、予測テーブルを実現するハードウエアが増大す
る可能性もあるが、そのような場合には分岐相関予測に
よってより一層精度の高い予測が可能であるというメリ
ットが得られる。
ドウエアの複雑さの増大を伴うことなく、予測精度を向
上させることができる。分岐命令ＢＲ１の分岐方向によ
って分岐命令ＢＲ２の予測情報が２通り必要となる場合
もあり、予測テーブルを実現するハードウエアが増大す
る可能性もあるが、そのような場合には分岐相関予測に
よってより一層精度の高い予測が可能であるというメリ
ットが得られる。
【００３９】但し、予測テーブルに分岐方向の情報のみ
を登録するのであれば、分岐成立時の分岐先情報は別の
手段で与えなければならなくなってしまう。パイプライ
ンにおいて、フェッチされた命令がデコードされる段階
で分岐先アドレスを生成することとすれば、分岐方向の
予測が正しかった場合であっても、分岐成立先の命令を
フェッチするのが遅れてしまい、分岐ペナルティが生じ
てしまう。
を登録するのであれば、分岐成立時の分岐先情報は別の
手段で与えなければならなくなってしまう。パイプライ
ンにおいて、フェッチされた命令がデコードされる段階
で分岐先アドレスを生成することとすれば、分岐方向の
予測が正しかった場合であっても、分岐成立先の命令を
フェッチするのが遅れてしまい、分岐ペナルティが生じ
てしまう。
【００４０】これを回避するため、分岐成立時の分岐先
情報もエントリに登録しておくことが望ましい。図６は
エントリ１つ分において格納される情報の詳細を示す概
念図である。ＢＴＢ方式のように、タグ、フェッチ・ブ
ロック内でのアドレス、分岐方向の予測情報（分岐の実
行履歴）に加え、分岐先のアドレスあるいは分岐先の命
令についての情報を格納しておくことにより、予測結果
が分岐成立である場合に予測分岐先情報に基づいて次命
令のプリフェッチを行うことができる。したがって分岐
ペナルティを低減することができる。
情報もエントリに登録しておくことが望ましい。図６は
エントリ１つ分において格納される情報の詳細を示す概
念図である。ＢＴＢ方式のように、タグ、フェッチ・ブ
ロック内でのアドレス、分岐方向の予測情報（分岐の実
行履歴）に加え、分岐先のアドレスあるいは分岐先の命
令についての情報を格納しておくことにより、予測結果
が分岐成立である場合に予測分岐先情報に基づいて次命
令のプリフェッチを行うことができる。したがって分岐
ペナルティを低減することができる。
【００４１】（Ｂ−３）実施の形態２． 数値計算応用プログラムではないプログラム、例えば事
務用プログラムでは、平均して３〜５命令に１つは分岐
命令である。したがって、同時に４つの命令がフェッチ
されるスーパースカラ・プロセッサでは、１つのフェッ
チ・ブロックが複数の分岐命令を含む確率は低くない。
このため、複数の分岐を同時に予測できることが、予測
精度を向上させるために望ましい。しかし、予測テーブ
ルのエントリ一つに対して一つしか分岐命令の実行履歴
が登録できないのであれば、複数の分岐を同時に予測す
ることができない。
務用プログラムでは、平均して３〜５命令に１つは分岐
命令である。したがって、同時に４つの命令がフェッチ
されるスーパースカラ・プロセッサでは、１つのフェッ
チ・ブロックが複数の分岐命令を含む確率は低くない。
このため、複数の分岐を同時に予測できることが、予測
精度を向上させるために望ましい。しかし、予測テーブ
ルのエントリ一つに対して一つしか分岐命令の実行履歴
が登録できないのであれば、複数の分岐を同時に予測す
ることができない。
【００４２】そこで本実施の形態では、実施の形態１に
対して更に改善を加え、予測テーブルのエントリに複数
のフィールドを設け、一つのエントリに分岐命令の予測
情報を複数登録することができるようにする。
対して更に改善を加え、予測テーブルのエントリに複数
のフィールドを設け、一つのエントリに分岐命令の予測
情報を複数登録することができるようにする。
【００４３】図７は、実施の形態２における予測テーブ
ル３２のエントリの構成を示す概念図である。一つのエ
ントリに対して複数のフィールドＦ０，Ｆ１，…が設け
られており、そのフィールドの各々にはフェッチ・ブロ
ック内でのアドレスと予測情報との対が格納される。
ル３２のエントリの構成を示す概念図である。一つのエ
ントリに対して複数のフィールドＦ０，Ｆ１，…が設け
られており、そのフィールドの各々にはフェッチ・ブロ
ック内でのアドレスと予測情報との対が格納される。
【００４４】分岐命令が実行されると、実行履歴（例え
ば分岐先アドレス、分岐方向）からなる予測情報が予測
テーブル３２に登録あるいは更新される。これらが格納
されるエントリは、実行された分岐命令が属するフェッ
チ・ブロックの先頭アドレス、即ちフェッチ・ブロック
・アドレスをインデックスとするエントリである。そし
て、このフェッチ・ブロックにおいて複数の分岐命令が
実行された場合には、その実行履歴がフィールドＦ０，
Ｆ１，…に任意に格納される。フェッチ・ブロック内で
のアドレスも格納されるので、いずれのフィールドにい
ずれの分岐命令についての予測情報が格納されても混同
されることはない。
ば分岐先アドレス、分岐方向）からなる予測情報が予測
テーブル３２に登録あるいは更新される。これらが格納
されるエントリは、実行された分岐命令が属するフェッ
チ・ブロックの先頭アドレス、即ちフェッチ・ブロック
・アドレスをインデックスとするエントリである。そし
て、このフェッチ・ブロックにおいて複数の分岐命令が
実行された場合には、その実行履歴がフィールドＦ０，
Ｆ１，…に任意に格納される。フェッチ・ブロック内で
のアドレスも格納されるので、いずれのフィールドにい
ずれの分岐命令についての予測情報が格納されても混同
されることはない。
【００４５】分岐予測時には、命令フェッチ段階におい
て、フェッチ・ブロック・アドレスを用いて命令キャッ
シュ３５がアクセスされると共に、このフェッチ・ブロ
ック・アドレスをインデックスとして予測テーブル３２
の検索が行われる。そしてこのインデックスに該当する
エントリが存在した場合にはエントリから予測情報を読
み出すことになる。このとき、複数のフィールドにおい
て予測情報が格納されている場合には、フェッチ・ブロ
ック内でのアドレスや、実行履歴に基づいて分岐方向を
予測することになる。
て、フェッチ・ブロック・アドレスを用いて命令キャッ
シュ３５がアクセスされると共に、このフェッチ・ブロ
ック・アドレスをインデックスとして予測テーブル３２
の検索が行われる。そしてこのインデックスに該当する
エントリが存在した場合にはエントリから予測情報を読
み出すことになる。このとき、複数のフィールドにおい
て予測情報が格納されている場合には、フェッチ・ブロ
ック内でのアドレスや、実行履歴に基づいて分岐方向を
予測することになる。
【００４６】例えば、２つの分岐命令についての予測情
報が同一のエントリに格納されている場合について考え
る。両方とも分岐しないと予測されているのであれば、
次命令をフェッチするためにはＰＣ値を４増加させて得
られるフェッチ・ブロック・アドレスに対応した命令群
がプリフェッチされるべきである（not-taken 予測）。
また、いずれか一方が分岐すると予測されているのであ
れば、分岐成立が予測されている方の分岐先の命令を次
命令とすべきである。もしも両方の分岐命令について分
岐成立と予測されているのであれば、アドレスの若い方
の分岐命令の分岐先の命令を次命令とすべきである。ア
ドレスの若い方の分岐命令について分岐が成立すれば、
もう一方の分岐命令が実行される確率（アドレスの若い
方の分岐命令についての分岐先命令が、同一のフェッチ
・ブロックに属するもう一方の分岐命令である確率）は
非常に小さい為である。かかる判断は予測判定部３３に
おいて行うことができる。
報が同一のエントリに格納されている場合について考え
る。両方とも分岐しないと予測されているのであれば、
次命令をフェッチするためにはＰＣ値を４増加させて得
られるフェッチ・ブロック・アドレスに対応した命令群
がプリフェッチされるべきである（not-taken 予測）。
また、いずれか一方が分岐すると予測されているのであ
れば、分岐成立が予測されている方の分岐先の命令を次
命令とすべきである。もしも両方の分岐命令について分
岐成立と予測されているのであれば、アドレスの若い方
の分岐命令の分岐先の命令を次命令とすべきである。ア
ドレスの若い方の分岐命令について分岐が成立すれば、
もう一方の分岐命令が実行される確率（アドレスの若い
方の分岐命令についての分岐先命令が、同一のフェッチ
・ブロックに属するもう一方の分岐命令である確率）は
非常に小さい為である。かかる判断は予測判定部３３に
おいて行うことができる。
【００４７】そして分岐命令が実行され、その実行結果
と予測結果とが照合されて予測のチェックが行われる。
予測が間違っていた場合には分岐先アドレスがセットさ
れたプログラムカウンタ３１のＰＣ値を無効とし、正し
い命令流における次命令をフェッチする。また、この照
合結果に基づいて予測テーブルの内容が登録制御部３８
によって更新される。
と予測結果とが照合されて予測のチェックが行われる。
予測が間違っていた場合には分岐先アドレスがセットさ
れたプログラムカウンタ３１のＰＣ値を無効とし、正し
い命令流における次命令をフェッチする。また、この照
合結果に基づいて予測テーブルの内容が登録制御部３８
によって更新される。
【００４８】本実施の形態ではフィールドが増大する分
だけ予測テーブルに要求される容量は増大するが、デコ
ーダ等の複雑化を招くことなく複数の分岐に対して予測
を行うことができる。
だけ予測テーブルに要求される容量は増大するが、デコ
ーダ等の複雑化を招くことなく複数の分岐に対して予測
を行うことができる。
【００４９】（Ｂ−４）実施の形態３． 一般に分岐予測の手順は予測テーブルへのアクセス、読
み出された予測情報に基づいた分岐予測、次命令の設定
の順に進む。分岐ペナルティを小さくするためにはこれ
らの処理をサイクル１つ分（パイプラインの各段階を規
定する期間）で行う必要がある。予測テーブルは通常、
メモリを用いて実現されるので、アクセス時間がかか
り、予測情報を読み出した後の処理をできるだけ短縮し
ないと、分岐予測の処理はプロセッサのサイクルを長く
するクリティカルパスとなってしまう恐れがある。
み出された予測情報に基づいた分岐予測、次命令の設定
の順に進む。分岐ペナルティを小さくするためにはこれ
らの処理をサイクル１つ分（パイプラインの各段階を規
定する期間）で行う必要がある。予測テーブルは通常、
メモリを用いて実現されるので、アクセス時間がかか
り、予測情報を読み出した後の処理をできるだけ短縮し
ないと、分岐予測の処理はプロセッサのサイクルを長く
するクリティカルパスとなってしまう恐れがある。
【００５０】実施の形態２においては、同一のフェッチ
・ブロックに属する２つの分岐命令の両方について分岐
成立と予測されている場合に、アドレスの若い方の分岐
命令の分岐先の命令を次命令とするという判断が必要と
なる。つまりフェッチ・ブロック内でのアドレスの大小
比較を行わなければならず、処理時間が増加する可能性
もある。
・ブロックに属する２つの分岐命令の両方について分岐
成立と予測されている場合に、アドレスの若い方の分岐
命令の分岐先の命令を次命令とするという判断が必要と
なる。つまりフェッチ・ブロック内でのアドレスの大小
比較を行わなければならず、処理時間が増加する可能性
もある。
【００５１】図８は一つのフェッチ・ブロックＦＢ４を
構成する４つの命令ＢＲ５，ＢＲ６，ＢＲ７，Ｉ２２を
示す概念図である。これらの命令はこの順にそのＰＣ値
が１５４４〜１５４７である。命令ＢＲ５〜ＢＲ７は分
岐命令であって、命令Ｉ２２は分岐命令ではない。
構成する４つの命令ＢＲ５，ＢＲ６，ＢＲ７，Ｉ２２を
示す概念図である。これらの命令はこの順にそのＰＣ値
が１５４４〜１５４７である。命令ＢＲ５〜ＢＲ７は分
岐命令であって、命令Ｉ２２は分岐命令ではない。
【００５２】図９はエントリにおけるフィールドの数が
２つである予測テーブルにおいて、インデックスが１５
４４であるエントリのフィールドＦ０，Ｆ１に既に分岐
命令ＢＲ５，ＢＲ６に関する予測情報ＱＲ５，ＱＲ６が
それぞれ格納されている様子を示している。
２つである予測テーブルにおいて、インデックスが１５
４４であるエントリのフィールドＦ０，Ｆ１に既に分岐
命令ＢＲ５，ＢＲ６に関する予測情報ＱＲ５，ＱＲ６が
それぞれ格納されている様子を示している。
【００５３】このような状態において、分岐命令ＢＲ７
についての予測情報ＱＲ７を同一のエントリに格納しな
ければならなくなった場合には、フィールドＦ０，Ｆ１
のいずれか一方にこれを格納することになる。予測情報
ＱＲ７をフィールドＦ１に格納すれば、予測情報ＱＲ６
が失われることになる（図１０）。逆に予測情報ＱＲ７
をフィールドＦ０に格納すれば、予測情報ＱＲ５が失わ
れることになる（図１１）。図１０及び図１１を比較す
れば、複数のフィールドに配列される分岐命令同士のア
ドレスの大小関係は逆であり、全ての分岐命令ＢＲ５〜
ＢＲ７について分岐成立と予測されている場合に、アド
レスの若い方の分岐命令の分岐先の命令を次命令とする
という判断が必要となる。
についての予測情報ＱＲ７を同一のエントリに格納しな
ければならなくなった場合には、フィールドＦ０，Ｆ１
のいずれか一方にこれを格納することになる。予測情報
ＱＲ７をフィールドＦ１に格納すれば、予測情報ＱＲ６
が失われることになる（図１０）。逆に予測情報ＱＲ７
をフィールドＦ０に格納すれば、予測情報ＱＲ５が失わ
れることになる（図１１）。図１０及び図１１を比較す
れば、複数のフィールドに配列される分岐命令同士のア
ドレスの大小関係は逆であり、全ての分岐命令ＢＲ５〜
ＢＲ７について分岐成立と予測されている場合に、アド
レスの若い方の分岐命令の分岐先の命令を次命令とする
という判断が必要となる。
【００５４】このような問題は、エントリ一つあたりの
フィールドが、分岐命令が同一のフェッチ・ブロックに
おいて存在する分岐命令の数だけ備えられていても生じ
る。図１２は一つのフェッチ・ブロックＦＢ３を構成す
る４つの命令ＢＲ３，Ｉ２０，ＢＲ４，Ｉ２１を示す概
念図である。これらの命令はこの順にそのＰＣ値が１５
４０〜１５４３である。命令ＢＲ３，ＢＲ４は分岐命令
であって、命令Ｉ２０，Ｉ２１は分岐命令ではない。
フィールドが、分岐命令が同一のフェッチ・ブロックに
おいて存在する分岐命令の数だけ備えられていても生じ
る。図１２は一つのフェッチ・ブロックＦＢ３を構成す
る４つの命令ＢＲ３，Ｉ２０，ＢＲ４，Ｉ２１を示す概
念図である。これらの命令はこの順にそのＰＣ値が１５
４０〜１５４３である。命令ＢＲ３，ＢＲ４は分岐命令
であって、命令Ｉ２０，Ｉ２１は分岐命令ではない。
【００５５】図１３はエントリにおけるフィールドの数
が２つである予測テーブルにおいて、インデックスが１
５４０であるエントリのフィールドＦ０に、既に分岐命
令ＢＲ４に関する予測情報ＱＲ４が格納されている様子
を示している。このような状態において、分岐命令ＢＲ
３についての予測情報ＱＲ３を同一のエントリに格納し
なければならなくなった場合には、フィールドＦ０，Ｆ
１のいずれか一方にこれを格納することになる。予測情
報ＱＲ３をフィールドＦ０に格納すれば、複数の分岐命
令についての予測を処理できない（図１４）。逆に予測
情報ＱＲ３をフィールドＦ１に格納しても、フェッチ・
ブロック内でのアドレスの大小比較を行わなければなら
ない（図１５）。つまりフェッチ・ブロックにおいて存
在し得る分岐命令数だけ、エントリにおいてフィールド
を設けても、上述の問題点は解消されはしない。
が２つである予測テーブルにおいて、インデックスが１
５４０であるエントリのフィールドＦ０に、既に分岐命
令ＢＲ４に関する予測情報ＱＲ４が格納されている様子
を示している。このような状態において、分岐命令ＢＲ
３についての予測情報ＱＲ３を同一のエントリに格納し
なければならなくなった場合には、フィールドＦ０，Ｆ
１のいずれか一方にこれを格納することになる。予測情
報ＱＲ３をフィールドＦ０に格納すれば、複数の分岐命
令についての予測を処理できない（図１４）。逆に予測
情報ＱＲ３をフィールドＦ１に格納しても、フェッチ・
ブロック内でのアドレスの大小比較を行わなければなら
ない（図１５）。つまりフェッチ・ブロックにおいて存
在し得る分岐命令数だけ、エントリにおいてフィールド
を設けても、上述の問題点は解消されはしない。
【００５６】本実施の形態は同一のフェッチ・ブロック
に属する２つの分岐命令の両方について分岐成立と予測
されている場合における優先度を、フェッチ・ブロック
内でのアドレスの大小比較ではなく、フィールドの位置
によって決定することにより処理時間の短縮を図る。
に属する２つの分岐命令の両方について分岐成立と予測
されている場合における優先度を、フェッチ・ブロック
内でのアドレスの大小比較ではなく、フィールドの位置
によって決定することにより処理時間の短縮を図る。
【００５７】図１６は２つの分岐命令ＢＲ３，ＢＲ４を
含むフェッチ・ブロックＦＢ３が実行される場合に、エ
ントリ一つあたり４つのフィールドＦ０〜Ｆ３を有する
予測テーブル３２に対して、分岐命令ＢＲ３，ＢＲ４の
予測情報ＱＲ３，ＱＲ４が格納される様子を示す概念図
である。このように同一のフェッチ・ブロックＦＢ３に
おいて２つの分岐命令ＢＲ３，ＢＲ４が存在する場合、
これらに対する予測情報はインデックスが１５４０であ
る同一エントリに格納される。
含むフェッチ・ブロックＦＢ３が実行される場合に、エ
ントリ一つあたり４つのフィールドＦ０〜Ｆ３を有する
予測テーブル３２に対して、分岐命令ＢＲ３，ＢＲ４の
予測情報ＱＲ３，ＱＲ４が格納される様子を示す概念図
である。このように同一のフェッチ・ブロックＦＢ３に
おいて２つの分岐命令ＢＲ３，ＢＲ４が存在する場合、
これらに対する予測情報はインデックスが１５４０であ
る同一エントリに格納される。
【００５８】本実施の形態においてはフェッチ・ブロッ
ク内でのアドレスが若い分岐命令ほどフィールドの番号
の若い方へと格納される。例えばＰＣ値が１５４０であ
る分岐命令ＢＲ３についての予測情報ＱＲ３はフィール
ドＦ０に、ＰＣ値が１５４２である分岐命令ＢＲ４につ
いての予測情報ＱＲ４はフィールドＦ２に、それぞれ格
納される。
ク内でのアドレスが若い分岐命令ほどフィールドの番号
の若い方へと格納される。例えばＰＣ値が１５４０であ
る分岐命令ＢＲ３についての予測情報ＱＲ３はフィール
ドＦ０に、ＰＣ値が１５４２である分岐命令ＢＲ４につ
いての予測情報ＱＲ４はフィールドＦ２に、それぞれ格
納される。
【００５９】ところで既述のように、分岐命令の出現頻
度に鑑みれば、同時に４つの命令をフェッチするスーパ
ースカラ・プロセッサではフェッチ・ブロック内に複数
の分岐を含む可能性は低くないものの、４つの命令の全
てが分岐命令であるという可能性は極めて少ない。従っ
て、予測テーブルのエントリにおけるフィールドの数は
４つも必要ではない。しかしフィールド数を減らす場合
には、予測情報の登録、更新については図１７〜図２１
を用いて以下に示されるような格納アルゴリズムを用い
ることが望ましい。例としてインデックスが１５４４で
あって２つのフィールドＦ０，Ｆ１を有するエントリ
が、３つの分岐命令ＢＲ５〜ＢＲ７を有するフェッチ・
ブロックＦＢ４（図８）に対応しており、このエントリ
に分岐命令ＢＲ５〜ＢＲ７の予測情報ＱＲ５〜ＱＲ７が
格納される場合を示す。
度に鑑みれば、同時に４つの命令をフェッチするスーパ
ースカラ・プロセッサではフェッチ・ブロック内に複数
の分岐を含む可能性は低くないものの、４つの命令の全
てが分岐命令であるという可能性は極めて少ない。従っ
て、予測テーブルのエントリにおけるフィールドの数は
４つも必要ではない。しかしフィールド数を減らす場合
には、予測情報の登録、更新については図１７〜図２１
を用いて以下に示されるような格納アルゴリズムを用い
ることが望ましい。例としてインデックスが１５４４で
あって２つのフィールドＦ０，Ｆ１を有するエントリ
が、３つの分岐命令ＢＲ５〜ＢＲ７を有するフェッチ・
ブロックＦＢ４（図８）に対応しており、このエントリ
に分岐命令ＢＲ５〜ＢＲ７の予測情報ＱＲ５〜ＱＲ７が
格納される場合を示す。
【００６０】全てのフィールドが空きのとき；エント
リにおいて最も番号の若いフィールドへ予測情報を格納
する。図１７で示されるように全てのフィールドＦ０，
Ｆ１が空きの状態に対して、予測情報ＱＲ６を格納する
場合には、予測情報ＱＲ６は図１８に示されるようにフ
ィールドＦ０へ格納される。
リにおいて最も番号の若いフィールドへ予測情報を格納
する。図１７で示されるように全てのフィールドＦ０，
Ｆ１が空きの状態に対して、予測情報ＱＲ６を格納する
場合には、予測情報ＱＲ６は図１８に示されるようにフ
ィールドＦ０へ格納される。
【００６１】同一の分岐命令に対しての予測情報が更
新されるとき；既に格納されていた予測情報のフィール
ドにおいて、予測情報が更新される。図１８に示される
ようにフィールドＦ０に格納されていた予測情報ＱＲ６
が、分岐命令ＢＲ６の実行によって更新される場合に
は、予測情報ＱＲ６はフィールドＦ０において更新され
る（図１８）。
新されるとき；既に格納されていた予測情報のフィール
ドにおいて、予測情報が更新される。図１８に示される
ようにフィールドＦ０に格納されていた予測情報ＱＲ６
が、分岐命令ＢＲ６の実行によって更新される場合に
は、予測情報ＱＲ６はフィールドＦ０において更新され
る（図１８）。
【００６２】フィールドに空きがあり、既に格納され
ていた予測情報に対応する分岐命令よりもアドレスの大
きな分岐命令についての予測情報が登録されるとき；既
に格納されていた予測情報が格納されていたフィールド
よりも番号の多い空きフィールドへと、新たな分岐命令
についての予測情報を格納する。図１８に示された状態
ではＰＣ値が１５４５である分岐命令ＢＲ６についての
予測情報ＱＲ６がフィールドＦ０に格納されているの
で、ＰＣ値が１５４６である分岐命令ＢＲ７についての
予測情報ＱＲ７は、それまで空いていたフィールドＦ１
に格納される（図１９）。
ていた予測情報に対応する分岐命令よりもアドレスの大
きな分岐命令についての予測情報が登録されるとき；既
に格納されていた予測情報が格納されていたフィールド
よりも番号の多い空きフィールドへと、新たな分岐命令
についての予測情報を格納する。図１８に示された状態
ではＰＣ値が１５４５である分岐命令ＢＲ６についての
予測情報ＱＲ６がフィールドＦ０に格納されているの
で、ＰＣ値が１５４６である分岐命令ＢＲ７についての
予測情報ＱＲ７は、それまで空いていたフィールドＦ１
に格納される（図１９）。
【００６３】フィールドに空きがあり、既に格納され
ていた予測情報に対応する分岐命令よりもアドレスの小
さな分岐命令についての予測情報が登録されるとき；既
に格納されていた予測情報は、それが格納されていたフ
ィールドからそのフィールドよりも番号の大きな空きフ
ィールドへと移動する。そして新たな分岐命令について
の予測情報を、それぞれ以前に予測情報が格納されてい
たフィールドへ格納する。図１８に示された状態ではＰ
Ｃ値が１５４５である分岐命令ＢＲ６についての予測情
報ＱＲ６がフィールドＦ０に格納されているので、ＰＣ
値が１５４４である分岐命令ＢＲ５についての予測情報
ＱＲ５はフィールドＦ０に格納される。但しその前に、
予測情報ＱＲ６はフィールドＦ０からフィールドＦ１へ
と格納場所が移動している（図２０）。
ていた予測情報に対応する分岐命令よりもアドレスの小
さな分岐命令についての予測情報が登録されるとき；既
に格納されていた予測情報は、それが格納されていたフ
ィールドからそのフィールドよりも番号の大きな空きフ
ィールドへと移動する。そして新たな分岐命令について
の予測情報を、それぞれ以前に予測情報が格納されてい
たフィールドへ格納する。図１８に示された状態ではＰ
Ｃ値が１５４５である分岐命令ＢＲ６についての予測情
報ＱＲ６がフィールドＦ０に格納されているので、ＰＣ
値が１５４４である分岐命令ＢＲ５についての予測情報
ＱＲ５はフィールドＦ０に格納される。但しその前に、
予測情報ＱＲ６はフィールドＦ０からフィールドＦ１へ
と格納場所が移動している（図２０）。
【００６４】フィールドに空きがなく、新たな分岐命
令についての予測情報が登録されるとき；格納されるべ
き複数の予測情報に対応する複数の分岐命令のうち、フ
ィールド数分だけ選択する。選択された予測情報は、対
応する分岐命令のアドレスの若い順にフィールドの番号
の若い順に格納される。例えば図２０に示された状態に
おいて予測情報ＱＲ７も格納されるべき候補となった場
合、予測情報ＱＲ５〜ＱＲ７のうちのいずれか２つがエ
ントリに格納されることになる。図１９のように予測情
報ＱＲ６，ＱＲ７を選択することもできるし、図２１の
ように予測情報ＱＲ５，ＱＲ７を選択することもでき
る。しかしフィールドに対するこれらの格納順序はアド
レスによって決定される。
令についての予測情報が登録されるとき；格納されるべ
き複数の予測情報に対応する複数の分岐命令のうち、フ
ィールド数分だけ選択する。選択された予測情報は、対
応する分岐命令のアドレスの若い順にフィールドの番号
の若い順に格納される。例えば図２０に示された状態に
おいて予測情報ＱＲ７も格納されるべき候補となった場
合、予測情報ＱＲ５〜ＱＲ７のうちのいずれか２つがエ
ントリに格納されることになる。図１９のように予測情
報ＱＲ６，ＱＲ７を選択することもできるし、図２１の
ように予測情報ＱＲ５，ＱＲ７を選択することもでき
る。しかしフィールドに対するこれらの格納順序はアド
レスによって決定される。
【００６５】このように予測情報を登録あるいは更新す
ることにより、予測時においてはフィールドの配置され
た順に優先的に分岐成立予測を行うことができる。この
際にはフェッチ・ブロック内でのアドレスの大小比較を
行う必要がない。従って命令フェッチ段階における次命
令のプリフェッチを迅速に行うことができる。
ることにより、予測時においてはフィールドの配置され
た順に優先的に分岐成立予測を行うことができる。この
際にはフェッチ・ブロック内でのアドレスの大小比較を
行う必要がない。従って命令フェッチ段階における次命
令のプリフェッチを迅速に行うことができる。
【００６６】勿論、かかる優先順位の元に複数の分岐命
令の予測情報を格納するのには相当の時間が必要である
かもしれない。しかし、予測時とは異なり、登録あるい
は更新時における予測情報の格納においてかかる時間が
パイプラインのサイクル時間を延ばすようなクリティカ
ルパスとなることは確率的に非常に低い。なぜならば、
同じ分岐命令についての予測情報が引き続いて参照され
ることはほとんどないためである。よって分岐命令につ
いての予測情報の更新は、再び同一の分岐命令について
予測テーブルにアクセスされるまでの間に行えば足り、
これはパイプラインの処理に大きな影響を与えるもので
はない。
令の予測情報を格納するのには相当の時間が必要である
かもしれない。しかし、予測時とは異なり、登録あるい
は更新時における予測情報の格納においてかかる時間が
パイプラインのサイクル時間を延ばすようなクリティカ
ルパスとなることは確率的に非常に低い。なぜならば、
同じ分岐命令についての予測情報が引き続いて参照され
ることはほとんどないためである。よって分岐命令につ
いての予測情報の更新は、再び同一の分岐命令について
予測テーブルにアクセスされるまでの間に行えば足り、
これはパイプラインの処理に大きな影響を与えるもので
はない。
【００６７】以上のようにこの実施の形態によれば、フ
ィールドの位置が予測の優先順位を示しているので、フ
ェッチ・ブロック内でのアドレスの大小比較を行う必要
が無く、同一のフェッチ・ブロックに複数の分岐命令が
存在する場合においても、複数の分岐予測を高速に行う
ことができる。
ィールドの位置が予測の優先順位を示しているので、フ
ェッチ・ブロック内でのアドレスの大小比較を行う必要
が無く、同一のフェッチ・ブロックに複数の分岐命令が
存在する場合においても、複数の分岐予測を高速に行う
ことができる。
【００６８】（Ｂ−５）実施の形態４． 分岐命令のアドレスの順序と、ある分岐命令において分
岐が成立する確率の大小の順序とは一般には一致しな
い。つまり、実施の形態２で説明されたように、２つの
分岐命令についての分岐予測がいずれも分岐成立である
場合において、先の分岐が実行されれば後の分岐命令が
実行されないから先の分岐命令の分岐先を次命令として
採用するということと、後の分岐命令が実行された場合
にその分岐方向がいずれであるかという予測とは別個で
ある。前者はエントリに格納された予測情報から直ちに
決定されるものではなく、先の分岐命令及び後の分岐命
令の両方の予測情報が分岐成立であることを予測判定部
３３が認識して初めて決定される事項である一方、後者
は後の分岐命令に対応するフィールドに格納された予測
情報から一義的に得られる事項であるためである。
岐が成立する確率の大小の順序とは一般には一致しな
い。つまり、実施の形態２で説明されたように、２つの
分岐命令についての分岐予測がいずれも分岐成立である
場合において、先の分岐が実行されれば後の分岐命令が
実行されないから先の分岐命令の分岐先を次命令として
採用するということと、後の分岐命令が実行された場合
にその分岐方向がいずれであるかという予測とは別個で
ある。前者はエントリに格納された予測情報から直ちに
決定されるものではなく、先の分岐命令及び後の分岐命
令の両方の予測情報が分岐成立であることを予測判定部
３３が認識して初めて決定される事項である一方、後者
は後の分岐命令に対応するフィールドに格納された予測
情報から一義的に得られる事項であるためである。
【００６９】したがって、単に分岐命令のアドレスの順
に予測情報をエントリ内に格納するのみでは、予測ペナ
ルティが増大する可能性がある。本実施の形態では、分
岐成立の確率が大きい分岐命令についての予測情報をエ
ントリに残しておく。
に予測情報をエントリ内に格納するのみでは、予測ペナ
ルティが増大する可能性がある。本実施の形態では、分
岐成立の確率が大きい分岐命令についての予測情報をエ
ントリに残しておく。
【００７０】例えば、実施の形態３におけるの処理に
おいて、図２０に示されたような格納状態にある場合に
分岐命令ＢＲ７が実行されれば、その実行結果をどのよ
うに扱うかが分岐成立の確率に基づいて判断される。も
しも分岐命令ＢＲ７が実行された結果が分岐成立であれ
ば、その実行された命令流における分岐命令ＢＲ７につ
いての分岐履歴は予測テーブルにそれまで存在しなかっ
たのであるから分岐が成立する確率は１であり、新たに
予測情報ＱＲ７を登録する。
おいて、図２０に示されたような格納状態にある場合に
分岐命令ＢＲ７が実行されれば、その実行結果をどのよ
うに扱うかが分岐成立の確率に基づいて判断される。も
しも分岐命令ＢＲ７が実行された結果が分岐成立であれ
ば、その実行された命令流における分岐命令ＢＲ７につ
いての分岐履歴は予測テーブルにそれまで存在しなかっ
たのであるから分岐が成立する確率は１であり、新たに
予測情報ＱＲ７を登録する。
【００７１】そしてその場合には、予測情報ＱＲ５，Ｑ
Ｒ６のうち、分岐成立の確率が小さい方がエントリから
削除される。予測情報ＱＲ５の方が分岐成立の確率が小
さいのであれば、図１９のような格納状態を得ることに
なり、予測情報ＱＲ６の方が分岐成立の確率が小さいの
であれば、図２１のような格納状態を得ることになる。
Ｒ６のうち、分岐成立の確率が小さい方がエントリから
削除される。予測情報ＱＲ５の方が分岐成立の確率が小
さいのであれば、図１９のような格納状態を得ることに
なり、予測情報ＱＲ６の方が分岐成立の確率が小さいの
であれば、図２１のような格納状態を得ることになる。
【００７２】また、分岐命令ＢＲ７が実行された結果が
分岐不成立であれば、その実行された命令流における分
岐命令ＢＲ７についての分岐履歴は予測テーブルにそれ
まで存在しなかったのであるから分岐が成立する確率は
０であり、新たに予測情報ＱＲ７を登録せずに、図２０
の状態が維持される。
分岐不成立であれば、その実行された命令流における分
岐命令ＢＲ７についての分岐履歴は予測テーブルにそれ
まで存在しなかったのであるから分岐が成立する確率は
０であり、新たに予測情報ＱＲ７を登録せずに、図２０
の状態が維持される。
【００７３】このように、本実施の形態によれば、分岐
成立の確率にも基づいてフィールドに予測情報を順序付
けて格納するので、分岐ペナルティを抑制できる。
成立の確率にも基づいてフィールドに予測情報を順序付
けて格納するので、分岐ペナルティを抑制できる。
【００７４】なお、分岐成立の確率が高くても、これに
対応した予測情報をエントリに格納すべきでない場合も
ある。例えば図２０のように予測情報が格納されている
場合において、分岐命令ＢＲ７が実行され、その実行結
果が分岐成立であったとしても、分岐命令ＢＲ７の実行
される確率自体が非常に低い場合には、予測情報ＱＲ７
をエントリに格納しないことによる分岐ペナルティの増
大する確率は低い。例えば分岐命令ＢＲ５，ＢＲ６の分
岐が成立する確率が非常に高ければ、たとえ分岐命令Ｂ
Ｒ７の実行結果から分岐が成立する確率が１であって分
岐命令ＢＲ５，ＢＲ６の分岐確率よりも大であったとし
ても、分岐命令ＢＲ７が実行される確率は殆どなく、予
測情報ＱＲ７を格納する価値は低い。
対応した予測情報をエントリに格納すべきでない場合も
ある。例えば図２０のように予測情報が格納されている
場合において、分岐命令ＢＲ７が実行され、その実行結
果が分岐成立であったとしても、分岐命令ＢＲ７の実行
される確率自体が非常に低い場合には、予測情報ＱＲ７
をエントリに格納しないことによる分岐ペナルティの増
大する確率は低い。例えば分岐命令ＢＲ５，ＢＲ６の分
岐が成立する確率が非常に高ければ、たとえ分岐命令Ｂ
Ｒ７の実行結果から分岐が成立する確率が１であって分
岐命令ＢＲ５，ＢＲ６の分岐確率よりも大であったとし
ても、分岐命令ＢＲ７が実行される確率は殆どなく、予
測情報ＱＲ７を格納する価値は低い。
【００７５】（Ｂ−６）実施の形態５． 実施の形態１において紹介した分岐相関予測方式をスー
パースカラ・プロセッサに対して用いて、登録あるいは
更新時に予測テーブルのエントリを選択する際、インデ
ックスとして分岐命令のアドレスを用いたならば、
「Ａ．発明の前段階の思想」で説明された問題点、即ち
フェッチされた命令が整列していないことによる予測精
度の低下や、ヒット・チェックの複雑化という問題は解
決されない。
パースカラ・プロセッサに対して用いて、登録あるいは
更新時に予測テーブルのエントリを選択する際、インデ
ックスとして分岐命令のアドレスを用いたならば、
「Ａ．発明の前段階の思想」で説明された問題点、即ち
フェッチされた命令が整列していないことによる予測精
度の低下や、ヒット・チェックの複雑化という問題は解
決されない。
【００７６】図２２は分岐命令の実行履歴を登録あるい
は更新する場合の予測テーブル３２へのアクセスを説明
する概念図である。分岐命令のアドレスＩＡはプログラ
ムカウンタ３１に格納され、当該分岐命令に先行する他
の分岐命令の実行履歴４１と共にインデックスとなる。
このインデックスに対応するエントリにおいて、当該分
岐命令の実行結果が格納され、あるいは実行履歴が更新
される。図２３は分岐命令の予測を行う場合の予測テー
ブル３２へのアクセスを説明する概念図である。当該分
岐命令を含むフェッチ・ブロックのフェッチ・ブロック
・アドレスＦＢＡはプログラムカウンタ３１に格納さ
れ、当該分岐命令に先行する他の分岐命令の実行履歴４
１と共にインデックスとなる。このインデックスに基づ
いた検索によってエントリへのアクセスがなされる。登
録あるいは更新において用いられるインデックスと、予
測時において用いられるインデックスとが異なるので上
記問題点は解決されない。
は更新する場合の予測テーブル３２へのアクセスを説明
する概念図である。分岐命令のアドレスＩＡはプログラ
ムカウンタ３１に格納され、当該分岐命令に先行する他
の分岐命令の実行履歴４１と共にインデックスとなる。
このインデックスに対応するエントリにおいて、当該分
岐命令の実行結果が格納され、あるいは実行履歴が更新
される。図２３は分岐命令の予測を行う場合の予測テー
ブル３２へのアクセスを説明する概念図である。当該分
岐命令を含むフェッチ・ブロックのフェッチ・ブロック
・アドレスＦＢＡはプログラムカウンタ３１に格納さ
れ、当該分岐命令に先行する他の分岐命令の実行履歴４
１と共にインデックスとなる。このインデックスに基づ
いた検索によってエントリへのアクセスがなされる。登
録あるいは更新において用いられるインデックスと、予
測時において用いられるインデックスとが異なるので上
記問題点は解決されない。
【００７７】本実施の形態では、実施の形態１の思想を
分岐相関予測方式に適用したものである。図２４は分岐
命令の実行履歴を登録あるいは更新する場合の予測テー
ブル３２へのアクセスを説明する概念図である。実行さ
れた分岐命令のフェッチ・ブロック・アドレスＦＢＡが
プログラムカウンタ３１に格納され、これは当該分岐命
令に先行する他の分岐命令の実行履歴４１と共にインデ
ックスとなる。このインデックスに対応するエントリに
おいて、当該分岐命令の実行結果が格納され、あるいは
実行履歴が更新される。図２５は分岐命令の予測を行う
場合の予測テーブル３２へのアクセスを説明する概念図
である。当該分岐命令を含むフェッチ・ブロックのフェ
ッチ・ブロック・アドレスＦＢＡはプログラムカウンタ
３１に格納され、当該分岐命令に先行する他の分岐命令
の実行履歴４１と共にインデックスとなる。このインデ
ックスに基づいた検索によってエントリへのアクセスが
なされる。登録あるいは更新において用いられるインデ
ックスと、予測時において用いられるインデックスとが
同一であるので、実施の形態１において説明されたのと
同様にして、フェッチされた命令が整列していないこと
による予測精度の低下や、ヒット・チェックの複雑化と
いう問題は解決される。
分岐相関予測方式に適用したものである。図２４は分岐
命令の実行履歴を登録あるいは更新する場合の予測テー
ブル３２へのアクセスを説明する概念図である。実行さ
れた分岐命令のフェッチ・ブロック・アドレスＦＢＡが
プログラムカウンタ３１に格納され、これは当該分岐命
令に先行する他の分岐命令の実行履歴４１と共にインデ
ックスとなる。このインデックスに対応するエントリに
おいて、当該分岐命令の実行結果が格納され、あるいは
実行履歴が更新される。図２５は分岐命令の予測を行う
場合の予測テーブル３２へのアクセスを説明する概念図
である。当該分岐命令を含むフェッチ・ブロックのフェ
ッチ・ブロック・アドレスＦＢＡはプログラムカウンタ
３１に格納され、当該分岐命令に先行する他の分岐命令
の実行履歴４１と共にインデックスとなる。このインデ
ックスに基づいた検索によってエントリへのアクセスが
なされる。登録あるいは更新において用いられるインデ
ックスと、予測時において用いられるインデックスとが
同一であるので、実施の形態１において説明されたのと
同様にして、フェッチされた命令が整列していないこと
による予測精度の低下や、ヒット・チェックの複雑化と
いう問題は解決される。
【００７８】勿論、実施の形態２ないし実施の形態４で
示されたように、一つのエントリに複数のフィールドを
設けて、あるいは更に同一エントリ内でのフィールドに
おける予測情報の順序付けを行う事もできる。
示されたように、一つのエントリに複数のフィールドを
設けて、あるいは更に同一エントリ内でのフィールドに
おける予測情報の順序付けを行う事もできる。
【００７９】
【発明の効果】この発明のうち請求項１にかかる分岐予
測方法によれば、分岐命令たる特定命令の予測情報は、
特定命令の実行後の登録・更新の際にも、特定命令の実
行前の予測の際にも、その特定命令が構成するフェッチ
・ブロックのフェッチ・ブロック・アドレスをインデッ
クスとしてエントリに格納、あるいは参照される。従っ
て、フェッチされた命令が整列していないことによる予
測精度の低下や、ヒット・チェックの複雑化という問題
は解決される。しかも、同一の特定命令であっても異な
る複数の命令流に存在する場合には、命令流毎にフェッ
チ・ブロックが異なれば、異なる命令流に対しては異な
るエントリに当該特定命令の予測情報が存在することと
なり、分岐相関予測をも行うことができる。
測方法によれば、分岐命令たる特定命令の予測情報は、
特定命令の実行後の登録・更新の際にも、特定命令の実
行前の予測の際にも、その特定命令が構成するフェッチ
・ブロックのフェッチ・ブロック・アドレスをインデッ
クスとしてエントリに格納、あるいは参照される。従っ
て、フェッチされた命令が整列していないことによる予
測精度の低下や、ヒット・チェックの複雑化という問題
は解決される。しかも、同一の特定命令であっても異な
る複数の命令流に存在する場合には、命令流毎にフェッ
チ・ブロックが異なれば、異なる命令流に対しては異な
るエントリに当該特定命令の予測情報が存在することと
なり、分岐相関予測をも行うことができる。
【００８０】この発明のうち請求項２にかかる分岐予測
方法によれば、同一のフェッチ・ブロックに特定命令が
複数存在しても予測テーブルにおいてフェッチ・ブロッ
ク・アドレス毎に予測情報を格納されるので、同時にフ
ェッチされる複数の命令において存在する複数の分岐命
令についても分岐予測を行うことができる。
方法によれば、同一のフェッチ・ブロックに特定命令が
複数存在しても予測テーブルにおいてフェッチ・ブロッ
ク・アドレス毎に予測情報を格納されるので、同時にフ
ェッチされる複数の命令において存在する複数の分岐命
令についても分岐予測を行うことができる。
【００８１】同一のフェッチ・ブロックにおいて、分岐
成立と予想される特定命令が複数存在したばあい、その
フェッチ・ブロックの実行後の分岐先は、このフェッチ
・ブロックに含まれて分岐成立と予想された特定命令の
うちのアドレスの若いほうの分岐先へ分岐すると予測す
ることが望ましい。アドレスの若い方の分岐命令につい
て分岐が成立すれば、もう一方の分岐命令は実行される
確率（アドレスの若い方の分岐命令についての分岐先命
令が、同一のフェッチ・ブロックに属するもう一方の分
岐命令である確率）は非常に小さい為である。この発明
のうち請求項３にかかる分岐予測方法によれば、予測情
報が格納されているフィールドの位置によって、アドレ
スの若い方の特定命令についての予測情報を知ることが
できるので、上記の分岐先の判断を迅速に行うことがで
きる。
成立と予想される特定命令が複数存在したばあい、その
フェッチ・ブロックの実行後の分岐先は、このフェッチ
・ブロックに含まれて分岐成立と予想された特定命令の
うちのアドレスの若いほうの分岐先へ分岐すると予測す
ることが望ましい。アドレスの若い方の分岐命令につい
て分岐が成立すれば、もう一方の分岐命令は実行される
確率（アドレスの若い方の分岐命令についての分岐先命
令が、同一のフェッチ・ブロックに属するもう一方の分
岐命令である確率）は非常に小さい為である。この発明
のうち請求項３にかかる分岐予測方法によれば、予測情
報が格納されているフィールドの位置によって、アドレ
スの若い方の特定命令についての予測情報を知ることが
できるので、上記の分岐先の判断を迅速に行うことがで
きる。
【００８２】同一のフェッチ・ブロックにおいて、分岐
成立と予想される特定命令がエントリが有するフィール
ドの数よりも大きい場合、エントリ格納されない予測情
報を決定する必要がある。この発明のうち請求項４にか
かる分岐予測方法によれば、分岐成立の確率にも基づい
てフィールドに予測情報を順序付けて格納するので、分
岐ペナルティを抑制できる。
成立と予想される特定命令がエントリが有するフィール
ドの数よりも大きい場合、エントリ格納されない予測情
報を決定する必要がある。この発明のうち請求項４にか
かる分岐予測方法によれば、分岐成立の確率にも基づい
てフィールドに予測情報を順序付けて格納するので、分
岐ペナルティを抑制できる。
【００８３】この発明のうち請求項５にかかる分岐予測
方法によれば、分岐相関予測を行う分岐予測方法におい
て、請求項１にかかる分岐予測方法の効果を得ることが
できる。
方法によれば、分岐相関予測を行う分岐予測方法におい
て、請求項１にかかる分岐予測方法の効果を得ることが
できる。
【図１】 本発明の基本的思想を説明する概念図であ
る。
る。
【図２】 本発明の基本的思想を説明する概念図であ
る。
る。
【図３】 本発明の実施の形態１にかかる分岐予測方法
を示す概念図である。
を示す概念図である。
【図４】 予測テーブル３２における予測情報の格納の
様子を示す概念図である。
様子を示す概念図である。
【図５】 分岐相関予測方式を説明するためのプログラ
ムを示す図である。
ムを示す図である。
【図６】 本発明の実施の形態１にかかる分岐予測方法
の変形を示す概念図である。
の変形を示す概念図である。
【図７】 本発明の実施の形態２にかかる分岐予測方法
を示す概念図である。
を示す概念図である。
【図８】 本発明の実施の形態３にかかる分岐予測方法
を示す概念図である。
を示す概念図である。
【図９】 本発明の実施の形態３にかかる分岐予測方法
を示す概念図である。
を示す概念図である。
【図１０】 本発明の実施の形態３にかかる分岐予測方
法を示す概念図である。
法を示す概念図である。
【図１１】 本発明の実施の形態３にかかる分岐予測方
法を示す概念図である。
法を示す概念図である。
【図１２】 本発明の実施の形態３にかかる分岐予測方
法を示す概念図である。
法を示す概念図である。
【図１３】 本発明の実施の形態３にかかる分岐予測方
法を示す概念図である。
法を示す概念図である。
【図１４】 本発明の実施の形態３にかかる分岐予測方
法を示す概念図である。
法を示す概念図である。
【図１５】 本発明の実施の形態３にかかる分岐予測方
法を示す概念図である。
法を示す概念図である。
【図１６】 本発明の実施の形態３にかかる分岐予測方
法を示す概念図である。
法を示す概念図である。
【図１７】 本発明の実施の形態３にかかる分岐予測方
法を示す概念図である。
法を示す概念図である。
【図１８】 本発明の実施の形態３にかかる分岐予測方
法を示す概念図である。
法を示す概念図である。
【図１９】 本発明の実施の形態３にかかる分岐予測方
法を示す概念図である。
法を示す概念図である。
【図２０】 本発明の実施の形態３にかかる分岐予測方
法を示す概念図である。
法を示す概念図である。
【図２１】 本発明の実施の形態３にかかる分岐予測方
法を示す概念図である。
法を示す概念図である。
【図２２】 本発明の実施の形態５にかかる分岐予測方
法を示す概念図である。
法を示す概念図である。
【図２３】 本発明の実施の形態５にかかる分岐予測方
法を示す概念図である。
法を示す概念図である。
【図２４】 本発明の実施の形態５にかかる分岐予測方
法を示す概念図である。
法を示す概念図である。
【図２５】 本発明の実施の形態５にかかる分岐予測方
法を示す概念図である。
法を示す概念図である。
【図２６】 ＢＴＢ方式における分岐予測を説明する概
念図である。
念図である。
【図２７】 発明の前段階の思想を示す概念図である。
【図２８】 発明の前段階の思想を示す概念図である。
【図２９】 発明の前段階の思想を示す概念図である。
【図３０】 発明の前段階の思想を示す概念図である。
３１ プログラムカウンタ、３２ 予測テーブル、Ｆ
０，Ｆ１ フィールド、ＦＢ１〜ＦＢ４ フェッチ・ブ
ロック、ＦＢＡ フェッチ・ブロック・アドレス、ＢＲ
１〜ＢＲ７ 分岐命令、ＱＲ２ａ，ＱＲ２ｂ，ＱＲ３〜
ＱＲ７ 予測情報。
０，Ｆ１ フィールド、ＦＢ１〜ＦＢ４ フェッチ・ブ
ロック、ＦＢＡ フェッチ・ブロック・アドレス、ＢＲ
１〜ＢＲ７ 分岐命令、ＱＲ２ａ，ＱＲ２ｂ，ＱＲ３〜
ＱＲ７ 予測情報。
Claims (5)
- 【請求項１】 複数の命令が同時にフェッチされるプロ
セッサにおいて、分岐命令の既に実行された結果に基づ
く予測情報が格納されたエントリを備える予測テーブル
を用いて、未だ実行されていない前記分岐命令の分岐方
向を予測する分岐予測方法であって、 同時にフェッチされる前記複数の命令はフェッチ・ブロ
ックを構成し、 （ａ）フェッチされた前記複数の命令が、前記分岐命令
である特定命令を少なくとも一つ含む場合に、前記特定
命令の実行に先だって、前記特定命令が含まれる前記フ
ェッチ・ブロックの先頭のアドレスであるフェッチ・ブ
ロック・アドレスをインデックスとする前記エントリに
対し、前記予測情報を参照する工程と、 （ｂ）前記特定命令の実行後に、前記特定命令の前記結
果に基づいて、前記特定命令が含まれる前記フェッチ・
ブロックのフェッチ・ブロック・アドレスをインデック
スとする前記エントリに対し前記予測情報を格納する工
程とを備えた分岐予測方法。 - 【請求項２】 前記エントリは複数のフィールドを有
し、前記予測情報は前記複数のフィールドの各々に格納
される、請求項１記載の分岐予測方法。 - 【請求項３】 前記特定命令が同一の前記フェッチ・ブ
ロックに複数存在した場合、前記予測情報はその対応す
る前記特定命令のアドレスの順序に従って前記複数のフ
ィールドに順番に格納される、請求項２記載の分岐予測
方法。 - 【請求項４】 前記フェッチ・ブロックの一つにおける
前記特定命令の数が前記エントリの有する前記複数のフ
ィールドの数よりも多い場合、その示す分岐成立の確率
の高い前記予測情報から優先的に前記エントリに格納す
る、請求項３記載の分岐予測方法。 - 【請求項５】 複数の命令が同時にフェッチされるプロ
セッサにおいて、分岐命令の既に実行された結果に基づ
く予測情報が格納されたエントリを備える予測テーブル
を用いて、未だ実行されていない前記分岐命令の分岐方
向を予測する分岐予測方法であって、 同時にフェッチされる前記複数の命令はフェッチ・ブロ
ックを構成し、 （ａ）フェッチされた前記複数の命令が、前記分岐命令
である特定命令を少なくとも一つ含む場合に、前記特定
命令の実行に先だって、前記特定命令が含まれる前記フ
ェッチ・ブロックの先頭のアドレスであるフェッチ・ブ
ロック・アドレス及び前記特定命令に先立って実行され
た前記分岐命令の実行履歴をインデックスとする前記エ
ントリに対し、前記予測情報を参照する工程と、 （ｂ）前記特定命令の実行後に、前記特定命令の前記結
果に基づいて、前記特定命令が含まれる前記フェッチ・
ブロックのフェッチ・ブロック・アドレス及び前記特定
命令に先立って実行された前記分岐命令の実行履歴をイ
ンデックスとする前記エントリに対し前記予測情報を格
納する工程とを備えた分岐予測方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9142080A JPH10333908A (ja) | 1997-05-30 | 1997-05-30 | 分岐予測方法 |
| US08/968,209 US6332190B1 (en) | 1997-05-30 | 1997-11-12 | Branch prediction method using a prediction table indexed by fetch-block address |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9142080A JPH10333908A (ja) | 1997-05-30 | 1997-05-30 | 分岐予測方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10333908A true JPH10333908A (ja) | 1998-12-18 |
Family
ID=15306980
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9142080A Pending JPH10333908A (ja) | 1997-05-30 | 1997-05-30 | 分岐予測方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6332190B1 (ja) |
| JP (1) | JPH10333908A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006006613A1 (en) * | 2004-07-08 | 2006-01-19 | Sony Computer Entertainment Inc. | Methods and apparatus for updating of a branch history table |
| JP2010505210A (ja) * | 2006-09-27 | 2010-02-18 | クゥアルコム・インコーポレイテッド | 同時に予測された分岐命令を解決するための方法および装置 |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20030131345A1 (en) * | 2002-01-09 | 2003-07-10 | Chris Wilkerson | Employing value prediction with the compiler |
| TWI305323B (en) * | 2004-08-23 | 2009-01-11 | Faraday Tech Corp | Method for verification branch prediction mechanisms and readable recording medium for storing program thereof |
| US7437543B2 (en) * | 2005-04-19 | 2008-10-14 | International Business Machines Corporation | Reducing the fetch time of target instructions of a predicted taken branch instruction |
| US20080209190A1 (en) * | 2007-02-28 | 2008-08-28 | Advanced Micro Devices, Inc. | Parallel prediction of multiple branches |
| US20130339680A1 (en) | 2012-06-15 | 2013-12-19 | International Business Machines Corporation | Nontransactional store instruction |
| US9348642B2 (en) | 2012-06-15 | 2016-05-24 | International Business Machines Corporation | Transaction begin/end instructions |
| US9298465B2 (en) | 2012-06-15 | 2016-03-29 | International Business Machines Corporation | Asynchronous lookahead hierarchical branch prediction |
| US9740549B2 (en) | 2012-06-15 | 2017-08-22 | International Business Machines Corporation | Facilitating transaction completion subsequent to repeated aborts of the transaction |
| US9280351B2 (en) | 2012-06-15 | 2016-03-08 | International Business Machines Corporation | Second-level branch target buffer bulk transfer filtering |
| US10437602B2 (en) | 2012-06-15 | 2019-10-08 | International Business Machines Corporation | Program interruption filtering in transactional execution |
| US9384004B2 (en) | 2012-06-15 | 2016-07-05 | International Business Machines Corporation | Randomized testing within transactional execution |
| US9448796B2 (en) | 2012-06-15 | 2016-09-20 | International Business Machines Corporation | Restricted instructions in transactional execution |
| US9430241B2 (en) | 2012-06-15 | 2016-08-30 | International Business Machines Corporation | Semi-exclusive second-level branch target buffer |
| US9563430B2 (en) | 2014-03-19 | 2017-02-07 | International Business Machines Corporation | Dynamic thread sharing in branch prediction structures |
| US10459817B2 (en) * | 2017-01-18 | 2019-10-29 | International Business Machines Corporation | Evaluating performance improvement of executing instructions in a first processor over execution on a second processor |
| US10853075B2 (en) * | 2018-09-10 | 2020-12-01 | Advanced Micro Devices, Inc. | Controlling accesses to a branch prediction unit for sequences of fetch groups |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0769810B2 (ja) | 1988-11-25 | 1995-07-31 | 日本電気株式会社 | マイクロプロセッサ |
| JP2560889B2 (ja) * | 1990-05-22 | 1996-12-04 | 日本電気株式会社 | マイクロプロセッサ |
| EP0651321B1 (en) * | 1993-10-29 | 2001-11-14 | Advanced Micro Devices, Inc. | Superscalar microprocessors |
| US5574871A (en) * | 1994-01-04 | 1996-11-12 | Intel Corporation | Method and apparatus for implementing a set-associative branch target buffer |
| US5822575A (en) * | 1996-09-12 | 1998-10-13 | Advanced Micro Devices, Inc. | Branch prediction storage for storing branch prediction information such that a corresponding tag may be routed with the branch instruction |
| US5774710A (en) * | 1996-09-19 | 1998-06-30 | Advanced Micro Devices, Inc. | Cache line branch prediction scheme that shares among sets of a set associative cache |
| US5794028A (en) * | 1996-10-17 | 1998-08-11 | Advanced Micro Devices, Inc. | Shared branch prediction structure |
| TW357318B (en) * | 1997-03-18 | 1999-05-01 | Ind Tech Res Inst | Branching forecast and reading device for unspecified command length extra-purity pipeline processor |
| US5822576A (en) * | 1997-03-26 | 1998-10-13 | International Business Machines Corporation | Branch history table with branch pattern field |
| US5974542A (en) * | 1997-10-30 | 1999-10-26 | Advanced Micro Devices, Inc. | Branch prediction unit which approximates a larger number of branch predictions using a smaller number of branch predictions and an alternate target indication |
-
1997
- 1997-05-30 JP JP9142080A patent/JPH10333908A/ja active Pending
- 1997-11-12 US US08/968,209 patent/US6332190B1/en not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006006613A1 (en) * | 2004-07-08 | 2006-01-19 | Sony Computer Entertainment Inc. | Methods and apparatus for updating of a branch history table |
| US7500088B2 (en) | 2004-07-08 | 2009-03-03 | Sony Computer Entertainment Inc. | Methods and apparatus for updating of a branch history table |
| JP2010505210A (ja) * | 2006-09-27 | 2010-02-18 | クゥアルコム・インコーポレイテッド | 同時に予測された分岐命令を解決するための方法および装置 |
| JP2013122774A (ja) * | 2006-09-27 | 2013-06-20 | Qualcomm Inc | 同時に予測された分岐命令を解決するための方法および装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6332190B1 (en) | 2001-12-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH10333908A (ja) | 分岐予測方法 | |
| KR100411529B1 (ko) | 제2 레벨 분기 예측 테이블을 이용한 분기 예측 방법 및장치 | |
| US5367703A (en) | Method and system for enhanced branch history prediction accuracy in a superscalar processor system | |
| JP3599409B2 (ja) | 分岐予測装置 | |
| US5625837A (en) | Processor architecture having out-of-order execution, speculative branching, and giving priority to instructions which affect a condition code | |
| JPH08234980A (ja) | 分岐先バッファを用いた分岐予測システム | |
| KR19990087940A (ko) | 단일클럭사이클내에불연속명령을페치하기위한방법및시스템 | |
| US5935238A (en) | Selection from multiple fetch addresses generated concurrently including predicted and actual target by control-flow instructions in current and previous instruction bundles | |
| US20010020267A1 (en) | Pipeline processing apparatus with improved efficiency of branch prediction, and method therefor | |
| JP5231403B2 (ja) | スライドウィンドウブロックベースの分岐ターゲットアドレスキャッシュ | |
| US5964869A (en) | Instruction fetch mechanism with simultaneous prediction of control-flow instructions | |
| US5761490A (en) | Changing the meaning of a pre-decode bit in a cache memory depending on branch prediction mode | |
| US20040186985A1 (en) | Method and apparatus for branch prediction based on branch targets | |
| JP2006520964A5 (ja) | ||
| US20030159019A1 (en) | Prediction of instructions in a data processing apparatus | |
| US11138014B2 (en) | Branch predictor | |
| US20080162903A1 (en) | Information processing apparatus | |
| WO2001042927A9 (fr) | Dispositif d'acces memoire et methode utilisant une table d'historique des traductions d'adresses | |
| US6920549B1 (en) | Branch history information writing delay using counter to avoid conflict with instruction fetching | |
| US5926634A (en) | Limited run branch prediction | |
| JPH02130635A (ja) | 複数命令同時処理方式 | |
| JPH08221273A (ja) | 命令レベルの並列処理制御方法およびプロセッサ | |
| US20070061554A1 (en) | Branch predictor for a processor and method of predicting a conditional branch | |
| US11010170B2 (en) | Arithmetic processing apparatus which replaces values for future branch prediction upon wrong branch prediction | |
| Hasan et al. | An improved pipelined processor architecture eliminating branch and jump penalty |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050207 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050215 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050621 |