JPH10333646A - Liquid crystal display device and its driving method - Google Patents

Liquid crystal display device and its driving method

Info

Publication number
JPH10333646A
JPH10333646A JP14145497A JP14145497A JPH10333646A JP H10333646 A JPH10333646 A JP H10333646A JP 14145497 A JP14145497 A JP 14145497A JP 14145497 A JP14145497 A JP 14145497A JP H10333646 A JPH10333646 A JP H10333646A
Authority
JP
Japan
Prior art keywords
liquid crystal
reference potential
insulating substrate
display device
scanning
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP14145497A
Other languages
Japanese (ja)
Inventor
Tomohiko Yamamoto
智彦 山本
Keiichi Tanaka
恵一 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP14145497A priority Critical patent/JPH10333646A/en
Publication of JPH10333646A publication Critical patent/JPH10333646A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To enhance the yield for forming scanning wirings and signal wirings on separate substrates and make applicable different reference potentials at positions in one panel by bundling reference potential lines into multiple units. SOLUTION: Scanning wirings 3 and reference potential lines 5 are formed on an insulating substrate, a gate electrode of a thin film transistor 1 formed on the insulating substrate is connected to the scanning wirings 3, the other of two electrodes is connected to picture element electrodes 6, signal wirings 4 are formed to cross the scanning wirings 3 on a substrate facing the insulating substrate, and the signal wirings 4 are capacitively coupled with the picture element electrodes 6 via a liquid crystal. The reference potential lines 5 are bundled into multiple units, an optional potential is applied to each unit, the yield is improved for forming the scanning wirings 3 and signal wirings 4 on separate substrates, and a liquid crystal display device can be realized without deteriorating display quality.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は薄膜トランジスタを
スイッチング素子に用いたアクティブマトリクス型液晶
表示装置及びその駆動方法に関する。
[0001] 1. Field of the Invention [0002] The present invention relates to an active matrix type liquid crystal display device using a thin film transistor as a switching element and a driving method thereof.

【0002】[0002]

【従来の技術】アクティブマトリクス型の液晶表示装置
において、走査配線と信号配線とが同一のガラス基板上
に形成されていると、その交差部分において、段差によ
る断線、配線間の絶縁不良或いは短絡が生じることがあ
り、その配線は欠陥となる。
2. Description of the Related Art In an active matrix type liquid crystal display device, when scanning wiring and signal wiring are formed on the same glass substrate, disconnection due to a step, insulation failure between wirings, or short circuit occurs at the intersection. And the wiring becomes defective.

【0003】そこで、図7の等価回路に示すようなアク
ティブマトリクス型液晶表示装置が、特開昭62−13
3478号公報に提案されている。即ち、対向配置した
一方のガラス基板に、薄膜トランジスタ21と走査配線
23と画素電極(図示せず)とを形成して、薄膜トラン
ジスタ21のゲート電極を走査配線23に接続し、ソー
ス電極を接地し、他方のガラス基板に、信号配線24を
液晶素子の共通電極として形成して、一方と他方とのガ
ラス基板間に液晶22を挟持したものである。
Therefore, an active matrix type liquid crystal display device as shown in an equivalent circuit of FIG.
No. 3478 proposes this. That is, a thin film transistor 21, a scanning line 23, and a pixel electrode (not shown) are formed on one of the glass substrates facing each other, the gate electrode of the thin film transistor 21 is connected to the scanning line 23, and the source electrode is grounded. The signal wiring 24 is formed on the other glass substrate as a common electrode of the liquid crystal element, and the liquid crystal 22 is sandwiched between the one and the other glass substrates.

【0004】従って、走査配線23と信号配線24とが
異なるガラス基板上に形成されているから、段差による
配線、絶縁不良或いは短絡が生じない。
Accordingly, since the scanning wiring 23 and the signal wiring 24 are formed on different glass substrates, wiring, insulation failure or short circuit due to a step does not occur.

【0005】ところで、このような構造において、各薄
膜トランジスタのゲート電極以外の二つの電極のうち、
一方は各々の画素電極に接続されるが、他方は接地など
によって、パネル内ですべて同電位にされるのが一般的
であった。
In such a structure, of the two electrodes other than the gate electrode of each thin film transistor,
One is connected to each pixel electrode, while the other is generally set to the same potential in the panel by grounding or the like.

【0006】[0006]

【発明が解決しようとする課題】近年、特に液晶表示装
置は大型化、高精細化が進んでおり、表示装置に求めら
れる表示品位もマルチメディア化が進むに伴って高くな
ってきている。ところで、その高い表示品位を実現する
上で妨げとなる要因の一つがフリッカと呼ばれる画面の
ちらつき現象である。これは、走査配線と信号配線とを
別々の基板上に形成したことによっては何も解決しな
い。
In recent years, in particular, liquid crystal display devices have been increasing in size and definition, and the display quality required for the display devices has been increasing with the progress of multimedia. By the way, one of the factors hindering the realization of the high display quality is a flickering phenomenon of the screen called flicker. This cannot be solved by forming the scanning wiring and the signal wiring on separate substrates.

【0007】アクティブマトリクス型液晶表示装置の大
型化に伴い、そのもととなるガラス基板も大型化する傾
向にあり、それに対応できる製造装置等の開発が進めら
れている。
As the size of the active matrix type liquid crystal display device increases, the size of the glass substrate on which the active matrix type liquid crystal display device tends to increase also tends to increase.

【0008】ところで、薄膜トランジスタの製造工程に
おいて、ゲート絶縁膜を形成するときに流入ガスの不均
一等が原因で、ガラス基板上に堆積したゲート絶縁膜の
膜厚にかなりのばらつきが生じる。大型の基板になれ
ば、膜厚の差がさらに大きくなることは想像に難くな
い。
In the process of manufacturing a thin film transistor, the thickness of a gate insulating film deposited on a glass substrate varies considerably due to unevenness of an inflow gas when the gate insulating film is formed. It is not difficult to imagine that the difference in film thickness will become even larger when the substrate becomes large.

【0009】ここで、例えば表示装置となる一枚のパネ
ルの中で、ゲート絶縁膜の膜厚において大きな差が生じ
ると、フリッカを抑制するために基準電圧の調整を行っ
ても、膜厚に大きな差がある二つの箇所(画素)の両方
に適するような基準電圧が設定不可能となる場合があ
る。つまり、画面のいずれかの箇所でフリッカが発生
し、高い表示品位が得られないという課題があった。
Here, for example, if a large difference occurs in the thickness of the gate insulating film in one panel serving as a display device, even if the reference voltage is adjusted to suppress flicker, the thickness of the gate insulating film may be reduced. In some cases, it may not be possible to set a reference voltage suitable for both two places (pixels) having a large difference. That is, there is a problem that flicker occurs in any part of the screen and high display quality cannot be obtained.

【0010】そのような場合は、少なくとも商品として
出荷可能な表示品位レベルとはならず、結局歩留が下が
る結果になってしまう。今後、ガラス基板或いは一枚あ
たりのパネルの大型化に伴い、ますます大きな課題とな
る。
In such a case, at least the display quality level that can be shipped as a product is not attained, and the yield is eventually reduced. In the future, as glass substrates or panels per sheet become larger, this will become an even bigger problem.

【0011】[0011]

【課題を解決するための手段】本発明の請求項1の液晶
表示装置は、絶縁基板上に走査配線と基準電位線が形成
され、該絶縁基板上に形成された薄膜トランジスタのゲ
ート電極は該走査配線に接続され、他の二つの電極の一
方は基準電位線に接続され、他の二つの電極の他方は画
素電極に接続され、該絶縁基板と対向する基板上に走査
配線と交差するように信号配線が形成され、該信号配線
は液晶を介して該画素電極と容量結合している液晶表示
装置において、該基準電位線が複数単位に束ねられたこ
とを特徴とする。
According to a first aspect of the present invention, a scanning line and a reference potential line are formed on an insulating substrate, and a gate electrode of a thin film transistor formed on the insulating substrate is connected to the scanning electrode. Connected to the wiring, one of the other two electrodes is connected to the reference potential line, the other of the other two electrodes is connected to the pixel electrode, and intersects with the scanning wiring on the substrate facing the insulating substrate. In a liquid crystal display device in which a signal wiring is formed and the signal wiring is capacitively coupled to the pixel electrode via a liquid crystal, the reference potential line is bundled in a plurality of units.

【0012】これによって、走査配線と信号配線とが別
々の基板上に形成されていることによる歩留まりの向上
に加え、一枚のパネル内位置によっては異なる基準電位
を与えることが可能となる。
Thus, the yield can be improved due to the fact that the scanning wiring and the signal wiring are formed on separate substrates, and it is possible to apply different reference potentials depending on the position in one panel.

【0013】本発明の請求項2の液晶表示装置の駆動方
法は、絶縁基板上に走査配線と基準電位線が形成され、
該絶縁基板上に形成された薄膜トランジスタのゲート電
極は該走査配線に接続され、他の二つの電極の一方は基
準電位線に接続され、他の二つの電極の他方は画素電極
に接続され、該絶縁基板と対向する基板上に走査配線と
交差するように信号配線が形成され、該信号配線は液晶
を介して該画素電極と容量結合している液晶表示装置の
駆動方法において、該基準電位線が束ねられた該複数単
位にはそれぞれ任意の電位を与えることを特徴とする。
According to a second aspect of the present invention, there is provided a driving method of a liquid crystal display device, wherein a scanning line and a reference potential line are formed on an insulating substrate.
A gate electrode of the thin film transistor formed over the insulating substrate is connected to the scan wiring, one of the other two electrodes is connected to a reference potential line, and the other of the other two electrodes is connected to a pixel electrode. In a method for driving a liquid crystal display device, a signal wiring is formed on a substrate facing an insulating substrate so as to intersect with a scanning wiring, and the signal wiring is capacitively coupled to the pixel electrode via a liquid crystal. An arbitrary potential is given to each of the plurality of units in which is bundled.

【0014】これによって、特に大画面のときに起きる
薄膜トランジスタの特性のばらつきを抑え、表示品位の
高い液晶表示装置を実現できる。
Thus, a variation in characteristics of the thin film transistor, which occurs particularly in a large screen, can be suppressed, and a liquid crystal display device with high display quality can be realized.

【0015】[0015]

【発明の実施の形態】本発明の実施の形態について以下
に説明する。
Embodiments of the present invention will be described below.

【0016】(実施の形態1)図3に示したように、ガ
ラス基板7において、周辺部8で最もゲート絶縁膜の膜
厚が厚く、逆に中心部9において膜厚が薄いという傾向
がある。
(Embodiment 1) As shown in FIG. 3, in a glass substrate 7, there is a tendency that the thickness of a gate insulating film is the thickest in a peripheral portion 8 and conversely, it is thin in a central portion 9. .

【0017】図4に1枚のガラス基板より4枚のパネル
を取る例を示す。そのうちの1枚の液晶パネル(図4の
ガラス基板の右上側)を見ると、図5のように左下の方
が膜厚が薄いという傾向になる。
FIG. 4 shows an example in which four panels are formed from one glass substrate. Looking at one of the liquid crystal panels (upper right side of the glass substrate in FIG. 4), the lower left side has a tendency to be thinner as shown in FIG.

【0018】従って、このパネルの左下における基準電
位と、それ以外の部分における基準電位を異ならせるよ
うな構造にするように考慮する。図2はパネル内で二種
類の基準電位を与える様子を大まかに示したものであ
る。各領域の画素6の様子を図1に示す。ここで、信号
配線4については、対向する側の基板に形成されている
から、二本の点線により示している。
Therefore, consideration is given to a structure in which the reference potential at the lower left of this panel is different from the reference potential at other portions. FIG. 2 schematically shows how two types of reference potentials are applied in the panel. FIG. 1 shows the state of the pixels 6 in each region. Here, the signal wiring 4 is formed by two dotted lines because it is formed on the opposite substrate.

【0019】ここで、一枚の液晶パネル内で、ゲート絶
縁膜の膜厚によるトランジスタの特性が異なる画素A、
Bについて等価回路に基づいて説明する。
Here, within one liquid crystal panel, the pixels A, which have different transistor characteristics depending on the thickness of the gate insulating film,
B will be described based on an equivalent circuit.

【0020】図6(A)(B)に、画素A、Bにそれぞ
れにおいてゲートがオンの時とオフの時の簡略化した等
価回路を示す。走査配線3と信号配線4は別々の基板上
に形成されているから、画素電極と信号配線4との間が
容量結合している。基準電位線5からの電位Vrは、ト
ランジスタがオンかオフかの状態によって印加されるか
どうかが決まるから、ここでは薄膜トランジスタ1をス
イッチの形で示す。
FIGS. 6A and 6B show simplified equivalent circuits when the gates are on and off in pixels A and B, respectively. Since the scanning wiring 3 and the signal wiring 4 are formed on separate substrates, the pixel electrode and the signal wiring 4 are capacitively coupled. Since the potential Vr from the reference potential line 5 is determined depending on whether the transistor is on or off, the thin film transistor 1 is shown here as a switch.

【0021】図6に示すように、薄膜トランジスタ1の
ゲート側から見て、薄膜トランジスタ1のゲートと画素
との間の容量と、液晶層の容量Clcが直列接続された
形になっている。画素A及びBの等価回路図は構成上は
同じだが、ゲート絶縁膜の膜厚のばらつきにより、ゲー
トと画素との間の容量が異なり、それを補償するために
本発明では基準電位を異ならせて印加する。
As shown in FIG. 6, when viewed from the gate side of the thin film transistor 1, the capacitance between the gate of the thin film transistor 1 and the pixel and the capacitance Clc of the liquid crystal layer are connected in series. Although the equivalent circuit diagrams of the pixels A and B are the same in the configuration, the capacitance between the gate and the pixel differs due to the variation in the thickness of the gate insulating film. To compensate for this, the reference potential is changed in the present invention. To apply.

【0022】従って、ゲートと画素との間の容量はそれ
ぞれCgpa、Cgpb、基準電位はそれぞれVra、
Vrbで表すこととする。
Therefore, the capacitance between the gate and the pixel is Cgpa and Cgpb, respectively, and the reference potential is Vra and Cra, respectively.
It is represented by Vrb.

【0023】図6より、ゲートオン時には、画素Aにつ
いては各容量における電荷について次の式が成り立つ。
ゲートがオン時の電圧をVgh、データ電圧をVd1、
液晶層容量をClc、液晶層における電荷をQlca、
ゲート・画素間の電荷をQgpaとすると、数式
(1)、数式(2)のようになる。
From FIG. 6, when the gate is turned on, the following equation holds for the charge in each capacitor for the pixel A.
The voltage when the gate is on is Vgh, the data voltage is Vd1,
The liquid crystal layer capacitance is Clc, the charge in the liquid crystal layer is Qlca,
Assuming that the charge between the gate and the pixel is Qgpa, equations (1) and (2) are obtained.

【0024】[0024]

【数1】 (Equation 1)

【0025】[0025]

【数2】 (Equation 2)

【0026】ゲートがオフになると、各電荷が変化す
る。それをQgpa’、Qlca’とすると、次の式が
成り立つ。ゲートがオフの時の電圧をVgl、データ電
圧をVd2とする。ゲートがオンの時に基準電圧Vra
が入力されていた位置の電圧をVa’とすると、数式
(3)、数式(4)のようになる。
When the gate is turned off, each charge changes. Assuming that these are Qgpa 'and Qlca', the following equation is established. The voltage when the gate is off is Vgl, and the data voltage is Vd2. When the gate is on, the reference voltage Vra
Assuming that the voltage at the position where has been input is Va ′, equations (3) and (4) are obtained.

【0027】[0027]

【数3】 (Equation 3)

【0028】[0028]

【数4】 (Equation 4)

【0029】このとき、数式(5)が成り立つ。At this time, equation (5) holds.

【0030】[0030]

【数5】 (Equation 5)

【0031】従って、前記の各式より、トランジスタの
ゲートがオンの時に基準電位Vraが入力されていた箇
所のオフ時の電位Va’を求めると、数式(6)のよう
になる。
Therefore, the off-state potential Va ′ at the point where the reference potential Vra was input when the gate of the transistor is on is obtained from each of the above equations, as shown in Equation (6).

【0032】[0032]

【数6】 (Equation 6)

【0033】画素Bについても同様にして求めると、数
式(7)のようになる。
When the pixel B is obtained in the same manner, the result is expressed by the following equation (7).

【0034】[0034]

【数7】 (Equation 7)

【0035】従って、トランジスタのゲートをオンから
オフに切り換えたことにより、液晶層にかかる電圧がマ
イナス方向へとシフトしてしまう。これにより、交流駆
動の非対称が生じ、これがフリッカの原因となる。
Therefore, the voltage applied to the liquid crystal layer shifts in the negative direction by switching the gate of the transistor from on to off. As a result, asymmetry of the AC drive occurs, which causes flicker.

【0036】従来は、特に大画面においてはゲート絶縁
膜の膜厚のばらつきにより、そのシフト量も画素のパネ
ル内の位置によってばらついてしまう。本発明ではそれ
を複数の基準電圧を与えることで補償する。
Conventionally, the shift amount also varies depending on the position of the pixel in the panel due to the variation in the thickness of the gate insulating film particularly in a large screen. In the present invention, this is compensated for by providing a plurality of reference voltages.

【0037】但し、ここでは簡単のために、1フレーム
反転駆動において、同一のパターン信号を表示する場合
について考える。従って、Clc(Vd2−Vd1)の
項は省略する。
Here, for the sake of simplicity, a case where the same pattern signal is displayed in one-frame inversion driving will be considered. Therefore, the term of Clc (Vd2-Vd1) is omitted.

【0038】従って、数式(6)、数式(7)よりV
a’は数式(8)のように表される。
Therefore, from equations (6) and (7), V
a ′ is represented as in equation (8).

【0039】[0039]

【数8】 (Equation 8)

【0040】画素Bについても同様にして、Vb’は数
式(9)のように表される。
Similarly, for pixel B, Vb 'is expressed as in equation (9).

【0041】[0041]

【数9】 (Equation 9)

【0042】前記の式において、液晶にかかる電圧V
a’とVb’が等しくなるようにするには、数式(1
0)のようにすればよい。
In the above equation, the voltage V applied to the liquid crystal
To make a ′ and Vb ′ equal, the equation (1)
0).

【0043】[0043]

【数10】 (Equation 10)

【0044】基準電位VraとVrbをこのような関係
とすることにより、薄膜トランジスタの特性の差を補償
する。
By setting the reference potentials Vra and Vrb in such a relationship, the difference between the characteristics of the thin film transistors is compensated.

【0045】特にこのパネル内における最も膜厚の厚い
箇所8の一画素をA、最も薄い箇所9の一画素をBとす
る。画素Aの部分では膜厚の所定値(例えば3000オ
ングストローム)より7%厚くなっており、画素Bの部
分では所定値より7%薄くなっているとすると、容量は
Cgpb≒1.15Cgpaという関係になる。
In particular, one pixel of the thickest portion 8 in this panel is denoted by A, and one pixel of the thinnest portion 9 is denoted by B. Assuming that the thickness of the pixel A is 7% greater than a predetermined value (for example, 3000 angstroms) and that of the pixel B is 7% smaller than the predetermined value, the capacitance has a relationship of Cgpb ≒ 1.15Cgpa. Become.

【0046】Cgpb=1.15Cgpaを数式(1
0)に代入して、VraとVrbの関係を求めると、数
式(11)のようになる。
Cgpb = 1.15 Cgpa is calculated by the formula (1)
0) to obtain the relationship between Vra and Vrb, the result is as shown in Expression (11).

【0047】[0047]

【数11】 [Equation 11]

【0048】これにより、AとBにおける直流電圧レベ
ルシフトの差を補償するための、基準電圧VraとVr
bの設定を行った。基準電圧を均一にしたときはフリッ
カが見られたが、このように基準電圧を設定したとこ
ろ、フリッカは確認されなかった。
Thus, the reference voltages Vra and Vr for compensating for the difference between the DC voltage level shifts of A and B
b was set. When the reference voltage was made uniform, flicker was observed. However, when the reference voltage was set in this manner, no flicker was observed.

【0049】基準電圧を複数単位に分割する際には、こ
のように大きく特性の異なる領域には別々の基準電圧を
与える。同一の基準電圧を与える領域内での薄膜トラン
ジスタの特性のばらつきは表示品位を低下させない範囲
である。
When the reference voltage is divided into a plurality of units, different reference voltages are applied to the regions having greatly different characteristics. The variation in the characteristics of the thin film transistor within the region where the same reference voltage is applied is within a range where the display quality is not deteriorated.

【0050】基準電圧の設定は、モジュール化した段階
で表示品位を確認したうえで行えるから、検査工程時間
の増加にはならない。また、基準電位線を分割する場合
は、走査配線と同時形成できるから、工程数の増加には
ならない。
The setting of the reference voltage can be performed after confirming the display quality at the stage of modularization, so that the inspection process time does not increase. In the case where the reference potential line is divided, it can be formed simultaneously with the scanning wiring, so that the number of steps does not increase.

【0051】なお、本実施例では、簡単のためフレーム
反転において同一のパターン表示の場合において説明し
たが、これに限定されるものではなく、ライン反転駆動
や、一般的な表示パターン駆動についても適用可能な補
償法である。
In this embodiment, the same pattern is displayed in frame inversion for simplicity. However, the present invention is not limited to this, and is applicable to line inversion driving and general display pattern driving. This is a possible compensation method.

【0052】[0052]

【発明の効果】以上説明したように、本発明の液晶表示
装置においては、基準電位線が複数単位に束ねられ、該
単位にはそれぞれ任意の電位が与えられるようにするこ
とによって、走査配線と信号配線とが別々の基板上に設
けられていることによる歩留の向上に加え、大画面の液
晶表示装置であっても、薄膜トランジスタのゲートオン
オフ切り換えによる液晶層の直流電圧レベルシフトを画
面全体において大きくばらつかせることがなく、表示品
位の低下のない液晶表示装置を実現できる。
As described above, in the liquid crystal display device of the present invention, the reference potential lines are bundled into a plurality of units, and each unit is provided with an arbitrary potential, so that the scanning lines and the scanning lines are connected. In addition to improving the yield due to the signal wiring and being provided on separate substrates, even in a large-screen liquid crystal display device, the DC voltage level shift of the liquid crystal layer due to the gate on / off switching of the thin film transistor is applied to the entire screen. It is possible to realize a liquid crystal display device that does not greatly vary and does not lower display quality.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の液晶表示装置を示す概略図である。FIG. 1 is a schematic view showing a liquid crystal display device of the present invention.

【図2】本発明において、二種類の異なる基準電圧の入
力を示す図である。
FIG. 2 is a diagram showing input of two different reference voltages in the present invention.

【図3】ガラス基板におけるゲート絶縁膜の膜厚のばら
つきを示す図である。
FIG. 3 is a diagram showing a variation in thickness of a gate insulating film in a glass substrate.

【図4】ガラス基板1枚からパネルを四枚取る様子を示
す図である。
FIG. 4 is a diagram showing a state where four panels are taken from one glass substrate.

【図5】四枚取ったパネルのうちの一枚を示す図であ
る。
FIG. 5 is a diagram showing one of the four panels.

【図6】本発明の画素を示す等価回路図である。FIG. 6 is an equivalent circuit diagram showing a pixel of the present invention.

【図7】従来のアクティブマトリクス型液晶表示装置の
等価回路図である。
FIG. 7 is an equivalent circuit diagram of a conventional active matrix type liquid crystal display device.

【符号の説明】[Explanation of symbols]

1 薄膜トランジスタ 2 液晶層 3 走査配線 4 信号配線 5 基準電位線 6 画素電極 7 ガラス基板 8 ゲート絶縁膜の膜厚が厚い箇所(ガラス基板で
は周辺部) 9 ゲート絶縁膜の膜厚が薄い箇所(ガラス基板で
は中心部)
REFERENCE SIGNS LIST 1 thin film transistor 2 liquid crystal layer 3 scanning wiring 4 signal wiring 5 reference potential line 6 pixel electrode 7 glass substrate 8 thick gate insulating film (peripheral part in glass substrate) 9 thin gate insulating film (glass) (The center of the board)

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 絶縁基板上に走査配線と基準電位線が形
成され、該絶縁基板上に形成された薄膜トランジスタの
ゲート電極は該走査配線に接続され、他の二つの電極の
一方は基準電位線に接続され、他の二つの電極の他方は
画素電極に接続され、該絶縁基板と対向する基板上に走
査配線と交差するように信号配線が形成され、該信号配
線は液晶を介して該画素電極と容量結合している液晶表
示装置において、該基準電位線が複数単位に束ねられた
ことを特徴とする液晶表示装置。
1. A scanning wiring and a reference potential line are formed on an insulating substrate, a gate electrode of a thin film transistor formed on the insulating substrate is connected to the scanning wiring, and one of the other two electrodes is a reference potential line. And the other of the other two electrodes is connected to a pixel electrode, and a signal wiring is formed on a substrate facing the insulating substrate so as to intersect with the scanning wiring. The signal wiring is connected to the pixel via a liquid crystal. A liquid crystal display device capacitively coupled to an electrode, wherein the reference potential lines are bundled in a plurality of units.
【請求項2】 絶縁基板上に走査配線と基準電位線が形
成され、該絶縁基板上に形成された薄膜トランジスタの
ゲート電極は該走査配線に接続され、他の二つの電極の
一方は基準電位線に接続され、他の二つの電極の他方は
画素電極に接続され、該絶縁基板と対向する基板上に走
査配線と交差するように信号配線が形成され、該信号配
線は液晶を介して該画素電極と容量結合している液晶表
示装置の駆動方法において、該基準電位線が束ねられた
該複数単位にはそれぞれ任意の電位を与えることを特徴
とする液晶表示装置の駆動方法。
2. A scanning wiring and a reference potential line are formed on an insulating substrate, a gate electrode of a thin film transistor formed on the insulating substrate is connected to the scanning wiring, and one of the other two electrodes is a reference potential line. And the other of the other two electrodes is connected to a pixel electrode, and a signal wiring is formed on a substrate facing the insulating substrate so as to intersect with the scanning wiring. The signal wiring is connected to the pixel via a liquid crystal. A method for driving a liquid crystal display device capacitively coupled to an electrode, wherein an arbitrary potential is applied to each of the plurality of units in which the reference potential lines are bundled.
JP14145497A 1997-05-30 1997-05-30 Liquid crystal display device and its driving method Pending JPH10333646A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14145497A JPH10333646A (en) 1997-05-30 1997-05-30 Liquid crystal display device and its driving method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14145497A JPH10333646A (en) 1997-05-30 1997-05-30 Liquid crystal display device and its driving method

Publications (1)

Publication Number Publication Date
JPH10333646A true JPH10333646A (en) 1998-12-18

Family

ID=15292291

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14145497A Pending JPH10333646A (en) 1997-05-30 1997-05-30 Liquid crystal display device and its driving method

Country Status (1)

Country Link
JP (1) JPH10333646A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6115099A (en) * 1998-06-12 2000-09-05 Sharp Kabushiki Kaisha Liquid crystal display device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6115099A (en) * 1998-06-12 2000-09-05 Sharp Kabushiki Kaisha Liquid crystal display device

Similar Documents

Publication Publication Date Title
KR101153528B1 (en) Active matrix substrate, display device and television receiver
US8421724B2 (en) Liquid crystal display device
JP4779075B2 (en) Display device with time domain multiple drive circuit
WO2007105700A1 (en) Active matrix substrate and display device using the same
JP2001075127A (en) Active matrix type liquid crystal display element and its manufacturing method
US20030043102A1 (en) Display device
US20120007843A1 (en) Tft substrate and liquid crystal display apparatus using the same
US7084842B2 (en) Apparatus and method for driving liquid crystal display device
JP4178977B2 (en) Display drive device and drive control method thereof, and active matrix liquid crystal display device and drive method thereof.
JP3054913B2 (en) Active matrix liquid crystal display
US6917407B2 (en) Liquid crystal display device and method of fabricating the same
JP3518851B2 (en) Driving method of active matrix substrate
TW200405242A (en) Image display element and image display device
US7391492B2 (en) Multi-domain LCD device and method of fabricating the same
JPH09243999A (en) Liquid crystal display device
US6670936B1 (en) Liquid crystal display
JPH10333646A (en) Liquid crystal display device and its driving method
JPH06138486A (en) Liquid crystal display device and its driving method
JPH06186530A (en) Active matrix liquid crystal panel and its driving method
JPH1184417A (en) Active matrix type display element and its driving method
KR19990074692A (en) Liquid crystal display
US7903185B2 (en) Pixel structure and exposure method thereof
JPH04280228A (en) Thin film field effect type transistor driving liquid crystal display element array and driving method thereof
CN114974157B (en) Display panel and display device
JP2000310792A (en) Liquid crystal display device