JPH10333182A - Liquid crystal display device - Google Patents

Liquid crystal display device

Info

Publication number
JPH10333182A
JPH10333182A JP14283997A JP14283997A JPH10333182A JP H10333182 A JPH10333182 A JP H10333182A JP 14283997 A JP14283997 A JP 14283997A JP 14283997 A JP14283997 A JP 14283997A JP H10333182 A JPH10333182 A JP H10333182A
Authority
JP
Japan
Prior art keywords
display
liquid crystal
substrate
pixel
dummy
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP14283997A
Other languages
Japanese (ja)
Other versions
JP3912850B2 (en
Inventor
Tetsuya Otomo
哲哉 大友
Hidetsugu Yamamoto
英嗣 山元
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP14283997A priority Critical patent/JP3912850B2/en
Publication of JPH10333182A publication Critical patent/JPH10333182A/en
Application granted granted Critical
Publication of JP3912850B2 publication Critical patent/JP3912850B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

PROBLEM TO BE SOLVED: To prevent a local decrease in the charge holding rate of liquid crystal which appears with driving hours owing to ionic impurities of a resticking orientation film foreign body based upon a rubbing type orienting process without increasing the area of a screen frame as to an orthogonal pixel array type liquid crystal display device. SOLUTION: The liquid crystal is charged between a couple of substrates. On the 1st substrate, gate wires 14 and source wires 13 are arranged crossing each other matrix, and at respective intersections of those gate wires 14 and source wires 13, display pixels 11 consisting of thin film transistors where pixel electrodes 19 are connected are arrayed orthogonally. On the 2nd substrate, a counter electrode formed of a transparent conductive film is arranged. Here, a non-display dummy pixel pattern 20 which is shifted in pixel array pitch from the display pixels 11 is arranged by at least one row or column adjacently to the display pixels 11 on the 1st substrate in the row or column direction.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は液晶表示装置に関
し、特に、非線形素子を用いて液晶を駆動する、いわゆ
るアクティブマトリクス方式の液晶表示装置であって、
その薄膜トランジスタアレイ基板の構造に特徴を有する
液晶表示装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal display device, and more particularly to a so-called active matrix type liquid crystal display device for driving liquid crystal using a non-linear element.
The present invention relates to a liquid crystal display device characterized by the structure of the thin film transistor array substrate.

【0002】[0002]

【従来の技術】近年、微細加工技術、材料技術、および
高密度実装技術などの進歩と、マルチメディア機器の急
速な普及とにもとづき、幅広い画面サイズで、またA
V、OA、車載、情報通信と様々な用途において、液晶
表示装置の占める割合は急速に拡大している。液晶表示
装置は、CRTにかわるキーデバイスとして、エレクト
ロニクス業界全体の注目を集めている。そのような中、
液晶表示装置に特有の薄型かつ軽量である利点をさらに
進化させ、CRTでは実現困難であった商品領域(例え
ばA4、B5サイズのノートパソコンからサブノートパ
ソコン、DIN規格対応のカーナビゲーションシステ
ム、モニター一体型ビデオムービー、ペン入力型携帯情
報端末など)に、さらなる展開を見せている。
2. Description of the Related Art In recent years, based on advances in fine processing technology, material technology, high-density packaging technology, and the rapid spread of multimedia equipment, a wide range of screen sizes and A
In various applications such as V, OA, in-vehicle, and information communication, the ratio occupied by the liquid crystal display device is rapidly expanding. Liquid crystal display devices have attracted attention in the electronics industry as a key device replacing CRTs. Under such circumstances,
By further evolving the advantages of the thin and light weight characteristic of liquid crystal display devices, product areas (for example, from A4 and B5 size notebook computers to sub-notebook computers, DIN standard compliant car navigation systems, monitors Body video movies, pen-type personal digital assistants, etc.).

【0003】この液晶表示装置の分野では、特に、機器
のサイズに対して、いかにして大きな画面が得られるか
という技術の開発が、言いかえれば表示に寄与しない周
辺領域を小さくする狭額縁技術の開発が、急務となって
いる。
In the field of the liquid crystal display device, in particular, the development of a technique of how to obtain a large screen with respect to the size of the device has been developed. Is urgently needed.

【0004】まず、従来のアクティブマトリクス方式の
液晶表示装置の薄膜トランジスタアレイ基板の概略につ
いて、図を用いて説明する。図3はその概略図を示す。
ここで、1はマザーガラス基板、2は液晶表示装置とし
て必要な薄膜トランジスタアレイ基板の有効領域であ
り、ここでは2パネル分の有効領域を配置した複数面取
りの場合を示している。3a、3bはそれぞれ1パネル
分の単位有効領域で、チップと呼ぶことにする。4はマ
ザーガラス基板1の製造工程内での搬送や認識パターン
形成などに必要な領域で、マザーガラス額縁と呼ぶこと
にする。
First, an outline of a thin film transistor array substrate of a conventional active matrix type liquid crystal display device will be described with reference to the drawings. FIG. 3 shows a schematic diagram thereof.
Here, 1 is a mother glass substrate, and 2 is an effective area of a thin film transistor array substrate necessary for a liquid crystal display device. Here, a case of multiple chamfering in which effective areas for two panels are arranged is shown. Reference numerals 3a and 3b denote unit effective areas for one panel, respectively, and will be referred to as chips. Reference numeral 4 denotes a region required for transporting the mother glass substrate 1 in a manufacturing process, forming a recognition pattern, and the like, and is referred to as a mother glass frame.

【0005】薄膜トランジスタアレイ基板の有効領域2
の内側の中心部には、液晶をスイッチングするアクティ
ブ素子である薄膜トランジスタをマトリクス配置した表
示液晶セル領域5が配置されている。そして表示液晶セ
ル領域5の周囲には、駆動ドライバーの実装領域6と、
対向基板を貼り付けて液晶材料を表示液晶セル領域5に
封入固定させるためのシール領域7と、表示液晶セル領
域5とシール領域7とに挟まれた非表示液晶セル領域8
とが設けられている。非表示液晶セル領域8は、製造上
のばらつきでシール領域7の位置にずれが生じても、表
示画面領域5にシール領域7が重なって表示不良となる
ことを防止するために存在する余裕領域である。また9
は、シール領域7と非表示液晶セル領域5とを合わせた
領域で、ここでは画面額縁と呼ぶことにする。10は、
表示液晶セル領域5と非表示液晶セル領域8とを合わせ
た領域で、ここでは液晶セル領域と呼ぶことにする。
Effective area 2 of thin film transistor array substrate
A display liquid crystal cell region 5 in which thin film transistors, which are active elements for switching liquid crystal, are arranged in a matrix is disposed in a central portion on the inside. Around the display liquid crystal cell area 5, a mounting area 6 for the driving driver is provided.
A seal region 7 for attaching a counter substrate and enclosing and fixing a liquid crystal material in a display liquid crystal cell region 5, and a non-display liquid crystal cell region 8 sandwiched between the display liquid crystal cell region 5 and the seal region 7.
Are provided. The non-display liquid crystal cell area 8 has a margin area for preventing the seal area 7 from overlapping with the display screen area 5 and causing display failure even if the position of the seal area 7 is shifted due to manufacturing variations. It is. 9
Is an area in which the seal area 7 and the non-display liquid crystal cell area 5 are combined, and is referred to as a screen frame here. 10 is
The combined area of the display liquid crystal cell region 5 and the non-display liquid crystal cell region 8 is referred to as a liquid crystal cell region here.

【0006】マザーガラス1を最大限有効に使うために
は、まず第一に、マザーガラス額縁4のサイズを最小に
する方法がある。しかし、これは製造設備の構造に制約
を受けるため、現在のところ一定以下のサイズは期待で
きない。またマザーガラス額縁4の大きさはチップ3
a、3bの面取り数にかかわらず一定の値をとるため、
面取り数が増加するほど1チップ当たりの影響が分散さ
れて、チップサイズへの影響はそれほど大きくない。
In order to use the mother glass 1 as effectively as possible, there is firstly a method of minimizing the size of the mother glass frame 4. However, since this is limited by the structure of the manufacturing equipment, a size below a certain level cannot be expected at present. The size of the mother glass frame 4 is chip 3
To take a constant value regardless of the number of chamfers a and 3b,
As the number of chamfers increases, the influence per chip is dispersed, and the influence on the chip size is not so large.

【0007】第二に、薄膜トランジスタアレイ基板の有
効領域2が一定だと考えた場合は、各面取り数における
最大チップサイズは自ずから決まってくるため、表示液
晶セル領域5を大きくするためには画面額縁9を小さく
するしか方法はない。また表示液晶セル領域5の大きさ
を固定して、多面取り数を最大にする場合においても、
画面額縁9を小さくすることで、チップ3a、3bの大
きさを最小に抑えるのが有効である。さらに、画面額縁
9の大きさは表示液晶セル領域5の大きさに制約を受け
ずほぼ一定であるため、面取り数が増加するほどその影
響は大である。
Second, if the effective area 2 of the thin film transistor array substrate is considered to be constant, the maximum chip size for each number of chamfers is determined by itself. The only way is to make 9 smaller. Further, even when the size of the display liquid crystal cell region 5 is fixed and the number of multi-panels is maximized,
It is effective to reduce the size of the chips 3a and 3b by reducing the size of the screen frame 9. Further, since the size of the screen frame 9 is substantially constant without being restricted by the size of the display liquid crystal cell region 5, the influence thereof increases as the number of chamfers increases.

【0008】そのため、通常は画面額縁9を最小にする
べく設計上の対処を行っている。図4は、図3における
画面額縁9の近傍を拡大して詳細を示したものである。
ここで、11は表示液晶セル領域5内にある表示有効画
素で、直交配列されている。12は非表示液晶セル領域
8にある非表示ダミー画素で、表示有効画素11を延長
する形で直交配列されている。13はソース信号配線、
14はゲート信号配線である。ここで非表示ダミー画素
12には、表示有効画素11と同様にソース信号配線1
3およびゲート信号配線14が接続され、表示有効画素
11と全く同様の駆動がなされる。すなわち非表示ダミ
ー画素12は、通常は表示有効画素11と全く同一の画
素パターンをそのまま繰り返して1行以上配置すること
が多い。このようにして非表示ダミー画素12を配置す
る理由はいくつかあるが、最大の理由は表示品質の信頼
性上の課題が存在するためである。
[0008] Therefore, design measures are usually taken to minimize the picture frame 9. FIG. 4 is an enlarged view of the vicinity of the screen frame 9 in FIG.
Here, reference numerals 11 denote display effective pixels in the display liquid crystal cell region 5, which are arranged orthogonally. Reference numeral 12 denotes non-display dummy pixels in the non-display liquid crystal cell region 8, which are arranged orthogonally so as to extend the display effective pixels 11. 13 is a source signal wiring,
14 is a gate signal wiring. Here, the non-display dummy pixel 12 has the source signal line 1 in the same manner as the display effective pixel 11.
3 and the gate signal wiring 14 are connected, and the same driving as that of the display effective pixel 11 is performed. That is, the non-display dummy pixels 12 are usually arranged in one or more rows by repeating the same pixel pattern as the display effective pixels 11 as it is. Although there are several reasons for arranging the non-display dummy pixels 12 in this manner, the biggest reason is that there is a problem in reliability of display quality.

【0009】表示品質の信頼性上の課題とは次のような
ものである。通常、液晶分子を所定の方向に配列させる
ために行う配向処理は、レーヨン、ナイロンなどの繊維
からなる布を用いて、一定荷重下にて基板上の配向膜
(ポリイミド系樹脂)を一定方向に擦るラビング法によ
って行う。しかし、そのときに、摩擦によって基板から
削り取られて布に付着した配向膜が、異物として基板上
に少なからず再付着しており、明らかに基板の段差形状
の変化が大きいほどその付着量が多い傾向がある。つま
り、画素を配置した領域と配線領域との境目に集中して
再付着する。再付着した配向膜異物は、ラビング時の摩
擦熱と空気中の水分とでイミド結合が破壊されており、
カルボン酸がイオンとして分離され易い状態にある。こ
れらは、イオン性不純物として、時間とともに液晶中に
拡散していく。このイオン性不純物は、液晶の電圧保持
率を劣化させるが、液晶中に均一に拡散した状態では画
像表示上の輝度むらとは認識されず、大きな問題とはな
らない。
The problems in reliability of display quality are as follows. Usually, the alignment treatment for aligning the liquid crystal molecules in a predetermined direction is performed by using a cloth made of fiber such as rayon or nylon under a certain load to align the alignment film (polyimide resin) on the substrate in a certain direction. This is performed by a rubbing method of rubbing. However, at that time, the alignment film that has been scraped off from the substrate by friction and adhered to the cloth has re-attached to the substrate as a foreign substance, and the amount of the adhesion is obviously larger as the change in the step shape of the substrate is larger. Tend. In other words, the re-adhesion concentrates on the boundary between the area where the pixels are arranged and the wiring area. The imide bond of the alignment film foreign matter that has re-attached is broken by frictional heat during rubbing and moisture in the air,
The carboxylic acid is in a state easily separated as an ion. These diffuse into the liquid crystal over time as ionic impurities. These ionic impurities degrade the voltage holding ratio of the liquid crystal, but when they are uniformly diffused in the liquid crystal, they are not recognized as luminance unevenness in image display, and do not cause a serious problem.

【0010】しかしながら、先に述べたように再付着異
物の分布は当初より画面周辺に集中しており、均一な拡
散は不可能である。さらに、それらの不純物はイオン性
を持っているため、駆動時間の経過とともに液晶セル中
を移動する性質をもっており、特にDC成分を多く持つ
ゲート信号に大きく影響される。すなわちゲートの走査
方向に依存した一定方向にイオン性不純物が移動し、集
中して存在する領域が形成されることになる。この領域
に集中したイオン性不純物によって、局部的な電荷保持
率の低下が起こり、画像表示上の輝度むらとして観察さ
れることになるわけである。
However, as described above, the distribution of the reattached foreign matter is concentrated around the screen from the beginning, and uniform diffusion is impossible. Further, since these impurities have ionicity, they have a property of moving in the liquid crystal cell as the drive time elapses, and are greatly affected by a gate signal having many DC components. In other words, the ionic impurities move in a certain direction depending on the gate scanning direction, and a region where the ionic impurities are concentrated exists. The ionic impurities concentrated in this region cause a local decrease in the charge retention rate, which is observed as uneven brightness on the image display.

【0011】よって、この表示品質の信頼性上の課題で
ある輝度むらを防止するためには、正規駆動する非表示
ダミー画素12を非表示液晶セル領域8に配置すること
で、イオン性不純物の発生源となるラビング異物の再付
着領域を表示液晶セル領域5から遠ざけることと、ゲー
トの走査によって移動したイオン性不純物が最終的に集
中する領域を非表示液晶セル領域8の非表示ダミー画素
12のゲート電極付近にとどめることとが、有効な手段
となっている。
Therefore, in order to prevent luminance unevenness, which is a problem in the reliability of display quality, the non-display dummy pixel 12 which is normally driven is arranged in the non-display liquid crystal cell region 8 so that the ionic impurities can be prevented. The area where the rubbing foreign matter as a source is reattached is kept away from the display liquid crystal cell area 5, and the area where the ionic impurities moved by the scanning of the gate are finally concentrated is the non-display dummy pixel 12 in the non-display liquid crystal cell area 8. To be located near the gate electrode is an effective means.

【0012】[0012]

【発明が解決しようとする課題】しかしながら上記の従
来の構造では、同一画面サイズ下でのチップ3a、3b
の面積の縮小化や、多面取り数増のための画面額縁9の
サイズの最小最適化を試みた場合に、シール領域7は信
頼性の観点から一定の幅以下にはできないため、非表示
液晶セル領域8を切り詰めて縮小するのが一つの方法で
ある。この非表示液晶セル領域8を縮小するために、従
来の技術では、非表示ダミー画素12の配置列数を切り
つめて、最低限の1行または1列だけしか配置できない
場合が多くなっている。
However, in the above conventional structure, the chips 3a, 3b under the same screen size are not used.
When trying to minimize the area of the screen frame 9 or to minimize the size of the picture frame 9 to increase the number of multi-panels, the sealing area 7 cannot be reduced to a certain width or less from the viewpoint of reliability. One method is to cut and reduce the cell area 8. In order to reduce the non-display liquid crystal cell region 8, in the conventional technique, the number of columns in which the non-display dummy pixels 12 are arranged is reduced, and in many cases, only a minimum of one row or one column can be arranged.

【0013】なぜならば、非表示ダミー画素12の配置
行数または列数を減らさずに非表示液晶セル領域8を縮
小すると、シール領域7の製造上の寸法ばらつきを考慮
した場合には、ワーストケースにはシール領域7が非表
示ダミー画素12に重なってしまい、重なった部分は液
晶自体が存在できないため、従来の技術で述べた、非表
示ダミー画素12の持っているイオン性不純物の捕獲電
極としての機能を失ってしまい、画像表示上の輝度むら
発生を防止できなくなるからである。さらに、通常はシ
ール領域7におけるアクティブ基板側との接触面はほぼ
均一にソース信号配線13またはゲート信号配線14で
あったものが、一部が段差および表面状態の異なる非表
示ダミー画素12との接触になるため、密着性の低下に
よるシール性の問題や、段差不均一による液晶セルのギ
ャップむらの問題の一因となる危険性をはらんでいるか
らである。
This is because, if the non-display liquid crystal cell region 8 is reduced without reducing the number of rows or columns in which the non-display dummy pixels 12 are arranged, the worst case is taken into account when manufacturing variations in the size of the seal region 7 are taken into consideration. Since the seal region 7 overlaps the non-display dummy pixel 12 and the liquid crystal itself cannot exist in the overlapped portion, the seal region 7 serves as the ionic impurity capture electrode of the non-display dummy pixel 12 described in the related art. Is lost, and it becomes impossible to prevent the occurrence of uneven brightness on the image display. Further, normally, the contact surface of the seal region 7 with the active substrate side is almost uniformly the source signal line 13 or the gate signal line 14, but a part of the contact region with the non-display dummy pixel 12 having a different level and a different surface state. This is because the contact may cause a problem of a sealing property due to a decrease in adhesion and a cause of a problem of uneven gap of a liquid crystal cell due to uneven steps.

【0014】しかしながら、たとえ最低限の1行または
1列の非表示ダミー画素12を配置できたとしても、非
表示ダミー画素12を表示有効画素11の延長部分で直
交配列させた場合は、ソース信号配線13とゲート信号
配線14との配置がほぼ直線的になるため、基板の凹凸
が単調になる。つまり摩擦係数が小さくなり、ラビング
布に付着した汚染物質を非表示ダミー画素12の領域で
捕獲しきれずに、残った汚染物質が表示有効画素11の
領域に持ち出される形で付着してしまうことがある。
However, even if a minimum of one row or one column of the non-display dummy pixels 12 can be arranged, if the non-display dummy pixels 12 are arranged orthogonally to the extension of the display effective pixels 11, the source signal Since the arrangement of the wiring 13 and the gate signal wiring 14 becomes substantially linear, the unevenness of the substrate becomes monotonous. That is, the coefficient of friction is reduced, and contaminants adhering to the rubbing cloth cannot be completely captured in the area of the non-display dummy pixels 12, and the remaining contaminants adhere to the area of the display effective pixels 11. is there.

【0015】本発明は上記従来の課題を解決するため、
液晶表示装置の薄膜トランジスタアレイ基板の有効な構
造を提供することを目的とする。
The present invention has been made to solve the above-mentioned conventional problems.
An object of the present invention is to provide an effective structure of a thin film transistor array substrate of a liquid crystal display device.

【0016】[0016]

【課題を解決するための手段】上記の課題を解決するた
めに、本発明の液晶表示装置は、直交配列された表示画
素に隣接して、この表示画素に対し画素配列ピッチを行
方向または列方向にずらせた非表示ダミー画素パターン
を少なくとも1行または1列配置したものである。
In order to solve the above-mentioned problems, a liquid crystal display device according to the present invention is arranged so that a pixel array pitch is adjacent to a display pixel arranged in an orthogonal direction, and a pixel arrangement pitch of the display pixel is set in a row direction or a column direction. A non-display dummy pixel pattern shifted in the direction is arranged in at least one row or one column.

【0017】これによれば、表示画素に対し画素配列ピ
ッチを行方向または列方向にずらせた非表示ダミー画素
パターンを配置したため、ラビング布に対する非表示ダ
ミー画素の領域の摩擦係数を大きくすることができる。
このため、画面額縁が小さいために非表示液晶セル領域
を大きく確保できない場合においても、狭い領域で、従
来の数行分または数列分の非表示ダミー画素と同等の作
用をする非表示ダミー画素パターンを配置できる。した
がって、たとえラビング布からの再付着汚染があった場
合にも、それらを非表示液晶セル領域内にとどめること
ができ、よって均一で良好な画像表示特性を得ることが
できる。
According to this, since the non-display dummy pixel pattern in which the pixel arrangement pitch is shifted in the row direction or the column direction with respect to the display pixel is arranged, it is possible to increase the friction coefficient of the non-display dummy pixel region with respect to the rubbing cloth. it can.
For this reason, even when a large non-display liquid crystal cell area cannot be secured due to a small screen frame, a non-display dummy pixel pattern that operates in the narrow area equivalently to the conventional non-display dummy pixels for several rows or columns. Can be arranged. Therefore, even if there is reattachment contamination from the rubbing cloth, they can be kept in the non-display liquid crystal cell region, and uniform and good image display characteristics can be obtained.

【0018】[0018]

【発明の実施の形態】請求項1に記載の発明は、一対の
基板間に液晶を充填し、第一の基板上には、マトリクス
状に交差させた複数本のゲート配線およびソース配線を
配置するとともに、前記ゲート配線とソース配線との各
交差部に、画素電極を接続した薄膜トランジスタからな
る表示画素を直交配列して配置し、第二の基板上には、
透明導電性薄膜からなる対向電極を配置した液晶表示装
置において、前記第一の基板上の表示画素に行方向また
は列方向に隣接して、前記表示画素に対し画素配列ピッ
チをずらせた非表示ダミー画素パターンを少なくとも1
行または1列配置したものである。
According to the first aspect of the present invention, a liquid crystal is filled between a pair of substrates, and a plurality of gate wirings and source wirings crossing in a matrix are arranged on a first substrate. At the same time, at each intersection of the gate wiring and the source wiring, display pixels formed of thin film transistors connected to pixel electrodes are arranged in an orthogonal array, and on the second substrate,
In a liquid crystal display device in which a counter electrode made of a transparent conductive thin film is arranged, a non-display dummy adjacent to a display pixel on the first substrate in a row direction or a column direction and having a pixel arrangement pitch shifted from the display pixel. At least one pixel pattern
They are arranged in rows or one column.

【0019】これによれば、ラビング布に対する非表示
ダミー画素の領域の摩擦係数を大きくするという作用を
有する。
This has the effect of increasing the coefficient of friction of the area of the non-display dummy pixels with the rubbing cloth.

【0020】請求項2に記載の発明は、第一の基板の非
表示ダミー画素に合わせて、第二の基板のカラーフィル
ターの色パターンピッチをずらして配置したものであ
る。これによれば、ラビング布に対する、カラーフィル
ター側の非表示ダミー画素の領域の色パターンの摩擦係
数を大きくするという作用を有する。
According to a second aspect of the present invention, the color pattern pitch of the color filters of the second substrate is shifted in accordance with the non-display dummy pixels of the first substrate. This has the effect of increasing the friction coefficient of the color pattern in the non-display dummy pixel area on the color filter side with the rubbing cloth.

【0021】請求項3に記載の発明は、非表示ダミー画
素のずらし量が半画素ピッチであるようにしたものであ
る。これによれば、同様に、ラビング布に対する非表示
ダミー画素の領域の摩擦係数を大きくするという作用を
有する。
According to a third aspect of the present invention, the shift amount of the non-display dummy pixels is a half pixel pitch. According to this, similarly, there is an effect of increasing the friction coefficient of the non-display dummy pixel region with respect to the rubbing cloth.

【0022】以下、本発明の実施の形態について、図1
および図2を用いて説明する。 (実施の形態1)図1は本発明の実施の形態1による液
晶表示装置の薄膜トランジスタアレイ基板の画面額縁の
近傍の概略図である。なお、図1に示す実施の形態の液
晶表示装置は、基本的には図3に示した従来の液晶表示
装置と同じ構成であるので、同一構成部材には同一番号
を付して詳細な説明を省略する。
Hereinafter, an embodiment of the present invention will be described with reference to FIG.
This will be described with reference to FIG. (Embodiment 1) FIG. 1 is a schematic view showing the vicinity of a picture frame of a thin film transistor array substrate of a liquid crystal display device according to Embodiment 1 of the present invention. The liquid crystal display device of the embodiment shown in FIG. 1 has basically the same configuration as the conventional liquid crystal display device shown in FIG. Is omitted.

【0023】図1において、5は表示液晶セル領域、1
1は表示有効画素である。この表示有効画素11は、ソ
ース信号配線13に接続したソース電極15と、ゲート
信号配線14に接続したゲート電極16と、TFTの半
導体層17と、ドレイン電極18と、このドレイン電極
18に接続した画素電極19とで構成される。
In FIG. 1, reference numeral 5 denotes a display liquid crystal cell area;
1 is a display effective pixel. The display effective pixel 11 is connected to the source electrode 15 connected to the source signal wiring 13, the gate electrode 16 connected to the gate signal wiring 14, the semiconductor layer 17 of the TFT, the drain electrode 18, and the drain electrode 18. And a pixel electrode 19.

【0024】8は非表示液晶セル領域で、ここには、非
表示ダミー画素20が形成される。この非表示ダミー画
素20は、表示有効画素11と同様にソース信号配線1
3およびゲート信号配線14が接続されて、ダミーソー
ス電極21と、ダミーゲート電極22と、ダミー半導体
層23と、ダミードレイン電極24と、ダミー画素電極
25とを有する。また、この非表示ダミー画素20は、
表示有効画素11に対し、行方向に半画素ピッチずらし
た配置にしている。すなわち、この非表示ダミー画素2
0の部分では、ダミーソース電極21を接続したソース
信号配線13が屈曲した構成となっている。ここで、ダ
ミー画素電極25の駆動電位を表示有効画素11の画素
電極19の駆動電位と基本的に同一にするために、TF
Tサイズおよび容量などの大きさを、ダミーソース電極
21や、ダミーゲート電極22や、ダミー半導体層23
や、ダミードレイン電極24や、ダミー画素電極25の
設計パラメーターを最適化して調整している。
Reference numeral 8 denotes a non-display liquid crystal cell area, in which non-display dummy pixels 20 are formed. This non-display dummy pixel 20 is connected to the source signal line 1 like the display effective pixel 11.
3 and the gate signal wiring 14 are connected to each other, and include a dummy source electrode 21, a dummy gate electrode 22, a dummy semiconductor layer 23, a dummy drain electrode 24, and a dummy pixel electrode 25. The non-display dummy pixel 20
The arrangement is shifted from the display effective pixels 11 by a half pixel pitch in the row direction. That is, the non-display dummy pixel 2
In the portion of 0, the source signal wiring 13 connected to the dummy source electrode 21 is bent. Here, in order to make the drive potential of the dummy pixel electrode 25 basically the same as the drive potential of the pixel electrode 19 of the display effective pixel 11, TF
The size such as the T size and the capacitance is changed by the dummy source electrode 21, the dummy gate electrode 22, the dummy semiconductor layer 23, or the like.
Also, the design parameters of the dummy drain electrode 24 and the dummy pixel electrode 25 are optimized and adjusted.

【0025】以上のように構成された実施の形態1の液
晶表示装置では、非表示液晶セル領域8が狭く非表示ダ
ミー画素20の配置行数が制限される場合においても、
非表示ダミー画素20の部分において、ダミーソース電
極21を接続したソース信号配線13が屈曲しており、
この部分で摩擦係数が急激に変化するため、ラビング布
から再付着する汚染物質が、この部分、すなわち表示有
効画素11の領域外で捕獲されることになる。よって、
最小限のダミー領域で済み、シール領域7と非表示ダミ
ー画素20の間の距離を縮めることなしに、非表示ダミ
ー画素を配置しない場合や、直交配列の非表示ダミー画
素を配置した場合に発生する表示特性上の不良を防止で
きる。
In the liquid crystal display device of the first embodiment configured as described above, even when the non-display liquid crystal cell region 8 is narrow and the number of arranged rows of the non-display dummy pixels 20 is limited,
In the portion of the non-display dummy pixel 20, the source signal line 13 connected to the dummy source electrode 21 is bent,
Since the friction coefficient changes abruptly in this portion, contaminants re-adhering from the rubbing cloth are captured in this portion, that is, outside the area of the display effective pixel 11. Therefore,
A minimum dummy area is required. This occurs when no non-display dummy pixels are arranged or when non-display dummy pixels are arranged in an orthogonal array without reducing the distance between the seal area 7 and the non-display dummy pixels 20. Display characteristics can be prevented.

【0026】なお以上においては、非表示ダミー画素2
0の配置を、行方向つまりゲート本数を増やす方向にず
らせる例を説明したが、列方向、つまりソース本数を増
やす方向にずらせる形態もあり得る。また、配置行数お
よびずらし量は必要に応じて自由に選択してもかまわな
い。
In the above description, the non-display dummy pixel 2
Although the example in which the arrangement of 0s is shifted in the row direction, that is, the direction in which the number of gates is increased has been described, there may be a form in which the arrangement of 0s is shifted in the column direction, that is, the direction in which the number of source lines is increased. Also, the number of rows and the amount of shift may be freely selected as needed.

【0027】(実施の形態2)図2は、本発明の実施の
形態2による液晶表示装置における、カラーフィルター
基板の画面額縁の近傍の概略図である。なお、この実施
の形態では、薄膜トランジスタアレイ基板側の非表示ダ
ミー画素が、半画素ピッチずらしで2列配置されている
ものについて説明する。
(Embodiment 2) FIG. 2 is a schematic view showing the vicinity of a picture frame of a color filter substrate in a liquid crystal display device according to Embodiment 2 of the present invention. In this embodiment, a case will be described in which non-display dummy pixels on the thin film transistor array substrate side are arranged in two rows with a half pixel pitch shift.

【0028】この図2において、27は表示色パターン
であり、RGBがストライプ状に配列されるとともに、
それに対応してブラックマトリクス28が開口されてい
る。29は非表示ダミー色パターンであり、各行毎に半
画素ピッチずらして配置されて、RGBがデルタ状に配
列されている。この非表示ダミー色パターン29では、
当然、ダミーなのでブラックマトリクス28は開口され
ていない。
In FIG. 2, reference numeral 27 denotes a display color pattern, in which RGB are arranged in stripes.
A black matrix 28 is opened correspondingly. Reference numeral 29 denotes a non-display dummy color pattern, which is arranged at a half pixel pitch for each row, and RGB is arranged in a delta shape. In this non-display dummy color pattern 29,
Naturally, since it is a dummy, the black matrix 28 is not opened.

【0029】以上のように構成された実施の形態2の液
晶表示装置では、薄膜トランジスタアレイ基板の非表示
ダミー画素に対応する形で、カラーフィルター基板側の
非表示ダミー色パターン29が配置されるため、カラー
フィルター基板側のラビング時に再付着する汚染物質を
非表示領域に捕獲することができると同時に、非表示ダ
ミー画素領域の画素電極部の液晶セルギャップが表示領
域と同等に保たれることで、液晶の駆動電圧と負荷容量
が正規のものとなり、液晶にDCオフセットが不正規に
かかることを防止でき、液晶の電荷保持率の低下を緩和
できる。
In the liquid crystal display device of the second embodiment configured as described above, the non-display dummy color pattern 29 on the color filter substrate side is arranged so as to correspond to the non-display dummy pixels of the thin film transistor array substrate. By contaminants re-adhering during rubbing on the color filter substrate side can be captured in the non-display area, and at the same time, the liquid crystal cell gap of the pixel electrode portion of the non-display dummy pixel area is kept equal to the display area. In addition, the drive voltage and the load capacity of the liquid crystal become normal, so that the DC offset can be prevented from being improperly applied to the liquid crystal, and the decrease in the charge retention of the liquid crystal can be reduced.

【0030】[0030]

【発明の効果】以上のように本発明によれば、表示画素
に対し画素配列ピッチを行方向または列方向にずらせた
非表示ダミー画素パターンを配置したため、ラビング方
式の配向処理の際に、ラビング布に対する非表示ダミー
画素の領域の摩擦係数を大きくすることができる。した
がって、ラビングの際の再付着配向膜異物によるイオン
性不純物を表示画素領域外に留めることができ、このイ
オン性不純物に起因して駆動時間の経過とともに現れる
局部的な液晶の電荷保持率の低下つまり表示ムラを、画
面額縁領域の増加なしに実現することが可能になる。こ
のため、コンパクト・大画面・高生産性・高品質・高歩
留まりを同時に実現する極めて有用な、アクティブマト
リクス方式の液晶表示装置の薄膜トランジスタアレイ基
板を提供することができ、その実用的効果は大きい。
As described above, according to the present invention, the non-display dummy pixel pattern in which the pixel arrangement pitch is shifted in the row direction or the column direction with respect to the display pixels is arranged. The coefficient of friction in the non-display dummy pixel region with respect to the cloth can be increased. Therefore, the ionic impurities due to the foreign substance adhered to the alignment film during the rubbing can be kept outside the display pixel region, and the local decrease in the charge retention of the liquid crystal, which appears with the lapse of the driving time due to the ionic impurities, can be caused. That is, display unevenness can be realized without increasing the screen frame area. For this reason, it is possible to provide an extremely useful thin film transistor array substrate of an active matrix type liquid crystal display device which simultaneously realizes compactness, large screen, high productivity, high quality, and high yield, and has a large practical effect.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の実施の形態1による液晶表示装置の薄
膜トランジスタアレイ基板の画面額縁の近傍の概略図で
ある。
FIG. 1 is a schematic diagram of a vicinity of a picture frame of a thin film transistor array substrate of a liquid crystal display device according to a first embodiment of the present invention.

【図2】本発明の実施の形態2による液晶表示装置のカ
ラーフィルター基板のチップ額縁の近傍の概略図であ
る。
FIG. 2 is a schematic diagram of a vicinity of a chip frame of a color filter substrate of a liquid crystal display device according to a second embodiment of the present invention.

【図3】従来のアクティブマトリクス方式の液晶表示装
置の薄膜トランジスタアレイ基板の概略図である。
FIG. 3 is a schematic view of a thin film transistor array substrate of a conventional active matrix type liquid crystal display device.

【図4】図3の液晶表示装置の薄膜トランジスタ基板の
画面額縁の近傍の概略図である。
FIG. 4 is a schematic view of a vicinity of a screen frame of a thin film transistor substrate of the liquid crystal display device of FIG.

【符号の説明】[Explanation of symbols]

5 表示液晶セル領域 8 非表示液晶セル領域 11 表示有効画素 13 ソース信号配線 14 ゲート信号配線 19 画素電極 20 非表示ダミー画素 Reference Signs List 5 display liquid crystal cell area 8 non-display liquid crystal cell area 11 display effective pixel 13 source signal wiring 14 gate signal wiring 19 pixel electrode 20 non-display dummy pixel

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 一対の基板間に液晶を充填し、第一の基
板上には、マトリクス状に交差させた複数本のゲート配
線およびソース配線を配置するとともに、前記ゲート配
線とソース配線との各交差部に、画素電極を接続した薄
膜トランジスタからなる表示画素を直交配列して配置
し、第二の基板上には、透明導電性薄膜からなる対向電
極を配置した液晶表示装置において、前記第一の基板上
の表示画素に行方向または列方向に隣接して、前記表示
画素に対し画素配列ピッチをずらせた非表示ダミー画素
パターンを少なくとも1行または1列配置したことを特
徴とする液晶表示装置。
1. A liquid crystal is filled between a pair of substrates, a plurality of gate wirings and source wirings intersecting in a matrix are arranged on a first substrate, and a plurality of gate wirings and source wirings are arranged on the first substrate. A liquid crystal display device in which display pixels each formed of a thin film transistor connected to a pixel electrode are arranged in an orthogonal array at each intersection, and a counter electrode formed of a transparent conductive thin film is disposed on a second substrate. A non-display dummy pixel pattern having a pixel arrangement pitch shifted from that of the display pixels in at least one row or one column adjacent to the display pixels on the substrate in the row direction or the column direction. .
【請求項2】 第一の基板の非表示ダミー画素に合わせ
て、第二の基板のカラーフィルターの色パターンピッチ
をずらせて配置したことを特徴とする請求項1記載の液
晶表示装置。
2. The liquid crystal display device according to claim 1, wherein the color pattern pitch of the color filter on the second substrate is shifted in accordance with the non-display dummy pixels on the first substrate.
【請求項3】 非表示ダミー画素のずらし量が半画素ピ
ッチであることを特徴とする請求項1または2記載の液
晶表示装置。
3. The liquid crystal display device according to claim 1, wherein the shift amount of the non-display dummy pixels is a half pixel pitch.
JP14283997A 1997-06-02 1997-06-02 Liquid crystal display Expired - Fee Related JP3912850B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14283997A JP3912850B2 (en) 1997-06-02 1997-06-02 Liquid crystal display

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14283997A JP3912850B2 (en) 1997-06-02 1997-06-02 Liquid crystal display

Publications (2)

Publication Number Publication Date
JPH10333182A true JPH10333182A (en) 1998-12-18
JP3912850B2 JP3912850B2 (en) 2007-05-09

Family

ID=15324820

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14283997A Expired - Fee Related JP3912850B2 (en) 1997-06-02 1997-06-02 Liquid crystal display

Country Status (1)

Country Link
JP (1) JP3912850B2 (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100606962B1 (en) * 2000-12-23 2006-08-01 엘지.필립스 엘시디 주식회사 Liquid crystal display and manufacturing method of the same
US7098979B2 (en) 2003-02-04 2006-08-29 Seiko Epson Corporation Electro-optical device and electronic apparatus comprising convex and projected portions formed in the alignment film at the periphery of the image display area
KR100789310B1 (en) 2005-04-01 2007-12-28 미쓰비시덴키 가부시키가이샤 Mother substrate, liquid crystal display device and manufacturing method thereof
KR100878266B1 (en) * 2001-12-17 2009-01-13 삼성전자주식회사 Liquid crystal display
US8908117B2 (en) 2010-11-04 2014-12-09 Mitsubishi Electric Corporation Thin film transistor array substrate and liquid crystal display apparatus comprising a transparent conductive film pattern having a first type pattern and a second type pattern
US9653033B2 (en) 2014-07-02 2017-05-16 Japan Display Inc. Liquid crystal display device to mitigate dark corners

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100606962B1 (en) * 2000-12-23 2006-08-01 엘지.필립스 엘시디 주식회사 Liquid crystal display and manufacturing method of the same
KR100878266B1 (en) * 2001-12-17 2009-01-13 삼성전자주식회사 Liquid crystal display
US7098979B2 (en) 2003-02-04 2006-08-29 Seiko Epson Corporation Electro-optical device and electronic apparatus comprising convex and projected portions formed in the alignment film at the periphery of the image display area
KR100789310B1 (en) 2005-04-01 2007-12-28 미쓰비시덴키 가부시키가이샤 Mother substrate, liquid crystal display device and manufacturing method thereof
US8908117B2 (en) 2010-11-04 2014-12-09 Mitsubishi Electric Corporation Thin film transistor array substrate and liquid crystal display apparatus comprising a transparent conductive film pattern having a first type pattern and a second type pattern
US9653033B2 (en) 2014-07-02 2017-05-16 Japan Display Inc. Liquid crystal display device to mitigate dark corners

Also Published As

Publication number Publication date
JP3912850B2 (en) 2007-05-09

Similar Documents

Publication Publication Date Title
US8395744B2 (en) Display device including dummy pixel region
JP3027703B2 (en) Active matrix liquid crystal display
JP3014291B2 (en) Liquid crystal display panel, liquid crystal display device, and method of manufacturing liquid crystal display panel
US7456909B2 (en) Liquid crystal display device and manufacturing method thereof
US7847577B2 (en) Active matrix substrate, display device, and active matrix substrate inspecting method
US6914644B2 (en) Liquid crystal device
US20040218108A1 (en) Liquid crystal display panel
US5654731A (en) Shielded pixel structure for liquid crystal displays
KR100961268B1 (en) array substrate for liquid crystal display device
CN101414087B (en) Liquid crystal display device
US10847109B2 (en) Active matrix substrate and display panel
JPS6317432A (en) Plane display device
US20080143902A1 (en) Liquid crystal panel having common electrode connecting units in liquid crystal layer thereof
US20040105063A1 (en) In-plane switching mode liquid crystal display device and method for fabricating the same
JP3912850B2 (en) Liquid crystal display
US20030137629A1 (en) Display device
US20070222930A1 (en) Liquid crystal display device
JP4373119B2 (en) Wide viewing angle fast response liquid crystal display
US5923391A (en) Active matrix LCD device hang a light shielding layer with particular rubbing directions
JP3265687B2 (en) Liquid crystal display
JP2867455B2 (en) Active matrix type liquid crystal display panel
US6771239B1 (en) Method for manufacturing an active matrix substrate
KR20010015376A (en) Liquid crystal display device
JPH04324826A (en) Liquid crystal display device with built-in driver
JP3405432B2 (en) Liquid crystal display

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040602

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060726

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060801

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061002

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20061109

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070109

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070130

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20080711

A072 Dismissal of procedure

Free format text: JAPANESE INTERMEDIATE CODE: A072

Effective date: 20081028

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100209

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100209

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110209

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120209

Year of fee payment: 5

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120209

Year of fee payment: 5

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130209

Year of fee payment: 6

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130209

Year of fee payment: 6

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140209

Year of fee payment: 7

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees