JPH10320369A - 二値システムの学習方法 - Google Patents

二値システムの学習方法

Info

Publication number
JPH10320369A
JPH10320369A JP9320297A JP32029797A JPH10320369A JP H10320369 A JPH10320369 A JP H10320369A JP 9320297 A JP9320297 A JP 9320297A JP 32029797 A JP32029797 A JP 32029797A JP H10320369 A JPH10320369 A JP H10320369A
Authority
JP
Japan
Prior art keywords
layer
input
gate
pseudo
neuron
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9320297A
Other languages
English (en)
Inventor
Masa Tou
政 唐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SOUWA KENKYUSHO KK
Original Assignee
SOUWA KENKYUSHO KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SOUWA KENKYUSHO KK filed Critical SOUWA KENKYUSHO KK
Publication of JPH10320369A publication Critical patent/JPH10320369A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09B—EDUCATIONAL OR DEMONSTRATION APPLIANCES; APPLIANCES FOR TEACHING, OR COMMUNICATING WITH, THE BLIND, DEAF OR MUTE; MODELS; PLANETARIA; GLOBES; MAPS; DIAGRAMS
    • G09B7/00—Electrically-operated teaching apparatus or devices working with questions and answers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/06—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons
    • G06N3/063—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons using electronic means

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Biomedical Technology (AREA)
  • Biophysics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Evolutionary Computation (AREA)
  • General Health & Medical Sciences (AREA)
  • Molecular Biology (AREA)
  • Computing Systems (AREA)
  • Computational Linguistics (AREA)
  • Artificial Intelligence (AREA)
  • Mathematical Physics (AREA)
  • Data Mining & Analysis (AREA)
  • Neurology (AREA)
  • Business, Economics & Management (AREA)
  • Educational Administration (AREA)
  • Educational Technology (AREA)
  • Logic Circuits (AREA)
  • Image Analysis (AREA)
  • Electrically Operated Instructional Devices (AREA)
  • Feedback Control In General (AREA)
  • Character Discrimination (AREA)
  • Image Processing (AREA)

Abstract

(57)【要約】 【課題】 従来のニューラルネットワークに相当する回
路を簡単なゲート回路（論理回路）からなる接続回路で
構成すると共に、前記接続回路の接続状態を学習結果に
基づき更新し、以って、学習性を有するようにした新規
な二値システムによる学習可能な装置を提供することに
ある。 【解決手段】 エラー・バックプロパゲーションを用い
た学習可能な装置であって、複数の二値の入力データを
入力せしめる入力層と、複数のＡＮＤゲートからなるＡ
ＮＤ層と、前記ＡＮＤ層の出力を入力とするＯＲゲート
からなる出力層と、前記入力層とＡＮＤ層との間に設け
られた疑似ニューロンからなる接続回路とからなり、前
記入力層とＡＮＤ層との間の前記接続回路は以下の状態
で接続されることを特徴とする。 （１）入力層とＡＮＤ層とは直接接続される。 （２）入力層とＡＮＤ層とはインバータを介して接続さ
れる。 （３）ＡＮＤ層の入力には１が入力される。 （４）ＡＮＤ層の入力には０が入力される。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は学習可能な二値シス
テムに関する。
【０００２】
【従来の技術】従来より提供されているニューラルネッ
トワークとしては、ニューロンに入力される径路の重み
や、ニューロンの閾値を調整することで学習を行うよう
に構成していた。しかし、上記した重みの演算や閾値の
演算は、ハードウェアの加算器、乗算器が複雑で大型と
なり、しかも演算時間も長くなり、大規模なハードウェ
アの実現は困難であるとの欠点を有していた。
【０００３】
【発明が解決しようとする課題】本発明は、上記した点
に鑑みてなされたものであり、その目的とするところ
は、二値基本ゲートであるＡＮＤ，ＯＲ，ＮＯＴ，ＮＡ
ＮＤ，ＮＯＲ，ＥＸＯＲゲートによって構成される二値
組み合せ論理回路及び順序回路における二値組み合せ論
理回路において、各基本ゲート間の接続回路の接続状態
を調整することで二値システムに学習を可能にする方式
を提供することにある。
【０００４】
【課題を解決するための手段】第１の二値ゲートと第２
の二値ゲートとは、それぞれＯＲゲート、又は、ＡＮＤ
ゲート、又は、ＮＯＲゲート、又はＮＡＮＤゲート、又
は、ＥＸＯＲ（排他的論理和）ゲートのいずれかで構成
され、前記第１の二値ゲートと第２の二値ゲートとの間
の接続は、 （１）直接接続される （２）インバータを介して接続される （３）第２の二値ゲートには１が入力される （４）第２の二値ゲートには０が入力される の中からいずれかの接続が選択されることによって、学
習を行わせることを特徴とする。
【０００５】又、上記の接続状態をニューロンを用い
て、表現することを特徴とする。
【０００６】又、学習は疑似ニューロンの重み、閾値の
調整によって行う。
【０００７】又、ニューロンの重み（Ｗ）、閾値（θ）
の調整は次のように誤差関数（Ｅ）の最急降下方向に変
化させる。
【０００８】
【数１】
【０００９】又、上記の接続状態を準ポテンシャル・エ
ネルギーを用いて表現することを特徴とする。
【００１０】又、上記の接続状態の準ポテンシャル・エ
ネルギーは図表１に示すような高低順位を持つことを特
徴とする。
【００１１】又、学習は接続状態の準ポテンシャル・エ
ネルギーの調整によって行う。
【００１２】又、上記の接続状態の準ポテンシャル・エ
ネルギーの調整は図表２のように行う。
【００１３】又、前記の二値組み合せ論理回路は図３の
ように基本ゲートであるＡＮＤ，ＯＲ，ＮＯＴ，ＮＡＮ
Ｄ，ＮＯＲ，ＥＸＯＲ及び各ゲート間の接続で構成した
ことを特徴とする。
【００１４】又、前記の順序回路は図４のように組み合
せ回路と記憶回路及びその間の接続で構成され、組み合
せ論理回路は基本ゲートであるＡＮＤ，ＯＲ，ＮＯＴ，
ＮＡＮＤ，ＮＯＲ，ＥＸＯＲ及び各ゲート間の接続で構
成したことを特徴とする。
【００１５】又、前記の二値組み合せ論理回路は次のよ
うに構成することを特徴とする。即ち、入力層と接続層
とＡＮＤ層とＯＲ層とで構成したことを特徴とする（図
５）。又、入力層と接続層とＯＲ層とＡＮＤ層とで構成
したことを特徴とする（図６）。又、入力層と接続層と
中間ＮＡＮＤ層と出力ＮＡＮＤ層とで構成したことを特
徴とする（図７）。又、入力層と接続層と中間ＮＯＲ層
と出力ＮＯＲ層とで構成したことを特徴とする（図
８）。又、入力層と接続層と中間ＥＸＯＲ（排他的論理
和）層と出力ＥＸＯＲ層とで構成したことを特徴とする
（図９）。
【００１６】
【発明の実施の形態】以下に、本発明に係る二値システ
ムの学習方法の実施の形態を図５に示すＡＮＤ層とＯＲ
層とで構成した論理回路を例として説明する。
【００１７】（接続状態）初めに、本発明の接続状態に
ついて説明する。二値システムを構成するにあたって、
任意の論理関数は論理和標準形（図５に示すＡＮＤ−Ｏ
Ｒによる構成）で表現できる。例えば、図表１０に示す
論理関数を図１１に示すカルノー図を用いて簡単化する
と、簡単化した論理関数は以下のように得られる。
【００１８】
【数２】
【００１９】これをＡＮＤ−ＯＲを用いて示すと図１２
のような構成になる。ここで、入力層からＡＮＤ層への
接続は論理関数によって、以下の通りがある。 （１）入力Ｘi は論理積項ＡＮＤj に含まれる（例え
ば、図１２のＸ2 はＡＮＤ1 及びＡＮＤ2 に含まれるか
ら、直接接続である）。 （２）入力Ｘi の否定は論理積ＡＮＤj に含まれる（例
えば、図１２のＸ3 とＡＮＤ2 の間はインバータを介し
ての接続される）。 （３）入力Ｘi 及びＸi の否定は論理積項ＡＮＤj に含
まれない（例えば、図１２のＸ3 とＡＮＤ1 との間の接
続関係はない。即ち、Ｘ3 からＡＮＤ1 への入力は常に
１となっている）。 （４）余分のＡＮＤ項、即ちＡＮＤがいずれかの入力に
常に０と接続される。（常に０に接続）。
【００２０】従って、ｎ変数の論理関数は、ＡＮＤ−Ｏ
Ｒ二段論理回路において、高々２n-1 ＋１個のゲートを
用いることで、入力層からＡＮＤ層間の接続は、上記の
いずれかの接続によって実現できる。
【００２１】（疑似ニューロンによる表現）ここで、上
記の接続状態を疑似ニューロンを用いて表現することが
できる。この疑似ニューロンの入出力関係は閾値関数。
【００２２】
【数３】
【００２３】または、
【００２４】
【数４】
【００２５】とする。ここで、Ｘi はｉ番目の入力、Ｙ
ijは疑似ニューロンの出力、Ｗijは入力Ｘiからの重
み、θijは疑似ニューロンの閾値である。ただし、疑似
ニューロンは１入力，１出力であり、入力Ｘi からの重
みＷijは１か−１かのいずかを取り、閾値θijは−１．
５，−０．５，０．５，１．５のいずかを取る（図１
３）。
【００２６】二値システムにおいては、入力Ｘi は０か
１かのいずれになるので、重みＷijや閾値θijによっ
て、疑似ニューロンの出力は図表１４に示したようにな
る。
【００２７】従って、入力からＡＮＤへの接続状態は疑
似ニューロン１個を用いて表すことができる。従って、
図５に示すＡＮＤ−ＯＲ構成において、入力層とＡＮＤ
層の間に疑似ニューロン層を設けると、図１５のように
示すことが出来る。
【００２８】図１５のネットワークは入力層、疑似ニュ
ーロン層、ＡＮＤ層及びＯＲ層からなる階層的なもの
で、各層は適当な数のユニットからなり、層内の結合は
なく、層間の結合は入力層から出力層への一方向の結合
のみとなる（ｆｅｅｄ ｆｏｒｗａｒｄ ｔｙｐｅ）。
入力層及び疑似ニューロン層の結合を除く各層のユニッ
トは、前の層のユニットからの結合は１とする。ここ
で、疑似ニューロンの応答関数をｓｉｇｍｏｉｄ関数で
近似し、ＡＮＤ及びＯＲ関数を連続値最大値関数及び最
小値関数で近似すれば、誤差逆伝播（ｅｒｒｏｒ ｂａ
ｃｋｐｒｏｐａｇａｔｉｏｎ）学習アルゴリズムをはじ
めとする、様々な学習アルゴリズムが適用できる。しか
し、ここで学習させるのは入力層から疑似ニューン層へ
の結合及び疑似ニューロンの閾値だけになる。
【００２９】（最急降下法による学習アルゴリズム）こ
こでは、二値システム内部モデル、即ち入力層とＡＮＤ
層の接続状態を形成するための学習アルゴリズムについ
て説明する。図５のネットワークを考え、学習には、入
力Ｘ1 ，Ｘ2 ，…，Ｘn を与えた時の望ましい出力Ｔ
1 ，Ｔ2 ，…，Ｔm （真理表等から）が教師信号として
使われる。図５のネットワークによって計算される出力
をＺ1 ，Ｚ2 ，…，Ｚm とし、誤差関数Ｅを次式のよう
に出力誤差の２乗和として定義する。
【００３０】
【数５】
【００３１】学習は、入力層と疑似ニューロン層間の重
み（又は結合）及び疑似ニューロンの閾値を変化させて
誤差を減少させるように行われる（その他の結合はすべ
て１に固定されている）。ここで、結合Ｗや閾値θをＥ
の最急降下方向に変化させようとすると、その修正量Δ
Ｗ及びΔθは、
【００３２】
【数６】
【００３３】となる。
【００３４】ただし、εW ，εθは正の値を取る。簡単
のため、１出力の場合、図１５を考える。入力Ｘi から
ＡＮＤ層の第ｊ番ＡＮＤｊ間の疑似ニューロンをｉｊ番
とし、その出力をＹijとし、閾値をθijで入力Ｘi から
の結合をＷijで表すと、誤差逆伝播学習則（バックプロ
パゲーション）を用いて以下のように計算される。
【００３５】
【数７】
【００３６】ここで
【００３７】
【数８】
【００３８】であるから
【００３９】
【数９】
【００４０】となる。 Ｚ＝ＯＲ であるから
【００４１】
【数１０】
【００４２】となる。故に、各ＯＲゲートにおいて、次
のような連続関数で近似することができる。
【００４３】
【数１１】
【００４４】ここで、ＭはＡＮＤｊ以外のすべての入力
の最大値である。即ち、 Ｍ＝Ｍａｘ（ＡＮＤｉ、ｉ＝１，２、…、ｉ≠ｊ） 図で表すと、図１６となる。従って
【００４５】
【数１２】
【００４６】となる。同じように、各入力のＡＮＤゲー
トにおいて、次のような連続関数で近似することができ
る。
【００４７】
【数１３】
【００４８】ここで、ｍはＹij以外のすべての入力の最
小値である。即ち、 ｍ＝Ｍｉｎ（Ｙik、ｋ＝１，２、…、ｋ≠ｊ） 図で表すと、図１７となる。従って、
【００４９】
【数１４】
【００５０】となる。最後に、
【００５１】
【数１５】
【００５２】であるから
【００５３】
【数１６】
【００５４】となる。ｆ′（ｘ）≧０であるから、ｆ′
（ｘ）＝１とすると、結合と閾値の修正量ΔＷij及びΔ
θijは、 ΔＷij＝−εW （Ｚ−Ｔ）Ｓｇｎ（ＡＮＤj −Ｍ）Ｓｇ
ｎ（ｍ−Ｙij）Ｘi Δθij＝−εθ（Ｚ−Ｔ）Ｓｇｎ（ＡＮＤj −Ｍ）Ｓｇ
ｎ（ｍ−ＹIJ）（−１） という式を満たすものになる。故に、εW ＝２，εθ＝
１とすると、 ΔＷij＝−２（Ｚ−Ｔ）Ｓｇｎ（ＡＮＤj −Ｍ）Ｓｇｎ
（ｍ−Ｙij）Ｘi Δθij＝（Ｚ−Ｔ）Ｓｇｎ（ＡＮＤj −Ｍ）Ｓｇｎ（ｍ
−ＹIJ） となる。
【００５５】上式をよく見ると、すべての量は二値であ
るため、修正量は出力Ｚ、教師信号Ｔ、ＡＮＤの出力Ａ
ＮＤｊ、疑似ニューロンの出力Ｙij及び入力Ｘi と簡単
な論理関係となる。従って、この学習則は論理回路で構
成することができる。しかも、修正量は１か−１か０と
なる。これは結合や閾値が１単位ごとに増えるか、減ら
すか、または不変を意味する。ここでの１単位は結合に
対して１であり、閾値に対して２である。
【００５６】（ハードウェア実現） （１）学習アルゴリズムのハードウェア化 前節に述べたように、学習アルゴリズムは入力、出力信
号、教師信号、ＡＮＤ層の出力及び疑似ニューロンの出
力による論理演算となり、学習信号は疑似ニューロンに
重みや閾値を増やすか、減らすか、又は、そのままかを
指示する。ここで、三つの状態があるが、そのままとい
う指示信号（ｈｉｇｈ−ｉｍｐｅｄａｎｃｅ）をＨＰと
し、変数ｑを用いてｑ＝１の場合を増やすという信号と
し、ｑ＝０の場合を減らすという信号とする。このよう
にすれば、重み及び閾値に対する学習信号ΔＷij，Δθ
ijは式（数１７），（数１８）によって、図表１８，１
９の真理値表で表される。これらはカルノー図上に表示
できる。ドントケア項も含めたカルノー図を図表２０に
示す。この真理値表から学習信号の論理関数を求めるこ
とが出来るようになる。
【００５７】
【数１７】
【００５８】従って、
【００５９】
【数１８】
【００６０】従って、閾値及び結合の修正量はそれぞれ
入力Ｘi 、出力Ｚ、疑似ニューロンの出力Ｙij、ＡＮＤ
j 及び教師信号Ｔによって決まる。故に、ここで図表１
４に示す疑似ニューロンの接続状態（８状態）を３ビッ
ト（ｑ3 ，ｑ2 ，ｑ1 ）を用いて図表２１のように状態
割当を行うと、疑似ニューロンの出力と入力及び状態割
当ｑ3 ｑ2 ｑ1 の論理関数は図２２に示すカルノー図と
なり、図より次の式が求められる。
【００６１】
【数１９】
【００６２】ＭＯＳトランジスタスイッチを用いれば、
学習信号（数１７，１８）に対する論理回路は図２３の
ようになり、学習アルゴリズムによって出力を０または
１を与え、それ以外の時に出力をＨＰを与える論理回路
が得られる。
【００６３】（２）結合と閾値修正回路のハードウェア 疑似ニューロンの接続状態を図表２１のように状態割当
を行うと、学習アルゴリズムによって結合と閾値修正回
路の動作は図２４の状態遷移図と図表２５の状態遷移表
が得られる。状態割当により順序回路の組合せ回路部の
真理値表は図表２６と図表２７となり、これにより状態
遷移関数を求めると次のようになる。
【００６４】
【数２０】
【００６５】または ｑ3 ′＝ΔＷij ｑ2 ′＝ｑ2 ｑ1 ′＝ｑ1
【００６６】両方をまとめて考えると、図表２８に示す
真理値表となる。ｑ3 ′，ｑ2 ′及びｑ1 ′それぞれの
カルノー図は図２９，３０，３１となり、図より次の式
が求められる。
【００６７】
【数２１】
【００６８】となる。回路構成を図３２に示す。記憶素
子としてＤフリップフロップを用いれば、学習修正回路
は図３３のようになる。
【００６９】疑似ニューロンによる接続状態をＳ（１）
（常に１接続）、Ｓ（ｘ）（直接接続）、Ｓ（１−Ｘ）
（インバータを介して接続）、Ｓ（０）（常に０に接
続）とすると、図表３４に示す通りの真理値表となる。
この真理値表から論理関数を求めると次のようになる。
【００７０】
【数２２】
【００７１】従って、接続回路は図３５のようになり、
疑似ニューロンを用いた学習回路のブロック図は図３６
のようになる。
【００７２】（準ポテンシャル・エネルギー法による学
習アルゴリズム及び実現）ここでは、例として図５に示
すＡＮＤ−ＯＲによる構成を用いた二値システム内部モ
デル（入力層とＡＮＤ層の接続状態）を形成するための
準ポテンシャル・エネルギー法学習アルゴリズムについ
て説明する。前に述べたように、入力層とＡＮＤ層の接
続状態は常に１接続、インバータ接続、直接接続または
常に０接続の四つの接続がある。
【００７３】ここで、それぞれを準ポテンシャル・エネ
ルギーを用いて表現する。その準ポテンシャル・エネル
ギーの高低順位を以下のようにする。入力０に対して、
常に１接続、インバータ接続、直接接続、常に
０接続。入力１に対して、常に１接続、直接接続、
インバータ接続、常に０接続。このように定義され
た準ポテンシャル・エネルギーにおいては、高ければ高
いほど１が出力されやすい。逆に低ければ低いほど０が
出力されやすい。従って、出力を１にさせたい時に、準
ポテンシャル・エネルギー順位に従って高い方向に進め
ればよい。逆に出力を０にさせたい時に準ポテンシャル
・エネルギーの低い方向に進めればよい。
【００７４】学習はネットワークの出力を教師信号（ま
たは望ましい信号）と一致するようにすることであり、
それに従って接続の準ポテンシャル・エネルギーを調整
すればよいということになる。図５に示すＡＮＤ−ＯＲ
構成を考える。教師信号Ｔ＝１、出力Ｚ＝０の時にはす
べてのＡＮＤｊの出力は０である。出力Ｚを１にさせる
ために、ＡＮＤj の入力Ｙij＝０の時だけに、入力が０
に対しての状態または状態、または入力が１に対し
ての状態または状態から準ポテンシャル・エネルギ
ー上の段階（高い準ポテンシャル・エネルギー）である
状態または状態へ変化させればよい。状態及び状
態はいずれも、すでに１が出力されているため、状態
及びが維持される。
【００７５】教師信号Ｔ＝０、出力Ｚ＝１の時、ＡＮＤ
ｊの出力は少なくとも一つ以上が１を出力している。従
って、出力を０にさせるために、１が出力されているす
べてのＡＮＤj ゲートに対して、０が出力されるように
すればよいということになる。ＡＮＤj が１を出力する
ということはＡＮＤｊゲートの入力接続は高いポテンシ
ャル・エネルギーを持つ状態のまたはとなる。出力
を０にさせるため、その高いポテンシャル・エネルギー
である状態またはから低い状態またはへ変化さ
せればよい。
【００７６】以上に述べたことをまとめると、学習アル
ゴリズム信号は次のようになる。
【００７７】
【数２３】
【００７８】ここで、四つの接続状態の常に１接続、
インバータ接続、直接接続、常に０接続をそれぞ
れＳ（１）、Ｓ（Ｘ）、Ｓ（１−Ｘ）、Ｓ（０）とし、
その四つの状態を２ビット（ｑ2 ｑ1 ）の１１，１０，
０１，００を用いて状態割当を行う。Ｙijは現状態ｑ2
ｑ1 及び入力Ｘi の論理関係は、図表３７に示す真理値
表となり、その論理関係は以下のようになる。
【００７９】
【数２４】
【００８０】学習アルゴリズム回路を図３８に示す。
【００８１】以上の状態割当により順序回路の組合せ回
路部の真理値は図表３９となり、これより状態遷移関数
を求めると次のようになる。
【００８２】
【数２５】
【００８３】次に、記憶素子としてＤフリップフロップ
を用いれば、学習修正回路は図４０のようになる。又、
接続回路は図４１のようになる。最後に準ポテンシャル
・エネルギー法を用いた学習回路の全体図は図４２のよ
うになる。このように内部状態を増したり、学習する時
に循環させたりすることもできる。または、通常のＣＰ
Ｕ，ＲＡＭなどを用いて実現することもできる。
【００８４】（順序論理回路における学習方法）ここで
は、順序回路の内部状態を形成するための学習について
説明する。これまで述べた二値システムは図５に示すよ
うに、全体として前向きの接続層、ＡＮＤ層、ＯＲ層を
もつ多層回路になっている。ここで、入力をＸで、接続
関数をＣで、出力をＺで表わすと、 Ｚ＝ｆ（Ｃ，Ｘ） となる。学習には、最急降下法または準ポテンシャル・
エネルギー法を用い、接続関数を変化させればよい。
【００８５】例として、図４３に示す接続層、ＡＮＤ
層、ＯＲ層をもつ組み合せ論理回路、記憶素子はＤフリ
ップフロップで構成された順序回路を考える。これを式
で表現すると、 Ｚ（ｔ）＝ｆ（Ｃ1 （ｔ），Ｘ（ｔ），Ｄ（ｔ−１）） Ｄ（ｔ−１）＝ｆ（Ｃ2 （ｔ−１），Ｘ（ｔ−１），Ｄ
（ｔ−２））
【００８６】従って、 Ｚ（ｔ）＝ｆ（Ｃ１（ｔ），Ｘ（ｔ），Ｃ２（ｔ−
１），Ｘ（ｔ−１），Ｄ（ｔ−２）） これらのうち、Ｃ１（ｔ），Ｃ２（ｔ）の値は時刻ｔに
おける接続関数で、Ｘ（ｔ），Ｚ（ｔ）及びＤ（ｔ）は
それぞれ時刻ｔにおける入力、出力及び内部状態であ
る。よって、学習には最急降下法または準ポテンシャル
・エネルギー法を用い、接続関数Ｃ1 （ｔ），Ｃ2 （ｔ
−１）を変化させればよい。ただし、ここで、入力時刻
ｔにおける入力Ｘ（ｔ）、出力Ｚ（ｔ）だけではなく、
時刻（ｔ−１）における入力Ｘ（ｔ−１）、内部状態Ｄ
（ｔ−２）も知る必要がある。
【００８７】その修正量をΔＣ１，ΔＣ２とすれば、 Ｃ1 （ｔ＋１）＝Ｃ1 （ｔ）＋ΔＣ1 Ｃ2 （ｔ）＝Ｃ2 （ｔ−１）＋ΔＣ2 時間ｔにおける内部状態Ｄ（ｔ）は次のように計算され
る。 Ｄ（ｔ）＝ｆ（Ｃ2 （ｔ），Ｘ（ｔ），Ｄ（ｔ−１））
【００８８】このように、本発明の二値システムの学習
方法は、第１の二値ゲートと第２の二値ゲートとは、そ
れぞれＯＲゲート、又は、ＡＮＤゲート、又は、ＮＯＲ
ゲート、又はＮＡＮＤゲート、又は、ＥＸＯＲ（排他的
論理和）ゲートのいずれかで構成され、前記第１の二値
ゲートと第２の二値ゲートとの間の接続は、 （１）直接接続される （２）インバータを介して接続される （３）第２の二値ゲートには１が入力される （４）第２の二値ゲートには０が入力される の中からいずれかの接続が選択されることによって、学
習を行わせることを特徴とする。
【００８９】又、ＯＲゲート、又はＡＮＤゲート、又は
ＮＯＲゲート、又はＮＡＮＤゲート、又はＥＸＯＲゲー
トのいずれかで構成された二値ゲートと入力との間に接
続は、 （１）直接接続される （２）インバータを介して接続される （３）第２の二値ゲートには１が入力される （４）第２の二値ゲートには０が入力される の中からいずれかの接続が選択することによって学習を
行わせることを特徴とする。
【００９０】又、ＯＲゲート、又はＡＮＤゲート、又は
ＮＯＲゲート、又はＮＡＮＤゲート、又はＥＸＯＲゲー
トのいずれかで構成された二値ゲートと現在の入力及び
それ以前の入力を表わす内部状態との接続は、 （１）直接接続される （２）インバータを介して接続される （３）第２の二値ゲートには１が入力される （４）第２の二値ゲートには０が入力される の中からいずれかの接続が選択することによって学習を
行わせることを特徴とする。
【００９１】又、前記第１の二値ゲート又は入力と第２
の二値ゲートとの間の接続は、少なくとも前記第１の二
値ゲートへの入力信号と、学習用の教師信号との演算結
果に基づき、前記４つの接続状態のいずれかを選択する
ように構成したことを特徴とする。
【００９２】又、前記第１の二値ゲート又は入力と第２
の二値ゲートとの間には、下記のように定義する疑似ニ
ューロンＱを設け、疑似ニューロンＱの値に基づき、前
記第１の二値ゲートと第２の二値ゲートとの接続を選択
し調整することを特徴とする。ここで、疑似ニューロン
Ｑ＝ｆ（ｗｘ，θ）であり、ｆは閾値関数、ジグモイド
関数又は部分線型関数、ｘは第１の二値ゲートから疑似
ニューロンへの入力信号、ｗは第１の二値ゲートと疑似
ニューロン間の重み又は結合度、θは疑似ニューロンの
閾値である。
【００９３】又、複数の二値の入力データを入力せしめ
る入力層と、複数のＡＮＤゲートからなるＡＮＤ層と、
前記ＡＮＤ層の出力を入力とする複数のＯＲゲートから
なるＯＲ層と、前記ＯＲ層の出力を入力とする出力層
と、前記入力層とＡＮＤ層との間に設けられた疑似ニュ
ーロンＱからなる接続層とからなり、前記入力層とＡＮ
Ｄ層との間の前記接続層の接続は、以下の状態で接続さ
れることを特徴とする。 （１）入力層とＡＮＤ層とは直接接続される。 （２）入力層とＡＮＤ層とはインバータを介して接続さ
れる。 （３）ＡＮＤ層の入力には１が入力される。 （４）ＡＮＤ層の入力には０が入力される。 ここで、疑似ニューロンＱ＝ｆ（ｗｘ，θ）であり、ｆ
は閾値関数、ジグモイド関数又は部分線型関数、ｘは入
力層から疑似ニューロンへの入力信号、ｗは入力層と疑
似ニューロン間の重み又は結合度、θは疑似ニューロン
の閾値である。
【００９４】又、複数の二値の入力データを入力せしめ
る入力層と、複数のＯＲゲートからなるＯＲ層と、前記
ＯＲ層の出力を入力とする複数のＡＮＤゲートからなる
ＡＮＤ層と、前記ＡＮＤ層の出力を入力とする出力層
と、前記入力層とＯＲ層との間に設けられた疑似ニュー
ロンＱからなる接続層とからなり、前記入力層とＯＲ層
との間の前記接続層の接続は、以下の状態で接続される
ことを特徴とする。 （１）入力層とＯＲ層とは直接接続される。 （２）入力層とＯＲ層とはインバータを介して接続され
る。 （３）ＯＲ層の入力には１が入力される。 （４）ＯＲ層の入力には０が入力される。 ここで、疑似ニューロンＱ＝ｆ（ｗｘ，θ）であり、ｆ
は閾値関数、ジグモイド関数又は部分線型関数、ｘは入
力層から疑似ニューロンへの入力信号、ｗは入力層と疑
似ニューロン間の重み又は結合度、θは疑似ニューロン
の閾値である。
【００９５】又、複数の二値の入力データを入力せしめ
る入力層と、複数のＮＡＮＤゲートからなる中間ＮＡＮ
Ｄ層と、前記中間ＮＡＮＤ層の出力を入力とする複数の
ＮＡＮＤゲートからなる出力ＮＡＮＤ層と、前記出力Ｎ
ＡＮＤ層の出力を入力とする出力層と、前記入力層と中
間ＮＡＮＤ層との間に設けられた疑似ニューロンＱから
なる接続層とからなり、前記入力層と中間ＮＡＮＤ層と
の間の前記接続層の接続は、以下の状態で接続されるこ
とを特徴とする。 （１）入力層と中間ＮＡＮＤ層とは直接接続される。 （２）入力層と中間ＮＡＮＤ層とはインバータを介して
接続される。 （３）中間ＮＡＮＤ層の入力には１が入力される。 （４）中間ＮＡＮＤ層の入力には０が入力される。 ここで、疑似ニューロンＱ＝ｆ（ｗｘ，θ）であり、ｆ
は閾値関数、ジグモイド関数又は部分線型関数、ｘは入
力層から疑似ニューロンへの入力信号、ｗは入力層と疑
似ニューロン間の重み又は結合度、θは疑似ニューロン
の閾値である。
【００９６】又、複数の二値の入力データを入力せしめ
る入力層と、複数のＮＯＲゲートからなる中間ＮＯＲ層
と、前記中間ＮＯＲ層の出力を入力とする複数のＮＯＲ
ゲートからなる出力ＮＯＲ層と、前記出力ＮＯＲ層の出
力を入力とする出力層と、前記入力層と中間ＮＯＲ層と
の間に設けられた疑似ニューロンＱからなる接続層とか
らなり、前記入力層と中間ＮＯＲ層との間の前記接続層
の接続は、以下の状態で接続されることを特徴とする。 （１）入力層と中間ＮＯＲ層とは直接接続される。 （２）入力層と中間ＮＯＲ層とはインバータを介して接
続される。 （３）中間ＮＯＲ層の入力には１が入力される。 （４）中間ＮＯＲ層の入力には０が入力される。 ここで、疑似ニューロンＱ＝ｆ（ｗｘ，θ）であり、ｆ
は閾値関数、ジグモイド関数又は部分線型関数、ｘは入
力層から疑似ニューロンへの入力信号、ｗは入力層と疑
似ニューロン間の重み又は結合度、θは疑似ニューロン
の閾値である。
【００９７】又、複数の二値の入力データを入力せしめ
る入力層と、複数のＥＸＯＲゲートからなる中間ＥＸＯ
Ｒ層と、前記中間ＥＸＯＲ層の出力を入力とする複数の
ＥＸＯＲゲートからなる出力ＥＸＯＲ層と、前記出力Ｅ
ＸＯＲ層の出力を入力とする出力層と、前記入力層と中
間ＥＸＯＲ層との間に設けられた疑似ニューロンＱから
なる接続層とからなり、前記入力層と中間ＥＸＯＲ層と
の間の前記接続層の接続は、以下の状態で接続されるこ
とを特徴とする。 （１）入力層と中間ＥＸＯＲ層とは直接接続される。 （２）入力層と中間ＥＸＯＲ層とはインバータを介して
接続される。 （３）中間ＥＸＯＲ層の入力には１が入力される。 （４）中間ＥＸＯＲ層の入力には０が入力される。 ここで、疑似ニューロンＱ＝ｆ（ｗｘ，θ）であり、ｆ
は閾値関数、ジグモイド関数又は部分線型関数、ｘは入
力層から疑似ニューロンへの入力信号、ｗは入力層と疑
似ニューロン間の重み又は結合度、θは疑似ニューロン
の閾値である。
【００９８】又、疑似ニューロンの重みｗ、閾値θの調
整は最急降下法を用いて行うことを特徴とする。又、前
記接続層の接続状態を準ポテンシャル・エネルギーを用
いて表現すると共に、各基本ゲートにおける準ポテンシ
ャル・エネルギーを計算し、接続状態の準ポテンシャル
・エネルギーの調整によって学習を行わせることを特徴
とする。
【００９９】
【発明の効果】本発明に係る二値システムによる学習可
能な装置によれば、上述のように構成したので、極めて
短時間に所定の学習効果が得られる。しかも、すべて既
存の素子で構成されるから、学習アルゴリズム部の論理
演算部や修正回路の構成が簡単に構成出来、実施が容易
である。しかも、既存のコンピュータや装置への組み込
みも容易であるから、画像処理、音声処理、自然言語処
理、運動制御など広い方面に応用出来るなど優れた特徴
を有している。
【図面の簡単な説明】
【図１】接続状態の準ポテンシャル・エネルギーの高低
順位を示す図表である。
【図２】接続状態の準ポテンシャル・エネルギーの調整
方法を示す図表である。
【図３】組み合せ論理回路の入出力変数と出力変数を示
すブロック図である。
【図４】図３と同様に順序回路で構成した場合のブロッ
ク図である。
【図５】ＡＮＤ回路とＯＲ回路とで構成した本発明の二
値システムを示すブロック図である。
【図６】ＯＲ回路とＡＮＤ回路とで構成した本発明の二
値システムを示すブロック図である。
【図７】ＮＡＮＤ回路で構成した本発明の二値システム
を示すブロック図である。
【図８】ＮＯＲ回路で構成した本発明の二値システムを
示すブロック図である。
【図９】ＥＸＯＲ回路で構成した本発明の二値システム
を示すブロック図である。
【図１０】真理値表の一例を示す図表である。
【図１１】図表１０の真理値表によるカルノー図であ
る。
【図１２】図表１０の真理値表に基づく論理回路であ
る。
【図１３】（ａ）は本発明の疑似ニューロンの閾値関数
を示すグラフ、（ｂ）は疑似ニューロンの数学的模式図
である。
【図１４】疑似ニューロンによる接続状態を説明する図
表である。
【図１５】疑似ニューロンを用いたＡＮＤ−ＯＲ構成に
よる概念図である。
【図１６】ＯＲゲートを近似した関数を示すグラフであ
る。
【図１７】ＡＮＤゲートを近似した関数を示すグラフで
ある。
【図１８】学習信号の真理値表である。
【図１９】図表１８に続く学習信号の真理値表である。
【図２０】閾値修正量Δθijのカルノー図である。
【図２１】疑似ニューロンによる接続状態状態割当図で
ある。
【図２２】疑似ニューロンの出力Ｙijと入力Ｘi 及び状
態割当ｑ3 ｑ2 ｑ1 の論理関数を示すカルノー図であ
る。
【図２３】学習アルゴリズムの論理回路図である。
【図２４】（ａ）は閾値の学習状態遷移図、（ｂ）は重
みの学習状態遷移図である。
【図２５】（ａ）は図２４の（ａ）の学習状態遷移表、
（ｂ）は図２４（ｂ）の学習状態遷移表である。
【図２６】閾値の学習回路真理値表である。
【図２７】重みの学習回路真理値表である。
【図２８】結合と閾値修正回路の真理値表である。
【図２９】図２８のｑ3 ′のカルノー図である。
【図３０】図２８のｑ2 ′のカルノー図である。
【図３１】図２８のｑ1 ′のカルノー図である。
【図３２】学習修正回路の論理回路図である。
【図３３】順序回路による学習修正回路のブロック図で
ある。
【図３４】疑似ニューロンによる接続回路の真理値表で
ある。
【図３５】接続回路部分を示す回路図である。
【図３６】本発明の全体ブロック図である。
【図３７】接続関数の真理値表である。
【図３８】準ポテンシャル・エネルギー法により得られ
た学習アルゴリズム回路の一例を示す回路図である。
【図３９】順序回路の組合せ回路部の真理値表である。
【図４０】順序回路を用いた学習修正回路図である。
【図４１】接続回路部分の回路図である。
【図４２】準ポテンシャル・エネルギー法を用いた本発
明の全体ブロック図である。
【図４３】順序回路における学習の様子を示す説明図で
ある。
【符号の説明】 Ｘi ｉ番目の入力 Ｙij 疑似ニューロンの出力 Ｗij 重み Ｚ 出力 Ｔ 教師信号 ΔＷij 重みの修正量 θij 閾値の修正量

Claims (12)

    【特許請求の範囲】
  1. 【請求項１】 第１の二値ゲートと第２の二値ゲートと
    は、それぞれＯＲゲート、又は、ＡＮＤゲート、又は、
    ＮＯＲゲート、又はＮＡＮＤゲート、又は、ＥＸＯＲ
    （排他的論理和）ゲートのいずれかで構成され、前記第
    １の二値ゲートと第２の二値ゲートとの間の接続は、 （１）直接接続される （２）インバータを介して接続される （３）第２の二値ゲートには１が入力される （４）第２の二値ゲートには０が入力される の中からいずれかの接続が選択されることによって、学
    習を行わせることを特徴とする二値システムの学習方
    法。
  2. 【請求項２】 ＯＲゲート、又はＡＮＤゲート、又はＮ
    ＯＲゲート、又はＮＡＮＤゲート、又はＥＸＯＲゲート
    のいずれかで構成された二値ゲートと入力との間の接続
    は、 （１）直接接続される （２）インバータを介して接続される （３）第２の二値ゲートには１が入力される （４）第２の二値ゲートには０が入力される の中からいずれかの接続が選択することによって学習を
    行わせることを特徴とする二値システムの学習方法。
  3. 【請求項３】 ＯＲゲート、又はＡＮＤゲート、又はＮ
    ＯＲゲート、又はＮＡＮＤゲート、又はＥＸＯＲゲート
    のいずれかで構成された二値ゲートと現在の入力及びそ
    れ以前の入力を表わす内部状態との接続は、 （１）直接接続される （２）インバータを介して接続される （３）第２の二値ゲートには１が入力される （４）第２の二値ゲートには０が入力される の中からいずれかの接続が選択することによって学習を
    行わせることを特徴とする二値システムの学習方法。
  4. 【請求項４】 前記第１の二値ゲート又は入力と第２の
    二値ゲートとの間の接続は、少なくとも前記第１の二値
    ゲートへの入力信号と、学習用の教師信号との演算結果
    に基づき、前記４つの接続状態のいずれかを選択するよ
    うに構成したことを特徴とする請求項１，２又は３記載
    の二値システムの学習方法。
  5. 【請求項５】 前記第１の二値ゲート又は入力と第２の
    二値ゲートとの間には、下記のように定義する疑似ニュ
    ーロンＱを設け、疑似ニューロンＱの値に基づき、前記
    第１の二値ゲート又は入力と第２の二値ゲートとの接続
    を選択することを特徴とする請求項１，２，３又は４記
    載の二値システムの学習方法。ここで、疑似ニューロン
    Ｑ＝ｆ（ｗｘ，θ）であり、 ｆは閾値関数、ジグモイド関数又は部分線型関数、 ｘは第１の二値ゲートから疑似ニューロンへの入力信
    号、 ｗは第１の二値ゲートと疑似ニューロン間の重み又は結
    合度、 θは疑似ニューロンの閾値である。
  6. 【請求項６】 複数の二値の入力データを入力せしめる
    入力層と、複数のＡＮＤゲートからなるＡＮＤ層と、前
    記ＡＮＤ層の出力を入力とする複数のＯＲゲートからな
    るＯＲ層と、前記ＯＲ層の出力を入力とする出力層と、
    前記入力層とＡＮＤ層との間に設けられた疑似ニューロ
    ンＱからなる接続層とからなり、前記入力層とＡＮＤ層
    との間の前記接続層の接続は、以下の状態で接続される
    ことを特徴とする二値システムの学習方法。 （１）入力層とＡＮＤ層とは直接接続される。 （２）入力層とＡＮＤ層とはインバータを介して接続さ
    れる。 （３）ＡＮＤ層の入力には１が入力される。 （４）ＡＮＤ層の入力には０が入力される。 ここで、疑似ニューロンＱ＝ｆ（ｗｘ，θ）であり、 ｆは閾値関数、ジグモイド関数又は部分線型関数、 ｘは入力層から疑似ニューロンへの入力信号、 ｗは入力層と疑似ニューロン間の重み又は結合度、 θは疑似ニューロンの閾値である。
  7. 【請求項７】 複数の二値の入力データを入力せしめる
    入力層と、複数のＯＲゲートからなるＯＲ層と、前記Ｏ
    Ｒ層の出力を入力とする複数のＡＮＤゲートからなるＡ
    ＮＤ層と、前記ＡＮＤ層の出力を入力とする出力層と、
    前記入力層とＯＲ層との間に設けられた疑似ニューロン
    Ｑからなる接続層とからなり、前記入力層とＯＲ層との
    間の前記接続層の接続は、以下の状態で接続されること
    を特徴とする二値システムの学習方法。 （１）入力層とＯＲ層とは直接接続される。 （２）入力層とＯＲ層とはインバータを介して接続され
    る。 （３）ＯＲ層の入力には１が入力される。 （４）ＯＲ層の入力には０が入力される。 ここで、疑似ニューロンＱ＝ｆ（ｗｘ，θ）であり、 ｆは閾値関数、ジグモイド関数又は部分線型関数、 ｘは入力層から疑似ニューロンへの入力信号、 ｗは入力層と疑似ニューロン間の重み又は結合度、 θは疑似ニューロンの閾値である。
  8. 【請求項８】 複数の二値の入力データを入力せしめる
    入力層と、複数のＮＡＮＤゲートからなる中間ＮＡＮＤ
    層と、前記中間ＮＡＮＤ層の出力を入力とする複数のＮ
    ＡＮＤゲートからなる出力ＮＡＮＤ層と、前記出力ＮＡ
    ＮＤ層の出力を入力とする出力層と、前記入力層と中間
    ＮＡＮＤ層との間に設けられた疑似ニューロンＱからな
    る接続層とからなり、前記入力層と中間ＮＡＮＤ層との
    間の前記接続層の接続は、以下の状態で接続されること
    を特徴とする二値システムの学習方法。 （１）入力層と中間ＮＡＮＤ層とは直接接続される。 （２）入力層と中間ＮＡＮＤ層とはインバータを介して
    接続される。 （３）中間ＮＡＮＤ層の入力には１が入力される。 （４）中間ＮＡＮＤ層の入力には０が入力される。 ここで、疑似ニューロンＱ＝ｆ（ｗｘ，θ）であり、 ｆは閾値関数、ジグモイド関数又は部分線型関数、 ｘは入力層から疑似ニューロンへの入力信号、 ｗは入力層と疑似ニューロン間の重み又は結合度、 θは疑似ニューロンの閾値である。
  9. 【請求項９】 複数の二値の入力データを入力せしめる
    入力層と、複数のＮＯＲゲートからなる中間ＮＯＲ層
    と、前記中間ＮＯＲ層の出力を入力とする複数のＮＯＲ
    ゲートからなる出力ＮＯＲ層と、前記出力ＮＯＲ層の出
    力を入力とする出力層と、前記入力層と中間ＮＯＲ層と
    の間に設けられた疑似ニューロンＱからなる接続層とか
    らなり、前記入力層と中間ＮＯＲ層との間の前記接続層
    の接続は、以下の状態で接続されることを特徴とする二
    値システムの学習方法。 （１）入力層と中間ＮＯＲ層とは直接接続される。 （２）入力層と中間ＮＯＲ層とはインバータを介して接
    続される。 （３）中間ＮＯＲ層の入力には１が入力される。 （４）中間ＮＯＲ層の入力には０が入力される。 ここで、疑似ニューロンＱ＝ｆ（ｗｘ，θ）であり、 ｆは閾値関数、ジグモイド関数又は部分線型関数、 ｘは入力層から疑似ニューロンへの入力信号、 ｗは入力層と疑似ニューロン間の重み又は結合度、 θは疑似ニューロンの閾値である。
  10. 【請求項１０】 複数の二値の入力データを入力せしめ
    る入力層と、複数のＥＸＯＲゲートからなる中間ＥＸＯ
    Ｒ層と、前記中間ＥＸＯＲ層の出力を入力とする複数の
    ＥＸＯＲゲートからなる出力ＥＸＯＲ層と、前記出力Ｅ
    ＸＯＲ層の出力を入力とする出力層と、前記入力層と中
    間ＥＸＯＲ層との間に設けられた疑似ニューロンＱから
    なる接続層とからなり、前記入力層と中間ＥＸＯＲ層と
    の間の前記接続層の接続は、以下の状態で接続されるこ
    とを特徴とする二値システムの学習方法。 （１）入力層と中間ＥＸＯＲ層とは直接接続される。 （２）入力層と中間ＥＸＯＲ層とはインバータを介して
    接続される。 （３）中間ＥＸＯＲ層の入力には１が入力される。 （４）中間ＥＸＯＲ層の入力には０が入力される。 ここで、疑似ニューロンＱ＝ｆ（ｗｘ，θ）であり、 ｆは閾値関数、ジグモイド関数又は部分線型関数、 ｘは入力層から疑似ニューロンへの入力信号、 ｗは入力層と疑似ニューロン間の重み又は結合度、 θは疑似ニューロンの閾値である。
  11. 【請求項１１】 疑似ニューロンの重みｗ、閾値θの調
    整は最急降下法を用いて行うことを特徴とする請求項
    １，２，３，４，５，６，７，８，９又は１０記載の二
    値システムの学習方法。
  12. 【請求項１２】 前記接続層の接続状態を準ポテンシャ
    ル・エネルギーを用いて表現すると共に、各基本ゲート
    における準ポテンシャル・エネルギーを計算し、接続状
    態の準ポテンシャル・エネルギーの調整によって学習を
    行わせることを特徴とする請求項１，２，３，４，５，
    ６，７，８，９，１０又は１１記載の二値システムの学
    習方法。
JP9320297A 1996-11-06 1997-11-05 二値システムの学習方法 Pending JPH10320369A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/744,299 US6061673A (en) 1996-11-06 1996-11-06 Learning methods in binary systems
US1996P744299 1996-11-06

Publications (1)

Publication Number Publication Date
JPH10320369A true JPH10320369A (ja) 1998-12-04

Family

ID=24992201

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9320297A Pending JPH10320369A (ja) 1996-11-06 1997-11-05 二値システムの学習方法

Country Status (10)

Country Link
US (1) US6061673A (ja)
EP (1) EP0841621B1 (ja)
JP (1) JPH10320369A (ja)
KR (1) KR19980042174A (ja)
CN (1) CN1182246A (ja)
CA (1) CA2219594C (ja)
DE (2) DE841621T1 (ja)
IL (1) IL122099A (ja)
RU (1) RU2168713C2 (ja)
TW (1) TW326507B (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69731222T2 (de) * 1997-08-08 2005-03-10 Bridgestone Corp. Verfahren zum entwerfen von reifen, optimierungsanalysereinrichtung und speichermedium zur aufnahme des optimierungsanalyseprogramms
JP2002024199A (ja) * 1998-02-20 2002-01-25 Souwa Kenkyusho:Kk 二値システムの学習方法
WO2001011558A1 (en) * 1999-08-05 2001-02-15 Sowa Institute Of Technology Co., Ltd. Learning methods in binary systems
US7420969B2 (en) * 2000-11-29 2008-09-02 Rmi Corporation Network switch with a parallel shared memory
US7072345B2 (en) * 2000-11-29 2006-07-04 Raza Microelectronics, Inc Programmable integrated circuit for use in a network switch
US7293002B2 (en) * 2001-06-19 2007-11-06 Ohio University Self-organizing data driven learning hardware with local interconnections
US11494634B2 (en) 2020-05-13 2022-11-08 International Business Machines Corporation Optimizing capacity and learning of weighted real-valued logic

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0883260A (ja) * 1994-09-13 1996-03-26 Nec Corp 自己組織化装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR910002134B1 (ko) * 1986-11-29 1991-04-04 대우전자 주식회사 한자표시가 가능한 엠 에스 엑스(msx) 컴퓨터
US4807168A (en) * 1987-06-10 1989-02-21 The United States Of America As Represented By The Administrator, National Aeronautics And Space Administration Hybrid analog-digital associative neural network
KR900007636Y1 (ko) * 1988-02-12 1990-08-23 대우자동차 주식회사 차량의 선반장치
US4941122A (en) * 1989-01-12 1990-07-10 Recognition Equipment Incorp. Neural network image processing system
US5167006A (en) * 1989-12-29 1992-11-24 Ricoh Company, Ltd. Neuron unit, neural network and signal processing method
US5212765A (en) * 1990-08-03 1993-05-18 E. I. Du Pont De Nemours & Co., Inc. On-line training neural network system for process control
WO1992004687A1 (de) * 1990-09-11 1992-03-19 Siemens Aktiengesellschaft Verfahren und anordnung zur boole'schen realisierung neuronaler netze vom adaline-typ
DE69029390T2 (de) * 1990-09-15 1997-06-12 Ibm Programmierbare Schaltung für eine neurale Logik
KR930004271B1 (ko) * 1990-09-18 1993-05-22 금성일렉트론 주식회사 바이너리 카운터
FR2671207B1 (fr) * 1991-01-02 1993-04-16 Abin Claude Reseau neuronal a operateurs binaires et procedes pour sa realisation.
US5226092A (en) * 1991-06-28 1993-07-06 Digital Equipment Corporation Method and apparatus for learning in a neural network
JPH05210649A (ja) * 1992-01-24 1993-08-20 Mitsubishi Electric Corp 神経回路網表現装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0883260A (ja) * 1994-09-13 1996-03-26 Nec Corp 自己組織化装置

Also Published As

Publication number Publication date
EP0841621B1 (en) 2002-06-12
CA2219594A1 (en) 1998-05-06
MX9708565A (es) 1998-06-30
CN1182246A (zh) 1998-05-20
KR19980042174A (ko) 1998-08-17
IL122099A0 (en) 1998-04-05
RU2168713C2 (ru) 2001-06-10
DE69713247D1 (de) 2002-07-18
CA2219594C (en) 2002-04-16
DE841621T1 (de) 1998-11-12
TW326507B (en) 1998-02-11
IL122099A (en) 2001-01-28
DE69713247T2 (de) 2003-02-06
US6061673A (en) 2000-05-09
EP0841621A1 (en) 1998-05-13

Similar Documents

Publication Publication Date Title
US11100397B2 (en) Method and apparatus for training memristive learning systems
Andersen et al. A. modified regression algorithm for fast one layer neural network training
JPH10320369A (ja) 二値システムの学習方法
Soliman et al. N-digits ternary carry lookahead adder design
Shin et al. Realization of boolean functions using binary pi-sigma networks
Tushar et al. Extreme Learning ANFIS for classification problems
Györgyi Techniques of replica symmetry breaking and the storage problem of the McCulloch–Pitts neuron
Dalhoum et al. High-Order Neural Networks are Equivalent to Ordinary Neural Networks
Bijjani et al. An M-ary neural network model
Guo et al. Temporal difference learning applied to sequential detection
Shastri et al. Soft Computing in SHRUTI-A Neurally Plausible Model of Reflexive Reasoning and Relational Information Processing.
Guimarães et al. An object-oriented library based on computational intelligence techniques for optimization in electromagnetics
Ghorbani et al. Incremental communication for multilayer neural networks
Beiu et al. Optimal mapping of neural networks onto FPGAs: A new constructive algorithm
AU5194899A (en) Learning methods in binary systems
El-Bakry et al. Simplification and implementation of boolean functions
Maire On the convergence of validity interval analysis
Gamino-Carranza Binary associative memories with complemented operations
Tang et al. A model of neurons with unidirectional linear response
Wen et al. Modified two-dimensional Hamming neural network and its optical implementation using Dammann gratings
Monogioudis CS 370: Introduction to Artificial Intelligence​​
Sayeh et al. Generating good design from bad design: dynamical network approach
JP3130913B2 (ja) 信号処理装置
Ploj et al. A ONE-STEP METHOD TO SOLVING BRAIN CONTRADICTION
Wang et al. FPGA implementation of multi-valued" and/or"-neural network

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040810

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20041207