JPH1031473A - Graphic display device - Google Patents

Graphic display device

Info

Publication number
JPH1031473A
JPH1031473A JP9046284A JP4628497A JPH1031473A JP H1031473 A JPH1031473 A JP H1031473A JP 9046284 A JP9046284 A JP 9046284A JP 4628497 A JP4628497 A JP 4628497A JP H1031473 A JPH1031473 A JP H1031473A
Authority
JP
Japan
Prior art keywords
signal
data
read
graphic
display
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP9046284A
Other languages
Japanese (ja)
Other versions
JP2877779B2 (en
Inventor
Kenji Hoshino
建二 星野
Takashi Kato
隆 加藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Data East KK
Original Assignee
Data East KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=12742934&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JPH1031473(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Data East KK filed Critical Data East KK
Priority to JP9046284A priority Critical patent/JP2877779B2/en
Publication of JPH1031473A publication Critical patent/JPH1031473A/en
Application granted granted Critical
Publication of JP2877779B2 publication Critical patent/JP2877779B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Image Processing (AREA)
  • Controls And Circuits For Display Device (AREA)

Abstract

PROBLEM TO BE SOLVED: To enable a rotary display of graphic using a map and a character generator by obtaining read-out sequence data exceeding N pieces from a map in order to display a graphic on one scanning line and rotary-displaying graphic. SOLUTION: A V counter 10 generates a signal specifying one coordinate axis out of read-out signals indicates by orthogonal coordinates, A H counter 11 generates a signal specifying the other side of axes of the coordinate. A coordinate rotation processing section 12 gives rotation to a coordinate system of a read-out signal. A map read-out signal generating section 13 generates a signal for reading out stored contents of a map section 4, a character generator read-out signal generating section 14 generates a signal for reading out graphic data from a character generator section 15. Also, a graphic assembling section 16 assembles a graphic by data read out from the character generator section 15. And data of a read-out coordinate exceeding N pieces is obtained from a map in order to display a graphic on one scanning line and rotary- display of a graphic can be performed.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】この発明は、図形表示に必要
なデータを格納したメモリから読出したデータに基づい
て、ラスタスキャン方式によって図形を表示するための
図形表示装置に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a graphic display device for displaying a graphic by a raster scan method based on data read from a memory storing data necessary for graphic display.

【0002】[0002]

【従来の技術】従来、キャラクタジェネレータを用いた
装置によって図形(文字を含む)を表示するために、マ
ップおよびキャラクタジェネレータによって表示図形が
記憶されたメモリを構成し、マップから読出された読出
アドレス順序データによってキャラクタジェネレータか
ら図形データを読出し、その読出した図形データを、ラ
スタスキャン方式によって図形として表示している。こ
の表示は図22に示すように先ず、画面の右端において
ラスタA0を形成し順次、画面の左側に走査位置を移動
させてラスタA1〜Anを表示することによって図形を
表示している。一つのラスタにはN個(例えば16個)
のキャラクタが表示され、全て異なる図形の場合には、
N種類の図形が表示できる。(この図は一般的なブラウ
ン管を90度回転させて用いている)。図23はこのよ
うな表示を行なう装置の一例を示すブロック図であり、
1はディジタル信号を処理する処理装置、2はブラウン
管の水平方向の走査位置を指定するためのHカウンタ、
3はブラウン管の垂直方向の走査位置を指定するための
Vカウンタ、4はキャラクタジェネレータの読出アドレ
ス順序が記憶されたマップ部、5はキャラクタジェネレ
ータ、6はシフトレジスタ、7はブラウン管であり、H
はカウンタ2およびVカウンタ3は直交座標で表わされ
る読出信号を発生する読出信号発生器を構成している。
マップ部4およびキャラクタジェネレータ5はグラフィ
ックディスプレイにおけるビデオRAMに相当する図形
を表示するためのメモリを構成している。
2. Description of the Related Art Conventionally, in order to display a graphic (including characters) by a device using a character generator, a memory in which a display graphic is stored by a map and a character generator is constructed, and a read address sequence read from the map is used. Graphic data is read from the character generator by the data, and the read graphic data is displayed as a graphic by a raster scan method. In this display, as shown in FIG. 22, first, a raster A0 is formed at the right end of the screen, and the scanning position is sequentially moved to the left side of the screen to display rasters A1 to An, thereby displaying a graphic. N (for example, 16) in one raster
Character is displayed, and if all the figures are different,
N types of figures can be displayed. (This figure uses a general cathode ray tube rotated by 90 degrees). FIG. 23 is a block diagram showing an example of a device for performing such display.
1 is a processing device for processing digital signals, 2 is an H counter for designating a horizontal scanning position of a cathode ray tube,
Reference numeral 3 denotes a V counter for designating a vertical scanning position of the cathode ray tube, 4 denotes a map section in which the read address sequence of the character generator is stored, 5 denotes a character generator, 6 denotes a shift register, 7 denotes a cathode ray tube, and H denotes a cathode ray tube.
, The counter 2 and the V counter 3 constitute a read signal generator for generating a read signal represented by rectangular coordinates.
The map unit 4 and the character generator 5 constitute a memory for displaying a figure corresponding to a video RAM in a graphic display.

【0003】このように構成された装置において、処理
装置1によって制御されるHカウンタ2およびVカウン
タ3の出力信号によってマップ部4に記憶された読出ア
ドレス順序データが順次読出され、その読出された読出
アドレス順序データ信号に対応する図形を表わす図形デ
ータがキャラクタジェネレータ5から読出され、キャラ
クタジェネレータ5は例えば、図24に示すように、文
字Aが記憶されている場合、文字Aの各行のデータが読
出され、シフトレジスタ6に記憶される。そしてこのデ
ータは順番に図25(b)〜(f)に示すようなビデオ
信号に変換され、図25(a)に示すように文字Aがブ
ラウン管7に表示される。
In the device configured as described above, the read address sequence data stored in the map section 4 is sequentially read by the output signals of the H counter 2 and the V counter 3 controlled by the processing device 1, and the read data is read out. Graphic data representing a graphic corresponding to the read address sequence data signal is read from character generator 5, and character generator 5 stores data of each line of character A when character A is stored as shown in FIG. The data is read out and stored in the shift register 6. This data is sequentially converted into video signals as shown in FIGS. 25B to 25F, and the character A is displayed on the CRT 7 as shown in FIG.

【0004】このようにしてキャラクタジェネレータ5
に記憶されている図形データが読出され、ブラウン管に
表示されるので、複数のキャラクタジェネレータを備え
れば、形および大きさが任意な図形を表示することがで
きる。このとき、キャラクタジェネレータに記憶されて
いるデータの読出し開始位置を水平方向または垂直方向
にシフトすることによって、表示される画面も、水平方
向または垂直方向にシフトさせることができる。
[0004] Thus, the character generator 5
Is read out and displayed on the cathode ray tube, so that a plurality of character generators can be used to display a figure having an arbitrary shape and size. At this time, by shifting the reading start position of the data stored in the character generator in the horizontal or vertical direction, the displayed screen can also be shifted in the horizontal or vertical direction.

【0005】また、図2に示すように読出信号の座標系
を回転させる座標変換を行ない新たな座標系で表わされ
る読出信号によって図形を表示するためのメモリからデ
ータを読出すことによって表示図形に回転を与えること
ができる。
Further, as shown in FIG. 2, a coordinate conversion for rotating a coordinate system of a read signal is performed, and data is read from a memory for displaying a graphic by a read signal represented by a new coordinate system, thereby forming a display graphic. Can give rotation.

【0006】[0006]

【発明が解決しようとする課題】しかしながら、図形を
表示するためには画面1枚分の図形データをメモリから
読出し、そのデータを表示する必要があるが、図形デー
タを読出すための所要時間はハードウエアの性能で決ま
る上限よりも短かくすることはできないので、動画を表
示しようとすると読出時間の制約から表示できる内容が
限られるという欠点があった。
However, in order to display a graphic, it is necessary to read the graphic data for one screen from the memory and display the data. However, the time required for reading the graphic data is as follows. Since it cannot be shorter than the upper limit determined by the performance of the hardware, there is a drawback that when displaying a moving image, the displayable content is limited due to the restriction of the reading time.

【0007】したがってこの発明の目的は、表示する画
面の内容に制約を受けることがない図形表示装置を提供
することにある。
It is therefore an object of the present invention to provide a graphic display device in which the contents of a screen to be displayed are not restricted.

【0008】[0008]

【課題を解決するための手段】このような目的を達成す
るためにこの発明は、ラスタスキャン方式の表示器の走
査線上にN個の図形を表示するための図形発生器を用
い、垂直方向読出信号及び水平方向読出信号に基づき、
第1の読出信号及び第2の読出信号を発生し、前記第1
の読出信号をマップに供給して該マップより読出順序デ
ータを得、該読出順序データと前記第2の読出信号とを
前記図形発生器に供給して図形データを得、該図形デー
タによって図形表示を行う図形表示方法であって、1つ
のラスタ期間に前記マップよりN個以上2N個以下の読
出順序データを読み出し、図形を回転表示することを特
徴とする図形表示方法を提供する。
SUMMARY OF THE INVENTION In order to achieve the above object, the present invention uses a graphic generator for displaying N figures on a scanning line of a raster scan type display, and reads the figure in a vertical direction. Signal and horizontal readout signal,
Generating a first read signal and a second read signal;
Is supplied to the map to obtain read order data from the map, and the read order data and the second read signal are supplied to the graphic generator to obtain graphic data, and the graphic data is displayed by the graphic data. A graphic display method for reading N or more and 2N or less read order data from the map in one raster period and rotating and displaying the graphic.

【0009】[0009]

【発明の実施の形態】図1はこの発明の一実施例を示す
ブロック図であり、図23と同一部分は同記号を用いて
いる。10は直交座標で表わされる読出信号の内、一方
の座標軸を指定する信号を発生するVカウンタ、11は
他方の座標軸を指定する信号を発生するHカウンタ、1
2は読出信号の座標系に回転を与える座標回転処理部、
13はマップ部4の記憶内容を読出すための信号を発生
するマップ読出信号発生部、14はキャラクタジェネレ
ータ部から図形データを読出すための信号を発生するキ
ャラクタジェネレータ読出信号発生部、15はキャラク
タジェネレータ部、16はキャラクタジェネレータ部1
5から読出したデータを図形に組立てる図形組立部であ
る。
FIG. 1 is a block diagram showing one embodiment of the present invention, and the same parts as those in FIG. 23 use the same symbols. Reference numeral 10 denotes a V counter for generating a signal for designating one coordinate axis of the readout signals represented by rectangular coordinates, 11 denotes an H counter for generating a signal for designating the other coordinate axis, 1
2 is a coordinate rotation processing unit for rotating the coordinate system of the read signal;
Reference numeral 13 denotes a map read signal generating unit for generating a signal for reading the stored contents of the map unit 4, reference numeral 14 denotes a character generator read signal generating unit for generating a signal for reading graphic data from the character generator unit, and reference numeral 15 denotes a character. Generator unit 16 is character generator unit 1
This is a graphic assembling section for assembling data read from the reference numeral 5 into a graphic.

【0010】ここで、座標軸に回転を与えるということ
は図2に示すように、Vカウンタ10の出力信号をX方
向の座標軸に対応させ、Hカウンタ11の出力信号をY
方向の座標軸に対応させて表わした直交座標を、点線で
示すように角度θだけ傾斜させて、x軸−y軸で表わさ
れる新たな直交座標に変換することである。
As shown in FIG. 2, the rotation of the coordinate axis corresponds to the output signal of the V counter 10 corresponding to the coordinate axis in the X direction, and the output signal of the H counter 11 is applied to the Y axis.
That is, the orthogonal coordinates expressed in correspondence with the coordinate axes of the directions are inclined by an angle θ as shown by a dotted line, and are converted into new orthogonal coordinates expressed by an x-axis and a y-axis.

【0011】グラフィックディスプレイにおけるビデオ
RAMのように、表示すべき図形を表わすデータがビデ
オRAMから順番にデータを読出すことによって、表示
内容を決まるとき、そのビデオRAMに相当するものを
この発明において、メモリと称する。
When data representing a graphic to be displayed is determined by reading data from the video RAM in order, such as a video RAM in a graphic display, and the display content is determined, a video RAM corresponding to the video RAM is used in the present invention. Called memory.

【0012】図1の装置はマップ部4のアクセスを行な
って得られる信号に基づき、キャラクタジェネレータ部
15からデータを読出して、そのデータによって図形表
示している。このためマップ部4とキャラクタジェネレ
ータ部15によってメモリを構成していることになり、
この装置ではメモリは図3のようになっている。図3は
4つの枠で構成されており、1つの枠の大きさはブラウ
ン管の1画面分を表わしており、メモリの右肩の記号A
で示す部分を絶対原点、絶対原点から左方向または下方
向にアクセスする方向を正、メモリの横方向を水平方
向、縦方向を垂直方向と定義する。また、ブラウン管の
表示画面の右肩である記号Bで示した部分をブラウン管
原点と定義する。
The apparatus shown in FIG. 1 reads out data from the character generator section 15 based on a signal obtained by accessing the map section 4, and displays a graphic based on the data. Therefore, the memory is constituted by the map unit 4 and the character generator unit 15,
In this device, the memory is as shown in FIG. FIG. 3 is composed of four frames. The size of one frame represents one screen of the CRT, and the symbol A at the right shoulder of the memory
The portion indicated by is defined as the absolute origin, the direction of accessing leftward or downward from the absolute origin is defined as positive, the horizontal direction of the memory as the horizontal direction, and the vertical direction as the vertical direction. The portion indicated by the symbol B, which is the right shoulder of the display screen of the CRT, is defined as the CRT origin.

【0013】本装置は図4に示すように、Vカウンタ1
0およびHカウンタ11の出力信号をメモリの垂直方向
のアクセスに用いるか、水平方向のアクセスに用いるか
によって、その表示状態を次のように定義する。
As shown in FIG.
The display state is defined as follows depending on whether the output signals of the 0 and H counters 11 are used for vertical access or horizontal access of the memory.

【0014】(a)表示状態A(図4(a)の状態) Vカウンタ10の出力信号をメモリの水平方向のアクセ
スに用い、Hカウンタ11の出力信号を垂直方向のアク
セスに用い、水平方向のアクセス位置が時間の経過にと
もなってメモリの負(右)方向に進み、垂直方向のアク
セス位置がメモリの負(上)方向に進むもの。
(A) Display state A (state of FIG. 4A) The output signal of the V counter 10 is used for horizontal access of the memory, the output signal of the H counter 11 is used for vertical access, and Access position advances in the negative (right) direction of the memory over time, and the access position in the vertical direction advances in the negative (up) direction of the memory.

【0015】(b)表示状態B(図4(b)の状態) Vカウンタ10の出力信号をメモリの垂直方向のアクセ
スに用い、Hカウンタ11の出力信号を水平方向のアク
セスに用い、垂直方向のアクセス位置が時間の経過にと
もなってメモリの負(上)方向に進み、水平方向のアク
セス位置がメモリの正(左)方向に進むもの。
(B) Display state B (state of FIG. 4 (b)) The output signal of the V counter 10 is used for vertical access of the memory, and the output signal of the H counter 11 is used for horizontal access. Access position advances in the negative (up) direction of the memory as time passes, and the access position in the horizontal direction advances in the positive (left) direction of the memory.

【0016】(c)表示状態C(図4(c)の状態) Vカウンタ10の出力信号をメモリの水平方向のアクセ
スに用い、Hカウンタ11の出力信号を垂直方向のアク
セスに用い、水平方向のアクセス位置が時間の経過にと
もなってメモリの正(左)方向に進み、垂直方向のアク
セス位置がメモリの正(下)方向に進むもの。
(C) Display state C (state of FIG. 4 (c)) The output signal of the V counter 10 is used for accessing the memory in the horizontal direction, and the output signal of the H counter 11 is used for accessing the memory in the vertical direction. Access position advances in the positive (left) direction of the memory with the passage of time, and the access position in the vertical direction advances in the positive (down) direction of the memory.

【0017】(d)表示状態D(図4(d)の状態) Vカウンタ10の出力信号をメモリ垂直方向のアクセス
に用い、Hカウンタ11の出力信号を水平方向のアクセ
スに用い、垂直方向のアクセス位置が時間の経過にとも
なってメモリの正(下)方向に進み、水平方向のアクセ
ス位置がメモリの負(右)方向に進むもの。
(D) Display state D (state of FIG. 4D) The output signal of the V counter 10 is used for memory vertical access, the output signal of the H counter 11 is used for horizontal access, and The access position advances in the positive (down) direction of the memory as time passes, and the access position in the horizontal direction advances in the negative (right) direction of the memory.

【0018】Vカウンタ10は処理装置1から供給され
る表示状態信号が表示状態A、表示状態Bを表わすもの
であるときダウンカウントを行ない、表示状態C,Dを
表わすものであるときアップカウントを行なうようにな
っている。Hカウンタ11は処理装置1から供給される
表示状態信号が、表示状態B,Cを表わすものであると
きアップカウントを行ない、表示状態A,Dを表わすも
のであるときダウンカウントを行なうようになってい
る。
The V counter 10 counts down when the display state signal supplied from the processing device 1 indicates the display state A and the display state B, and counts up when the display state signal indicates the display states C and D. It is supposed to do it. The H counter 11 counts up when the display state signal supplied from the processing device 1 indicates the display states B and C, and counts down when the display state signal indicates the display states A and D. ing.

【0019】座標回転処理部12はVカウンタ10、H
カウンタ11から供給される直交座標で表わされる読出
信号に、表示状態信号、回転量信号、ブラウン管原点を
絶対座標で表わした原点信号、V信号、V4信号、H信
号、H4信号、CHG・AD(V)信号、CHG・AD
(H)信号、CHG・NO信号を発生するようになって
いる。
The coordinate rotation processing section 12 has a V counter 10, H
The readout signal represented by the rectangular coordinates supplied from the counter 11 includes a display state signal, a rotation amount signal, an origin signal representing the CRT origin in absolute coordinates, a V signal, a V4 signal, an H signal, an H4 signal, and a CHG AD ( V) signal, CHG / AD
(H) signal and a CHG / NO signal are generated.

【0020】マップ読出信号発生部13はマップ部4の
記憶内容を読出す信号の他にキャラクタジェネレータ読
出信号発生部14に供給するV4L信号およびH4信号
を発生するようになっている。
The map read signal generator 13 generates a V4L signal and an H4 signal to be supplied to the character generator read signal generator 14 in addition to the signal for reading the contents stored in the map unit 4.

【0021】座標回転処理部12は図5に示すように構
成分原点レジスタ12b、縦成分原点レジスタ12c、
セレクタ12d、セレクタ12e、回転信号演算部12
f、12g、加算器12h〜12kから構成されてい
る。
As shown in FIG. 5, the coordinate rotation processing unit 12 includes a component origin register 12b, a vertical component origin register 12c,
Selector 12d, selector 12e, rotation signal calculator 12
f, 12g, and adders 12h to 12k.

【0022】横成分原点レジスタ12bは、処理装置1
から供給される原点信号に応じてブラウン管原点座標の
絶対原点に対する横方向成分を表わすための信号を発生
するようになっている。また、縦成分原点レジスタ12
cは、縦方向成分を表わす信号を発生するようになって
いる。セレクタ12dは、処理装置1からの表示状態信
号が表示状態A,Cを表わすときは横成分原点レジスタ
12bから供給されている信号を出力し、表示状態B,
Dを表わすときは縦成分原点レジスタ12cから供給さ
れている信号を出力するようになっている。セレクタ1
2eは、処理装置1からの表示状態信号が表示状態A,
Cを表わすときは縦成分原点レジスタ12cから供給さ
れている信号を出力し、表示状態B,Dを表わすときは
横成分原点レジスタ12bから供給されている信号を出
力するようになっている。回転信号演算部12f,12
gは、処理装置1から供給される回転量を表わす信号に
応じてVカウンタ10、Hカウンタ11から供給されて
いる信号に回転を与えるようになっており、アファイン
変換を行なっている。
The horizontal component origin register 12b is provided in the processing device 1
A signal for representing the horizontal component of the CRT origin coordinate with respect to the absolute origin is generated in accordance with the origin signal supplied from the control unit. Also, the vertical component origin register 12
c generates a signal representing a vertical component. When the display state signal from the processing device 1 indicates the display states A and C, the selector 12d outputs the signal supplied from the horizontal component origin register 12b, and outputs the display states B and
When D is represented, a signal supplied from the vertical component origin register 12c is output. Selector 1
2e indicates that the display state signal from the processing device 1 is the display state A,
When indicating C, the signal supplied from the vertical component origin register 12c is output, and when indicating the display states B and D, the signal supplied from the horizontal component origin register 12b is output. Rotation signal calculation units 12f, 12
g is adapted to rotate the signals supplied from the V counter 10 and the H counter 11 in accordance with a signal representing the amount of rotation supplied from the processing device 1, and performs affine conversion.

【0023】加算器12iはマップ部4の一方の座標上
の位置を表わす5ビットのV信号、キャラクタジェネレ
ータの縦方向座標軸上の位置を表わす2ビットのCHG
・AD(V)信号、図形組立部16に供給する2ビット
のCHG・NO信号を発生するようになっている。加算
器12kはマップ4の他方の座標軸上の位置を表わす5
ビットのH信号、キャラクタジェネレータの横方向座標
軸上の位置を表わす2ビットのCHG・AD(H)信
号、マスタタイミングを表わす2ビットのM・T信号を
発生するようになっている。このうち、V信号の下位1
ビットおよび、H信号の下位1ビットはキャラクタジェ
ネレータ読出信号発生部14の動作のために必要なH4
信号、V4信号として用いている。
The adder 12i is a 5-bit V signal representing a position on one coordinate of the map unit 4, and a 2-bit CHG representing a position on the vertical coordinate axis of the character generator.
An AD (V) signal and a 2-bit CHG / NO signal to be supplied to the graphic assembling section 16 are generated. The adder 12k represents a position 5 on the other coordinate axis of the map 4
A bit H signal, a 2-bit CHG.AD (H) signal indicating the position of the character generator on the horizontal coordinate axis, and a 2-bit MT signal indicating the master timing are generated. Of these, the lower one of the V signal
Bit and the lower 1 bit of the H signal are H4 necessary for the operation of the character generator readout signal generator 14.
Signal and V4 signal.

【0024】マップ読出信号発生部13は図6に示すよ
うに、ラッチ13a、補正データ発生部13b、加算器
13c、セレクタ13d〜13i、EOR回路13j、
から構成されている。補正データ発生器13bは処理装
置1から供給される回転方向を表わす左右信号、表示状
態を表わす表示状態信号に応じて第1表に示す信号を発
生するようになっている。
As shown in FIG. 6, the map read signal generator 13 includes a latch 13a, a correction data generator 13b, an adder 13c, selectors 13d to 13i, an EOR circuit 13j,
It is composed of The correction data generator 13b generates the signals shown in Table 1 according to the left and right signals indicating the rotation direction and the display state signal indicating the display state supplied from the processing device 1.

【0025】[0025]

【表1】 [Table 1]

【0026】第1表中、左とは図形を左回転させて表示
することであり、右とは図形を右回転させて表示するこ
とである。
In Table 1, "left" means that the figure is rotated left and displayed, and "right" means that the figure is rotated right and displayed.

【0027】セレクタ13d〜セレクタ13gは表示状
態信号が表示状態A,Cを表わすときは入力端子a側の
信号を出力し、表示状態信号が表示状態B,Dを表わす
ときは入力端子b側の信号を出力するようになってい
る。セレクタ13h、セレクタ13iはEOR回路13
jから供給される信号に応じて入力端子a1、a2側ま
たは入力端子b1,b2側の信号を出力するようになっ
ている。
The selectors 13d to 13g output the signal on the input terminal a side when the display state signal indicates the display states A and C, and output the signal on the input terminal b side when the display state signals indicate the display states B and D. It is designed to output a signal. The selector 13h and the selector 13i are connected to the EOR circuit 13
According to the signal supplied from j, the signal of the input terminal a1, a2 side or the signal of the input terminal b1, b2 side is output.

【0028】マップ部4は図7に示すようにマップ4
a,4b、ラッチ4c,4dから構成されており、この
マップは図8に示すように、ブラウン管の16×16ピ
クセルに対応した部分が1単位となっており、これらが
32×32単位集まってマップ4aまたはマップ4bを
構成している。また、1単位のマップが指定された時、
このマップに対応する16×16のどのピクセルが走査
されるタイミングであってもそのマップ内の情報が読出
されるようになっている。すなわち、図8において、実
線で示すようなアクセスが行なわれている時、ピクセル
1に対応する部分からピクセル11に対応する部分まで
全てFというデータが読出されるようになっている。
The map section 4 stores the map 4 as shown in FIG.
a, 4b, and latches 4c, 4d. As shown in FIG. 8, this map has a unit corresponding to a 16 × 16 pixel of a cathode ray tube, and these units are 32 × 32 units. The map 4a or the map 4b is configured. Also, when one unit map is specified,
Information in the map is read regardless of which 16 × 16 pixel corresponding to this map is scanned. That is, in FIG. 8, when an access is performed as indicated by a solid line, data F is read from a portion corresponding to pixel 1 to a portion corresponding to pixel 11.

【0029】キャラクタジェネレータ読出信号発生部1
4は図9に示すようにセレクタ14a〜14f、スイッ
チ回路14g,14j、ラッチ14h、シフトレジスタ
14i,14k、EOR回路14m,14n、から構成
されている。セレクタ14a〜14fは入力端子cに供
給される信号に応じて入力端子aまたは入力端子bが選
択されるようになっている。スイッチ回路14g,14
jは入力端子e,fに供給される左右信号または表示状
態信号に応じて、入力端子a〜dに供給されている信号
とその信号を出力する出力端子g〜jとの組み合わせを
第2表のモード1またはモード2の何れかに選択するよ
うになっている。そして『モード1』が選ばれるか『モ
ード2』が選ばれるかは第3表の基準によって決まるよ
うになっている。シフトレジスタ14iは1ビット4段
のシフトレジスタ、シフトレジスタ14kは2ビット4
段のシフトレジスタである。
Character generator read signal generator 1
Reference numeral 4 includes selectors 14a to 14f, switch circuits 14g and 14j, latches 14h, shift registers 14i and 14k, and EOR circuits 14m and 14n, as shown in FIG. In the selectors 14a to 14f, the input terminal a or the input terminal b is selected according to a signal supplied to the input terminal c. Switch circuits 14g, 14
Table 2 shows a combination of the signals supplied to the input terminals a to d and the output terminals g to j for outputting the signals in accordance with the left and right signals or the display state signals supplied to the input terminals e and f. Mode 1 or mode 2 is selected. Whether "mode 1" or "mode 2" is selected is determined by the criteria in Table 3. The shift register 14i is a 1-bit 4-stage shift register, and the shift register 14k is a 2-bit 4 shift register.
It is a stage shift register.

【0030】[0030]

【表2】 [Table 2]

【0031】[0031]

【表3】 [Table 3]

【0032】キャラクタジェネレータ部15は図10に
示すように、キャラクタジェネレータ15a〜15dに
よって構成されており、各キャラクタジェネレータは後
述するV形およびH形の2種類の図形パターンを、処理
装置1から供給される表示状態信号によって選択するよ
うになっているとともに、キャラクタジェネレータ読出
信号発生部14から供給された信号に応じて、その選択
された図形パターンから図形データが読出されるように
なっている。
As shown in FIG. 10, the character generator section 15 is composed of character generators 15a to 15d, and each character generator supplies two types of graphic patterns, described later, of a V type and an H type from the processing device 1. In response to a signal supplied from the character generator readout signal generation unit 14, graphic data is read from the selected graphic pattern.

【0033】図11はキャラクタジェネレータのパター
ンのうち、V形のパターンを示しており、枠外の横方向
の数字00〜11は加算器12kから出力されるCHG
・AD(H)信号で指定されるアドレスであり、縦方向
の数字は加算器12iから出力されるCHG・AD
(V)信号で指定されるアドレスである。1つの枠内は
a〜dの4つの部分に分解され、それらのa〜dの部分
のデータはキャラクタジェネレータ15a〜15dにそ
れぞれ対応しており、その部分はブラウン管の横方向1
ピクセル×縦方向4ピクセルのデータが記憶されてい
る。すなわち、縦横1つずつのアドレスで指定される部
分の枠は、4×4ピクセル分のデータを記憶している。
そして、キャラクタジェネレータの1つ記憶単位は4×
4アドレス分すなわち16×16ピクセル分となってい
る。
FIG. 11 shows a V-shaped pattern among the patterns of the character generator. The horizontal numbers 00 to 11 outside the frame are the CHGs output from the adder 12k.
The address specified by the AD (H) signal, and the number in the vertical direction is CHG · AD output from the adder 12i.
(V) An address specified by the signal. One frame is decomposed into four parts a to d, and the data of the parts a to d correspond to the character generators 15a to 15d, respectively, and the parts are in the horizontal direction of the CRT.
Data of pixel × 4 pixels in the vertical direction is stored. That is, the frame of the portion designated by the vertical and horizontal addresses stores data of 4 × 4 pixels.
And one storage unit of the character generator is 4 ×
There are four addresses, that is, 16 × 16 pixels.

【0034】図形組立部16は図12に示すように、シ
フトレジスタ16a〜16d、セレクタ16e、シフト
レジスタ16fから構成されている。各シフトレジスタ
は処理装置1から供給される表示状態信号が表示状態
A,BのときMSB(最上位ビット)が先に出力され、
表示状態信号が表示状態C,DのときLSB(最下位ビ
ット)が先に出力されるようになっている。セレクタ1
6eはシフトレジスタ16fから供給される信号に応じ
て第4表のように入力信号を選択して送出するようにな
っている。
As shown in FIG. 12, the graphic assembling section 16 is composed of shift registers 16a to 16d, a selector 16e, and a shift register 16f. Each shift register outputs the MSB (most significant bit) first when the display state signal supplied from the processing device 1 is the display state A or B,
When the display state signals are the display states C and D, the LSB (least significant bit) is output first. Selector 1
Reference numeral 6e selects and transmits an input signal as shown in Table 4 according to a signal supplied from the shift register 16f.

【0035】[0035]

【表4】 [Table 4]

【0036】シフトレジスタ16fは2ビットで8段の
シフトレジスタである。
The shift register 16f is a 2-bit 8-stage shift register.

【0037】このように構成した装置の動作は次のとう
りである。先ず、図形に回転を与えないときの表示動作
について説明する。このときは、図5に示すように処理
装置1からVカウンタ10およびHカウンタ11に表示
状態信号が供給され、横成分原点レジスタ12bおよび
縦成分原点レジスタ12cに、原点信号が供給される。
このときの画面は図22に示すような走査を行なうよう
になっており、この状態は表示状態Cの状態に相当し、
Vカウンタ10の出力信号によって図22の画面の横方
向位置が決まるようになっており、Hカウンタ11の出
力信号によって縦方向の位置が決まるようになってい
る。
The operation of the device thus constructed is as follows. First, a display operation when a figure is not rotated will be described. At this time, as shown in FIG. 5, a display state signal is supplied from the processing device 1 to the V counter 10 and the H counter 11, and an origin signal is supplied to the horizontal component origin register 12b and the vertical component origin register 12c.
At this time, the screen performs scanning as shown in FIG. 22, and this state corresponds to the state of the display state C.
The horizontal position of the screen in FIG. 22 is determined by the output signal of the V counter 10, and the vertical position is determined by the output signal of the H counter 11.

【0038】Hカウンタ11の出力信号は加算器12k
および回転信号演算部12gに供給されるが、この場
合、図形に回転を与えないのであるから、回転信号演算
部12fおよび回転信号演算部12gは出力信号を発生
していない。
The output signal of the H counter 11 is added to an adder 12k.
The rotation signal is supplied to the rotation signal calculation unit 12g. In this case, the rotation signal calculation unit 12f and the rotation signal calculation unit 12g do not generate output signals because the figure is not rotated.

【0039】処理装置1から出力されている表示状態信
号が表示状態Cを表わしているとき、セレクタ12dお
よびセレクタ12eはそれぞれ横成分原点レジスタ12
bおよび縦成分原点レジスタ12cから発生している信
号を選択して出力している。この結果、加算器12hか
ら出力される信号は、Vカウンタ10の出力信号と横成
分原点レジスタ12bの出力信号とのデータを加算した
ものとなる。そして、回転信号演算部12gは出力信号
を発生していないのであるから、加算器12iは加算器
12hの出力信号をそのまま出力する。同様にして、加
算器12jは縦成分原点レジスタ12cの出力信号を出
力し、加算器12kは加算器12jの出力信号すなわ
ち、縦成分原点レジスタ12cの出力信号とHカウンタ
11とのデータを加算した信号を出力する。
When the display state signal output from the processing device 1 indicates the display state C, the selector 12d and the selector 12e operate in the horizontal component origin register 12 respectively.
b and the signal generated from the vertical component origin register 12c are selected and output. As a result, the signal output from the adder 12h is obtained by adding the data of the output signal of the V counter 10 and the output signal of the horizontal component origin register 12b. Since the rotation signal calculation unit 12g has not generated an output signal, the adder 12i outputs the output signal of the adder 12h as it is. Similarly, the adder 12j outputs the output signal of the vertical component origin register 12c, and the adder 12k adds the output signal of the adder 12j, that is, the output signal of the vertical component origin register 12c and the data of the H counter 11. Output a signal.

【0040】加算器12iおよび加算器12kの出力信
号は図6に示すように、ラッチ13aおよびセレクタ1
3gに供給される。補正データ発生器13bは図形に回
転を与える必要がないとき、本来であれば出力信号を発
生する必要はないが、このために特別の処置をしていな
いので、補正データが発生している。そして、このデー
タは加算器13cで加算されるので、加算器13cから
は補正されたデータが出力される。しかし、このデータ
は図形に回転を与えないときは必要のないデータである
から、後述するキャラクタジェネレータ読出信号発生部
14で無視され、使用されないようになっている。
The output signals of the adders 12i and 12k are, as shown in FIG.
3g. When it is not necessary to rotate the figure, the correction data generator 13b normally does not need to generate an output signal. However, since no special treatment is performed for this, correction data is generated. Then, since this data is added by the adder 13c, the corrected data is output from the adder 13c. However, since this data is unnecessary data when no rotation is given to the figure, it is ignored by the character generator read signal generation unit 14 described later and is not used.

【0041】セレクタ13d〜セレクタ13gは前述し
たように表示状態Cのときは入力端子a側の信号を出力
するので、セレクタ13d,セレクタ13eは加算器1
3cの出力信号を送出し、セレクタ13f,セレクタ1
3gは加算器12kの出力信号を出力する。
Since the selectors 13d to 13g output the signal on the input terminal a side in the display state C as described above, the selectors 13d and 13e
3c, the selector 13f and the selector 1
3g outputs the output signal of the adder 12k.

【0042】セレクタ13h,セレクタ13iは前述し
たように、EOR回路13jから供給される信号に応じ
て入力端子a1,a2またはb1,b2に供給されてい
る信号を出力するようになっている。EOR回路13j
の一方に供給されるV4L信号は図22におけるラスタ
A0〜Anの一本を表示する図13(a)に示す期間、
変化しないが他の一方に供給されるH4信号は図22に
おける範囲Hにわたって縦方向位置のアドレスを指定す
るものであるから、図13(b)に示すようにV4L信
号の期間中、交互に変化する。このため、セレクタ13
h,セレクタ13iの出力信号は入力端子a1,a2側
とb1,b2側とが交互に切換えられる。
As described above, the selectors 13h and 13i output signals supplied to the input terminals a1, a2 or b1, b2 according to the signal supplied from the EOR circuit 13j. EOR circuit 13j
The V4L signal supplied to one of the two lines A1 to An shown in FIG.
Since the H4 signal supplied to the other side does not change but designates the address of the vertical position over the range H in FIG. 22, it changes alternately during the period of the V4L signal as shown in FIG. I do. Therefore, the selector 13
h, the output signal of the selector 13i is alternately switched between the input terminals a1, a2 and b1, b2.

【0043】セレクタ13h,セレクタ13iの出力信
号は図7に示すように、マップ部4に供給されるのでマ
ップ4a,マップ4bから記憶内容が読出れ、読出され
た記憶内容がラッチ4c,ラッチ4dに記憶され、図9
に示すセレクタ14a,セレクタ14bに供給される。
これらのセレクタはH4信号とV4L信号とが供給され
ているEOR回路14mからの信号が供給されているの
で、セレクタ13h、セレクタ13iと同期して入力端
子a,bが切換られる。
As shown in FIG. 7, the output signals of the selectors 13h and 13i are supplied to the map section 4, so that the stored contents are read from the maps 4a and 4b, and the read stored contents are stored in the latches 4c and 4d. And stored in FIG.
Are supplied to the selectors 14a and 14b shown in FIG.
Since these selectors are supplied with signals from the EOR circuit 14m to which the H4 signal and the V4L signal are supplied, the input terminals a and b are switched in synchronization with the selectors 13h and 13i.

【0044】セレクタ14a,セレクタ14bから読出
された信号はそれぞれセレクタ14c〜セレクタ14f
に供給され、それらのセレクタの端子cに供給されてい
る信号に応じて選択され出力される。このとき、セレク
タ14c〜セレクタ14fの端子bに供給される信号は
マップ読出信号発生部13の補正データ発生器13bに
よって補正されていないデータであり、端子aに供給さ
れるデータは補正されたデータである。しかし表示図形
に回転を与えないとき、補正されたデータは必要ない。
このため、スイッチ回路14gから送出される信号はセ
レクタ14c〜セレクタ14fの端子bを選択するもの
となっており、端子aに供給されている信号は無視され
るようになっている。
The signals read from the selectors 14a and 14b are supplied to the selectors 14c to 14f, respectively.
, And are selected and output in accordance with the signals supplied to the terminals c of those selectors. At this time, the signals supplied to the terminals b of the selectors 14c to 14f are data that has not been corrected by the correction data generator 13b of the map readout signal generator 13, and the data supplied to the terminal a is the corrected data. It is. However, when no rotation is applied to the display figure, no corrected data is needed.
For this reason, the signal sent from the switch circuit 14g selects the terminal b of the selectors 14c to 14f, and the signal supplied to the terminal a is ignored.

【0045】シフトレジスタ14kには加算器12iか
ら供給されるキャラクタジェネレータの番号を表わす信
号が記憶され、そこで記憶された信号がスイッチ回路1
4jに供給されている。そのスイッチ回路14jは表示
図形に回転を与えないとき、前述した第2表のモード1
の状態となっているので、それぞれ対向する出力端子か
ら信号が送出されている。
A signal representing the number of the character generator supplied from adder 12i is stored in shift register 14k, and the stored signal is stored in switch circuit 1k.
4j. When the switch circuit 14j does not apply a rotation to the display figure, the switch circuit 14j operates in the mode 1 of Table 2 described above.
, Signals are transmitted from the output terminals facing each other.

【0046】キャラクタジェネレータ読出信号発生部1
4で発生した信号は図10に示すように、キャラクタジ
ェネレータ15a〜キャラクタジェネレータ15dに供
給される。各キャラクタジェネレータは前述したよう
に、処理装置1から供給される表示状態信号に応じて、
後述するV形またはH形のパターンが選択されるように
なっているが、図形に回転を与えないとき、処理装置1
は表示状態Cの信号を送出しているので、V形のパター
ンが選択される。
Character generator read signal generator 1
The signal generated in 4 is supplied to character generators 15a to 15d as shown in FIG. Each character generator responds to the display state signal supplied from the processing device 1 as described above.
A V-shaped or H-shaped pattern, which will be described later, is selected.
Is transmitting the signal in the display state C, the V-shaped pattern is selected.

【0047】V形のパターンのうちマップ部4によって
読出される単位は前述したように、図11に示すように
なっており、この例ではFという文字を表わす図形が記
憶されている部分を表わしている。図11において、枠
の外側で横方向に記載されたアドレスは図4の加算器1
2iから出力されるCHG・AD(V)信号によって指
定され、縦方向に記載されたアドレスは図3の加算器1
2kから出力されるCHG・AD(H)信号によって指
定される。このため、加算器12i,加算器12kから
供給されるV信号およびH信号によって図11中にI〜
XVIと記載した16種類のブロックを指定することが
できる。
The unit read out by the map unit 4 in the V-shaped pattern is as shown in FIG. 11 as described above. In this example, the unit in which the figure representing the character F is stored is shown. ing. In FIG. 11, addresses written horizontally outside the frame are the adders 1 of FIG.
The address specified by the CHG.AD (V) signal output from the second adder 2i and written in the vertical direction is the adder 1 shown in FIG.
Designated by the CHG.AD (H) signal output from 2k. For this reason, the V signal and the H signal supplied from the adders 12i and 12k cause I to I in FIG.
16 types of blocks described as XVI can be designated.

【0048】このI〜XVIのブロックはさらに4つの
細かいブロックで構成されており、その細かなブロック
は各キャラクタジェネレータに対応している。すなわ
ち、a,b,c,dと記載された部分はそれぞれ、キャ
ラクタジェネレータ15a,キャラクタジェネレータ1
5b,キャラクタジェネレータ15c,キャラクタジェ
ネレータ15dに対応している。各キャラクタジェネレ
ータは図の縦方向に4ビットのデータを記憶しており、
図中斜線を施こした部分には『1』のデータが記憶さ
れ、その他の部分には『0』のデータが記憶されてい
る。このため、CHG・AD(V)信号および、CHG
・AD(H)信号のデータが共に00であるとき、第1
図の右上のIと記載された4つの細かいブロックが選択
され、キャラクタジェネレータ15aから『000
0』、キャラクタジェネレータ15bから『000
0』、キャラクタジェネレータ15cから『001
1』、キャラクタジェネレータ15dから『0011』
のデータが読出される。
The blocks I to XVI are further composed of four fine blocks, and the fine blocks correspond to each character generator. That is, the portions described as a, b, c, and d are the character generator 15a and the character generator 1 respectively.
5b, a character generator 15c, and a character generator 15d. Each character generator stores 4-bit data in the vertical direction of the figure,
In the figure, data of "1" is stored in a shaded portion, and data of "0" is stored in other portions. For this reason, the CHG · AD (V) signal and the CHG
When the data of the AD (H) signal are both 00, the first
Four small blocks indicated by I at the upper right of the figure are selected, and “000” is output from the character generator 15a.
0 ”and“ 000 ”from the character generator 15b.
0 ”and“ 001 ”from the character generator 15c.
1 ”, from character generator 15d to“ 0011 ”
Is read out.

【0049】これらのキャラクタジェネレータから読出
されたデータはシフトレジスタ16a〜シフトレジスタ
16dに供給されて記憶される。そして、最初のラスタ
を表示するときは図12のシフトレジスタ16fからセ
レクタ16eに対してシフトレジスタ16aを選択する
信号が供給される。この結果、シフトレジスタ16aの
データ、すなわちキャラクタジェネレータ15aから読
出されたデータだけが選択され、残りのシフトレジスタ
16b〜16dのデータは捨てられる。この時、シフト
レジスタ16a,16fのタイミングは同期するように
なっている。
Data read from these character generators is supplied to and stored in shift registers 16a to 16d. When displaying the first raster, a signal for selecting the shift register 16a is supplied from the shift register 16f of FIG. 12 to the selector 16e. As a result, only the data of the shift register 16a, that is, the data read from the character generator 15a is selected, and the remaining data of the shift registers 16b to 16d are discarded. At this time, the timings of the shift registers 16a and 16f are synchronized.

【0050】次に、CHG・AD(H)信号のデータが
01になると、図11のブロックIIが選択され、その
中から同様にして、キャラクタジェネレータ15aから
読出されたテータだけが選択される。同様にして、CH
G・AD(H)信号のデータが10,11に変化する
と、図11のブロックIII,IVが選択されて、その
部分のキャラクタジェネレータ15aから読出されたデ
ータだけが選択される。
Next, when the data of the CHG.AD (H) signal becomes 01, block II of FIG. 11 is selected, and only the data read from the character generator 15a is selected from the block II. Similarly, CH
When the data of the G.AD (H) signal changes to 10, 11, blocks III and IV in FIG. 11 are selected, and only the data read from the character generator 15a in that part is selected.

【0051】そして、図11の太線部分のデータが読出
された後はその下方に点線で示した部分のデータが同様
にして読出され、このような動作が次々と行なわれるこ
とによって、最初のラスタすなわち図22のラスタA0
が形成される。そして、ラスタA0が形成された後は同
様にして、順次隣のラスタが形成され、図22に示す最
後のラスタAnが形成されることによって、1枚の表示
画面が形成される。
After the data indicated by the bold line in FIG. 11 is read, the data indicated by the dotted line below is read in the same manner. That is, raster A0 in FIG.
Is formed. Then, after the raster A0 is formed, similarly, the next raster is sequentially formed, and the last raster An shown in FIG. 22 is formed, thereby forming one display screen.

【0052】すなわち、処理装置1によってV形のパタ
ーンが指定され、キャラクタジェネレータ読出信号発生
部14によって図11に示すようなI〜XVIの16個
のブロックの塊が選択され、CHG・AD(H)信号と
CHG・AD(V)信号によってI〜XVIのブロック
の内、1つのブロックが選択され、このことによってキ
ャラクタジェネレータ15a〜キャラクタジェネレータ
15dよりそれぞれ4ビットのデータが読出される。
That is, a V-shaped pattern is designated by the processing device 1, and a lump of 16 blocks I to XVI as shown in FIG. ) Signal and the CHG.AD (V) signal, one of the blocks I to XVI is selected, whereby four bits of data are read from the character generators 15a to 15d.

【0053】CHG・AD(V)信号はラスタの1往復
毎に変化するが、CHG・AD(H)信号は走査の進行
にともなって変化するので、例えば図11において、C
HG・AD(V)信号が00のときCHG・AD(H)
信号が00,01,10,11と変化することによっ
て、右端のブロックI,II,III,IVからデータ
が順次読出される。
The CHG.AD (V) signal changes for each reciprocation of the raster, but the CHG.AD (H) signal changes as the scanning progresses.
CHG • AD (H) when HG • AD (V) signal is 00
As the signal changes to 00, 01, 10, and 11, data is sequentially read from the rightmost blocks I, II, III, and IV.

【0054】キャラクタジェネレータ15a〜キャラク
タジェネレータ15dより読出されたデータは図12に
示すシフトレジスタ16a〜シフトレジスタ16dに供
給されて記憶される。そして、シフトレジスタ16fか
ら供給される信号に対応して、セレクタ16eは端子a
〜dに供給されている信号を選択し、ブラウン管7に送
出して表示する。
Data read from character generators 15a to 15d are supplied to and stored in shift registers 16a to 16d shown in FIG. Then, in response to the signal supplied from the shift register 16f, the selector 16e sets the terminal a
Dd are sent to the cathode ray tube 7 for display.

【0055】このようにして順次、走査を行なっていけ
ばキャラクタジェネレータ部15から読出された図形を
表わす信号が画面に表示される。
If scanning is sequentially performed in this manner, a signal representing a figure read from character generator unit 15 is displayed on the screen.

【0056】このとき、原点データを変化させれば、水
平または垂直方向に表示画面を移動できる。
At this time, by changing the origin data, the display screen can be moved in the horizontal or vertical direction.

【0057】次に図形に回転を与える場合の動作につい
て説明する。図5に示す座標回転処理部12は図形に回
転を与えないとして説明したときの動作に加えて、加算
器12iおよび加算器12jの端子aに供給されている
信号に対して、回転信号演算器12fおよび回転信号演
算部12gから供給される出力信号を加算する演算を行
なう。このため、座標回転処理部12から出力される直
交座標を表わす信号は回転信号演算部12fおよび回転
信号演算部12gから供給される出力信号に対応した角
度だけ座標系が回転して図2に点線で示すようになる。
このように、座標系の回転が行なわれたことによって、
Vカウンタ10およびHカウンタ11の出力信号が図形
に回転を与えないときと同一の値であっても、メモリは
異なった位置がアクセスされることになる。
Next, the operation when a figure is rotated will be described. The coordinate rotation processing unit 12 shown in FIG. 5 performs a rotation signal operation on the signals supplied to the terminals a of the adders 12i and 12j in addition to the operation described when the rotation is not applied to the figure. An operation of adding the output signals supplied from the rotation signal operation unit 12g and the rotation signal operation unit 12g is performed. For this reason, the signal representing the orthogonal coordinates output from the coordinate rotation processing unit 12 is rotated by an angle corresponding to the output signals supplied from the rotation signal calculation unit 12f and the rotation signal calculation unit 12g, and the coordinate system is rotated by a dotted line in FIG. It becomes as shown by.
In this way, by rotating the coordinate system,
Even if the output signals of the V counter 10 and the H counter 11 have the same value as when no rotation is given to the figure, different locations are accessed in the memory.

【0058】今、図14の四角形で示すメモリ空間にお
いて、横方向の位置がVアドレス(Vカウンタ10によ
って指定される座標をVアドレスと定義する)で指定さ
れ、縦方向の位置がHアドレス(Hカウンタ11によっ
て指定される座標をHアドレスと定義する)で指定され
る直交座標で表わされる座標系に回転が与えられていな
いとき、Vカウンタ10の値を固定し、Hカウンタ11
の値を変化させると、記号Aの実線で示す方向にアクセ
スが行なわれる。しかし、座標系に回転が与えられてい
るときは、記号Bの点線で示す方向にアクセスが行なわ
れる。すなわち、座標系に回転を与えたときにはメモリ
空間が斜めにアクセスされたことになる。
Now, in the memory space indicated by the square in FIG. 14, the horizontal position is specified by a V address (the coordinate specified by the V counter 10 is defined as a V address), and the vertical position is an H address ( When the coordinates specified by the H counter 11 are defined as H addresses, the rotation of the coordinate system represented by the orthogonal coordinates specified by the H counter 11 is not given, the value of the V counter 10 is fixed, and the H counter 11
Is changed, the access is performed in the direction indicated by the solid line of the symbol A. However, when rotation is given to the coordinate system, access is performed in the direction indicated by the dotted line of the symbol B. That is, when the coordinate system is rotated, the memory space is accessed obliquely.

【0059】マップ読出信号発生部13から供給された
信号によってデータが読出されるマップ部4はブラウン
管7のピクセルが縦横16個で囲まれる区域毎に独立し
た表示内容が記憶されている。このマップ部4は例え
ば、図8に示すようなデータすなわち、中央の2重線で
囲まれた部分がアクセスされた時は文字Fを表わすデー
タが読出され、その右隣の部分がアクセスされた時は文
字Bを表わすデータが読出され、左隣がアクセスされた
時は文字Cを表わすデータが読出され、座標回転処理部
12によって座標系に右方向の回転が与えられている
と、マップ部4は図8の実線のようにアクセスされる。
このため、1番目から11番目までのピクセルはFとい
う文字を表示するためのデータが読出されるが、12番
目から16番目までのピクセルはCという文字を表示す
るためのデータが読出される。一方、表示タイミング信
号は16ピクセル毎に発生するようになっているので、
図8の横方向の2重線をよぎる度に発生する。
The map section 4 from which data is read by the signal supplied from the map read signal generating section 13 stores independent display contents for each area of the CRT 7 surrounded by 16 pixels in length and width. For example, when the data shown in FIG. 8, that is, the portion surrounded by the double line in the center is accessed, the map portion 4 reads out the data representing the character F, and the right-hand portion is accessed. At this time, the data representing the character B is read, and when the data on the left side is accessed, the data representing the character C is read. If the coordinate rotation processing unit 12 has given the coordinate system a rightward rotation, the map unit 4 is accessed as shown by the solid line in FIG.
Therefore, data for displaying the character F is read from the first to eleventh pixels, while data for displaying the character C is read from the twelfth to sixteenth pixels. On the other hand, since the display timing signal is generated every 16 pixels,
It is generated every time the line crosses the horizontal double line in FIG.

【0060】この結果、座標系に右回転を与え図8の実
線の矢印の方向にマップをアクセスしたときは、表示タ
イミング信号の1周期中に文字Fと文字Cを表示するた
めの2種類のデータが必要になる。このように、座標系
に右回転を与えたときは、表示タイミング信号期間中に
現在アクセスしている部分の記憶内容の外に、その左隣
の部分の記憶内容も読出す必要がある。また座標系に左
回転を与えて、図8の一点鎖線で示す矢印の方向にアク
セスするときには、アクセス中の部分の記憶内容の外
に、その右隣の部分の記憶内容も読出す必要がある。そ
こで、アクセス中の部分の記憶内容を『ナウ』、その左
隣の部分の記憶内容を『ネクスト』、右隣の部分の記憶
内容を『バック』と定義する。
As a result, when the coordinate system is rotated right and the map is accessed in the direction of the solid arrow in FIG. 8, two types of characters F and C are displayed during one cycle of the display timing signal. Data is needed. As described above, when a right rotation is given to the coordinate system, it is necessary to read out the storage contents of the left adjacent part in addition to the storage contents of the part currently being accessed during the display timing signal period. When the coordinate system is rotated leftward to access in the direction of the arrow indicated by the one-dot chain line in FIG. 8, it is necessary to read out the storage contents of the part on the right side in addition to the storage contents of the part being accessed. . Therefore, the storage content of the part being accessed is defined as "now", the storage content of the part on the left thereof is defined as "next", and the storage content of the part on the right is defined as "back".

【0061】図6の補正データ発生器13bはこのよう
な目的のために設けており、ラッチ13aから供給され
るマップのデータを読出すための5ビットの信号に対し
て、第1表で示すような補正を行なっている。例えば、
表示状態Cにおいて、図形を左回転させるとき、すなわ
ち座標系を右回転させるとき、ラッチ13aから供給さ
れる信号に対して1を加算するようになっており、図形
を右回転するときは1を減算するようになっている。表
示状態Cのとき、Vカウンタ11から供給されラッチ1
3aで記憶されている信号はマップの横方向の位置を示
している。このため、ラッチ13aから供給される5ビ
ットの信号は図8の横方向の位置すなわち文字C,F,
Bの識別を行なう。ラッチ13aから供給される5ビッ
トの信号が文字Fをアクセスしていた場合は、それに1
を加算することは左方向の位置を指定することになるか
ら、文字Cをアクセスすることを表わす。また、1を減
算することは文字Bをアクセスすることを表わす。この
結果、加算器13cの入力側の端子aの信号は現在アク
セス中の部分の記憶内容、すなわち『ナウ』の信号であ
るが、出力側の端子cの信号は処理装置1から供給され
る信号に応じて補正データ発生器13bの信号が加算さ
れ、『ネクスト』または『バック』の信号を表わすこと
になる。すなわち、1ラスタ期間中に『ナウ』をN個読
み出している他に、『ネクスト』または『バック』も読
み出しているので、マップよりN個以上の読出順序デー
タを読み出していることになる。
The correction data generator 13b shown in FIG. 6 is provided for such a purpose, and Table 1 shows a 5-bit signal for reading map data supplied from the latch 13a. Such a correction is made. For example,
In the display state C, when the figure is rotated to the left, that is, when the coordinate system is rotated to the right, 1 is added to the signal supplied from the latch 13a. When the figure is rotated to the right, 1 is added. It is designed to subtract. In the display state C, the latch 1 supplied from the V counter 11
The signal stored at 3a indicates the horizontal position of the map. Therefore, the 5-bit signal supplied from the latch 13a is located in the horizontal position in FIG.
B is identified. If the 5-bit signal supplied from the latch 13a accesses the character F, 1
Is to specify the position in the left direction, and represents that the character C is accessed. Also, subtracting 1 represents accessing character B. As a result, the signal of the terminal a on the input side of the adder 13c is the stored content of the part currently being accessed, that is, the signal of "now", but the signal of the terminal c on the output side is , The signal of the correction data generator 13b is added to represent a "next" or "back" signal. That is, since "Now" is read out N times during one raster period, "Next" or "Back" is also read out, so that N or more readout order data is read from the map.

【0062】前述したように、加算器12iから出力さ
れるV信号はアクセスの行なわれている時点のマップの
横方向位置を指定する信号であり補正データ発生器13
bによる補正は、ラッチ13aから加算器13cに供給
される信号に対して行なわれる。このため、図形に回転
を与えるときは、例えば図8で実線に示すようなアクセ
スを行なっていると、アクセスの途中でV信号の内容、
すなわち加算器12iの出力信号が変化する。このた
め、表示タイミング信号の繰返し期間中は加算器12i
の出力信号が変化しても、加算器13cに供給されるV
信号の内容が変化しないように、ラッチ13aを設けて
データを固定する。
As described above, the V signal output from the adder 12i is a signal for designating the horizontal position of the map at the time when access is being performed, and
The correction by b is performed on the signal supplied from the latch 13a to the adder 13c. For this reason, when the figure is rotated, for example, if an access is performed as shown by a solid line in FIG.
That is, the output signal of the adder 12i changes. For this reason, during the repetition period of the display timing signal, the adder 12i
Is changed, the V signal supplied to the adder 13c
A latch 13a is provided to fix the data so that the content of the signal does not change.

【0063】図9のセレクタ14a,セレクタ14bは
図6のラッチ13a,補正データ発生器13bに同期し
て切換えられているので、セレクタ14aは『ネクス
ト』または『バック』の信号を出力しており、セレクタ
14bは『ナウ』の信号を出力している。一方、表示状
態Cにおいて、図8における各記憶内容の横方向の選択
はV信号で行なわれ、縦方向の記憶内容の選択はH信号
で行なわれるので、図8の実線の矢印で示すようなアク
セスが行なわれていると、H4信号は1番目のピクセル
から16番目のピクセルまでをアクセスするときデータ
の内容が変化しないが、V4信号は12番目のピクセル
をアクセスするときからデータの内容が変化する。この
ためEOR回路14nの出力信号はこの時点を境に変化
するので、この変化によって表示する画面を『ネクス
ト』に切換える必要があることが判断される。
Since the selectors 14a and 14b in FIG. 9 are switched in synchronization with the latch 13a and the correction data generator 13b in FIG. 6, the selector 14a outputs a "next" or "back" signal. , The selector 14b outputs a "now" signal. On the other hand, in the display state C, the selection of each storage content in the horizontal direction in FIG. 8 is performed by the V signal, and the selection of the storage content in the vertical direction is performed by the H signal. When the access is performed, the H4 signal does not change the data content when accessing the first pixel to the 16th pixel, but the V4 signal changes the data content from accessing the twelfth pixel. I do. For this reason, the output signal of the EOR circuit 14n changes at this time, and it is determined that it is necessary to switch the screen to be displayed to "next" based on this change.

【0064】EOR回路14nで判断された情報はシフ
トレジスタ14iに記憶され、ラッチ14hで記憶され
る。そして、処理装置1から供給される左右信号および
表示状態信号によってスイッチ回路14gから第2表の
ようにモード1またはモード2のように制御された出力
信号が送出され、セレクタ14c〜14fのどのセレク
タが『ナウ』のデータを選択し、どのセレクタが『ネク
スト』のデータを選択するかが、決められる。
Information determined by the EOR circuit 14n is stored in the shift register 14i and stored in the latch 14h. Then, an output signal controlled as in mode 1 or mode 2 is transmitted from the switch circuit 14g according to the left and right signals and the display state signal supplied from the processing device 1 as shown in Table 2, and any one of the selectors 14c to 14f is selected. Selects the data of "now", and which selector selects the data of "next" is determined.

【0065】キャラクタジェネレータ読出信号発生部1
4から供給された信号によってキャラクタジェネレータ
部15から読出されたデータは図形組立部16で図形に
組立てられ、ブラウン管7に供給されて表示される。
Character generator read signal generator 1
The data read from the character generator unit 15 by the signal supplied from the unit 4 is assembled into a graphic by the graphic assembling unit 16, supplied to the cathode ray tube 7 and displayed.

【0066】前述の回転を行わない場合は、すべて『ナ
ウ』を選択していたので、セレクタ14c〜セレクタ1
4fの端子は、bを選択するのみになっていたが、回転
を行うときは、このように『ネクスト』が選択される
と、読出順序データの『ネクスト』を用いることにな
る。このように、回転をする場合は『ナウ』と『ネクス
ト』または、『バック』の両方を用いるので、回転を行
わないときに比べ、2倍の種類の読出順序データに対応
するキャラクタジェネレータの選択が行われる。また、
表示位置や表示角度により、図8の破線の矢印で示すよ
うなアクセルが行われてると『ナウ』のキャラクタジェ
ネレータが選択される。すなわち、ラスター表示方式に
おける1ラスター期間中に、多くて2N個の読出順序デ
ータに対応するキャラクタジェネレータの選択動作を行
われ回転を行っている。
When the above-described rotation is not performed, "now" has been selected in all cases.
The terminal 4f only selects b, but when rotating, if "next" is selected, "next" of the reading order data will be used. In this way, when rotating, both "now" and "next" or "back" are used, so that selection of a character generator corresponding to twice as many kinds of reading order data as in the case where rotation is not performed is selected. Is performed. Also,
According to the display position and the display angle, when an accelerator is performed as indicated by a dashed arrow in FIG. 8, the character generator of "now" is selected. That is, during one raster period in the raster display mode, the character generator corresponding to at most 2N read order data is selected and rotated.

【0067】この結果、座標系に回転を与えないとき、
図15(a)に示すように、三角形の図形が画面に表示
されているとき、図8の実線の矢印で示すようにメモリ
をアクセスすると、表示図形は図15(b)に示すよう
に左方向に回転した図形として表示される。また、図8
の一点鎖線で示すようにメモリをアクセスすると、表示
図形は図15(c)に示すように右方向に回転した図形
として表示される。
As a result, when no rotation is given to the coordinate system,
As shown in FIG. 15A, when a triangular figure is displayed on the screen and the memory is accessed as shown by a solid arrow in FIG. 8, the displayed figure is left as shown in FIG. 15B. It is displayed as a figure rotated in the direction. FIG.
When the memory is accessed as indicated by the one-dot chain line, the display graphic is displayed as a graphic rotated rightward as shown in FIG.

【0068】図20はキャラクタジェネレータに文字F
が記憶されているとき、このキャラクタジェネレータが
回転を与えられた太線で示す直交座標でアクセスされた
ときの表示状態を説明するための図である。同図におい
て、文字Fのデータは図11と同様に記憶されているの
で、CHG・NOの00はキャラクタジェネレータ15
aに、01はキャラクタジェネレータ15bに、10は
キャラクタジェネレータ15cに、11はキャラクタジ
ェネレータ15dに対応している。
FIG. 20 shows the character generator
FIG. 8 is a diagram for explaining a display state when the character generator is accessed at the orthogonal coordinates indicated by a bold line given a rotation when the character generator is stored. In this figure, since the data of character F is stored in the same manner as in FIG.
a, 01 corresponds to the character generator 15b, 10 corresponds to the character generator 15c, and 11 corresponds to the character generator 15d.

【0069】キャラクタジェネレータから読出すデータ
は4個のキャラクタジェネレータから同時に読出され
て、シフトレジスタ16a〜16dに記憶される。最初
は1番目のピクセルから16番目のピクセルまでをアク
セスし、シフトレジスタ16fからCHG・NOの10
のデータがセレクタ16eに供給され、キャラクタジェ
ネレータ15cのデータを記憶しているシフトレジスタ
16cが選択される。そしてこのシフトレジスタ16c
にマスタタイミング信号が供給され、1番目のピクセル
に対応するデータと2番目のピクセルに対応するデータ
が続けて読出される。このとき、他のシフトレジスタに
もマスタタイミング信号が供給されているので、記号
B,C,ロ,ハで表わされるピクセルに対応するデータ
も読出されるが、これらのデータは今のタイミングでは
セレクタ16eで選択されていないので、出力されな
い。なお、このタイミングでシフトレジスタ16cから
読出されたデータは文字Fではなく空白の部分であるか
ら『0』である。
Data read from the character generators is read simultaneously from the four character generators and stored in shift registers 16a to 16d. At first, the first pixel to the sixteenth pixel are accessed, and the shift register 16f reads the 10th of CHG NO.
Is supplied to the selector 16e, and the shift register 16c storing the data of the character generator 15c is selected. And this shift register 16c
, A data corresponding to the first pixel and a data corresponding to the second pixel are successively read. At this time, since the master timing signal is also supplied to the other shift registers, data corresponding to the pixels represented by the symbols B, C, B, and C are also read out. Since it is not selected in 16e, it is not output. Note that the data read from the shift register 16c at this timing is "0" because it is not a character F but a blank part.

【0070】次に3番目のピクセルに対応するために必
要なデータがキャラクタジェネレータ15dのデータを
記憶しているシフトレジスタ16dから読出すためにシ
フトレジスタ16fからデータ『11』がセレクタ16
eに供給される。そして、このシフトレジスタ16dか
らマスタタイミングの3ビット目に3番目のピクセルに
必要なデータが読出される。このデータは文字Fを表示
するためのものであるから、『1』である。同様にして
4番目のピクセルに対応するデータ『1』が読出される
が、このデータはCHG・AD(V)のデータが変化し
ているので、読出されたデータはそのCHG・AD
(V)信号に対応したキャラクタジェネレータのもので
ある。以下同様にして次々とアクセスが行なわれてい
く。
Next, in order to read data necessary for the third pixel from the shift register 16d storing the data of the character generator 15d, the data "11" is transferred from the shift register 16f to the selector 16d.
e. Then, data necessary for the third pixel is read from the shift register 16d at the third bit of the master timing. Since this data is for displaying the character F, it is "1". Similarly, data "1" corresponding to the fourth pixel is read out, but since the data of CHG.AD (V) has changed, the read out data is the CHG.AD (V).
(V) The character generator corresponding to the signal. Access is performed one after another in a similar manner.

【0071】最初のアクセスが終了すると、記号A〜P
の列のアクセスが行なわれ、順次イ〜タの列、a〜pの
列とアクセスが行なわれていく。この結果、図21の斜
線部で示すように、文字Fが回転した図形が表示され
る。この装置ではCHG・AD(V)とCHG・AD
(H)とで指定されるキャラクタジェネレータは同時に
読出し、そのうちから必要なデータを使用するようにし
たので、メモリの読出し速度はこのメモリを1個で構成
したときの4分の1ですみ、装置を簡単で経済性良く構
成することができる。また図20の例ではキャラクタジ
ェネレータ15c,15d,15a,15bの順序に選
択が行なわれるようにシフトレジスタ16fから信号が
供給されたが、この信号はアクセスの開始されるキャラ
クタジェネレータの位置に対応して変化し、アクセス順
序に応じてデータの並べ換えが行なわれる。
When the first access is completed, the symbols AP
Are accessed, and access is sequentially performed with the columns of (a) to (d) and the columns of (a) to (p). As a result, a figure in which the character F is rotated is displayed as shown by the hatched portion in FIG. In this device, CHG · AD (V) and CHG · AD
Since the character generator designated by (H) reads simultaneously and uses necessary data from among them, the reading speed of the memory is only one-fourth that of a single memory. Can be configured simply and economically. In the example of FIG. 20, a signal is supplied from shift register 16f so that selection is performed in the order of character generators 15c, 15d, 15a, and 15b. This signal corresponds to the position of the character generator at which access is started. And the data is rearranged according to the access order.

【0072】メモリのアクセスは表示図形に回転を与え
る必要がないとき、図16の点P1とP2を結ぶ方向に
行なわれるが、回転を与える必要があるときは、処理装
置1から供給される回転量信号によってこのアクセス方
向が任意に制御される。この制御は図16に示すよう
に、現在走査中のピクセルの次に走査するピクセルは走
査中のピクセルに隣接するピクセルとなるようにしてい
る。このため、ピクセルP1の次に走査されるピクセル
はP2〜P4のいずれかであり、アクセス方向は最大4
5度に限定されるようになっている。
Memory access is performed in the direction connecting points P1 and P2 in FIG. 16 when it is not necessary to apply rotation to the display graphic. When it is necessary to apply rotation, the rotation supplied from the processing unit 1 is used. The access direction is arbitrarily controlled by the quantity signal. In this control, as shown in FIG. 16, the pixel scanned next to the pixel currently being scanned is a pixel adjacent to the pixel being scanned. Therefore, the pixel scanned next to the pixel P1 is one of P2 to P4, and the access direction is up to four.
It is to be limited to five degrees.

【0073】この結果、プラス、マイナス45度だけ異
なる方向のアクセスを行なうと、回転を与えないとき図
17の実線のように表示される図形は、図17の一点鎖
線の位置から点線の位置までの範囲で回転することにな
る。
As a result, if access is made in directions different by plus and minus 45 degrees, when no rotation is given, the figure displayed as a solid line in FIG. 17 extends from the position of the dashed line to the position of the dotted line in FIG. Will rotate in the range of.

【0074】しかし、このままでは表示図形に45度以
上の回転を与えることはできないが、メモリの横方向の
アクセスをHカウンタ11に基づいて加算器12kから
発生する信号(この信号をHアクセス信号と定義する)
によって行ない、メモリの縦方向のアクセスをVカウン
タ10に基づいて加算器12iから発生する信号(この
信号をVアクセス信号と定義する)によって行なうと、
図17に示すように表示されていた図形は、図18
(b)に示すように表示される。この結果、図18
(b)の一点鎖線で表示される図形は、図17の実線で
示す図形を135度右方向に回転させたことになる。一
方、図17において、Vアクセス信号および、Hアクセ
ス信号の変化方向をそれぞれ逆方向にすると、表示され
る図形は図18(a)に示すようになる。図18(a)
において、一点鎖線で示される図形は図17の実線で示
す図形を225度右方向に回転させたことになる。図1
8(a)において、Vアクセス信号およびHアクセス信
号を入れ換えると、表示される図形は図18(d)に示
すようになる。図18(d)において、一点鎖線で示さ
れる図形は図17の実線で示す図形を315度右方向に
回転させたことになる。そして、図18(d)において
Vアクセス信号とHアクセス信号を入れ換えたうえで、
Vアクセス信号のデータ変化方向を逆にすると、表示さ
れる図形は図18(c)に示すようになる。図18
(c)は図17で示される図形を360度右方向に回転
させたことになる。すなわち、Vアクセス信号およびH
アクセス信号のとりかたおよび、そのデータの変化方向
を選択することによって、図形を任意の角度に回転して
表示させることができる。
However, it is not possible to apply a rotation of more than 45 degrees to the display figure as it is, but a signal generated by the adder 12k based on the H counter 11 to access the memory in the horizontal direction (this signal is referred to as an H access signal) Define)
When the vertical access of the memory is performed by a signal generated from the adder 12i based on the V counter 10 (this signal is defined as a V access signal),
The graphic displayed as shown in FIG.
It is displayed as shown in FIG. As a result, FIG.
17B is obtained by rotating the graphic shown by the dashed line in FIG. 17 by 135 degrees to the right. On the other hand, in FIG. 17, if the changing directions of the V access signal and the H access signal are reversed, the displayed graphic will be as shown in FIG. 18 (a). FIG. 18 (a)
In the figure, the figure shown by the one-dot chain line is obtained by rotating the figure shown by the solid line in FIG. 17 rightward by 225 degrees. FIG.
In FIG. 8A, when the V access signal and the H access signal are exchanged, the displayed graphic becomes as shown in FIG. In FIG. 18D, the figure shown by the dashed line is the figure shown by the solid line in FIG. 17 rotated 315 degrees to the right. Then, after replacing the V access signal and the H access signal in FIG.
When the data change direction of the V access signal is reversed, the displayed graphic is as shown in FIG. FIG.
(C) means that the figure shown in FIG. 17 has been rotated 360 degrees to the right. That is, the V access signal and H
By selecting the access signal and the change direction of the data, the figure can be rotated at an arbitrary angle and displayed.

【0075】図18の表示状態は図3の表示状態に対応
しており、前述した表示状態A,B,C,Dにおける図
形の表示状態は図18における(a),(b),
(c),(d)のようになる。ここで、図18(a),
(c)と、図18(b),(d)とはVアクセス信号と
Hアクセス信号とが入れ換わっている。このようなアク
セス信号の入れ換えを行なうために、図6のセレクタ1
3d〜セレクタ13gを設けている。前述の図形に回転
を与える説明は表示状態Cにおける状態を基準に説明し
ているので、使用したキャラクタジェネレータのパター
ンは図11に示すように、横方向の位置がCHG・AD
(V)信号で表わされ、縦方向の位置がCHG・AD
(H)信号で表わされるV形のパターンを使用してい
た。表示状態Aにおいても、各信号の変化方向が変るだ
けで、信号の組み合わせそのものは変わらないので、図
11に示すV形のパターンが使用できる。しかし、表示
状態B,Dでは横方向がHアクセス信号であって、縦方
向がVアクセス信号であるから、図11に示すものと同
一の図形を画面に表示しようとすると、図19に示すよ
うなV形のパターンを90度回転させたH形のパターン
を使用する必要がある。このため、キャラクタジェネレ
ータ15a〜15dはV形のパターンとH形の種類のパ
ターンを有し、処理装置1から供給される表示状態信号
と回転信号とによってそのパターンを選択している。
The display state of FIG. 18 corresponds to the display state of FIG. 3, and the display states of the figures in the display states A, B, C, and D are (a), (b), and (b) of FIG.
(C) and (d) are obtained. Here, FIG.
In FIG. 18 (c) and FIGS. 18 (b) and 18 (d), the V access signal and the H access signal are exchanged. In order to exchange such access signals, the selector 1 shown in FIG.
3d to 13g are provided. Since the above description of giving a rotation to the figure is based on the state in the display state C, the pattern of the character generator used is, as shown in FIG.
(V) signal, and the vertical position is CHG · AD
(H) A V-shaped pattern represented by a signal was used. Even in the display state A, since only the change direction of each signal changes and the signal combination itself does not change, the V-shaped pattern shown in FIG. 11 can be used. However, in the display states B and D, the horizontal direction is the H access signal and the vertical direction is the V access signal. Therefore, when the same figure as that shown in FIG. 11 is to be displayed on the screen, as shown in FIG. It is necessary to use an H-shaped pattern obtained by rotating a simple V-shaped pattern by 90 degrees. For this reason, the character generators 15a to 15d have a V-shaped pattern and an H-shaped pattern, and select the pattern based on the display state signal and the rotation signal supplied from the processing device 1.

【0076】なお、処理装置1は表示状態信号、原点信
号、回転量信号、左右方向信号発生しているが、この信
号は操作者の手動によって制御しても良いし、ソフトウ
エアの制御によって発生しても良い。また回転角は最大
が45度としているがそれ以下でもよく、またマップお
よびキャラクタジェネレータで構成したメモリはRAM
でもよいので、グラフイックディスプレイであっても、
極めて高速に図形の回転表示が行なえる。また、表示図
形に連続的な回転を与えるには処理装置1から発生する
回転量信号を連続的に変化させればよい。
The processing device 1 generates a display state signal, an origin signal, a rotation amount signal, and a left-right direction signal. These signals may be controlled manually by an operator or generated by software control. You may. The maximum rotation angle is 45 degrees, but may be smaller than 45 degrees. The memory composed of the map and the character generator is a RAM.
So, even if it is a graphic display,
The rotation display of figures can be performed extremely fast. Further, in order to give a continuous rotation to the display figure, the rotation amount signal generated from the processing device 1 may be changed continuously.

【0077】[0077]

【発明の効果】「以上説明したように、この発明は読出
信号の座標に回転を与えその読出信号によってマップか
らの読出順序データを1つのラスタ期間中にN個以上、
多くて2N個用いるとにより、マップによってキャラク
タジェネレータの読み出す方式を取りながら、読出信号
の座標を回転できるようになり、図形の回転を行うこと
ができるという効果がある。」とする。
As described above, according to the present invention, the rotation of the coordinates of the read signal is applied, and the read signal causes the read order data from the map to be N or more in one raster period.
By using at most 2N, the coordinates of the read signal can be rotated while taking the method of reading the character generator by the map, and there is an effect that the figure can be rotated. ".

【図面の簡単な説明】[Brief description of the drawings]

【図1】図1はこの発明にかかる一実施例を示すブロッ
ク図、
FIG. 1 is a block diagram showing one embodiment according to the present invention;

【図2】図2は座標の回転を説明するためのグラフ、FIG. 2 is a graph for explaining rotation of coordinates;

【図3】図3はメモリと表示エリヤの関係を説明するた
めの図、
FIG. 3 is a diagram for explaining a relationship between a memory and a display area;

【図4】図4は表示状態を説明するための図、FIG. 4 is a diagram for explaining a display state;

【図5】図5は図1における座標回転処理部12の詳細
を示すブロック図、
FIG. 5 is a block diagram showing details of a coordinate rotation processing unit 12 in FIG. 1;

【図6】図6は図1におけるマップ読出信号発生部13
の詳細を示すブロック図、
FIG. 6 is a diagram showing a map readout signal generator 13 shown in FIG. 1;
Block diagram showing details of

【図7】図7は図1におけるマップ部4の詳細を示すブ
ロック図、
FIG. 7 is a block diagram showing details of a map unit 4 in FIG. 1;

【図8】図8はマップの記憶内容とアクセス方向を示す
図、
FIG. 8 is a diagram showing storage contents and access directions of a map;

【図9】図9は図1におけるキャラクタジェネレータ読
出信号発生部14の詳細を示すブロック図、
FIG. 9 is a block diagram showing details of a character generator readout signal generation unit 14 in FIG. 1;

【図10】図10は図1におけるキャラクタジェネレー
タ部15の詳細を示すブロック図、
FIG. 10 is a block diagram showing details of a character generator unit 15 in FIG. 1;

【図11】図11はキャラクタジェネレータに記憶され
ているV形のパターンを示す図、
FIG. 11 is a diagram showing a V-shaped pattern stored in a character generator;

【図12】図12は図1における図形組立部16の詳細
を示すブロック図、
FIG. 12 is a block diagram showing details of a graphic assembling unit 16 in FIG. 1;

【図13】図13はV信号とH信号との関係を示す図、FIG. 13 is a diagram showing a relationship between a V signal and an H signal;

【図14】図14はメモリのアクセス方向を示す図、FIG. 14 is a diagram showing an access direction of a memory;

【図15】図15は表示図形に回転を与えたときに表示
される状態を示す図、
FIG. 15 is a diagram showing a state displayed when a rotation is given to a display graphic;

【図16】図16はピクセルの走査方向を示す図、FIG. 16 is a diagram showing a scanning direction of a pixel;

【図17】図17は表示状態Cにおいて表示図形の回転
範囲を示す図、
FIG. 17 is a diagram showing a rotation range of a display graphic in a display state C;

【図18】図18は4つの表示状態A,B,C,Dにお
いて同一の図形を回転させたときの表示状態を示す図、
FIG. 18 is a diagram showing a display state when the same figure is rotated in four display states A, B, C, and D;

【図19】図19はキャラクタジェネレータに記憶され
るH形のパターンを示す図、
FIG. 19 is a diagram showing an H-shaped pattern stored in a character generator;

【図20】図20は図形の回転を説明するためキャラク
タジェネレータをアクセスしている状態を示す図、
FIG. 20 is a diagram showing a state in which a character generator is accessed to explain rotation of a figure;

【図21】図21は図形の実際の表示状態を示す図、FIG. 21 is a diagram showing an actual display state of a figure;

【図22】図22はラスタを説明するための図、FIG. 22 is a diagram for explaining a raster;

【図23】図23は従来装置の構成を示すブロック図、FIG. 23 is a block diagram showing the configuration of a conventional device;

【図24】図24はキャラクタジェネレータの記憶内容
を説明するためのブロック図、
FIG. 24 is a block diagram for explaining storage contents of a character generator;

【図25】図25は図24において読出された信号が表
示される状態を示すタイミングチャートである。
FIG. 25 is a timing chart showing a state in which signals read out in FIG. 24 are displayed.

─────────────────────────────────────────────────────
────────────────────────────────────────────────── ───

【手続補正書】[Procedure amendment]

【提出日】平成9年3月31日[Submission date] March 31, 1997

【手続補正1】[Procedure amendment 1]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】全文[Correction target item name] Full text

【補正方法】変更[Correction method] Change

【補正内容】[Correction contents]

【書類名】 明細書[Document Name] Statement

【発明の名称】 図形表示装置[Title of the Invention] Graphic display device

【特許請求の範囲】[Claims]

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】この発明は、マップと図形発
生部とを用いて図形を回転表示することができる図形表
示装置に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a graphic display device capable of rotating and displaying a graphic using a map and a graphic generator.

【0002】[0002]

【従来の技術】従来、キャラクタジェネレータを用いた
装置によって図形(文字を含む)を表示するために、マ
ップおよびキャラクタジェネレータによって表示図形が
記憶されたメモリを構成し、マップから読出された読出
順序データによってキャラクタジェネレータから図形デ
ータを読出し、その読出した図形データを、ラスタスキ
ャン方式によって図形として表示している。この表示は
図22に示すように先ず、画面の右端においてラスタA
0を形成し順次、画面の左側に走査位置を移動させてラ
スタA1〜Anを表示することによって図形を表示して
いる。一つのラスタにはN個(例えば16個)のキャラ
クタが表示され、全て異なる図形の場合には、N種類の
図形が表示できる。(この図は一般的なブラウン管を9
0度回転させて用いている)。図23はこのような表示
を行なう装置の一例を示すブロック図であり、1はディ
ジタル信号を処理する処理装置、2はブラウン管の水平
方向の走査位置を指定するためのHカウンタ、3はブラ
ウン管の垂直方向の走査位置を指定するためのVカウン
タ、4はキャラクタジェネレータの読出アドレス順序が
記憶されたマップ部、5はキャラクタジェネレータ、6
はシフトレジスタ、7はブラウン管であり、Hはカウン
タ2およびVカウンタ3は直交座標で表わされる読出信
号を発生する読出信号発生器を構成している。マップ部
4およびキャラクタジェネレータ5は、その属性は異な
るが、グラフィックディスプレイにおけるビデオRAM
に相当する図形を表示するためのメモリを構成してい
る。
2. Description of the Related Art Conventionally, in order to display a graphic (including characters) by an apparatus using a character generator, a memory in which a display graphic is stored by a map and a character generator is constructed, and reading order data read from the map is read. The graphic data is read from the character generator, and the read graphic data is displayed as a graphic by a raster scan method. This display is performed as shown in FIG.
0 is formed, and the scanning position is sequentially moved to the left side of the screen to display rasters A1 to An, thereby displaying a graphic. N (for example, 16) characters are displayed on one raster, and if the figures are all different, N types of figures can be displayed. (This figure shows a typical CRT 9
(Used rotated 0 degrees.) FIG. 23 is a block diagram showing an example of a device for performing such a display, wherein 1 is a processing device for processing a digital signal, 2 is an H counter for designating a horizontal scanning position of a CRT, and 3 is a CRT of the CRT. V counter for designating a scanning position in the vertical direction, 4 is a map section in which the read address order of the character generator is stored, 5 is a character generator, 6
Denotes a shift register, 7 denotes a cathode ray tube, H denotes a counter 2 and a V counter 3 constitute a read signal generator for generating a read signal represented by rectangular coordinates. The map unit 4 and the character generator 5 have different attributes, but have a video RAM in a graphic display.
Constitutes a memory for displaying a graphic corresponding to.

【0003】このように構成された装置において、処理
装置1によって制御されるHカウンタ2およびVカウン
タ3の出力信号によってマップ部4に記憶された読出順
序データが順次読出され、その読出された読出順序デー
タ信号に対応する図形を表わす図形データがキャラクタ
ジェネレータ5から読出され、キャラクタジェネレータ
5は例えば、図24に示すように、文字Aが記憶されて
いる場合、文字Aの各行のデータが読出され、シフトレ
ジスタ6に記憶される。そしてこのデータは順番に図2
5(b)〜(f)に示すようなビデオ信号に変換され、
図25(a)に示すように文字Aがブラウン管7に表示
される。
[0003] In the device configured as described above, the read order data stored in the map section 4 is sequentially read by the output signals of the H counter 2 and the V counter 3 controlled by the processing device 1, and the read read is performed. Graphic data representing a graphic corresponding to the order data signal is read from character generator 5, and character generator 5 reads data of each line of character A when character A is stored, for example, as shown in FIG. , Are stored in the shift register 6. And this data is
5 (b) to 5 (f).
The letter A is displayed on the CRT 7 as shown in FIG.

【0004】このようにしてキャラクタジェネレータ5
に記憶されている図形データが読出され、ブラウン管に
表示されるので、複数のキャラクタジェネレータを備え
れば、形および大きさが任意な図形を表示することがで
きる。このとき、キャラクタジェネレータに記憶されて
いるデータの読出し開始位置を水平方向または垂直方向
にシフトすることによって、表示される画面も、水平方
向または垂直方向にシフトさせることができる。
[0004] Thus, the character generator 5
Is read out and displayed on the cathode ray tube, so that a plurality of character generators can be used to display a figure having an arbitrary shape and size. At this time, by shifting the reading start position of the data stored in the character generator in the horizontal or vertical direction, the displayed screen can also be shifted in the horizontal or vertical direction.

【0005】このように、マップとキャラクタジェネレ
ータを用いて1つの走査線にN個の文字等を表示する表
示装置では、1文字に1つの読出順序データ、即ち、N
個の文字に対してN個の読出順序データを得、それぞれ
対応するキャラクタジェネレータへ供給して可視的な文
字としている。
As described above, in a display device that displays N characters or the like on one scanning line using a map and a character generator, one reading order data, ie, N
For each character, N read order data is obtained and supplied to the corresponding character generator to make visible characters.

【0006】このような装置においては、表示される文
字は、マップから読み出される読出順序データを変更す
ることによって変更される。つまり、1つの文字を変更
するには、マップ内の1つの読出順序データのみを変更
すればよい。したがって、こうした表示装置は、グラフ
ィックディスプレイにおけるビデオRAMの更新に比べ
て、遥かに高速に処理を行うことができ、ビデオゲーム
機等の高速動画処理のための表示装置に適している。ま
た、グラフィックディスプレイのビデオRAMのよう
に、画面サイズに対応する大きなメモリ容量を必要とせ
ず、安価に製造することができる。
In such an apparatus, the displayed characters are changed by changing the reading order data read from the map. That is, to change one character, only one read order data in the map needs to be changed. Therefore, such a display device can perform processing at a much higher speed than updating a video RAM in a graphic display, and is suitable for a display device for high-speed moving image processing such as a video game machine. Also, unlike a video RAM of a graphic display, a large memory capacity corresponding to the screen size is not required, and the device can be manufactured at low cost.

【0007】[0007]

【発明が解決しようとする課題】しかしながら、マップ
とキャラクタジェネレータとを用いる方式は、グラフィ
ックディスプレイのビデオRAMを用いた方式のように
描画用の1系統のメモリではなく、属性を異にし共に直
接の描画用ではない2系統のメモリを必要とし、その分
だけ複雑になる。例えば、前記のように表示位置を水平
方向や垂直方向に移動表示させる位のことは可能だが、
描画用メモリを持たないため、図形を拡大・縮小表示す
ることが可能であるかどうかも明らかでなく、まして、
図形の回転表示など、当該技術分野の技術者の全く思い
及ばないところであり、その手法は未知のものであっ
た。
However, the method using the map and the character generator is not a single memory for drawing as in the method using the video RAM of the graphic display, but is a direct method using different attributes. It requires two systems of memory not for drawing, which is more complicated. For example, it is possible to move and display the display position horizontally or vertically as described above,
Because it does not have a drawing memory, it is not clear whether figures can be scaled up or down, much less.
The technique, such as the rotation display of a figure, is completely unknown to a person skilled in the art, and the method is unknown.

【0008】そこで、この発明は、マップとキャラクタ
ジェネレータとを用いて図形の回転表示を可能とする装
置を提供することを目的とする。
Accordingly, an object of the present invention is to provide an apparatus which enables a graphic to be rotated and displayed using a map and a character generator.

【0009】[0009]

【課題を解決するための手段】このような目的を達成す
るためにこの発明は、ラスタスキャン方式の表示器の走
査線上にN個の図形を表示するためのマップと図形発生
部を備え、垂直方向読出信号及び水平方向読出信号に基
づき、第1の読出信号及び第2の読出信号を発生し、前
記第1の読出信号を前記マップに供給して該マップより
読出順序データを得、該読出順序データと前記第2の読
出信号とを前記図形発生部に供給して図形データを得、
該図形データによって図形表示を行う図形表示装置であ
って、1つの走査線に図形を表示するために前記マップ
よりN個を越える読出順序データを得、図形の回転表示
を可能にしたことを特徴とする図形表示装置、を提供す
る。
In order to achieve the above object, the present invention provides a map for displaying N figures on a scanning line of a raster scan type display and a figure generating unit, Generating a first read signal and a second read signal based on the direction read signal and the horizontal direction read signal; supplying the first read signal to the map to obtain read order data from the map; Supplying sequence data and the second read signal to the graphic generator to obtain graphic data;
A graphic display device for performing graphic display using said graphic data, characterized in that, in order to display a graphic on one scanning line, more than N pieces of read order data are obtained from said map, and that the graphic can be rotated and displayed. A graphic display device.

【0010】[0010]

【発明の実施の形態】図1はこの発明の一実施例を示す
ブロック図であり、図23と同一部分は同記号を用いて
いる。10は直交座標で表わされる読出信号の内、一方
の座標軸を指定する信号を発生するVカウンタ、11は
他方の座標軸を指定する信号を発生するHカウンタ、1
2は読出信号の座標系に回転を与える座標回転処理部、
13はマップ部4の記憶内容を読出すための信号を発生
するマップ読出信号発生部、14はキャラクタジェネレ
ータ部から図形データを読出すための信号を発生するキ
ャラクタジェネレータ読出信号発生部、15はキャラク
タジェネレータ部、16はキャラクタジェネレータ部1
5から読出したデータを図形に組立てる図形組立部であ
る。なお、キャラクタジェネレータ部15と図形組立部
16とを合わせて図形発生部という。
FIG. 1 is a block diagram showing one embodiment of the present invention, and the same parts as those in FIG. 23 use the same symbols. Reference numeral 10 denotes a V counter for generating a signal for designating one coordinate axis of the readout signals represented by rectangular coordinates, 11 denotes an H counter for generating a signal for designating the other coordinate axis, 1
2 is a coordinate rotation processing unit for rotating the coordinate system of the read signal;
Reference numeral 13 denotes a map read signal generating unit for generating a signal for reading the stored contents of the map unit 4, reference numeral 14 denotes a character generator read signal generating unit for generating a signal for reading graphic data from the character generator unit, and reference numeral 15 denotes a character. Generator unit 16 is character generator unit 1
This is a graphic assembling section for assembling data read from the reference numeral 5 into a graphic. The character generator 15 and the graphic assembler 16 are collectively referred to as a graphic generator.

【0011】ここで、座標軸に回転を与えるということ
は図2に示すように、Vカウンタ10の出力信号をX方
向の座標軸に対応させ、Hカウンタ11の出力信号をY
方向の座標軸に対応させて表わした直交座標を、点線で
示すように角度θだけ傾斜させて、x軸−y軸で表わさ
れる新たな直交座標に変換することである。
As shown in FIG. 2, providing a rotation to the coordinate axis causes the output signal of the V counter 10 to correspond to the coordinate axis in the X direction and the output signal of the H counter 11 to correspond to the Y axis.
That is, the orthogonal coordinates expressed in correspondence with the coordinate axes of the directions are inclined by an angle θ as shown by a dotted line, and are converted into new orthogonal coordinates expressed by an x-axis and a y-axis.

【0012】グラフィックディスプレイにおけるビデオ
RAMのように、表示すべき図形を表わすデータがビデ
オRAMから順番にデータを読出すことによって、表示
内容を決まるとき、そのビデオRAMに相当するものを
この発明において、メモリと称する。
When data representing a graphic to be displayed is determined by reading data from the video RAM in order, such as a video RAM in a graphic display, and the display content is determined, a video RAM corresponding to the video RAM is used in the present invention. Called memory.

【0013】図1の装置はマップ部4のアクセスを行な
って得られる信号に基づき、キャラクタジェネレータ部
15からデータを読出して、そのデータによって図形表
示している。このためマップ部4とキャラクタジェネレ
ータ部15によってメモリを構成していることになり、
この装置ではメモリは図3のようになっている。図3は
4つの枠で構成されており、1つの枠の大きさはブラウ
ン管の1画面分を表わしており、メモリの右肩の記号A
で示す部分を絶対原点、絶対原点から左方向または下方
向にアクセスする方向を正、メモリの横方向を水平方
向、縦方向を垂直方向と定義する。また、ブラウン管の
表示画面の右肩である記号Bで示した部分をブラウン管
原点と定義する。
The apparatus shown in FIG. 1 reads out data from the character generator section 15 based on a signal obtained by accessing the map section 4, and displays a graphic by the data. Therefore, the memory is constituted by the map unit 4 and the character generator unit 15,
In this device, the memory is as shown in FIG. FIG. 3 is composed of four frames. The size of one frame represents one screen of the CRT, and the symbol A at the right shoulder of the memory
The portion indicated by is defined as the absolute origin, the direction of accessing leftward or downward from the absolute origin is defined as positive, the horizontal direction of the memory as the horizontal direction, and the vertical direction as the vertical direction. The portion indicated by the symbol B, which is the right shoulder of the display screen of the CRT, is defined as the CRT origin.

【0014】本装置は図4に示すように、Vカウンタ1
0およびHカウンタ11の出力信号をメモリの垂直方向
のアクセスに用いるか、水平方向のアクセスに用いるか
によって、その表示状態を次のように定義する。
As shown in FIG.
The display state is defined as follows depending on whether the output signals of the 0 and H counters 11 are used for vertical access or horizontal access of the memory.

【0015】(a)表示状態A(図4(a)の状態) Vカウンタ10の出力信号をメモリの水平方向のアクセ
スに用い、Hカウンタ11の出力信号を垂直方向のアク
セスに用い、水平方向のアクセス位置が時間の経過にと
もなってメモリの負(右)方向に進み、垂直方向のアク
セス位置がメモリの負(上)方向に進むもの。
(A) Display state A (state of FIG. 4A) The output signal of the V counter 10 is used for horizontal access of the memory, the output signal of the H counter 11 is used for vertical access, and Access position advances in the negative (right) direction of the memory over time, and the access position in the vertical direction advances in the negative (up) direction of the memory.

【0016】(b)表示状態B(図4(b)の状態) Vカウンタ10の出力信号をメモリの垂直方向のアクセ
スに用い、Hカウンタ11の出力信号を水平方向のアク
セスに用い、垂直方向のアクセス位置が時間の経過にと
もなってメモリの負(上)方向に進み、水平方向のアク
セス位置がメモリの正(左)方向に進むもの。
(B) Display state B (state of FIG. 4 (b)) The output signal of the V counter 10 is used for vertical access of the memory, the output signal of the H counter 11 is used for horizontal access, and the vertical direction is used. Access position advances in the negative (up) direction of the memory as time passes, and the access position in the horizontal direction advances in the positive (left) direction of the memory.

【0017】(c)表示状態C(図4(c)の状態) Vカウンタ10の出力信号をメモリの水平方向のアクセ
スに用い、Hカウンタ11の出力信号を垂直方向のアク
セスに用い、水平方向のアクセス位置が時間の経過にと
もなってメモリの正(左)方向に進み、垂直方向のアク
セス位置がメモリの正(下)方向に進むもの。
(C) Display state C (state of FIG. 4 (c)) The output signal of the V counter 10 is used for horizontal access of the memory, and the output signal of the H counter 11 is used for vertical access. Access position advances in the positive (left) direction of the memory with the passage of time, and the access position in the vertical direction advances in the positive (down) direction of the memory.

【0018】(d)表示状態D(図4(d)の状態) Vカウンタ10の出力信号をメモリ垂直方向のアクセス
に用い、Hカウンタ11の出力信号を水平方向のアクセ
スに用い、垂直方向のアクセス位置が時間の経過にとも
なってメモリの正(下)方向に進み、水平方向のアクセ
ス位置がメモリの負(右)方向に進むもの。
(D) Display state D (state of FIG. 4 (d)) The output signal of the V counter 10 is used for access in the memory vertical direction, and the output signal of the H counter 11 is used for access in the horizontal direction. The access position advances in the positive (down) direction of the memory as time passes, and the access position in the horizontal direction advances in the negative (right) direction of the memory.

【0019】Vカウンタ10は処理装置1から供給され
る表示状態信号が表示状態A、表示状態Bを表わすもの
であるときダウンカウントを行ない、表示状態C,Dを
表わすものであるときアップカウントを行なうようにな
っている。Hカウンタ11は処理装置1から供給される
表示状態信号が、表示状態B,Cを表わすものであると
きアップカウントを行ない、表示状態A,Dを表わすも
のであるときダウンカウントを行なうようになってい
る。
The V counter 10 counts down when the display state signal supplied from the processing unit 1 indicates the display state A and display state B, and counts up when the display state signal indicates the display states C and D. It is supposed to do it. The H counter 11 counts up when the display state signal supplied from the processing device 1 indicates the display states B and C, and counts down when the display state signal indicates the display states A and D. ing.

【0020】座標回転処理部12はVカウンタ10、H
カウンタ11から供給される直交座標で表わされる読出
信号に、表示状態信号、回転量信号、ブラウン管原点を
絶対座標で表わした原点信号、V信号、V4信号、H信
号、H4信号、CHG・AD(V)信号、CHG・AD
(H)信号、CHG・NO信号を発生するようになって
いる。
The coordinate rotation processing unit 12 has a V counter 10, H
The readout signal represented by the rectangular coordinates supplied from the counter 11 includes a display state signal, a rotation amount signal, an origin signal representing the CRT origin in absolute coordinates, a V signal, a V4 signal, an H signal, an H4 signal, and a CHG AD ( V) signal, CHG / AD
(H) signal and a CHG / NO signal are generated.

【0021】マップ読出信号発生部13はマップ部4の
記憶内容を読出す信号の他にキャラクタジェネレータ読
出信号発生部14に供給するV4L信号およびH4信号
を発生するようになっている。
The map readout signal generator 13 generates a V4L signal and an H4 signal to be supplied to the character generator readout signal generator 14 in addition to a signal for reading out the contents stored in the map unit 4.

【0022】座標回転処理部12は図5に示すように構
成分原点レジスタ12b、縦成分原点レジスタ12c、
セレクタ12d、セレクタ12e、回転信号演算部12
f、12g、加算器12h〜12kから構成されてい
る。
As shown in FIG. 5, the coordinate rotation processing unit 12 includes a component origin register 12b, a vertical component origin register 12c,
Selector 12d, selector 12e, rotation signal calculator 12
f, 12g, and adders 12h to 12k.

【0023】横成分原点レジスタ12bは、処理装置1
から供給される原点信号に応じてブラウン管原点座標の
絶対原点に対する横方向成分を表わすための信号を発生
するようになっている。また、縦成分原点レジスタ12
cは、縦方向成分を表わす信号を発生するようになって
いる。セレクタ12dは、処理装置1からの表示状態信
号が表示状態A,Cを表わすときは横成分原点レジスタ
12bから供給されている信号を出力し、表示状態B,
Dを表わすときは縦成分原点レジスタ12cから供給さ
れている信号を出力するようになっている。セレクタ1
2eは、処理装置1からの表示状態信号が表示状態A,
Cを表わすときは縦成分原点レジスタ12cから供給さ
れている信号を出力し、表示状態B,Dを表わすときは
横成分原点レジスタ12bから供給されている信号を出
力するようになっている。回転信号演算部12f,12
gは、処理装置1から供給される回転量を表わす信号に
応じてVカウンタ10、Hカウンタ11から供給されて
いる信号に回転を与えるようになっており、アファイン
変換を行なっている。
The horizontal component origin register 12b is provided in the processing device 1
A signal for representing the horizontal component of the CRT origin coordinate with respect to the absolute origin is generated in accordance with the origin signal supplied from the control unit. Also, the vertical component origin register 12
c generates a signal representing a vertical component. When the display state signal from the processing device 1 indicates the display states A and C, the selector 12d outputs the signal supplied from the horizontal component origin register 12b, and outputs the display states B and
When D is represented, a signal supplied from the vertical component origin register 12c is output. Selector 1
2e indicates that the display state signal from the processing device 1 is the display state A,
When indicating C, the signal supplied from the vertical component origin register 12c is output, and when indicating the display states B and D, the signal supplied from the horizontal component origin register 12b is output. Rotation signal calculation units 12f, 12
g is adapted to rotate the signals supplied from the V counter 10 and the H counter 11 in accordance with a signal representing the amount of rotation supplied from the processing device 1, and performs affine conversion.

【0024】加算器12iはマップ部4の一方の座標上
の位置を表わす5ビットのV信号、キャラクタジェネレ
ータの縦方向座標軸上の位置を表わす2ビットのCHG
・AD(V)信号、図形組立部16に供給する2ビット
のCHG・NO信号を発生するようになっている。加算
器12kはマップ4の他方の座標軸上の位置を表わす5
ビットのH信号、キャラクタジェネレータの横方向座標
軸上の位置を表わす2ビットのCHG・AD(H)信
号、マスタタイミングを表わす2ビットのM・T信号を
発生するようになっている。このうち、V信号の下位1
ビットおよび、H信号の下位1ビットはキャラクタジェ
ネレータ読出信号発生部14の動作のために必要なH4
信号、V4信号として用いている。
The adder 12i is a 5-bit V signal representing a position on one coordinate of the map unit 4, and a 2-bit CHG representing a position on the vertical coordinate axis of the character generator.
An AD (V) signal and a 2-bit CHG / NO signal to be supplied to the graphic assembling section 16 are generated. The adder 12k represents a position 5 on the other coordinate axis of the map 4
A bit H signal, a 2-bit CHG.AD (H) signal indicating the position of the character generator on the horizontal coordinate axis, and a 2-bit MT signal indicating the master timing are generated. Of these, the lower one of the V signal
Bit and the lower 1 bit of the H signal are H4 necessary for the operation of the character generator readout signal generator 14.
Signal and V4 signal.

【0025】マップ読出信号発生部13は図6に示すよ
うに、ラッチ13a、補正データ発生部13b、加算器
13c、セレクタ13d〜13i、EOR回路13j、
から構成されている。補正データ発生器13bは処理装
置1から供給される回転方向を表わす左右信号、表示状
態を表わす表示状態信号に応じて第1表に示す信号を発
生するようになっている。
As shown in FIG. 6, the map read signal generator 13 includes a latch 13a, a correction data generator 13b, an adder 13c, selectors 13d to 13i, an EOR circuit 13j,
It is composed of The correction data generator 13b generates the signals shown in Table 1 according to the left and right signals indicating the rotation direction and the display state signal indicating the display state supplied from the processing device 1.

【0026】[0026]

【表1】 [Table 1]

【0027】第1表中、左とは図形を左回転させて表示
することであり、右とは図形を右回転させて表示するこ
とである。
In Table 1, "left" means that the figure is rotated left and displayed, and "right" means that the figure is rotated right and displayed.

【0028】セレクタ13d〜セレクタ13gは表示状
態信号が表示状態A,Cを表わすときは入力端子a側の
信号を出力し、表示状態信号が表示状態B,Dを表わす
ときは入力端子b側の信号を出力するようになってい
る。セレクタ13h、セレクタ13iはEOR回路13
jから供給される信号に応じて入力端子a1、a2側ま
たは入力端子b1,b2側の信号を出力するようになっ
ている。
The selectors 13d to 13g output the signal on the input terminal a side when the display state signal indicates the display states A and C, and output the signal on the input terminal b side when the display state signals indicate the display states B and D. It is designed to output a signal. The selector 13h and the selector 13i are connected to the EOR circuit 13
According to the signal supplied from j, the signal of the input terminal a1, a2 side or the signal of the input terminal b1, b2 side is output.

【0029】マップ部4は図7に示すようにマップ4
a,4b、ラッチ4c,4dから構成されており、この
マップは図8に示すように、ブラウン管の16×16ピ
クセルに対応した部分が1単位となっており、これらが
32×32単位集まってマップ4aまたはマップ4bを
構成している。また、1単位のマップが指定された時、
このマップに対応する16×16のどのピクセルが走査
されるタイミングであってもそのマップ内の情報が読出
されるようになっている。すなわち、図8において、実
線で示すようなアクセスが行なわれている時、ピクセル
1に対応する部分からピクセル11に対応する部分まで
全てFというデータが読出されるようになっている。
As shown in FIG.
a, 4b, and latches 4c, 4d. As shown in FIG. 8, this map has a unit corresponding to a 16 × 16 pixel of a cathode ray tube, which is a unit of 32 × 32 units. The map 4a or the map 4b is configured. Also, when one unit map is specified,
Information in the map is read regardless of which 16 × 16 pixel corresponding to this map is scanned. That is, in FIG. 8, when an access is performed as indicated by a solid line, data F is read from a portion corresponding to pixel 1 to a portion corresponding to pixel 11.

【0030】キャラクタジェネレータ読出信号発生部1
4は図9に示すようにセレクタ14a〜14f、スイッ
チ回路14g,14j、ラッチ14h、シフトレジスタ
14i,14k、EOR回路14m,14n、から構成
されている。セレクタ14a〜14fは入力端子cに供
給される信号に応じて入力端子aまたは入力端子bが選
択されるようになっている。スイッチ回路14g,14
jは入力端子e,fに供給される左右信号または表示状
態信号に応じて、入力端子a〜dに供給されている信号
とその信号を出力する出力端子g〜jとの組み合わせを
第2表のモード1またはモード2の何れかに選択するよ
うになっている。そして『モード1』が選ばれるか『モ
ード2』が選ばれるかは第3表の基準によって決まるよ
うになっている。シフトレジスタ14iは1ビット4段
のシフトレジスタ、シフトレジスタ14kは2ビット4
段のシフトレジスタである。
Character generator read signal generator 1
Reference numeral 4 includes selectors 14a to 14f, switch circuits 14g and 14j, latches 14h, shift registers 14i and 14k, and EOR circuits 14m and 14n, as shown in FIG. In the selectors 14a to 14f, the input terminal a or the input terminal b is selected according to a signal supplied to the input terminal c. Switch circuits 14g, 14
Table 2 shows a combination of the signals supplied to the input terminals a to d and the output terminals g to j for outputting the signals in accordance with the left and right signals or the display state signals supplied to the input terminals e and f. Mode 1 or mode 2 is selected. Whether "mode 1" or "mode 2" is selected is determined by the criteria in Table 3. The shift register 14i is a 1-bit 4-stage shift register, and the shift register 14k is a 2-bit 4 shift register.
It is a stage shift register.

【0031】[0031]

【表2】 [Table 2]

【0032】[0032]

【表3】 [Table 3]

【0033】キャラクタジェネレータ部15は図10に
示すように、キャラクタジェネレータ15a〜15dに
よって構成されており、各キャラクタジェネレータは後
述するV形およびH形の2種類の図形パターンを、処理
装置1から供給される表示状態信号によって選択するよ
うになっているとともに、キャラクタジェネレータ読出
信号発生部14から供給された信号に応じて、その選択
された図形パターンから図形データが読出されるように
なっている。
As shown in FIG. 10, the character generator section 15 is composed of character generators 15a to 15d. Each character generator supplies two types of graphic patterns of V type and H type, which will be described later, from the processing device 1. In response to a signal supplied from the character generator readout signal generation unit 14, graphic data is read from the selected graphic pattern.

【0034】図11はキャラクタジェネレータのパター
ンのうち、V形のパターンを示しており、枠外の横方向
の数字00〜11は加算器12kから出力されるCHG
・AD(H)信号で指定されるアドレスであり、縦方向
の数字は加算器12iから出力されるCHG・AD
(V)信号で指定されるアドレスである。1つの枠内は
a〜dの4つの部分に分解され、それらのa〜dの部分
のデータはキャラクタジェネレータ15a〜15dにそ
れぞれ対応しており、その部分はブラウン管の横方向1
ピクセル×縦方向4ピクセルのデータが記憶されてい
る。すなわち、縦横1つずつのアドレスで指定される部
分の枠は、4×4ピクセル分のデータを記憶している。
そして、キャラクタジェネレータの1つ記憶単位は4×
4アドレス分すなわち16×16ピクセル分となってい
る。
FIG. 11 shows a V-shaped pattern among the patterns of the character generator. The numerals 00 to 11 in the horizontal direction outside the frame are CHG output from the adder 12k.
The address specified by the AD (H) signal, and the number in the vertical direction is CHG · AD output from the adder 12i.
(V) An address specified by the signal. One frame is decomposed into four parts a to d, and the data of the parts a to d correspond to the character generators 15a to 15d, respectively, and the parts are in the horizontal direction of the CRT.
Data of pixel × 4 pixels in the vertical direction is stored. That is, the frame of the portion designated by the vertical and horizontal addresses stores data of 4 × 4 pixels.
And one storage unit of the character generator is 4 ×
There are four addresses, that is, 16 × 16 pixels.

【0035】図形組立部16は図12に示すように、シ
フトレジスタ16a〜16d、セレクタ16e、シフト
レジスタ16fから構成されている。各シフトレジスタ
は処理装置1から供給される表示状態信号が表示状態
A,BのときMSB(最上位ビット)が先に出力され、
表示状態信号が表示状態C,DのときLSB(最下位ビ
ット)が先に出力されるようになっている。セレクタ1
6eはシフトレジスタ16fから供給される信号に応じ
て第4表のように入力信号を選択して送出するようにな
っている。
As shown in FIG. 12, the graphic assembling section 16 comprises shift registers 16a to 16d, a selector 16e, and a shift register 16f. Each shift register outputs the MSB (most significant bit) first when the display state signal supplied from the processing device 1 is the display state A or B,
When the display state signals are the display states C and D, the LSB (least significant bit) is output first. Selector 1
Reference numeral 6e selects and transmits an input signal as shown in Table 4 according to a signal supplied from the shift register 16f.

【0036】[0036]

【表4】 [Table 4]

【0037】シフトレジスタ16fは2ビットで8段の
シフトレジスタである。
The shift register 16f is a 2-bit 8-stage shift register.

【0038】このように構成した装置の動作は次のとう
りである。先ず、図形に回転を与えないときの表示動作
について説明する。このときは、図5に示すように処理
装置1からVカウンタ10およびHカウンタ11に表示
状態信号が供給され、横成分原点レジスタ12bおよび
縦成分原点レジスタ12cに、原点信号が供給される。
このときの画面は図22に示すような走査を行なうよう
になっており、この状態は表示状態Cの状態に相当し、
Vカウンタ10の出力信号によって図22の画面の横方
向位置が決まるようになっており、Hカウンタ11の出
力信号によって縦方向の位置が決まるようになってい
る。
The operation of the device configured as described above is as follows. First, a display operation when a figure is not rotated will be described. At this time, as shown in FIG. 5, a display state signal is supplied from the processing device 1 to the V counter 10 and the H counter 11, and an origin signal is supplied to the horizontal component origin register 12b and the vertical component origin register 12c.
At this time, the screen performs scanning as shown in FIG. 22, and this state corresponds to the state of the display state C.
The horizontal position of the screen in FIG. 22 is determined by the output signal of the V counter 10, and the vertical position is determined by the output signal of the H counter 11.

【0039】Hカウンタ11の出力信号は加算器12k
および回転信号演算部12gに供給されるが、この場
合、図形に回転を与えないのであるから、回転信号演算
部12fおよび回転信号演算部12gは出力信号を発生
していない。
The output signal of the H counter 11 is supplied to an adder 12k.
The rotation signal is supplied to the rotation signal calculation unit 12g. In this case, the rotation signal calculation unit 12f and the rotation signal calculation unit 12g do not generate output signals because the figure is not rotated.

【0040】処理装置1から出力されている表示状態信
号が表示状態Cを表わしているとき、セレクタ12dお
よびセレクタ12eはそれぞれ横成分原点レジスタ12
bおよび縦成分原点レジスタ12cから発生している信
号を選択して出力している。この結果、加算器12hか
ら出力される信号は、Vカウンタ10の出力信号と横成
分原点レジスタ12bの出力信号とのデータを加算した
ものとなる。そして、回転信号演算部12gは出力信号
を発生していないのであるから、加算器12iは加算器
12hの出力信号をそのまま出力する。同様にして、加
算器12jは縦成分原点レジスタ12cの出力信号を出
力し、加算器12kは加算器12jの出力信号すなわ
ち、縦成分原点レジスタ12cの出力信号とHカウンタ
11とのデータを加算した信号を出力する。
When the display state signal output from the processing device 1 indicates the display state C, the selector 12d and the selector 12e operate in the horizontal component origin register 12 respectively.
b and the signal generated from the vertical component origin register 12c are selected and output. As a result, the signal output from the adder 12h is obtained by adding the data of the output signal of the V counter 10 and the output signal of the horizontal component origin register 12b. Since the rotation signal calculation unit 12g has not generated an output signal, the adder 12i outputs the output signal of the adder 12h as it is. Similarly, the adder 12j outputs the output signal of the vertical component origin register 12c, and the adder 12k adds the output signal of the adder 12j, that is, the output signal of the vertical component origin register 12c and the data of the H counter 11. Output a signal.

【0041】加算器12iおよび加算器12kの出力信
号は図6に示すように、ラッチ13aおよびセレクタ1
3gに供給される。補正データ発生器13bは図形に回
転を与える必要がないとき、本来であれば出力信号を発
生する必要はないが、このために特別の処置をしていな
いので、補正データが発生している。そして、このデー
タは加算器13cで加算されるので、加算器13cから
は補正されたデータが出力される。しかし、このデータ
は図形に回転を与えないときは必要のないデータである
から、後述するキャラクタジェネレータ読出信号発生部
14で無視され、使用されないようになっている。
The output signals of the adders 12i and 12k are, as shown in FIG.
3g. When it is not necessary to rotate the figure, the correction data generator 13b normally does not need to generate an output signal. However, since no special treatment is performed for this, correction data is generated. Then, since this data is added by the adder 13c, the corrected data is output from the adder 13c. However, since this data is unnecessary data when no rotation is given to the figure, it is ignored by the character generator read signal generation unit 14 described later and is not used.

【0042】セレクタ13d〜セレクタ13gは前述し
たように表示状態Cのときは入力端子a側の信号を出力
するので、セレクタ13d,セレクタ13eは加算器1
3cの出力信号を送出し、セレクタ13f,セレクタ1
3gは加算器12kの出力信号を出力する。
Since the selectors 13d to 13g output the signal on the input terminal a side in the display state C as described above, the selectors 13d and 13e
3c, the selector 13f and the selector 1
3g outputs the output signal of the adder 12k.

【0043】セレクタ13h,セレクタ13iは前述し
たように、EOR回路13jから供給される信号に応じ
て入力端子a1,a2またはb1,b2に供給されてい
る信号を出力するようになっている。EOR回路13j
の一方に供給されるV4L信号は図22におけるラスタ
A0〜Anの一本を表示する図13(a)に示す期間、
変化しないが他の一方に供給されるH4信号は図22に
おける範囲Hにわたって縦方向位置のアドレスを指定す
るものであるから、図13(b)に示すようにV4L信
号の期間中、交互に変化する。このため、セレクタ13
h,セレクタ13iの出力信号は入力端子a1,a2側
とb1,b2側とが交互に切換えられる。
As described above, the selectors 13h and 13i output signals supplied to the input terminals a1, a2 or b1, b2 according to the signal supplied from the EOR circuit 13j. EOR circuit 13j
The V4L signal supplied to one of the two lines A1 to An shown in FIG.
Since the H4 signal supplied to the other side does not change but designates the address of the vertical position over the range H in FIG. 22, it changes alternately during the period of the V4L signal as shown in FIG. I do. Therefore, the selector 13
h, the output signal of the selector 13i is alternately switched between the input terminals a1, a2 and b1, b2.

【0044】セレクタ13h,セレクタ13iの出力信
号は図7に示すように、マップ部4に供給されるのでマ
ップ4a,マップ4bから記憶内容が読出れ、読出され
た記憶内容がラッチ4c,ラッチ4dに記憶され、図9
に示すセレクタ14a,セレクタ14bに供給される。
これらのセレクタはH4信号とV4L信号とが供給され
ているEOR回路14mからの信号が供給されているの
で、セレクタ13h、セレクタ13iと同期して入力端
子a,bが切換られる。
As shown in FIG. 7, the output signals of the selectors 13h and 13i are supplied to the map section 4, so that the stored contents are read from the maps 4a and 4b, and the read stored contents are stored in the latches 4c and 4d. And stored in FIG.
Are supplied to the selectors 14a and 14b shown in FIG.
Since these selectors are supplied with signals from the EOR circuit 14m to which the H4 signal and the V4L signal are supplied, the input terminals a and b are switched in synchronization with the selectors 13h and 13i.

【0045】セレクタ14a,セレクタ14bから読出
された信号はそれぞれセレクタ14c〜セレクタ14f
に供給され、それらのセレクタの端子cに供給されてい
る信号に応じて選択され出力される。このとき、セレク
タ14c〜セレクタ14fの端子bに供給される信号は
マップ読出信号発生部13の補正データ発生器13bに
よって補正されていないデータであり、端子aに供給さ
れるデータは補正されたデータである。しかし表示図形
に回転を与えないとき、補正されたデータは必要ない。
このため、スイッチ回路14gから送出される信号はセ
レクタ14c〜セレクタ14fの端子bを選択するもの
となっており、端子aに供給されている信号は無視され
るようになっている。
The signals read from the selectors 14a and 14b are supplied to the selectors 14c to 14f, respectively.
, And are selected and output in accordance with the signals supplied to the terminals c of those selectors. At this time, the signals supplied to the terminals b of the selectors 14c to 14f are data that has not been corrected by the correction data generator 13b of the map readout signal generator 13, and the data supplied to the terminal a is the corrected data. It is. However, when no rotation is applied to the display figure, no corrected data is needed.
For this reason, the signal sent from the switch circuit 14g selects the terminal b of the selectors 14c to 14f, and the signal supplied to the terminal a is ignored.

【0046】シフトレジスタ14kには加算器12iか
ら供給されるキャラクタジェネレータの番号を表わす信
号が記憶され、そこで記憶された信号がスイッチ回路1
4jに供給されている。そのスイッチ回路14jは表示
図形に回転を与えないとき、前述した第2表のモード1
の状態となっているので、それぞれ対向する出力端子か
ら信号が送出されている。
A signal representing the number of the character generator supplied from adder 12i is stored in shift register 14k, and the stored signal is stored in switch circuit 1k.
4j. When the switch circuit 14j does not apply a rotation to the display figure, the switch circuit 14j operates in the mode 1 of Table 2 described above.
, Signals are transmitted from the output terminals facing each other.

【0047】キャラクタジェネレータ読出信号発生部1
4で発生した信号は図10に示すように、キャラクタジ
ェネレータ15a〜キャラクタジェネレータ15dに供
給される。各キャラクタジェネレータは前述したよう
に、処理装置1から供給される表示状態信号に応じて、
後述するV形またはH形のパターンが選択されるように
なっているが、図形に回転を与えないとき、処理装置1
は表示状態Cの信号を送出しているので、V形のパター
ンが選択される。
Character generator read signal generator 1
The signal generated in 4 is supplied to character generators 15a to 15d as shown in FIG. Each character generator responds to the display state signal supplied from the processing device 1 as described above.
A V-shaped or H-shaped pattern, which will be described later, is selected.
Is transmitting the signal in the display state C, the V-shaped pattern is selected.

【0048】V形のパターンのうちマップ部4によって
読出される単位は前述したように、図11に示すように
なっており、この例ではFという文字を表わす図形が記
憶されている部分を表わしている。図11において、枠
の外側で横方向に記載されたアドレスは図4の加算器1
2iから出力されるCHG・AD(V)信号によって指
定され、縦方向に記載されたアドレスは図3の加算器1
2kから出力されるCHG・AD(H)信号によって指
定される。このため、加算器12i,加算器12kから
供給されるV信号およびH信号によって図11中にI〜
XVIと記載した16種類のブロックを指定することが
できる。
The unit read out by the map unit 4 in the V-shaped pattern is as shown in FIG. 11 as described above. In this example, the unit in which the figure representing the character F is stored is shown. ing. In FIG. 11, addresses written horizontally outside the frame are the adders 1 of FIG.
The address specified by the CHG.AD (V) signal output from the second adder 2i and written in the vertical direction is the adder 1 shown in FIG.
Designated by the CHG.AD (H) signal output from 2k. For this reason, the V signal and the H signal supplied from the adders 12i and 12k cause I to I in FIG.
16 types of blocks described as XVI can be designated.

【0049】このI〜XVIのブロックはさらに4つの
細かいブロックで構成されており、その細かなブロック
は各キャラクタジェネレータに対応している。すなわ
ち、a,b,c,dと記載された部分はそれぞれ、キャ
ラクタジェネレータ15a,キャラクタジェネレータ1
5b,キャラクタジェネレータ15c,キャラクタジェ
ネレータ15dに対応している。各キャラクタジェネレ
ータは図の縦方向に4ビットのデータを記憶しており、
図中斜線を施こした部分には『1』のデータが記憶さ
れ、その他の部分には『0』のデータが記憶されてい
る。このため、CHG・AD(V)信号および、CHG
・AD(H)信号のデータが共に00であるとき、第1
図の右上のIと記載された4つの細かいブロックが選択
され、キャラクタジェネレータ15aから『000
0』、キャラクタジェネレータ15bから『000
0』、キャラクタジェネレータ15cから『001
1』、キャラクタジェネレータ15dから『0011』
のデータが読出される。
The blocks I to XVI are further composed of four fine blocks, and the fine blocks correspond to each character generator. That is, the portions described as a, b, c, and d are the character generator 15a and the character generator 1 respectively.
5b, a character generator 15c, and a character generator 15d. Each character generator stores 4-bit data in the vertical direction of the figure,
In the figure, data of "1" is stored in a shaded portion, and data of "0" is stored in other portions. For this reason, the CHG · AD (V) signal and the CHG
When the data of the AD (H) signal are both 00, the first
Four small blocks indicated by I at the upper right of the figure are selected, and “000” is output from the character generator 15a.
0 ”and“ 000 ”from the character generator 15b.
0 ”and“ 001 ”from the character generator 15c.
1 ”, from character generator 15d to“ 0011 ”
Is read out.

【0050】これらのキャラクタジェネレータから読出
されたデータはシフトレジスタ16a〜シフトレジスタ
16dに供給されて記憶される。そして、最初のラスタ
を表示するときは図12のシフトレジスタ16fからセ
レクタ16eに対してシフトレジスタ16aを選択する
信号が供給される。この結果、シフトレジスタ16aの
データ、すなわちキャラクタジェネレータ15aから読
出されたデータだけが選択され、残りのシフトレジスタ
16b〜16dのデータは捨てられる。この時、シフト
レジスタ16a,16fのタイミングは同期するように
なっている。
Data read from these character generators is supplied to and stored in shift registers 16a to 16d. When displaying the first raster, a signal for selecting the shift register 16a is supplied from the shift register 16f of FIG. 12 to the selector 16e. As a result, only the data of the shift register 16a, that is, the data read from the character generator 15a is selected, and the remaining data of the shift registers 16b to 16d are discarded. At this time, the timings of the shift registers 16a and 16f are synchronized.

【0051】次に、CHG・AD(H)信号のデータが
01になると、図11のブロックIIが選択され、その
中から同様にして、キャラクタジェネレータ15aから
読出されたテータだけが選択される。同様にして、CH
G・AD(H)信号のデータが10,11に変化する
と、図11のブロックIII,IVが選択されて、その
部分のキャラクタジェネレータ15aから読出されたデ
ータだけが選択される。
Next, when the data of the CHG.AD (H) signal becomes 01, the block II in FIG. 11 is selected, and only the data read from the character generator 15a is selected from the block II. Similarly, CH
When the data of the G.AD (H) signal changes to 10, 11, blocks III and IV in FIG. 11 are selected, and only the data read from the character generator 15a in that part is selected.

【0052】そして、図11の太線部分のデータが読出
された後はその下方に点線で示した部分のデータが同様
にして読出され、このような動作が次々と行なわれるこ
とによって、最初のラスタすなわち図22のラスタA0
が形成される。そして、ラスタA0が形成された後は同
様にして、順次隣のラスタが形成され、図22に示す最
後のラスタAnが形成されることによって、1枚の表示
画面が形成される。
After the data indicated by the bold line in FIG. 11 is read out, the data indicated by the dotted line below is read out in the same manner. That is, raster A0 in FIG.
Is formed. Then, after the raster A0 is formed, similarly, the next raster is sequentially formed, and the last raster An shown in FIG. 22 is formed, thereby forming one display screen.

【0053】すなわち、処理装置1によってV形のパタ
ーンが指定され、キャラクタジェネレータ読出信号発生
部14によって図11に示すようなI〜XVIの16個
のブロックの塊が選択され、CHG・AD(H)信号と
CHG・AD(V)信号によってI〜XVIのブロック
の内、1つのブロックが選択され、このことによってキ
ャラクタジェネレータ15a〜キャラクタジェネレータ
15dよりそれぞれ4ビットのデータが読出される。
That is, a V-shaped pattern is designated by the processing unit 1, and a lump of 16 blocks I to XVI as shown in FIG. ) Signal and the CHG.AD (V) signal, one of the blocks I to XVI is selected, whereby four bits of data are read from the character generators 15a to 15d.

【0054】CHG・AD(V)信号はラスタの1往復
毎に変化するが、CHG・AD(H)信号は走査の進行
にともなって変化するので、例えば図11において、C
HG・AD(V)信号が00のときCHG・AD(H)
信号が00,01,10,11と変化することによっ
て、右端のブロックI,II,III,IVからデータ
が順次読出される。
Although the CHG.AD (V) signal changes for each reciprocation of the raster, the CHG.AD (H) signal changes as the scanning progresses.
CHG • AD (H) when HG • AD (V) signal is 00
As the signal changes to 00, 01, 10, and 11, data is sequentially read from the rightmost blocks I, II, III, and IV.

【0055】キャラクタジェネレータ15a〜キャラク
タジェネレータ15dより読出されたデータは図12に
示すシフトレジスタ16a〜シフトレジスタ16dに供
給されて記憶される。そして、シフトレジスタ16fか
ら供給される信号に対応して、セレクタ16eは端子a
〜dに供給されている信号を選択し、ブラウン管7に送
出して表示する。
Data read from character generators 15a to 15d are supplied to and stored in shift registers 16a to 16d shown in FIG. Then, in response to the signal supplied from the shift register 16f, the selector 16e sets the terminal a
Dd are sent to the cathode ray tube 7 for display.

【0056】このようにして順次、走査を行なっていけ
ばキャラクタジェネレータ部15から読出された図形を
表わす信号が画面に表示される。
If scanning is sequentially performed in this manner, a signal representing a figure read from character generator unit 15 is displayed on the screen.

【0057】このとき、原点データを変化させれば、水
平または垂直方向に表示画面を移動できる。
At this time, by changing the origin data, the display screen can be moved in the horizontal or vertical direction.

【0058】次に図形に回転を与える場合の動作につい
て説明する。図5に示す座標回転処理部12は図形に回
転を与えないとして説明したときの動作に加えて、加算
器12iおよび加算器12jの端子aに供給されている
信号に対して、回転信号演算器12fおよび回転信号演
算部12gから供給される出力信号を加算する演算を行
なう。このため、座標回転処理部12から出力される直
交座標を表わす信号は回転信号演算部12fおよび回転
信号演算部12gから供給される出力信号に対応した角
度だけ座標系が回転して図2に点線で示すようになる。
このように、座標系の回転が行なわれたことによって、
Vカウンタ10およびHカウンタ11の出力信号が図形
に回転を与えないときと同一の値であっても、メモリは
異なった位置がアクセスされることになる。
Next, the operation when the figure is rotated will be described. The coordinate rotation processing unit 12 shown in FIG. 5 performs a rotation signal operation on the signals supplied to the terminals a of the adders 12i and 12j in addition to the operation described when the rotation is not applied to the figure. An operation of adding the output signals supplied from the rotation signal operation unit 12g and the rotation signal operation unit 12g is performed. For this reason, the signal representing the orthogonal coordinates output from the coordinate rotation processing unit 12 is rotated by an angle corresponding to the output signals supplied from the rotation signal calculation unit 12f and the rotation signal calculation unit 12g, and the coordinate system is rotated by a dotted line in FIG. It becomes as shown by.
In this way, by rotating the coordinate system,
Even if the output signals of the V counter 10 and the H counter 11 have the same value as when no rotation is given to the figure, different locations are accessed in the memory.

【0059】今、図14の四角形で示すメモリ空間にお
いて、横方向の位置がVアドレス(Vカウンタ10によ
って指定される座標をVアドレスと定義する)で指定さ
れ、縦方向の位置がHアドレス(Hカウンタ11によっ
て指定される座標をHアドレスと定義する)で指定され
る直交座標で表わされる座標系に回転が与えられていな
いとき、Vカウンタ10の値を固定し、Hカウンタ11
の値を変化させると、記号Aの実線で示す方向にアクセ
スが行なわれる。しかし、座標系に回転が与えられてい
るときは、記号Bの点線で示す方向にアクセスが行なわ
れる。すなわち、座標系に回転を与えたときにはメモリ
空間が斜めにアクセスされたことになる。
Now, in the memory space indicated by the square in FIG. 14, the horizontal position is specified by a V address (the coordinate specified by the V counter 10 is defined as a V address), and the vertical position is an H address ( When the coordinates specified by the H counter 11 are defined as H addresses, the rotation of the coordinate system represented by the orthogonal coordinates specified by the H counter 11 is not given, the value of the V counter 10 is fixed, and the H counter 11
Is changed, the access is performed in the direction indicated by the solid line of the symbol A. However, when rotation is given to the coordinate system, access is performed in the direction indicated by the dotted line of the symbol B. That is, when the coordinate system is rotated, the memory space is accessed obliquely.

【0060】マップ読出信号発生部13から供給された
信号によってデータが読出されるマップ部4はブラウン
管7のピクセルが縦横16個で囲まれる区域毎に独立し
た表示内容が記憶されている。このマップ部4は例え
ば、図8に示すようなデータすなわち、中央の2重線で
囲まれた部分がアクセスされた時は文字Fを表わすデー
タが読出され、その右隣の部分がアクセスされた時は文
字Bを表わすデータが読出され、左隣がアクセスされた
時は文字Cを表わすデータが読出され、座標回転処理部
12によって座標系に右方向の回転が与えられている
と、マップ部4は図8の実線のようにアクセスされる。
このため、1番目から11番目までのピクセルはFとい
う文字を表示するためのデータが読出されるが、12番
目から16番目までのピクセルはCという文字を表示す
るためのデータが読出される。一方、表示タイミング信
号は16ピクセル毎に発生するようになっているので、
図8の横方向の2重線をよぎる度に発生する。
The map section 4 from which data is read by the signal supplied from the map read signal generating section 13 stores independent display contents for each area of the CRT 7 surrounded by 16 pixels in length and width. For example, when the data shown in FIG. 8, that is, the portion surrounded by the double line in the center is accessed, the map portion 4 reads out the data representing the character F, and the right-hand portion is accessed. At this time, the data representing the character B is read, and when the data on the left side is accessed, the data representing the character C is read. If the coordinate rotation processing unit 12 has given the coordinate system a rightward rotation, the map unit 4 is accessed as shown by the solid line in FIG.
Therefore, data for displaying the character F is read from the first to eleventh pixels, while data for displaying the character C is read from the twelfth to sixteenth pixels. On the other hand, since the display timing signal is generated every 16 pixels,
It is generated every time the line crosses the horizontal double line in FIG.

【0061】この結果、座標系に右回転を与え図8の実
線の矢印の方向にマップをアクセスしたときは、表示タ
イミング信号の1周期中に文字Fと文字Cを表示するた
めの2種類のデータが必要になる。このように、座標系
に右回転を与えたときは、表示タイミング信号期間中に
現在アクセスしている部分の記憶内容の外に、その左隣
の部分の記憶内容も読出す必要がある。また座標系に左
回転を与えて、図8の一点鎖線で示す矢印の方向にアク
セスするときには、アクセス中の部分の記憶内容の外
に、その右隣の部分の記憶内容も読出す必要がある。そ
こで、アクセス中の部分の記憶内容を『ナウ』、その左
隣の部分の記憶内容を『ネクスト』、右隣の部分の記憶
内容を『バック』と定義する。
As a result, when the coordinate system is rotated right and the map is accessed in the direction of the solid arrow in FIG. 8, two types of characters F and C for displaying the characters F and C in one cycle of the display timing signal are displayed. Data is needed. As described above, when a right rotation is given to the coordinate system, it is necessary to read out the storage contents of the left adjacent part in addition to the storage contents of the part currently being accessed during the display timing signal period. When the coordinate system is rotated leftward to access in the direction of the arrow indicated by the one-dot chain line in FIG. 8, it is necessary to read out the storage contents of the part on the right side in addition to the storage contents of the part being accessed. . Therefore, the storage content of the part being accessed is defined as "now", the storage content of the part on the left thereof is defined as "next", and the storage content of the part on the right is defined as "back".

【0062】図6の補正データ発生器13bはこのよう
な目的のために設けており、ラッチ13aから供給され
るマップのデータを読出すための5ビットの信号に対し
て、第1表で示すような補正を行なっている。例えば、
表示状態Cにおいて、図形を左回転させるとき、すなわ
ち座標系を右回転させるとき、ラッチ13aから供給さ
れる信号に対して1を加算するようになっており、図形
を右回転するときは1を減算するようになっている。表
示状態Cのとき、Vカウンタ11から供給されラッチ1
3aで記憶されている信号はマップの横方向の位置を示
している。このため、ラッチ13aから供給される5ビ
ットの信号は図8の横方向の位置すなわち文字C,F,
Bの識別を行なう。ラッチ13aから供給される5ビッ
トの信号が文字Fをアクセスしていた場合は、それに1
を加算することは左方向の位置を指定することになるか
ら、文字Cをアクセスすることを表わす。また、1を減
算することは文字Bをアクセスすることを表わす。この
結果、加算器13cの入力側の端子aの信号は現在アク
セス中の部分の記憶内容、すなわち『ナウ』の信号であ
るが、出力側の端子cの信号は処理装置1から供給され
る信号に応じて補正データ発生器13bの信号が加算さ
れ、『ネクスト』または『バック』の信号を表わすこと
になる。すなわち、1ラスタ期間中に『ナウ』をN個読
み出している他に、『ネクスト』または『バック』も読
み出しているので、マップよりN個以上の読出順序デー
タを読み出していることになる。
The correction data generator 13b shown in FIG. 6 is provided for such a purpose, and Table 1 shows a 5-bit signal for reading the map data supplied from the latch 13a. Such a correction is made. For example,
In the display state C, when the figure is rotated to the left, that is, when the coordinate system is rotated to the right, 1 is added to the signal supplied from the latch 13a. When the figure is rotated to the right, 1 is added. It is designed to subtract. In the display state C, the latch 1 supplied from the V counter 11
The signal stored at 3a indicates the horizontal position of the map. Therefore, the 5-bit signal supplied from the latch 13a is located in the horizontal position in FIG.
B is identified. If the 5-bit signal supplied from the latch 13a accesses the character F, 1
Is to specify the position in the left direction, and represents that the character C is accessed. Also, subtracting 1 represents accessing character B. As a result, the signal of the terminal a on the input side of the adder 13c is the stored content of the part currently being accessed, that is, the signal of "now", but the signal of the terminal c on the output side is , The signal of the correction data generator 13b is added to represent a "next" or "back" signal. That is, since "Now" is read out N times during one raster period, "Next" or "Back" is also read out, so that N or more readout order data is read from the map.

【0063】前述したように、加算器12iから出力さ
れるV信号はアクセスの行なわれている時点のマップの
横方向位置を指定する信号であり補正データ発生器13
bによる補正は、ラッチ13aから加算器13cに供給
される信号に対して行なわれる。このため、図形に回転
を与えるときは、例えば図8で実線に示すようなアクセ
スを行なっていると、アクセスの途中でV信号の内容、
すなわち加算器12iの出力信号が変化する。このた
め、表示タイミング信号の繰返し期間中は加算器12i
の出力信号が変化しても、加算器13cに供給されるV
信号の内容が変化しないように、ラッチ13aを設けて
データを固定する。
As described above, the V signal output from the adder 12i is a signal for specifying the horizontal position of the map at the time of access and is performed by the correction data generator 13i.
The correction by b is performed on the signal supplied from the latch 13a to the adder 13c. For this reason, when the figure is rotated, for example, if an access is performed as shown by a solid line in FIG.
That is, the output signal of the adder 12i changes. For this reason, during the repetition period of the display timing signal, the adder 12i
Is changed, the V signal supplied to the adder 13c
A latch 13a is provided to fix the data so that the content of the signal does not change.

【0064】図9のセレクタ14a,セレクタ14bは
図6のラッチ13a,補正データ発生器13bに同期し
て切換えられているので、セレクタ14aは『ネクス
ト』または『バック』の信号を出力しており、セレクタ
14bは『ナウ』の信号を出力している。一方、表示状
態Cにおいて、図8における各記憶内容の横方向の選択
はV信号で行なわれ、縦方向の記憶内容の選択はH信号
で行なわれるので、図8の実線の矢印で示すようなアク
セスが行なわれていると、H4信号は1番目のピクセル
から16番目のピクセルまでをアクセスするときデータ
の内容が変化しないが、V4信号は12番目のピクセル
をアクセスするときからデータの内容が変化する。この
ためEOR回路14nの出力信号はこの時点を境に変化
するので、この変化によって表示する画面を『ネクス
ト』に切換える必要があることが判断される。
Since the selectors 14a and 14b in FIG. 9 are switched in synchronization with the latch 13a and the correction data generator 13b in FIG. 6, the selector 14a outputs a "next" or "back" signal. , The selector 14b outputs a "now" signal. On the other hand, in the display state C, the selection of each storage content in the horizontal direction in FIG. 8 is performed by the V signal, and the selection of the storage content in the vertical direction is performed by the H signal. When the access is performed, the H4 signal does not change the data content when accessing the first pixel to the 16th pixel, but the V4 signal changes the data content from accessing the twelfth pixel. I do. For this reason, the output signal of the EOR circuit 14n changes at this time, and it is determined that it is necessary to switch the screen to be displayed to "next" based on this change.

【0065】EOR回路14nで判断された情報はシフ
トレジスタ14iに記憶され、ラッチ14hで記憶され
る。そして、処理装置1から供給される左右信号および
表示状態信号によってスイッチ回路14gから第2表の
ようにモード1またはモード2のように制御された出力
信号が送出され、セレクタ14c〜14fのどのセレク
タが『ナウ』のデータを選択し、どのセレクタが『ネク
スト』のデータを選択するかが、決められる。
Information determined by the EOR circuit 14n is stored in the shift register 14i and stored in the latch 14h. Then, an output signal controlled as in mode 1 or mode 2 is transmitted from the switch circuit 14g according to the left and right signals and the display state signal supplied from the processing device 1 as shown in Table 2, and any one of the selectors 14c to 14f is selected. Selects the data of "now", and which selector selects the data of "next" is determined.

【0066】キャラクタジェネレータ読出信号発生部1
4から供給された信号によってキャラクタジェネレータ
部15から読出されたデータは図形組立部16で図形に
組立てられ、ブラウン管7に供給されて表示される。
Character generator read signal generator 1
The data read from the character generator unit 15 by the signal supplied from the unit 4 is assembled into a graphic by the graphic assembling unit 16, supplied to the cathode ray tube 7 and displayed.

【0067】前述の回転を行わない場合は、すべて『ナ
ウ』を選択していたので、セレクタ14c〜セレクタ1
4fの端子は、bを選択するのみになっていたが、回転
を行うときは、このように『ネクスト』が選択される
と、読出順序データの『ネクスト』を用いることにな
る。このように、回転をする場合は『ナウ』と『ネクス
ト』または、『バック』の両方を用いるので、回転を行
わないときに比べ、2倍の種類の読出順序データに対応
するキャラクタジェネレータの選択が行われる。また、
表示位置や表示角度により、図8の破線の矢印で示すよ
うなアクセルが行われてると『ナウ』のキャラクタジェ
ネレータが選択される。すなわち、ラスター表示方式に
おける1ラスター期間中に、多くて2N個の読出順序デ
ータに対応するキャラクタジェネレータの選択動作を行
われ回転を行っている。
When the above rotation is not performed, "now" has been selected in all cases.
The terminal 4f only selects b, but when rotating, if "next" is selected, "next" of the reading order data will be used. In this way, when rotating, both "now" and "next" or "back" are used, so that selection of a character generator corresponding to twice as many kinds of reading order data as in the case where rotation is not performed is selected. Is performed. Also,
According to the display position and the display angle, when an accelerator is performed as indicated by a dashed arrow in FIG. 8, the character generator of "now" is selected. That is, during one raster period in the raster display mode, the character generator corresponding to at most 2N read order data is selected and rotated.

【0068】この結果、座標系に回転を与えないとき、
図15(a)に示すように、三角形の図形が画面に表示
されているとき、図8の実線の矢印で示すようにメモリ
をアクセスすると、表示図形は図15(b)に示すよう
に左方向に回転した図形として表示される。また、図8
の一点鎖線で示すようにメモリをアクセスすると、表示
図形は図15(c)に示すように右方向に回転した図形
として表示される。
As a result, when no rotation is given to the coordinate system,
As shown in FIG. 15A, when a triangular figure is displayed on the screen and the memory is accessed as shown by a solid arrow in FIG. 8, the displayed figure is left as shown in FIG. 15B. It is displayed as a figure rotated in the direction. FIG.
When the memory is accessed as indicated by the one-dot chain line, the display graphic is displayed as a graphic rotated rightward as shown in FIG.

【0069】図20はキャラクタジェネレータに文字F
が記憶されているとき、このキャラクタジェネレータが
回転を与えられた太線で示す直交座標でアクセスされた
ときの表示状態を説明するための図である。同図におい
て、文字Fのデータは図11と同様に記憶されているの
で、CHG・NOの00はキャラクタジェネレータ15
aに、01はキャラクタジェネレータ15bに、10は
キャラクタジェネレータ15cに、11はキャラクタジ
ェネレータ15dに対応している。
FIG. 20 shows the character generator
FIG. 8 is a diagram for explaining a display state when the character generator is accessed at the orthogonal coordinates indicated by a bold line given a rotation when the character generator is stored. In this figure, since the data of character F is stored in the same manner as in FIG.
a, 01 corresponds to the character generator 15b, 10 corresponds to the character generator 15c, and 11 corresponds to the character generator 15d.

【0070】キャラクタジェネレータから読出すデータ
は4個のキャラクタジェネレータから同時に読出され
て、シフトレジスタ16a〜16dに記憶される。最初
は1番目のピクセルから16番目のピクセルまでをアク
セスし、シフトレジスタ16fからCHG・NOの10
のデータがセレクタ16eに供給され、キャラクタジェ
ネレータ15cのデータを記憶しているシフトレジスタ
16cが選択される。そしてこのシフトレジスタ16c
にマスタタイミング信号が供給され、1番目のピクセル
に対応するデータと2番目のピクセルに対応するデータ
が続けて読出される。このとき、他のシフトレジスタに
もマスタタイミング信号が供給されているので、記号
B,C,ロ,ハで表わされるピクセルに対応するデータ
も読出されるが、これらのデータは今のタイミングでは
セレクタ16eで選択されていないので、出力されな
い。なお、このタイミングでシフトレジスタ16cから
読出されたデータは文字Fではなく空白の部分であるか
ら『0』である。
Data read from the character generators is read simultaneously from the four character generators and stored in shift registers 16a to 16d. At first, the first pixel to the sixteenth pixel are accessed, and the shift register 16f reads the 10th of CHG NO.
Is supplied to the selector 16e, and the shift register 16c storing the data of the character generator 15c is selected. And this shift register 16c
, A data corresponding to the first pixel and a data corresponding to the second pixel are successively read. At this time, since the master timing signal is also supplied to the other shift registers, data corresponding to the pixels represented by the symbols B, C, B, and C are also read out. Since it is not selected in 16e, it is not output. Note that the data read from the shift register 16c at this timing is "0" because it is not a character F but a blank part.

【0071】次に3番目のピクセルに対応するために必
要なデータがキャラクタジェネレータ15dのデータを
記憶しているシフトレジスタ16dから読出すためにシ
フトレジスタ16fからデータ『11』がセレクタ16
eに供給される。そして、このシフトレジスタ16dか
らマスタタイミングの3ビット目に3番目のピクセルに
必要なデータが読出される。このデータは文字Fを表示
するためのものであるから、『1』である。同様にして
4番目のピクセルに対応するデータ『1』が読出される
が、このデータはCHG・AD(V)のデータが変化し
ているので、読出されたデータはそのCHG・AD
(V)信号に対応したキャラクタジェネレータのもので
ある。以下同様にして次々とアクセスが行なわれてい
く。
Next, data "11" is read from the shift register 16f to the selector 16 so that data necessary to correspond to the third pixel is read from the shift register 16d storing the data of the character generator 15d.
e. Then, data necessary for the third pixel is read from the shift register 16d at the third bit of the master timing. Since this data is for displaying the character F, it is "1". Similarly, data "1" corresponding to the fourth pixel is read out, but since the data of CHG.AD (V) has changed, the read out data is the CHG.AD (V).
(V) The character generator corresponding to the signal. Access is performed one after another in a similar manner.

【0072】最初のアクセスが終了すると、記号A〜P
の列のアクセスが行なわれ、順次イ〜タの列、a〜pの
列とアクセスが行なわれていく。この結果、図21の斜
線部で示すように、文字Fが回転した図形が表示され
る。この装置ではCHG・AD(V)とCHG・AD
(H)とで指定されるキャラクタジェネレータは同時に
読出し、そのうちから必要なデータを使用するようにし
たので、メモリの読出し速度はこのメモリを1個で構成
したときの4分の1ですみ、装置を簡単で経済性良く構
成することができる。また図20の例ではキャラクタジ
ェネレータ15c,15d,15a,15bの順序に選
択が行なわれるようにシフトレジスタ16fから信号が
供給されたが、この信号はアクセスの開始されるキャラ
クタジェネレータの位置に対応して変化し、アクセス順
序に応じてデータの並べ換えが行なわれる。
When the first access is completed, the symbols AP
Are accessed, and access is sequentially performed with the columns of (a) to (d) and the columns of (a) to (p). As a result, a figure in which the character F is rotated is displayed as shown by the hatched portion in FIG. In this device, CHG · AD (V) and CHG · AD
Since the character generator designated by (H) reads simultaneously and uses necessary data from among them, the reading speed of the memory is only one-fourth that of a single memory. Can be configured simply and economically. In the example of FIG. 20, a signal is supplied from shift register 16f so that selection is performed in the order of character generators 15c, 15d, 15a, and 15b. This signal corresponds to the position of the character generator at which access is started. And the data is rearranged according to the access order.

【0073】メモリのアクセスは表示図形に回転を与え
る必要がないとき、図16の点P1とP2を結ぶ方向に
行なわれるが、回転を与える必要があるときは、処理装
置1から供給される回転量信号によってこのアクセス方
向が任意に制御される。この制御は図16に示すよう
に、現在走査中のピクセルの次に走査するピクセルは走
査中のピクセルに隣接するピクセルとなるようにしてい
る。このため、ピクセルP1の次に走査されるピクセル
はP2〜P4のいずれかであり、アクセス方向は最大4
5度に限定されるようになっている。
Memory access is performed in the direction connecting points P1 and P2 in FIG. 16 when it is not necessary to apply rotation to the display figure. When it is necessary to apply rotation, the rotation supplied from the processing unit 1 is used. The access direction is arbitrarily controlled by the quantity signal. In this control, as shown in FIG. 16, the pixel scanned next to the pixel currently being scanned is a pixel adjacent to the pixel being scanned. Therefore, the pixel scanned next to the pixel P1 is one of P2 to P4, and the access direction is up to four.
It is to be limited to five degrees.

【0074】この結果、プラス、マイナス45度だけ異
なる方向のアクセスを行なうと、回転を与えないとき図
17の実線のように表示される図形は、図17の一点鎖
線の位置から点線の位置までの範囲で回転することにな
る。
As a result, when access is made in directions different by plus or minus 45 degrees, the figure displayed as a solid line in FIG. 17 when no rotation is given is from the position of the dashed line to the position of the dotted line in FIG. Will rotate in the range of.

【0075】しかし、このままでは表示図形に45度以
上の回転を与えることはできないが、メモリの横方向の
アクセスをHカウンタ11に基づいて加算器12kから
発生する信号(この信号をHアクセス信号と定義する)
によって行ない、メモリの縦方向のアクセスをVカウン
タ10に基づいて加算器12iから発生する信号(この
信号をVアクセス信号と定義する)によって行なうと、
図17に示すように表示されていた図形は、図18
(b)に示すように表示される。この結果、図18
(b)の一点鎖線で表示される図形は、図17の実線で
示す図形を135度右方向に回転させたことになる。一
方、図17において、Vアクセス信号および、Hアクセ
ス信号の変化方向をそれぞれ逆方向にすると、表示され
る図形は図18(a)に示すようになる。図18(a)
において、一点鎖線で示される図形は図17の実線で示
す図形を225度右方向に回転させたことになる。図1
8(a)において、Vアクセス信号およびHアクセス信
号を入れ換えると、表示される図形は図18(d)に示
すようになる。図18(d)において、一点鎖線で示さ
れる図形は図17の実線で示す図形を315度右方向に
回転させたことになる。そして、図18(d)において
Vアクセス信号とHアクセス信号を入れ換えたうえで、
Vアクセス信号のデータ変化方向を逆にすると、表示さ
れる図形は図18(c)に示すようになる。図18
(c)は図17で示される図形を360度右方向に回転
させたことになる。すなわち、Vアクセス信号およびH
アクセス信号のとりかたおよび、そのデータの変化方向
を選択することによって、図形を任意の角度に回転して
表示させることができる。
However, the display figure cannot be rotated by more than 45 degrees as it is, but a signal generated by the adder 12k based on the H counter 11 to access the memory in the horizontal direction (this signal is referred to as an H access signal) Define)
When the vertical access of the memory is performed by a signal generated from the adder 12i based on the V counter 10 (this signal is defined as a V access signal),
The graphic displayed as shown in FIG.
It is displayed as shown in FIG. As a result, FIG.
17B is obtained by rotating the graphic shown by the dashed line in FIG. 17 by 135 degrees to the right. On the other hand, in FIG. 17, if the changing directions of the V access signal and the H access signal are reversed, the displayed graphic will be as shown in FIG. 18 (a). FIG. 18 (a)
In the figure, the figure shown by the one-dot chain line is obtained by rotating the figure shown by the solid line in FIG. 17 rightward by 225 degrees. FIG.
In FIG. 8A, when the V access signal and the H access signal are exchanged, the displayed graphic becomes as shown in FIG. In FIG. 18D, the figure shown by the dashed line is the figure shown by the solid line in FIG. 17 rotated 315 degrees to the right. Then, after replacing the V access signal and the H access signal in FIG.
When the data change direction of the V access signal is reversed, the displayed graphic is as shown in FIG. FIG.
(C) means that the figure shown in FIG. 17 has been rotated 360 degrees to the right. That is, the V access signal and H
By selecting the access signal and the change direction of the data, the figure can be rotated at an arbitrary angle and displayed.

【0076】図18の表示状態は図3の表示状態に対応
しており、前述した表示状態A,B,C,Dにおける図
形の表示状態は図18における(a),(b),
(c),(d)のようになる。ここで、図18(a),
(c)と、図18(b),(d)とはVアクセス信号と
Hアクセス信号とが入れ換わっている。このようなアク
セス信号の入れ換えを行なうために、図6のセレクタ1
3d〜セレクタ13gを設けている。前述の図形に回転
を与える説明は表示状態Cにおける状態を基準に説明し
ているので、使用したキャラクタジェネレータのパター
ンは図11に示すように、横方向の位置がCHG・AD
(V)信号で表わされ、縦方向の位置がCHG・AD
(H)信号で表わされるV形のパターンを使用してい
た。表示状態Aにおいても、各信号の変化方向が変るだ
けで、信号の組み合わせそのものは変わらないので、図
11に示すV形のパターンが使用できる。しかし、表示
状態B,Dでは横方向がHアクセス信号であって、縦方
向がVアクセス信号であるから、図11に示すものと同
一の図形を画面に表示しようとすると、図19に示すよ
うなV形のパターンを90度回転させたH形のパターン
を使用する必要がある。このため、キャラクタジェネレ
ータ15a〜15dはV形のパターンとH形の種類のパ
ターンを有し、処理装置1から供給される表示状態信号
と回転信号とによってそのパターンを選択している。
The display state of FIG. 18 corresponds to the display state of FIG. 3, and the display states of the figures in the display states A, B, C, and D described above are (a), (b), and (b) of FIG.
(C) and (d) are obtained. Here, FIG.
In FIG. 18 (c) and FIGS. 18 (b) and 18 (d), the V access signal and the H access signal are exchanged. In order to exchange such access signals, the selector 1 shown in FIG.
3d to 13g are provided. Since the above description of giving a rotation to the figure is based on the state in the display state C, the pattern of the character generator used is, as shown in FIG.
(V) signal, and the vertical position is CHG · AD
(H) A V-shaped pattern represented by a signal was used. Even in the display state A, since only the change direction of each signal changes and the signal combination itself does not change, the V-shaped pattern shown in FIG. 11 can be used. However, in the display states B and D, the horizontal direction is the H access signal and the vertical direction is the V access signal. Therefore, when the same figure as that shown in FIG. 11 is to be displayed on the screen, as shown in FIG. It is necessary to use an H-shaped pattern obtained by rotating a simple V-shaped pattern by 90 degrees. For this reason, the character generators 15a to 15d have a V-shaped pattern and an H-shaped pattern, and select the pattern based on the display state signal and the rotation signal supplied from the processing device 1.

【0077】なお、処理装置1は表示状態信号、原点信
号、回転量信号、左右方向信号発生しているが、この信
号は操作者の手動によって制御しても良いし、ソフトウ
エアの制御によって発生しても良い。また回転角は最大
が45度としているがそれ以下でもよく、またマップお
よびキャラクタジェネレータで構成したメモリはRAM
でもよいので、グラフイックディスプレイであっても、
極めて高速に図形の回転表示が行なえる。また、表示図
形に連続的な回転を与えるには処理装置1から発生する
回転量信号を連続的に変化させればよい。
The processing device 1 generates a display state signal, an origin signal, a rotation amount signal, and a left / right direction signal. These signals may be controlled manually by an operator or generated by software control. You may. The maximum rotation angle is 45 degrees, but may be smaller than 45 degrees. The memory composed of the map and the character generator is a RAM.
So, even if it is a graphic display,
The rotation display of figures can be performed extremely fast. Further, in order to give a continuous rotation to the display figure, the rotation amount signal generated from the processing device 1 may be changed continuously.

【0078】[0078]

【発明の効果】以上説明したように、この発明は読出信
号の座標に回転を与えその読出信号によってマップから
の読出順序データを1つのラスタ期間中にN個以上、多
くて2N個用いるとにより、マップによってキャラクタ
ジェネレータの読み出す方式を取りながら、読出信号の
座標を回転できるようになり、図形の回転を行うことが
できるという効果がある。
As described above, the present invention provides a method for rotating the coordinates of a readout signal and using the readout signal from the map to use N or more, at most 2N, read order data in one raster period. In addition, the coordinates of the read signal can be rotated while taking the method of reading by the character generator depending on the map, and there is an effect that the figure can be rotated.

【図面の簡単な説明】[Brief description of the drawings]

【図1】図1はこの発明にかかる一実施例を示すブロッ
ク図、
FIG. 1 is a block diagram showing one embodiment according to the present invention;

【図2】図2は座標の回転を説明するためのグラフ、FIG. 2 is a graph for explaining rotation of coordinates;

【図3】図3はメモリと表示エリヤの関係を説明するた
めの図、
FIG. 3 is a diagram for explaining a relationship between a memory and a display area;

【図4】図4は表示状態を説明するための図、FIG. 4 is a diagram for explaining a display state;

【図5】図5は図1における座標回転処理部12の詳細
を示すブロック図、
FIG. 5 is a block diagram showing details of a coordinate rotation processing unit 12 in FIG. 1;

【図6】図6は図1におけるマップ読出信号発生部13
の詳細を示すブロック図、
FIG. 6 is a diagram showing a map readout signal generator 13 shown in FIG. 1;
Block diagram showing details of

【図7】図7は図1におけるマップ部4の詳細を示すブ
ロック図、
FIG. 7 is a block diagram showing details of a map unit 4 in FIG. 1;

【図8】図8はマップの記憶内容とアクセス方向を示す
図、
FIG. 8 is a diagram showing storage contents and access directions of a map;

【図9】図9は図1におけるキャラクタジェネレータ読
出信号発生部14の詳細を示すブロック図、
FIG. 9 is a block diagram showing details of a character generator readout signal generation unit 14 in FIG. 1;

【図10】図10は図1におけるキャラクタジェネレー
タ部15の詳細を示すブロック図、
FIG. 10 is a block diagram showing details of a character generator unit 15 in FIG. 1;

【図11】図11はキャラクタジェネレータに記憶され
ているV形のパターンを示す図、
FIG. 11 is a diagram showing a V-shaped pattern stored in a character generator;

【図12】図12は図1における図形組立部16の詳細
を示すブロック図、
FIG. 12 is a block diagram showing details of a graphic assembling unit 16 in FIG. 1;

【図13】図13はV信号とH信号との関係を示す図、FIG. 13 is a diagram showing a relationship between a V signal and an H signal;

【図14】図14はメモリのアクセス方向を示す図、FIG. 14 is a diagram showing an access direction of a memory;

【図15】図15は表示図形に回転を与えたときに表示
される状態を示す図、
FIG. 15 is a diagram showing a state displayed when a rotation is given to a display graphic;

【図16】図16はピクセルの走査方向を示す図、FIG. 16 is a diagram showing a scanning direction of a pixel;

【図17】図17は表示状態Cにおいて表示図形の回転
範囲を示す図、
FIG. 17 is a diagram showing a rotation range of a display graphic in a display state C;

【図18】図18は4つの表示状態A,B,C,Dにお
いて同一の図形を回転させたときの表示状態を示す図、
FIG. 18 is a diagram showing a display state when the same figure is rotated in four display states A, B, C, and D;

【図19】図19はキャラクタジェネレータに記憶され
るH形のパターンを示す図、
FIG. 19 is a diagram showing an H-shaped pattern stored in a character generator;

【図20】図20は図形の回転を説明するためキャラク
タジェネレータをアクセスしている状態を示す図、
FIG. 20 is a diagram showing a state in which a character generator is accessed to explain rotation of a figure;

【図21】図21は図形の実際の表示状態を示す図、FIG. 21 is a diagram showing an actual display state of a figure;

【図22】図22はラスタを説明するための図、FIG. 22 is a diagram for explaining a raster;

【図23】図23は従来装置の構成を示すブロック図、FIG. 23 is a block diagram showing the configuration of a conventional device;

【図24】図24はキャラクタジェネレータの記憶内容
を説明するためのブロック図、
FIG. 24 is a block diagram for explaining storage contents of a character generator;

【図25】図25は図24において読出された信号が表
示される状態を示すタイミングチャートである。
FIG. 25 is a timing chart showing a state in which signals read out in FIG. 24 are displayed.

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】 ラスタスキャン方式の表示器の走査線上
にN個の図形を表示するための図形発生器を用い、垂直
方向読出信号及び水平方向読出信号に基づき、第1の読
出信号及び第2の読出信号を発生し、前記第1の読出信
号をマップに供給して該マップより読出順序データを
得、該読出順序データと前記第2の読出信号とを前記図
形発生器に供給して図形データを得、該図形データによ
って図形表示を行う図形表示方法であって、 1つのラスタ期間に前記マップよりN個以上2N個以下
の読出順序データを読み出し、図形を回転表示すること
を特徴とする図形表示方法。
1. A first read signal and a second read signal based on a vertical read signal and a horizontal read signal using a graphic generator for displaying N graphics on a scanning line of a raster scan type display. And supplies the first read signal to the map to obtain read order data from the map, and supplies the read order data and the second read signal to the graphic generator to generate the read order data. A graphic display method for obtaining data and performing graphic display using the graphic data, wherein N or more and 2N or less read order data are read from the map in one raster period, and the graphic is rotated and displayed. Graphic display method.
JP9046284A 1997-02-28 1997-02-28 Graphic display device and method Expired - Lifetime JP2877779B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9046284A JP2877779B2 (en) 1997-02-28 1997-02-28 Graphic display device and method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9046284A JP2877779B2 (en) 1997-02-28 1997-02-28 Graphic display device and method

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP59205670A Division JP2647073B2 (en) 1984-10-02 1984-10-02 Graphic display device

Publications (2)

Publication Number Publication Date
JPH1031473A true JPH1031473A (en) 1998-02-03
JP2877779B2 JP2877779B2 (en) 1999-03-31

Family

ID=12742934

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9046284A Expired - Lifetime JP2877779B2 (en) 1997-02-28 1997-02-28 Graphic display device and method

Country Status (1)

Country Link
JP (1) JP2877779B2 (en)

Also Published As

Publication number Publication date
JP2877779B2 (en) 1999-03-31

Similar Documents

Publication Publication Date Title
RU2106012C1 (en) Design of moving picture indicator and peripheral memory unit for said system
US5056044A (en) Graphics frame buffer with programmable tile size
KR950013229B1 (en) Display graphic device
US5170468A (en) Graphics system with shadow ram update to the color map
US4965751A (en) Graphics system with programmable tile size and multiplexed pixel data and partial pixel addresses based on tile size
US5131080A (en) Graphics frame buffer with RGB pixel cache
US4961153A (en) Graphics frame buffer with strip Z buffering and programmable Z buffer location
US5029105A (en) Programmable pipeline for formatting RGB pixel data into fields of selected size
KR100261688B1 (en) Apparatus for displaying on screen television being created pixel arthmetic by using display scan memory for horizontal scanning
JPH04106593A (en) Still image display device
EP0827114B1 (en) Method and apparatus for texture data
KR100368198B1 (en) Microcomputer
US5157385A (en) Jagged-edge killer circuit for three-dimensional display
JP4182575B2 (en) Storage device and image data processing device
JPH1031473A (en) Graphic display device
JP2647073B2 (en) Graphic display device
KR100366832B1 (en) Apparatus for processing two-dimensional images and method of doing the same
JPH05249953A (en) Image display device
JP4828006B2 (en) Image processing device
JP2989642B2 (en) Video display device
JP2002229554A (en) Image processor
JPS6184683A (en) Graphic display unit
JPH051950B2 (en)
JP2820068B2 (en) Image data synthesis display device
JPH0562747B2 (en)

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term