JPH10313232A - Inductor circuit, resistance circuit and filter - Google Patents

Inductor circuit, resistance circuit and filter

Info

Publication number
JPH10313232A
JPH10313232A JP12218597A JP12218597A JPH10313232A JP H10313232 A JPH10313232 A JP H10313232A JP 12218597 A JP12218597 A JP 12218597A JP 12218597 A JP12218597 A JP 12218597A JP H10313232 A JPH10313232 A JP H10313232A
Authority
JP
Japan
Prior art keywords
terminal
voltage
current
circuit
current output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP12218597A
Other languages
Japanese (ja)
Other versions
JP3880129B2 (en
Inventor
Akira Aida
亮 合田
Nobuitsu Yamashita
伸逸 山下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP12218597A priority Critical patent/JP3880129B2/en
Publication of JPH10313232A publication Critical patent/JPH10313232A/en
Application granted granted Critical
Publication of JP3880129B2 publication Critical patent/JP3880129B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Networks Using Active Elements (AREA)
  • Amplifiers (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a resistance circuit which can stably operate without being affected by external impedance by not connecting a 1st terminal to the current output of a voltage-current converting element. SOLUTION: In this resistance circuit, the voltage-current converting element 104 converts the voltage between terminals 1a and 1b into currents and supplies the currents to the terminals 1a and 1b. The voltage-current converting element 104 has a gain G1 . A terminal 1c is grounded temporarily to the middle-point potential between the terminals 1a and 1b; and the current flowing to the terminal 1a is i11 and the current flowing from the terminal 1b is i12 . Here, i11 =0 and i12 =G1 ×v1 /2 (v1 is the voltage between the terminals 1a and 1b) and the impedance viewed from the input is represented as Zi =v1 /i1 =2/G1 , so that the impedance at the terminal 1a can be increased. A current output terminal is only the terminal 1b, so the influence of the external impedance is hardly exerted on the terminal 1b and stable operation is obtained.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明はインダクタ回路、抵
抗回路及びフィルタに関する。
[0001] The present invention relates to an inductor circuit, a resistance circuit, and a filter.

【0002】[0002]

【従来の技術】従来の等価抵抗の原理図を図13に示
す。
2. Description of the Related Art FIG. 13 shows a principle diagram of a conventional equivalent resistance.

【0003】図において、101は電圧電流変換素子で
あり、1a、1bの間の電圧を電流に変換して端子1
a、1bに電流を流す。ここで、電圧電流変換素子のゲ
インをG1、端子1a、1b間の電圧をv1、端子1aに
流れ込む電流をi1とすると、 i1=G1×v1 (1) の関係が成り立つ。
In FIG. 1, reference numeral 101 denotes a voltage-current conversion element which converts a voltage between 1a and 1b into a current and
Apply current to a and 1b. Here, assuming that the gain of the voltage-current conversion element is G 1 , the voltage between the terminals 1 a and 1 b is v 1 , and the current flowing into the terminal 1 a is i 1 , the following relationship holds: i 1 = G 1 × v 1 (1) .

【0004】従って、入力から見たインピーダンスZi
は、
Therefore, the impedance Z i seen from the input is
Is

【0005】[0005]

【外1】 となり、外部からは抵抗に見えることがわかる。[Outside 1] It can be seen that it looks like a resistor from the outside.

【0006】また、ICチップ内にインダクタを実現す
るための手法として、ジャイレータが知られている。ジ
ャイレータはインピーダンス反転作用を持つ回路網であ
り、このインピーダンス反転作用を利用してICチップ
内にLCフィルタを実現することができる。
A gyrator is known as a technique for realizing an inductor in an IC chip. The gyrator is a circuit network having an impedance inverting action, and an LC filter can be realized in an IC chip by using the impedance inverting action.

【0007】ジャイレータの原理図を図14に示す。FIG. 14 shows the principle of the gyrator.

【0008】ジャイレータは2端子対網であり、10
a、10bは1次側端子、20a、20bが2次側端子
である。102、103はそれぞれ電圧電流変換素子で
あり、102は2次側の電圧を変換して1次側に電流を
流す。また、103は1次側の電圧を変換して2次側に
電流を流す。ここで、素子102の電圧電流変換ゲイン
をG10、102の電圧電流変換ゲインをG20、端子10
a、10b間の電圧をv1、端子20a、20b間の電
圧をv2、端子10aから流れ込む電流をi1、端子20
aから流れ込む電流をi2とすると、
[0008] The gyrator is a two-port network,
a and 10b are primary terminals, and 20a and 20b are secondary terminals. Reference numerals 102 and 103 denote voltage / current conversion elements, respectively. The reference numeral 102 converts a voltage on the secondary side and allows a current to flow to the primary side. Also, 103 converts the voltage on the primary side and allows a current to flow on the secondary side. Here, the voltage-to-current conversion gain of the element 102 is G 10 , the voltage-to-current conversion gain of the element 102 is G 20 , and the terminal 10
a, v 1 the voltage between 10b, terminals 20a, the voltage between 20b v 2, current i 1 flowing from the terminal 10a, the terminal 20
If the current flowing from a is i 2 ,

【0009】[0009]

【外2】 の関係が成り立つ。[Outside 2] Holds.

【0010】2次側の端子に大きさCのキャパシタを接
続すると、1次側から見たインピーダンスZiは、
When a capacitor of size C is connected to the terminal on the secondary side, the impedance Z i seen from the primary side becomes

【0011】[0011]

【外3】 となり、1次側からはインダクタに見えることがわか
る。
[Outside 3] From the primary side, it can be seen that it looks like an inductor.

【0012】[0012]

【発明が解決しようとする課題】しかしながら、前述の
如き等価抵抗回路や等価インダクタをトランジスタ回路
で実現しようとした場合、トランジスタのバイアス設定
をしなければならず、回路全体が複雑になってしまう。
However, when an equivalent resistance circuit or an equivalent inductor as described above is to be realized by a transistor circuit, it is necessary to set the bias of the transistor, which complicates the entire circuit.

【0013】また、等価抵抗の2つの端子1a、1b
や、等価インダクタの1次側の2つの端子10a、10
bが共に電流出力端子であるために、回路の動作は1
a、1b及び10a、10bに接続される外部インピー
ダンスの影響を受ける。その結果、電圧電流変換トラン
ジスタのベース・コレクタ容量による極により回路の高
周波域での動作が不安定になり、高周波回路のフィルタ
に使うのは難しかった。
Further, two terminals 1a, 1b of equivalent resistance
And two terminals 10a, 10a on the primary side of the equivalent inductor.
Since b is a current output terminal, the operation of the circuit is 1
a, 1b and 10a, 10b. As a result, the operation of the circuit in a high-frequency range becomes unstable due to the pole caused by the base-collector capacitance of the voltage-current conversion transistor, and it has been difficult to use the filter for a high-frequency circuit.

【0014】また、このような外部インピーダンス影響
を少なくするために、入力側にインピーダンス変換用の
バッファ回路を別途設けなければならなかった。
Further, in order to reduce the influence of such external impedance, a buffer circuit for impedance conversion must be separately provided on the input side.

【0015】本発明は前述の如き問題を解決することを
目的とする。
An object of the present invention is to solve the above-mentioned problems.

【0016】また、本発明の他の目的は、外部インピー
ダンスの影響を受けず、安定して動作可能な抵抗回路、
インダクタ回路及びフィルタを提供する処にある。
Another object of the present invention is to provide a resistance circuit that can operate stably without being affected by external impedance.
The point is to provide inductor circuits and filters.

【0017】[0017]

【課題を解決するための手段】前記課題を解決し、目的
を達成するため、本発明は、複数の電圧電流変換手段を
有し、1次側及び2次側が共に入力に対して差動構成と
なっている2端子対回路であって、第1の端子及び第2
の端子により1次側の端子を構成すると共に第3の端子
及び第4の端子により2次側の端子を構成し、前記第1
の端子と1次側の仮想接地との間の電圧を入力とし、そ
の電流出力が前記第3の端子に接続されている第1の電
圧電流変換手段と、前記1次側の仮想接地と前記第2の
端子との間の電圧を入力とし、その電流出力が前記第4
の端子に接続されている第2の電圧電流変換手段と、前
記第3の端子と前記第4の端子との間の電圧を入力と
し、その電流出力が前記第2の端子に接続されている第
3の電圧電流変換手段とを備え、前記第1の端子を前記
回路内のいずれの電圧電流変換手段の電流出力にも非接
続として構成されている。
SUMMARY OF THE INVENTION In order to solve the above-mentioned problems and to achieve the object, the present invention comprises a plurality of voltage-to-current conversion means, and a primary side and a secondary side have a differential configuration with respect to an input. And a first terminal and a second terminal pair circuit.
And a third terminal and a fourth terminal constitute a secondary terminal, and the first terminal comprises the first terminal.
A voltage between the first terminal and the virtual ground on the primary side and a current output of the first voltage / current converting means connected to the third terminal; The voltage between the second terminal and the second terminal is input, and the current output is the fourth terminal.
A voltage between the third terminal and the fourth terminal; and a current output connected to the second terminal. A third voltage-current converter, wherein the first terminal is not connected to a current output of any of the voltage-current converters in the circuit.

【0018】また、本願の他の発明は、第1の端子と第
2の端子とを有し、入力に対して差動構成となっている
2端子回路であって、仮想接地と前記第2の端子との間
の電圧を入力とし、その電流出力が前記第2の端子に接
続されている電圧電流変換手段を備え、前記第1の端子
を前記電圧電流変換素子の電流出力に非接続として構成
されている。
According to another aspect of the present invention, there is provided a two-terminal circuit having a first terminal and a second terminal and having a differential configuration with respect to an input. And a voltage-current conversion means having a current output connected to the second terminal, wherein the first terminal is not connected to a current output of the voltage-current conversion element. It is configured.

【0019】更に、本願の他の発明は、第1の端子と第
2の端子とを有し、入力に対して差動構成となっている
2端子回路であって、前記第1の端子と前記第2の端子
との間の電圧を入力とし、その電流出力が前記第2の端
子に接続されている第1の電圧電流変換手段を備え、前
記第1の端子を前記第1の電圧電流変換素子の電流出力
に非接続とした抵抗回路と、複数の電圧電流変換手段を
有し、1次側及び2次側が共に入力に対して差動構成と
なっている2端子対回路であって、第3の端子及び第4
の端子により1次側の端子を構成すると共に第5の端子
及び第6の端子により2次側の端子を構成し、前記第3
の端子と1次側の仮想接地との間の電圧を入力とし、そ
の電流出力が前記第5の端子に接続されている第2の電
圧電流変換手段と、前記1次側の仮想接地と前記第4の
端子との間の電圧を入力とし、その電流出力が前記第6
の端子に接続されている第3の電圧電流変換手段と、前
記第5の端子と前記第6の端子との間の電圧を入力と
し、その電流出力が前記第4の端子に接続されている第
4の電圧電流変換手段とを備え、前記第3の端子を前記
回路内のいずれの電圧電流変換手段の電流出力にも非接
続としたインダクタとを備えて構成されている。
Further, another invention of the present application is a two-terminal circuit having a first terminal and a second terminal and having a differential configuration with respect to an input, wherein the first terminal and the second terminal are connected to each other. A first voltage-current converter having a voltage between the first terminal and the second terminal connected to the second terminal and having a current output connected to the second terminal; A two-terminal pair circuit having a resistance circuit not connected to the current output of the conversion element and a plurality of voltage-current conversion means, wherein the primary side and the secondary side are both differentially configured with respect to the input; , The third terminal and the fourth terminal
And the fifth terminal and the sixth terminal constitute a secondary terminal, and the third terminal constitutes a primary terminal.
A second voltage-current converting means having a voltage between the terminal of the first side and the virtual ground of the primary side as an input, and a current output thereof connected to the fifth terminal; The voltage between the terminal and the fourth terminal is input, and the current output is the sixth terminal.
A voltage between the fifth terminal and the sixth terminal, and a current output connected to the fourth terminal. A fourth voltage-current converter, and an inductor having the third terminal not connected to the current output of any of the voltage-current converters in the circuit.

【0020】[0020]

【発明の実施の形態】以下、本発明の実施の形態につい
て、図面を用いて詳細に説明する。
Embodiments of the present invention will be described below in detail with reference to the drawings.

【0021】図1は本発明を適用した等価抵抗の原理図
である。
FIG. 1 is a principle diagram of an equivalent resistance to which the present invention is applied.

【0022】端子1cは端子1a、1bの中点電位に仮
想接地されており、端子1aに流れ込む電流をi11、端
子1bから流れ出る電流をi12とすると、図1の回路で
は次の関係が成り立つ。
The terminal 1c is virtually grounded to the midpoint potential of the terminals 1a and 1b. If the current flowing into the terminal 1a is i 11 and the current flowing out of the terminal 1b is i 12 , the following relationship is obtained in the circuit of FIG. Holds.

【0023】i11=0 (5)I 11 = 0 (5)

【0024】[0024]

【外4】 [Outside 4]

【0025】従って、入力から見たインピーダンスは、Therefore, the impedance seen from the input is

【0026】[0026]

【外5】 となり、端子1aのインピーダンスを高くすることがで
きる。
[Outside 5] And the impedance of the terminal 1a can be increased.

【0027】図13の回路では、入力の2つの端子1
a、1bが共に電流出力端子であったために、回路の動
作は接続される両方の端子の外部インピーダンスの影響
を受けた。
In the circuit of FIG. 13, two input terminals 1
Since both a and 1b were current output terminals, the operation of the circuit was affected by the external impedance of both connected terminals.

【0028】それに対し、図1に示した本形態の等価抵
抗では、電流出力端子が端子1bのみであるため、端子
1bの外部インピーダンスによる影響を受けにくく、安
定した動作が可能になる。
On the other hand, in the equivalent resistance of the present embodiment shown in FIG. 1, since the current output terminal is only the terminal 1b, it is hardly affected by the external impedance of the terminal 1b, and a stable operation becomes possible.

【0029】図2は等価抵抗をトランジスタ回路で実現
した場合の構成を示す図である。
FIG. 2 is a diagram showing a configuration when the equivalent resistance is realized by a transistor circuit.

【0030】回路は差動構成になっており、1a、1b
が入力端子である。Q1、Q2は電圧電流変換を行うト
ランジスタで、その電流はQ5−Q6、Q7−Q8、Q
9−Q10のカレントミラーで折り返って、プッシュプ
ル(Q8,Q10)で端子1bにのみ出力する。
The circuit has a differential configuration and includes 1a, 1b
Is an input terminal. Q1 and Q2 are transistors for performing voltage-current conversion, and the currents are Q5-Q6, Q7-Q8, Q
The signal is turned back by the current mirror of 9-Q10 and output only to the terminal 1b by push-pull (Q8, Q10).

【0031】ここで、電圧電流変換のゲインは、Q1、
Q2の差動アンプのgmとQ5−Q6、Q7−Q8のカ
レントミラーのミラー比で決定する。本形態では、電流
源Q11を設け、このQ11によりCONT端子からミ
ラー比を制御している。
Here, the gain of the voltage-current conversion is Q1,
It is determined by the gm of the differential amplifier of Q2 and the mirror ratio of the current mirror of Q5-Q6 and Q7-Q8. In this embodiment, a current source Q11 is provided, and the mirror ratio is controlled from the CONT terminal by the Q11.

【0032】図3は図2の回路の原理図である。FIG. 3 is a diagram showing the principle of the circuit shown in FIG.

【0033】図3の回路においては、次の関係が成り立
つ。
In the circuit shown in FIG. 3, the following relationship is established.

【0034】i11=0 (8) i12=G1×v1 (9)I 11 = 0 (8) i 12 = G 1 × v 1 (9)

【0035】従って、入力から見たインピーダンスは、Therefore, the impedance seen from the input is

【0036】[0036]

【外6】 となる。このように、図3の回路では、図1の回路に比
べて、電圧電流変換素子のゲインが2倍になっており、
そのゲインをCONT端子より制御することができる。
[Outside 6] Becomes Thus, in the circuit of FIG. 3, the gain of the voltage-current conversion element is twice as large as that of the circuit of FIG.
The gain can be controlled from the CONT terminal.

【0037】次に、本発明を適用したインダクタについ
て説明する。
Next, an inductor to which the present invention is applied will be described.

【0038】図4は本発明を適用した等価インダクタの
原理図である。
FIG. 4 is a principle diagram of an equivalent inductor to which the present invention is applied.

【0039】端子10cは端子10a、10bの中点電
位に仮想接地されており、端子20cは端子20a、2
0bの中点電位に仮想接地されている。
The terminal 10c is virtually grounded to the midpoint potential of the terminals 10a and 10b, and the terminal 20c is connected to the terminals 20a and 2b.
0b is virtually grounded to the midpoint potential.

【0040】1次側の電圧をv1、端子10aに流れ込
む電流をi11、端子10bから流れ出る電流をi12、2
次側の電圧をv2、端子20aに流れ込む電流をi21
端子20bから流れ出る電流をi22とすると、図4の回
路では次の関係が成り立つ。
The voltage on the primary side is v 1 , the current flowing into the terminal 10a is i 11 , the current flowing out from the terminal 10b is i 12 ,
The voltage on the secondary side is v 2 , the current flowing into the terminal 20a is i 21 ,
When the current flowing out of terminal 20b and i 22, the following relationship is established in the circuit of FIG.

【0041】[0041]

【外7】 [Outside 7]

【0042】[0042]

【外8】 [Outside 8]

【0043】従って、2次側にコンデンサを接続した場
合の1次側から見たインピーダンスは、
Therefore, when a capacitor is connected to the secondary side, the impedance seen from the primary side is:

【0044】[0044]

【外9】 となり、端子1aの入力インピーダンスを高くすること
ができる。
[Outside 9] And the input impedance of the terminal 1a can be increased.

【0045】図14に示したジャイレータを用いたイン
ダクタでは、1次側の2つの端子10a、10bが共に
電流出力端子であったために回路の動作は接続される両
方の外部インピーダンスの影響を受けた。
In the inductor using the gyrator shown in FIG. 14, since the two terminals 10a and 10b on the primary side are both current output terminals, the operation of the circuit is affected by both connected external impedances. .

【0046】それに対し、図4に示した回路では、電流
出力端子が10bのみであるため、端子10aの外部イ
ンピーダンスによる影響を受けにくく、安定した動作が
可能となる。また、入力側にインピーダンス変換用のバ
ッファを設ける必要がなく、回路規模を小さくすること
ができる。
On the other hand, in the circuit shown in FIG. 4, since the current output terminal is only 10b, it is hardly affected by the external impedance of the terminal 10a, and stable operation is possible. Further, there is no need to provide a buffer for impedance conversion on the input side, and the circuit scale can be reduced.

【0047】次に、等価インダクタをトランジスタ回路
で実現した場合について説明する。
Next, a case where the equivalent inductor is realized by a transistor circuit will be described.

【0048】図5は等価インダクタをトランジスタ回路
で実現した場合の回路構成を示す図である。
FIG. 5 is a diagram showing a circuit configuration when the equivalent inductor is realized by a transistor circuit.

【0049】回路は差動構成になっており、10a、1
0bが1次側の入力端子、20a、20bが2次側の入
力端子である。2次側の入力端子にはコンデンサが接続
されている。Q101、Q102は1次側の電圧を電圧
電流変換するトランジスタで、その電圧電流変換ゲイン
は抵抗R1で設定される。
The circuit has a differential configuration, and 10a, 1
0b is an input terminal on the primary side, and 20a and 20b are input terminals on the secondary side. A capacitor is connected to the input terminal on the secondary side. Q101 and Q102 are transistors for converting the voltage on the primary side into a voltage-current, and the voltage-current conversion gain is set by the resistor R1.

【0050】また、Q103、Q104は2次側の電圧
を電圧電流変換するトランジスタであり、その電流は、
Q105−Q106、Q107−Q108、Q109−
Q110のカレントミラーで折り返って、プッシュプル
(Q108,Q110)で1次側の端子10bにのみ出
力する。
Q103 and Q104 are transistors for converting the voltage on the secondary side into a voltage-current converter.
Q105-Q106, Q107-Q108, Q109-
The signal is turned back by the current mirror of Q110, and is output only to the primary terminal 10b by push-pull (Q108, Q110).

【0051】ここで、2次側の電圧電流変換のゲイン
は、Q103、Q104の差動アンプのgmとQ105
−Q106、Q107−Q108のカレントミラーのミ
ラー比で決定される。
Here, the gain of the voltage-current conversion on the secondary side is gm of the differential amplifier of Q103 and Q104 and Q105.
-Q106, Q107-Q108 are determined by the mirror ratio of the current mirror.

【0052】そして、図2の回路では、Q111の電流
源を使って端子CONTよりこのミラー比を制御可能で
ある。
In the circuit of FIG. 2, the mirror ratio can be controlled from the terminal CONT by using the current source of Q111.

【0053】図6は図5に示した回路の原理図でり、図
6においては以下の式が成り立つ。
FIG. 6 is a diagram showing the principle of the circuit shown in FIG. 5. In FIG. 6, the following equation is established.

【0054】[0054]

【外10】 [Outside 10]

【0055】[0055]

【外11】 [Outside 11]

【0056】従って、2次側にコンデンサを接続した場
合の1次側から見たインピーダンスは、
Therefore, when a capacitor is connected to the secondary side, the impedance seen from the primary side is

【0057】[0057]

【外12】 となる。このように、図6の回路では、図4の回路に比
べて、2次側の電圧を入力とする電圧電流変換回路のゲ
インが2倍になっており、そのゲインをCONT端子か
ら制御することができる。
[Outside 12] Becomes As described above, in the circuit of FIG. 6, the gain of the voltage-current conversion circuit that receives the secondary-side voltage as input is doubled as compared with the circuit of FIG. 4, and the gain is controlled from the CONT terminal. Can be.

【0058】このように、図5、6の回路においても電
流出力端子が1bのみであるため、端子1aの外部イン
ピーダンスによる影響を受けにくく、安定した動作が可
能となる。そのため、本形態のインダクタを使うことに
より、高周波数域まで特性が安定したフィルタをICチ
ップ内に集積することが可能になる。
As described above, also in the circuits of FIGS. 5 and 6, only the current output terminal 1b is provided, so that it is hardly affected by the external impedance of the terminal 1a, and a stable operation is possible. Therefore, by using the inductor of this embodiment, it becomes possible to integrate a filter having stable characteristics up to a high frequency range in an IC chip.

【0059】図7は図2、3に示した等価抵抗及び図
5、6に示した等価インダクタを使ったフィルタの構成
を示す図である。
FIG. 7 is a diagram showing a configuration of a filter using the equivalent resistance shown in FIGS. 2 and 3 and the equivalent inductor shown in FIGS.

【0060】図において、201は図5、6に示した等
価インダクタ、C202はキャパシタ、203は図2、
3に示した等価抵抗である。この回路は若干高域ブース
トされたローパスフィルタであり、図2、3の等価抵抗
及び、図5、6の等価インダクタを用いることにより、
高周波数域まで良好な特性が得られる。
In the figure, 201 is the equivalent inductor shown in FIGS. 5 and 6, C 202 is a capacitor, 203 is FIG.
3 is the equivalent resistance. This circuit is a low-pass filter with a slightly high-frequency boost, and by using the equivalent resistors of FIGS. 2 and 3 and the equivalent inductors of FIGS.
Good characteristics are obtained up to the high frequency range.

【0061】次に、図2、3の等価抵抗及び図5、6の
等価インダクタをデジタルVTRにおけるフィルタに使
用した実施形態について説明する。
Next, an embodiment in which the equivalent resistance of FIGS. 2 and 3 and the equivalent inductor of FIGS. 5 and 6 are used for a filter in a digital VTR will be described.

【0062】図8は本発明を適用したデジタルVTRの
構成を示す図である。
FIG. 8 is a diagram showing a configuration of a digital VTR to which the present invention is applied.

【0063】図8において、画像・音声等のデータが記
録された磁気テープ301をトレースする磁気ヘッド3
02から得られる微少な再生信号は、ヘッドアンプ30
3で50〜60dB増幅される。
In FIG. 8, a magnetic head 3 for tracing a magnetic tape 301 on which data such as images and sounds is recorded.
02 from the head amplifier 30
3. The signal is amplified by 50 to 60 dB.

【0064】ヘッドアンプ303からの再生信号は後述
の構成の再生イコライザ304によりその周波数・振幅
特性が制御され、データ検出回路305に出力される。
The reproduction signal from the head amplifier 303 has its frequency / amplitude characteristics controlled by a reproduction equalizer 304 having a configuration described later, and is output to a data detection circuit 305.

【0065】データ検出回路305は再生イコライザ3
04により等化されたデータのレベルを所定の閾値と比
較することによりデジタルデータを検出し、D−フリッ
プフロップ310と位相検出回路306に出力する。
The data detection circuit 305 has the reproduction equalizer 3
The digital data is detected by comparing the level of the data equalized by 04 with a predetermined threshold value, and is output to the D-flip-flop 310 and the phase detection circuit 306.

【0066】位相検出回路306はデータ検出回路30
5からの出力データと逓倍回路309からのクロックと
の位相差を検出して位相誤差信号としてループフィルタ
307に出力する。
The phase detection circuit 306 is connected to the data detection circuit 30
The phase difference between the output data from S.5 and the clock from the multiplication circuit 309 is detected and output to the loop filter 307 as a phase error signal.

【0067】ループフィルタ307はこの位相誤差信号
に対してフィルタリング処理を施して発振器308及び
再生イコライザ304に負帰還する。発振器308から
出力された信号は逓倍回路309により2倍の周波数に
逓倍され、D−フリップフロップ310及び復調器31
1の動作クロックとして出力される。
The loop filter 307 performs a filtering process on the phase error signal, and returns a negative feedback to the oscillator 308 and the reproduction equalizer 304. The signal output from the oscillator 308 is multiplied to a double frequency by the multiplication circuit 309, and the D-flip-flop 310 and the demodulator 31
It is output as one operation clock.

【0068】このように構成することにより、再生デー
タに位相同期したクロックを安定して得ることができ
る。
With this configuration, a clock phase-synchronized with the reproduced data can be stably obtained.

【0069】D−フリップフロップ310はデータ検出
回路305の出力データを前述のクロックに従ってラッ
チし、復調器311に出力する。復調器311はラッチ
されたデータに対してデジタル復調処理を施してエラー
訂正復号回路312に出力する。
The D-flip-flop 310 latches the output data of the data detection circuit 305 in accordance with the above-mentioned clock, and outputs it to the demodulator 311. The demodulator 311 performs digital demodulation processing on the latched data and outputs the data to the error correction decoding circuit 312.

【0070】エラー訂正復号回路312は記録時に付加
されたパリティデータを用いて再生データ中のエラーを
訂正し、信号処理回路313で記録時と逆の逆量子化、
逆DCT等の処理を施して再生データを復元する。
The error correction decoding circuit 312 corrects an error in the reproduction data using the parity data added at the time of recording, and the signal processing circuit 313 performs inverse quantization opposite to that at the time of recording.
The reproduction data is restored by performing processing such as inverse DCT.

【0071】次に、図8におけるイコライザ304につ
いて説明する。
Next, the equalizer 304 in FIG. 8 will be described.

【0072】図9は再生イコライザ304の構成を示す
図である。デジタルVTRにおいては広帯域なパルス波
形を伝送するため、イコライザにおける通過帯域内の群
遅延特性ができるだけ平坦である必要がある。群遅延特
性が平坦でないと、リンギング、スミアといった画面上
の歪みが目立つなど、振幅特性が仕様を満足するだけで
は良好なフィルタ回路とはならない。
FIG. 9 is a diagram showing the configuration of the reproduction equalizer 304. In a digital VTR, a wide band pulse waveform is transmitted, so that a group delay characteristic in a pass band in an equalizer needs to be as flat as possible. If the group delay characteristic is not flat, distortion on the screen such as ringing and smear is conspicuous, and a satisfactory filter circuit is not obtained simply by satisfying the specification of the amplitude characteristic.

【0073】そこで、本形態では、図9に示したよう
に、1段のLCネットワークの後段に、群遅延フィルタ
を設け、振幅フィルタの群遅延特性を補正するようにし
ている。図9の振幅フィルタの振幅及び群遅延特性が図
10(a)、図10(b)であるとする。この振幅フィ
ルタの群遅延特性を補正するために、並列LCネットワ
ーク、及びオペアンプと並列LCネットワークによる2
段の群遅延フィルタを用い、それぞれ図10(c)に示
す群遅延特性で低域の群遅延を分担して与え、トータル
な特性として図10(d)に示すような帯域内にリップ
ルが残るものの、およそ平坦な群遅延特性を得ることが
できる。
Therefore, in the present embodiment, as shown in FIG. 9, a group delay filter is provided after the one-stage LC network to correct the group delay characteristic of the amplitude filter. It is assumed that the amplitude and group delay characteristics of the amplitude filter in FIG. 9 are shown in FIGS. 10 (a) and 10 (b). In order to correct the group delay characteristic of this amplitude filter, a parallel LC network and two
Using the group delay filters of the stages, the group delay characteristics shown in FIG. 10C are respectively applied to share the low-frequency group delay, and ripples remain in the band as shown in FIG. However, a substantially flat group delay characteristic can be obtained.

【0074】図9のイコライザでは、振幅フィルタの抵
抗R1401と直列に等価抵抗ER1417を接続した抵
抗ネットワーク1、群遅延フィルタ1の抵抗R4407
と直列に等価抵抗ER2418を接続した抵抗ネットワ
ーク2、群遅延フィルタ2の抵抗R7413と直列に等
価抵抗ER3419を接続した抵抗ネットワーク3を設
け、これら各抵抗ネットワークの等価抵抗を図3に示し
た等価抵抗で構成して抵抗値を制御可能としている。
In the equalizer shown in FIG. 9, a resistor network 1 in which an equivalent resistor ER 1 417 is connected in series with a resistor R 1 401 of an amplitude filter, and a resistor R 4 407 of a group delay filter 1
Figure a resistor network 2 connects the equivalent resistance ER 2 418 in series, the provided resistor network 3 that connects the equivalent resistor ER 3 419 to the resistor R 7 413 series of the group delay filter 2, these equivalent resistance of each resistor network The resistance value can be controlled by using the equivalent resistance shown in FIG.

【0075】また、振幅フィルタのインダクタL140
2、群遅延フィルタ1のインダクタL2408及び群遅
延フィルタ2のインダクタL3414を図6に示した等
価インダクタで構成してインダクタンスを制御可能とし
ている。
[0075] In addition, the amplitude filter inductor L 1 40
2. The inductor L 2 408 of the group delay filter 1 and the inductor L 3 414 of the group delay filter 2 are constituted by the equivalent inductors shown in FIG. 6 so that the inductance can be controlled.

【0076】次に、図9に示した振幅フィルタの遮断周
波数f0及びQ(Quality Factor)は、
Next, the cutoff frequency f0 and Q (Quality Factor) of the amplitude filter shown in FIG.

【0077】[0077]

【外13】 となり、等価抵抗ER1及び等価インダクタL1を制御
することにより、振幅フィルタの遮断周波数及びQの値
を制御することができる。
[Outside 13] By controlling the equivalent resistance ER1 and the equivalent inductor L1, the cutoff frequency and Q value of the amplitude filter can be controlled.

【0078】即ち、例えば、インダクタンスを制御する
ことにより振幅フィルタの遮断周波数を変更し、目標の
周波数特性を実現した場合、Qの値もインダクタンスに
よって大きく変化してしまう。その結果、遮断周波数で
ゲインにピークを生じるようになるが、本形態では、等
価インダクタの制御信号と同じ制御信号を用いて等価抵
抗ER1を制御しているため、遮断周波数の変更に伴っ
てQの値が大きく変動してしまうことを防ぐことが可能
になる。
That is, for example, when the cutoff frequency of the amplitude filter is changed by controlling the inductance to achieve the target frequency characteristic, the value of Q greatly changes depending on the inductance. As a result, will produce a peak in gain at the cutoff frequency, in this embodiment, since the control equivalent resistance ER 1 using the same control signal as the control signal of the equivalent inductor, with the change of the cutoff frequency It is possible to prevent the value of Q from greatly changing.

【0079】また、群遅延フィルタ1の遮断周波数f0
及びQは、
Further, the cutoff frequency f 0 of the group delay filter 1
And Q are

【0080】[0080]

【外14】 となり、等価抵抗ER2及び等価インダクタL2を制御す
ることにより、群遅延フィルタの遮断周波数及びQを制
御することができる。
[Outside 14] By controlling the equivalent resistance ER 2 and the equivalent inductor L 2 , the cutoff frequency and Q of the group delay filter can be controlled.

【0081】このように、群遅延フィルタに対しても等
価インダクタの制御信号と同じ制御信号を用いて等価抵
抗ER2を制御しているため、遮断周波数の変更に伴っ
てQの値が大きく変動してしまうことを防止することが
できる。
As described above, since the equivalent resistance ER 2 is also controlled for the group delay filter using the same control signal as the control signal for the equivalent inductor, the value of Q greatly fluctuates as the cutoff frequency changes. Can be prevented.

【0082】従って、フィードバックループにより遮断
周波数を目標の周波数に調整し、かつ、Qの変動を小さ
く抑えることが可能となり、振幅特性、群遅延特性とも
良好なフィルタ回路を集積回路上に実現することができ
る。
Therefore, the cutoff frequency can be adjusted to the target frequency by the feedback loop, and the variation of Q can be suppressed to a small value. Thus, a filter circuit having excellent amplitude characteristics and group delay characteristics can be realized on an integrated circuit. Can be.

【0083】また、等価抵抗及び等価インダクタとし
て、図2、図5に示した回路を使用したため、外部イン
ピーダンスの影響を少なくでき、高周波域まで特性が安
定したイコライザを実現することが可能になる。
Since the circuits shown in FIGS. 2 and 5 are used as the equivalent resistance and the equivalent inductor, the influence of external impedance can be reduced, and an equalizer with stable characteristics up to a high frequency range can be realized.

【0084】図11は本形態における発振器308の構
成を示す図である。
FIG. 11 is a diagram showing the configuration of the oscillator 308 in the present embodiment.

【0085】図11において、電圧制御電流源420で
4とC4とによる2次フィルタ(共振回路)を駆動し、
その2次フィルタの共振周波数
In FIG. 11, a voltage-controlled current source 420 drives a secondary filter (resonant circuit) using L 4 and C 4 .
The resonance frequency of the secondary filter

【0086】[0086]

【外15】 で発振させる。[Outside 15] To oscillate.

【0087】また、発振器308の発振周波数を決める
フィルタ4の周波数特性は、ジャイレータの基準電流が
中心値であると、図12に示す様に再生データの伝送速
度(再生クロック周波数)fbの1/2であるfb/2
に鋭いピークを持つ特性であるので、fb/2を中心周
波数として発振する。そして、発振器308の出力を逓
倍回路309で周波数を2倍して周波数fbのクロック
として再生系デジタル回路へ供給している。
The frequency characteristic of the filter 4 that determines the oscillation frequency of the oscillator 308, when the reference current of the gyrator is a center value, is 1/1 / f of the reproduction data transmission speed (reproduction clock frequency) fb as shown in FIG. Fb / 2 which is 2
Therefore, oscillation occurs with fb / 2 as the center frequency. The frequency of the output of the oscillator 308 is doubled by the frequency multiplier 309 and supplied to the digital circuit for reproduction as the clock of the frequency fb.

【0088】本形態では、図11のインダクタL4を図
6に示した等価インダクタで構成し、再生イコライザ3
04と同様にループフィルタ307の出力によりジャイ
レータの電流源Q111を制御することにより発振周波
数を制御して、再生データに同期したクロックを得るこ
とができる。
In this embodiment, the inductor L4 in FIG. 11 is constituted by the equivalent inductor shown in FIG.
As in 04, the oscillation frequency can be controlled by controlling the current source Q111 of the gyrator by the output of the loop filter 307, and a clock synchronized with the reproduced data can be obtained.

【0089】また、群遅延フィルタ2とフィルタ4それ
ぞれで用いるキャパシタの値C3とC4を同じにすれば、
ジャイレータの浮遊容量も含めて群遅延フィルタ2の遮
断周波数を常にfb/2とすることができ、この群遅延
フィルタ2を基準として群遅延フィルタ1で使うキャパ
シタの値C2を容易に求めることができる。
If the values C 3 and C 4 of the capacitors used in the group delay filter 2 and the filter 4 are the same,
The cutoff frequency of the group delay filter 2 including the stray capacitance of the gyrator can always be fb / 2, and the value C 2 of the capacitor used in the group delay filter 1 can be easily obtained based on the group delay filter 2. it can.

【0090】このように、各フィルタの等価抵抗及び等
価インダクタを図2、図5に示した等価抵抗、等価イン
ダクタとし、各フィルタのR値、C値の絶対値の変動量
を、データ検出用のPLL回路から得られる発振器30
8の制御信号であるジャイレータ(インダクタ)の制御
電流で検出し、同じ制御信号で再生イコライザの各フィ
ルタにおけるジャイレータ及び等価抵抗を制御して遮断
周波数を正規の周波数に調整することによって、再生イ
コライザの特性の変化を小さくすることができると共
に、高周波数域まで安定した特性を実現することができ
る。
As described above, the equivalent resistance and the equivalent inductor of each filter are the equivalent resistance and the equivalent inductor shown in FIGS. 2 and 5, and the variation of the absolute value of the R value and the C value of each filter is used for data detection. Oscillator 30 obtained from the PLL circuit of FIG.
8 by controlling the gyrator and the equivalent resistance in each filter of the reproduction equalizer by using the same control signal as the control current of the gyrator (inductor), which is the control signal of No. 8, and adjusting the cutoff frequency to a regular frequency. A change in characteristics can be reduced, and stable characteristics up to a high frequency range can be realized.

【0091】[0091]

【発明の効果】以上説明したように、本発明の抵抗回路
によれば、一方の端子のみから電流が出力されるため、
他方の端子の外部インピーダンスによる影響を少なくす
ることができ、安定した動作が可能になる。
As described above, according to the resistor circuit of the present invention, a current is output from only one terminal,
The influence of the external impedance of the other terminal can be reduced, and stable operation can be achieved.

【0092】また、本発明のインダクタによれば、1次
側の一方の端子のみから電流が出力されるため、他方の
端子の外部インピーダンスによる影響を少なくすること
ができ、安定した動作が可能になる。
Further, according to the inductor of the present invention, since current is output from only one terminal on the primary side, the influence of the external impedance of the other terminal can be reduced, and stable operation can be achieved. Become.

【0093】また、本発明のフィルタによれば、高周波
数域まで特性が安定したフィルタをICチップ内に構成
することができる。
Further, according to the filter of the present invention, a filter whose characteristics are stable up to a high frequency range can be formed in an IC chip.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の実施形態としての等価抵抗の原理図で
ある。
FIG. 1 is a principle diagram of an equivalent resistance according to an embodiment of the present invention.

【図2】本発明の実施形態としての等価抵抗の構成を示
す図である。
FIG. 2 is a diagram illustrating a configuration of an equivalent resistance according to an embodiment of the present invention.

【図3】図2の回路の原理図である。FIG. 3 is a principle diagram of the circuit of FIG. 2;

【図4】本発明の実施形態としての等価インダクタの原
理図である。
FIG. 4 is a principle diagram of an equivalent inductor as an embodiment of the present invention.

【図5】本発明の実施形態としての等価インダクタの構
成を示す図である。
FIG. 5 is a diagram showing a configuration of an equivalent inductor as an embodiment of the present invention.

【図6】図5の回路の原理図である。FIG. 6 is a principle diagram of the circuit of FIG. 5;

【図7】図2、図5の回路を用いたフィルタの構成を示
す図である。
FIG. 7 is a diagram showing a configuration of a filter using the circuits of FIGS. 2 and 5;

【図8】本発明の実施形態としてのデジタルVTRの構
成を示す図である。
FIG. 8 is a diagram showing a configuration of a digital VTR as an embodiment of the present invention.

【図9】図8における再生イコライザの構成を示す図で
ある。
FIG. 9 is a diagram showing a configuration of a reproduction equalizer in FIG. 8;

【図10】図10のイコライザの特性を説明するための
図である。
FIG. 10 is a diagram for explaining characteristics of the equalizer of FIG. 10;

【図11】図8における発振器の構成を示す図である。FIG. 11 is a diagram showing a configuration of an oscillator in FIG. 8;

【図12】図11の回路の動作を説明するための図であ
る。
FIG. 12 is a diagram for explaining the operation of the circuit of FIG. 11;

【図13】従来の等価抵抗の構成を示す図である。FIG. 13 is a diagram showing a configuration of a conventional equivalent resistance.

【図14】従来のジャイレータの構成を示す図である。FIG. 14 is a diagram showing a configuration of a conventional gyrator.

【符号の説明】[Explanation of symbols]

104 電圧電流変換回路 201 等価インダクタ 202 等価抵抗 104 Voltage-current converter 201 Equivalent inductor 202 Equivalent resistance

Claims (16)

【特許請求の範囲】[Claims] 【請求項1】 複数の電圧電流変換手段を有し、1次側
及び2次側が共に入力に対して差動構成となっている2
端子対回路であって、第1の端子及び第2の端子により
1次側の端子を構成すると共に第3の端子及び第4の端
子により2次側の端子を構成し、 前記第1の端子と1次側の仮想接地との間の電圧を入力
とし、その電流出力が前記第3の端子に接続されている
第1の電圧電流変換手段と、 前記1次側の仮想接地と前記第2の端子との間の電圧を
入力とし、その電流出力が前記第4の端子に接続されて
いる第2の電圧電流変換手段と、 前記第3の端子と前記第4の端子との間の電圧を入力と
し、その電流出力が前記第2の端子に接続されている第
3の電圧電流変換手段とを備え、 前記第1の端子を前記回路内のいずれの電圧電流変換手
段の電流出力にも非接続としたことを特徴とするインダ
クタ回路。
A plurality of voltage-current converters, wherein both the primary side and the secondary side have a differential configuration with respect to an input.
A terminal pair circuit, wherein a first terminal and a second terminal constitute a primary terminal, and a third terminal and a fourth terminal constitute a secondary terminal; A first voltage-current converting means having a voltage between the first terminal and the virtual ground on the primary side, and a current output connected to the third terminal; A voltage between the third terminal and the fourth terminal, wherein a voltage between the third terminal and the fourth terminal is a voltage between the third terminal and the fourth terminal. And a third voltage-current converter having a current output connected to the second terminal, wherein the first terminal is connected to the current output of any voltage-current converter in the circuit. An inductor circuit, which is not connected.
【請求項2】 前記第3の電圧電流変換手段の変換ゲイ
ンを制御する制御手段を備えたことを特徴とする請求項
1に記載のインダクタ回路。
2. The inductor circuit according to claim 1, further comprising control means for controlling a conversion gain of said third voltage-current conversion means.
【請求項3】 前記制御手段はトランジスタにより構成
される電流源を含むことを特徴とする請求項2に記載の
インダクタ回路。
3. The inductor circuit according to claim 2, wherein said control means includes a current source constituted by a transistor.
【請求項4】 前記第1、第2及び第3の電圧電流変換
手段はそれぞれ、トランジスタにより構成されることを
特徴とする請求項1に記載のインダクタ回路。
4. The inductor circuit according to claim 1, wherein each of said first, second and third voltage-current converters is constituted by a transistor.
【請求項5】 複数の電圧電流変換手段を有し、1次側
及び2次側が共に入力に対して差動構成となっている2
端子対回路であって、第1の端子及び第2の端子により
1次側の端子を構成すると共に第3の端子及び第4の端
子により2次側の端子を構成し、前記第1の端子と1次
側の仮想接地との間の電圧を入力とし、その電流出力が
前記第3の端子に接続されている第1の電圧電流変換手
段と、前記1次側の仮想接地と前記第2の端子との間の
電圧を入力とし、その電流出力が前記第4の端子に接続
されている第2の電圧電流変換手段と、前記第3の端子
と前記第4の端子との間の電圧を入力とし、その電流出
力が前記第2の端子に接続されている第3の電圧電流変
換手段とを備え、前記第1の端子を前記回路内のいずれ
の電圧電流変換手段の電流出力にも非接続としたインダ
クタと、 キャパシタとを備えたフィルタ。
5. A plurality of voltage-current converters, each of which has a differential configuration with respect to an input on both a primary side and a secondary side.
A terminal pair circuit, wherein a first terminal and a second terminal constitute a primary terminal, and a third terminal and a fourth terminal constitute a secondary terminal; A first voltage-current conversion means having a voltage between the first terminal and the virtual ground on the primary side, and a current output connected to the third terminal; A voltage between the third terminal and the fourth terminal, and a voltage between the third terminal and the fourth terminal. And a third voltage-current converter having a current output connected to the second terminal. The first terminal is connected to the current output of any voltage-current converter in the circuit. A filter with a disconnected inductor and a capacitor.
【請求項6】 抵抗回路を更に備えたことを特徴とする
請求項5に記載のフィルタ。
6. The filter according to claim 5, further comprising a resistance circuit.
【請求項7】 複数の電圧電流変換手段を有し、1次側
及び2次側が共に入力に対して差動構成となっている2
端子対回路であって、第1の端子及び第2の端子により
1次側の端子を構成すると共に第3の端子及び第4の端
子により2次側の端子を構成し、 前記第1の端子と1次側の仮想接地との間の電圧を入力
とし、その電流出力が前記第3の端子に接続されている
第1の電圧電流変換手段と、 前記1次側の仮想接地と前記第2の端子との間の電圧を
入力とし、その電流出力が前記第4の端子に接続されて
いる第2の電圧電流変換手段と、 2次側の仮想接地と前記第4の端子との間の電圧を入力
とし、その電流出力が前記第2の端子に接続されている
第3の電圧電流変換手段とを備え、 前記第1の端子を前記回路内のいずれの電圧電流変換手
段の電流出力にも非接続としたことを特徴とするインダ
クタ回路。
7. A plurality of voltage-current converters, each of which has a differential configuration with respect to an input on both a primary side and a secondary side.
A terminal pair circuit, wherein a first terminal and a second terminal constitute a primary terminal, and a third terminal and a fourth terminal constitute a secondary terminal; A first voltage-current converting means having a voltage between the first terminal and the virtual ground on the primary side, and a current output connected to the third terminal; And a second voltage-current conversion unit having a current output connected to the fourth terminal, and a second voltage-current conversion unit connected between a virtual ground on the secondary side and the fourth terminal. A third voltage-current converting means having a voltage as an input and a current output connected to the second terminal, wherein the first terminal is connected to a current output of any voltage-current converting means in the circuit. An inductor circuit characterized in that the circuit is also disconnected.
【請求項8】 第1の端子と第2の端子とを有し、入力
に対して差動構成となっている2端子回路であって、 仮想接地と前記第2の端子との間の電圧を入力とし、そ
の電流出力が前記第2の端子に接続されている電圧電流
変換手段を備え、 前記第1の端子を前記電圧電流変換素子の電流出力に非
接続としたことを特徴とする抵抗回路。
8. A two-terminal circuit having a first terminal and a second terminal and having a differential configuration with respect to an input, wherein a voltage between a virtual ground and the second terminal is provided. And a voltage-current conversion means having a current output connected to the second terminal, wherein the first terminal is not connected to a current output of the voltage-current conversion element. circuit.
【請求項9】 第1の端子と第2の端子とを有し、入力
に対して差動構成となっている2端子回路であって、 前記第1の端子と前記第2の端子との間の電圧を入力と
し、その電流出力が前記第2の端子に接続されている電
圧電流変換手段を備え、 前記第1の端子を前記電圧電流変換素子の電流出力に非
接続としたことを特徴とする抵抗回路。
9. A two-terminal circuit having a first terminal and a second terminal and having a differential configuration with respect to an input, wherein the first terminal and the second terminal are connected to each other. Voltage-current conversion means having a voltage between the input and a current output connected to the second terminal, wherein the first terminal is not connected to a current output of the voltage-current conversion element. And the resistor circuit.
【請求項10】 前記電圧電流変換手段の変換ゲインを
制御する制御手段を備えたことを特徴とする請求項9に
記載の抵抗回路。
10. The resistance circuit according to claim 9, further comprising control means for controlling a conversion gain of said voltage-current conversion means.
【請求項11】 前記制御手段はトランジスタにより構
成される電流源を含むことを特徴とする請求項9に記載
のインダクタ。
11. The inductor according to claim 9, wherein said control means includes a current source constituted by a transistor.
【請求項12】 第1の端子と第2の端子とを有し、入
力に対して差動構成となっている2端子回路であって、
前記第1の端子と前記第2の端子との間の電圧を入力と
し、その電流出力が前記第2の端子に接続されている電
圧電流変換手段を備え、前記第1の端子を前記電圧電流
変換素子の電流出力に非接続とした抵抗回路と、 キャパシタとを備えたフィルタ。
12. A two-terminal circuit having a first terminal and a second terminal and having a differential configuration with respect to an input,
A voltage-current converter having a voltage between the first terminal and the second terminal as an input, and a current output connected to the second terminal; A filter comprising a resistor circuit that is not connected to the current output of the conversion element, and a capacitor.
【請求項13】 インダクタを更に備えたことを特徴と
する請求項12に記載のフィルタ。
13. The filter according to claim 12, further comprising an inductor.
【請求項14】 第1の端子と第2の端子とを有し、入
力に対して差動構成となっている2端子回路であって、
前記第1の端子と前記第2の端子との間の電圧を入力と
し、その電流出力が前記第2の端子に接続されている第
1の電圧電流変換手段を備え、前記第1の端子を前記第
1の電圧電流変換素子の電流出力に非接続とした抵抗回
路と、 複数の電圧電流変換手段を有し、1次側及び2次側が共
に入力に対して差動構成となっている2端子対回路であ
って、第3の端子及び第4の端子により1次側の端子を
構成すると共に第5の端子及び第6の端子により2次側
の端子を構成し、前記第3の端子と1次側の仮想接地と
の間の電圧を入力とし、その電流出力が前記第5の端子
に接続されている第2の電圧電流変換手段と、前記1次
側の仮想接地と前記第4の端子との間の電圧を入力と
し、その電流出力が前記第6の端子に接続されている第
3の電圧電流変換手段と、前記第5の端子と前記第6の
端子との間の電圧を入力とし、その電流出力が前記第4
の端子に接続されている第4の電圧電流変換手段とを備
え、前記第3の端子を前記回路内のいずれの電圧電流変
換手段の電流出力にも非接続としたインダクタとを備え
たフィルタ。
14. A two-terminal circuit having a first terminal and a second terminal and having a differential configuration with respect to an input,
A first voltage-current converter having a voltage between the first terminal and the second terminal as an input, and a current output connected to the second terminal; A resistor circuit that is not connected to the current output of the first voltage-to-current conversion element; A terminal pair circuit, wherein a third terminal and a fourth terminal constitute a primary terminal, and a fifth terminal and a sixth terminal constitute a secondary terminal; A second voltage / current converting means having a voltage between the first virtual ground and the primary virtual ground, and a current output connected to the fifth terminal; And a current between the third terminal and the third terminal connected to the sixth terminal. A converter, and a voltage between the fifth terminal and the sixth terminal as an input;
A fourth voltage-current converter connected to a terminal of the circuit, and an inductor in which the third terminal is not connected to a current output of any voltage-current converter in the circuit.
【請求項15】 キャパシタを更に備えたことを特徴と
する請求項14に記載のフィルタ。
15. The filter according to claim 14, further comprising a capacitor.
【請求項16】 前記第1の電圧電流変換手段の変換ゲ
インと、前記第4の電圧電流変換手段の変換ゲインとを
制御する制御手段を備えたことを特徴とする請求項14
に記載のフィルタ。
16. The apparatus according to claim 14, further comprising control means for controlling a conversion gain of said first voltage-current conversion means and a conversion gain of said fourth voltage-current conversion means.
The filter according to.
JP12218597A 1997-05-13 1997-05-13 Inductor circuit and filter Expired - Fee Related JP3880129B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP12218597A JP3880129B2 (en) 1997-05-13 1997-05-13 Inductor circuit and filter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12218597A JP3880129B2 (en) 1997-05-13 1997-05-13 Inductor circuit and filter

Publications (2)

Publication Number Publication Date
JPH10313232A true JPH10313232A (en) 1998-11-24
JP3880129B2 JP3880129B2 (en) 2007-02-14

Family

ID=14829690

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12218597A Expired - Fee Related JP3880129B2 (en) 1997-05-13 1997-05-13 Inductor circuit and filter

Country Status (1)

Country Link
JP (1) JP3880129B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008072768A (en) * 2007-11-30 2008-03-27 Mitsubishi Electric Corp Variable resistance circuit

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008072768A (en) * 2007-11-30 2008-03-27 Mitsubishi Electric Corp Variable resistance circuit

Also Published As

Publication number Publication date
JP3880129B2 (en) 2007-02-14

Similar Documents

Publication Publication Date Title
US6169764B1 (en) Analog adaptive line equalizer
EP0393717B1 (en) Active filter circuit
JP2004538701A (en) Circuit and method for compensating a switch mode amplifier
JP2584321B2 (en) High precision mono multivibrator
US5479137A (en) Controlled oscillator, as for synchyronous video detector
JP2830087B2 (en) Frequency characteristic correction circuit
US6344778B1 (en) Voltage-controlled oscillator, phase synchronization circuit and signal processing circuit
JPH06101664B2 (en) Playback waveform equalization circuit
JP3880129B2 (en) Inductor circuit and filter
EP0409277B1 (en) Frequency modulator
JP2588823B2 (en) Variable frequency oscillation circuit
WO1997032396A1 (en) Frequency-dependent resistor
EP0730344B1 (en) Single pole negative feedback for class-D amplifier
JPH0472904A (en) Correction device for cable transmission signal
US4636745A (en) Signal waveform equalizing circuitry
JPH10313230A (en) Filter
JPH11515157A (en) CMOS transmission line equalizer with controlled transistor ratio
JP4323384B2 (en) Feedback control circuit
JP3630742B2 (en) Playback device
US5887030A (en) Data reproducing apparatus having equalization characteristics which can be controlled
JPS644363B2 (en)
JP3571920B2 (en) FM modulation circuit
JP3184376B2 (en) Automatic frequency adjustment circuit
JPS5935525B2 (en) variable delay circuit
JP2751294B2 (en) Crystal voltage controlled oscillator

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040510

A977 Report on retrieval

Effective date: 20060203

Free format text: JAPANESE INTERMEDIATE CODE: A971007

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060418

A521 Written amendment

Effective date: 20060613

Free format text: JAPANESE INTERMEDIATE CODE: A523

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Effective date: 20061024

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20061107

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101117

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 4

Free format text: PAYMENT UNTIL: 20101117

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 5

Free format text: PAYMENT UNTIL: 20111117

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121117

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131117

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees