JPH10308358A - Formation of electrode of semiconductor device - Google Patents

Formation of electrode of semiconductor device

Info

Publication number
JPH10308358A
JPH10308358A JP11813597A JP11813597A JPH10308358A JP H10308358 A JPH10308358 A JP H10308358A JP 11813597 A JP11813597 A JP 11813597A JP 11813597 A JP11813597 A JP 11813597A JP H10308358 A JPH10308358 A JP H10308358A
Authority
JP
Japan
Prior art keywords
metal film
melting point
semiconductor layer
electrode
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11813597A
Other languages
Japanese (ja)
Inventor
Shigeki Niwa
隆樹 丹羽
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP11813597A priority Critical patent/JPH10308358A/en
Publication of JPH10308358A publication Critical patent/JPH10308358A/en
Pending legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

PROBLEM TO BE SOLVED: To eliminate damage to the surface of a semiconductor layer due to a sputtering method by a method wherein after a metal film is formed on the surface of the semiconductor layer by a deposition method, which does not damage the surface of the semiconductor layer, a high-melting point metal film is formed on the surface of the semiconductor layer. SOLUTION: An n-type InGaAs layer 2 is laminated on a sample 1, which is a semi- insulative GaAs substrate, a high-melting point metal film 4 for deposition use is heated by a resistance heating heater 6 and after the vapor pressure in a vacuum chamber 7 reaches a full vapor pressure, a shutter 12 is opened and a prescribed amount of the metal film 4 is deposited on the sample 1 to shut the shutter. Then, the substrate 1 formed with a high- melting point metal film 3 is introduced in the chamber 7 and after the chamber is evacuated into a vacuum state, Ar gas is introduced in the chamber to be subjected to sputtering of a high-melting point metal film 9 and the shutter 12 is opened to form a high-melting point metal film 8 to a thickness requisite for a device process. That is, before the metal film is formed on the surface of the semiconductor layer by a sputtering method, the metal film is previously formed on the surface of the semiconductor layer by a heating deposition method and damage to the surface of the semiconductor layer due to the sputtering method is inhibited by this metal film. Thereby, the sputtering rate of the metal film is increased and the deposition rate of the metal film can be increased.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は半導体装置の電極形
成方法に関し、特にショットキー性電極およびオーム性
電極の形成方法に関する。
The present invention relates to a method for forming an electrode of a semiconductor device, and more particularly to a method for forming a Schottky electrode and an ohmic electrode.

【0002】[0002]

【従来の技術】従来、この種の化合物半導体デバイスの
電極形成方法に於いては、例えば特開平01−1181
94号公報に記載されているように、電極の熱安定性を
高めるため、高融点金属の蒸着にスパッタ法を用いるこ
とが広く行われている。
2. Description of the Related Art Conventionally, in such a method of forming an electrode of a compound semiconductor device, for example, Japanese Patent Application Laid-Open No. 01-1181 is disclosed.
As described in JP-A-94-94, in order to enhance the thermal stability of an electrode, a sputtering method is widely used for depositing a high melting point metal.

【0003】図9は従来のスパッタ法による高融点金属
蒸着方法を示す装置の一例を示す略図である。図におい
て、真空チャンバー7は真空ポンプ5によって真空引き
される。このチャンバー7内にガス導入口10よりAr
又はN2 等のガスを導入し、WSiまたはW等の高融点
金属のソース9と試料1との間にRF電源11によりR
F電力を加えることで、ソース9をスパッタリングし、
試料1に高融点金属を蒸着させる。シャッター12はソ
ース9からのスパッタされた高融点金属の蒸着厚さを制
御するために用いられる。スパッタ法は高融点の金属で
も蒸着速度を速くすることができることが、その最大の
特長である。
FIG. 9 is a schematic view showing an example of an apparatus showing a conventional high-melting-point metal deposition method by a sputtering method. In the figure, a vacuum chamber 7 is evacuated by a vacuum pump 5. Ar is introduced into the chamber 7 through the gas inlet 10.
Alternatively, a gas such as N 2 is introduced, and a source 9 of a high melting point metal such as WSi or W
By applying F power, the source 9 is sputtered,
A high melting point metal is deposited on the sample 1. Shutter 12 is used to control the deposition thickness of sputtered refractory metal from source 9. The greatest feature of the sputtering method is that the deposition rate can be increased even with a metal having a high melting point.

【0004】一方、電子ビームを用いて高融点金属を加
熱して蒸着させる電子ビーム蒸着法があり、図8はその
方法を示す装置の一例を示す略図である。電子銃13を
用いて高融点金属のソース9に電子線を照射して加熱
し、試料1に高融点金属を蒸着させる。この方法では半
導体基板にダメージを与えることなく高融点金属を蒸着
させることが可能である。
On the other hand, there is an electron beam evaporation method in which a high melting point metal is heated and evaporated using an electron beam. FIG. 8 is a schematic view showing an example of an apparatus showing the method. The source 9 of the refractory metal is irradiated with an electron beam by using the electron gun 13 and heated to deposit the refractory metal on the sample 1. With this method, it is possible to deposit a high melting point metal without damaging the semiconductor substrate.

【0005】[0005]

【発明が解決しようとする課題】従来技術の問題点は次
のとおりである。
The problems of the prior art are as follows.

【0006】図9に代表されるスパッタ法で高融点金属
を蒸着させた場合、スパッタによるダメージが蒸着され
る半導体試料の表面近傍に形成され、金属/半導体界面
近傍でのキャリア濃度が低下することである。このた
め、ノンアロイオーミック電極に高融点金属を適用する
場合は、スパッタ時のダメージにより半導体表面が高抵
抗となり、半導体と金属の間の接触抵抗率が増加してい
た。また、従来技術のスパッタ法を電界効果トランジス
タのゲート等のショットキー電極の形成に用いた場合
は、電子供給層の一部が不活性化しキャリア濃度が減少
するために、しきい値が高くなってしまう。
When a high melting point metal is deposited by the sputtering method represented by FIG. 9, damage due to sputtering is formed near the surface of the semiconductor sample to be deposited, and the carrier concentration near the metal / semiconductor interface is reduced. It is. For this reason, when a high melting point metal is applied to the non-alloy ohmic electrode, the surface of the semiconductor becomes high in resistance due to damage at the time of sputtering, and the contact resistivity between the semiconductor and the metal increases. In addition, when the conventional sputtering method is used to form a Schottky electrode such as a gate of a field effect transistor, a part of the electron supply layer is inactivated and the carrier concentration decreases, so that the threshold value increases. Would.

【0007】一方、図8に示すような電子ビームを用い
る高融点金属の加熱蒸着法での問題点は、蒸着速度が非
常に遅いことである。加熱蒸着法では、スパッタ法と比
較しダメージによるキャリア濃度の減少は起きない反
面、金属が高融点であるため、その蒸着速度を速くする
ことができない。
On the other hand, a problem with the heating vapor deposition method of a refractory metal using an electron beam as shown in FIG. 8 is that the vapor deposition rate is extremely low. In the heat evaporation method, the carrier concentration does not decrease due to damage as compared with the sputtering method, but the metal has a high melting point, so that the evaporation rate cannot be increased.

【0008】本発明の目的は、半導体基板上の高融点金
属膜形成において、スパッタ法によるダメージの影響を
なくすことのできる方法を提供することにある。
An object of the present invention is to provide a method capable of eliminating the influence of damage by a sputtering method in forming a high melting point metal film on a semiconductor substrate.

【0009】本発明の他の目的は、高融点金属膜を十分
な蒸着速度で形成することのできる方法を提供すること
にある。
Another object of the present invention is to provide a method capable of forming a refractory metal film at a sufficient deposition rate.

【0010】[0010]

【課題を解決するための手段】本発明の半導体装置の電
極形成方法は、半導体層表面にダメージの入らない蒸着
方法により金属膜を形成する第1の工程と、該工程のあ
とで高融点金属膜を形成する第2の工程とを有すること
を特徴としている。
According to the present invention, there is provided a method of forming an electrode of a semiconductor device, comprising: a first step of forming a metal film by a vapor deposition method which does not damage the surface of a semiconductor layer; And a second step of forming a film.

【0011】本発明方法の第1の工程としては、高融点
金属を加熱・気化させて半導体表面に蒸着させる方法が
適しており、その好適な例として、抵抗加熱ヒーターに
より高融点金属を加熱し、半導体に蒸着させる方法、及
び電子線その他の粒子線又はレーザー等の電磁波により
高融点金属を加熱し、半導体に蒸着させる方法がある。
As the first step of the method of the present invention, a method of heating and vaporizing a high melting point metal to deposit it on a semiconductor surface is suitable. As a preferable example, a method of heating the high melting point metal with a resistance heater to be used. And a method in which a refractory metal is heated by an electromagnetic wave such as an electron beam or other particle beam or a laser and deposited on a semiconductor.

【0012】本発明方法の第2の工程としては、半導体
層上に直接その方法で高融点金属膜を形成した場合に半
導体層にダメージを形成する金属膜形成方法を用うるこ
とができ、その好適な例として、スパッタ法による高融
点金属膜の形成方法がある。
As a second step of the method of the present invention, a method of forming a metal film which damages the semiconductor layer when a high melting point metal film is formed directly on the semiconductor layer by the method can be used. A preferred example is a method for forming a high melting point metal film by a sputtering method.

【0013】本発明方法に於いては、第2の工程によっ
て形成される金属膜厚の方が、第1の工程によって形成
される金属膜厚よりも厚いことが、どちらかというと好
ましい。また、本発明方法の実施のしかたとしては、真
空引きされたチャンバー内で、第1工程に引き続き第2
工程を実施するのが好ましい。
In the method of the present invention, it is more preferable that the metal film thickness formed in the second step is thicker than the metal film thickness formed in the first step. In addition, the method of the present invention is carried out in the following manner.
Preferably, the steps are performed.

【0014】[0014]

【発明の実施の形態】本発明方法の好ましい実施の形態
に於いては、スパッタ法による金属膜形成前に、半導体
層表面にダメージの入らない蒸着方法によりあらかじめ
金属膜を形成しておく。より具体的な好ましい実施の形
態では、スパッタ法による金属膜形成前に、加熱蒸着法
により半導体表面にスパッタダメージの保護膜となる金
属膜を形成する。
DESCRIPTION OF THE PREFERRED EMBODIMENTS In a preferred embodiment of the method of the present invention, before forming a metal film by sputtering, a metal film is formed in advance by a vapor deposition method that does not damage the semiconductor layer surface. In a more specific preferred embodiment, before forming a metal film by sputtering, a metal film serving as a protective film against sputter damage is formed on a semiconductor surface by heating evaporation.

【0015】本発明のこの好ましい実施の形態に於いて
は、スパッタ法による高融点金属膜形成前に、半導体層
表面に加熱蒸着法で金属膜を形成してあるため、この膜
が保護層となり、スパッタ法によるダメージが半導体層
に入るのを防ぐことができる。さらに、加熱蒸着法で形
成した膜は金属であるため、この膜自体もスパッタ法に
よるダメージの影響を受けない。
In this preferred embodiment of the present invention, a metal film is formed on the surface of the semiconductor layer by a heating evaporation method before the formation of the high melting point metal film by the sputtering method. In addition, it is possible to prevent damage due to the sputtering method from entering the semiconductor layer. Further, since the film formed by the heat evaporation method is a metal, the film itself is not affected by damage by the sputtering method.

【0016】また、この好ましい実施の形態では、スパ
ッタダメージが問題にならないため、スパッタ法により
高融点金属膜を速い蒸着速度で形成することができる。
In this preferred embodiment, since sputter damage does not matter, a high-melting-point metal film can be formed at a high deposition rate by a sputtering method.

【0017】次に本発明方法の好ましい実施の形態例に
ついて更に詳しく説明する。本発明の電極形成方法は、
2つの工程から成る。第1の工程では、蒸着用の高融点
金属ソースを加熱して金属を気化させ蒸着させる加熱蒸
着法により、半導体表面に薄く蒸着させる。引き続く第
2の工程では、スパッタ法による高融点金属膜を厚く形
成する。ここで、第1工程と第2工程で形成する金属膜
はまったく同一の高融点金属膜であっても構わないし、
異種の金属膜であってもよい。なお、ここでいう「加熱
蒸着法」とは、蒸着用のソースを加熱することにより気
化させて、試料に蒸着させる方法をさす。
Next, a preferred embodiment of the method of the present invention will be described in more detail. The electrode forming method of the present invention,
It consists of two steps. In the first step, a thin film is deposited on a semiconductor surface by a heating evaporation method in which a high melting point metal source for evaporation is heated to vaporize and evaporate metal. In the subsequent second step, a thick refractory metal film is formed by sputtering. Here, the metal film formed in the first step and the second step may be exactly the same high melting point metal film,
Different kinds of metal films may be used. Note that the “heating evaporation method” here refers to a method in which a source for evaporation is heated to be vaporized and deposited on a sample.

【0018】第1工程での高融点金属としては、具体的
にW、Mo、Ti、Ptなどがあげられる。第1工程
は、引き続く第2工程におけるスパッタのダメージが半
導体層に入ることを防ぐために蒸着されるため、薄膜で
かまわない。高融点であるWは通常蒸着速度が極端に遅
く、加熱蒸着法を用いて厚膜を形成しようとすることは
実用的でないが、本発明方法の第1工程では厚膜を形成
する必要はないので、このような高融点金属ソースを加
熱蒸着することが十分実用に値する手段となる。
Examples of the high melting point metal in the first step include W, Mo, Ti, Pt and the like. The first step may be a thin film because it is deposited in order to prevent spatter damage in the subsequent second step from entering the semiconductor layer. W, which has a high melting point, usually has an extremely slow evaporation rate, and it is not practical to form a thick film by using a heating evaporation method, but it is not necessary to form a thick film in the first step of the method of the present invention. Therefore, it is a practically worthy means to heat-deposit such a high melting point metal source.

【0019】第2工程での高融点金属としては、スパッ
タ法で十分な膜形成速度が得られる金属材料が望まし
い。具体的には、WやWSi、TiWやWN、WAlな
どがあげられる。特にWやWSiは、ドライエッチング
によりエッチングすることが容易であり、デバイスプロ
セスとの整合性が良いため好適である。
As the high melting point metal in the second step, a metal material which can provide a sufficient film forming rate by a sputtering method is desirable. Specifically, W and WSi, TiW, WN, and WAl are exemplified. In particular, W and WSi are preferable because they can be easily etched by dry etching and have good consistency with a device process.

【0020】図1および図2は、本発明方法の好ましい
実施の形態の第1の例を説明する製造装置図である。図
1を用いて、本発明の第1工程における製造方法につい
て詳細に説明する。試料である半導体基板1は、真空チ
ャンバー7の中に入れられ、真空ポンプ5により真空引
きされる。なお、図1においては例としてノンアロイオ
ーミック性電極の場合を想定しているため、半絶縁性G
aAs基板の試料1にはn−InGaAs層2が積層さ
れている。蒸着用の原料である高融点金属4は抵抗加熱
型のヒーター6により加熱される。高融点金属4は、さ
らに高融点のるつぼに置くほか、ヒーター6の形状をる
つぼ型にして直接置くようにしても構わない。ヒーター
6を加熱し高融点金属4を加熱し充分な蒸気圧になって
からシャッター12を開き、試料1に蒸着させる。数1
00 程度蒸着出来たらシャッター12を閉じる。ここ
で蒸着させる膜厚は第2工程でのスパッタ条件により変
える必要があるが、RF出力300W、Arガス圧力5
mmTorrの標準的な条件では100 あれば十分で
ある。次に、半導体基板1上に形成した高融点金属膜3
が十分冷えてからチャンバー外に取り出し、第2工程に
移る。
FIG. 1 and FIG. 2 are views of a manufacturing apparatus for explaining a first example of a preferred embodiment of the method of the present invention. The manufacturing method in the first step of the present invention will be described in detail with reference to FIG. The semiconductor substrate 1 as a sample is placed in a vacuum chamber 7 and evacuated by a vacuum pump 5. In FIG. 1, since a non-alloy ohmic electrode is assumed as an example, a semi-insulating G
An n-InGaAs layer 2 is laminated on a sample 1 of an aAs substrate. The refractory metal 4 which is a raw material for vapor deposition is heated by a resistance heating type heater 6. The refractory metal 4 may be placed in a crucible with a higher melting point, or the heater 6 may be directly placed in a crucible shape. After the heater 6 is heated and the refractory metal 4 is heated to a sufficient vapor pressure, the shutter 12 is opened and the sample 1 is vapor-deposited. Number 1
When about 00 is deposited, the shutter 12 is closed. Here, the film thickness to be deposited needs to be changed depending on the sputtering conditions in the second step, but the RF output is 300 W and the Ar gas pressure is 5
Under standard conditions of mmTorr, 100 is sufficient. Next, the refractory metal film 3 formed on the semiconductor substrate 1
After being cooled sufficiently, it is taken out of the chamber and moves to the second step.

【0021】次に本発明の第2工程における製造方法
を、図2を参照しながら詳細に説明する。高融点金属膜
3を形成した半導体基板1をチャンバー7内に導入し、
真空ポンプ5で排気する。膜形成用材料の高融点金属9
は、RF電源11とつながっている。真空引き後Arガ
スをガス導入口10より導入し数mmTorrにした
後、RF電源を投入し、高融点金属9をスパッタする。
シャッター12を開き高融点金属膜8を形成する。RF
出力およびArガスの分圧は、第1工程での高融点金属
膜3の膜厚を考慮して決める。第1工程で100 以上
高融点金属膜3を形成していれば、一般的なスパッタ条
件(RF出力300W、Arガス10mmTorr以
下)を用いることができる。この第2工程で、デバイス
プロセスに必要な電極の厚さまでスパッタリング法によ
り金属膜を形成する。なお、スパッタ時に用いるガスと
してはArを選択したが、N2 でも構わない。
Next, the manufacturing method in the second step of the present invention will be described in detail with reference to FIG. The semiconductor substrate 1 on which the refractory metal film 3 is formed is introduced into the chamber 7,
Evacuation is performed by the vacuum pump 5. High melting point metal 9 for film forming material
Are connected to the RF power supply 11. After evacuation, Ar gas is introduced from the gas inlet 10 to several mmTorr, and then an RF power source is turned on to sputter the high melting point metal 9.
The shutter 12 is opened to form the high melting point metal film 8. RF
The output and the partial pressure of the Ar gas are determined in consideration of the thickness of the refractory metal film 3 in the first step. If the high melting point metal film 3 is formed in the first step at 100 or more, general sputtering conditions (RF output 300 W, Ar gas 10 mmTorr or less) can be used. In the second step, a metal film is formed by a sputtering method to a thickness of an electrode necessary for a device process. Note that Ar was selected as a gas used for sputtering, but N 2 may be used.

【0022】次に、本発明の各工程における動作とその
効果について説明する。
Next, the operation in each step of the present invention and its effect will be described.

【0023】第1工程では、第2工程におけるスパッタ
法により高融点金属膜を形成する際のスパッタダメージ
を防ぐ金属膜を形成する。この金属膜は、ダメージが半
導体層に入るのを抑えられればよく、薄くて構わないた
め、高融点金属の加熱蒸着法で不利となる遅い蒸着速度
はこの第1工程では問題とならない。
In the first step, a metal film is formed to prevent sputter damage when forming the high melting point metal film by the sputtering method in the second step. The metal film may be thin as long as damage can be suppressed from entering the semiconductor layer, and a low deposition rate which is disadvantageous in the heating vapor deposition method of a high melting point metal does not pose a problem in the first step.

【0024】ここで、スパッタダメージが金属中に入ら
ない理由を以下に説明する。スパッタダメージは、半導
体におけるバンドギャップ中ほどの深いエネルギー準位
として形成される。半導体ではフェルミ準位がバンドギ
ャップ中かまたはこの近傍に存在するために、ダメージ
によるエネルギー準位にキャリアがトラップされること
によってキャリアの減少が引き起こされる。一方、金属
では、フェルミ準位が伝導帯の中ほどにありバンドギャ
ップから十分離れているために、バンドギャップ中ほど
に形成されるダメージによるエネルギー準位の影響をほ
とんど受けない。このため、金属ではスパッタダメージ
によるキャリアの減少は起きない。
Here, the reason why spatter damage does not enter the metal will be described below. Sputter damage is formed as a deep energy level in the middle of the band gap of the semiconductor. In a semiconductor, since the Fermi level exists in or near the band gap, carriers are trapped in the energy level due to damage, which causes a decrease in carriers. On the other hand, in the case of metal, the Fermi level is located in the middle of the conduction band and is sufficiently away from the band gap, so that the metal is hardly affected by the energy level due to damage formed in the middle of the band gap. For this reason, the carrier does not decrease due to the spatter damage in the metal.

【0025】第2工程では、スパッタ法により高融点金
属膜を形成するため、蒸着速度が速く、厚い金属膜の形
成ができる。さらにスパッタ法で問題となるダメージも
第1工程で形成した金属膜により半導体層中に入るのを
抑制できる。このように、本発明の電極形成方法を用い
ることにより、加熱蒸着法の短所とスパッタ法の短所を
うまくカバーすることができ、スパッタダメージの入ら
ない、厚い高融点金属膜を形成することができる。
In the second step, since the high melting point metal film is formed by the sputtering method, the deposition rate is high and a thick metal film can be formed. Further, damage caused by the sputtering method can be suppressed from entering the semiconductor layer by the metal film formed in the first step. As described above, by using the electrode forming method of the present invention, the disadvantages of the heat evaporation method and the sputtering method can be well covered, and a thick refractory metal film without spatter damage can be formed. .

【0026】次に、本発明における効果を、表1を用い
て説明する。表1はノンアロイオーミック性電極形成の
場合の接触抵抗率をTLM(トランスミッション・ライ
ン・モデル)法により評価した結果を示してある。本測
定に用いた試料の半導体層構造は図5に示したものであ
る。半絶縁性GaAs基板上に500 2×1018cm
-3n−GaAs層15、500 2×1019cm-3n−
InGaAsグレーティッド層2が形成されている。こ
のグレーティッド層2はIn組成を0から1まで変えて
ある。この層2の上には2×1019cm-3のn−InA
s層14が積まれている。この上に図1に示す加熱蒸着
法によりTiを100Å形成する。次に図2に示すスパ
ッタ法によりWSiを蒸着する。Arガス分圧は2mm
Torr、RF出力は300Wである。WSiの厚さは
5000 である。表1の結果を見ると分かるように、
接触抵抗率の値はスパッタ法により直接半導体層上にW
Si層を形成した場合と、その上にTiを形成したTi
/WSiの場合は、ともに5×10-6Ωmmと高い値に
なっているが、本発明の製造方法によるWSi/Tiの
場合では、その値を2×10-8Ωmmと低くすることが
できる。この値は、加熱蒸着法のみで形成したTi/P
t/Auの場合と同程度であり、スパッタ法によるダメ
ージを完全に抑制出来ていることがわかる。
Next, the effects of the present invention will be described with reference to Table 1. Table 1 shows the results of evaluating the contact resistivity in the case of forming a non-alloy ohmic electrode by the TLM (transmission line model) method. The semiconductor layer structure of the sample used for this measurement is shown in FIG. 500 2 × 10 18 cm on semi-insulating GaAs substrate
-3 n-GaAs layer 15, 500 2 × 10 19 cm -3 n-
An InGaAs graded layer 2 is formed. The graded layer 2 has an In composition changed from 0 to 1. On this layer 2, 2 × 10 19 cm −3 n-InA
The s layer 14 is stacked. On this, Ti is formed at a thickness of 100 ° by the heating evaporation method shown in FIG. Next, WSi is deposited by the sputtering method shown in FIG. Ar gas partial pressure is 2mm
Torr, RF output is 300W. The thickness of WSi is 5000. As can be seen from the results in Table 1,
The value of the contact resistivity is obtained by directly forming W on the semiconductor layer by sputtering.
When a Si layer is formed and when Ti is formed thereon
In the case of / WSi, both values are as high as 5 × 10 −6 Ωmm, but in the case of WSi / Ti according to the manufacturing method of the present invention, the value can be reduced to 2 × 10 −8 Ωmm. . This value is the value of Ti / P formed only by the heat evaporation method.
It is about the same as the case of t / Au, and it can be seen that the damage by the sputtering method can be completely suppressed.

【0027】[0027]

【表1】 次に本発明方法の好ましい実施の形態の第2の例を、図
3を用いて説明する。
[Table 1] Next, a second example of the preferred embodiment of the method of the present invention will be described with reference to FIG.

【0028】図3では、第1工程と第2工程が真空引き
された同一のチャンバー内で行えるようになっているの
が特徴である。このため、第1工程後に高融点金属膜3
を形成した基板を大気中に出さずに第2工程を行うこと
ができるため、第1工程で形成した高融点金属の表面が
酸化することを防ぐことができるという利点がある。
FIG. 3 is characterized in that the first step and the second step can be performed in the same vacuum-evacuated chamber. Therefore, after the first step, the refractory metal film 3
Since the second step can be performed without exposing the substrate on which is formed to the atmosphere, there is an advantage that the surface of the refractory metal formed in the first step can be prevented from being oxidized.

【0029】図4は、本発明方法の好ましい実施の形態
の第3の例について説明するための製造装置図である。
図4の特徴は、第1工程の加熱蒸着法として電子銃によ
る加熱蒸着法(Eガン加熱蒸着法)を用いたことであ
る。図4に於いて、符号13が電子銃(Eガン)を示し
ている。この方法を用いることにより、図1および図3
に示す抵抗加熱蒸着法の場合よりも、より蒸着速度を向
上させることができる。たとえばWはその高融点のた
め、図1および図3に示す抵抗加熱蒸着法で蒸着させる
ことはできないが、Eガン加熱蒸着法を用いることで蒸
着が可能となる。加熱蒸着法として、電子線による加熱
法をあげたが、その他の粒子線や、レーザーやマイクロ
波等の電磁波による加熱法でも構わない。
FIG. 4 is a manufacturing apparatus diagram for explaining a third example of the preferred embodiment of the method of the present invention.
The feature of FIG. 4 is that a heating evaporation method using an electron gun (E-gun heating evaporation method) is used as the heating evaporation method in the first step. In FIG. 4, reference numeral 13 denotes an electron gun (E gun). 1 and 3 by using this method.
The deposition rate can be further improved as compared with the case of the resistance heating deposition method shown in FIG. For example, W cannot be deposited by the resistance heating deposition method shown in FIGS. 1 and 3 because of its high melting point, but can be deposited by using the E gun heating deposition method. As the heating vapor deposition method, a heating method using an electron beam has been described, but a heating method using other particle beams or an electromagnetic wave such as a laser or a microwave may be used.

【0030】図4に示す装置を用いて、本発明方法の第
1の工程をEガン加熱蒸着法で実施し、第2の工程をR
Fによるスパッタ法を用いて実施した場合の効果を、表
2を用いて説明する。表2は、ショットキー性電極につ
いて、ホール測定素子用の電極をTi/Pt/Auで形
成後、各高融点金属を形成し、ドライエッチングにより
電極部以外の金属を除去した後にホール測定した結果で
ある。高融点金属は図4に示す装置により形成した。W
は電子銃による加熱蒸着法(層3)、WSiはRFによ
るスパッタ法(層8)により形成した。半導体層構造は
図6に示されている。半絶縁性基板上に150 i−I
0.15Ga0.85As層17、400 2×1018cm-3
n−Al0.3 Ga0.7 As層16を形成してある。表2
の結果を見ると分かるように、WSiおよび、WSiを
形成後Wを形成したW/WSiではシートキャリア濃度
は0.8×1012cm-2であるが、本発明方法によるW
Si/Wの場合は1.2×1012cm-2とキャリアの減
少が抑制されている。
Using the apparatus shown in FIG. 4, the first step of the method of the present invention is carried out by an E-gun heating evaporation method, and the second step is performed by R
The effect obtained when the sputtering method using F is used will be described with reference to Table 2. Table 2 shows the results of measurement of the Schottky electrode after forming an electrode for a hole measuring element of Ti / Pt / Au, forming each high melting point metal, and removing metal other than the electrode portion by dry etching. It is. The refractory metal was formed by the apparatus shown in FIG. W
Was formed by a heating evaporation method using an electron gun (layer 3), and WSi was formed by a sputtering method using RF (layer 8). The semiconductor layer structure is shown in FIG. 150 i-I on semi-insulating substrate
n 0.15 Ga 0.85 As layer 17, 400 2 × 10 18 cm −3
An n-Al 0.3 Ga 0.7 As layer 16 is formed. Table 2
As can be seen from the results, the sheet carrier concentration is 0.8 × 10 12 cm −2 in WSi and W / WSi in which W is formed after WSi is formed.
In the case of Si / W, the carrier reduction is suppressed to 1.2 × 10 12 cm −2 .

【0031】[0031]

【表2】 図5は本発明の電極形成方法をノンアロイオーミック性
電極に適用した本発明の実施例の断面構造図である。第
1工程における高融点金属としてTiを、第2工程にお
ける高融点金属としてWSiを用いた。ノンアロイオー
ミックを形成するために、n−InGaAsグレーティ
ッド層2の上に半導体の表面には2×1019cm-3n−
InAs層14を500 積層したエピタキシャル薄膜
構造を用いた。
[Table 2] FIG. 5 is a sectional structural view of an embodiment of the present invention in which the electrode forming method of the present invention is applied to a non-alloy ohmic electrode. Ti was used as the high melting point metal in the first step, and WSi was used as the high melting point metal in the second step. In order to form a non-alloy ohmic, the surface of the semiconductor is 2 × 10 19 cm −3 n− on the n-InGaAs graded layer 2.
An epitaxial thin film structure in which 500 InAs layers 14 were stacked was used.

【0032】図6は本発明の電極形成方法をショットキ
ー性電極に適用した本発明の実施例の断面構造図であ
る。GaAs基板上に150 i−In0.15Ga0.85
s層17および400 2×1018cm-3n−Al0.3
Ga0.7 As層16が順次積層された半導体層に、高融
点金属層3および8が蒸着されている。
FIG. 6 is a sectional structural view of an embodiment of the present invention in which the electrode forming method of the present invention is applied to a Schottky electrode. 150 i-In 0.15 Ga 0.85 A on GaAs substrate
s layer 17 and 400 2 × 10 18 cm −3 n-Al 0.3
Refractory metal layers 3 and 8 are deposited on a semiconductor layer on which a Ga 0.7 As layer 16 is sequentially laminated.

【0033】図7は本発明の電極形成方法を電界効果ト
ランジスタに適用した本発明の実施例の断面構造図であ
る。ソースおよびドレインはノンアロイオーミック性電
極を形成するためにIn組成の高いn−InGaAs層
2上に本発明の第1工程で形成した高融点金属膜3およ
び第2工程で形成した高融点金属膜8、19が形成され
ている。また、ゲートはショットキー性電極を形成する
ために電子供給層となるn−AlGaAs層16上へ本
発明の第1工程および第2工程により高融点金属層3と
18を形成した。このように、ソースおよびドレイン、
ゲート電極はまったく同一の金属膜により作製すること
ができるため、適当なマスクパターンを用いれば、本発
明の電極形成方法を1度行うだけで、3つの電極を同時
に形成することができ、デバイスプロセスを短くするこ
とができる。
FIG. 7 is a sectional structural view of an embodiment of the present invention in which the electrode forming method of the present invention is applied to a field effect transistor. The source and the drain are formed on the n-InGaAs layer 2 having a high In composition in order to form a non-alloy ohmic electrode. The refractory metal film 3 formed in the first step of the present invention and the refractory metal film formed in the second step of the present invention. 8 and 19 are formed. As the gate, the refractory metal layers 3 and 18 were formed on the n-AlGaAs layer 16 serving as the electron supply layer by the first and second steps of the present invention in order to form a Schottky electrode. Thus, the source and drain,
Since the gate electrode can be made of exactly the same metal film, three electrodes can be simultaneously formed only by performing the electrode forming method of the present invention once by using an appropriate mask pattern. Can be shortened.

【0034】なお、これまでの実施の形態例や実施例で
は、半導体基板としてGaAs基板を選んであるが、半
導体の種類はInP基板またはSi、GaN等でも構わ
ない。また、第1工程の高融点金属としてTiまたはW
の例を選んだが、WSi、Mo、Pt等ほかの高融点金
属でもかまわない。同様に第2工程の高融点金属はWS
iをあげてあるが、WやMo,Ti,WN等の他の高融
点金属であってもかまわない。
In the above-described embodiments and examples, a GaAs substrate is selected as the semiconductor substrate. However, the type of semiconductor may be an InP substrate, Si, GaN, or the like. Further, Ti or W is used as the refractory metal in the first step.
However, other high melting point metals such as WSi, Mo, and Pt may be used. Similarly, the refractory metal in the second step is WS
Although i is mentioned, other high melting point metals such as W, Mo, Ti, and WN may be used.

【0035】[0035]

【発明の効果】本発明の第1の効果は、スパッタ法で高
融点金属膜を形成する際に、半導体層へスパッタダメー
ジが入るのを防ぐことができることである。
A first effect of the present invention is that it is possible to prevent a semiconductor layer from being damaged by sputtering when a high-melting-point metal film is formed by a sputtering method.

【0036】その理由は、スパッタ法による金属膜形成
前に、あらかじめ加熱蒸着法により半導体層表面に金属
膜が形成され、この金属膜がスパッタダメージを抑える
ためである。
The reason is that a metal film is previously formed on the surface of the semiconductor layer by a heating evaporation method before the metal film is formed by the sputtering method, and this metal film suppresses spatter damage.

【0037】第2の効果は、高融点金属膜を速い蒸着速
度で形成することができることである。
The second effect is that a high melting point metal film can be formed at a high deposition rate.

【0038】その理由は、半導体基板上にダメージ保護
層としての金属膜が形成されているため、ダメージを気
にせずに、スパッタレートをあげて蒸着速度を高めるこ
とができるからである。
The reason is that, since the metal film is formed on the semiconductor substrate as the damage protection layer, the sputtering rate can be increased and the deposition rate can be increased without worrying about damage.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の実施の形態の第1の例の第1工程を説
明するための装置図
FIG. 1 is an apparatus diagram for explaining a first step of a first example of an embodiment of the present invention.

【図2】本発明の実施の形態の第1の例の第2工程を説
明するための装置図
FIG. 2 is an apparatus diagram for explaining a second step of the first example of the embodiment of the present invention.

【図3】本発明の実施の形態の第2の例を説明するため
の装置図
FIG. 3 is a device diagram for explaining a second example of the embodiment of the present invention;

【図4】本発明の実施の形態の第3の例を説明するため
の装置図
FIG. 4 is a device diagram for explaining a third example of the embodiment of the present invention.

【図5】本発明をノンアロイオーミックコンタクトに適
用した実施例を説明するための積層構造図
FIG. 5 is a laminated structure diagram for explaining an embodiment in which the present invention is applied to a non-alloy ohmic contact.

【図6】本発明をショットキーコンタクトに適用した実
施例を説明するための積層構造図
FIG. 6 is a diagram showing a laminated structure for explaining an embodiment in which the present invention is applied to a Schottky contact;

【図7】本発明を電界効果トランジスタに適用した実施
例を説明するための断面構造図
FIG. 7 is a sectional structural view for explaining an embodiment in which the present invention is applied to a field effect transistor.

【図8】従来の技術を説明するための装置図FIG. 8 is a device diagram for explaining a conventional technique.

【図9】従来の技術を説明するための装置図FIG. 9 is a device diagram for explaining a conventional technique.

【符号の説明】[Explanation of symbols]

1 GaAs基板 2 n−InGaAs 3 W,Ti又はMo膜 4 蒸着用W,Ti又はMoソース 5 真空ポンプ 6 抵抗加熱ヒーター 7 真空チャンバー 8 WSi,WN又はW膜 9 WSi又はWソース 10 Ar又はN2 ガス導入口 11 RF電源 12 シャッター 13 電子銃(Eガン) 14 n−InAs 15 n−GaAs 16 n−AlGaAs 17 i−InGaAs 18 WSi、WN又はW膜 19 WSi、WN又はW膜Reference Signs List 1 GaAs substrate 2 n-InGaAs 3 W, Ti or Mo film 4 W, Ti or Mo source for vapor deposition 5 Vacuum pump 6 Resistance heater 7 Vacuum chamber 8 WSi, WN or W film 9 WSi or W source 10 Ar or N 2 Gas inlet 11 RF power supply 12 Shutter 13 Electron gun (E gun) 14 n-InAs 15 n-GaAs 16 n-AlGaAs 17 i-InGaAs 18 WSi, WN or W film 19 WSi, WN or W film

Claims (8)

【特許請求の範囲】[Claims] 【請求項1】 半導体層表面にダメージの入らない蒸着
方法により金属膜を形成する第1の工程と、該工程のあ
とで高融点金属膜を形成する第2の工程とを有すること
を特徴とする半導体装置の電極形成方法。
1. A semiconductor device comprising: a first step of forming a metal film by an evaporation method that does not damage the surface of a semiconductor layer; and a second step of forming a high-melting-point metal film after the step. Method for forming a semiconductor device electrode.
【請求項2】 前記第1の工程が、高融点金属を加熱・
気化させて半導体表面に蒸着させることを特徴とする請
求項1記載の電極形成方法。
2. The method according to claim 1, wherein the first step includes heating and heating the refractory metal.
2. The electrode forming method according to claim 1, wherein the electrode is vaporized and vapor-deposited on the semiconductor surface.
【請求項3】 前記第1の工程が、抵抗加熱ヒーターに
より高融点金属を加熱し、半導体に蒸着させることを特
徴とする請求項2記載の電極形成方法。
3. The electrode forming method according to claim 2, wherein in the first step, the refractory metal is heated by a resistance heater to deposit the refractory metal on the semiconductor.
【請求項4】 前記第1の工程が、電子線その他の粒子
線又はレーザー等の電磁波により高融点金属を加熱し、
半導体に蒸着させることを特徴とする請求項2記載の電
極形成方法。
4. The method according to claim 1, wherein the first step heats the refractory metal with an electromagnetic wave such as an electron beam or other particle beam or a laser.
3. The method according to claim 2, wherein the electrode is deposited on a semiconductor.
【請求項5】 前記第2の工程が、半導体層上に直接そ
の方法で高融点金属膜を形成した場合に半導体層にダメ
ージを形成する金属膜形成方法であることを特徴とする
請求項1ないし4項のいずれか1項に記載の電極形成方
法。
5. The method according to claim 1, wherein the second step is a metal film forming method for forming a damage on the semiconductor layer when the high melting point metal film is formed directly on the semiconductor layer by the method. 5. The electrode forming method according to any one of items 4 to 4.
【請求項6】 前記第2の工程が、スパッタ法による高
融点金属膜の形成方法であることを特徴とする請求項5
記載の電極形成方法。
6. The method according to claim 5, wherein the second step is a method for forming a refractory metal film by a sputtering method.
The electrode forming method according to the above.
【請求項7】 前記第2の工程によって形成される金属
膜厚の方が、前記第1の工程によって形成される金属膜
厚よりも厚いことを特徴とする請求項1ないし6項のい
ずれか1項に記載の電極形成方法。
7. The metal film formed in the second step is thicker than the metal film formed in the first step. Item 2. The electrode forming method according to Item 1.
【請求項8】 真空引きされたチャンバー内で、前記第
1工程に引き続き前記第2工程を実施することを特徴と
する請求項1ないし7項のいずれか1項に記載の電極形
成方法。
8. The electrode forming method according to claim 1, wherein the second step is performed after the first step in a vacuum-evacuated chamber.
JP11813597A 1997-05-08 1997-05-08 Formation of electrode of semiconductor device Pending JPH10308358A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11813597A JPH10308358A (en) 1997-05-08 1997-05-08 Formation of electrode of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11813597A JPH10308358A (en) 1997-05-08 1997-05-08 Formation of electrode of semiconductor device

Publications (1)

Publication Number Publication Date
JPH10308358A true JPH10308358A (en) 1998-11-17

Family

ID=14728926

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11813597A Pending JPH10308358A (en) 1997-05-08 1997-05-08 Formation of electrode of semiconductor device

Country Status (1)

Country Link
JP (1) JPH10308358A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102013201235A1 (en) 2012-02-01 2013-08-01 Mitsubishi Electric Corporation A method of manufacturing a silicon carbide semiconductor device
US11242595B1 (en) 2021-04-03 2022-02-08 King Faisal University Method of making metal nanostructures using low temperature deposition
WO2023248753A1 (en) * 2022-06-21 2023-12-28 株式会社ジャパンディスプレイ Gallium nitride-based semiconductor device on amorphous substrate and method for manufacturing same

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102013201235A1 (en) 2012-02-01 2013-08-01 Mitsubishi Electric Corporation A method of manufacturing a silicon carbide semiconductor device
JP2013161805A (en) * 2012-02-01 2013-08-19 Mitsubishi Electric Corp Method of manufacturing silicon carbide semiconductor device
US9685566B2 (en) 2012-02-01 2017-06-20 Mitsubishi Electric Corporation Method of manufacturing silicon carbide semiconductor device
DE102013201235B4 (en) 2012-02-01 2024-02-22 Mitsubishi Electric Corporation Method of manufacturing a silicon carbide semiconductor device
US11242595B1 (en) 2021-04-03 2022-02-08 King Faisal University Method of making metal nanostructures using low temperature deposition
US11898235B2 (en) 2021-04-03 2024-02-13 King Faisal University Method of making metal nanostructures using low temperature deposition
WO2023248753A1 (en) * 2022-06-21 2023-12-28 株式会社ジャパンディスプレイ Gallium nitride-based semiconductor device on amorphous substrate and method for manufacturing same

Similar Documents

Publication Publication Date Title
US7700974B2 (en) Process for fabricating ultra-low contact resistances in GaN-based devices
JP5995309B2 (en) Semiconductor device and manufacturing method thereof
FR2474761A1 (en) METHOD FOR MANUFACTURING SCHOTTKY BARRIER DOOR FIELD EFFECT TRANSISTORS
EP0523701B1 (en) Method of forming electrodes of semiconductor device
EP0477990B1 (en) A method of enhancing the properties of a thin film on a substrate
JPH07107905B2 (en) Method for manufacturing semiconductor device
US4853346A (en) Ohmic contacts for semiconductor devices and method for forming ohmic contacts
US5902130A (en) Thermal processing of oxide-compound semiconductor structures
US4218271A (en) Method of manufacturing semiconductor devices utilizing a sure-step molecular beam deposition
JP3584481B2 (en) Method for forming ohmic electrode and laminate for forming ohmic electrode
Woodall et al. Contacts to GaAs devices
JPH10308358A (en) Formation of electrode of semiconductor device
EP0825652B1 (en) Ohmic electrode and method of forming the same
CA2059125A1 (en) Ohmic contacts for gaas and gaa1as
CN111226304A (en) Method for controlling the amount of radiation having a predetermined wavelength to be absorbed by a structure provided on a semiconductor
JP2004525257A (en) Method for obtaining low temperature alpha tantalum thin film using wafer bias
FR2622354A1 (en) FIELD EFFECT TRANSISTOR HAVING A SCHOTTKY BARRIER TYPE GRID
JPH07258827A (en) Thin metallic film and its formation and semiconductor device and its production
US20090001422A1 (en) Semiconductor apparatus and manufacturing method thereof
US3562606A (en) Subsurface gallium arsenide schottky-type diode and method of fabricating same
Gregušová et al. Oxidized Al Film as an Insulation Layer in AlGaN/GaN Metal–Oxide–Semiconductor Heterostructure Field Effect Transistors
JP2621543B2 (en) Method for manufacturing compound semiconductor device
JPH04147618A (en) Ohmic electrode formation
JPH04177764A (en) Forming method of schottky electrode
JPH021918A (en) Manufacture of semiconductor device