JPH10303460A - Semiconductor element and its manufacture - Google Patents

Semiconductor element and its manufacture

Info

Publication number
JPH10303460A
JPH10303460A JP4211798A JP4211798A JPH10303460A JP H10303460 A JPH10303460 A JP H10303460A JP 4211798 A JP4211798 A JP 4211798A JP 4211798 A JP4211798 A JP 4211798A JP H10303460 A JPH10303460 A JP H10303460A
Authority
JP
Grant status
Application
Patent type
Prior art keywords
layer
contact
metal
type
element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4211798A
Other languages
Japanese (ja)
Inventor
Koichi Nitta
Haruhiko Okazaki
崎 治 彦 岡
田 康 一 新
Original Assignee
Toshiba Corp
株式会社東芝
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date

Links

Abstract

PROBLEM TO BE SOLVED: To reduce contact resistance between a P-type contact region and a first metal layer, by diffusing a part of group II elements contained in a second metal layer in the P-type contact region via the first metal layer, and enhancing carrier concentration on the surface of the P-type contact region. SOLUTION: A first metal layer 26 and a second metal layer 28 are laminated, in this order, on a P-type contact layer 24. For the first metal layer 26, e.g. Ni, and for the second metal layer 28, e.g. Au containing group II elements can be deposited, respectively. The group II element diffuses and permeates into the P-type contact layer 24 via the first metal layer 26, and the surface carrier concentration of the P-type contact layer 24 is increased. As a result, contact resistance of a P-type electrode of a semiconductor light emitting element is reduced. Hence an operation voltage can be reduced, and emission characteristics can be improved by restraining the decrease of optical output and the increase of oscillation threshold value which are to be caused by heat generation.

Description

【発明の詳細な説明】 DETAILED DESCRIPTION OF THE INVENTION

【0001】 [0001]

【発明の属する技術分野】本発明は、半導体素子およびその製造方法に関する。 The present invention relates to relates to a semiconductor device and a manufacturing method thereof. より詳しくは、本発明は、密着性が良好でかつ接触抵抗の低いp側電極を有する化合物からなる半導体素子およびその製造方法に関する。 More particularly, the present invention relates to a semiconductor device and a manufacturing method thereof adhesion made of a compound having a low p-side electrode of good and contact resistance.

【0002】 [0002]

【従来の技術】化合物半導体を材料とした光デバイスや電子デバイスなどの半導体素子は、種々の応用分野において広く利用されている。 Semiconductor elements such as the Prior Art Compound optical devices and electronic devices of semiconductor and materials are widely used in various applications. これらのうちで光デバイスとしては、例えば発光ダイオードや半導体レーザ、フォトダイオードなどを挙げることができる。 The optical device Among these, mention may be made of for example a light emitting diode or a semiconductor laser, photodiode or the like. また、電子デバイスとしては、例えば電界効果型トランジスタやバイポーラトランジスタ、ダイオードなどを挙げることができる。 As the electronic device, it may include, for example, field effect transistors or bipolar transistors, diodes and the like. 以下の説明では、発光素子を例に挙げて説明する。 In the following description, the light emitting element as an example.

【0003】赤〜緑色の波長帯において発光する半導体発光素子は、各種表示装置や光ディスクの読みとり装置などの広範な分野において利用されている。 [0003] The semiconductor light emitting element which emits light in the wavelength band of red to green is utilized in a wide variety of fields such as various display devices and optical disc reading device. また、青色の発光素子は、各種光ディスクの記録容量を倍増させ、 The blue light-emitting elements, doubles the recording capacity of the various optical discs,
表示装置のフルカラー化を可能にすることができるために、急速に開発が進められている。 In order to be able to enable full-color display device, rapid development has been promoted.

【0004】これらのLEDや半導体レーザ等の半導体発光素子では、外部から駆動電流を供給するための電極部が素子の諸特性に対して非常に重要な役割を有する。 [0004] In the semiconductor light emitting element such as these LED or a semiconductor laser, has a very important role electrode for supplying a drive current from the outside with respect to various characteristics of the device.
特に、p型の半導体層に対しては、一般的に良好なオーミック接触が得られにくい等の事情があるために、その電極の構造や材料の選定は特に重要である。 In particular, for p-type semiconductor layer, in order to generally good ohmic contact there are circumstances, such as difficult to obtain, selection of the structure and material of the electrode is particularly important.

【0005】例えば、近年、高輝度の青色発光素子として注目されている窒化物系のIII−V族化合物半導体素子の場合には、そのp側の半導体層としてIn x Ga [0005] For example, in recent years, in the case of high-luminance nitride that has attracted attention as a blue light-emitting device of group III-V compound semiconductor element, an In x Ga as a semiconductor layer of the p-side
y Al 1-xy N(0≦x,y≦1,x+y≦1)が一般的に用いられ、この半導体層に対する電極材料としては、Auが多用されている。 y Al 1-xy N (0 ≦ x, y ≦ 1, x + y ≦ 1) is generally used, as the electrode material for the semiconductor layer, Au is frequently used. また、Au以外の電極材料としては、Ni、PtあるいはAgが用いられている。 Further, as the electrode material other than Au, Ni, Pt or Ag are used.

【0006】一方、赤色〜緑色の波長帯域で発光するリン系のIII−V族化合物半導体素子の場合には、p型半導体層としてIn x' Ga y' Al 1-x'-y' P(0≦ On the other hand, in the case of the group III-V compound semiconductor device of the phosphorus-based emitting in the red to green wavelength band, as a p-type semiconductor layer In x 'Ga y' Al 1 -x'-y 'P ( 0 ≦
x',y'≦1,x'+y'≦1)が一般的に用いられている。 x ', y' ≦ 1, x '+ y' ≦ 1) is generally used. そして、この半導体層に対する電極材料としては、従来種々の金属が検討され、AuZnが最も一般的に用いられている。 Then, as the electrode material for the semiconductor layer, are considered conventional various metals, AuZn is used most commonly.

【0007】 [0007]

【発明が解決しようとする課題】しかし、p型In x [SUMMARY OF THE INVENTION] However, p-type an In x G
y Al 1-xy Nについて電極材料としてAuを使用した場合には、接触抵抗が高く、しかも、In x Ga y When using Au as an electrode material for a y Al 1-xy N has high contact resistance, moreover, an In x Ga y A
1-xy N層との付着強度が十分でないために、素子抵抗の増加や電極の剥離などが生じやすいという問題があった。 For adhesion strength between l 1-xy N layer is not sufficient, there is a problem that peeling, etc. easily occur and an increase in the electrode of the device resistance. 従って、素子の初期特性のみならず、信頼性も低下するという問題が生じやすかった。 Therefore, not only the initial characteristics of the device, a problem that also decreases reliability is likely to occur. さらに、電極の付着強度が十分でないと、いわゆるフリップ・チップ実装を実施することが困難となる。 Furthermore, the adhesion strength of the electrode is not sufficient, it is difficult to implement a so-called flip chip mounting. 従って、フリップ・チップ実装により得られる、電気的、光学的な諸特性の向上や実装寸法の縮小などを実現することができないという問題があった。 Thus, obtained by flip-chip mounting, electrical, there is a problem that can not be realized and reduction of increase and mounting dimensions of optical properties.

【0008】一方、p型In x Ga y Al 1-xy Nについて電極材料としてNiを使用した場合には、Auを使用した場合と比較すると付着強度が改善される。 On the other hand, in the case of using Ni for p-type In x Ga y Al 1-xy N as an electrode material, the adhesion strength is improved as compared with the case of using Au. しかし、Ni電極は接触抵抗が高いという問題を有する。 However, Ni electrode has a problem of high contact resistance. すなわち、Ni電極を用いてLEDを作製し、電流−電圧特性を評価すると、20mAにおける微分抵抗が数10 That is, to prepare a LED using a Ni electrode, the current - by evaluating the voltage characteristic, number differential resistance at 20 mA 10
0Ωと高い。 0Ω and high. 半導体レーザの場合は、LEDよりも電流密度が高いため、電極の接触抵抗をさらに小さくする必要がある。 When the semiconductor laser, since the current density is higher than the LED, it is necessary to further reduce the contact resistance of the electrode. 従って、半導体レーザの場合は、電流−電圧特性における微分抵抗がさらに大きくなる。 Therefore, when a semiconductor laser, a current - is differential resistance in the voltage characteristic is further increased. その結果として、レーザの動作電圧が上昇し、発熱により発振しきい値が上昇したり、光出力が飽和するという問題があった。 As a result, the operation voltage of the laser is increased, the oscillation threshold value or rises due to heat generation, the optical output is disadvantageously saturated. すなわち、半導体レーザの温度特性が低下し、高温における動作が困難となるという問題があった。 In other words, decrease the temperature characteristic of the semiconductor laser, there is a problem that operation at high temperatures becomes difficult.

【0009】上述したような問題は、Niの場合だけでなく、PtやAgを電極材料として用いる場合にも同様に生じていた。 [0009] The problem described above, not only the Ni, had occurred as well in the case of using Pt and Ag as an electrode material.

【0010】一方、In x' Ga y' Al 1-x'-y' P系の半導体の場合には、電極金属であるAuZnを堆積した後に、約400℃で10分程度の熱処理を施すことにより、オーミック接触を形成して接触抵抗を低下させる方法が用いられている。 On the other hand, in the case of In x 'Ga y' Al 1 -x'-y 'P based semiconductors, after depositing the AuZn an electrode metal, is subjected to heat treatment for about 10 minutes at about 400 ° C. Accordingly, a method of reducing the contact resistance by forming an ohmic contact is used. しかし、このようにして作製された発光素子を長時間に渡って動作させると、電極金属中のAuがコンタクト層であるIn x' Ga y' Al 1-x'-y' However, this way is operated for a long time the fabricated light-emitting element, Au in the electrode metal is a contact layer In x 'Ga y' Al 1 -x'-y '
P層の内部に徐々に拡散侵入して結晶欠陥を形成する。 Gradually diffused enters the inside of the P layer to form a crystal defect.
そして、このような結晶欠陥は、通電発光動作を継続するに従って成長し、発光層にまで達していわゆるDLD Then, such crystal defects, grown according to continue energization emission operation, so-called DLD reach the light-emitting layer
(dark line defect)などを形成することにより素子の発光特性を劣化させるという問題があった。 (Dark line defect) has a problem that deteriorates the light-emitting characteristics of the device by forming the like.

【0011】以上説明したような従来技術の問題点は、 [0011] The above-described such prior art problems,
すべて、発光素子の電極が、付着強度と、接触抵抗、および半導体コンタクト層との合金化の抑制という要求を両立し得ないことに起因する。 All electrodes of the light emitting element, and the adhesion strength, due to the contact resistance, and inability to achieve both requirements that suppression of alloying between the semiconductor contact layer. また、電界効果型トランジスタやバイポーラトランジスタなどの電子デバイスにおいても、p型コンタクトの部分において付着強度と接触抵抗とを両立することが同様に困難であった。 Also in electronic devices such as field effect transistors or bipolar transistors, it was equally difficult to achieve both contact resistance and bond strength in the portion of the p-type contact. その結果として、高周波特性などの種々の初期特性と、機械的衝撃や熱に対する耐久性などの素子の信頼性とを併せて改善することが困難であった。 As a result, a variety of initial characteristics such as high-frequency characteristics, it is difficult to improve together and reliability of the device, such as resistance to mechanical shock and heat.

【0012】本発明は、かかる点に鑑みてなされたものである。 [0012] The present invention has been made in view of the foregoing. すなわち、本発明は、p型化合物半導体に対して、十分な付着強度を有し、かつ接触抵抗が低く、さらに、半導体層と合金化が生じにくい電極構造を有する半導体素子およびその製造方法を提供することを目的とするものである。 That is, the present invention is to provide p-type compound semiconductor has a sufficient adhesion strength, and low contact resistance, further, a semiconductor device and a manufacturing method thereof hardly electrode structure resulting semiconductor layer alloyed it is an object of the present invention to be.

【0013】 [0013]

【課題を解決するための手段】すなわち、本発明による半導体素子は、複数の化合物半導体層を積層した積層構造体の表面のp型コンタクト領域の上に実質的にII族元素を含まない第1の金属層を堆積し、前記第1の金属層の上にII族元素とII族元素以外の金属元素とを含む第2の金属層を堆積した後に、熱処理された半導体発光素子であって、前記第2の金属層に含まれている前記II族元素以外の前記金属元素は、前記第1の金属層を介して前記p型コンタクト領域まで実質的に拡散しておらず、前記第2の金属層に含まれていた前記II族元素の一部は前記第1の金属層を介して前記p型コンタクト領域に拡散侵入して、前記p型コンタクト領域の表面キャリア濃度を上昇させることにより、前記p型コンタクト領域と前記第1 That SUMMARY OF THE INVENTION The semiconductor device according to the invention, first that is substantially free of Group II elements on the p-type contact region of the surface of the laminated structure obtained by stacking a plurality of compound semiconductor layer metal layers were deposited after depositing the second metal layer containing a metal element other than group II element and II-group element on the first metal layer, a semiconductor light emitting device heat treatment, wherein said metal element other than the group II element in which the second are included in the metal layer, the not substantially diffuse to the p-type contact region through the first metal layer, the second some of the group II elements contained in the metal layer diffuses penetrate the p-type contact regions through said first metal layer, by increasing the surface carrier concentration of the p-type contact region, wherein said p-type contact region first 金属層との接触抵抗が低減するものとして構成される。 Configured as to reduce the contact resistance with the metal layer.

【0014】または、本発明の半導体素子は、複数の化合物半導体層を積層した積層構造体の表面のp型コンタクト領域の上にII族元素とII族元素以外の金属元素とを含む第1の金属層を堆積し、前記第1の金属層の上にII族元素とII族元素以外の金属元素とを含む第2 [0014] Alternatively, the semiconductor device of the present invention, the first containing a metal element other than Group II element and Group II elements on the p-type contact region of the surface of the laminated structure obtained by stacking a plurality of compound semiconductor layer depositing a metal layer, a second containing a metal element other than group II element and II-group element on the first metal layer
の金属層を堆積した後に、熱処理された半導体素子であって、前記第2の金属層に含まれている前記II族元素以外の前記金属元素は、前記第1の金属層を介して前記p型コンタクト領域まで実質的に拡散しておらず、前記第1の金属層に含まれていた前記II族元素の一部は前記p型コンタクト領域に拡散侵入して、前記p型コンタクト領域の表面キャリア濃度を上昇させることにより、 After the metal layer deposition, a semiconductor element heat treated, the metal element other than the Group II elements contained in the second metal layer, said via said first metal layer p not substantially diffuse to the -type contact region, said first portion of said group II elements contained in the metal layer diffuses penetrate the p-type contact region, the surface of the p-type contact region by increasing the carrier concentration,
前記p型コンタクト領域と前記第1の金属層との接触抵抗が低減するものとして構成される。 Configured as contact resistance between the first metal layer and the p-type contact region is reduced.

【0015】あるいは、本発明による半導体発光素子は、複数の化合物半導体層を積層した積層構造体と、この積層構造体におけるp型コンタクト領域上に堆積された第1の金属層と、前記第1の金属層の上に堆積されたII族元素とII族元素以外の金属元素とを含む第2の金属層と、を有し、前記第1の金属層と前記第2の金属層とを堆積した後の熱処理により、前記p型コンタクト領域は、第2の金属層に含まれていた前記II族元素の一部が前記第1の金属層を介してこのp型コンタクト領域に拡散侵入して、このp型コンタクト領域の表面キャリア濃度を上昇させて、このp型コンタクト領域と前記第1の金属層との接触抵抗が低減させられ、前記第2の金属層に含まれている前記II族元素以外の前記金属元素は、前記第1の金 [0015] Alternatively, the semiconductor light emitting device according to the present invention, a laminated structure obtained by stacking a plurality of compound semiconductor layers, a first metal layer deposited on the p-type contact regions in the laminate structure, the first It has a second metal layer containing a metal element other than the deposited II group element and II-group element on the metal layer, and depositing a second metal layer and the first metal layer by heat treatment after the p-type contact region is part of the group II elements contained in the second metal layer through the first metal layer and diffusion and penetration to the p-type contact region , by increasing the surface carrier concentration of the p-type contact region, the contact resistance of the p-type contact region and said first metal layer is reduced, the group II contained in the second metal layer the metal element other than the elements, the first gold 層のバリア機能によって、このp By the barrier function of the layer, the p
型コンタクト領域への拡散が阻止されているものとして構成され。 Is constructed as diffusion into -type contact region is prevented.

【0016】または、本発明の半導体素子は、複数の化合物半導体層を積層した積層構造体と、この積層構造体におけるp型コンタクト領域上に堆積されたII族元素とII族元素以外の金属元素とを含む第1の金属層と、 [0016] Alternatively, the semiconductor device of the present invention, a plurality of compound semiconductor layers and the multilayer structure was laminated, metal elements other than the p-type group II element deposited on the contact region and the group II element in the laminated structure a first metal layer including bets,
前記第1の金属層の上に堆積されたII族元素とII族元素以外の金属元素とを含む第2の金属層と、を備え、 And a second metal layer containing a metal element other than Group II element and II-group element deposited on said first metal layer,
前記第1の金属層と前記第2の金属層とを堆積した後の熱処理により、前記p型コンタクト領域は、第1の金属層に含まれていた前記II族元素の一部が前記p型コンタクト領域に拡散侵入して、このp型コンタクト領域の表面キャリア濃度を上昇させて、このp型コンタクト領域と前記第1の金属層との接触抵抗が低減させられ、前記第2の金属層に含まれている前記II族元素以外の前記金属元素は、前記第1の金属層のバリア機能によって、このp型コンタクト領域への拡散が阻止されているものとして構成される。 By heat treatment after depositing the second metal layer and the first metal layer, wherein the p-type contact region is partly the p-type of the II-group element contained in the first metal layer and diffusion and penetration into the contact region, by increasing the surface carrier concentration of the p-type contact region, the contact resistance of the p-type contact region and said first metal layer is reduced, the second metal layer It said other than the group II element included in the metal elements, the barrier function of the first metal layer, and as diffusion into the p-type contact region is prevented.

【0017】ここで、本発明の望ましい実施の形態としては、前述の第1または第2の半導体発光素子において、前記p型コンタクト領域は、In x Ga y Al [0017] Here, as a preferred embodiment of the present invention, in the first or second semiconductor light emitting element described above, the p-type contact region, an In x Ga y Al
1-xy N(0≦x,y≦1,x+y≦1)からなることを特徴とする。 1-xy N (0 ≦ x , y ≦ 1, x + y ≦ 1) , characterized in that it consists of.

【0018】または、本発明の望ましい実施の系他いとしては、前述の第1または第2の素子において、前記p [0018] or, as the desired system other physicians of the present invention, in the first or second element described above, the p
型コンタクト領域は、In x' Ga y' Al 1-x'-y' P(0 -type contact region, In x 'Ga y' Al 1-x'-y 'P (0
≦x',y'≦1,x'+y'≦1)からなることを特徴とする。 ≦ x ', y', characterized in that it consists of ≦ 1, x '+ y' ≦ 1).

【0019】さらに、本発明の望ましい実施の形態としては、前述の素子において、前記第1の金属層は、N Furthermore, as a preferred embodiment of the present invention, in the foregoing device, the first metal layer, N
i、Pd、Pt、Ti、Zr、Hf、Cr、Mo、W、 i, Pd, Pt, Ti, Zr, Hf, Cr, Mo, W,
窒化チタン、窒化タングステン或いは珪化チタンのうちの少なくともいずれかよりなることを特徴とする。 Titanium nitride, and wherein the more becomes at least one of tungsten nitride or titanium silicide.

【0020】また、本発明の望ましい実施の形態としては、前述の素子において、前記第2の金属層は、II族元素と、前記II族元素よりも平衡蒸気圧が低い金属との合金からなることを特徴とする。 Further, as a preferred embodiment of the present invention, in the above-described device, comprising the second metal layer is a Group II element and an alloy of a metal equilibrium vapor pressure is lower than the Group II element it is characterized in.

【0021】また、本発明の望ましい実施の形態としては、前述の素子において、前記II族元素は、ZnまたはMgのいずれかであることを特徴とする。 Further, as a preferred embodiment of the present invention, in the above-mentioned elements, the group II element is characterized in that it is either Zn or Mg.

【0022】また、本発明の望ましい実施の形態としては、前述の素子において、前記第1の金属層の膜厚は1 Further, as a preferred embodiment of the present invention, the thickness of the aforementioned elements, the first metal layer 1
nm以上50nm以下であることを特徴とする。 And characterized in that nm or 50nm or less.

【0023】また、本発明の望ましい実施の形態としては、前述の素子において、前記第2の金属層の膜厚は2 Further, as a preferred embodiment of the present invention, in the above-mentioned elements, the thickness of the second metal layer 2
nm以上50nm以下であることを特徴とする。 And characterized in that nm or 50nm or less.

【0024】一方、本発明による半導体素子の製造方法は、表面の少なくとも一部分にp型コンタクト領域を有する半導体ウェーハの前記p型コンタクト領域の上に実質的にII族元素を含まない第1の金属層を堆積する工程と、前記第1の金属層の上にII族元素を含む第2の金属層を堆積する工程と、前記半導体ウェーハを熱処理することにより、前記第2の金属層に含まれている前記II族元素を前記第1の金属層を介して前記p型コンタクト領域に拡散させて前記p型コンタクト領域の表面キャリア濃度を上昇させる工程と、を備えたことを特徴とする。 On the other hand, a method of manufacturing a semiconductor device according to the present invention, a first metal substantially free of Group II elements on the p-type contact region of a semiconductor wafer having a p-type contact region to at least a portion of the surface depositing a layer, depositing a second metal layer containing a group II element on the first metal layer, by heat-treating the semiconductor wafer, it included in the second metal layer the group II element in which is characterized in that and a step of increasing the surface carrier concentration of the p-type contact region is diffused into the p-type contact regions through said first metal layer.

【0025】または、本発明による半導体素子の製造方法は、表面の少なくとも一部分にp型コンタクト領域を有する半導体ウェーハの前記p型コンタクト領域の上にII族元素とII族元素以外の金属元素とを含む第1の金属層を堆積する工程と、前記第1の金属層の上にII [0025] or, a method of manufacturing a semiconductor device according to the present invention, a metal element other than Group II element and Group II elements on the p-type contact region of a semiconductor wafer having a p-type contact region to at least a portion of the surface depositing a first metal layer comprising, II over the first metal layer
族元素とII族元素以外の金属元素とを含む第2の金属層を堆積する工程と、前記半導体ウェーハを熱処理することにより、前記第1の金属層に含まれている前記II Depositing a second metal layer containing a metal element other than group element and II-group element, by heat-treating the semiconductor wafer, the II contained in the first metal layer
族元素を前記p型コンタクト領域に拡散させて前記p型コンタクト領域の表面キャリア濃度を上昇させる工程と、を備えたことを特徴とする。 Characterized by comprising the steps of: a family element is diffused into the p-type contact region increases the surface carrier concentration of the p-type contact region.

【0026】あるいは、本発明による方法は、表面の少なくとも一部分にp型コンタクト領域を有する半導体ウェーハの前記p型コンタクト領域に実質的にII族元素を含まない第1の金属層を堆積する工程と、前記第1の金属層の上にII族元素とII族元素以外の金属元素とを含む第2の金属層を堆積する工程と、前記半導体ウェーハを熱処理することにより、前記第2の金属層に含まれている前記II族元素以外の前記金属元素は前記第1 [0026] Alternatively, the method according to the present invention includes the steps of depositing a first metal layer substantially free of the group II element in the p-type contact region of a semiconductor wafer having a p-type contact region to at least a portion of the surface , depositing a second metal layer containing a metal element other than group II element and II-group element on the first metal layer, by heat-treating the semiconductor wafer, said second metal layer the metal element other than the group II element included in the first
の金属層を介して前記p型コンタクト領域まで実質的に拡散させず、前記第2の金属層に含まれている前記II The II the metal layer via a not substantially diffuse to the p-type contact regions are included in the second metal layer
族元素は前記第1の金属層を介して前記p型コンタクト領域に拡散させて、前記p型コンタクト領域のキャリア濃度を上昇させることにより、前記p型コンタクト領域と前記第1の金属層との接触抵抗を低減する工程と、を備えたことを特徴とする。 Group element to diffuse into the p-type contact regions through said first metal layer, by increasing the carrier concentration of the p-type contact region, and the p-type contact region of said first metal layer characterized in that and a step of reducing the contact resistance.

【0027】または、本発明による本発明は、表面の少なくとも一部分にp型コンタクト領域を有する半導体ウェーハの前記p型コンタクト領域にII族元素とII族元素以外の金属元素とを含む第1の金属層を堆積する工程と、前記第1の金属層の上にII族元素とII族元素以外の金属元素とを含む第2の金属層を堆積する工程と、前記半導体ウェーハを熱処理することにより、前記第2の金属層に含まれている前記II族元素以外の前記金属元素は前記第1の金属層を介して前記p型コンタクト領域まで実質的に拡散させず、前記第1の金属層に含まれている前記II族元素は前記p型コンタクト領域に拡散させて、前記p型コンタクト領域のキャリア濃度を上昇させることにより、前記p型コンタクト領域と前記第1の金属層との接 [0027] Alternatively, the present invention according to the present invention, a first metal including said p-type contact region II group element and II-group element other than the metal element of a semiconductor wafer having a p-type contact region to at least a portion of the surface depositing a layer, depositing a second metal layer containing a metal element other than group II element and II-group element on the first metal layer, by heat-treating the semiconductor wafer, wherein the metal element other than the second of the group II element included in the metal layer does not substantially diffuse to the p-type contact regions through said first metal layer, the first metal layer the group II elements contained are allowed to diffuse into the p-type contact region, said by increasing the carrier concentration of the p-type contact region, contact between the first metal layer and the p-type contact region 抵抗を低減する工程と、を備えたことを特徴とする。 A step of reducing the resistance, characterized by comprising a.

【0028】ここで、本発明の望ましい実施の形態としては、前述の方法において、前記半導体ウェーハは、I [0028] Here, as a preferred embodiment of the present invention, in the above method, the semiconductor wafer is, I
II−V族化合物半導体からなることを特徴とする。 Characterized by comprising the II-V group compound semiconductor.

【0029】また、本発明の望ましい実施の形態としては、前述の方法において、前記p型コンタクト領域は、 Further, as a preferred embodiment of the present invention, in the method described above, the p-type contact region,
In x Ga y Al 1-xy N(0≦x,y≦1,x+y≦ In x Ga y Al 1-xy N (0 ≦ x, y ≦ 1, x + y ≦
1)からなることを特徴とする。 Characterized by comprising the 1).

【0030】また、本発明の望ましい実施の形態としては、前述の方法において、前記p型コンタクト領域は、 Further, as a preferred embodiment of the present invention, in the method described above, the p-type contact region,
In x' Ga y' Al 1-x'-y' P(0≦x',y'≦1, In x 'Ga y' Al 1 -x'-y 'P (0 ≦ x', y '≦ 1,
x'+y'≦1)からなることを特徴とする。 Characterized by comprising the x '+ y' ≦ 1).

【0031】また、本発明の望ましい実施の形態とてしては、前述の方法において、前記第1の金属層は、N Further, in to the preferred embodiment of the present invention, in the above method, the first metal layer, N
i、Pd、Pt、Ti、Zr、Hf、Cr、Mo、W、 i, Pd, Pt, Ti, Zr, Hf, Cr, Mo, W,
窒化チタン、窒化タングステン或いは珪化チタンのうちの少なくともいずれかよりなることを特徴とする。 Titanium nitride, and wherein the more becomes at least one of tungsten nitride or titanium silicide.

【0032】また、本発明の望ましい実施の形態としては、前述の方法において、前記第2の金属層は、II族元素と、前記II族元素よりも平衡蒸気圧が低い金属との合金からなることを特徴とする。 Further, as a preferred embodiment of the present invention, in the method described above, comprising the second metal layer is a Group II element and an alloy of a metal equilibrium vapor pressure is lower than the Group II element it is characterized in.

【0033】また、本発明の望ましい実施の形態としては、前述の方法において、前記II族元素は、ZnまたはMgのいずれかであることを特徴とする。 Further, as a preferred embodiment of the present invention, in the aforementioned method, wherein said group II element is characterized in that it is either Zn or Mg.

【0034】また、本発明の望ましい実施の形態としては、前述の方法において、前記第1の金属層の膜厚は1 Further, as a preferred embodiment of the present invention, in the foregoing method, the thickness of the first metal layer 1
nm以上50nm以下であることを特徴とする。 And characterized in that nm or 50nm or less.

【0035】また、本発明の望ましい実施の形態としては、前述の方法において、前記第2の金属層の膜厚は2 Further, as a preferred embodiment of the present invention, in the foregoing method, the thickness of the second metal layer 2
nm以上50nm以下であることを特徴とする。 And characterized in that nm or 50nm or less.

【0036】また、本発明の望ましい実施の形態としては、前述の方法において、前記熱処理は、400℃〜6 Further, as a preferred embodiment of the present invention, in the aforementioned method, the heat treatment is 400 ° C. to 6
00℃の温度で10秒間〜10分間の間施すことを特徴とする。 Wherein the temperature of 00 ° C. applying period of 10 seconds to 10 minutes.

【0037】 [0037]

【発明の実施の形態】本発明は、p型半導体に対して付着強度の高い第1の金属層と、p型半導体に対するドーパントであるII族元素を含んだ第2の金属層とを積層し、熱処理することによって、第2の金属層のII族元素をp型半導体層に拡散させて接触抵抗を低下することをひとつの特徴としている。 DETAILED DESCRIPTION OF THE INVENTION The present invention, by laminating a first metal layer having high adhesion strength to a p-type semiconductor, and a second metal layer containing a Group II element as a dopant for the p-type semiconductor by heat treatment, and a group II element of the second metal layer as one of the features that reduce the contact resistance by diffusing the p-type semiconductor layer. このようにすれば、電極の付着強度を維持しつつ、接触抵抗を低下することができる。 Thus, while maintaining the adhesion strength of the electrode, it is possible to reduce the contact resistance. ここで、半導体に対して付着強度の高い第1の金属層は、II族元素を含まない状態で積層させた後に第2 Here, the first metal layer having high adhesion strength to semiconductor, the after are laminated in a state free of Group II element 2
の金属層からII族元素を拡散させても良く、または、 Well from the metal layer be diffused a group II element, or,
予めII族元素を含んだ状態で積層させ、その含有するII族元素を半導体のコンタクト層に拡散させても良い。 Are laminated in a state of containing pre II group element may be diffused to II group element contained therein to the semiconductor contact layer.

【0038】以下に図面を参照しながら本発明の実施の形態を説明する。 [0038] The description of the embodiments of the reference while the present invention to the drawings. 図1は、本発明による第1の半導体素子の構成を表す概略断面図である。 Figure 1 is a schematic cross sectional view illustrating a structure of a first semiconductor device according to the present invention. すなわち、同図に示した発光素子10は、青色の波長帯において発光する窒化ガリウム系発光素子である。 That is, the light emitting element 10 shown in the figure, a gallium nitride-based light emitting device which emits light in the blue wavelength band. 発光素子10は、サファイア基板12上に積層された多層構造を有する。 The light emitting element 10 has a multilayer structure stacked on a sapphire substrate 12. サファイア基板12上には、まずバッファ層14が堆積されている。 Sapphire substrate 12 is first buffer layer 14 is deposited. このバッファ層14の材料は、例えばIn x Ga The material of the buffer layer 14, for example an In x Ga
y Al 1-xy Nとすることができる。 It can be y Al 1-xy N.

【0039】このバッファ層14の上には、n型コンタクト層16、n型クラッド層18、活性層20、p型クラッド層22およびp型コンタクト層24がこの順序で形成されている。 [0039] On the buffer layer 14, n-type contact layer 16, n-type cladding layer 18, active layer 20, p-type cladding layer 22 and the p-type contact layer 24 are formed in this order. n型コンタクト層16は、n側電極3 n-type contact layer 16, n-side electrode 3
4とのオーミック接触を確保するように高いキャリア濃度を有するn型の半導体層であり、その材料は、例えば、In x Ga y Al 1-xy Nとすることができる。 To ensure ohmic contact between 4 an n-type semiconductor layer having a high carrier concentration, the material, for example, be a In x Ga y Al 1-xy N. n
型クラッド層18およびp型クラッド層22は、それぞれ活性層20に光と注入キャリアを閉じこめる役割を有し、活性層よりも低い屈折率でバンドギャップが大きい性質を有することが必要とされる。 Type cladding layer 18 and the p-type cladding layer 22 each have a role to confine light and injected carriers into the active layer 20 is required to have a band gap larger properties at a lower refractive index than the active layer. その材料は、例えば、活性層20よりもバッドギャップの大きいIn x The material may, for example, large an In x G for bad gap than the active layer 20
y Al 1-xy Nとすることができる。 It can be a y Al 1-xy N.

【0040】活性層20は、発光素子に電流として注入された電荷が再結合することにより発光を生ずる半導体層である。 The active layer 20 is a semiconductor layer that produces light emission by the injected charge as a current to the light emitting element are recombined. その材料としては、例えば、アンドープのI As the material, for example, undoped I
x Ga y Al 1-xy Nを用いることができる。 It can be used n x Ga y Al 1-xy N.

【0041】p型コンタクト層24は、p側電極とのオーミック接触を確保するように高いキャリア濃度を有するp型の半導体層であり、その材料は、例えば、In x The p-type contact layer 24 is a p-type semiconductor layer having a high carrier concentration to ensure ohmic contact with the p-side electrode, the material thereof, for example, an In x
Ga y Al 1-xy Nとすることができる。 It may be Ga y Al 1-xy N.

【0042】p型コンタクト層24の上には、第1の金属層26と、第2の金属層28とがこの順序で積層されている。 [0042] On the p-type contact layer 24 includes a first metal layer 26, a second metal layer 28 are laminated in this order. 第1の金属層26は、p型コンタクト層24との付着強度の高い材料からなることが望ましい。 The first metal layer 26 may be formed of a high adhesion strength between the p-type contact layer 24 material. 第1の金属層のためには、例えば、Niを1〜50nmの厚さで堆積することができる。 For the first metal layer, for example, may be deposited Ni at a thickness of 1 to 50 nm. また、第2の金属層28のためには、例えば、II族元素を含むAuを2〜50nm Further, for the second metal layer 28 is, for example, an Au containing II group elements 2~50nm
の厚さで堆積することができる。 It may be deposited to a thickness of. 但し、これらの金属を堆積した後に熱処理が施されているので、第1の金属層の中にも、II族元素やAuなどの成分がある程度は含まれている。 However, since the heat treatment after the deposition of these metals is applied, even in the first metal layer, components, such as Group II elements and Au is contained to some extent. また、第1の金属層26と第2の金属層2 Further, the first metal layer 26 and the second metal layer 2
8は、その界面が合金化している場合もある。 8, in some cases the interface is alloyed. そして、 And,
II族元素は、第1の金属層26を介してp型コンタクト層24の中に拡散侵入し、その表面キャリア濃度を上昇させている。 II group element via the first metal layer 26 and diffusion and penetration into the p-type contact layer 24, thereby increasing the surface carrier concentration.

【0043】また、p型コンタクト層24の上の一部分には、電流阻止層30が形成されている。 [0043] Also, the portion on the p-type contact layer 24, the current blocking layer 30 is formed. 電流阻止層3 Current blocking layer 3
0の上にはTi/Au等のAu系電極やCr/Au32 Such as Ti / Au is formed on the 0 Au based electrode or Cr / Au32
が堆積され、その一部分は第2の電極28と接触している。 There is deposited, a portion is in contact with the second electrode 28. Ti/AuやCr/Au等のAu系電極32は、ボンディング・パッドとしての役割を有し、駆動電流を素子に供給するためのワイアがボンディングされる。 Au-based electrode 32 such as Ti / Au or Cr / Au has a role as a bonding pad, wires for supplying a driving current to the element is bonded.

【0044】電流阻止層30は、Ti/AuやCr/A The current blocking layer 30, Ti / Au or Cr / A
u等のAu系電極32の下部で発光が生ずるのを抑制する役割を有する。 Having a role in suppressing that the light emission occurs at the bottom of the Au-based electrode 32 u like.

【0045】すなわち、図1に示した発光素子では、活性層で生じた発光を金属層26および28を透過して上方に取り出すようにされている。 [0045] That is, the light emitting device shown in FIG. 1, it is to extract the upward emission generated in the active layer passes through the metal layer 26 and 28. しかし、ボンディング・パッド部32では電極の厚さが厚いために光を透過させることができない。 However, it is not possible to transmit light due to the large thickness of the bonding pad portion 32 in the electrode. 従って、電極32の下で生ずる発光は、外部に取り出すことができず無駄となる。 Therefore, light emission occurring under the electrode 32 is wasted can not be taken out. そこで、電流阻止層30を設けることにより、電極32の下に駆動電流が注入されないようにして、光の取り出し効率を向上させるようにしている。 Therefore, by providing the current blocking layer 30, so as to drive current is not injected underneath the electrode 32, so as to improve the light extraction efficiency.

【0046】また、n型コンタクト層16の上には、n [0046] In addition, on top of the n-type contact layer 16, n
側電極34およびボンディング・パッド32が積層されている。 Side electrode 34 and the bonding pads 32 are laminated. n側電極34としては、例えば、Ti/Au, The n-side electrode 34, for example, Ti / Au,
Ti/Alを用いることができる。 It can be used Ti / Al. ボンディング・パッド32はAuを堆積することにより形成することができる。 Bonding pads 32 may be formed by depositing Au. さらに、ボンディング・パッド32以外の表面部分は、酸化シリコン層45により覆われている。 Furthermore, the surface portions other than the bonding pad 32 is covered with a silicon oxide layer 45.

【0047】次に、図1に示した発光素子10の製造工程について概略的に説明する。 Next, schematically described manufacturing process of the light emitting element 10 shown in FIG. 図2〜図4は、本発明による発光素子10の製造工程を表す概略工程断面図である。 2-4 are schematic process cross-sectional views showing the manufacturing process of the light emitting device 10 according to the present invention.

【0048】発光素子10の製造に際しては、まず、図2(a)に示したように、サファイア基板12上に各半導体層14〜24を順次エピタキシャル成長する。 [0048] When manufacturing the light emitting device 10, first, as shown in FIG. 2 (a), successively epitaxially growing a respective semiconductor layers 14 to 24 on the sapphire substrate 12. この成長方法としては、例えば、有機金属気相成長法(MO As this growth method, for example, metal organic chemical vapor deposition (MO
CVD法)や分子線エピタキシー(MBE法)を用いることができる。 CVD method) or a molecular beam epitaxy (MBE method) can be used.

【0049】次に、図2(b)に示したように、その最上層24の表面にドライ・エッチング用マスクの酸化シリコン膜40を堆積する。 Next, as shown in FIG. 2 (b), depositing a silicon oxide film 40 of the mask for dry etching the surface of the top layer 24.

【0050】次に、図2(c)に示したように、レジスト41を用いて酸化シリコン膜40をパターニングする。 Next, as shown in FIG. 2 (c), patterning the silicon oxide film 40 using the resist 41.

【0051】続いて、図2(d)に示したように、酸化シリコン膜40及びレジスト41をマスクにして、半導体層の一部分をn側コンタクト層16の層中までドライ・エッチングする。 Subsequently, as shown in FIG. 2 (d), the silicon oxide film 40 and the resist 41 as a mask, dry etching portions of the semiconductor layer to the layer of n-side contact layer 16.

【0052】次に、図3(a)に示したように、酸化シリコン膜40及びレジスト41を剥離する。 Next, as shown in FIG. 3 (a), peeling off the silicon oxide film 40 and the resist 41.

【0053】続いて、図3(b)に示したように、酸化シリコン膜30を堆積し、レジスト43によってパターニングして、n側電極パターニング用のマスクを形成する。 [0053] Subsequently, as shown in FIG. 3 (b), depositing a silicon oxide film 30 is patterned by resist 43 to form a mask for the n-side electrode patterning. 次に、図3(c)に示したように、n側電極34として、例えばTiとAuをこの順序で蒸着し、レジスト43を用いてリフト・オフすることにより、パターニングする。 Next, as shown in FIG. 3 (c), as the n-side electrode 34, for example, by depositing Ti and Au in this order, by lift-off using a resist 43 is patterned. さらに、熱処理することにより、n側電極34 Furthermore, by heat treatment, n-side electrode 34
のオーミック接触を形成する。 Forming an ohmic contact.

【0054】次に、図3(d)に示したように、再びレジスト44を堆積し、パターニングして、p側電極をパターニングするためのマスクを形成する。 Next, as shown in FIG. 3 (d), depositing a resist 44 again, and patterned to form a mask for patterning the p-side electrode.

【0055】そして、図4(a)に示したように、p側電極として、第1の金属層26'及び第2の金属層2 [0055] Then, as shown in FIG. 4 (a), as a p-side electrode, the first metal layer 26 'and the second metal layer 2
8'を堆積し、レジスト44を用いてリフト・オフすることにより、パターニングする。 Depositing a 8 ', by lift-off using a resist 44 is patterned. これらの金属層26' These metal layer 26 '
および28'は、その後に熱処理が施されて、それぞれ、第1の金属層26および第2の金属層28となる。 And 28 ', are then heat treatment applied, respectively, a first metal layer 26 and the second metal layer 28.

【0056】第1の金属層26'は、Niなどの金属を電子ビーム蒸着法やスパッタ法などの方法により堆積して形成することができる。 [0056] The first metal layer 26 'may be formed by a metal such as Ni is deposited by a method such as electron beam evaporation or sputtering. 一方、第2の金属層28' On the other hand, the second metal layer 28 '
は、II族元素を含んだAuZnなどの合金を原料として抵抗加熱蒸着法などの方法によるか、または、II族元素とそれ以外の金属とをそれぞれ蒸発源とした多元蒸着法によっても形成することができる。 Either an alloy such as AuZn containing group II element by a method such as resistance heating vapor deposition method as a raw material, or also be formed by II group element and multi-source evaporation method in which other metal and was used as evaporation sources can.

【0057】ここで、第2の金属層28'の材料として例えばAuZnを選択した場合は、Auに比べてZnの平衡蒸気圧が高い。 [0057] Here, if you choose, for example, AuZn as the material of the second metal layer 28 ', a high equilibrium vapor pressure of Zn compared to Au. 従って、AuZn合金を原料として抵抗加熱法によって蒸着すると、AuよりもZnのほうが優先的に蒸発して、第1の金属層26'との界面付近にZnの組成の高い領域を形成する傾向がある。 Therefore, when deposited by the resistance heating method AuZn alloy as a raw material, and preferentially evaporation towards the Zn than Au, tend to form areas of high composition of Zn in the vicinity of the interface between the first metal layer 26 ' is there. このようにZnの組成が第1の金属層に近い位置に偏っていると、前述したようなコンタクト層24への拡散侵入がより優先的かつ容易に生じ易いという利点がある。 When the composition of the thus Zn biased towards a position closer to the first metal layer, there is an advantage that tends to occur more preferentially and easily diffusion and penetration into the contact layer 24 as described above.

【0058】また、AuとZnとを別々の蒸発源から蒸発させる多元蒸着法によって第2の金属層28'を形成する場合も、Auの蒸発速度とZnの蒸発速度とをそれぞれ制御することにより、前述のようなZnの組成分布を設けることが可能である。 [0058] Also, when forming the second metal layer 28 'by multi-source evaporation method of evaporating Au and Zn from separate evaporation sources by controlling the evaporation rate of the evaporation rate and Zn and Au, respectively , it is possible to provide a composition distribution of Zn as described above. なお、前述のようなZnの組成分布を設けなくても本発明の効果が得られることはいうまでもない。 Incidentally, it is needless to say that the effect of the present invention can be obtained without providing a composition distribution of Zn as described above.

【0059】第2の金属層28'を堆積した後に、熱処理することにより、第2の金属層28'に含まれているZnなどのII族元素が第1の金属層26'内に拡散し、さらにp型コンタクト層24の表面層に拡散侵入する。 [0059] 'after depositing, by heat treatment, the second metal layer 28' second metal layer 28 II group element such Zn contained in the diffuse into the first metal layer 26 'in further diffusion and penetration into the surface layer of the p-type contact layer 24. すなわち、熱処理後には、第2の金属層28'に含まれていたII族元素は、第1の金属層26'とp型コンタクト層24の表面層部分に拡散して分布する。 That is, after the heat treatment, the second metal layer 28 'II group element contained in the first metal layer 26' are diffusely distributed in the surface layer portion of the p-type contact layer 24. このようにして、p型コンタクト層24の表面層にp型の高濃度領域が形成され、第1の金属層26との接触抵抗を低減することができる。 Thus, a high concentration region of p-type is formed on the surface layer of the p-type contact layer 24, it is possible to reduce the contact resistance between the first metal layer 26.

【0060】一方、第2の金属層28'に含まれていたII族元素以外のAuなどの金属成分は、熱処理によってある程度は第1の金属層26'の中に拡散して分布し、または、第1の金属層26'を構成している金属元素と合金化する場合もある。 [0060] On the other hand, the second metal layer 28 'a metal component such as Au other than the Group II elements contained in some extent the first metal layer 26 by heat treatment' and diffusely distributed in the, or in some cases, alloying metal elements constituting the first metal layer 26 '. しかし、各層厚や熱処理条件を最適化することによって、第2の金属層28'に含まれているAuなどの金属成分は、第1の金属層26' However, by optimizing the thickness of each layer and the heat treatment conditions, the second metal layer 28 'a metal component such as Au contained in the first metal layer 26'
にブロックされ、p型コンタクト層24の表面までは実質的に拡散しない。 To be blocked, to the surface of the p-type contact layer 24 does not substantially diffuse. すなわち、p型コンタクト層24との付着強度を維持しつつ、p側電極の接触抵抗を低減することができる。 That is, while maintaining the adhesion strength between the p-type contact layer 24, it is possible to reduce the contact resistance of the p-side electrode. このようにして第1の金属層26および第2の金属層28からなるp側電極を形成することができる。 It can be formed this way the p-side electrode made of the first metal layer 26 and the second metal layer 28.

【0061】次に、図4(b)に示したように、酸化シリコン45を堆積し、レジスト46によってパターニングしてボンディング金属用のマスクを形成する。 Next, as shown in FIG. 4 (b), depositing a silicon oxide 45, and patterned to form a mask for bonding metal by the resist 46.

【0062】そして、図4(c)に示したように、Au [0062] Then, as shown in FIG. 4 (c), Au
を蒸着し、レジスト46を用いてリフト・オフすることにより、パターニングする。 Depositing, by lift-off using a resist 46 is patterned. このパターニングによって、p側電極およびn側電極の上にボンディング金属としてAuが形成される。 This patterning, Au is formed as a bonding metal on the p-side and n-side electrodes.

【0063】以上に説明した工程によりサファイア基板12上に形成された発光素子は、その後に劈開により分離され、ステム、チップキャリア或いは実装基板上に所定の方法でマウントされる。 [0063] emitting element formed on a sapphire substrate 12 by the process described above is then separated by cleaving the stem, it is mounted in a predetermined manner to the chip carrier or the mounting substrate. さらに、p側電極及びn側電極にワイアがボンディングされて発光装置が完成する。 Moreover, wire is bonded to the p-side electrode and the n-side electrode emitting device is completed.

【0064】このようにして得られる電極の接触抵抗や付着強度は、第1の金属層26'の層厚と、第2の金属層28'の組成および層厚と、熱処理条件とに強く依存する。 [0064] contact resistance and adhesion strength of the thus obtained electrode, 'and the layer thickness of the second metal layer 28' first metal layer 26 and the composition and thickness of, strongly depends on the heat treatment conditions to. すなわち、第1の金属層26'の層厚が厚すぎると、II族元素が半導体層に拡散しにくくなり、接触抵抗を低減することができない。 That is, if the thickness of the first metal layer 26 'is too thick, II group element is hardly diffused into the semiconductor layer, it is impossible to reduce the contact resistance. 一方、第1の金属層2 Meanwhile, the first metal layer 2
6'の層厚が薄すぎると、Auが容易に半導体層表面に拡散して、付着強度が低下しやすくなる。 When the layer thickness of 6 'is too thin, to diffuse into Au is easily semiconductor layer surface, the adhesion strength tends to decrease.

【0065】本発明者の実験によれば、例えば、第1の金属層26'の原料としてNiを用い、第2の金属層2 According to [0065] the inventor's experiments, for example, using Ni as the material of the first metal layer 26 ', the second metal layer 2
8'の原料としてAu−Mgを用いた場合には、Niの層厚を1〜50nmとし、AuMgのMg含有量を0. When using AuMg as raw material 8 ', the thickness of Ni and 1 to 50 nm, 0 to Mg content AuMg.
2〜10重量%として層厚を2〜50nmとした時に、 The layer thickness when the 2~50nm as 2-10 wt%,
接触抵抗の低減効果が特に顕著であった。 The effect of reducing the contact resistance was particularly pronounced. また、この層厚および組成の範囲では、熱処理温度として、250〜 Further, in this range of thickness and composition, as the heat treatment temperature, 250
1000℃の温度範囲が望ましく、さらに望ましくは4 Preferably the temperature range of 1000 ° C., and more preferably 4
00〜600℃で10秒間〜10分間程度の熱処理が有効であった。 00-600 heat treatment at about 10 seconds to 10 minutes at ℃ was effective. 熱処理が十分でない場合には、接触抵抗が十分に低下しない。 If the heat treatment is not sufficient, the contact resistance is not sufficiently reduced. 一方、過度の熱処理を施すと、第2 On the other hand, when subjected to excessive heat treatment, the second
の金属層28'に含まれるAuが第1の金属層26'を拡散通過して、p型コンタクト層24の表面に達し、電極の付着強度を低下させる傾向がみられた。 Metal layer 28 'Au contained in the first metal layer 26' by diffusion pass through to reach the surface of the p-type contact layer 24, it tends to reduce the adhesion strength of the electrode was observed.

【0066】本発明者は、図1に示した構造のGaN系の青色発光素子を試作して、従来の発光素子と特性を比較した。 [0066] The present inventors have prototyped a blue light emitting device of the GaN-based structure shown in FIG. 1, and compared a conventional light-emitting element and characteristics. 図5は、本発明による半導体発光素子の諸特性を従来の発光素子と比較して表した特性図である。 Figure 5 is a characteristic diagram of the various properties were expressed relative to conventional light-emitting element of the semiconductor light emitting device according to the present invention. すなわち、図5(a)は電流・電圧特性図、同図(b)は電流・光出力特性図、同図(c)は信頼性特性図である。 That is, FIG. 5 (a) current-voltage characteristic diagram, Fig. (B) The current-optical output characteristic diagram, Fig. (C) is a reliable characteristic diagram.
本発明による発光素子は、第1の金属層として厚さ10 Light emitting device according to the present invention, the thickness of the first metal layer 10
nmのNiを堆積し、第2の金属層として厚さ10nm Deposited nm of Ni, the thickness of 10nm as a second metal layer
のAu−2%Mgを堆積し、400℃で10秒間の熱処理を施してp側電極を形成した。 And the deposited Au-2% Mg, to form a p-side electrode is subjected to heat treatment for 10 seconds at 400 ° C.. 一方、比較のために作成した従来の発光素子においては、p側電極としてAu On the other hand, in the conventional light-emitting device produced for comparison, Au as a p-side electrode
を採用し、それ以外の素子構造および作成プロセスは、 The adopted, otherwise the device structure and fabrication process,
本発明による素子と同一とした。 It was the same as element according to the present invention.

【0067】図5(a)に示したように、本発明による素子は、従来のものより、動作電圧も微分抵抗も低い。 [0067] As shown in FIG. 5 (a), device according to the invention, than that of the conventional operating voltage lower differential resistance.
例えば、電流値が20mAの時の動作電圧を比較すると、従来は5Vであったのに対して、本発明による素子は3Vと低い。 For example, when the current value is compared operating voltage when the 20 mA, whereas conventionally was 5V, device according to the invention 3V and less. また、立ち上がり後の傾斜も本発明による素子の方が従来よりも大きく、微分抵抗が低いことを示している。 Further, towards the device according to even present invention inclination after the rising it is greater than the conventional indicate low differential resistance.

【0068】本発明によれば、このように動作電圧が低いために、発光特性も大幅に改善される。 According to [0068] the present invention, in order operating voltage thus is low, light-emitting characteristics are greatly improved. すなわち、図5(b)に示したように、従来の素子では動作電流30 That is, as shown in FIG. 5 (b), the operating current 30 in the conventional device
mA程度で光出力が飽和して3mW以上の出力を得ることができなかった。 Optical output can not be obtained an output of more than 3mW saturated with about mA. しかし、本発明によれば、動作電流100mAまで光出力は飽和せず、10mW以上の出力を得ることができる。 However, according to the present invention, it can be the optical output until the operating current 100mA not saturated, to obtain more output 10 mW. 本発明における光出力の向上は、 Improve the light output in the present invention,
動作電圧が低いことに起因している。 Operating voltage is due to the low it. すなわち、本発明によれば、動作電圧が従来よりも低いために、電流供給に伴う発熱が少なく、発熱に伴う発光特性の低下が生じにくい。 That is, according to the present invention, because the operation voltage is lower than conventional, less heat generation due to the current supply, decrease in emission characteristics caused by heating is less likely to occur.

【0069】また、本発明によれば、発光素子の寿命も大幅に改善することができる。 Further, according to the present invention, the lifetime of the light-emitting element can also be greatly improved. すなわち、図5(c)に示したように、従来の素子では、発光動作の開始と同時に連続的に光出力が劣化し続ける。 That is, as shown in FIG. 5 (c), in the conventional device, starting a continuous light output at the same time of light emitting operation continues to deteriorate. この初期の劣化は、 This initial deterioration,
非発光センタにより生ずる。 Caused by non-emission centers. すなわち、従来の素子では、p側電極の材料としてAu、Ag或いはCuなどのI族元素が採用されている。 That is, in the conventional device, Au, is a Group I element such as Ag or Cu is employed as the material of the p-side electrode. これらのI族元素は、時間の経過とともに半導体層中に拡散侵入して、深い準位を形成する。 These Group I element diffuses entering the semiconductor layer with the passage of time, to form a deep level. そして、この深い準位は、非発光性の再結合センタを形成し、発光効率を低下させる。 Then, the deep level, the recombination center non-luminescent form, decreasing the luminous efficiency. このようにして、初期の劣化が生ずる。 In this way, the initial degradation occurs.

【0070】さらに、従来の素子においては、連続動作時間が約1000時間を経過すると、光出力は急速に劣化する。 [0070] Further, in the conventional device, when the continuous operation time has elapsed for approximately 1000 hours, the light output is rapidly deteriorated. これは、前述した非発光センタで生ずる再結合エネルギにより、徐々に結晶欠陥が形成され、成長して、発光素子の活性層に達することにより生ずる。 This is because the recombination energy generated by the non-emission center mentioned above, is gradually crystal defects formed, grown, caused by reaching the active layer of the light-emitting element.

【0071】一方、本発明による発光素子は、1000 [0071] On the other hand, the light-emitting device according to the present invention, 1000
0時間以上の動作時間に対して、光出力は極めて安定している。 Against 0 hours or operating time, the light output is extremely stable. すなわち、10000時間経過時においても、 In other words, even at the time of 10,000 hours elapsed,
初期値の約98%の光出力を維持している。 About 98% of the initial value of which maintains the optical output. このように優れた信頼性を示すのは、非発光センタとなるAuなどのI族元素が、第1の金属層26によりブロックされて半導体結晶中に拡散侵入しにくいからである。 Shown thus excellent reliability, I group element such as Au serving as a non-emission center is not easily diffused penetration is blocked in a semiconductor crystal by the first metal layer 26.

【0072】また、本発明によれば、p側電極の密着性も顕著に改善される。 Further, according to the present invention, adhesion of the p-side electrode is also significantly improved. すなわち、Au電極を採用した従来の素子では、ワイア・ボンディング工程において電極の剥離が80%前後も発生する場合があった。 That is, in the conventional device employing an Au electrode, there is a case where peeling of the electrode in the wire bonding process is also generated about 80%. しかし、 But,
本発明による発光素子では、ワイア・ボンディング工程における電極剥離の割合は1%以下であり、組立歩留まりが顕著に改善された。 In the light-emitting device according to the present invention, the ratio of electrode peeling in the wire bonding process is less than 1%, the assembly yield is significantly improved.

【0073】さらに、本発明によれば、サージ耐圧も改善される。 [0073] Further, according to the present invention, surge resistance is improved. すなわち、従来の素子では、前述したp側電極の剥離やI族元素の拡散侵入によって、サージ耐圧が低下し、EIAJ規格による測定値は、約50Vに過ぎなかった。 That is, in the conventional device, the diffusion and penetration of the release and Group I elements of the p-side electrode as described above, reduces the surge resistance, measured according to EIAJ standard was only about 50 V. しかし、本発明による素子では、電極の付着強度が改善され、また、I族元素の拡散侵入も抑制されるために、EIAJ規格による測定値は300V以上と大きく改善された。 However, the element according to the present invention, adhesion strength of the electrode is improved, also, for the diffusion penetration of Group I element is suppressed, the value measured by the EIAJ standard has been greatly improved and more 300 V.

【0074】本発明によれば、p側電極の接触抵抗が低いために、素子の動作電圧を低下することができる。 According to [0074] the present invention, because the contact resistance of the p-side electrode is low, it is possible to reduce the operating voltage of the device. p
側の接触抵抗を低下させるためには、p側の半導体層の表面のキャリア濃度を高くすることが必要とされる。 To reduce the contact resistance of the side, it is necessary to increase the carrier concentration of the surface of the p-side semiconductor layer. しかし、p側の半導体層にドーパントを高濃度にドーピングすると、その表面モフォロジが劣化して平坦な層を形成することが困難である。 However, when heavily doped a dopant into the semiconductor layer of the p-side, it is difficult that the surface morphology to form a flat layer deteriorates. しかし、本発明によれば、第1の金属層26'を介してII族元素を拡散させるので、半導体層の表面モフォロジを劣化することなく、接触抵抗を低下することができるという効果も得ることができる。 However, according to the present invention, therefore diffuse the group II element via the first metal layer 26 ', without deteriorating the surface morphology of the semiconductor layer, to obtain an effect that it is possible to reduce the contact resistance can.

【0075】ここで、本発明における第1の金属層2 [0075] Here, the first metal layer in the present invention 2
6'の材料は、半導体層との付着強度を確保するとともに、第2の電極材料に含まれていて電極の付着強度を低下させるAuなどの元素の拡散を抑制するバリアの役割を果たすことが必要とされる。 Material 6 'is configured to ensure the adhesion strength between the semiconductor layer, to play a role of suppressing a barrier to diffusion of elements such as Au to reduce the adhesion strength of the second electrode material contained has been electrode Needed. そのような材料としては、Niの他に、Pd、Pt、Ti、Zr、Hf、C Such materials, in addition to Ni, Pd, Pt, Ti, Zr, Hf, C
r、Mo或いはWなどの金属が挙げられる。 r, and metal such as Mo or W. また、窒化チタン、窒化タングステン或いは珪化チタンなどの化合物を用いることもできる。 It is also possible to use titanium nitride, a compound such as tungsten or titanium silicide nitride.

【0076】これらのうちで、Ni、Pd或いはPtを用いた場合は、下地の半導体に対する密着性が特に優れるという効果が得られる。 [0076] Of these, Ni, in the case of using Pd or Pt, the effect is obtained that the adhesion to the semiconductor underlying particularly excellent. また、Ti、Zr或いはHf In addition, Ti, Zr or Hf
を用いた場合は、半導体中で非発光センタを形成するI In the case of using, I to form a non-luminescent center in the semiconductor
族元素の侵入を特に抑制できるという効果が得られる。 Effect that the entry of group elements, especially can be suppressed.
また、Cr、Mo或いはWを用いた場合には、密着性が優れ高温の熱処理に耐えしかも下地の半導体からの窒素の乖離蒸発を特に抑制することができるという効果が得られる。 Further, Cr, in the case of using Mo or W, the effect is obtained that the divergence evaporation of nitrogen from withstand Moreover the underlying semiconductor heat treatment of high temperature adhesion excellent can be particularly suppressed. 一方、窒化チタン或いは窒化タングステンを用いた場合には、熱処理による下地の半導体からの窒素の乖離蒸発を抑制するために高温での熱処理が可能となり、コンタクト層のキャリア濃度をさらに上昇させて接触抵抗を低減することができるという効果が得られる。 On the other hand, in the case of using titanium nitride or tungsten nitride, it is possible to heat treatment at a high temperature in order to suppress divergence evaporation of nitrogen from the semiconductor of the base by a heat treatment, the contact resistance further increase the carrier concentration of the contact layer effect that can be reduced.
また、珪化チタンを用いた場合には、第2の金属層28 In the case of using the titanium silicide, the second metal layer 28
のII族元素以外のAuなどの金属元素の半導体層への拡散侵入を特に抑制することができ、素子のサージ耐圧が特に改善されるという効果が得られる。 Can be particularly suppressed diffusion and penetration into the semiconductor layer of metal elements such as Au other than the Group II elements, effect that the surge withstand voltage of the device is particularly improved.

【0077】第2の電極材料に含まれるII族元素としては、ZnやMgが望ましい。 [0077] As the II group element contained in the second electrode material, Zn or Mg is desirable. これは、これらの元素がIII−V族半導体中でアクセプタを形成しやすく、また、毒性が少なく、取り扱いが容易だからである。 This is because these elements are liable to form an acceptor in the III-V semiconductor, also less toxicity, because it is easy to handle. しかし、これらの元素の他に、Be、Ca、Sr、Cd、H However, in addition to these elements, Be, Ca, Sr, Cd, H
gなども採用することができる。 g, etc. can also be employed. また、これらのII族元素とともに第2の金属層を構成する金属は、前述したAuに限定されず、第1の電極材料26中での拡散速度がII族元素よりも小さい金属であれば良い。 The metal constituting the second metal layer with these Group II elements is not limited to Au described above, the diffusion rate of in the first electrode material 26 may be a less metal than Group II element . また、均一な組成の原料を安定して得るためには、II族元素と所定の組成範囲において固溶体を形成する金属であることが望ましい。 Further, in order to stably obtain a raw material having a uniform composition, it is desirable that the metal forming the solid solution in Group II element and a predetermined composition range. さらに、前述したように、II族元素よりも平衡蒸気圧が低い元素であることが望ましい。 Furthermore, as described above, it is preferred over Group II elements is the equilibrium vapor pressure is lower element. なお、接触抵抗を低減するためには、第1の電極材料にI In order to reduce the contact resistance, I the first electrode material
I族元素を予め含有させることも考えられる。 Also conceivable to previously contain Group I elements. この構成については、後に説明する第3実施例〜第6実施例において詳述する。 This configuration will be described in detail in the third to sixth embodiments to be described later. 本発明によれば、従来から用いられているNiやAuZnなどの材料を利用して、電極の付着強度を確保しつつ、容易に接触抵抗を低減することができる。 According to the present invention can utilize materials such as Ni or AuZn which has been conventionally used, while ensuring the adhesion strength of the electrode, reducing the easily contact resistance.

【0078】また、図1においては、p側電極として、 [0078] Further, in FIG. 1, a p-side electrode,
第1の金属層26と第2の金属層28からなる積層構造を図示したが、本発明は、これに限定されるものではない。 Although illustrated a laminated structure consisting of the first metal layer 26 and the second metal layer 28, the present invention is not limited thereto. この他の例として、例えば、第1の金属層26を積層構造とすることもできる。 As another example, for example, it may be a first metal layer 26 a laminated structure. すなわち、p型半導体層の上にまず、密着性の優れたNiなどの金属層を堆積し、 That is, first on a p-type semiconductor layer, depositing a metal layer such as excellent Ni adhesion,
その上にAuの拡散に対するバリアとなるTiなどの金属層を堆積し、さらにその上にAuZnなどの金属層を堆積して、熱処理を施すこととしても良い。 Thereon depositing a metal layer such as Ti to be a barrier to the diffusion of Au, further thereon by depositing a metal layer such as AuZn, it may be subjected to a heat treatment. また、第2 In addition, the second
の金属層を多層構造とすることもできる。 The metal layer may have a multilayer structure. すなわち、p That is, p
型半導体層の上にまず、密着性の優れたNiなどの金属層を堆積し、その上にAuMgを堆積し、さらにその上にAuZnなどの金属層を堆積して、熱処理を施すこととしても良い。 First on the type semiconductor layer, depositing a metal layer such as excellent Ni adhesion, deposited AuMg thereon, further thereon by depositing a metal layer such as AuZn, even performing heat treatment good. さらに、これらの金属層の上に、さらに、第3の金属層を堆積しても良い。 Furthermore, on these metal layers may further deposited third metal layer. またボンディング・パッド用電極は、Auを含むAu/Cr、Au/N The bonding pad electrode, Au / Cr containing Au, Au / N
i、Au/TiさらにAlでも良い。 i, Au / Ti addition may be Al.

【0079】次に、本発明による第2の半導体素子について説明する。 Next, a description will be given of a second semiconductor device according to the present invention. 図6は、本発明による第2の半導体発光素子の断面を表す概略構成図である。 Figure 6 is a schematic diagram showing a cross section of the second semiconductor light emitting device according to the present invention. すなわち、同図に示した発光素子50は、赤色〜緑色に発光するリン系化合物半導体発光素子である。 That is, the light emitting element 50 shown in the figure, a phosphorus-based compound semiconductor light emitting device that emits red light to green. 発光素子50は、n型Ga Emitting element 50, n-type Ga
As基板52上に積層された多層構造を有する。 Having a multilayer structure stacked on the As substrate 52. GaA GaA
s基板52の上には、まずバッファ層54が堆積される。 On top of s substrate 52, first buffer layer 54 is deposited. このバッファ層54の材料は、例えばn型のGaA The material of the buffer layer 54 is, for example, n-type GaA of
sとすることができる。 It can be set to s.

【0080】このバッファ層54の上には、n型クラッド層56、活性層58、p型クラッド層60がこの順序で形成されている。 [0080] On the buffer layer 54, n-type cladding layer 56, active layer 58, p-type cladding layer 60 are formed in this order. n型クラッド層56およびp型クラッド層60は、それぞれ活性層58に光と注入キャリアを閉じこめる役割を有し、活性層よりも低い屈折率を有することが必要とされる。 n-type cladding layer 56 and the p-type cladding layer 60 has the active layer 58, respectively serve to confine light and injected carriers are required to have a lower refractive index than the active layer. その材料は、例えば、活性層58よりもバッドギャップの大きいInGaAlPとすることができる。 The material may be, for example, a large InGaAlP bad gap than the active layer 58. 活性層58は、発光素子に電流として注入された電荷が再結合することにより発光を生ずる半導体層である。 The active layer 58 is a semiconductor layer that produces light emission by the injected charge as a current to the light emitting element are recombined. その材料としては、例えば、アンドープのInGaAlPを用いることができる。 As the material, for example, it can be used undoped InGaAlP.

【0081】p型クラッド層60の上には、ボンディング・パッド下での発光を抑制するための電流阻止層62 [0081] On the p-type cladding layer 60, the current blocking layer 62 for suppressing the light emission under the bonding pad
が形成されている。 There has been formed. 電流阻止層は、外部から供給される駆動電流がボンディング・パッドの下に流れることを阻止するための層であり、例えば、n型のInGaAlP Current blocking layer is a layer for the driving current supplied from the outside is prevented from flowing under the bonding pad, eg, n-type InGaAlP of
とすることができる。 It can be.

【0082】p型クラッド層60の上には、第1の電極金属64と、第2の電極金属66とがこの順序で積層されている。 [0082] On the p-type cladding layer 60, a first electrode metal 64, and a second electrode metal 66 are stacked in this order. 第1の電極金属64のためには、p型クラッド層60との付着強度の高い材料を選択することが望ましい。 For the first electrode metal 64, it is desirable to select a high adhesion strength between the p-type cladding layer 60 material. その材料としては、例えば、厚さ1〜50nmのNiを用いることができる。 As the material, for example, it may be used Ni thickness 1 to 50 nm. また、第2の電極金属66 Further, the second electrode metal 66
のためには、例えば、II族元素を含むAuを2〜50 For, for example, an Au containing II group elements 2-50
nmの厚さで形成することができる。 It can be formed in the nm thick. ただし、これらの金属層を堆積した後に、熱処理が施されているために、 However, after the deposition of these metal layers, in order to thermally processed,
第1の金属層64にもII族元素やAuがある程度は含まれている。 Group II elements and Au is contained to some extent in the first metal layer 64. また、第1の金属層64と第2の金属層6 Further, the first metal layer 64 a second metal layer 6
6の界面は合金化している場合もある。 Interface 6 is sometimes alloyed. 電流阻止層62 Current blocking layer 62
の上にはAu電極32が堆積され、第2の金属層66と接触している。 Au electrode 32 is deposited on top of and in contact with the second metal layer 66. Au電極68は、ボンディング・パッドとしての役割を有し、外部から駆動電流を供給するための図示しないワイアがボンディングされる。 Au electrode 68 has a role as a bonding pad, wires (not shown) for supplying a driving current from the outside are bonded.

【0083】n型基板52の裏面には、n側電極70が積層されている。 [0083] On the back surface of the n-type substrate 52, n-side electrode 70 are laminated. n側電極70は、例えば、TiとAu n-side electrode 70, for example, Ti and Au
をこの順序で積層した多層構造の電極とすることができる。 It can be an electrode that has a multilayer structure stacked in this order. 図6に示した発光素子50の製造に際しては、各半導体層54〜62は、例えば、有機金属気相成長法(M When manufacturing the light emitting device 50 shown in FIG. 6, each of the semiconductor layers 54 to 62 are, for example, metal organic chemical vapor deposition method (M
OCVD法)によりGaAs基板52上にエピタキシャル成長することができる。 OCVD method) by can be epitaxially grown on the GaAs substrate 52.

【0084】半導体発光素子50の製造工程については、図2〜図4に関連して前述した各工程と概略同様であるために詳しい説明は省略する。 [0084] The manufacturing process of the semiconductor light emitting element 50, a detailed description for in connection with FIGS. 2 to 4 are the same steps as schematically described above will be omitted.

【0085】本発明者は、第1の金属層64'として厚さ10nmのNiを堆積し、第2の金属層66'としてAu−2%Znを10nmの厚さに堆積し、さらに40 [0085] The present inventors have, 'depositing a Ni thick 10nm as a second metal layer 66' a first metal layer 64 a Au-2% Zn is deposited to a thickness of 10nm as a further 40
0℃で約10秒間の熱処理を施した。 At 0 ℃ was subjected to heat treatment of about 10 seconds. このようにして作成した発光素子について、オージェ分光分析を行ったところ、Auの半導体層への拡散が十分に抑制されていることが確認された。 A light-emitting device was thus prepared, was subjected to Auger spectroscopy, it was confirmed that diffusion into the semiconductor layer of Au is sufficiently suppressed.

【0086】また、図1に示した発光素子10に関して前述したような種々の効果も得られることが確認された。 [0086] Further, it was confirmed that various effects as described above can be obtained with respect to the light emitting element 10 shown in FIG. すなわち、図6に示した発光素子50においても、 In other words, in the light-emitting element 50 shown in FIG. 6,
従来の素子と比較して、駆動電圧が低下し、光出力が上昇し、信頼性が向上するとともに、電極の剥離が抑制され、サージ耐圧も改善された。 Compared to conventional devices, the drive voltage is reduced, the light output increases, thereby improving the reliability, peeling of the electrode is suppressed, surge resistance was also improved.

【0087】図6においては、p側電極として、第1の金属層64と第2の金属層66との積層構造を図示したが、本発明は、これに限定されるものではない。 [0087] In Figure 6, a p-side electrode, has been illustrated with the first metal layer 64 a laminated structure of the second metal layer 66, the present invention is not limited thereto. この他の例として、例えば、前述したように、各金属層が積層構造を有していてもよい。 As another example, for example, as described above, the metal layer may have a layered structure. また、これらの金属層の上に、さらに、図示しない第3の金属層を堆積しても良い。 Also, on these metal layers may further deposited third metal layer (not shown).

【0088】また、図6に示した発光素子50は、リン系化合物半導体の発光素子としての一例を挙げたものに過ぎない。 [0088] Further, the light-emitting element 50 shown in Figure 6 is merely cited an example of a light emitting element of the phosphorus-based compound semiconductor. その他にも例えば、p型クラッド層60の上に、図示しないp型コンタクト層を形成することもできる。 Besides example, on the p-type cladding layer 60, it is also possible to form a p-type contact layer (not shown). さらに、同図に例示した各半導体層の導電型を反転させた構造の素子も本発明の範囲に包含される。 Moreover, elements of the structure obtained by inverting the conductivity type of each semiconductor layer illustrated in FIG. Also fall within the scope of the present invention. その場合には、本発明によるp側の電極構造は、p型基板の裏面に形成されることとなる。 In that case, the electrode structure of the p-side according to the present invention, will be formed on the back surface of the p-type substrate. さらに、本発明は、その他にも、p型半導体層において電極を形成する必要のあるすべての発光素子に対して適用することができる。 Furthermore, the present invention is, Besides, it can be applied to all the light emitting elements that need to form an electrode in the p-type semiconductor layer.

【0089】次に、本発明の第3の半導体素子について説明する。 Next, a description will be given of a third semiconductor device of the present invention. 図7は、本発明による第3の半導体発光素子の断面を表す概略構成図である。 Figure 7 is a schematic diagram showing a cross section of the third semiconductor light emitting device according to the present invention. すなわち、同図に示した発光素子は、GaN系の発光素子であり、サファイア基板100の上に、InGaAlNからなるバッファ層101、n型InGaAlNからなるコンタクト層10 That is, the light emitting element shown in the figure, a light-emitting element of a GaN-based, on the sapphire substrate 100, a contact layer 10 composed of the buffer layer 101, n-type InGaAlN consisting InGaAlN
2、n型InGaAlNからなるクラッド層103、n 2, n-type cladding layer 103 made of InGaAlN, n
型InGaAlNからなる活性層104、p型InGa Active layer 104 formed of type InGaAlN, p-type InGa
AlNからなるクラッド層105、p型InGaAlN Cladding layer 105 made of AlN, p-type InGaAlN
からなるコンタクト層106が形成されている。 A contact layer 106 made of is formed.

【0090】p型コンタクト層106の上には、3層構造のp側電極110が設けられている。 [0090] On the p-type contact layer 106, p-side electrode 110 of the three-layer structure is provided. すなわち、p側電極110は、マグネシウムを含有したニッケル(Ni Ie, p-side electrode 110 is a nickel containing magnesium (Ni
−Mg)からなる第1の金属層107と、マグネシウムを含有した金(Au−Mg)からなる第2の金属層10 A first metal layer 107 made of -mg), the second metal layer 10 made of gold (Au-Mg) containing magnesium
8と、Auからなる第3の金属層109がこの順序に積層されてなる。 8, the third metal layer 109 made of Au are laminated in this order. ここで、第1の金属層107は、コンタクト層106に対して密着し、同時に接触抵抗を低減させる役割を有する。 Here, the first metal layer 107 has a role to close contact with the contact layer 106 reduces the contact resistance at the same time. 第2の金属層108は、第1の金属層107を介してコンタクト層106のコンタクト領域にドーパントを供給するとともに、第1の金属層107 The second metal layer 108 supplies the dopant into the contact region of the contact layer 106 through the first metal layer 107, first metal layer 107
と第3の金属層109との密着性を確保する役割を有する。 If it has the role of ensuring adhesion between the third metal layer 109. 第3の金属層109は、ボンディング・パッドとしての役割を有する。 The third metal layer 109 has a role as a bonding pad.

【0091】一方、n型コンタクト層102の上には、 [0091] On the other hand, on the n-type contact layer 102,
TiとAuとを積層してなる金属層111と、同じくT A metal layer 111 formed by stacking Ti and Au, also T
iとAuとを積層してなる金属層112とからなるn側電極113が設けられている。 n-side electrode 113 made of a metal layer 112. formed by laminating a i and Au is provided.

【0092】本実施例においては、p側電極110の第1の金属層107として、予めII族元素のマグネシウムを添加して積層させている。 [0092] In this embodiment, as the first metal layer 107 of the p-side electrode 110, and are laminated by the addition of magnesium advance II group element. このように、第1の金属層に予めII族元素を添加して積層させることによって、p型コンタクト層106との密着性を高め、さらに効果的にオーミック性を改善することができる。 Thus, by laminating with the addition of pre-II group element in the first metal layer, improving the adhesion between the p-type contact layer 106, it is possible to more effectively improve the ohmic properties. すなわち、第1の金属層107に含有されるII族元素は、熱処理により容易にp型コンタクト層106のコンタクト部分に拡散させることができる。 That, II group elements contained in the first metal layer 107 may be easily diffused to the contact portion of the p-type contact layer 106 by heat treatment. その結果として、コンタクト部の接触抵抗を容易に低減することができる。 As a result, it is possible to easily reduce the contact resistance of the contact portion. また、第1の金属層107の上にAu−Mgからなる第2 The second consisting of Au-Mg on the first metal layer 107
の金属層108を形成することにより、第1の金属層1 By forming the metal layer 108, first metal layer 1
07と第3の金属層109との密着性が改善され、Au 07 and adhesion between the third metal layer 109 is improved, Au
ワイヤボンディング時の電極剥がれが解消された。 Electrode peeling during wire bonding is eliminated.

【0093】ここで、本発明者の検討の結果、第1の金属層を堆積する際のマグネシウムの含有量は、0.1〜 [0093] Here, results of studies made by the present inventors, the content of magnesium at the time of depositing the first metal layer, 0.1
12重量%以下とすることが望ましいことが分かった。 It was found that it is preferable to 12 wt% or less.
マグネシウムの含有量がこれよりも多いと、電極の付着強度が低下する傾向が認められたからである。 When the content of magnesium is greater than this, because adhesion strength of the electrode tended to decrease. また、第1の金属層の層厚は、1〜50nmの範囲にあることが望ましい。 The layer thickness of the first metal layer is preferably in the range of 1 to 50 nm. また、第2の金属層の層厚は、前述した各実施例と同様に、2〜50nmの厚さで形成することが望ましい。 The layer thickness of the second metal layer, similar to the above-mentioned embodiments, it is desirable to form a thickness of 2 to 50 nm.

【0094】本実施例においても、各金属層を堆積した後に、熱処理を施すことが望ましい。 [0094] Also in this embodiment, after depositing each metallic layer, it is desirable to perform the heat treatment. このような熱処理により、第1の金属層107に含まれていたII族元素の一部をコンタクト層106に容易に拡散させることができるからである。 By such heat treatment, because a part of the II-group element contained in the first metal layer 107 can be easily diffused into the contact layer 106. また、この熱処理により、第2の金属層108に含まれていたII族元素の一部も第1の金属層107を介してコンタクト層106に拡散させ、接触抵抗をさらに低減することもできる。 Further, this heat treatment can also be a part of Group II elements contained in the second metal layer 108 is diffused into the contact layer 106 through the first metal layer 107 to further reduce the contact resistance. 熱処理の条件は、250℃〜1000℃の温度範囲内であることが望ましく、さらに望ましくは、400℃〜600℃の範囲内で、10秒間〜10分間程度の熱処理とすることが有効であった。 Conditions of the heat treatment is desirably within a temperature range of 250 ° C. to 1000 ° C., and more preferably, in the range of 400 ° C. to 600 ° C., was effective to a thermal treatment at about 10 seconds to 10 minutes . 熱処理が十分でない場合には、接触抵抗が十分に低下しない傾向がみられた。 If the heat treatment is not sufficient, a tendency that the contact resistance is not sufficiently decrease was observed. また、過度の熱処理を施すと、第2の金属層108に含まれる金が第1の金属層107を拡散通過して、コンタクト層106の表面に達し電極の付着強度を低下させる傾向が認められた。 Further, when subjected to excessive heat treatment, the gold contained in the second metal layer 108 is diffused through the first metal layer 107, tends to reduce the adhesion strength of the electrode reaches the surface of the contact layer 106 is observed It was.

【0095】本実施例における第1の金属層107を構成する主成分としては、半導体層との付着強度を確保するとともに、第2の電極材料に含まれていて電極の付着強度を低下させるAuなどの元素の拡散を抑制するバリアの役割を果たす材料であることが必要とされる。 [0095] As main component of the first metal layer 107 in the present embodiment, while securing the adhesion strength between the semiconductor layer, decreases the adhesion strength of the second electrode material contained has been electrode Au it is required to play a role material inhibiting barrier to diffusion of elements such as. そのような材料としては、Niの他に、Pd、Pt、Ti、 Such materials, in addition to Ni, Pd, Pt, Ti,
Zr、Hf、Cr、Mo或いはWなどの金属が挙げられる。 Zr, Hf, Cr, and metal such as Mo or W. また、窒化チタン、窒化タングステン或いは珪化チタンなどの化合物を用いることもできる。 It is also possible to use titanium nitride, a compound such as tungsten or titanium silicide nitride.

【0096】また、第2の金属層108を構成する主成分は、前述したAuに限定されず、第1の電極材料10 [0096] Further, main component of the second metal layer 108 is not limited to Au mentioned above, the first electrode material 10
7中での拡散速度がII族元素よりも小さい金属であれば良い。 Diffusion rates in 7 may be a less metal than Group II element. また、均一な組成の原料を安定して得るためには、II族元素と所定の組成範囲において固溶体を形成する金属であることが望ましい。 Further, in order to stably obtain a raw material having a uniform composition, it is desirable that the metal forming the solid solution in Group II element and a predetermined composition range. さらに、前述したように、II族元素よりも平衡蒸気圧が低い元素であることが望ましい。 Furthermore, as described above, it is preferred over Group II elements is the equilibrium vapor pressure is lower element. 一方、第1の金属層107と第2の金属層にそれぞれ添加するII族元素としては、ZnやMgが望ましい。 Meanwhile, as the II group element in the first metal layer 107 is added respectively to the second metal layer, Zn and Mg are preferable. これは、これらの元素がIII−V族半導体中でアクセプタを形成しやすく、また、毒性が少なく、 This is because these elements are liable to form an acceptor in the III-V semiconductor, also less toxic,
取り扱いが容易だからである。 Handling is because it is easy. しかし、これらの元素の他に、Be、Ca、Sr、Cd、Hgなども採用することができる。 However, it in addition to these elements, Be, Ca, Sr, Cd, Hg can also be employed such as. さらに、第1の金属層107に添加するI Furthermore, I added to the first metal layer 107
I族元素と第2の金属層108に添加するII族元素とは、必ずしも同一の元素である必要はない。 The Group II element added to Group I element and a second metal layer 108, not necessarily the same element. すなわち、 That is,
第1の金属層107を構成する主要元素と第2の金属層108を構成する主要元素のそれぞれの物性に応じて、 Depending on the respective physical properties of the main elements constituting the main element and the second metal layer 108 constituting the first metal layer 107,
添加するII族元素を適宜選択することができる。 II group element to be added can be appropriately selected.

【0097】次に、本発明の第4の半導体発光素子について説明する。 [0097] Next explained is the fourth semiconductor light-emitting device of the present invention. 図8は、本発明による第4の半導体発光素子の断面を表す概略構成図である。 Figure 8 is a schematic diagram showing a cross section of the fourth semiconductor light-emitting device according to the present invention. すなわち、同図に示した発光素子は、GaN系の発光素子であり、SiC That is, the light emitting element shown in the figure, a light-emitting element of a GaN-based, SiC
基板200の上に、lnGaAlNからなるバッファ層201、n型InGaAlNからなるコンタクト層20 On a substrate 200, a contact layer 20 composed of the buffer layer 201, n-type InGaAlN consisting lnGaAlN
2、n型InGaAlNからなるクラッド層203、n 2, a cladding layer 203 made of n-type InGaAlN, n
型InGaAlNからなる活性層204、P型InGa Active layer 204 made of mold InGaAlN, P-type InGa
AlNからなるクラッド層205、p型InGaAlN Cladding layer 205 made of AlN, p-type InGaAlN
からなるコンタクト層206が形成されている。 A contact layer 206 made of is formed. 本実施例においても、p型コンタクト層206の上には3層構造のp側電極210が設けられている。 In this embodiment, p-side electrode 210 of the three-layer structure on the p-type contact layer 206 is provided. すなわち、p側電極210は、マグネシウムを含有したニッケル(Ni Ie, p-side electrode 210 is a nickel containing magnesium (Ni
−Mg)からなる第1の金属層207と、マグネシウムを含有した金(Au−Mg)からなる第2の金属層20 A first metal layer 207 made of -mg), the second metal layer 20 made of gold (Au-Mg) containing magnesium
8と、Auからなる第3の金属層209がこの順序に積層されてなる。 8, the third metal layer 209 made of Au are laminated in this order. ここで、第1の金属層207は、コンタクト層206に対して密着し、同時に接触抵抗を低減させる役割を有する。 Here, the first metal layer 207 has a role to close contact with the contact layer 206 reduces the contact resistance at the same time. 第2の金属層208は、第1の金属層207を介してコンタクト層206のコンタクト領域にドーパントを供給するとともに、第1の金属層207 The second metal layer 208 supplies the dopant into the contact region of the contact layer 206 through the first metal layer 207, first metal layer 207
と第3の金属層209との密着性を確保する役割を有する。 If it has the role of ensuring the adhesion between the third metal layer 209. 第3の金属層209は、ボンディング・パッドとしての役割を有する。 The third metal layer 209 has a role as a bonding pad.

【0098】一方、n型コンタクト層202の上には、 [0098] On the other hand, on the n-type contact layer 202,
TiとAuとを積層してなる金属層211と、同じくT A metal layer 211 formed by stacking Ti and Au, also T
iとAuとを積層してなる金属層212とからなるn側電極213が設けられている。 n-side electrode 213 made of a metal layer 212 formed by laminating a i and Au is provided. ここで、本実施例においては、金属層212がコンタクト層202とバッファ層201の側面から基板200の裏面に延在して形成されているものであり、NiとAuとの積層構造、またはC In the present embodiment, which metal layer 212 is formed to extend from the side surface of the contact layer 202 and the buffer layer 201 on the back surface of the substrate 200, a stacked structure of Ni and Au or C,
rとAuとの積層構造であっても良い。 A laminated structure of r and Au may be. このように、n In this way, n
側電極を基板200の裏面まで延在させることにより、 By extending the side electrode to the rear surface of the substrate 200,
発光素子を図示しない所定の部材に実装すると同時にn At the same time n it is mounted on a predetermined member (not shown) the light emitting element
側電極の接続を確保することができる。 It is possible to ensure the connection of the side electrode.

【0099】本実施例においても、第1の金属層207 [0099] Also in this embodiment, the first metal layer 207
にマグネシウムなどのII族元素を予め添加して積層し、その後に、適宜熱処理を施すことにより、前述した第3実施例と同様の種々の効果を同様に得ることができる。 Previously laminated with the addition of Group II elements such as magnesium, followed by an appropriate heat treatment performed, it is possible to obtain the same various effects similar to the third embodiment described above.

【0100】また、第1の金属層207や第2の金属層208の材料についても第3実施例に関して前述した種々の元素を同様に用いることができる。 [0100] Further, it is possible to use various elements for the material of the first metal layer 207 and second metal layer 208 also described above with reference to the third embodiment as well.

【0101】次に、本発明の第5の半導体発光素子について説明する。 Next, an explanation will be given of a fifth semiconductor light-emitting device of the present invention. 図9は、本発明による第5の半導体発光素子の断面を表す概略構成図である。 Figure 9 is a schematic diagram showing a cross section of a fifth semiconductor light emitting device according to the present invention. すなわち、同図に示した発光素子は、GaN系の発光素子であり、サファイア基板300の上に、lnGaAlNからなるバッファ層301、n型InGaAlNからなるコンタクト層302、n型InGaAlNからなるクラッド層30 That is, the light emitting element shown in the figure, a light-emitting element of a GaN-based, on a sapphire substrate 300, a cladding layer 30 composed of the contact layer 302, n-type InGaAlN consisting buffer layer 301, n-type InGaAlN consisting lnGaAlN
3、n型InGaAlNからなる活性層304、P型I 3, the active layer 304 made of n-type InGaAlN, P-type I
nGaAlNからなるクラッド層305、p型InGa Cladding layer 305 made of nGaAlN, p-type InGa
AlNからなるコンタクト層306が形成されている。 A contact layer 306 made of AlN is formed.

【0102】本実施例においては、p型コンタクト層3 [0102] In this embodiment, p-type contact layer 3
06の上には、まず透光性の電極307が形成され、その上に、3層構造の金属層308〜310が設けられている。 Over 06 is first transparent electrode 307 is formed, on its metal layer 308 to 310 of the three-layer structure is provided. 透光性の電極307の材料としては、例えば、インジウム錫酸化物(ITO)を用いることができる。 As a material of the transparent electrode 307, for example, indium tin oxide (ITO). 第1の金属層308としては、例えば、Ni−Mg合金を用いることができる。 The first metal layer 308, for example, may be used Ni-Mg alloy. 第2の金属層309としては、例えば、Au−Mg合金を用いることができる。 The second metal layer 309, for example, may be used Au-Mg alloy. 第3の金属層310としては、Auを用いることができる。 The third metal layer 310, may be used Au. 各金属層308〜310の役割は、第3実施例に関して前述したものと同様である。 The role of each of the metal layers 308 to 310 are the same as those described above with reference to the third embodiment. すなわち、第1の金属層308 That is, the first metal layer 308
は、透光性の電極307に対して密着し、同時に接触抵抗を低減させる役割を有する。 Is in close contact with respect to the translucent electrode 307 has a role to reduce the contact resistance at the same time. 第2の金属層309は、 The second metal layer 309,
透光性電極307と第1の金属層308とを介してコンタクト層306のコンタクト領域にドーパントを供給するとともに、第1の金属層308と第3の金属層310 It supplies the dopant into the contact region of the contact layer 306 through the transparent electrode 307 and the first metal layer 308, the first metal layer 308 a third metal layer 310
との密着性を確保する役割を有する。 It has the role of ensuring the adhesion between. 第3の金属層31 The third metal layer 31
0は、ボンディング・パッドとしての役割を有する。 0, has a role as a bonding pad.

【0103】本実施例においては、透光性の電極307 [0103] In this embodiment, the translucent electrode 307
を設けたことによって、活性層304からの発光を外部に高い効率で取り出すことができる。 By the provided light emission can be extracted from the active layer 304 outside the high efficiency.

【0104】また、本実施例においても、第1の金属層308にマグネシウムなどのII族元素を予め添加して積層し、その後に、適宜熱処理を施すことにより、透光性の電極307を介してコンタクト層306にII族元素を供給することができ、前述した第3実施例と同様の種々の効果を同様に得ることができる。 [0104] Also in this embodiment, the first and by stacking previously added a group II element such as magnesium in the metal layer 308, followed by an appropriate heat treatment performed, via the transparent electrode 307 Te can supply the group II element in the contact layer 306, it is possible to obtain the same various effects similar to the third embodiment described above.

【0105】また、第1の金属層308や第2の金属層309の材料についても第3実施例に関して前述した種々の元素を同様に用いることができる。 [0105] Further, it is possible to use various elements for the material of the first metal layer 308 and second metal layer 309 described above with reference to the third embodiment as well.

【0106】次に、本発明の第6の半導体発光素子について説明する。 Next, a description will be given of a sixth semiconductor light-emitting device of the present invention. 図10は、本発明による第6の半導体素子の断面を表す概略構成図である。 Figure 10 is a schematic diagram showing a cross section of a sixth semiconductor device of the present invention. すなわち、同図に示した半導体素子は、電界効果型トランジスタであり、サファイア基板400の上に、lnGaAlNからなるバッファ層401、n型InGaAlNからなるチャネル層402、p型InGaAlNからなるゲート領域40 That is, the semiconductor device shown in the figure, a field effect transistor, on a sapphire substrate 400, a gate region 40 made of the channel layer 402, p-type InGaAlN consisting buffer layer 401, n-type InGaAlN consisting lnGaAlN
3が形成されている。 3 is formed. p型ゲート領域403の上には、 On top of the p-type gate region 403,
Ni−Mg合金からなる第1の金属層404、Au−M The first metal layer 404 made of Ni-Mg alloy, Au-M
g合金からなる第2の金属層405、Auからなる第3 The second metal layer 405 made of g alloy, a third consisting of Au
の金属層406が順次積層されてなるp側電極407が形成されている。 p-side electrode 407 of the metal layer 406 is formed by sequentially laminated is formed. また、n型チャネル層402の上には、TiとAuとを積層してなる金属層408と、同じくTiとAuとを積層してなる金属層409とからなるn側電極410が設けられている。 Further, on the n-type channel layer 402 includes a metal layer 408 formed by stacking Ti and Au, an n-side electrode 410 made of a metal layer 409. similarly formed by stacking Ti and Au are provided there.

【0107】本実施例においても、第1の金属層404 [0107] Also in this embodiment, the first metal layer 404
にマグネシウムなどのII族元素を予め添加して積層し、その後に、適宜熱処理を施すことにより、ゲート領域403のコンタクト領域にII族元素を供給することができ、前述した第3実施例と同様の種々の効果を同様に得ることができる。 The group II element such as magnesium previously stacked by adding, to subsequently, by an appropriate heat treatment performed, it is possible to provide a Group II element in the contact region of the gate region 403, similarly to the third embodiment described above it is possible to obtain various effects of similarly. また、第1の金属層404や第2 The first metal layer 404 and the second
の金属層405の材料についても第3実施例に関して前述した種々の元素を同様に用いることができる。 Can be used as well various elements described above for the third embodiment also the material of the metal layer 405. 電界効果型トランジスタにおいては、その周波数特性などを向上するために、ゲート領域403をできるだけ狭く形成する必要がある。 In field effect transistors, the like in order to improve the frequency characteristics, it is necessary to only narrower possible gate region 403. 本発明によれば、このように極めて狭いゲート領域に対してp側電極を形成しても、十分な密着性とオーミック性を確保することができる。 According to the present invention, thus be formed p-side electrode for very narrow gate region, it is possible to ensure sufficient adhesion and ohmic properties. すなわち、本発明によれば、コンタクト面積が極めて限られているような場合においても、p側電極の付着強度を十分に確保することができ、同時に接触抵抗も十分に小さくすることができる。 That is, according to the present invention, in the case that the contact area is very limited also, the adhesion strength of the p-side electrode can be sufficiently secured, it is possible to sufficiently reduce the contact resistance at the same time.

【0108】以上、具体例を参照しつつ、本発明の実施の形態について説明した。 [0108] above with reference to specific examples have been described embodiments of the present invention. しかし、本発明は、これらの具体例に限定されるものではない。 However, the present invention is not limited to these specific examples.

【0109】例えば、前述した各実施例においては、p [0109] For example, in each embodiment described above, p
側電極として、II族元素を含みあるいは含まない第1 As the negative electrode, or without including a II group element first
の金属層と、II族元素を含んだ第2の金属層とを積層させて適宜熱処理を施す構造を図示した。 And the metal layer, illustrating a structure for performing an appropriate heat treatment by laminating a Group II second metal layer containing an element. しかし、本発明は、これに限定されるものではない。 However, the present invention is not limited thereto. この他の例として、例えば、各金属層が積層構造を有していてもよい。 As another example, for example, the metal layer may have a layered structure.

【0110】また、前述した各具体例は、それぞれ半導体素子としての一例を挙げたものに過ぎない。 [0110] Further, the above examples are merely cited an example of a semiconductor device, respectively. これらの他にも、例えば、各半導体層の導電型を反転させた構造の素子も本発明の範囲に包含される。 In addition to these, for example, elements of the structure obtained by inverting the conductivity type of each semiconductor layer are within the scope of the present invention. その場合には、本発明によるp側の電極構造は、p型半導体層のコンタクト面またはp型基板の裏面に形成されることとなる。 In that case, the electrode structure of the p-side according to the present invention, will be formed on the back surface of the contact surface or the p-type substrate of the p-type semiconductor layer. さらに、本発明は、その他にも、p型半導体層において電極を形成する必要のあるすべての半導体素子に対して同様に適用することができる。 Furthermore, the present invention is, Besides, it can be similarly applied to all the semiconductor devices need to form an electrode in the p-type semiconductor layer.

【0111】 [0111]

【発明の効果】本発明は、以上説明したような形態で実施され、以下に説明する効果を奏する。 According to the present invention, it is implemented in the form as described above, the effect described below.

【0112】まず、本発明によれば、半導体発光素子のp側電極の接触抵抗が低減される。 [0112] First, according to the present invention, the contact resistance of the p-side electrode of the semiconductor light emitting device is reduced. 従って、動作電圧を低下することができ、発熱に起因する光出力の低下や発振しきい値の上昇を抑制することにより、発光特性を向上することができる。 Therefore, it is possible to lower the operating voltage, by suppressing the decrease or increase in the oscillation threshold of light output due to heat generation, it is possible to improve the emission characteristics.

【0113】また、本発明によれば、半導体発光素子のp側電極の付着強度を改善することができる。 [0113] Further, according to the present invention, it is possible to improve the adhesion strength of the p-side electrode of the semiconductor light emitting element. 従って、 Therefore,
電極の剥離による素子抵抗の増大や接触不良などの信頼性の劣化を抑制することができる。 It is possible to suppress deterioration in reliability, such as device resistance increased and contact failure due to peeling of the electrode. また、振動などに対する物理的な耐久性が向上することによって、半導体発光素子を搭載したディスプレー装置、DVDシステムや光ディスク再生装置、光通信システムなどの信頼性を顕著に向上させ、扱い易くすることができる。 Also, by improving the physical durability against vibration, display apparatus equipped with the semiconductor light-emitting device, DVD system and optical disk reproducing apparatus, significantly improves the reliability of the optical communication system, be easier to handle it can. 同時に、電極の付着強度が改善された結果として、いわゆるフリップ・チップ実装が容易となる。 At the same time, as a result of adhesion strength of the electrode is improved, thereby facilitating the so-called flip chip mounting. したがって、実装工程が簡素化され、半導体発光素子の実装状態での電気的、光学的性能が向上し、また、外形寸法も縮小することができる。 Therefore, the mounting process is simplified, electrical in mounted state of the semiconductor light-emitting device, improved optical performance, and can be also reduced external dimensions.

【0114】さらに、本発明によれば、半導体発光素子の半導体層に結晶欠陥を発生させるAuなどのI族元素の拡散侵入を抑制することができる。 [0114] Further, according to the present invention, it is possible to suppress the diffusion and penetration of Group I elements such as Au for generating crystal defects in the semiconductor layer of the semiconductor light emitting element. 従って、これらの結晶欠陥に起因するDLDなどによる発光特性の劣化を防ぐことができ、半導体発光素子の発光特性の寿命を延ばして信頼性を改善することができる。 Therefore, it is possible to prevent deterioration of emission characteristics due DLD caused by these crystal defects may improve the reliability to extend the lifetime of the light emitting characteristics of the semiconductor light-emitting device.

【0115】また、本発明によれば、サージ耐圧が改善される。 [0115] Further, according to the present invention, surge resistance is improved. 従って、発光素子の信頼性が向上し、サージに対して従来必要とされていた保護手段や保護回路も不要となる。 Thus, improved reliability of the light emitting element, the protective means and the protection circuit has conventionally been required for the surge is also unnecessary.

【0116】また、本発明によれば、従来の製造装置をそのまま用い、特別な原料も用意することなく上述したような様々の顕著な効果を得ることができる。 [0116] Further, according to the present invention, using a conventional production apparatus as it is, it is possible to obtain various remarkable effects of the above-described without preparing special raw materials.

【0117】以上詳述したように、本発明によれば、高性能で高信頼性を有する半導体発光素子を簡単なプロセスにより高歩留まりで生産できるようになり、産業上のメリットは多大である。 [0117] As described above in detail, according to the present invention, will be able to produce a high yield by a simple process semiconductor light emitting device having a high reliability in high-performance, benefits on industry is great.

【図面の簡単な説明】 BRIEF DESCRIPTION OF THE DRAWINGS

【図1】本発明による第1の半導体発光素子の構成を表す概略断面図である。 1 is a schematic cross sectional view illustrating a structure of the first semiconductor light emitting device according to the present invention.

【図2】本発明による半導体発光素子の製造工程を表す概略工程断面図である。 It is a schematic cross-sectional views showing a manufacturing process of the semiconductor light-emitting device according to the invention, FIG.

【図3】本発明による半導体発光素子の製造工程を表す概略工程断面図である。 It is a schematic cross-sectional views showing a manufacturing process of the semiconductor light-emitting device according to the present invention; FIG.

【図4】本発明による半導体発光素子の製造工程を表す概略工程断面図である。 It is a schematic cross-sectional views showing a manufacturing process of the semiconductor light-emitting device according to the invention; FIG.

【図5】本発明による半導体発光素子の特性を表す特性図である。 5 is a characteristic diagram showing the characteristics of the semiconductor light emitting device according to the present invention. すなわち、同図(a)は電流・電圧特性図、 That is, this figure (a) shows current-voltage characteristic diagram,
同図(b)は電流・光出力特性図、同図(c)は信頼性特性図である。 FIG (b) is a current-optical output characteristic diagram, Fig. (C) is a reliable characteristic diagram.

【図6】本発明による第2の半導体発光素子の構成を表す概略断面図である。 6 is a schematic sectional view showing the arrangement of the second semiconductor light emitting device according to the present invention.

【図7】本発明による第3の半導体発光素子の断面を表す概略構成図である。 7 is a schematic diagram showing a cross section of the third semiconductor light emitting device according to the present invention.

【図8】本発明による第4の半導体発光素子の断面を表す概略構成図である。 8 is a schematic diagram showing a cross section of the fourth semiconductor light-emitting device according to the present invention.

【図9】本発明による第5の半導体発光素子の断面を表す概略構成図である。 9 is a schematic diagram showing a cross section of a fifth semiconductor light emitting device according to the present invention.

【図10】本発明による第6の半導体素子の断面を表す概略構成図である。 10 is a schematic diagram showing a cross section of a sixth semiconductor device of the present invention.

【符号の説明】 DESCRIPTION OF SYMBOLS

10、50 半導体素子 12 サファイア基板 14、54 バッファ層 16 nコンタクト層 18、56 n型クラッド層 20、58 活性層 22、60 p型クラッド層 24 p型コンタクト層 26、64 第1の金属層 26' 第1の金属層 28、66 第2の金属層 28' 第2の金属層 30、62 電流阻止層 32、68 ボンディング・パッド 34、70 n側電極 40、45 酸化シリコン 41、43、44、46 レジスト 52 基板 100、200、300、400 基板 101、201、301、401 バッファ層 102、202、302、402 n型コンタクト層 103、203、303 n型クラッド層 104、204、304 活性層 105、205、305 p型クラッド層 106、206、306 p型コンタクト層 107,2 10,50 semiconductor element 12 sapphire substrate 14, 54 a buffer layer 16 n-contact layer 18, 56 n-type cladding layer 20,58 active layer 22 and 60 p-type cladding layer 24 p-type contact layer 26,64 first metal layer 26 'the first metal layer 28,66 second metal layer 28' second metal layer 30, 62 a current blocking layer 32 and 68 bonding pads 34,70 n-side electrode 40, 45 of silicon oxide 41, 43, 44, 46 resist 52 substrate 100, 200, 300, 400 substrate 101,201,301,401 buffer layer 102, 202, 302, and 402 n-type contact layer 103, 203, 303 n-type cladding layer 104, 204, 304 active layer 105, 205,305 p-type cladding layer 106,206,306 p-type contact layer 107,2 07、308、404 第1の金属層 108、208、309、405 第2の金属層 109、209、310、406 金層 110、210、311、407 p側電極 111、112、211、312、313、408、4 07,308,404 first metal layer 108,208,309,405 second metal layer 109,209,310,406 gold layer 110,210,311,407 p-side electrode 111,112,211,312,313 , 408,4
09 Ti/Au層 113、213、314、410 n側電極 402 チャネル層 403 ゲート領域 09 Ti / Au layer 113,213,314,410 n-side electrode 402 channel layer 403 gate region

Claims (13)

    【特許請求の範囲】 [The claims]
  1. 【請求項1】複数の化合物半導体層を積層した積層構造体の表面のp型コンタクト領域の上に実質的にII族元素を含まない第1の金属層を堆積し、前記第1の金属層の上にII族元素とII族元素以外の金属元素とを含む第2の金属層を堆積した後に、熱処理された半導体素子であって、前記第2の金属層に含まれている前記II族元素以外の前記金属元素は、前記第1の金属層を介して前記p型コンタクト領域まで実質的に拡散しておらず、 1. A substantially depositing a first metal layer which does not contain a group II element of the plurality of compound semiconductor layers on the p-type contact region of the laminated surface of the laminated structure, the first metal layer second after the deposition of the metal layer, a semiconductor element heat treated, the group II contained in the second metal layer containing a metal element other than group II element and group II elements on the the metal element other than the elements are not substantially diffuse to said first metal layer and the p-type contact region through,
    前記第2の金属層に含まれていた前記II族元素の一部は前記第1の金属層を介して前記p型コンタクト領域に拡散侵入して、前記p型コンタクト領域の表面キャリア濃度を上昇させることにより、前記p型コンタクト領域と前記第1の金属層との接触抵抗が低減するものとして構成されていることを特徴とする半導体素子。 Said portion of the second of said Group II elements contained in the metal layer diffuses penetrate the p-type contact regions through said first metal layer, increasing the surface carrier concentration of the p-type contact region by the semiconductor device characterized by contact resistance between the first metal layer and the p-type contact region is configured as being reduced.
  2. 【請求項2】複数の化合物半導体層を積層した積層構造体の表面のp型コンタクト領域の上にII族元素とII Wherein the group II element formed on the p-type contact region of the surface of the plurality of compound semiconductor layers are stacked laminated structure and II
    族元素以外の金属元素とを含む第1の金属層を堆積し、 Depositing a first metal layer containing a metal element other than group elements,
    前記第1の金属層の上にII族元素とII族元素以外の金属元素とを含む第2の金属層を堆積した後に、熱処理された半導体素子であって、前記第2の金属層に含まれている前記II族元素以外の前記金属元素は、前記第1 After depositing the second metal layer containing a metal element other than Group II element and II-group element on the first metal layer, a semiconductor element heat treated, contained in said second metal layer the metal element other than the group II element being, the first
    の金属層を介して前記p型コンタクト領域まで実質的に拡散しておらず、前記第1の金属層に含まれていた前記II族元素の一部は前記p型コンタクト領域に拡散侵入して、前記p型コンタクト領域の表面キャリア濃度を上昇させることにより、前記p型コンタクト領域と前記第1の金属層との接触抵抗が低減するものとして構成されていることを特徴とする半導体素子。 Not substantially diffuse to the p-type contact region via a metal layer, a part of the first of said Group II element contained in the metal layer diffuses penetrate the p-type contact region the by increasing the surface carrier concentration of the p-type contact region, the semiconductor device characterized by the contact resistance is configured as to reduce the said and the p-type contact region the first metal layer.
  3. 【請求項3】複数の化合物半導体層を積層した積層構造体と、この積層構造体におけるp型コンタクト領域上に堆積された第1の金属層と、前記第1の金属層の上に堆積されたII族元素とII族元素以外の金属元素とを含む第2の金属層と、を備え、 前記第1の金属層と前記第2の金属層とを堆積した後の熱処理により、前記p型コンタクト領域は、第2の金属層に含まれていた前記II族元素の一部が前記第1の金属層を介してこのp型コンタクト領域に拡散侵入して、 3. A plurality of compound semiconductor multilayer structure formed by laminating a first metal layer deposited on the p-type contact regions in the laminate structure, is deposited on the first metal layer and a second metal layer containing a metal element other than group II element and II-group element, comprising a heat treatment after the deposition of the second metal layer and the first metal layer, said p-type contact region, a part of the II-group element contained in the second metal layer through the first metal layer and diffusion and penetration to the p-type contact region,
    このp型コンタクト領域の表面キャリア濃度を上昇させて、このp型コンタクト領域と前記第1の金属層との接触抵抗が低減させられ、前記第2の金属層に含まれている前記II族元素以外の前記金属元素は、前記第1の金属層のバリア機能によって、このp型コンタクト領域への拡散が阻止されているものとして構成されていることを特徴とする半導体素子。 The p-type contact region increases the surface carrier concentration of the II group element the contact resistance of the p-type contact region and said first metal layer is reduced, is included in the second metal layer the metal element other than the by the barrier function of the first metal layer, a semiconductor element characterized by being configured as diffusion into the p-type contact region is prevented.
  4. 【請求項4】複数の化合物半導体層を積層した積層構造体と、この積層構造体におけるp型コンタクト領域上に堆積されたII族元素とII族元素以外の金属元素とを含む第1の金属層と、前記第1の金属層の上に堆積されたII族元素とII族元素以外の金属元素とを含む第2 4. A laminated structure obtained by stacking a plurality of compound semiconductor layers, a first metal containing this metal element other than the p-type contact II group element deposited on the regions and II group element in the laminated structure the comprising a layer, a II group element and II-group metal element other than the elements that have been deposited on the first metal layer 2
    の金属層と、を備え、 前記第1の金属層と前記第2の金属層とを堆積した後の熱処理により、前記p型コンタクト領域は、第1の金属層に含まれていた前記II族元素の一部が前記p型コンタクト領域に拡散侵入して、このp型コンタクト領域の表面キャリア濃度を上昇させて、このp型コンタクト領域と前記第1の金属層との接触抵抗が低減させられ、前記第2の金属層に含まれている前記II族元素以外の前記金属元素は、前記第1の金属層のバリア機能によって、このp型コンタクト領域への拡散が阻止されているものとして構成されていることを特徴とする半導体素子。 Comprising of a metal layer, wherein the heat treatment after the deposition of the second metal layer and the first metal layer, wherein the p-type contact region, said Group II contained in the first metal layer some of the elements is diffused penetrate the p-type contact region, by increasing the surface carrier concentration of the p-type contact region, the contact resistance between the p-type contact region and said first metal layer is reduced the metal element other than the group II elements contained in the second metal layer, the barrier function of the first metal layer, configured so as to diffuse into the p-type contact region is prevented semiconductor device characterized by being.
  5. 【請求項5】前記第1の金属層の膜厚は1nm以上50 Wherein the thickness of said first metal layer is 1nm or more 50
    nm以下であることを特徴とする請求項1〜4のいずれか1つに記載の半導体素子。 The semiconductor device according to any one of claims 1 to 4, characterized in that nm or less.
  6. 【請求項6】前記第2の金属層の膜厚は2nm以上50 Wherein the thickness of said second metal layer is 2nm or more 50
    nm以下であることを特徴とする請求項1〜5のいずれか1つに記載の半導体素子。 The semiconductor device according to any one of claims 1-5, characterized in that nm or less.
  7. 【請求項7】表面の少なくとも一部分にp型コンタクト領域を有する半導体ウェーハの前記p型コンタクト領域の上に実質的にII族元素を含まない第1の金属層を堆積する工程と、 前記第1の金属層の上にII族元素を含む第2の金属層を堆積する工程と、 前記半導体ウェーハを熱処理することにより、前記第2 7. depositing a first metal layer substantially free of Group II elements on the p-type contact region of a semiconductor wafer having a p-type contact region on at least a portion of the surface, the first depositing a second metal layer containing a group II element on the metal layer by heat-treating the semiconductor wafer, the second
    の金属層に含まれている前記II族元素を前記第1の金属層を介して前記p型コンタクト領域に拡散させて前記p型コンタクト領域の表面キャリア濃度を上昇させる工程と、を備えたことを特徴とする半導体素子の製造方法。 And the group II element included in the metal layer is diffused into the p-type contact regions through said first metal layer that and a step of increasing the surface carrier concentration of the p-type contact region the method of manufacturing a semiconductor device characterized.
  8. 【請求項8】表面の少なくとも一部分にp型コンタクト領域を有する半導体ウェーハの前記p型コンタクト領域の上にII族元素とII族元素以外の金属元素とを含む第1の金属層を堆積する工程と、 前記第1の金属層の上にII族元素とII族元素以外の金属元素とを含む第2の金属層を堆積する工程と、 前記半導体ウェーハを熱処理することにより、前記第1 8. depositing a first metal layer containing a metal element other than Group II element and Group II elements on the p-type contact region of a semiconductor wafer having a p-type contact region to at least a portion of the surface If, depositing a second metal layer containing a metal element other than group II element and II-group element on the first metal layer, by heat-treating the semiconductor wafer, said first
    の金属層に含まれている前記II族元素を前記p型コンタクト領域に拡散させて前記p型コンタクト領域の表面キャリア濃度を上昇させる工程と、を備えたことを特徴とする半導体素子の製造方法。 How the group II element included in the metal layer manufacturing a semiconductor device characterized by comprising a, a step of increasing the surface carrier concentration of the by diffusing into the p-type contact region said p-type contact region .
  9. 【請求項9】表面の少なくとも一部分にp型コンタクト領域を有する半導体ウェーハの前記p型コンタクト領域に実質的にII族元素を含まない第1の金属層を堆積する工程と、 前記第1の金属層の上にII族元素とII族元素以外の金属元素とを含む第2の金属層を堆積する工程と、 前記半導体ウェーハを熱処理することにより、前記第2 9. depositing a first metal layer substantially free of the group II element in the p-type contact region of a semiconductor wafer having a p-type contact region on at least a portion of the surface, the first metal depositing a second metal layer containing a metal element other than group II element and group II elements on the layer, by heat-treating the semiconductor wafer, the second
    の金属層に含まれている前記II族元素以外の前記金属元素は前記第1の金属層を介して前記p型コンタクト領域まで実質的に拡散させず、前記第2の金属層に含まれている前記II族元素は前記第1の金属層を介して前記p型コンタクト領域に拡散させて、前記p型コンタクト領域のキャリア濃度を上昇させることにより、前記p型コンタクト領域と前記第1の金属層との接触抵抗を低減する工程と、 を備えたことを特徴とする半導体素子の製造方法。 The metal element is not substantially diffuse to the first metal layer the p-type contact region through, is included in the second metal layer other than the group II elements included in the metal layer the group II element is diffused into the p-type contact regions through said first metal layer, by increasing the carrier concentration of the p-type contact region, said first metal and said p-type contact regions are method of manufacturing a semiconductor device characterized by comprising the step of reducing the contact resistance of the layer, the.
  10. 【請求項10】表面の少なくとも一部分にp型コンタクト領域を有する半導体ウェーハの前記p型コンタクト領域にII族元素とII族元素以外の金属元素とを含む第1の金属層を堆積する工程と、 前記第1の金属層の上にII族元素とII族元素以外の金属元素とを含む第2の金属層を堆積する工程と、 前記半導体ウェーハを熱処理することにより、前記第2 10. A process for depositing a first metal layer containing a metal element other than Group II element and II-group element in the p-type contact region of a semiconductor wafer having a p-type contact region to at least a portion of the surface, depositing a second metal layer containing a metal element other than group II element and II-group element on the first metal layer, by heat-treating the semiconductor wafer, the second
    の金属層に含まれている前記II族元素以外の前記金属元素は前記第1の金属層を介して前記p型コンタクト領域まで実質的に拡散させず、前記第1の金属層に含まれている前記II族元素は前記p型コンタクト領域に拡散させて、前記p型コンタクト領域のキャリア濃度を上昇させることにより、前記p型コンタクト領域と前記第1 The metal element is not substantially diffuse to the first metal layer the p-type contact region through, is included in the first metal layer other than the group II elements included in the metal layer the group II element is diffused into the p-type contact region, by increasing the carrier concentration of the p-type contact region, said p-type contact region and said first to have
    の金属層との接触抵抗を低減する工程と、を備えたことを特徴とする半導体素子の製造方法。 The method of manufacturing a semiconductor device of the the step of reducing the contact resistance between the metal layer, comprising the.
  11. 【請求項11】前記第1の金属層の膜厚は1nm以上5 11. The thickness of the first metal layer is 1nm or more 5
    0nm以下であることを特徴とする請求項7〜10のいずれか1つに記載の方法。 The method according to any one of claims 7 to 10, characterized in that 0nm or less.
  12. 【請求項12】前記第2の金属層の膜厚は2nm以上5 12. The thickness of the second metal layer is 2nm or more 5
    0nm以下であることを特徴とする請求項7〜11のいずれか1つに記載の方法。 The method according to any one of claims 7 to 11, characterized in that 0nm or less.
  13. 【請求項13】前記熱処理は、400℃〜600℃の温度で10秒間〜10分間の間施すことを特徴とする請求項7〜12のいずれか1つに記載の方法。 13. The heat treatment method according to any one of claims 7 to 12, wherein the performing period of 10 seconds to 10 minutes at a temperature of 400 ° C. to 600 ° C..
JP4211798A 1997-02-27 1998-02-24 Semiconductor element and its manufacture Pending JPH10303460A (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP4412197 1997-02-27
JP9-44121 1997-02-27
JP4211798A JPH10303460A (en) 1997-02-27 1998-02-24 Semiconductor element and its manufacture

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4211798A JPH10303460A (en) 1997-02-27 1998-02-24 Semiconductor element and its manufacture

Publications (1)

Publication Number Publication Date
JPH10303460A true true JPH10303460A (en) 1998-11-13

Family

ID=26381763

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4211798A Pending JPH10303460A (en) 1997-02-27 1998-02-24 Semiconductor element and its manufacture

Country Status (1)

Country Link
JP (1) JPH10303460A (en)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001210868A (en) * 1999-12-22 2001-08-03 Lumileds Lighting Us Llc Multilayer/high reflectivity ohmic contact point for semiconductor device
JP2004336021A (en) * 2003-05-07 2004-11-25 Kwangju Inst Of Science & Technol Thin-film electrode and method of manufacturing the same
JP2006019705A (en) * 2004-06-04 2006-01-19 Sharp Corp Semiconductor laser device, method of manufacturing same, electrode structure of same, optical disk device and optical transmission system
JP2007059508A (en) * 2005-08-23 2007-03-08 Nec Corp Electrode of n-type nitride semiconductor and method of manufacturing same
JP2008244503A (en) * 2005-10-07 2008-10-09 Samsung Electro Mech Co Ltd Nitride based semiconductor light-emitting element and its manufacturing method
US8552447B2 (en) 2010-02-17 2013-10-08 Toyoda Gosei Co., Ltd. Semiconductor light-emitting element
US9000477B2 (en) 2002-04-09 2015-04-07 Lg Innotek Co., Ltd. Vertical topology light-emitting device
JP2015082612A (en) * 2013-10-23 2015-04-27 旭化成株式会社 Nitride light-emitting element and method of manufacturing the same
US9620677B2 (en) 2001-10-26 2017-04-11 Lg Innotek Co., Ltd. Diode having vertical structure

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001210868A (en) * 1999-12-22 2001-08-03 Lumileds Lighting Us Llc Multilayer/high reflectivity ohmic contact point for semiconductor device
US9620677B2 (en) 2001-10-26 2017-04-11 Lg Innotek Co., Ltd. Diode having vertical structure
US9478709B2 (en) 2002-04-09 2016-10-25 Lg Innotek Co., Ltd. Vertical topology light emitting device
US9209360B2 (en) 2002-04-09 2015-12-08 Lg Innotek Co., Ltd. Vertical topology light-emitting device
US9000477B2 (en) 2002-04-09 2015-04-07 Lg Innotek Co., Ltd. Vertical topology light-emitting device
US9847455B2 (en) 2002-04-09 2017-12-19 Lg Innotek Co., Ltd. Vertical topology light emitting device
JP2004336021A (en) * 2003-05-07 2004-11-25 Kwangju Inst Of Science & Technol Thin-film electrode and method of manufacturing the same
JP2011199319A (en) * 2003-05-07 2011-10-06 Kwangju Inst Of Science & Technol Thin-film electrode and method for manufacturing the same
JP2006019705A (en) * 2004-06-04 2006-01-19 Sharp Corp Semiconductor laser device, method of manufacturing same, electrode structure of same, optical disk device and optical transmission system
JP2007059508A (en) * 2005-08-23 2007-03-08 Nec Corp Electrode of n-type nitride semiconductor and method of manufacturing same
JP2011071540A (en) * 2005-10-07 2011-04-07 Samsung Led Co Ltd Manufacturing method of nitride semiconductor light emitting element
US7977134B2 (en) 2005-10-07 2011-07-12 Samsung Led Co., Ltd. Nitride-based semiconductor light emitting diode and method of manufacturing the same
JP2008244503A (en) * 2005-10-07 2008-10-09 Samsung Electro Mech Co Ltd Nitride based semiconductor light-emitting element and its manufacturing method
US7994525B2 (en) 2005-10-07 2011-08-09 Samsung Led Co., Ltd. Nitride-based semiconductor light emitting diode
US7893447B2 (en) 2005-10-07 2011-02-22 Samsung Led Co., Ltd. Nitride-based semiconductor light emitting diode
US8525196B2 (en) 2005-10-07 2013-09-03 Samsung Electronics Co., Ltd. Nitride-based semiconductor light emitting diode
US8552447B2 (en) 2010-02-17 2013-10-08 Toyoda Gosei Co., Ltd. Semiconductor light-emitting element
JP2015082612A (en) * 2013-10-23 2015-04-27 旭化成株式会社 Nitride light-emitting element and method of manufacturing the same

Similar Documents

Publication Publication Date Title
US6169296B1 (en) Light-emitting diode device
US5977566A (en) Compound semiconductor light emitter
US6794690B2 (en) Group III nitride compound semiconductor light-emitting element
US20070145391A1 (en) Vertical type nitride semiconductor light emitting device and method of manufacturing the same
US7157294B2 (en) Group III nitride compound semiconductor light-emitting element
US5760423A (en) Semiconductor light emitting device, electrode of the same device and method of manufacturing the same device
JP3890930B2 (en) The nitride semiconductor light emitting device
US20050269588A1 (en) Flip chip type nitride semiconductor light-emitting diode
US20040135166A1 (en) Light-emitting device and method of fabricating the same
US6693352B1 (en) Contact structure for group III-V semiconductor devices and method of producing the same
US20040061119A1 (en) Nitride-based semiconductor light-emitting device
US20070122994A1 (en) Nitride semiconductor light emitting element
US20050199895A1 (en) Nitride-based light-emitting device and method of manufacturing the same
US20050156185A1 (en) Flip chip nitride semiconductor light emitting diode
US6919585B2 (en) Light-emitting diode with silicon carbide substrate
US6414339B1 (en) Semiconductor light emitting device and method of manufacturing the same
JP2005197289A (en) Nitride semiconductor light emitting element and its manufacturing method
US20070145396A1 (en) Semiconductor light emitting device and method of manufacturing the same
JP2001339100A (en) Light emitting element and its manufacturing method
JP3511970B2 (en) The nitride semiconductor light emitting device
JPH0864871A (en) Gallium nitride compound semiconductor element
JP3209096B2 (en) Group III nitride compound semiconductor light-emitting device
US6281526B1 (en) Nitride compound light emitting device and method for fabricating same
JP2000294837A (en) Gallium nitride compound semiconductor light emitting element
US20060033113A1 (en) Nitride semiconductor light emitting diode and method of manufacturing the same

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20040702