JPH10301976A - 電気回路シミュレーション方法 - Google Patents
電気回路シミュレーション方法Info
- Publication number
- JPH10301976A JPH10301976A JP11246497A JP11246497A JPH10301976A JP H10301976 A JPH10301976 A JP H10301976A JP 11246497 A JP11246497 A JP 11246497A JP 11246497 A JP11246497 A JP 11246497A JP H10301976 A JPH10301976 A JP H10301976A
- Authority
- JP
- Japan
- Prior art keywords
- equivalent circuit
- circuit model
- electric
- model
- equation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Management, Administration, Business Operations System, And Electronic Commerce (AREA)
Abstract
(57)【要約】
【課題】高精度且つ高効率シミュレーションを用いて、
多層基板構造に実装される電気回路の電気特性を低コス
ト的に評価する手段を提共する。 【解決手段】金属平行平板と金属スルーホールとを有す
る多層基板の電気等価回路モデルにおいて、インダクタ
成分Lfeed（４）を多層基板に内蔵される平行平板の電
気等価回路モデル（３）とスルーホールの電気等価回路
モデル（２）に付加することにより、前記平行平板と前
記スルーホールの接続に伴って発生する給電点インダク
タンスをモデル化して、多層基板の電気等価回路モデル
の精度を効率的に高めると共に、電気回路モデルの共振
周波数の誤差を設定し、当該電気回路モデルの最小規模
と有効周波数範囲を決定することにより、多層基板の電
気等価回路モデルによるシミュレーションの計算効率を
高める。
多層基板構造に実装される電気回路の電気特性を低コス
ト的に評価する手段を提共する。 【解決手段】金属平行平板と金属スルーホールとを有す
る多層基板の電気等価回路モデルにおいて、インダクタ
成分Lfeed（４）を多層基板に内蔵される平行平板の電
気等価回路モデル（３）とスルーホールの電気等価回路
モデル（２）に付加することにより、前記平行平板と前
記スルーホールの接続に伴って発生する給電点インダク
タンスをモデル化して、多層基板の電気等価回路モデル
の精度を効率的に高めると共に、電気回路モデルの共振
周波数の誤差を設定し、当該電気回路モデルの最小規模
と有効周波数範囲を決定することにより、多層基板の電
気等価回路モデルによるシミュレーションの計算効率を
高める。
Description
【０００１】
【発明の属する技術分野】本発明は、多層基板に実装さ
れる電気回路のシミュレーション方法に係わり、特に、
LSIディジタル回路の電気特性を低コストで評価するた
めのシミュレーションモデルを生成するシミュレーショ
ン方法に関する。
れる電気回路のシミュレーション方法に係わり、特に、
LSIディジタル回路の電気特性を低コストで評価するた
めのシミュレーションモデルを生成するシミュレーショ
ン方法に関する。
【０００２】
【従来の技術】図１２は多層基板構造に実装されたLSI
パッケージ（１１）を示す。図１２が示すように、前記
多層基板は誘電体（５０）、複数の金属パワープレーン
（１６）および複数の金属グラウンドプレーン（１４）
により構成される。各パワープレーン（１６）と各グラ
ウンドプレーン（１４）は誘電体（５０）をはさんで平
行に並べられている。金属パワープレーン（１６）は金
属スルーホール（１５a）に接続され、またグラウンド
プレーン（１４）は金属スルーホール（１５b）に接続
される。LSIパッケージ（１１）のパワー端子（１２a）
とグラウンド端子（１２b）は、前記多層基板構造に、
例えば、controlled collapsed bonding（CCB）半田で
接続される。
パッケージ（１１）を示す。図１２が示すように、前記
多層基板は誘電体（５０）、複数の金属パワープレーン
（１６）および複数の金属グラウンドプレーン（１４）
により構成される。各パワープレーン（１６）と各グラ
ウンドプレーン（１４）は誘電体（５０）をはさんで平
行に並べられている。金属パワープレーン（１６）は金
属スルーホール（１５a）に接続され、またグラウンド
プレーン（１４）は金属スルーホール（１５b）に接続
される。LSIパッケージ（１１）のパワー端子（１２a）
とグラウンド端子（１２b）は、前記多層基板構造に、
例えば、controlled collapsed bonding（CCB）半田で
接続される。
【０００３】図２は従来技術のシミュレーション方法に
より生成された、多層基板構造の電気等価回路モデルの
構成を示す。前記多層基板構造の電気等価回路モデル
は、金属平行平板の電気等価回路モデル（３）、前記金
属平行平板に内蔵されるスルーホールの電気等価回路モ
デル（２）および電圧源装置の等価回路モデル（５）に
より構成される。従来の方法では、モデル（２）、
（３）および（５）の等価回路モデルを独立に導出し、
前記多層基板構造の全体電気等価回路モデルを組み立て
ている。
より生成された、多層基板構造の電気等価回路モデルの
構成を示す。前記多層基板構造の電気等価回路モデル
は、金属平行平板の電気等価回路モデル（３）、前記金
属平行平板に内蔵されるスルーホールの電気等価回路モ
デル（２）および電圧源装置の等価回路モデル（５）に
より構成される。従来の方法では、モデル（２）、
（３）および（５）の等価回路モデルを独立に導出し、
前記多層基板構造の全体電気等価回路モデルを組み立て
ている。
【０００４】平行平板の電気等価回路モデル（３）を作
成するためには、partial elementequivalent circuits
(PEEC)法（文献（1）：P.A. Brennan, N. Raver, and
A.E.Ruehli, "Three-dimensional inductance computat
ions with partial elementequivalent circuits," IBM
J. Res. Dev., vol. 23, no.6, pp 661-668, Nov.197
9）、または、Kron理論（文献（2）：G. Kron, "Equiva
lent circuits to represent the electromagnetic fie
ld equations," Phys. Rev., vol. 64, pp 126-128, Au
g. 1-15, 1943）が利用される。
成するためには、partial elementequivalent circuits
(PEEC)法（文献（1）：P.A. Brennan, N. Raver, and
A.E.Ruehli, "Three-dimensional inductance computat
ions with partial elementequivalent circuits," IBM
J. Res. Dev., vol. 23, no.6, pp 661-668, Nov.197
9）、または、Kron理論（文献（2）：G. Kron, "Equiva
lent circuits to represent the electromagnetic fie
ld equations," Phys. Rev., vol. 64, pp 126-128, Au
g. 1-15, 1943）が利用される。
【０００５】Kron理論が利用される場合、平行平板電気
等価回路モデル（３）は複数のインダクタ（L）と複数
の容量（C）成分とから構成されるもので、例えば図３
（a）、（b）が示すように、（M、N）LC２次元ラダー回
路に構成される。ただし、L（６a、６b）、C（７）の値
は、以下の数１と数２から計算される。
等価回路モデル（３）は複数のインダクタ（L）と複数
の容量（C）成分とから構成されるもので、例えば図３
（a）、（b）が示すように、（M、N）LC２次元ラダー回
路に構成される。ただし、L（６a、６b）、C（７）の値
は、以下の数１と数２から計算される。
【０００６】
【数1】
【０００７】
【数2】
【０００８】また、Lee他（文献（3）：K. Lee and A.
Barber, "Modeling and analysis of multichip module
power supply planes," IEEE Trans. Comp., Pkg., M
anufact. Tech.-part B, vol. 18, no.4, pp 628-639,
Nov. 1995）による導出により、（M、N）が無限大の場
合、図３（a）、（b）の電流分布と電圧分布はマクスウ
エル方程式による平行平板磁界分布と電界分布解析解と
なる。
Barber, "Modeling and analysis of multichip module
power supply planes," IEEE Trans. Comp., Pkg., M
anufact. Tech.-part B, vol. 18, no.4, pp 628-639,
Nov. 1995）による導出により、（M、N）が無限大の場
合、図３（a）、（b）の電流分布と電圧分布はマクスウ
エル方程式による平行平板磁界分布と電界分布解析解と
なる。
【０００９】partial inductance法が利用される場合、
平行平板電気等価回路モデル（３）は複数のL成分によ
って構成され、例えば図４が示すように、（M、N）L２
次元ラダー回路に構成される。文献（１）の導出によ
り、電波の伝達遅延を無視することが可能であれば、
（M、N）が無限大の場合、図４の電流と電圧分布はマク
スウエル方程式による磁界と電界分布の解析解に収束す
る。
平行平板電気等価回路モデル（３）は複数のL成分によ
って構成され、例えば図４が示すように、（M、N）L２
次元ラダー回路に構成される。文献（１）の導出によ
り、電波の伝達遅延を無視することが可能であれば、
（M、N）が無限大の場合、図４の電流と電圧分布はマク
スウエル方程式による磁界と電界分布の解析解に収束す
る。
【００１０】スルーホールの電気等価回路モデル（２）
は、例えばPEEC法を利用することにより、直列インダク
タ・抵抗回路、すなわち図５が示すLthru（１０）、R
thru（９）回路により構成される。
は、例えばPEEC法を利用することにより、直列インダク
タ・抵抗回路、すなわち図５が示すLthru（１０）、R
thru（９）回路により構成される。
【００１１】Kron理論を利用することにより、２層基板
構造に実装されるLSI回路の同時切り替えノイズ（simul
taneous switching noise）が回路シミュレーションで
評価された（文献（３））。また、partial inductance
法を利用することにより、多層基板構造の電気等価回路
モデルが作成され、CMOS LSI 回路の同時切り替えノイ
ズが回路シミュレーションで評価された（文献（４）：
B.D. McCredie and W.D. Becker, "Modeling, measurem
ent and simulation of simultaneous switching nois
e," IEEE Trans. Comp., Pkg., Manufact. Tech.-part
B, vol. 19, no.3, pp 461-472, Aug. 1996）。
構造に実装されるLSI回路の同時切り替えノイズ（simul
taneous switching noise）が回路シミュレーションで
評価された（文献（３））。また、partial inductance
法を利用することにより、多層基板構造の電気等価回路
モデルが作成され、CMOS LSI 回路の同時切り替えノイ
ズが回路シミュレーションで評価された（文献（４）：
B.D. McCredie and W.D. Becker, "Modeling, measurem
ent and simulation of simultaneous switching nois
e," IEEE Trans. Comp., Pkg., Manufact. Tech.-part
B, vol. 19, no.3, pp 461-472, Aug. 1996）。
【００１２】
【発明が解決しようとする課題】従来、SPICE等の回路
シミュレータでシミュレーションを実用的に行うため
に、多層基板の電気等価回路モデルの規模を小さく設定
する必要がある。特に、上記文献（３）または文献
（４）で述べられているように、多層基板の電気等価回
路モデルの平行平板の電気等価回路規模を小さくする必
要があるが、その結果として、等価回路モデルの精度の
低下させることになる。
シミュレータでシミュレーションを実用的に行うため
に、多層基板の電気等価回路モデルの規模を小さく設定
する必要がある。特に、上記文献（３）または文献
（４）で述べられているように、多層基板の電気等価回
路モデルの平行平板の電気等価回路規模を小さくする必
要があるが、その結果として、等価回路モデルの精度の
低下させることになる。
【００１３】従来、多層基板の電気等価回路モデルの精
度を高めるため、平行平板の電気等価回路モデル、例え
ば、LC２次元Lラダー等価回路（図３（a）、（b））ま
たはL２次元ラダー等価回路（図４）の規模、すなわち
（M、N）を増加し、電気等価回路による電源ノイズシミ
ュレーションにおける計算時間と要求するコンピュータ
メモリを大きく増加することが必要である。このため、
現実的に精度を高めることが非常に困難である。
度を高めるため、平行平板の電気等価回路モデル、例え
ば、LC２次元Lラダー等価回路（図３（a）、（b））ま
たはL２次元ラダー等価回路（図４）の規模、すなわち
（M、N）を増加し、電気等価回路による電源ノイズシミ
ュレーションにおける計算時間と要求するコンピュータ
メモリを大きく増加することが必要である。このため、
現実的に精度を高めることが非常に困難である。
【００１４】また、従来は、平行平板の電気等価回路モ
デルの精度を定量的に評価する方法がないため、ある特
定の精度を実現するために必要なモデルの最小規模を決
定することができず、前記モデルにおけるシミュレーシ
ョン効率と信頼性が低いと考えられていた。
デルの精度を定量的に評価する方法がないため、ある特
定の精度を実現するために必要なモデルの最小規模を決
定することができず、前記モデルにおけるシミュレーシ
ョン効率と信頼性が低いと考えられていた。
【００１５】本発明は、多層基板等の電気回路をモデル
化した電気等価回路モデルの精度を高めるためにその規
模を増加させることなく、また、シミュレーションの計
算時間やシミュレーションの実行時に要求されるメモリ
容量を増加させることなく、電気等価回路モデルの精度
を効率的に高めることが可能なシミュレーションモデル
を生成する電気回路シミュレーション方法を提供するこ
とを目的とする。
化した電気等価回路モデルの精度を高めるためにその規
模を増加させることなく、また、シミュレーションの計
算時間やシミュレーションの実行時に要求されるメモリ
容量を増加させることなく、電気等価回路モデルの精度
を効率的に高めることが可能なシミュレーションモデル
を生成する電気回路シミュレーション方法を提供するこ
とを目的とする。
【００１６】さらに、本発明は、電気回路シミュレーシ
ョン方法において、電気等価回路モデルの共振周波数誤
差あるいは位相誤差を利用することにより、当該電気等
価回路モデルの有効周波数範囲、および、その有効周波
数範囲を実現するために必要な最小規模を決定すること
で、精度を定量的な評価を可能とする手段を提供するこ
とを目的とする。
ョン方法において、電気等価回路モデルの共振周波数誤
差あるいは位相誤差を利用することにより、当該電気等
価回路モデルの有効周波数範囲、および、その有効周波
数範囲を実現するために必要な最小規模を決定すること
で、精度を定量的な評価を可能とする手段を提供するこ
とを目的とする。
【００１７】
【課題を解決するための手段】マクスウエル方程式によ
る平行平板の入力インピーダンス厳密解（数３）と前記
平行平板の（M、N）LC２次元等価回路モデル（図３
（a））の入力インピーダンス解析解（数４）を数学的
に比較することにより、等価回路モデル（３）の誤差分
析を行い、課題を解決する手段を説明する。
る平行平板の入力インピーダンス厳密解（数３）と前記
平行平板の（M、N）LC２次元等価回路モデル（図３
（a））の入力インピーダンス解析解（数４）を数学的
に比較することにより、等価回路モデル（３）の誤差分
析を行い、課題を解決する手段を説明する。
【００１８】
【数3】
【００１９】
【数4】
【００２０】数３は、Lo他（文献５：Y.T. Lo, D. Solo
mon, and W.F. Richards, "Theoryand experiment on m
icrostrip antennas," IEEE Trans. Antennas and Pro
pagat., vol. AP-27, pp 137-145, March 1979）に導
出されていたが、従来、数４が導出されてないために、
ここで、数４を導出する。
mon, and W.F. Richards, "Theoryand experiment on m
icrostrip antennas," IEEE Trans. Antennas and Pro
pagat., vol. AP-27, pp 137-145, March 1979）に導
出されていたが、従来、数４が導出されてないために、
ここで、数４を導出する。
【００２１】数４の導出においては、図６が示すよう
に、図３（a）の回路にAC１アンペアの電流源（８）、I
zをある入力インピーダンス端子（mo,no）に設ける。こ
こで、回路理論を用いて、Kirchoffの法則による電流と
電圧の関係式（数５a、b、c）に伴う境界条件（数６）
を作成し、電流源（８）による電圧分布、すなわちV(m,
n;t)の解析解を導出する。
に、図３（a）の回路にAC１アンペアの電流源（８）、I
zをある入力インピーダンス端子（mo,no）に設ける。こ
こで、回路理論を用いて、Kirchoffの法則による電流と
電圧の関係式（数５a、b、c）に伴う境界条件（数６）
を作成し、電流源（８）による電圧分布、すなわちV(m,
n;t)の解析解を導出する。
【００２２】
【数5】
【００２３】
【数6】
【００２４】V(m,n;t)をKirchoff方程式（数５a、b、
c）に伴う境界条件（数６）から容易に解くため、数５a
と共に数５bを数５cに代入し、数７を導出する。
c）に伴う境界条件（数６）から容易に解くため、数５a
と共に数５bを数５cに代入し、数７を導出する。
【００２５】
【数7】
【００２６】境界条件（数６）を容易に扱うために、対
称性を用いて、図６が示す電流源（８）を数８の電流分
布に変換する。
称性を用いて、図６が示す電流源（８）を数８の電流分
布に変換する。
【００２７】
【数8】
【００２８】結果的に、境界条件（数６）の影響は全て
数８の電流分布によって表すことができる。このため、
境界条件は、数６を直接的に用いずに、V(m,n;t)を数７
と数８から導出することが可能である。
数８の電流分布によって表すことができる。このため、
境界条件は、数６を直接的に用いずに、V(m,n;t)を数７
と数８から導出することが可能である。
【００２９】電流源分布（数８）は空間に周期的である
ため、数７をFourierシリーズ（フーリエ級数）分析す
ることにより、解を求めることが可能である。特に、電
流分布（数８）とV(m,n)を、数９と数１０が示すFourie
rシリーズ展開によって表わすことができる。
ため、数７をFourierシリーズ（フーリエ級数）分析す
ることにより、解を求めることが可能である。特に、電
流分布（数８）とV(m,n)を、数９と数１０が示すFourie
rシリーズ展開によって表わすことができる。
【００３０】
【数9】
【００３１】
【数10】
【００３２】数９、数１０を数７に代入し、また、Four
ierシリーズのorthogonality（直交性）関係式（数１
１）を利用し、V(m,n)のFourierシリーズ係数(amn)を計
算する。回路理論公式（数１２）を用いて、Zin(mo,no)
の解析解（数４）を導出する。
ierシリーズのorthogonality（直交性）関係式（数１
１）を利用し、V(m,n)のFourierシリーズ係数(amn)を計
算する。回路理論公式（数１２）を用いて、Zin(mo,no)
の解析解（数４）を導出する。
【００３３】
【数11】
【００３４】
【数12】
【００３５】数４の正しさを確認するため、Hewlett-Pa
ckard社のMicrowave Design System（MDS）の回路シミ
ュレータを利用することにより、（８、８）２次元LCラ
ダー回路の入力インピーダンス計算を行い、数３による
入力インピーダンスに比較した。図７が示すように、数
３による計算結果（４０）とMDSシミュレータによる結
果（４１）との差異はほとんど見られず、数４の正しさ
が証明されている。
ckard社のMicrowave Design System（MDS）の回路シミ
ュレータを利用することにより、（８、８）２次元LCラ
ダー回路の入力インピーダンス計算を行い、数３による
入力インピーダンスに比較した。図７が示すように、数
３による計算結果（４０）とMDSシミュレータによる結
果（４１）との差異はほとんど見られず、数４の正しさ
が証明されている。
【００３６】x＝moΔx、y＝noΔyの場合、数３と数４を
比較すると、（M、N）LC２次元ラダー等価回路モデルに
は２つの誤差成分、すなわち、共振周波数誤差（Δf）
と給電点インダクタンス誤差（ΔZin）とが存在するこ
とが判明した。
比較すると、（M、N）LC２次元ラダー等価回路モデルに
は２つの誤差成分、すなわち、共振周波数誤差（Δf）
と給電点インダクタンス誤差（ΔZin）とが存在するこ
とが判明した。
【００３７】共振周波数誤差（Δf）は数４の分母から
発生する。特に、εfreq(km/M、kn/N)が数４の分母にあ
るため、２次元LCラダー等価回路モデルの共振条件（す
なわち、分母がゼロになる周波数）が数３の平行平板の
共振条件と異なる。従って、数３の分母と数４の分母を
利用し、LC２次元ラダー等価回路の共振周波数誤差（Δ
f）の計算式（数２３）を導出する。ただし、数２３は
平行平板の共振周波数に正規化される。平行平板の寸法
（a、b）の値が固定される場合、Δfは（pm/M、pn/N）
に比例する。ここで（pm、pn）は平行平板の共振モード
数である。
発生する。特に、εfreq(km/M、kn/N)が数４の分母にあ
るため、２次元LCラダー等価回路モデルの共振条件（す
なわち、分母がゼロになる周波数）が数３の平行平板の
共振条件と異なる。従って、数３の分母と数４の分母を
利用し、LC２次元ラダー等価回路の共振周波数誤差（Δ
f）の計算式（数２３）を導出する。ただし、数２３は
平行平板の共振周波数に正規化される。平行平板の寸法
（a、b）の値が固定される場合、Δfは（pm/M、pn/N）
に比例する。ここで（pm、pn）は平行平板の共振モード
数である。
【００３８】給電点インダクタンス誤差（ΔZin）は、
数３にあるgpp(km、kn）が数４にあるgckt（km,kn）と
異なることから発生する。特に、km＞Mとkn＞Nの場合、
gckt(km、kn）＝０であり、数４の（km、kn）の上限は
必ず有限である。数２にあるgpp(km、kn）により、数３
の（km、kn）の上限は厳密には無限大である。しかし、
計算結果により、km＞＞(2a/dx)とkn＞＞(2b/dy)の場
合、数３の和が変わらないため、数３を数１３に近似す
ることができる。
数３にあるgpp(km、kn）が数４にあるgckt（km,kn）と
異なることから発生する。特に、km＞Mとkn＞Nの場合、
gckt(km、kn）＝０であり、数４の（km、kn）の上限は
必ず有限である。数２にあるgpp(km、kn）により、数３
の（km、kn）の上限は厳密には無限大である。しかし、
計算結果により、km＞＞(2a/dx)とkn＞＞(2b/dy)の場
合、数３の和が変わらないため、数３を数１３に近似す
ることができる。
【００３９】
【数13】
【００４０】電気等価回路モデルによるシミュレーショ
ンを実用的に行うため、LC２次元ラダー等価回路規模を
最小化、すなわち、M＜＜(2a/dx)とN＜＜(2b/dy)を設定
すると、シミュレーションには誤差が発生する。
ンを実用的に行うため、LC２次元ラダー等価回路規模を
最小化、すなわち、M＜＜(2a/dx)とN＜＜(2b/dy)を設定
すると、シミュレーションには誤差が発生する。
【００４１】数４と数１３を引き算し、LC２次元ラダー
等価回路の誤差(ΔZin)を導出する（数１４）。
等価回路の誤差(ΔZin)を導出する（数１４）。
【００４２】
【数14】
【００４３】（M、N）＜＜(2a/dx、2b/dy)の場合、g
pp(km、kn）=gckt(km、kn）＝１、また、εfreq(km＝
０、kn＝０）＝０のため、数１４を数１５に近似でき
る。
pp(km、kn）=gckt(km、kn）＝１、また、εfreq(km＝
０、kn＝０）＝０のため、数１４を数１５に近似でき
る。
【００４４】
【数15】
【００４５】（M、N）＜＜(2a/dx、2b/dy)の場合、km＜
M、kn＜Nの和において、数３と数４がお互い消されるた
め、数１５は数１６に近似することが可能である。
M、kn＜Nの和において、数３と数４がお互い消されるた
め、数１５は数１６に近似することが可能である。
【００４６】
【数16】
【００４７】周波数が低い場合、すなわち数１７の場
合、数１６の分母とcos2θ（但し、θ＝一般実数）は正
数であるため、数１６は必ず正数であることが保証さ
れ、回路理論の公式（数１８）を用いて、インダクタ成
分（Lfeed）を数１９に定義する。従って、数１６を数
２０で表わすことができる。
合、数１６の分母とcos2θ（但し、θ＝一般実数）は正
数であるため、数１６は必ず正数であることが保証さ
れ、回路理論の公式（数１８）を用いて、インダクタ成
分（Lfeed）を数１９に定義する。従って、数１６を数
２０で表わすことができる。
【００４８】
【数17】
【００４９】
【数18】
【００５０】
【数19】
【００５１】
【数20】
【００５２】ここで、数１９の値が給電点寸法（dx、d
y）に依存するので、Lfeedが給電点インダクタと呼ば
れ、また、ΔZinは給電点インダクタンス誤差と呼ばれ
る。
y）に依存するので、Lfeedが給電点インダクタと呼ば
れ、また、ΔZinは給電点インダクタンス誤差と呼ばれ
る。
【００５３】本発明のシミュレーション方法は、例えば
図１に示すように、Lfeedインダクタ成分（４）をスル
ーホール等価回路モデル（２）と平行平板等価回路モデ
ル（３）との間に挿入することにより、給電点インダク
タンス誤差（ΔZin）を補正する手段を提供する。本発
明によれば、多層基板構造の電気等価回路モデルによる
シミュレーション時間と要求されるメモリを増加せず、
シミュレーションの精度を効率的に高めることを可能に
する。
図１に示すように、Lfeedインダクタ成分（４）をスル
ーホール等価回路モデル（２）と平行平板等価回路モデ
ル（３）との間に挿入することにより、給電点インダク
タンス誤差（ΔZin）を補正する手段を提供する。本発
明によれば、多層基板構造の電気等価回路モデルによる
シミュレーション時間と要求されるメモリを増加せず、
シミュレーションの精度を効率的に高めることを可能に
する。
【００５４】さらに、本発明のシミュレーション方法
は、周波数誤差（Δf）を設定することにより、前記平
行平板の電気等価回路モデルの有効周波数範囲を定義す
る手段を提供する。従って、本発明によれば、前記電気
等価回路モデルの精度を定量的に評価することが可能と
なり、その結果、シミュレーションの信頼性を高めるこ
とができる。
は、周波数誤差（Δf）を設定することにより、前記平
行平板の電気等価回路モデルの有効周波数範囲を定義す
る手段を提供する。従って、本発明によれば、前記電気
等価回路モデルの精度を定量的に評価することが可能と
なり、その結果、シミュレーションの信頼性を高めるこ
とができる。
【００５５】
【発明の実施の形態】本発明を適用した電気回路シミュ
レーション方法の一実施形態を、一層基板構造を示す図
８（a）、（b）を参照して説明する。
レーション方法の一実施形態を、一層基板構造を示す図
８（a）、（b）を参照して説明する。
【００５６】LSI回路パッケージ（１１）は、Vddパワー
プレーン（１６）とグラウンドプレーン（１４）とで構
成される平行平板電源配線に搭載される。LSI回路パッ
ケージ（１１）が内蔵する電気回路の信号の立ち上がり
時間は８００psである。前記平行平板電源配線の厚み
（h）＝ ０.１５mm、幅（a）＝１００mm、長さ（b）＝
１００mmである。前記平行平板電源配線の誘電体はセラ
ミック誘電体（１７）で構成され、比誘電率は（εr）
＝５、比透磁率（μr）＝１.３である。
プレーン（１６）とグラウンドプレーン（１４）とで構
成される平行平板電源配線に搭載される。LSI回路パッ
ケージ（１１）が内蔵する電気回路の信号の立ち上がり
時間は８００psである。前記平行平板電源配線の厚み
（h）＝ ０.１５mm、幅（a）＝１００mm、長さ（b）＝
１００mmである。前記平行平板電源配線の誘電体はセラ
ミック誘電体（１７）で構成され、比誘電率は（εr）
＝５、比透磁率（μr）＝１.３である。
【００５７】LSI回路パッケージ（１１）のVddパワー端
子（１２a）は、CCB半田接続で金属スルーホール（１５
a）を通し、Vddパワープレーン（１６）に電気的に接続
される。スルーホール（１５a）は前記平行平板の中央
にあり、その直径（r）＝０.１４mmである。LSI回路パ
ッケージ（１１）のグラウンド端子（１２b）はCCB半田
接続でグラウンドプレーン（１４）に接続される。
子（１２a）は、CCB半田接続で金属スルーホール（１５
a）を通し、Vddパワープレーン（１６）に電気的に接続
される。スルーホール（１５a）は前記平行平板の中央
にあり、その直径（r）＝０.１４mmである。LSI回路パ
ッケージ（１１）のグラウンド端子（１２b）はCCB半田
接続でグラウンドプレーン（１４）に接続される。
【００５８】図８（a）、（b）が示す本実施形態の一層
基板構造の電源ノイズ特性を低コストで評価するため、
電気等価回路モデルを作成し、電源ノイズシミュレーシ
ョンを行う。
基板構造の電源ノイズ特性を低コストで評価するため、
電気等価回路モデルを作成し、電源ノイズシミュレーシ
ョンを行う。
【００５９】本シミュレーションでは、一対のグラウン
ドプレーン（１４）及びVddパワープレーン（１６）
と、スルーホール（１５a）とから構成される平行平板
構造の電気等価回路モデルを作成する。損失を無視し、
図３（a）が示す（M、N）LC２次元ラダー電気回路モデ
ルにする。ただし、L、Cはそれぞれ数１と数２から計算
されるものとする。また、損失を無視し、スルーホール
（１５a）を図４が示すL電気等価回路にモデル化する。
ただし、LthruはRuehli（文献６：A.E. Ruehli,"Induct
ance calculations in a complex integrated circuit
enviroment," IBM J. Res. Dev., vol. 23, no.6, pp 4
70-4811, Sept. 1972）が提供する公式（数２１）から
計算する。本例ではLthruは約１９pHとなる。
ドプレーン（１４）及びVddパワープレーン（１６）
と、スルーホール（１５a）とから構成される平行平板
構造の電気等価回路モデルを作成する。損失を無視し、
図３（a）が示す（M、N）LC２次元ラダー電気回路モデ
ルにする。ただし、L、Cはそれぞれ数１と数２から計算
されるものとする。また、損失を無視し、スルーホール
（１５a）を図４が示すL電気等価回路にモデル化する。
ただし、LthruはRuehli（文献６：A.E. Ruehli,"Induct
ance calculations in a complex integrated circuit
enviroment," IBM J. Res. Dev., vol. 23, no.6, pp 4
70-4811, Sept. 1972）が提供する公式（数２１）から
計算する。本例ではLthruは約１９pHとなる。
【００６０】
【数21】
【００６１】本実施形態において、LSI回路パッケージ
（１１）が利用する電気信号の立ち上がり時間は８００
psと想定しているため、８００psオーダの電源ノイズを
モデルする必要がある。文献４の公式（数２２）によ
り、シミュレーション精度を保証するためには、約２GH
zまでの周波数範囲でモデルする必要がある。
（１１）が利用する電気信号の立ち上がり時間は８００
psと想定しているため、８００psオーダの電源ノイズを
モデルする必要がある。文献４の公式（数２２）によ
り、シミュレーション精度を保証するためには、約２GH
zまでの周波数範囲でモデルする必要がある。
【００６２】
【数22】
【００６３】本発明では、前記等価回路モデルの最小規
模を決定するために共振周波数誤差（Δf）と有効周波
数範囲を設定することにより、前記LC２次元ラダー電気
等価回路モデルの最小（M、N）を計算する。
模を決定するために共振周波数誤差（Δf）と有効周波
数範囲を設定することにより、前記LC２次元ラダー電気
等価回路モデルの最小（M、N）を計算する。
【００６４】
【数23】
【００６５】例えば、Δf＜１％および有効周波数範囲
を約２GHz以下として設定した場合、平行平板入力イン
ピーダンス厳密解（数３）を分析すると、Δfの最高値
が（２、２）の共振モード数で起こることが導出され
る。（２、２）の共振モード数とΔf＝１％を数２３に
入力することで、前記LC２次元ラダー電気等価回路モデ
ルの最小（M、N）が約（２０、２０）であることが得ら
れる。ただし、(Δx/Δy)＝１である。
を約２GHz以下として設定した場合、平行平板入力イン
ピーダンス厳密解（数３）を分析すると、Δfの最高値
が（２、２）の共振モード数で起こることが導出され
る。（２、２）の共振モード数とΔf＝１％を数２３に
入力することで、前記LC２次元ラダー電気等価回路モデ
ルの最小（M、N）が約（２０、２０）であることが得ら
れる。ただし、(Δx/Δy)＝１である。
【００６６】本実施形態では、（２０、２０）LC２次元
ラダー電気回路モデルの精度を高めるため、本発明が提
供する給電点インダクタ（Lfeed）を前記LCラダー電気
回路モデルと前記スルーホルモデル（Lthru）の間に設
ける（図９）。ここで、数２０を利用すると、Lfeedは
約１００pHとなる。
ラダー電気回路モデルの精度を高めるため、本発明が提
供する給電点インダクタ（Lfeed）を前記LCラダー電気
回路モデルと前記スルーホルモデル（Lthru）の間に設
ける（図９）。ここで、数２０を利用すると、Lfeedは
約１００pHとなる。
【００６７】本実施形態での給電点インダクタ
（Lfeed）モデルの効果を図１０に示す。本図に示され
るように、２GHzまでの周波数範囲では、Lfeedを用いた
（２０、２０）LC２次元ラダー等価回路モデルの入力イ
ンピーダンス（３１）は、Lfeedを用いない場合の入力
インピーダンス（３２）に比較して、数３による平行平
板の入力インピーダンス（３０）により精度良く一致す
る。
（Lfeed）モデルの効果を図１０に示す。本図に示され
るように、２GHzまでの周波数範囲では、Lfeedを用いた
（２０、２０）LC２次元ラダー等価回路モデルの入力イ
ンピーダンス（３１）は、Lfeedを用いない場合の入力
インピーダンス（３２）に比較して、数３による平行平
板の入力インピーダンス（３０）により精度良く一致す
る。
【００６８】従って、本実施形態のシミュレーション方
法によれば、（２０、２０）LC２次元ラダー等価回路モ
デルの精度を高めて、電気回路モデルによるノイズシミ
ュレーション評価の精度と共に信頼性を向上することが
できる。
法によれば、（２０、２０）LC２次元ラダー等価回路モ
デルの精度を高めて、電気回路モデルによるノイズシミ
ュレーション評価の精度と共に信頼性を向上することが
できる。
【００６９】さらに、本実施形態のシミュレーション方
法によれば、電気回路モデルを高精度化するだけではな
く、図１１が示すように、Lfeedを用いた（２０、２
０）LC２次元ラダー電気回路モデルの入力インピーダン
ス（３１）は、Lfeedを用いていない（５００、５０
０）LCラダー２次元電気回路モデルの入力インピーダン
ス（３３）と同等の精度を得ることができる。
法によれば、電気回路モデルを高精度化するだけではな
く、図１１が示すように、Lfeedを用いた（２０、２
０）LC２次元ラダー電気回路モデルの入力インピーダン
ス（３１）は、Lfeedを用いていない（５００、５０
０）LCラダー２次元電気回路モデルの入力インピーダン
ス（３３）と同等の精度を得ることができる。
【００７０】このため、従来の電源ノイズシミュレーシ
ョン技術に比べて、本実施形態で要求される電源ノイズ
シミュレーション計算時間と、必要とされるコンピュー
タメモリとを、それぞれ約１／６２５に短縮することが
できる。従って、本発明によれば、LSIディジタル回路
のパッケージ設計また開発時間を大きく短縮し、低コス
ト化を図ることができる。
ョン技術に比べて、本実施形態で要求される電源ノイズ
シミュレーション計算時間と、必要とされるコンピュー
タメモリとを、それぞれ約１／６２５に短縮することが
できる。従って、本発明によれば、LSIディジタル回路
のパッケージ設計また開発時間を大きく短縮し、低コス
ト化を図ることができる。
【００７１】本発明は、上述した矩形形状を備える１層
基板の例に限定されるものではなく、平行平板の形状に
依らず、平行平板の等価回路モデルの作成に適用するこ
とができる。例えば、本発明は、任意な形状の平行平板
にも適用することができる。
基板の例に限定されるものではなく、平行平板の形状に
依らず、平行平板の等価回路モデルの作成に適用するこ
とができる。例えば、本発明は、任意な形状の平行平板
にも適用することができる。
【００７２】本発明は上述した多層基板構造（図１２）
の平行平板構造の（M、N）LC２次元ラダー等価回路モデ
ルは（M、N）＞（１、１）の条件に限定されるものでは
なく、従来良く利用されてきた等価回路モデル、すなわ
ち（M、N）＝（１、１）にも適用することができる。
の平行平板構造の（M、N）LC２次元ラダー等価回路モデ
ルは（M、N）＞（１、１）の条件に限定されるものでは
なく、従来良く利用されてきた等価回路モデル、すなわ
ち（M、N）＝（１、１）にも適用することができる。
【００７３】本発明は上述した前記矩形形状な平行平板
構造に限定されることはなく、任意の形状を備える平行
平板にも適用することができる。
構造に限定されることはなく、任意の形状を備える平行
平板にも適用することができる。
【００７４】本発明においては、数１９の例に限定され
るものではなく、Lfeedの値を定数に設定する構成とし
ても良い。すなわち、Lfeedの値は厳密に言えば基板面
状の位置は（mo、no）によって変化するが、１つの近似
として平行平板の位置に係わらず、例えば（１０、１
０）のLfeedの値を、任意の（m、n）のLfeedの値として
設定する構成としてもよい。
るものではなく、Lfeedの値を定数に設定する構成とし
ても良い。すなわち、Lfeedの値は厳密に言えば基板面
状の位置は（mo、no）によって変化するが、１つの近似
として平行平板の位置に係わらず、例えば（１０、１
０）のLfeedの値を、任意の（m、n）のLfeedの値として
設定する構成としてもよい。
【００７５】本発明は、上述した図９の例に限定される
ものではなく、他の形態によりインダクタ成分を表す構
成としてもよい。例えば、図9の例ではLthruインダクタ
成分とLfeedインダクタ成分がシリーズに設けられるの
で、回路理論により、前記Lthruインダクタ成分と前記L
feedインダクタ成分を１つのインダクタ（Leff）に表わ
すことも可能である、但し、Leff＝Lfeed＋Lthruとす
る。また、Lfeed＞Lthruの場合には、LeffをLthruに設
定する構成としてもよい。
ものではなく、他の形態によりインダクタ成分を表す構
成としてもよい。例えば、図9の例ではLthruインダクタ
成分とLfeedインダクタ成分がシリーズに設けられるの
で、回路理論により、前記Lthruインダクタ成分と前記L
feedインダクタ成分を１つのインダクタ（Leff）に表わ
すことも可能である、但し、Leff＝Lfeed＋Lthruとす
る。また、Lfeed＞Lthruの場合には、LeffをLthruに設
定する構成としてもよい。
【００７６】本発明は上述した実施形態に限定されるこ
とはなく、例えば、n1層基板をm1層基板に近似する場合
（但し、n1≧m1＞０、（m1、n1）は整数）、本発明をm1
層基板の等価回路モデルに適用することができる。ま
た、多層基板が内蔵するm2本のスルーホールをn2本のス
ルーホールに近似する場合（但し、n2≧m2＞０、（m2、
n2）は整数）、本発明をn2本のスルーホールの等価回路
モデルに適用することができる。
とはなく、例えば、n1層基板をm1層基板に近似する場合
（但し、n1≧m1＞０、（m1、n1）は整数）、本発明をm1
層基板の等価回路モデルに適用することができる。ま
た、多層基板が内蔵するm2本のスルーホールをn2本のス
ルーホールに近似する場合（但し、n2≧m2＞０、（m2、
n2）は整数）、本発明をn2本のスルーホールの等価回路
モデルに適用することができる。
【００７７】本発明は上述した実施形態に限定されるこ
とはなく、１層基板構造に限らず、例えば図12に示すよ
うな多層基板構造の電気等価回路モデルに適用すること
もできる。例えば、多層基板（図１２）をモデル化する
場合には、各層の平行平板構造をLC２次元ラダー等価回
路モデルとすることが可能であり、これら各LC２次元ラ
ダー等価回路モデルに本発明を適用することができる。
したがって、本発明によれば、多層基板構造（図１２）
の電気等価回路モデルを生成することができる。
とはなく、１層基板構造に限らず、例えば図12に示すよ
うな多層基板構造の電気等価回路モデルに適用すること
もできる。例えば、多層基板（図１２）をモデル化する
場合には、各層の平行平板構造をLC２次元ラダー等価回
路モデルとすることが可能であり、これら各LC２次元ラ
ダー等価回路モデルに本発明を適用することができる。
したがって、本発明によれば、多層基板構造（図１２）
の電気等価回路モデルを生成することができる。
【００７８】本発明は上述した実施形態に限定されるこ
とはなく、複数のスルーホールを有する多層基板構造の
電気等価回路モデルに適用することができる。例えば、
複数スルーホールを有する多層基板構造をモデル化する
場合、各スルーホールをL等価回路モデル化することが
可能である。このため、本発明によるLfeedを各スルー
ホールのL等価回路モデル毎に適用することにより、複
数スルーホールを有する多層基板構造の場合にも本発明
を適用することができる。
とはなく、複数のスルーホールを有する多層基板構造の
電気等価回路モデルに適用することができる。例えば、
複数スルーホールを有する多層基板構造をモデル化する
場合、各スルーホールをL等価回路モデル化することが
可能である。このため、本発明によるLfeedを各スルー
ホールのL等価回路モデル毎に適用することにより、複
数スルーホールを有する多層基板構造の場合にも本発明
を適用することができる。
【００７９】本発明は、図３（a）のLC２次元等価回路
を利用する多層基板構造の電気等価回路モデルの例に限
定されるものではなく、例えば、図３（b）のLC２次元
等価回路を利用する多層基板構造の電気等価回路モデル
の例にも適用することができる。
を利用する多層基板構造の電気等価回路モデルの例に限
定されるものではなく、例えば、図３（b）のLC２次元
等価回路を利用する多層基板構造の電気等価回路モデル
の例にも適用することができる。
【００８０】本発明が提供するLfeed成分の効果は上述
したLC２次元等価回路に限定されることはなく、L２次
元ラダー回路（図４）を利用する多層基板構造の電気等
価回路モデルにおいても同様な効果が得られる。
したLC２次元等価回路に限定されることはなく、L２次
元ラダー回路（図４）を利用する多層基板構造の電気等
価回路モデルにおいても同様な効果が得られる。
【００８１】本発明は上述した実施形態に限定されるも
のではなく、多層基板構造の電気等価回路モデルに抵抗
成分が含まれている場合にも適用することができる。例
えば、抵抗を用いるLC２次元ラダー回路、または、抵抗
を用いるスルーホール等価回路モデル（図５）に、上述
した実施形態と同様に本発明を適用することができる。
のではなく、多層基板構造の電気等価回路モデルに抵抗
成分が含まれている場合にも適用することができる。例
えば、抵抗を用いるLC２次元ラダー回路、または、抵抗
を用いるスルーホール等価回路モデル（図５）に、上述
した実施形態と同様に本発明を適用することができる。
【００８２】本発明は上述した実施形態に限定されるこ
とはなく、複数穴を有する金属平行平板構造を内蔵する
多層基板構造の電気等価回路モデルに適用する構成とし
てもよい。例えば、文献３が述べるように、複数穴を有
する金属平行平板構造（すなわち、金属メッシュプレー
ン）を複数穴を有しない金属平行平板にモデル化するこ
とが可能である。また、本発明は複数穴を有しない金属
平行平板構造を内蔵する多層基板構造の電気等価回路モ
デルにも適用できる。したがって、本発明によれば、複
数穴を有する金属平行平板構造を内蔵する多層基板構造
に対応する電気等価回路モデルを生成することができ
る。
とはなく、複数穴を有する金属平行平板構造を内蔵する
多層基板構造の電気等価回路モデルに適用する構成とし
てもよい。例えば、文献３が述べるように、複数穴を有
する金属平行平板構造（すなわち、金属メッシュプレー
ン）を複数穴を有しない金属平行平板にモデル化するこ
とが可能である。また、本発明は複数穴を有しない金属
平行平板構造を内蔵する多層基板構造の電気等価回路モ
デルにも適用できる。したがって、本発明によれば、複
数穴を有する金属平行平板構造を内蔵する多層基板構造
に対応する電気等価回路モデルを生成することができ
る。
【００８３】本発明は上述した実施形態のように、L
feedの値を数１９から計算する必要は必ずしもなく、例
えば、入力インピーダンスの測定値と、Lfeedを用いな
いLC２次元等価回路またはL２次元等価回路モデルの入
力インピーダンスとを比較することにより、Lfeedの値
を導出することができる。具体的には、例えば、上記測
定した入力インピーダンスとLfeedを用いないLC等価回
路のインピーダンスとを、ある周波数範囲で引き算し、
その結果得られた差をLfeedのモデルによって得られる
式（差＝２π×周波数×Lfeed）に適用することで、L
feedを逆算する。
feedの値を数１９から計算する必要は必ずしもなく、例
えば、入力インピーダンスの測定値と、Lfeedを用いな
いLC２次元等価回路またはL２次元等価回路モデルの入
力インピーダンスとを比較することにより、Lfeedの値
を導出することができる。具体的には、例えば、上記測
定した入力インピーダンスとLfeedを用いないLC等価回
路のインピーダンスとを、ある周波数範囲で引き算し、
その結果得られた差をLfeedのモデルによって得られる
式（差＝２π×周波数×Lfeed）に適用することで、L
feedを逆算する。
【００８４】本発明においてΔfの値は、上述した実施
形態のように１％に限定されるものではなく、例えば−
５０％＜Δf＜＋５０％の範囲内で任意の値に設定する
ことができる。
形態のように１％に限定されるものではなく、例えば−
５０％＜Δf＜＋５０％の範囲内で任意の値に設定する
ことができる。
【００８５】本発明において（Δx／Δy）の値は、上記
実施形態での例のように１に限定されるものではなく、
（Δx／Δy）＞０の場合にも適用することができる。
実施形態での例のように１に限定されるものではなく、
（Δx／Δy）＞０の場合にも適用することができる。
【００８６】本発明は上述した実施形態に限定されるこ
とはなく、平行平板のLC２次元ラダー等価回路の最小規
模、すなわち最小（M、N）を計算するため、Δfを直接
に設定する必要は必ずしもなく、等価回路のZin解析解
（数４）の分母の誤差要因であるεfreqを設定すること
により、最小規模、すなわち最小（M、N）を計算するこ
とが可能である。
とはなく、平行平板のLC２次元ラダー等価回路の最小規
模、すなわち最小（M、N）を計算するため、Δfを直接
に設定する必要は必ずしもなく、等価回路のZin解析解
（数４）の分母の誤差要因であるεfreqを設定すること
により、最小規模、すなわち最小（M、N）を計算するこ
とが可能である。
【００８７】本発明は上述した実施形態に限定されるこ
とはなく、矩形平行平板のLC２次元ラダー等価回路の最
小規模、すなわち最小（M、N）を計算するため、周波数
範囲の最高（pm、pn）共振モード数ではなく、最高
（pm、０）共振モード数、または、（０、pn）共振モー
ド数を利用する構成としてもよい。
とはなく、矩形平行平板のLC２次元ラダー等価回路の最
小規模、すなわち最小（M、N）を計算するため、周波数
範囲の最高（pm、pn）共振モード数ではなく、最高
（pm、０）共振モード数、または、（０、pn）共振モー
ド数を利用する構成としてもよい。
【００８８】
【発明の効果】本発明による電気回路シミュレーション
方法によれば、前記多層基板の電気回路モデルの規模を
増加させることなく、従来は利用されてなかったインダ
クタ成分（Lfeed）を電気回路モデルに付加すること
で、電気回路モデルの精度を高め、かつ、当該電気回路
モデルを用いたシミュレーションの時間を短縮すること
ができる。
方法によれば、前記多層基板の電気回路モデルの規模を
増加させることなく、従来は利用されてなかったインダ
クタ成分（Lfeed）を電気回路モデルに付加すること
で、電気回路モデルの精度を高め、かつ、当該電気回路
モデルを用いたシミュレーションの時間を短縮すること
ができる。
【００８９】さらに、本発明による電気回路シミュレー
ション方法によれば、電気回路モデルの有効周波数範囲
と、当該有効周波数範囲を実現する最小規模とを決定す
ることができるため、電気回路モデルシミュレーション
の信頼性と効率を高めることができる。
ション方法によれば、電気回路モデルの有効周波数範囲
と、当該有効周波数範囲を実現する最小規模とを決定す
ることができるため、電気回路モデルシミュレーション
の信頼性と効率を高めることができる。
【図１】本発明に係るLSI電気回路を実装する２層電源
配線基板の電気等価回路モデル構造を示すブロック図。
配線基板の電気等価回路モデル構造を示すブロック図。
【図２】従来技術に係るLSI電気回路を実装する２層電
源配線基板の電気等価回路モデル構造を示すブロック
図。
源配線基板の電気等価回路モデル構造を示すブロック
図。
【図３】図3(a)：従来技術に係る多層基板に内蔵される
金属平行平板の電気等価回路モデルの一例を示す説明
図。 図3(b)：従来技術に係る多層基板に内蔵される金属平行
平板の電気等価回路モデルの一例を示す説明図。
金属平行平板の電気等価回路モデルの一例を示す説明
図。 図3(b)：従来技術に係る多層基板に内蔵される金属平行
平板の電気等価回路モデルの一例を示す説明図。
【図４】従来技術に係る多層基板に内蔵される金属平行
平板の電気等価回路モデルの一例を示す説明図。
平板の電気等価回路モデルの一例を示す説明図。
【図５】従来技術に係る多層基板に内蔵されるスルーホ
ールの電気等価回路モデルを示す説明図。
ールの電気等価回路モデルを示す説明図。
【図６】本発明に係る多層基板に内蔵される金属平行平
板の電流源を有する電気等価回路モデルの一例を示す説
明図。
板の電流源を有する電気等価回路モデルの一例を示す説
明図。
【図７】LC２次元ラダー等価回路の解析解の入力インピ
ーダンスとMDS回路シミュレータの入力インピーダンス
の比較結果を示したグラフ。
ーダンスとMDS回路シミュレータの入力インピーダンス
の比較結果を示したグラフ。
【図８】図8(a)：LSI回路パッケージを実装する１層基
板構造の一例を示す説明図。 図8(b)：LSI回路パッケージを実装する１層基板構造の
一例を示す説明図。
板構造の一例を示す説明図。 図8(b)：LSI回路パッケージを実装する１層基板構造の
一例を示す説明図。
【図９】本発明が提共する給電点インダクタを用いる１
層基板構造の電気等価回路モデルの一例を示す説明図。
層基板構造の電気等価回路モデルの一例を示す説明図。
【図１０】LSIパッケージを実装する１層基板構造の電
気等価回路において、給電点インダクタを用いる（２
０、２０）LC２次元ラダー等価回路モデルの入力インピ
ーダンスと平行平板入力インピーダンスの厳密解による
入力インピーダンス特性の比較結果を示すグラフ。
気等価回路において、給電点インダクタを用いる（２
０、２０）LC２次元ラダー等価回路モデルの入力インピ
ーダンスと平行平板入力インピーダンスの厳密解による
入力インピーダンス特性の比較結果を示すグラフ。
【図１１】LSIパッケージを実装する１層基板構造の電
気等価回路において、給電点インダクタを用いる（２
０、２０）LC２次元ラダー等価回路モデルの入力インピ
ーダンスと給電点インダクタを用いない１層電基板構造
の（５００、５００）LC２次元ラダー等価回路モデルの
入力インピーダンスの比較結果を示すグラフ。
気等価回路において、給電点インダクタを用いる（２
０、２０）LC２次元ラダー等価回路モデルの入力インピ
ーダンスと給電点インダクタを用いない１層電基板構造
の（５００、５００）LC２次元ラダー等価回路モデルの
入力インピーダンスの比較結果を示すグラフ。
【図１２】LSI回路パッケージを実装する多層電基板構
造の一例を示す説明図。
造の一例を示す説明図。
２：スルーホール電気等価回路モデル、３：平行平板電
気等価回路モデル、４：給電点インダクタ（Lfeed）、
５：電圧源装置等価回路モデル、６a：インダクタ（x方
向）、６b：インダクタ（y方向）、７：キャパシタ、
８：電流源、９：抵抗、１０：インダクタ、１１： LSI
回路を実装するパッケージ、１２a：パワー端子、１２
b：グラウンド端子、１４：金属グラウンドプレーン、
１５a：パワープレーン金属スルーホール、１５b：グラ
ウンドプレーン金属スルーホール、１６：金属パワープ
レーン、１７：セラッミク誘電体、２０：平行平板の電
気等価回路モデル、２１：金属スルーホールの電気等価
回路モデル、２２：給電点インダクタンス電気等価回路
モデル、２３：金属スルーホールインダクタと給電点イ
ンダクタ（Lfeed）を考慮する等価インダクタ、３０：
キャビテイモデルによる平行平板（１ペア）入力インピ
ーダンスの厳密解、３１：給電点インダクタ（Lfeed）
を有する平行平板の（２０、２０）LCラダー等価回路モ
デルの入力インピーダンス、３２：給電点インダクタ
（Lfeed）を有しない平行平板の（２０、２０）LCラダ
ー等価回路モデルの入力インピーダンス、３３：（５０
０、５００）LCラダー等価回路モデルの入力インピーダ
ンス、４０：LC２次元ラダー回路の解析解（数４）によ
る結果、４１：MDS回路シミュレータによる結果、５
０：誘電体、εr：比誘電率、μr：比透磁率、h：誘電
体の厚み、a：金属プレーン幅、b：金属プレーン長さ、
r：スルーホールの直径、Iz：電流源、Zin：入力インピ
ーダンス。
気等価回路モデル、４：給電点インダクタ（Lfeed）、
５：電圧源装置等価回路モデル、６a：インダクタ（x方
向）、６b：インダクタ（y方向）、７：キャパシタ、
８：電流源、９：抵抗、１０：インダクタ、１１： LSI
回路を実装するパッケージ、１２a：パワー端子、１２
b：グラウンド端子、１４：金属グラウンドプレーン、
１５a：パワープレーン金属スルーホール、１５b：グラ
ウンドプレーン金属スルーホール、１６：金属パワープ
レーン、１７：セラッミク誘電体、２０：平行平板の電
気等価回路モデル、２１：金属スルーホールの電気等価
回路モデル、２２：給電点インダクタンス電気等価回路
モデル、２３：金属スルーホールインダクタと給電点イ
ンダクタ（Lfeed）を考慮する等価インダクタ、３０：
キャビテイモデルによる平行平板（１ペア）入力インピ
ーダンスの厳密解、３１：給電点インダクタ（Lfeed）
を有する平行平板の（２０、２０）LCラダー等価回路モ
デルの入力インピーダンス、３２：給電点インダクタ
（Lfeed）を有しない平行平板の（２０、２０）LCラダ
ー等価回路モデルの入力インピーダンス、３３：（５０
０、５００）LCラダー等価回路モデルの入力インピーダ
ンス、４０：LC２次元ラダー回路の解析解（数４）によ
る結果、４１：MDS回路シミュレータによる結果、５
０：誘電体、εr：比誘電率、μr：比透磁率、h：誘電
体の厚み、a：金属プレーン幅、b：金属プレーン長さ、
r：スルーホールの直径、Iz：電流源、Zin：入力インピ
ーダンス。
Claims (7)
- 【請求項１】電気等価回路モデルを用いたシミュレーシ
ョン方法において、 前記電気等価回路モデルは、平行平板およびスルーホー
ルのうち少なくとも一方をモデル化した電気等価回路モ
デルにインダクタ成分を付加することで生成されたシミ
ュレーションモデルを少なくとも備えることを特徴とす
る電気回路シミュレーション方法。 - 【請求項２】金属平行平板と金属スルーホールとを有す
る多層基板の電気等価回路モデルを用いたシミュレーシ
ョン方法において、 前記多層基板の電気等価回路モデルは、前記金属平行平
板および前記金属スルーホールのうち少なくとも一方を
モデル化した電気等価回路モデルにインダクタ成分を付
加すると共に、当該電気等価回路モデルの共振周波数誤
差を設定することで生成されたシミュレーションモデル
を少なくとも備えることを特徴とする電気回路シミュレ
ーション方法。 - 【請求項３】金属平行平板と金属スルーホールとを有す
る多層基板の電気等価回路モデルを用いたシミュレーシ
ョン方法において、 前記多層基板の電気等価回路モデルは、前記金属平行平
板および前記金属スルーホールのうち少なくとも一方を
モデル化した電気等価回路モデルにインダクタ成分を付
加することで、当該電気等価回路モデルの高精度化とそ
のシミュレーション時間の短縮を可能とするシミュレー
ションモデルを少なくとも備えることを特徴とする電気
回路シミュレーション方法。 - 【請求項４】多層基板の電気等価回路モデルを用いたシ
ミュレーション方法において、 前記多層基板の電気等価回路モデルの共振周波数の誤差
を設定することにより、前記多層基板の電気等価回路モ
デルの最小規模および有効周波数範囲のうち少なくとも
一方を決定することを特徴とする電気回路シミュレーシ
ョン方法。 - 【請求項５】多層基板の電気等価回路モデルを用いたシ
ミュレーション方法において、 前記多層基板の電気等価回路モデルの（pm、０）または
（０、pn）共振モード数（ただし、pm、pnは正数であ
る）の共振周波数の誤差を設定することにより、前記多
層基板の電気等価回路モデルの最小規模および有効周波
数範囲のうち少なくとも一方を決定することを特徴とす
るシミュレーション方法。 - 【請求項６】電気等価回路モデルを用いたシミュレーシ
ョン方法において、 前記電気等価回路モデルについての給電点インダクタン
ス誤差を補正する手段を含むことを特徴とするシミュレ
ーション方法。 - 【請求項７】電気等価回路モデルを用いたシミュレーシ
ョン方法において、 前記電気等価回路モデルの有効周波数範囲、および、当
該有効周波数範囲を実現する最小規模を決定する手段を
含むことを特徴とするシミュレーション方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11246497A JPH10301976A (ja) | 1997-04-30 | 1997-04-30 | 電気回路シミュレーション方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11246497A JPH10301976A (ja) | 1997-04-30 | 1997-04-30 | 電気回路シミュレーション方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10301976A true JPH10301976A (ja) | 1998-11-13 |
Family
ID=14587303
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11246497A Pending JPH10301976A (ja) | 1997-04-30 | 1997-04-30 | 電気回路シミュレーション方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10301976A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6546528B1 (en) | 1999-04-21 | 2003-04-08 | Nec Corporation | System and method for evaluation of electric characteristics of printed-circuit boards |
| JP2009075792A (ja) * | 2007-09-20 | 2009-04-09 | Nec Corp | 多層回路基板解析システム、多層回路基板解析方法及び多層回路基板解析プログラム |
| CN102375937A (zh) * | 2011-10-20 | 2012-03-14 | 王钰 | 一种定量评估仿真模型可信度的方法 |
-
1997
- 1997-04-30 JP JP11246497A patent/JPH10301976A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6546528B1 (en) | 1999-04-21 | 2003-04-08 | Nec Corporation | System and method for evaluation of electric characteristics of printed-circuit boards |
| US7120893B2 (en) | 1999-04-21 | 2006-10-10 | Nec Corporation | System and method for evaluation of electric characteristics of printed-circuit boards |
| JP2009075792A (ja) * | 2007-09-20 | 2009-04-09 | Nec Corp | 多層回路基板解析システム、多層回路基板解析方法及び多層回路基板解析プログラム |
| CN102375937A (zh) * | 2011-10-20 | 2012-03-14 | 王钰 | 一种定量评估仿真模型可信度的方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Niknejad et al. | Analysis of eddy-current losses over conductive substrates with applications to monolithic inductors and transformers | |
| Niknejad et al. | Analysis, design, and optimization of spiral inductors and transformers for Si RF ICs | |
| Kim et al. | Analysis and modeling of hybrid planar-type electromagnetic-bandgap structures and feasibility study on power distribution network applications | |
| Choi et al. | Decoupling capacitor placement in power delivery networks using MFEM | |
| US6870436B2 (en) | Method and apparatus to attenuate power plane noise on a printed circuit board using high ESR capacitors | |
| Shringarpure et al. | Formulation and network model reduction for analysis of the power distribution network in a production-level multilayered printed circuit board | |
| US6937971B1 (en) | System and method for determining the desired decoupling components for a power distribution system having a voltage regulator module | |
| Ruehli et al. | Skin-effect loss models for time-and frequency-domain PEEC solver | |
| Choi et al. | Development of model libraries for embedded passives using network synthesis | |
| Niknejad | Modeling of passive elements with ASITIC | |
| Engin | Efficient sensitivity calculations for optimization of power delivery network impedance | |
| Yang et al. | PCB PDN prelayout library for top-layer inductance and the equivalent model for decoupling capacitors | |
| US6725430B2 (en) | Process for designing high frequency circuits in multiple domains | |
| Choi et al. | Modeling and analysis of power distribution networks for gigabit applications | |
| Fan et al. | Modeling DC power-bus structures with vertical discontinuities using a circuit extraction approach based on a mixed-potential integral equation | |
| JP2001167139A (ja) | 電源デカップリング設計方法及び設計支援システム | |
| Fan et al. | Lumped-circuit model extraction for vias in multilayer substrates | |
| JP2006293726A (ja) | 電子部品の設計方法 | |
| Zhao et al. | System level power integrity analysis with physics-based modeling methodology | |
| Shin et al. | Quantified design guides for the reduction of radiated emissions in package-level power distribution networks | |
| Schierholz et al. | Engineering-informed design space reduction for PCB based power delivery networks | |
| JPH10301976A (ja) | 電気回路シミュレーション方法 | |
| Daniel et al. | Automatic generation of geometrically parameterized reduced order models for integrated spiral RF-inductors | |
| Ding et al. | Inductance extraction of grid power distribution network | |
| Dhamodaran et al. | Design of a multilayer on-chip inductor by computational electromagnetic modelling |