JPH10295074A - Dc-to-dc converter - Google Patents

Dc-to-dc converter

Info

Publication number
JPH10295074A
JPH10295074A JP10016297A JP10016297A JPH10295074A JP H10295074 A JPH10295074 A JP H10295074A JP 10016297 A JP10016297 A JP 10016297A JP 10016297 A JP10016297 A JP 10016297A JP H10295074 A JPH10295074 A JP H10295074A
Authority
JP
Japan
Prior art keywords
output
transistor
voltage
circuit
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP10016297A
Other languages
Japanese (ja)
Inventor
Yoshihiro Nagaya
好宏 永冶
Takashi Matsumoto
敬史 松本
Toshiyuki Matsuyama
俊幸 松山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu VLSI Ltd
Fujitsu Ltd
Original Assignee
Fujitsu VLSI Ltd
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu VLSI Ltd, Fujitsu Ltd filed Critical Fujitsu VLSI Ltd
Priority to JP10016297A priority Critical patent/JPH10295074A/en
Publication of JPH10295074A publication Critical patent/JPH10295074A/en
Withdrawn legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To provide a DC/DC converter which is composed of a synchronous rectifying type switching regulator and which proactively prevents the undershoot of an output voltage from being produced, while the output can be controlled in accordance with an external output control signal. SOLUTION: An output transistor 3 performs a switching operation in accordance with the output signal OUT1 of a control circuit 21. A smoothing circuit 20 smoothes the output current of the output transistor 3 and outputs a DC current. A synchronous rectifying transistor 4 is connected in parallel to a flywheel diode 6 and turned on, when the output transistor 3 is turned off based on an output signal OUT2 of the control circuit 21. An output control circuit 11 which turns off the output transistor 3, based on an output control signal A is connected to the control circuit 21. When the output transistor 3 is turned off, the control circuit 21 outputs the output signal OUT2 by which the synchronous rectifying transistor 4 is turned off.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】この発明は、同期整流型DC
/DCコンバータに関するものである。バッテリーを電
源として動作する携帯用電子機器では、バッテリー電圧
とは異なる直流電圧を内部回路に供給する必要がある場
合には、バッテリーを電源として動作するDC/DCコ
ンバータで所望の直流電圧を生成している。バッテリー
の長寿命化を図るために、DC/DCコンバータとして
同期整流型スイッチングレギュレータ回路を使用したも
のがある。このような同期整流型スイッチングレギュレ
ータ回路から出力される直流電圧に基づいて、内部回路
を安定して動作させる必要がある。
The present invention relates to a synchronous rectification type DC
/ DC converter. In a portable electronic device that operates using a battery as a power source, when it is necessary to supply a DC voltage different from the battery voltage to an internal circuit, a DC / DC converter that operates using a battery generates a desired DC voltage. ing. Some DC / DC converters use a synchronous rectification type switching regulator circuit to extend the life of the battery. It is necessary to operate the internal circuit stably based on the DC voltage output from such a synchronous rectification type switching regulator circuit.

【0002】[0002]

【従来の技術】従来の同期整流型スイッチングレギュレ
ータ回路の一例を図6に示す。このスイッチングレギュ
レータ回路1は、1チップの集積回路上に形成される制
御回路2と、多数の外付け素子とから構成される。
2. Description of the Related Art FIG. 6 shows an example of a conventional synchronous rectification type switching regulator circuit. The switching regulator circuit 1 includes a control circuit 2 formed on a one-chip integrated circuit, and a number of external elements.

【0003】前記制御回路2の第一の出力信号OUT1
は、PNPトランジスタで構成される出力トランジスタ
3のベースに入力され、その出力トランジスタ3のエミ
ッタは電源Vccに接続される。
The first output signal OUT1 of the control circuit 2
Is input to the base of an output transistor 3 composed of a PNP transistor, and the emitter of the output transistor 3 is connected to a power supply Vcc.

【0004】前記出力トランジスタ3のコレクタは、N
チャネルMOSトランジスタで構成される同期整流用ト
ランジスタ4のドレインに接続され、同トランジスタ4
のゲートには、前記制御回路2の第二の出力信号OUT
2が入力され、ソースはグランドGNDに接続される。
The collector of the output transistor 3 is N
The transistor 4 is connected to the drain of a synchronous rectification transistor 4 composed of a channel MOS transistor.
, The second output signal OUT of the control circuit 2
2 is input, and the source is connected to the ground GND.

【0005】前記出力トランジスタ3のコレクタは、出
力コイル5を介して出力端子To に接続される。また、
前記出力トランジスタ3のコレクタはフライホイールダ
イオード6のカソードに接続され、そのダイオード6の
アノードはグランドGNDに接続される。
[0005] The collector of the output transistor 3 is connected to an output terminal To via an output coil 5. Also,
The collector of the output transistor 3 is connected to the cathode of the flywheel diode 6, and the anode of the diode 6 is connected to the ground GND.

【0006】前記出力端子To は、容量7を介してグラ
ンドGNDに接続されるとともに、抵抗R1,R2を介
してグランドGNDに接続される。前記抵抗R1,R2
は、出力端子Toから出力される出力電圧Vo を検出す
るために、その抵抗値に基づいて出力電圧Vo を分圧す
るものである。そして、その分圧電圧が前記制御回路2
内の電圧制御用アンプ8のマイナス側入力端子に入力信
号INとして入力される。
The output terminal To is connected to the ground GND via the capacitor 7 and to the ground GND via the resistors R1 and R2. The resistors R1, R2
Is to divide the output voltage Vo based on its resistance value in order to detect the output voltage Vo output from the output terminal To. Then, the divided voltage is applied to the control circuit 2
Is input as an input signal IN to the negative input terminal of the voltage control amplifier 8.

【0007】前記電圧制御用アンプ8は、第一及び第二
のプラス側入力端子を備え、両プラス側入力端子の入力
電圧のうち、より低レベルの入力電圧と、マイナス側入
力端子の入力電圧との電位差に基づく出力電圧を出力す
る。すなわち、いずれかのプラス側入力端子電圧がマイ
ナス側入力端子電圧より高くなれば、その電位差に応じ
て出力電圧が上昇し、いずれかのプラス側入力端子電圧
がマイナス側入力端子電圧より低くなれば、その電位差
に応じて出力電圧が低下する。
The voltage control amplifier 8 has first and second positive input terminals. Of the input voltages of both positive input terminals, a lower level input voltage and an input voltage of a negative input terminal are provided. And outputs an output voltage based on the potential difference. That is, if any positive input terminal voltage is higher than the negative input terminal voltage, the output voltage increases according to the potential difference, and if any positive input terminal voltage becomes lower than the negative input terminal voltage. The output voltage decreases according to the potential difference.

【0008】前記電圧制御用アンプ8の第一のプラス側
入力端子は、電源Vccの供給に基づいて定電流Iを出力
する電流源9に接続されるとともに、容量10を介して
グランドGNDに接続される。前記電流源9と容量10
とで、電源Vccの投入時に第一の入力端子電圧CSを所
定の時定数で緩やかに立ち上げるソフトスタート回路が
構成される。
A first positive input terminal of the voltage control amplifier 8 is connected to a current source 9 for outputting a constant current I based on the supply of a power supply Vcc, and to a ground GND via a capacitor 10. Is done. The current source 9 and the capacitance 10
Thus, a soft-start circuit is configured to gradually raise the first input terminal voltage CS with a predetermined time constant when the power supply Vcc is turned on.

【0009】前記容量10にはNPNトランジスタで構
成される出力制御用トランジスタ11が並列に接続さ
れ、同トランジスタ11のベースには出力制御信号Aが
入力される。そして、出力制御信号AがHレベルとなる
と、出力制御用トランジスタ11がオンされて、容量1
0の充電電荷が出力制御用トランジスタ11を介してグ
ランドGNDに放電されることにより、前記電圧制御用
アンプ8の第一のプラス側入力端子電圧CSがグランド
GNDレベルまで引き下げられる。出力制御用トランジ
スタ11はソフトスタート回路を利用して、出力電圧V
o を制御する出力制御回路を構成する。
An output control transistor 11 composed of an NPN transistor is connected in parallel to the capacitor 10, and an output control signal A is input to the base of the transistor 11. When the output control signal A becomes H level, the output control transistor 11 is turned on, and the capacitance 1
By discharging the zero charge to the ground GND via the output control transistor 11, the first positive input terminal voltage CS of the voltage control amplifier 8 is reduced to the ground GND level. The output control transistor 11 uses a soft start circuit to output the output voltage V
Configure an output control circuit to control o.

【0010】前記電圧制御用アンプ8の第二のプラス側
入力端子には、基準電圧Vsが入力される。基準電圧V
sは、電源Vccより低い電圧レベルで、所望の出力電圧
Voを抵抗R1,R2で分圧した電圧に設定される。
A reference voltage Vs is input to a second positive input terminal of the voltage control amplifier 8. Reference voltage V
s is a voltage level lower than the power supply Vcc, and is set to a voltage obtained by dividing a desired output voltage Vo by the resistors R1 and R2.

【0011】前記電圧制御用アンプ8の出力信号は、第
一のPWM比較器12のマイナス側入力端子に入力され
る。また、第二のPWM比較器13のマイナス側入力端
子には、電圧制御用アンプ8の出力信号が、昇圧用電源
14により、常時一定の電圧幅で昇圧されて入力され
る。
The output signal of the voltage control amplifier 8 is input to the negative input terminal of the first PWM comparator 12. The output signal of the voltage control amplifier 8 is constantly boosted by a boosting power supply 14 and input to the negative input terminal of the second PWM comparator 13 with a constant voltage width.

【0012】前記電圧制御用アンプ8の出力信号は、外
部素子として接続される位相補償容量17を介して、同
電圧制御用アンプ8のマイナス側入力端子に入力され
て、同電圧制御用アンプ8の発振が防止される。
An output signal of the voltage control amplifier 8 is input to a negative input terminal of the voltage control amplifier 8 via a phase compensation capacitor 17 connected as an external element. Oscillation is prevented.

【0013】前記第一及び第二のPWM比較器12,1
3のプラス側入力端子には、発振器15から一定周波数
の三角波が入力される。また、第一及び第二のPWM比
較器12,13は、電源Vccの投入に基づいて、バイア
ス回路16から供給されるバイアス電流により活性化さ
れる。
The first and second PWM comparators 12, 1
A triangular wave having a constant frequency is input from the oscillator 15 to the positive input terminal 3. The first and second PWM comparators 12 and 13 are activated by the bias current supplied from the bias circuit 16 based on the turning on of the power supply Vcc.

【0014】前記第一のPWM比較器12は、マイナス
側入力端子電圧とプラス側入力端子電圧とを比較し、プ
ラス側入力端子電圧がマイナス側入力端子電圧より高く
なれば、Hレベルの出力信号OUT1を出力する。ま
た、プラス側入力端子電圧がマイナス側入力端子電圧よ
り低くなれば、Lレベルの出力信号OUT1を出力す
る。
The first PWM comparator 12 compares the negative-side input terminal voltage with the positive-side input terminal voltage. If the positive-side input terminal voltage becomes higher than the negative-side input terminal voltage, the first PWM comparator 12 outputs an H-level output signal. OUT1 is output. If the positive input terminal voltage is lower than the negative input terminal voltage, the output signal OUT1 at the L level is output.

【0015】従って、出力信号OUT1は発振器15の
出力信号と同一周波数のパルス信号となり、電圧制御用
アンプ8の出力電圧レベルが上昇するほど、Hレベルの
時間幅が狭くなる。
Accordingly, the output signal OUT1 becomes a pulse signal having the same frequency as the output signal of the oscillator 15, and the time width of the H level becomes narrower as the output voltage level of the voltage control amplifier 8 rises.

【0016】前記第二のPWM比較器13は、マイナス
側入力端子電圧とプラス側入力端子電圧とを比較し、プ
ラス側入力端子電圧がマイナス側入力端子電圧より高く
なれば、Hレベルの出力信号OUT2を出力する。ま
た、プラス側入力端子電圧がマイナス側入力端子電圧よ
り低くなれば、Lレベルの出力信号OUT2を出力す
る。
The second PWM comparator 13 compares the negative input terminal voltage with the positive input terminal voltage. If the positive input terminal voltage is higher than the negative input terminal voltage, the second PWM comparator 13 outputs an H level output signal. OUT2 is output. When the positive input terminal voltage becomes lower than the negative input terminal voltage, the output signal OUT2 at L level is output.

【0017】従って、出力信号OUT2は発振器15の
出力信号と同一周波数のパルス信号となり、電圧制御用
アンプ8の出力電圧レベルが上昇するほど、Hレベルの
時間幅が狭くなる。また、第二のPWM比較器13のマ
イナス側入力端子電圧は、昇圧用電源14により常に第
一のPWM比較器12のマイナス側入力端子電圧より高
い電圧となるので、出力信号OUT2は、出力信号OU
T1が立ち上がった後に立ち上がり、出力信号OUT1
の立ち下がりに先立って立ち下がる。
Therefore, the output signal OUT2 becomes a pulse signal having the same frequency as the output signal of the oscillator 15, and the time width of the H level becomes narrower as the output voltage level of the voltage control amplifier 8 increases. Further, since the negative input terminal voltage of the second PWM comparator 13 is always higher than the negative input terminal voltage of the first PWM comparator 12 by the boosting power supply 14, the output signal OUT2 becomes the output signal. OU
The output signal OUT1 rises after T1 rises.
Fall before falling.

【0018】上記のように構成された同期整流型スイッ
チングレギュレータ回路では、出力制御信号AがLレベ
ルに維持されて、出力制御用トランジスタ11がオフさ
れている状態で、電源Vccが供給されていると、電圧制
御用アンプ8は入力信号INと、基準電圧Vsとの電位
差に基づく出力信号を出力し、その出力信号に基づいて
第一及び第二のPWM比較器12,13から出力信号O
UT1,OUT2としてパルス信号が出力される。
In the synchronous rectification type switching regulator circuit configured as described above, the power supply Vcc is supplied while the output control signal A is maintained at the L level and the output control transistor 11 is turned off. And the voltage control amplifier 8 outputs an output signal based on the potential difference between the input signal IN and the reference voltage Vs, and outputs the output signal O from the first and second PWM comparators 12 and 13 based on the output signal.
Pulse signals are output as UT1 and OUT2.

【0019】すると、第一のPWM比較器12の出力信
号OUT1に基づいて出力トランジスタ3がスイッチン
グ動作する。出力トランジスタ3のスイッチング動作に
より同出力トランジスタ3の出力電流は、出力コイル5
及び容量7により平滑される。出力トランジスタ3がオ
フされるときは、容量7からフライホイールダイオード
6を介して出力コイル5に供給される電流により、出力
電圧Vo が平滑される。
Then, the output transistor 3 performs a switching operation based on the output signal OUT1 of the first PWM comparator 12. The output current of the output transistor 3 is changed by the switching operation of the output transistor 3
And the capacitance 7. When the output transistor 3 is turned off, the output voltage Vo is smoothed by the current supplied from the capacitor 7 to the output coil 5 via the flywheel diode 6.

【0020】また、出力トランジスタ3がオフされると
き、第二のPWM比較器13の出力信号OUT2により
同期整流用トランジスタ4がオンされて、フライホイー
ルダイオード6の順方向電圧降下分がほとんど「0」と
なり、平滑効率を向上させるようになっている。
When the output transistor 3 is turned off, the transistor 4 for synchronous rectification is turned on by the output signal OUT2 of the second PWM comparator 13, and the forward voltage drop of the flywheel diode 6 is almost "0". ”To improve the smoothing efficiency.

【0021】このとき、同期整流用トランジスタ4は出
力トランジスタ3がオフされた後にオンされ、出力トラ
ンジスタ3がオンされる前にオフされるので、電源Vcc
から出力トランジスタ3及び同期整流用トランジスタ4
を介してグランドGNDに貫通電流が流れることはな
い。
At this time, the synchronous rectification transistor 4 is turned on after the output transistor 3 is turned off, and is turned off before the output transistor 3 is turned on.
Output transistor 3 and synchronous rectification transistor 4
No through current flows to the ground GND via.

【0022】このような動作により、出力電圧Vo に基
づく電圧制御用アンプ8の入力信号INが基準電圧Vs
より低いと、電圧制御用アンプ8の出力電圧が上昇し、
第一及び第二のPWM比較器12,13の出力信号OU
T1,OUT2のLレベルの時間幅が増大する。
With such an operation, the input signal IN of the voltage control amplifier 8 based on the output voltage Vo changes to the reference voltage Vs.
If it is lower, the output voltage of the voltage control amplifier 8 increases,
Output signal OU of first and second PWM comparators 12 and 13
The time width of the L level of T1 and OUT2 increases.

【0023】すると、出力トランジスタ3のオン時間が
長くなり、出力電圧Vo が上昇する。また、出力電圧V
o に基づく電圧制御用アンプ8の入力信号INが基準電
圧Vsより高いと、電圧制御用アンプ8の出力電圧が低
下し、第一及び第二のPWM比較器12,13の出力信
号OUT1,OUT2のHレベルの時間幅が増大する。
すると、出力トランジスタ3のオン時間が短くなり、出
力電圧Vo が低下する。
Then, the ON time of the output transistor 3 becomes longer, and the output voltage Vo rises. Also, the output voltage V
When the input signal IN of the voltage control amplifier 8 based on o is higher than the reference voltage Vs, the output voltage of the voltage control amplifier 8 decreases, and the output signals OUT1 and OUT2 of the first and second PWM comparators 12 and 13 are reduced. , The time width of the H level increases.
Then, the ON time of the output transistor 3 is shortened, and the output voltage Vo is reduced.

【0024】このような動作により、出力電圧Vo は電
圧制御用アンプ8の入力信号INと基準電圧Vsとが一
致するような出力電圧Vo に収束し、定電圧となる。電
源Vccの投入時には、電流源9と容量10との作用によ
り、図7に示すように電圧制御用アンプ8の入力信号C
Sの電圧レベルが徐々に上昇する。すると、入力信号I
NがグランドGNDレベルであっても、電圧制御用アン
プ8の出力信号が急に上昇することはなく、出力トラン
ジスタ3のオン時間がオフ時間より格段に長くなること
ない。
By such an operation, the output voltage Vo converges to an output voltage Vo such that the input signal IN of the voltage control amplifier 8 matches the reference voltage Vs, and becomes a constant voltage. When the power supply Vcc is turned on, the input signal C of the voltage control amplifier 8 is actuated by the action of the current source 9 and the capacitor 10 as shown in FIG.
The voltage level of S gradually increases. Then, the input signal I
Even if N is at the ground GND level, the output signal of the voltage control amplifier 8 does not rise sharply, and the ON time of the output transistor 3 does not become much longer than the OFF time.

【0025】すると、同図に示すように、電源電圧Vcc
及び出力端子To に接続される負荷に関わらず、入力信
号CSの上昇にともなって出力信号Vo が緩やかに上昇
する。そして、入力信号CSが基準電圧Vsを越える
と、出力信号Vo は定電圧となる。
Then, as shown in FIG.
Also, regardless of the load connected to the output terminal To, the output signal Vo rises slowly with the rise of the input signal CS. When the input signal CS exceeds the reference voltage Vs, the output signal Vo becomes a constant voltage.

【0026】従って、電源Vccの投入時における出力電
圧Vo の急激な立ち上がりによる負荷回路への悪影響が
防止される。出力電圧Vo が定電圧に維持されている状
態で、出力制御信号AをHレベルとすると、トランジス
タ11がオンされて、容量10の充電電荷が出力制御用
トランジスタ11を介してグランドGNDに流れ、電圧
制御用アンプ8の入力信号CSは、図7に示すように、
グランドGNDレベルまで急激に低下する。
Therefore, an adverse effect on the load circuit due to the rapid rise of the output voltage Vo when the power supply Vcc is turned on is prevented. When the output control signal A is set to the H level while the output voltage Vo is maintained at a constant voltage, the transistor 11 is turned on, and the charge of the capacitor 10 flows to the ground GND via the output control transistor 11. The input signal CS of the voltage control amplifier 8 is, as shown in FIG.
It drops sharply to the ground GND level.

【0027】すると、電圧制御用アンプ8の出力信号
は、発振器15の出力信号の最低レベル以下まで急激に
低下し、PWM比較器12,13の出力信号OUT1,
OUT2はHレベルに維持される。
Then, the output signal of the voltage control amplifier 8 sharply drops below the lowest level of the output signal of the oscillator 15, and the output signals OUT1 and OUT1 of the PWM comparators 12 and 13 are output.
OUT2 is maintained at the H level.

【0028】この結果、出力トランジスタ3がオフされ
るとともに、同期整流用トランジスタ4がオンされて、
出力電圧Vo がグランドGNDレベルまで引き下げられ
る。従って、Hレベルの出力制御信号Aを入力すること
により、出力電圧Vo を強制的にグランドGNDレベル
まで引き下げることができる。
As a result, the output transistor 3 is turned off, and the synchronous rectification transistor 4 is turned on.
The output voltage Vo is reduced to the ground GND level. Therefore, by inputting the H level output control signal A, the output voltage Vo can be forcibly reduced to the ground GND level.

【0029】また、ソフトスタート回路に出力制御用ト
ランジスタ11を付加することにより、制御回路2の入
出力端子数を増加させることなく、出力電圧Vo を強制
的にグランドGNDレベルまで引き下げ可能とする出力
制御回路が構成される。
Also, by adding an output control transistor 11 to the soft start circuit, the output voltage Vo can be forcibly reduced to the ground GND level without increasing the number of input / output terminals of the control circuit 2. A control circuit is configured.

【0030】[0030]

【発明が解決しようとする課題】上記のような同期整流
型スイッチングレギュレータでは、出力制御信号AをH
レベルとして出力電圧Vo をグランドGNDレベルまで
引き下げるとき、同期整流用トランジスタ4がオン状態
に維持される。すると、図6に点線で示すように、容量
7から同期整流用トランジスタ4を介してグランドGN
Dに放電電流Idが流れる。
In the synchronous rectification type switching regulator as described above, the output control signal A is set to H level.
When the output voltage Vo is lowered to the level of the ground GND as the level, the synchronous rectification transistor 4 is kept on. Then, as shown by a dotted line in FIG.
A discharge current Id flows through D.

【0031】この結果、図7に示すように、出力電圧V
o が急激に低下してアンダーシュートPuが発生するた
め、出力端子To に接続される負荷回路の破損あるいは
誤動作の原因となるという問題点がある。
As a result, as shown in FIG.
Since o falls sharply and undershoot Pu occurs, there is a problem that a load circuit connected to the output terminal To is damaged or malfunctions.

【0032】この発明の目的は、同期整流型スイッチン
グレギュレータで構成したDC/DCコンバータにおい
て、外部から入力される出力制御信号に基づいて出力制
御を可能としながら、出力電圧のアンダーシュートの発
生を未然に防止し得るDC/DCコンバータを提供する
ことにある。
An object of the present invention is to provide a DC / DC converter constituted by a synchronous rectification type switching regulator, in which output control can be performed based on an output control signal input from the outside, and occurrence of output voltage undershoot is prevented. Another object of the present invention is to provide a DC / DC converter that can prevent the above problem.

【0033】[0033]

【課題を解決するための手段】図1は請求項1の原理説
明図である。すなわち、出力トランジスタ3は、制御回
路21から出力される第一の出力信号OUT1に基づい
てスイッチング動作する。平滑回路20は、前記出力ト
ランジスタ3の出力電流を平滑して、直流電圧を出力す
る。同期整流用トランジスタ4は、前記平滑回路20を
構成するフライホイールダイオード6に並列に接続さ
れ、前記制御回路21から出力される第二の出力信号O
UT2に基づいて、前記出力トランジスタ3のオフ動作
時にオンされて、フライホイールダイオード6の平滑効
率を向上させる。前記制御回路21は、前記平滑回路2
0から出力される直流出力電圧Vo を一定に維持するよ
うに、前記出力トランジスタ3のオン時間を制御する。
前記制御回路21には、出力制御信号Aに基づいて、前
記出力トランジスタ3をオフさせる出力制御回路11が
接続される。前記制御回路21は、前記出力制御信号A
の入力に基づいて出力トランジスタ3をオフさせるとき
は、前記同期整流用トランジスタ4をオフさせる第二の
出力信号OUT2を出力する。
FIG. 1 is a diagram for explaining the principle of claim 1. That is, the output transistor 3 performs a switching operation based on the first output signal OUT1 output from the control circuit 21. The smoothing circuit 20 smoothes the output current of the output transistor 3 and outputs a DC voltage. The transistor 4 for synchronous rectification is connected in parallel to the flywheel diode 6 constituting the smoothing circuit 20, and a second output signal O output from the control circuit 21.
It is turned on when the output transistor 3 is turned off based on the UT 2 to improve the smoothing efficiency of the flywheel diode 6. The control circuit 21 includes the smoothing circuit 2
The on-time of the output transistor 3 is controlled so that the DC output voltage Vo output from 0 is maintained constant.
An output control circuit 11 for turning off the output transistor 3 based on an output control signal A is connected to the control circuit 21. The control circuit 21 controls the output control signal A
When the output transistor 3 is turned off on the basis of the input of (1), a second output signal OUT2 for turning off the synchronous rectification transistor 4 is output.

【0034】請求項2では、出力トランジスタは、制御
回路から出力される第一の出力信号に基づいてスイッチ
ング動作する。平滑回路は、前記出力トランジスタと出
力端子との間に介在される出力コイルと、前記出力端子
と低電位側電源との間に接続される容量と、前記出力ト
ランジスタと低電位側電源との間に接続されるフライホ
イールダイオードとから構成されて、前記出力トランジ
スタの出力電流を平滑して、直流出力電圧を出力する。
同期整流用トランジスタは、前記フライホイールダイオ
ードに並列に接続され、前記制御回路から出力される第
二の出力信号に基づいて、前記出力トランジスタのオフ
動作時にオンされて、平滑効率を向上させる。前記制御
回路は、前記平滑回路から出力される直流出力電圧を一
定に維持するように、前記出力トランジスタのオン時間
を制御する。前記制御回路には、出力制御信号に基づい
て、前記出力トランジスタをオフさせる出力制御回路が
備えられる。前記制御回路には、あらかじめ設定された
基準電圧とソフトスタート回路の出力電圧のうち、いず
れかの低レベルの電圧と、前記直流出力電圧との電位差
に基づく信号を出力する電圧制御用アンプと、前記電圧
制御用アンプの出力信号と発振器の出力信号とを比較し
て、前記第一の出力信号を生成して出力する第一のPW
M比較器と、前記電圧制御用アンプの出力信号と発振器
の出力信号とを比較して、前記第二の出力信号を生成し
て出力する第二のPWM比較器とが備えられる。前記ソ
フトスタート回路は、高電位側電源と低電位側電源との
間で直列に接続される電流源と容量とで構成し、電源の
投入に基づいて電流源から出力される定電流で充電され
る容量の充電電圧を前記電圧制御用アンプに出力する。
前記出力制御回路は、前記出力制御信号に基づいてオン
されて前記容量の充電電荷を放電させるスイッチング素
子で構成される。前記第二のPWM比較器には、前記ス
イッチング素子のオン動作に基づいて、前記第二の出力
信号で前記同期整流用トランジスタをオフさせる出力ノ
イズ防止回路が接続される。
According to the second aspect, the output transistor performs a switching operation based on the first output signal output from the control circuit. The smoothing circuit includes an output coil interposed between the output transistor and an output terminal, a capacitor connected between the output terminal and a low-potential-side power supply, and a capacitor connected between the output transistor and the low-potential-side power supply. And a flywheel diode connected to the output transistor and smoothes the output current of the output transistor to output a DC output voltage.
The synchronous rectification transistor is connected in parallel with the flywheel diode, and is turned on when the output transistor is turned off based on a second output signal output from the control circuit, to improve smoothing efficiency. The control circuit controls an on-time of the output transistor so as to maintain a constant DC output voltage output from the smoothing circuit. The control circuit includes an output control circuit that turns off the output transistor based on an output control signal. The control circuit, of the preset reference voltage and the output voltage of the soft start circuit, any low-level voltage, a voltage control amplifier that outputs a signal based on the potential difference between the DC output voltage, A first PW for comparing the output signal of the voltage control amplifier with the output signal of the oscillator to generate and output the first output signal;
An M comparator, and a second PWM comparator for comparing the output signal of the voltage control amplifier and the output signal of the oscillator to generate and output the second output signal. The soft start circuit includes a current source and a capacitor connected in series between a high-potential power source and a low-potential power source, and is charged with a constant current output from the current source when the power is turned on. A charging voltage of a certain capacity is output to the voltage control amplifier.
The output control circuit includes a switching element that is turned on based on the output control signal and discharges the charge of the capacitor. An output noise prevention circuit that turns off the synchronous rectification transistor with the second output signal based on the ON operation of the switching element is connected to the second PWM comparator.

【0035】請求項3では、前記出力ノイズ防止回路
は、前記ソフトスタート回路の容量の充電電圧を前記第
二のPWM比較器に入力して、該容量の充電電荷が放電
されたとき、前記発振器の出力信号に関わらず、該容量
の充電電圧と前記電圧制御用アンプの出力信号との比較
に基づいて、前記同期整流用トランジスタをオフさせる
第二の出力信号を出力する。
According to a third aspect of the present invention, the output noise prevention circuit inputs the charging voltage of the capacitor of the soft start circuit to the second PWM comparator, and when the charge of the capacitor is discharged, And outputting a second output signal for turning off the synchronous rectification transistor, based on a comparison between the charge voltage of the capacitor and the output signal of the voltage control amplifier regardless of the output signal.

【0036】請求項4では、前記出力ノイズ防止回路
は、前記第二のPWM比較器の出力信号をスイッチ回路
を介して前記同期整流用トランジスタに第二の出力信号
として出力し、前記スイッチ回路は前記ソフトスタート
回路の容量が放電されたとき非導通となって、同期整流
用トランジスタをオフさせる構成とした。
According to a fourth aspect, the output noise prevention circuit outputs the output signal of the second PWM comparator to the synchronous rectification transistor as a second output signal via a switch circuit. When the capacity of the soft start circuit is discharged, the transistor becomes non-conductive and turns off the synchronous rectification transistor.

【0037】請求項5では、前記出力ノイズ防止回路
は、前記第二のPWM比較器にバイアス電流を供給する
バイアス回路と該第二のPWM比較器との間にスイッチ
回路を介在させ、該スイッチ回路は前記ソフトスタート
回路の容量が放電されたとき非導通となって、第二のP
WM比較器を不活性化することにより前記同期整流用ト
ランジスタをオフさせる構成とした。
According to a fifth aspect of the present invention, in the output noise prevention circuit, a switch circuit is interposed between the bias circuit for supplying a bias current to the second PWM comparator and the second PWM comparator. The circuit becomes non-conductive when the capacitance of the soft start circuit is discharged, and the second P
The synchronous rectification transistor is turned off by inactivating the WM comparator.

【0038】(作用)請求項1では、出力制御回路11
により出力トランジスタ3がオフされるとき、同期整流
用トランジスタ4は制御回路21によりオフされるの
で、平滑回路20から出力される出力電圧Vo でのノイ
ズの発生が防止される。
(Function) In the first aspect, the output control circuit 11
Therefore, when the output transistor 3 is turned off, the synchronous rectification transistor 4 is turned off by the control circuit 21, so that generation of noise in the output voltage Vo output from the smoothing circuit 20 is prevented.

【0039】請求項2では、出力制御信号により出力制
御回路のスイッチング素子がオンされて、ソフトスター
ト回路の容量の充電電荷が放電されると、ソフトスター
ト回路の出力電圧と平滑回路の直流出力電圧との電位差
に基づく信号が電圧制御用アンプから出力され、スイッ
チング素子のオン動作により第二のPWM比較器から出
力される第二の出力信号に基づいて、同期整流用トラン
ジスタがオフされる。
According to the present invention, when the switching element of the output control circuit is turned on by the output control signal and the charge of the capacitance of the soft start circuit is discharged, the output voltage of the soft start circuit and the DC output voltage of the smoothing circuit are reduced. Is output from the voltage control amplifier, and the transistor for synchronous rectification is turned off based on the second output signal output from the second PWM comparator by the ON operation of the switching element.

【0040】請求項3では、スイッチング素子がオンさ
れて、ソフトスタート回路の容量が放電されると、第二
のPWM比較器では容量の充電電圧と電圧制御用アンプ
の出力信号との比較に基づいて、同期整流用トランジス
タをオフさせる第二の出力信号を出力する。
According to the third aspect, when the switching element is turned on and the capacitance of the soft start circuit is discharged, the second PWM comparator compares the charge voltage of the capacitance with the output signal of the voltage control amplifier. Thus, a second output signal for turning off the synchronous rectification transistor is output.

【0041】請求項4では、スイッチング素子がオンさ
れて、ソフトスタート回路の容量が放電されると、スイ
ッチ回路が非導通となり、第二のPWM比較器の第二の
出力信号が同期整流用トランジスタに出力されないた
め、同期整流用トランジスタがオフされる。
According to the fourth aspect, when the switching element is turned on and the capacitance of the soft start circuit is discharged, the switch circuit becomes non-conductive, and the second output signal of the second PWM comparator becomes a synchronous rectification transistor. , The synchronous rectification transistor is turned off.

【0042】請求項5では、スイッチング素子がオンさ
れて、ソフトスタート回路の容量が放電されると、スイ
ッチ回路が非導通となり、第二のPWM比較器にバイア
ス電流が供給されなくなり、第二のPWM比較器が不活
性化されて、第二のPWM比較器の第二の出力信号が同
期整流用トランジスタに出力されないため、同期整流用
トランジスタがオフされる。
According to the fifth aspect, when the switching element is turned on and the capacitance of the soft start circuit is discharged, the switch circuit becomes non-conductive, and no bias current is supplied to the second PWM comparator. Since the PWM comparator is inactivated and the second output signal of the second PWM comparator is not output to the synchronous rectification transistor, the synchronous rectification transistor is turned off.

【0043】[0043]

【発明の実施の形態】BEST MODE FOR CARRYING OUT THE INVENTION

(第一の実施の形態)図2は、この発明を具体化した同
期整流型スイッチングレギュレータの第一の実施の形態
を示す。前記従来例と同一構成部分は、同一符号を付し
てその説明を省略する。
(First Embodiment) FIG. 2 shows a first embodiment of a synchronous rectification type switching regulator embodying the present invention. The same components as those in the conventional example are denoted by the same reference numerals, and description thereof will be omitted.

【0044】この実施の形態の制御回路21aは、第二
のPWM比較器13aに第一及び第二のプラス側入力端
子を設け、第一のプラス側入力端子には、前記従来例と
同様に発振器15の出力信号が入力され、第二のプラス
側入力端子には、前記入力信号CSが入力される。そし
て、第二のPWM比較器13aは第一及び第二のプラス
側入力端子のいずれかの低レベルの入力端子電圧と、マ
イナス側入力端子電圧とを比較した出力信号を出力す
る。
In the control circuit 21a of this embodiment, first and second positive input terminals are provided in the second PWM comparator 13a, and the first positive input terminal is provided in the same manner as in the conventional example. The output signal of the oscillator 15 is input, and the input signal CS is input to a second positive input terminal. Then, the second PWM comparator 13a outputs an output signal obtained by comparing the low-level input terminal voltage of any of the first and second positive-side input terminals with the negative-side input terminal voltage.

【0045】このように構成された同期整流型スイッチ
ングレギュレータでは、電源Vccが継続して供給されて
いる状態では、入力信号CSはほぼ電源Vccレベルとな
るため、電圧制御用アンプ8及び第二のPWM比較器1
3aは前記従来例と同様に動作する。
In the synchronous rectification type switching regulator configured as described above, when the power supply Vcc is continuously supplied, the input signal CS is almost at the power supply Vcc level, so that the voltage control amplifier 8 and the second PWM comparator 1
3a operates in the same manner as the conventional example.

【0046】従って、出力トランジスタ3のスイッチン
グ動作に基づいて出力電圧Vo は定電圧となり、出力ト
ランジスタ3がオフされているとき、同期整流用トラン
ジスタ4がオンされて、整流効果が引き上げられる。
Therefore, the output voltage Vo becomes a constant voltage based on the switching operation of the output transistor 3, and when the output transistor 3 is turned off, the synchronous rectification transistor 4 is turned on to increase the rectification effect.

【0047】電源Vccの投入時には、図3に示すよう
に、入力信号CSは前記従来例と同様にグランドGND
レベルから徐々に上昇し、電圧制御用アンプ8及び第一
のPWM比較器12は、前記従来例と同様に動作する。
第二のPWM比較器13aは、入力信号CSが第二のプ
ラス側入力端子に入力されているため、入力信号CSが
低レベルの状態では、出力信号OUT2はLレベルに維
持され、同期整流用トランジスタ4はオフされている。
When the power supply Vcc is turned on, as shown in FIG. 3, the input signal CS is supplied to the ground GND in the same manner as in the conventional example.
The voltage gradually rises from the level, and the voltage control amplifier 8 and the first PWM comparator 12 operate in the same manner as in the conventional example.
Since the input signal CS is input to the second positive input terminal, the output signal OUT2 of the second PWM comparator 13a is maintained at the L level when the input signal CS is at the low level. Transistor 4 is off.

【0048】定電圧の出力電圧Vo が出力されている状
態で、Hレベルの出力制御信号Aが入力されると、入力
信号CSはグランドGNDレベルまで急激に低下する。
すると、電圧制御用アンプ8及び第一のPWM比較器1
2は、従来例と同様に動作して、出力トランジスタ3は
オフされる。
When the H-level output control signal A is input while the constant voltage output voltage Vo is being output, the input signal CS sharply drops to the ground GND level.
Then, the voltage control amplifier 8 and the first PWM comparator 1
2 operates similarly to the conventional example, and the output transistor 3 is turned off.

【0049】第二のPWM比較器13aでは、入力信号
CSがグランドGNDまで急激に低下して発振器15の
出力レベル以下となるので、出力信号OUT2はLレベ
ルに維持され、同期整流用トランジスタ4はオフされ
る。
In the second PWM comparator 13a, the input signal CS drops sharply to the ground GND and falls below the output level of the oscillator 15, so that the output signal OUT2 is maintained at the L level, and the synchronous rectification transistor 4 is turned on. Turned off.

【0050】従って、容量7の充電電荷は、抵抗R1,
R2及び負荷回路との時定数に基づいて徐々に放電され
るため、出力電圧Vo は緩やかに低下する。この結果、
出力電圧Vo でのアンダーシュートの発生を未然に防止
することができる。 (第二の実施の形態)図4は、この発明を具体化した第
二の実施の形態を示す。前記従来例と同一構成部分は、
同一符号を付してその説明を省略する。
Therefore, the charge of the capacitor 7 is equal to the resistance R1,
Since the discharge is gradually performed based on the time constant of R2 and the load circuit, the output voltage Vo decreases gradually. As a result,
It is possible to prevent undershoot from occurring at the output voltage Vo. (Second Embodiment) FIG. 4 shows a second embodiment of the present invention. The same components as those of the conventional example,
The same reference numerals are given and the description is omitted.

【0051】この実施の形態は、第二のPWM比較器1
3の出力信号をスイッチ回路18を介して出力信号OU
T2として出力し、スイッチ回路18の出力端子は抵抗
R3を介してグランドGNDに接続し、スイッチ回路1
8は前記入力信号CSに基づいて開閉制御する構成とし
たものである。
In this embodiment, the second PWM comparator 1
3 is output via the switch circuit 18 to the output signal OU.
T2, and the output terminal of the switch circuit 18 is connected to the ground GND via the resistor R3.
Reference numeral 8 denotes a configuration for performing opening / closing control based on the input signal CS.

【0052】前記スイッチ回路18は、入力信号CSが
電源VccレベルとグランドGNDレベルとの間で設定さ
れたしきい値以上となったとき導通し、そのしきい値以
下となったとき非導通となるように構成される。このよ
うなスイッチ回路18は、例えばスイッチ素子として使
用したNチャネルMOSトランジスタ、あるいは転送ゲ
ートで構成可能である。
The switch circuit 18 conducts when the input signal CS exceeds a threshold set between the power supply Vcc level and the ground GND level, and turns off when the input signal CS falls below the threshold. It is configured to be. Such a switch circuit 18 can be constituted by, for example, an N-channel MOS transistor used as a switch element or a transfer gate.

【0053】このような同期整流型スイッチングレギュ
レータ回路では、ソフトスタート時及び電源Vccが継続
して供給されている時には、スイッチ回路18は導通状
態となって、前記第一の実施の形態と同様に動作する。
In such a synchronous rectification type switching regulator circuit, at the time of soft start and when the power Vcc is continuously supplied, the switch circuit 18 is turned on, and the switching circuit 18 is turned on similarly to the first embodiment. Operate.

【0054】定電圧の出力電圧Vo が出力されている状
態から、Hレベルの出力制御信号Aが入力されて、出力
制御用トランジスタ11がオンされ、入力信号CSがグ
ランドGNDレベルまで低下すると、電圧制御用アンプ
8及び第一のPWM比較器12の動作に基づいて出力ト
ランジスタ3がオフされる。
When the output control signal A at the H level is input from the state where the constant output voltage Vo is being output, the output control transistor 11 is turned on, and when the input signal CS falls to the ground GND level, The output transistor 3 is turned off based on the operations of the control amplifier 8 and the first PWM comparator 12.

【0055】このとき、入力信号CSの低下に基づい
て、スイッチ回路18が非導通となり、出力信号OUT
2はグランドGNDレベルとなる。すると、同期整流用
トランジスタ4はオフされる。
At this time, based on the fall of the input signal CS, the switch circuit 18 becomes non-conductive, and the output signal OUT
2 is at the ground GND level. Then, the synchronous rectification transistor 4 is turned off.

【0056】従って、容量7の充電電荷は、抵抗R1,
R2及び負荷回路との時定数に基づいて徐々に放電され
て、出力電圧Vo は緩やかに低下するため、出力電圧V
o でのアンダーシュートの発生を未然に防止することが
できる。
Therefore, the charge of the capacitor 7 is equal to the resistance R1,
The output voltage Vo is gradually discharged based on the time constant of R2 and the load circuit, and the output voltage Vo gradually decreases.
The occurrence of undershoot in o can be prevented beforehand.

【0057】また、第二のPWM比較器13は2入力で
よいので、前記第一の実施の形態の第二のPWM比較器
13aに比して素子数を削減して制御回路21bの回路
面積を縮小することができる。 (第三の実施の形態)図5は、この発明を具体化した第
三の実施の形態を示す。前記従来例と同一構成部分は、
同一符号を付してその説明を省略する。
Since the second PWM comparator 13 only needs two inputs, the number of elements is reduced compared to the second PWM comparator 13a of the first embodiment, and the circuit area of the control circuit 21b is reduced. Can be reduced. (Third Embodiment) FIG. 5 shows a third embodiment of the present invention. The same components as those of the conventional example,
The same reference numerals are given and the description is omitted.

【0058】この実施の形態は、第二のPWM比較器1
3の出力端子を抵抗R4を介してグランドGNDに接続
し、第一及び第二のPWM比較器12,13には、バイ
アス回路16からスイッチ回路19を介してバイアス電
流を供給し、スイッチ回路19は前記入力信号CSに基
づいて開閉制御する構成としたものである。
In this embodiment, the second PWM comparator 1
3 is connected to ground GND via a resistor R4, a bias current is supplied from a bias circuit 16 to a first and second PWM comparators 12 and 13 via a switch circuit 19, and the switch circuit 19 Is configured to perform opening / closing control based on the input signal CS.

【0059】前記スイッチ回路19は、入力信号CSが
電源VccレベルとグランドGNDレベルとの間で設定さ
れたしきい値以上となったとき導通し、そのしきい値以
下となったとき非導通となるように構成される。このよ
うなスイッチ回路19は、例えばスイッチ素子として使
用したNチャネルMOSトランジスタ、あるいは転送ゲ
ートで構成可能である。
The switch circuit 19 conducts when the input signal CS exceeds a threshold set between the power supply Vcc level and the ground GND level, and turns off when the input signal CS falls below the threshold. It is configured to be. Such a switch circuit 19 can be composed of, for example, an N-channel MOS transistor used as a switch element or a transfer gate.

【0060】このような同期整流型スイッチングレギュ
レータ回路では、ソフトスタート時には入力信号CSが
スイッチ回路19のしきい値を越えるまでは、第一及び
第二のPWM比較器12,13にバイアス電流が供給さ
れないので、出力トランジスタ3はオンされず、出力電
圧Vo は上昇しない。
In such a synchronous rectification type switching regulator circuit, at the time of soft start, a bias current is supplied to the first and second PWM comparators 12 and 13 until the input signal CS exceeds the threshold value of the switch circuit 19. Therefore, the output transistor 3 is not turned on, and the output voltage Vo does not rise.

【0061】そして、入力信号CSがスイッチ回路19
のしきい値を越えると、PWM比較器12,13にバイ
アス電流が供給され、PWM比較器12,13の出力信
号OUT1に基づいて出力トランジスタ3がスイッチン
グ動作を開始して、出力電圧Vo が上昇する。
The input signal CS is applied to the switch circuit 19
Is exceeded, the bias current is supplied to the PWM comparators 12 and 13, the output transistor 3 starts switching operation based on the output signal OUT1 of the PWM comparators 12 and 13, and the output voltage Vo rises. I do.

【0062】電源Vccが継続して供給されている時に
は、スイッチ回路18は導通状態となって、前記第一の
実施の形態と同様に、定電圧の出力電圧Vo が出力され
る。定電圧の出力電圧Vo が出力されている状態から、
Hレベルの出力制御信号Aが入力されて、出力制御用ト
ランジスタ11がオンされ、入力信号CSがグランドG
NDレベルまで低下すると、スイッチ回路19が非導通
状態となり、PWM比較器12,13は不活性状態とな
る。
When the power Vcc is continuously supplied, the switch circuit 18 becomes conductive, and outputs a constant output voltage Vo as in the first embodiment. From the state where the constant voltage output voltage Vo is output,
The H-level output control signal A is input, the output control transistor 11 is turned on, and the input signal CS is
When the voltage drops to the ND level, the switch circuit 19 becomes non-conductive, and the PWM comparators 12 and 13 become inactive.

【0063】すると、PWM比較器12の出力信号OU
T1は不定状態となって出力トランジスタ3はオフされ
る。また、PWM比較器13の出力信号は不定となる
が、抵抗R4により同期整流用トランジスタ4のゲート
電位はほぼグランドGNDレベルとなり、同期整流用ト
ランジスタ4はオフされる。
Then, the output signal OU of the PWM comparator 12
T1 is in an undefined state, and the output transistor 3 is turned off. Although the output signal of the PWM comparator 13 is undefined, the gate potential of the synchronous rectification transistor 4 is almost at the ground GND level by the resistor R4, and the synchronous rectification transistor 4 is turned off.

【0064】従って、容量7の充電電荷は、抵抗R1,
R2及び負荷回路との時定数に基づいて徐々に放電され
て、出力電圧Vo は緩やかに低下するため、出力電圧V
o でのアンダーシュートの発生を未然に防止することが
できる。
Therefore, the charge of the capacitor 7 is equal to the resistance R1,
The output voltage Vo is gradually discharged based on the time constant of R2 and the load circuit, and the output voltage Vo gradually decreases.
The occurrence of undershoot in o can be prevented beforehand.

【0065】また、第二のPWM比較器13は2入力で
よいので、前記第一の実施の形態の第二のPWM比較器
13aに比して素子数を削減して制御回路21cの回路
面積を縮小することができる。
Since the second PWM comparator 13 needs only two inputs, the number of elements is reduced compared to the second PWM comparator 13a of the first embodiment, and the circuit area of the control circuit 21c is reduced. Can be reduced.

【0066】[0066]

【発明の効果】以上詳述したように、この発明は同期整
流型スイッチングレギュレータで構成したDC/DCコ
ンバータにおいて、外部から入力される出力制御信号に
基づいて、出力制御を可能としながら、出力電圧のアン
ダーシュートの発生を未然に防止し得るDC/DCコン
バータを提供することができる。
As described above in detail, the present invention relates to a DC / DC converter constituted by a synchronous rectification type switching regulator, which enables output control while enabling output control based on an output control signal input from the outside. And a DC / DC converter capable of preventing the occurrence of undershoot in advance.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 本発明の原理説明図である。FIG. 1 is a diagram illustrating the principle of the present invention.

【図2】 第一の実施の形態を示す回路図である。FIG. 2 is a circuit diagram showing a first embodiment.

【図3】 第一の実施の形態の動作を示す波形図であ
る。
FIG. 3 is a waveform chart showing an operation of the first embodiment.

【図4】 第二の実施の形態を示す回路図である。FIG. 4 is a circuit diagram showing a second embodiment.

【図5】 第三の実施の形態を示す回路図である。FIG. 5 is a circuit diagram showing a third embodiment.

【図6】 従来例を示す回路図である。FIG. 6 is a circuit diagram showing a conventional example.

【図7】 従来例の動作を示す波形図である。FIG. 7 is a waveform chart showing the operation of the conventional example.

【符号の説明】[Explanation of symbols]

3 出力トランジスタ 4 同期整流用トランジスタ 6 フライホイールダイオード 11 出力制御回路 20 平滑回路 21 制御回路 OUT1 第一の出力信号 OUT2 第二の出力信号 Vo 直流出力電圧 Reference Signs List 3 output transistor 4 transistor for synchronous rectification 6 flywheel diode 11 output control circuit 20 smoothing circuit 21 control circuit OUT1 first output signal OUT2 second output signal Vo DC output voltage

───────────────────────────────────────────────────── フロントページの続き (72)発明者 松本 敬史 愛知県春日井市高蔵寺町二丁目1844番2 富士通ヴィエルエスアイ株式会社内 (72)発明者 松山 俊幸 愛知県春日井市高蔵寺町二丁目1844番2 富士通ヴィエルエスアイ株式会社内 ──────────────────────────────────────────────────続 き Continued on the front page (72) Inventor Takashi Matsumoto 2-1844-2 Kozoji-cho, Kasugai-shi, Aichi Prefecture Inside Fujitsu VSI Co., Ltd. (72) Inventor Toshiyuki Matsuyama 2-1844-2 Kozoji-cho, Kasugai-shi, Aichi Fujitsu VLSI Corporation

Claims (5)

【特許請求の範囲】[Claims] 【請求項1】 制御回路から出力される第一の出力信号
に基づいてスイッチング動作する出力トランジスタと、 前記出力トランジスタの出力電流を平滑して、直流電圧
を出力する平滑回路と、 前記平滑回路を構成するフライホイールダイオードに並
列に接続され、前記制御回路から出力される第二の出力
信号に基づいて、前記出力トランジスタのオフ動作時に
オンされて、フライホイールダイオードの平滑効率を向
上させる同期整流用トランジスタと、 前記制御回路は、前記平滑回路から出力される直流出力
電圧を一定に維持するように、前記出力トランジスタの
オン時間を制御することと、 前記制御回路には、出力制御信号に基づいて、前記出力
トランジスタをオフさせる出力制御回路を接続したDC
/DCコンバータであって、 前記制御回路は、前記出力制御信号の入力に基づいて出
力トランジスタをオフさせるときは、前記同期整流用ト
ランジスタをオフさせる第二の出力信号を出力すること
を特徴とするDC/DCコンバータ。
An output transistor that performs a switching operation based on a first output signal output from a control circuit; a smoothing circuit that smoothes an output current of the output transistor and outputs a DC voltage; For synchronous rectification, which is connected in parallel to the flywheel diode to be configured and is turned on when the output transistor is turned off based on a second output signal output from the control circuit, thereby improving the smoothing efficiency of the flywheel diode. A transistor, the control circuit controls an on-time of the output transistor so as to maintain a constant DC output voltage output from the smoothing circuit; and the control circuit, based on an output control signal, A DC connected to an output control circuit for turning off the output transistor.
/ DC converter, wherein the control circuit outputs a second output signal for turning off the synchronous rectification transistor when turning off the output transistor based on the input of the output control signal. DC / DC converter.
【請求項2】 制御回路から出力される第一の出力信号
に基づいてスイッチング動作する出力トランジスタと、 前記出力トランジスタと出力端子との間に介在される出
力コイルと、前記出力端子と低電位側電源との間に接続
される容量と、前記出力トランジスタと低電位側電源と
の間に接続されるフライホイールダイオードとから構成
されて、前記出力トランジスタの出力電流を平滑して、
直流出力電圧を出力する平滑回路と、 前記フライホイールダイオードに並列に接続され、前記
制御回路から出力される第二の出力信号に基づいて、前
記出力トランジスタのオフ動作時にオンされて、平滑効
率を向上させる同期整流用トランジスタと、 前記制御回路は、前記平滑回路から出力される直流出力
電圧を一定に維持するように、前記出力トランジスタの
オン時間を制御することと、 前記制御回路には、出力制御信号に基づいて、前記出力
トランジスタをオフさせる出力制御回路を備えたDC/
DCコンバータであって、 前記制御回路は、 あらかじめ設定された基準電圧とソフトスタート回路の
出力電圧のうち、いずれかの低レベルの電圧と、前記直
流出力電圧との電位差に基づく信号を出力する電圧制御
用アンプと、 前記電圧制御用アンプの出力信号と発振器の出力信号と
を比較して、前記第一の出力信号を生成して出力する第
一のPWM比較器と、 前記電圧制御用アンプの出力信号と発振器の出力信号と
を比較して、前記第二の出力信号を生成して出力する第
二のPWM比較器とを備え、 前記ソフトスタート回路は、高電位側電源と低電位側電
源との間で直列に接続される電流源と容量とで構成し、
電源の投入に基づいて電流源から出力される定電流で充
電される容量の充電電圧を前記電圧制御用アンプに出力
し、 前記出力制御回路は、前記出力制御信号に基づいてオン
されて前記容量の充電電荷を放電させるスイッチング素
子で構成し、 前記第二のPWM比較器には、前記スイッチング素子の
オン動作に基づいて、前記第二の出力信号で前記同期整
流用トランジスタをオフさせる出力ノイズ防止回路を接
続したことを特徴とするDC/DCコンバータ。
2. An output transistor that performs a switching operation based on a first output signal output from a control circuit; an output coil interposed between the output transistor and an output terminal; A capacitor connected between a power supply and a flywheel diode connected between the output transistor and a low-potential-side power supply, smoothing an output current of the output transistor,
A smoothing circuit that outputs a DC output voltage, and is connected in parallel to the flywheel diode, and is turned on when the output transistor is turned off based on a second output signal output from the control circuit, to improve smoothing efficiency. The synchronous rectification transistor to be improved, and the control circuit controls an on-time of the output transistor so as to maintain a constant DC output voltage output from the smoothing circuit. A DC / DC having an output control circuit for turning off the output transistor based on a control signal;
A DC converter, wherein the control circuit outputs a signal based on a potential difference between any one of a low-level voltage of a preset reference voltage and an output voltage of a soft start circuit and the DC output voltage. A control amplifier; a first PWM comparator that compares an output signal of the voltage control amplifier with an output signal of the oscillator to generate and output the first output signal; A second PWM comparator that compares an output signal with an output signal of an oscillator to generate and output the second output signal, wherein the soft start circuit includes a high-potential power supply and a low-potential power supply. And a current source and a capacitor connected in series between
A charge voltage of a capacity charged with a constant current output from a current source based on power-on is output to the voltage control amplifier, and the output control circuit is turned on based on the output control signal to output the capacity. The second PWM comparator has an output noise prevention circuit that turns off the synchronous rectification transistor with the second output signal based on an ON operation of the switching element. A DC / DC converter to which a circuit is connected.
【請求項3】 前記出力ノイズ防止回路は、前記ソフト
スタート回路の容量の充電電圧を前記第二のPWM比較
器に入力して、該容量の充電電荷が放電されたとき、前
記発振器の出力信号に関わらず、該容量の充電電圧と前
記電圧制御用アンプの出力信号との比較に基づいて、前
記同期整流用トランジスタをオフさせる第二の出力信号
を出力する構成としたを特徴とする請求項2記載のDC
/DCコンバータ。
3. The output noise prevention circuit inputs a charging voltage of a capacitance of the soft start circuit to the second PWM comparator, and outputs an output signal of the oscillator when a charge of the capacitance is discharged. Irrespective of the above, based on a comparison between the charging voltage of the capacitor and an output signal of the voltage control amplifier, a second output signal for turning off the synchronous rectification transistor is output. DC described in 2
/ DC converter.
【請求項4】 前記出力ノイズ防止回路は、前記第二の
PWM比較器の出力信号をスイッチ回路を介して前記同
期整流用トランジスタに第二の出力信号として出力し、
前記スイッチ回路は前記ソフトスタート回路の容量が放
電されたとき非導通となって、同期整流用トランジスタ
をオフさせる構成としたことを特徴とする請求項2記載
のDC/DCコンバータ。
4. The output noise prevention circuit outputs an output signal of the second PWM comparator as a second output signal to the synchronous rectification transistor via a switch circuit.
3. The DC / DC converter according to claim 2, wherein the switch circuit is turned off when the capacitance of the soft start circuit is discharged, and turns off the synchronous rectification transistor.
【請求項5】 前記出力ノイズ防止回路は、前記第二の
PWM比較器にバイアス電流を供給するバイアス回路と
該第二のPWM比較器との間にスイッチ回路を介在さ
せ、該スイッチ回路は前記ソフトスタート回路の容量が
放電されたとき非導通となって、第二のPWM比較器を
不活性化することにより前記同期整流用トランジスタを
オフさせる構成としたことを特徴とする請求項2記載の
DC/DCコンバータ。
5. The output noise prevention circuit includes a switch circuit interposed between a bias circuit for supplying a bias current to the second PWM comparator and the second PWM comparator. 3. The synchronous rectifying transistor according to claim 2, wherein the synchronous rectifying transistor is turned off by inactivating the second PWM comparator when the capacitance of the soft start circuit is discharged. DC / DC converter.
JP10016297A 1997-04-17 1997-04-17 Dc-to-dc converter Withdrawn JPH10295074A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10016297A JPH10295074A (en) 1997-04-17 1997-04-17 Dc-to-dc converter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10016297A JPH10295074A (en) 1997-04-17 1997-04-17 Dc-to-dc converter

Publications (1)

Publication Number Publication Date
JPH10295074A true JPH10295074A (en) 1998-11-04

Family

ID=14266628

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10016297A Withdrawn JPH10295074A (en) 1997-04-17 1997-04-17 Dc-to-dc converter

Country Status (1)

Country Link
JP (1) JPH10295074A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7141958B2 (en) 2003-05-12 2006-11-28 International Business Machines Corporation Power supply apparatus and power supply control device
WO2007114466A1 (en) * 2006-04-05 2007-10-11 Sanyo Electric Co., Ltd. Switching control circuit
TWI385904B (en) * 2005-01-26 2013-02-11 Seiko Instr Inc Switching regulator control circuit and switching regulator

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7141958B2 (en) 2003-05-12 2006-11-28 International Business Machines Corporation Power supply apparatus and power supply control device
TWI385904B (en) * 2005-01-26 2013-02-11 Seiko Instr Inc Switching regulator control circuit and switching regulator
WO2007114466A1 (en) * 2006-04-05 2007-10-11 Sanyo Electric Co., Ltd. Switching control circuit
JP2007282354A (en) * 2006-04-05 2007-10-25 Sanyo Electric Co Ltd Switching control circuit
US7782024B2 (en) 2006-04-05 2010-08-24 Sanyo Electric Co., Ltd. Switching control circuit

Similar Documents

Publication Publication Date Title
US7336060B2 (en) Circuit and method for controlling a DC-DC converter by enabling the synchronous rectifier during undervoltage lockout
US6194875B1 (en) Controller for DC-DC converter
US7940031B2 (en) Switching power supply circuitry
US7928715B2 (en) Switching regulator
US20080024099A1 (en) Power Supply Apparatus
US7583133B2 (en) Self-oscillating regulated low-ripple charge pump and method
KR101202204B1 (en) Power mosfet driver and method therefor
CN213367626U (en) Circuit arrangement
US7804698B2 (en) Switched capacitor controller and method therefor
JP3691635B2 (en) Voltage control circuit and DC / DC converter
US8018214B2 (en) Regulator with soft-start using current source
US5966003A (en) DC-DC converter control circuit
WO2006068012A1 (en) Switching regulator
WO2006059705A1 (en) Switching power supply and its control circuit, and electronic apparatus employing such switching power supply
JP6837344B2 (en) DC / DC converter and its control circuit, control method, in-vehicle electrical equipment
US8810212B2 (en) Microcomputer and switching power supply device with auxiliary switch
US20040257056A1 (en) Switching regulator with improved load transient efficiency and method thereof
US20100320991A1 (en) Dc/dc converter and dc/dc converter control method
JP6875873B2 (en) DC / DC converter and its control circuit, in-vehicle electrical equipment
JPH10295074A (en) Dc-to-dc converter
US6104173A (en) DC-DC converter and power-supply switching circuit
JP4233037B2 (en) Switching regulator
JP6938254B2 (en) Control method for semiconductor devices, battery monitoring systems, and booster circuits
JP4400992B2 (en) Drive signal supply circuit
JP4690213B2 (en) DC / DC converter

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20040706