JPH10294410A - Semiconductor mounting parts and its manufacture - Google Patents

Semiconductor mounting parts and its manufacture

Info

Publication number
JPH10294410A
JPH10294410A JP10052916A JP5291698A JPH10294410A JP H10294410 A JPH10294410 A JP H10294410A JP 10052916 A JP10052916 A JP 10052916A JP 5291698 A JP5291698 A JP 5291698A JP H10294410 A JPH10294410 A JP H10294410A
Authority
JP
Japan
Prior art keywords
metal strip
forming
plating
resist layer
strip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10052916A
Other languages
Japanese (ja)
Inventor
Makoto Nishida
誠 西田
Shinichi Nakamura
信一 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Metal Mining Co Ltd
Original Assignee
Sumitomo Metal Mining Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Metal Mining Co Ltd filed Critical Sumitomo Metal Mining Co Ltd
Priority to JP10052916A priority Critical patent/JPH10294410A/en
Publication of JPH10294410A publication Critical patent/JPH10294410A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To provide semiconductor mounting parts on which a mounted semiconductor chip can be plated finely with high positional accuracy. SOLUTION: Positioning hole pairs 2 and 3 are formed in both edge sections of a thin metallic strip 1 at pitches which are (n) times (n=1, 2,...) as wide as the product pitch in the length direction and both surfaces of the strip 1 are coated with resist layers. Then recessed sections 14 which set the mounting position of parts are formed into the strip 1 based on a parts pattern formed on the basis of the holes 2 and plated layers 17 which are connected with the connecting terminals of semiconductor mounting parts are formed on the surfaces of the recessed sections 14 based on a plating pattern 16a formed in the resist layer 15 coating the strip 1 having the recessed sections 14 on the basis the positioning holes 3 and the connecting terminals are connected to the plated layers 17 with high accuracy. Therefore, the parts can be mounted on the semiconductor mounting parts with high accuracy by forming the recessed sections 14 and plated layers 17 on the strip 1 with high positional accuracy.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、薄板状の金属帯材
から形成され、実装される半導体チップの接続端子が所
定位置に接続されこの接続端子を外部端子に導通する、
例えばリードフレームなどのような半導体実装部品およ
びその製造方法とに関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device formed of a thin metal strip, wherein connection terminals of a semiconductor chip to be mounted are connected to predetermined positions and the connection terminals are electrically connected to external terminals.
The present invention relates to a semiconductor mounting component such as a lead frame and a method for manufacturing the same.

【0002】[0002]

【従来の技術】薄板状の金属帯材から形成され実装され
る半導体チップの接続端子が、所定位置に接続され、こ
の接続端子を外部端子に導通するリードフレームなどの
半導体実装部品が広く使用されている。この種の半導体
実装部品は、通常プレス金型によるスタンピング法また
はエッチング法を用いて加工・形成され、その後に所定
の箇所に電気メッキを施して完成される。この際に所定
の箇所に電気メッキを施すに当たり、所定箇所に対応し
て孔が形成されたメッキプレートを使用して電気メッキ
が施されている。しかしこの方式では、メッキプレート
と半導体実装部品の被メッキ箇所との位置関係と、半導
体実装部品自体の加工精度とによりメッキの位置精度が
左右され、高精度な位置精度でメッキを施すことが難し
いという問題がある。
2. Description of the Related Art Semiconductor mounting parts, such as lead frames, in which connection terminals of a semiconductor chip formed and mounted from a thin metal strip are mounted at predetermined positions and which conduct the connection terminals to external terminals, are widely used. ing. This type of semiconductor mounted component is usually processed and formed by a stamping method or an etching method using a press die, and then is completed by performing electroplating at a predetermined location. At this time, when performing electroplating at a predetermined location, the electroplating is performed using a plating plate having holes formed corresponding to the predetermined location. However, in this method, the positional accuracy of the plating depends on the positional relationship between the plating plate and the portion to be plated of the semiconductor mounted component and the processing accuracy of the semiconductor mounted component itself, and it is difficult to perform plating with high precision positional accuracy. There is a problem.

【0003】この問題を解決するために、メッキ前に半
導体実装部品にレジスト層を電着により形成しておき、
所定位置にパターンを形成した後にメッキを行なう方法
も提案されている。しかしながらこの提案の方法でもパ
ターン用のマスクと製品の外形寸法でメッキの位置精度
が規定され、所定のメッキ精度が得られないことがあ
る。また近年では半導体実装部品の板材に、ディンプル
状のハーフエッチング加工を施し、そのハーフエッチン
グ部分およびその周囲における微細な面積部分に精度よ
くメッキを施すことが要求されることがある。
[0003] In order to solve this problem, a resist layer is formed by electrodeposition on a semiconductor mounted component before plating.
A method of plating after forming a pattern at a predetermined position has also been proposed. However, even in this proposed method, the plating position accuracy is defined by the pattern mask and the external dimensions of the product, and a predetermined plating accuracy may not be obtained. In recent years, it has been required in some cases to perform a dimple-shaped half-etching process on a plate material of a semiconductor mounting component, and to accurately perform plating on the half-etched portion and a minute area around the half-etched portion.

【0004】[0004]

【発明が解決しようとする課題】従来の方法でこの要求
に対応しようとすると、ハーフエッチング部に電着する
レジスト層の密着性、均一性、剥離性で問題が生じる。
さらに半導体実装部品に実装される半導体チップの小型
化と高密度化に対する近年の要求に伴い、半導体実装部
品の加工にも次第にファイン化、高密度化が要求され、
メッキ位置の高精度化が必要になっている。
In order to meet this demand by the conventional method, problems arise in the adhesion, uniformity, and peelability of the resist layer electrodeposited on the half-etched portion.
Furthermore, with the recent demand for miniaturization and higher density of semiconductor chips mounted on semiconductor mounting parts, finer processing and higher density are also required for processing of semiconductor mounting parts,
It is necessary to increase the precision of the plating position.

【0005】本発明は、前述したようなこの種の半導体
実装部品の現状に鑑みてなされたものであり、その第1
の目的は、実装される半導体チップに対して高精度な位
置精度で微細なメッキを施すことが可能な半導体実装部
品を提供することにある。
The present invention has been made in view of the current situation of this type of semiconductor mounted component as described above.
An object of the present invention is to provide a semiconductor mounting component capable of performing fine plating with high positional accuracy on a mounted semiconductor chip.

【0006】また、本発明の第2の目的は、実装される
半導体チップに対して高精度な位置精度で微細なメッキ
を施すことが可能な半導体実装部品の製造方法を提供す
ることにある。
It is a second object of the present invention to provide a method of manufacturing a semiconductor mounted component capable of performing fine plating with high positional accuracy on a semiconductor chip to be mounted.

【0007】[0007]

【課題を解決するための手段】上記第1の目的を達成す
るため本発明の第1の実施態様は、薄板状の金属帯材か
ら形成され、実装される半導体チップの接続端子を所定
位置に接続し、かつ該接続端子を外部端子に導通する半
導体実装部品において、前記薄板状の金属帯材の縁辺部
において該金属帯材の長手方向に所定の繰り返し間隔で
設けられ、該金属帯材を覆って配設される第1のレジス
ト層に部品パターンを形成するための位置決めを行なう
第1の一対の位置決め孔と、前記第1のレジスト層に形
成された前記部品パターンに基づいて前記金属帯材に形
成され、かつ前記半導体チップの実装位置を設定する凹
部と、前記第1の位置決め孔に対して前記金属帯材の幅
手方向の内側に隣接して設けられ、かつ前記凹部の形成
後に前記金属帯材を覆って配設される第2のレジスト層
にメッキパターンを形成するための位置決めを行なう第
2の一対の位置決め孔と、前記第2のレジスト層に形成
された前記メッキパターンに基づいて前記凹部の表面に
施され、かつ前記接続端子を接続するメッキ層とを有す
る半導体実装部品を特徴とするものであり、また前記薄
板状の金属帯材は短冊状あるいはフープ状であることが
好ましい。
In order to achieve the first object, a first embodiment of the present invention is to form a thin metal strip and place a connection terminal of a semiconductor chip to be mounted at a predetermined position. In a semiconductor mounting component that connects and connects the connection terminal to an external terminal, the metal strip is provided at a predetermined repetition interval in a longitudinal direction of the metal strip at an edge of the metal strip. A first pair of positioning holes for performing positioning for forming a component pattern in a first resist layer provided so as to cover, and the metal band based on the component pattern formed in the first resist layer. A recess formed in the material, and setting the mounting position of the semiconductor chip, provided adjacent to the first positioning hole on the inner side in the width direction of the metal strip, and after forming the recess The metal strip A second pair of positioning holes for performing positioning for forming a plating pattern in a second resist layer disposed to cover the first resist layer; and a recess formed in the concave portion based on the plating pattern formed in the second resist layer. It is characterized by a semiconductor mounting component having a plating layer provided on the surface and connecting the connection terminal, and the thin metal strip is preferably in the shape of a strip or a hoop.

【0008】つぎに上記第2の目的を達成するため本発
明の第2の実施態様は、薄板状の金属帯材から形成さ
れ、実装される半導体チップの接続端子が所定位置に接
続され、かつ該接続端子を外部端子に導通する半導体実
装部品の製造方法において、前記薄板状の金属帯材の縁
辺部において該金属帯材の長手方向に所定の繰り返し間
隔で第1の一対の位置決め孔を形成する工程と、該第1
の位置決め孔に対して前記金属帯材の幅手方向の内側に
隣接して第2の一対の位置決め孔を形成する工程と、前
記金属帯材を覆って配設される第1のレジスト層におけ
る前記第1の位置決め孔を基準として位置決めした所定
位置にパターニングにより形成された部品パターンに基
づいて、前記金属帯材に前記半導体チップの実装位置を
設定する凹部を形成する工程と、該凹部を形成した金属
帯材を覆って配設される第2のレジスト層における前記
第2の位置決め孔を基準として位置決めした所定位置に
パターニングにより形成したメッキパターンに基づい
て、前記凹部の表面に前記接続端子が接続されるメッキ
層を形成する工程とからなる半導体実装部品の製造方法
を特徴とするものであり、さらに前記薄板状の金属帯材
は短冊状あるいはフープ状であることが好ましい。
Next, in order to achieve the above-mentioned second object, a second embodiment of the present invention is directed to a second embodiment of the present invention, wherein a connection terminal of a semiconductor chip formed of a thin metal strip is mounted at a predetermined position, and In the method of manufacturing a semiconductor mounted component for connecting the connection terminal to an external terminal, a first pair of positioning holes are formed at predetermined repetition intervals in a longitudinal direction of the metal strip at an edge of the thin metal strip. And the first
Forming a second pair of positioning holes adjacent to an inner side of the metal strip in the width direction of the metal strip, and forming a second pair of positioning holes in the first resist layer provided so as to cover the metal strip. Forming a concave portion for setting a mounting position of the semiconductor chip in the metal strip based on a component pattern formed by patterning at a predetermined position positioned with reference to the first positioning hole; and forming the concave portion. The connection terminal is formed on the surface of the concave portion based on a plating pattern formed by patterning at a predetermined position positioned with reference to the second positioning hole in a second resist layer provided so as to cover the metal band material. And a step of forming a plating layer to be connected, characterized by a method of manufacturing a semiconductor mounted component. It is preferable that the looped.

【0009】[0009]

【発明の実施の形態】以下に本発明に係る半導体実装部
品の製造方法の一実施例に基づき、図1ないし図8を参
照して説明する。図1は本発明の方法における第1の位
置決め孔の形成工程および第2の位置決め孔の形成工程
の説明図で、(a)は横断面図、(b)は平面図、図2
は本発明の方法における薄板状の金属帯材に対する第1
のレジスト層の配設を示す説明図で、(a)は横断面
図、(b)は平面図、図3は本発明の方法における部品
パターン形成時の露光の横断面図、図4は本発明の方法
に用いられる露光ユニットの説明図で、(a)は側面
図、(b)は平面図、図5は本発明の方法における部品
パターンのパターニングの横断面図、図6は本発明の方
法における凹部形成工程の横断面図、図7は本発明の方
法におけるメッキ層形成工程の説明図で、(a)〜
(d)は形成工程を順次説明する横断面図、図8は本発
明に係る半導体実装部品に対する半導体チップの実装状
態の一実施例を示す説明図である。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of a method for manufacturing a semiconductor mounted component according to the present invention will be described below with reference to FIGS. 1A and 1B are explanatory views of a step of forming a first positioning hole and a step of forming a second positioning hole in the method of the present invention, wherein FIG. 1A is a cross-sectional view, FIG.
Is the first method for the sheet metal strip in the method of the present invention.
4A is a cross-sectional view, FIG. 3B is a plan view, FIG. 3 is a cross-sectional view of exposure when forming a component pattern in the method of the present invention, and FIG. 5A and 5B are explanatory views of an exposure unit used in the method of the present invention, in which FIG. 5A is a side view, FIG. 5B is a plan view, FIG. 5 is a cross-sectional view of patterning a component pattern in the method of the present invention, and FIG. FIG. 7 is a cross-sectional view of a concave portion forming step in the method, and FIG. 7 is an explanatory view of a plating layer forming step in the method of the present invention.
(D) is a cross-sectional view for sequentially explaining the forming steps, and FIG. 8 is an explanatory view showing one embodiment of a state of mounting a semiconductor chip on a semiconductor mounted component according to the present invention.

【0010】本発明の方法では、まず図1(a)および
(b)に示すように第1の位置決め孔形成工程と第2の
位置決め孔形成工程によって、厚さ0.125mm、幅
160mmの短冊状またはフープ状で、好ましくはコイ
ル状に形成した銅製の薄板状の金属帯材1の長手方向の
両縁辺部に第1の一対の位置決め孔2と第2の一対の位
置決め孔3とが形成される。すなわち第1の一対の位置
決め孔2は縁部から3mmの位置を孔中心として、直径
2mmの径を有し、また第2の一対の位置決め孔3は前
記第1の位置決め孔2に対して金属帯材1の幅手方向の
内側に隣接して、縁部から8mmの位置を孔中心とし
て、直径2mmの径を有するものであって、さらに前記
第1の一対の位置決め孔2と第2の一対の位置決め孔3
とは、金属帯材1の長手方向に製品ピッチと同一または
製品ピッチのn倍(n=1、2…)のピッチである繰り
返し間隔50mmでプレス加工により同時に形成され
る。
In the method of the present invention, first, as shown in FIGS. 1A and 1B, a strip having a thickness of 0.125 mm and a width of 160 mm is formed by a first positioning hole forming step and a second positioning hole forming step. A first pair of positioning holes 2 and a second pair of positioning holes 3 are formed at both longitudinal sides of a copper thin metal strip 1 formed in the shape of a hoop, preferably a coil. Is done. That is, the first pair of positioning holes 2 have a diameter of 2 mm with the hole center at a position 3 mm from the edge, and the second pair of positioning holes 3 are made of metal with respect to the first positioning hole 2. Adjacent to the inside of the width direction of the band material 1 and having a diameter of 2 mm with the hole center at a position 8 mm from the edge, the first pair of positioning holes 2 and the second pair of positioning holes 2 A pair of positioning holes 3
Is formed simultaneously by press working at a repetition interval of 50 mm, which is the same as the product pitch or n times the product pitch (n = 1, 2,...) In the longitudinal direction of the metal strip 1.

【0011】なお第1の位置決め孔2と第2の位置決め
孔3を製品ピッチと同一または製品ピッチのn倍のピッ
チで形成するのは、製品外形とメッキパターンの位置精
度の向上を図るだけではなく、製品をコイル状に形成す
ることができるようにするためであり、また前記位置決
め孔2と3はエッチング加工により形成することもでき
る。
The reason why the first positioning holes 2 and the second positioning holes 3 are formed at the same pitch as the product pitch or at a pitch n times the product pitch is merely to improve the product outer shape and the positional accuracy of the plating pattern. However, the positioning holes 2 and 3 can also be formed by etching.

【0012】ついで図2に示すように、金属帯材1の両
縁部の第1の位置決め孔2間の領域において第1の位置
決め孔2を塞がないようにし、第2の位置決め孔3を覆
って幅140mmのドライフィルム、好ましくは感光性
ドライフィルムをレジスト層5として金属帯材1の両面
に張り付ける。
Next, as shown in FIG. 2, the first positioning hole 2 is not blocked in a region between the first positioning holes 2 on both edges of the metal strip 1, and the second positioning hole 3 is A dry film having a width of 140 mm, preferably a photosensitive dry film, is stuck on both surfaces of the metal strip 1 as a resist layer 5 so as to cover it.

【0013】そして、図4に示すように部品パターンが
描かれたマスク13がセットされ、上下2部分からなる
枠体12がレジスト層5を配設した金属帯材1を挟むよ
うにして配置される。この枠体12にはパイロットピン
10、11が装着自在になっており、上部および下部の
枠体12にセットされたマスク13に近接してそれぞれ
紫外線源のような光源7が配設されている。
Then, as shown in FIG. 4, a mask 13 on which a component pattern is drawn is set, and a frame 12 composed of two upper and lower portions is arranged so as to sandwich the metal strip 1 on which the resist layer 5 is disposed. Pilot pins 10 and 11 can be mounted on the frame 12, and light sources 7 such as ultraviolet light sources are respectively arranged near masks 13 set on the upper and lower frames 12. .

【0014】また、金属帯材1をクリッパ8で挟持して
枠体12に装着されたパイロットピン10が第1の位置
決め孔2に挿入されるように、前記枠体12に対して金
属帯材1を位置調整する位置調整具(図示せず)が設け
られている。なお図示実施例ではパイロットピン10が
第1の位置決め孔2に挿入されることにより、該第1の
位置決め孔2の位置を検出する機械的方法を開示した
が、ラインセンサーなどの光学的方法あるいは磁気的方
法で前記した位置を検出するよう構成することもでき
る。
Further, the metal strip 1 is sandwiched by the clipper 8 so that the pilot pin 10 mounted on the frame 12 is inserted into the first positioning hole 2 with respect to the frame 12. 1 is provided with a position adjusting tool (not shown) for adjusting the position of 1. In the illustrated embodiment, a mechanical method for detecting the position of the first positioning hole 2 by inserting the pilot pin 10 into the first positioning hole 2 is disclosed. However, an optical method such as a line sensor or the like is disclosed. It may be configured to detect the position by a magnetic method.

【0015】本発明では、金属帯材1を搬送しながらパ
イロットピン10が第1の位置決め孔2に挿入された状
態で光源7が点灯され、図3に示すように光源7からの
光線によってマスク13のパターンが、レジスト層5に
部品パターンの露光部6として焼き付けられる。
In the present invention, the light source 7 is turned on with the pilot pin 10 being inserted into the first positioning hole 2 while the metal strip 1 is being conveyed, and as shown in FIG. The pattern 13 is printed on the resist layer 5 as an exposed part 6 of the component pattern.

【0016】ついで1%炭酸ナトリウム溶液にて現像を
行って、図5に示すように部品パターン6aを形成し、
塩化鉄溶液によってエッチングを行ない、4%水酸化ナ
トリウム溶液によりレジスト層5を剥離することによっ
て、図6に示すように金属帯材1に凹部14が部品実装
パターンとして形成される。
Then, development is performed with a 1% sodium carbonate solution to form a component pattern 6a as shown in FIG.
By etching with an iron chloride solution and removing the resist layer 5 with a 4% sodium hydroxide solution, a concave portion 14 is formed in the metal strip 1 as a component mounting pattern as shown in FIG.

【0017】ここでメッキ層形成工程に進み、図7
(a)に示すように、第2の位置決め孔3の内側に、該
第2の位置決め孔3を塞がないように幅120mmの感
光性ドライフィルムをレジスト層15として金属帯材1
の両面に張り付ける。そして図4に示したものと同型の
メッキパターンが描かれたマスクを保持する枠体と位置
調整具を用いて、パイロットピン11が第2の位置決め
孔3に挿入された状態で、紫外線源のような光源7が点
灯され、図7(b)に示すように光源7からの光線によ
ってレジスト層15にメッキパターンの露光部16が焼
き付けられる。なお図示実施例ではパイロットピン11
が第2の位置決め孔3に挿入されることにより、該第2
の位置決め孔3の位置を検出する機械的方法を開示した
が、第1の位置決め孔2と同様に光学的方法あるいは磁
気的方法で前記した位置を検出するよう構成することも
できる。
Here, the process proceeds to the plating layer forming step, and FIG.
As shown in FIG. 3A, a photosensitive dry film having a width of 120 mm is used as a resist layer 15 inside the second positioning hole 3 so as not to cover the second positioning hole 3.
To both sides. Then, using a frame holding a mask on which a plating pattern of the same type as that shown in FIG. 4 is drawn and a position adjuster, with the pilot pin 11 inserted into the second positioning hole 3, the The light source 7 is turned on, and the exposed portion 16 of the plating pattern is printed on the resist layer 15 by the light beam from the light source 7 as shown in FIG. 7B. In the illustrated embodiment, the pilot pin 11
Is inserted into the second positioning hole 3 so that the second
Although the mechanical method of detecting the position of the positioning hole 3 has been disclosed, the position may be detected by an optical method or a magnetic method as in the case of the first positioning hole 2.

【0018】ついで1%炭酸ナトリウム溶液にて現像を
行って、図7(c)に示すようにメッキパターン16a
を形成し、露出した金属帯材1の凹部14部分にシアン
銀浴によってAgメッキを施し、4%水酸化ナトリウム
溶液によりレジスト層15を剥離することによって、図
7(d)に示すように金属帯材1の凹部14部分にメッ
キ層17が形成される。
Then, development is performed with a 1% sodium carbonate solution to form a plating pattern 16a as shown in FIG.
Then, the exposed recesses 14 of the metal strip 1 are plated with Ag using a cyan silver bath, and the resist layer 15 is peeled off with a 4% sodium hydroxide solution, thereby forming the metal as shown in FIG. The plating layer 17 is formed in the concave portion 14 of the strip 1.

【0019】このようにしてメッキ層17が形成された
金属帯材1に対して半導体チップの接続端子がワイヤー
ボンディングにより接続され、接続端子が外部端子に導
通される。
The connection terminals of the semiconductor chip are connected to the metal strip 1 on which the plating layer 17 is formed in this way by wire bonding, and the connection terminals are conducted to the external terminals.

【0020】以上のように本発明により形成されたメッ
キ層17の位置精度を確認すると、従来のメッキプレー
トを使用した場合のメッキ位置精度が±300μmであ
ったのに対して、本発明ではメッキ位置精度が±50μ
mに大幅に向上した。また本発明では第1の位置決め孔
2および第2の位置決め孔3が、製品ピッチと同一また
は製品ピッチのn倍のピッチで同時に形成されるので、
メッキ位置精度が要求される部品の加工が極めて容易と
なり、特にハーフエッチング部またはその周囲に高精度
なメッキを施すことが必要な部品の加工も容易となり、
さらに製品をコイル状に形成できるため、人手をかけず
に高品質の製品を低コストで製造することが可能にな
る。
As described above, the positional accuracy of the plating layer 17 formed according to the present invention was confirmed. The plating positional accuracy when using a conventional plating plate was ± 300 μm. Position accuracy is ± 50μ
m greatly improved. Further, in the present invention, the first positioning hole 2 and the second positioning hole 3 are simultaneously formed at the same pitch as the product pitch or n times the product pitch.
Processing of parts that require plating position accuracy becomes extremely easy, especially processing of parts that require high-precision plating on or around the half-etched part,
Further, since the product can be formed in a coil shape, it is possible to manufacture a high quality product at low cost without manual operation.

【0021】[0021]

【発明の効果】以上述べた通り本発明の半導体実装部品
によると、形成されたメッキパターンに基づいて凹部の
表面に接続端子が接続されるメッキ層が形成され、実装
される半導体チップの接続端子がこのメッキ層の所定位
置に接続され、接続端子が外部端子に導通されるので、
薄板状の金属帯材に凹部とメッキ層が高精度の位置精度
で形成され、半導体実装部品に高精度で装着された半導
体チップの接続端子をメッキ層に接続して半導体チップ
を半導体実装部品に高精度に実装することが可能にな
る。
As described above, according to the semiconductor mounting component of the present invention, the plating layer for connecting the connection terminal is formed on the surface of the concave portion based on the formed plating pattern, and the connection terminal of the semiconductor chip to be mounted is provided. Is connected to a predetermined position of the plating layer, and the connection terminal is electrically connected to the external terminal.
A concave portion and a plating layer are formed on a thin metal strip with high positional accuracy, and the connection terminals of the semiconductor chip mounted on the semiconductor mounting component with high precision are connected to the plating layer to connect the semiconductor chip to the semiconductor mounting component. It can be mounted with high accuracy.

【0022】さらに本発明の半導体実装部品の製造方法
によると、メッキ層形成工程により凹部が形成された薄
板状の金属帯材を覆って配設される第2のレジスト層
に、第2の位置決め手段を基準に位置決めした所定位置
に、パターニングにより形成したメッキパターンに基づ
き、凹部の表面に接続端子が接続されるメッキ層が形成
され、実装される半導体チップの接続端子が、このメッ
キ層の所定位置に接続され、接続端子が外部端子に導通
されるので、薄板状の金属帯材に凹部とメッキ層が高精
度の位置精度で形成され、半導体実装部品に高精度で装
着された半導体チップの接続端子をメッキ層に接続して
半導体チップを半導体実装部品に高精度に実装する方法
を提供することが可能になる。
Further, according to the method of manufacturing a semiconductor mounted component of the present invention, the second positioning is performed on the second resist layer provided so as to cover the thin metal strip having the concave portion formed by the plating layer forming step. A plating layer to which connection terminals are connected is formed on the surface of the concave portion based on a plating pattern formed by patterning at a predetermined position positioned with reference to the means, and connection terminals of a semiconductor chip to be mounted are fixed to predetermined positions of the plating layer. Since the connection terminals are connected to the external terminals and the connection terminals are connected to the external terminals, the concave portions and the plating layers are formed on the thin metal strip with high positional accuracy, and the semiconductor chips mounted on the semiconductor mounting parts with high accuracy are formed. It is possible to provide a method for connecting a connection terminal to a plating layer and mounting a semiconductor chip on a semiconductor mounting component with high accuracy.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の方法における第1の位置決め孔の形成
工程および第2の位置決め孔の形成工程の説明図で、
(a)は横断面図、(b)は平面図である。
FIG. 1 is an explanatory view of a step of forming a first positioning hole and a step of forming a second positioning hole in the method of the present invention;
(A) is a cross-sectional view, (b) is a plan view.

【図2】本発明の方法における薄板状の金属帯材に対す
る第1のレジスト層の配設を示す説明図で、(a)は横
断面図、(b)は平面図である。
FIGS. 2A and 2B are explanatory views showing the disposition of a first resist layer on a thin metal strip in the method of the present invention, wherein FIG. 2A is a cross-sectional view and FIG. 2B is a plan view.

【図3】本発明の方法における部品パターン形成時の露
光の説明図で、(a)は横断面図、(b)は平面図であ
る。
3A and 3B are explanatory views of exposure at the time of forming a component pattern in the method of the present invention, wherein FIG. 3A is a cross-sectional view and FIG. 3B is a plan view.

【図4】本発明の方法に用いられる露光ユニットの説明
図で、(a)は側面図、(b)は平面図である。
4A and 4B are explanatory views of an exposure unit used in the method of the present invention, wherein FIG. 4A is a side view and FIG. 4B is a plan view.

【図5】本発明の方法における部品パターンのパターニ
ングの横断面図である。
FIG. 5 is a cross-sectional view of the patterning of the component pattern in the method of the present invention.

【図6】本発明の方法における凹部形成工程の説明図
で、(a)は横断面図、(b)は平面図である。
6A and 6B are explanatory views of a recess forming step in the method of the present invention, wherein FIG. 6A is a cross-sectional view and FIG. 6B is a plan view.

【図7】本発明の方法におけるメッキ層形成工程の説明
図で、(a)〜(d)は形成工程を順次説明する横断面
図である。
FIG. 7 is an explanatory view of a plating layer forming step in the method of the present invention, and (a) to (d) are cross-sectional views sequentially explaining the forming step.

【符号の説明】[Explanation of symbols]

1 薄板状の金属帯材 2 第1の位置決め孔 3 第2の位置決め孔 5、15 レジスト層 6、16 露光部 6a 部品パターン 7 光源 8 クリッパ 10、11 パイロットピン 12 枠体 13 マスク 14 凹部 16a メッキパターン 17 メッキ層 REFERENCE SIGNS LIST 1 thin metal strip 2 first positioning hole 3 second positioning hole 5, 15 resist layer 6, 16 exposure part 6 a component pattern 7 light source 8 clipper 10, 11 pilot pin 12 frame 13 mask 14 recess 16 a plating Pattern 17 plating layer

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】 薄板状の金属帯材から形成され、実装さ
れる半導体チップの接続端子を所定位置に接続し、かつ
該接続端子を外部端子に導通する半導体実装部品におい
て、前記薄板状の金属帯材の縁辺部において該金属帯材
の長手方向に所定の繰り返し間隔で設けられ、該金属帯
材を覆って配設される第1のレジスト層に部品パターン
を形成するための位置決めを行なう第1の一対の位置決
め孔と、前記第1のレジスト層に形成された前記部品パ
ターンに基づいて前記金属帯材に形成され、かつ前記半
導体チップの実装位置を設定する凹部と、前記第1の位
置決め孔に対して前記金属帯材の幅手方向の内側に隣接
して設けられ、かつ前記凹部の形成後に前記金属帯材を
覆って配設される第2のレジスト層にメッキパターンを
形成するための位置決めを行なう第2の一対の位置決め
孔と、前記第2のレジスト層に形成された前記メッキパ
ターンに基づいて前記凹部の表面に施され、かつ前記接
続端子を接続するメッキ層とを有することを特徴とする
半導体実装部品。
1. A semiconductor mounting component formed from a thin metal strip, connecting a connection terminal of a semiconductor chip to be mounted at a predetermined position and conducting the connection terminal to an external terminal. At a peripheral portion of the band, a predetermined repetition interval is provided in the longitudinal direction of the metal band, and positioning for forming a component pattern is performed on a first resist layer provided over the metal band. A pair of positioning holes, a recess formed in the metal strip based on the component pattern formed in the first resist layer, and for setting a mounting position of the semiconductor chip, the first positioning To form a plating pattern on a second resist layer provided adjacent to the hole in the width direction of the metal strip and disposed over the metal strip after the formation of the recess. Position of A second pair of positioning holes for determining the position, and a plating layer provided on the surface of the concave portion based on the plating pattern formed on the second resist layer, and connecting the connection terminal. Characteristic semiconductor mounting parts.
【請求項2】 前記薄板状の金属帯材は短冊状あるいは
フープ状であることを特徴とする請求項1記載の半導体
実装部品。
2. The semiconductor mounting component according to claim 1, wherein said thin metal strip has a strip shape or a hoop shape.
【請求項3】 薄板状の金属帯材から形成され、実装さ
れる半導体チップの接続端子が所定位置に接続され、か
つ該接続端子を外部端子に導通する半導体実装部品の製
造方法において、前記薄板状の金属帯材の縁辺部におい
て該金属帯材の長手方向に所定の繰り返し間隔で第1の
一対の位置決め孔を形成する工程と、該第1の位置決め
孔に対して前記金属帯材の幅手方向の内側に隣接して第
2の一対の位置決め孔を形成する工程と、前記金属帯材
を覆って配設される第1のレジスト層における前記第1
の位置決め孔を基準として位置決めした所定位置にパタ
ーニングにより形成された部品パターンに基づいて、前
記金属帯材に前記半導体チップの実装位置を設定する凹
部を形成する工程と、該凹部を形成した金属帯材を覆っ
て配設される第2のレジスト層における前記第2の位置
決め孔を基準として位置決めした所定位置にパターニン
グにより形成したメッキパターンに基づいて、前記凹部
の表面に前記接続端子が接続されるメッキ層を形成する
工程とからなることを特徴とする半導体実装部品の製造
方法。
3. A method for manufacturing a semiconductor mounted component formed from a thin metal strip and connecting terminals of a semiconductor chip to be mounted at predetermined positions and conducting the connection terminals to external terminals. Forming a first pair of positioning holes at a predetermined repetition interval in a longitudinal direction of the metal band at an edge portion of the metal band, and a width of the metal band with respect to the first positioning hole. Forming a second pair of positioning holes adjacent to the inside in the hand direction; and forming the first pair of positioning holes in the first resist layer disposed over the metal strip.
Forming a concave portion for setting a mounting position of the semiconductor chip on the metal band material based on a component pattern formed by patterning at a predetermined position positioned with reference to the positioning hole, and a metal band formed with the concave portion The connection terminal is connected to the surface of the concave portion based on a plating pattern formed by patterning at a predetermined position positioned with reference to the second positioning hole in a second resist layer provided to cover the material. Forming a plating layer.
【請求項4】 前記薄板状の金属帯材は短冊状あるいは
フープ状であることを特徴とする請求項3記載の半導体
実装部品の製造方法。
4. The method according to claim 3, wherein the thin metal strip has a strip shape or a hoop shape.
JP10052916A 1997-02-19 1998-02-18 Semiconductor mounting parts and its manufacture Pending JPH10294410A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10052916A JPH10294410A (en) 1997-02-19 1998-02-18 Semiconductor mounting parts and its manufacture

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP3454697 1997-02-19
JP9-34546 1997-02-19
JP10052916A JPH10294410A (en) 1997-02-19 1998-02-18 Semiconductor mounting parts and its manufacture

Publications (1)

Publication Number Publication Date
JPH10294410A true JPH10294410A (en) 1998-11-04

Family

ID=26373366

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10052916A Pending JPH10294410A (en) 1997-02-19 1998-02-18 Semiconductor mounting parts and its manufacture

Country Status (1)

Country Link
JP (1) JPH10294410A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005286143A (en) * 2004-03-30 2005-10-13 Fuchigami Micro:Kk Wiring board

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005286143A (en) * 2004-03-30 2005-10-13 Fuchigami Micro:Kk Wiring board

Similar Documents

Publication Publication Date Title
US4259436A (en) Method of making a take-carrier for manufacturing IC elements
JP2002009196A (en) Manufacturing method of semiconductor device
JP2011108818A (en) Manufacturing method of lead frame and manufacturing method of semiconductor device
GB1563870A (en) Intermediate carrier frames for supporting and contracting semiconductor bodies
JPH10294410A (en) Semiconductor mounting parts and its manufacture
KR100259558B1 (en) Semiconductor package part and method producing the same
KR20020085999A (en) Making method of PCB
JP2654871B2 (en) Partial metal plating method for lead frame
JP3856164B2 (en) Manufacturing method of components for semiconductor mounting
JP2001007274A (en) Resin-sealed semiconductor device, circuit member used thereof, and its manufacturer
JP2784569B2 (en) Plating circuit body, plating circuit laminate, printed circuit body, and methods of manufacturing the same
JP3655029B2 (en) Electrodeposition resist film exposure method
JP2524645B2 (en) Lead frame and manufacturing method thereof
US6635407B1 (en) Two pass process for producing a fine pitch lead frame by etching
JP2727870B2 (en) Film carrier tape and method of manufacturing the same
JP4507473B2 (en) Lead frame manufacturing method
JP6901201B2 (en) Substrate for mounting semiconductor elements and its manufacturing method
JPH0671058B2 (en) Manufacturing method of lead frame having minute spot-like plated portion
JPH01147848A (en) Manufacture of lead frame for ic
JP2006253399A (en) Manufacturing method of lead frame
JPH06291232A (en) Lead frame and manufacture thereof
JP2756857B2 (en) Lead frame manufacturing method
JPH0141034B2 (en)
JPH07302872A (en) Lead frame for semiconductor device, and manufacture of lead frame for semiconductor lead frame
JPH11168164A (en) Manufacture of lead frame