JPH10284684A - Semiconductor device and semiconductor chip mounting method - Google Patents
Semiconductor device and semiconductor chip mounting methodInfo
- Publication number
- JPH10284684A JPH10284684A JP9085186A JP8518697A JPH10284684A JP H10284684 A JPH10284684 A JP H10284684A JP 9085186 A JP9085186 A JP 9085186A JP 8518697 A JP8518697 A JP 8518697A JP H10284684 A JPH10284684 A JP H10284684A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- mounting
- chip
- semiconductor chip
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】 高密度実装、配線自由度の向上が可能なモジ
ュールやカードなどの半導体装置および半導体チップの
実装方法を提供する。
【解決手段】 パーソナルコンピュータ、ワークステー
ションなどの外部記憶装置として用いられているフラッ
シュメモリカードであって、複数の半導体チップ1と、
これらの半導体チップ1を両面に実装する実装基板2
と、半導体チップ1と実装基板2とを電気的に接続する
ための2つのテープ基材3とから構成され、所定の範囲
が封止体4で封止されるとともに、ケース5に収納され
て取り扱われるようになっている。半導体チップ1は、
ブロック単位、チップ単位で切断されて形成された2種
類の半導体チップ6,7からなり、これらは直接、実装
基板2に実装されるとともに、これらの半導体チップ
6,7と実装基板2との接続はテープ基材3を介して行
われる。
(57) [Summary] [PROBLEMS] To provide a semiconductor device such as a module or a card and a semiconductor chip mounting method capable of high-density mounting and improving the degree of freedom in wiring. SOLUTION: This is a flash memory card used as an external storage device such as a personal computer, a workstation, etc., comprising a plurality of semiconductor chips 1;
Mounting board 2 for mounting these semiconductor chips 1 on both sides
And two tape bases 3 for electrically connecting the semiconductor chip 1 and the mounting substrate 2. A predetermined range is sealed by the sealing body 4 and stored in the case 5. It is being handled. The semiconductor chip 1
It is composed of two types of semiconductor chips 6 and 7 cut and formed in block units and chip units, which are directly mounted on the mounting board 2 and connected between the semiconductor chips 6 and 7 and the mounting board 2. Is performed via the tape base material 3.
Description
【0001】[0001]
【発明の属する技術分野】本発明は、半導体チップの実
装技術に関し、特に複数の半導体チップを実装基板に実
装するときに好適なモジュールやカードなどの半導体装
置および半導体チップの実装方法に適用して有効な技術
に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor chip mounting technique, and more particularly to a semiconductor device such as a module or a card and a semiconductor chip mounting method suitable for mounting a plurality of semiconductor chips on a mounting board. Regarding effective technology.
【0002】[0002]
【従来の技術】一般に、半導体装置は、ウェハ状態から
ダイシングを行って半導体チップの状態にし、この半導
体チップを樹脂からなる封止体で封止する構成となって
いる。この封止体には、半導体チップの表面に配列され
た複数の接続端子(ボンディングパッド)と外部配線と
を電気的に接続するためのアウターリードが接続されて
いる。2. Description of the Related Art Generally, a semiconductor device has a configuration in which dicing is performed from a wafer state to a semiconductor chip state, and the semiconductor chip is sealed with a sealing body made of resin. Outer leads for electrically connecting a plurality of connection terminals (bonding pads) arranged on the surface of the semiconductor chip and external wiring are connected to the sealing body.
【0003】たとえば、本発明者が検討したところによ
れば、半導体チップを封止するとき、モジュールやカー
ドのような高密度実装を必要とする場合、前記のような
封止体のうち、薄型化、小型化が可能なTSOP(Thin
Small-Outline Package)やTCP(Tape Carrier Pac
kage)構造の封止体を用いて封止することが考えられ
る。For example, according to the study by the present inventor, when a semiconductor chip is sealed and high-density mounting such as a module or a card is required, a thin type of the above-mentioned sealed body is used. TSOP (Thin
Small-Outline Package) and TCP (Tape Carrier Pac)
It is conceivable to seal using a sealing body having a kage) structure.
【0004】このように封止した複数の半導体装置を実
装基板に実装する方法については、たとえば特開平7−
14980号公報に記載されているように、半導体装置
をアレイ状に並列して実装する方法や、積層構造に積み
重ねて実装する方法などが挙げられる。A method for mounting a plurality of semiconductor devices thus sealed on a mounting substrate is described in, for example, Japanese Patent Application Laid-Open No.
As described in Japanese Patent No. 14980, a method of mounting semiconductor devices in parallel in an array, a method of stacking and mounting semiconductor devices in a stacked structure, and the like are given.
【0005】このように構成されたモジュールやカード
には、たとえばパーソナルコンピュータ、ワークステー
ションなどの主記憶装置として用いられているDRAM
(Dynamic Random Access Memory)モジュール、外部記
憶装置として用いられているフラッシュメモリカードな
どがある。[0005] A module or a card configured as described above includes, for example, a DRAM used as a main storage device of a personal computer, a work station, or the like.
(Dynamic Random Access Memory) modules, flash memory cards used as external storage devices, and the like.
【0006】[0006]
【発明が解決しようとする課題】ところで、前記のよう
な半導体装置の実装技術において、1個の半導体チップ
に対して1個ずつ封止体で封止する構成で半導体装置を
実装すると、互いの半導体装置が短絡しないように間隔
をとって実装する必要があり、また積層実装の場合、封
止体のために薄型実装が不可能で、小面積、高密度実装
が困難であるという問題点の生じることが考えられる。By the way, in the above-described semiconductor device mounting technology, when the semiconductor devices are mounted in a configuration in which one semiconductor chip is sealed with a sealing body one by one, It is necessary to mount semiconductor devices at intervals so as not to short-circuit, and in the case of stacked mounting, thin mounting is impossible due to the sealing body, and small area and high density mounting are difficult. Is likely to occur.
【0007】すなわち、ウェハ状態から1チップ状態に
し、1チップ毎に封止体で封止する構成を用いて、モジ
ュールやカードに複数の半導体装置を実装する場合に
は、隣り合う半導体装置が短絡しないように間隔をとっ
て実装する必要があり、モジュールやカードのように限
られたスペースで実装する上で高密度実装が困難となっ
ている。That is, when a plurality of semiconductor devices are mounted on a module or a card by using a configuration in which a wafer state is changed to a one-chip state and each chip is sealed with a sealing body, adjacent semiconductor devices are short-circuited. It is necessary to mount them at a certain interval so that they cannot be mounted, and it is difficult to mount them in a limited space such as a module or a card.
【0008】そこで、本発明の目的は、半導体チップの
実装基板への実装構造を工夫することによって、高密度
実装を可能にするとともに、配線の自由度を向上させる
ことができるモジュールやカードなどの半導体装置およ
び半導体チップの実装方法を提供することにある。Accordingly, an object of the present invention is to improve the mounting structure of a semiconductor chip on a mounting substrate, thereby enabling high-density mounting and improving the degree of freedom in wiring such as modules and cards. An object of the present invention is to provide a semiconductor device and a semiconductor chip mounting method.
【0009】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。The above and other objects and novel features of the present invention will become apparent from the description of the present specification and the accompanying drawings.
【0010】[0010]
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
次のとおりである。SUMMARY OF THE INVENTION Among the inventions disclosed in the present application, the outline of a representative one will be briefly described.
It is as follows.
【0011】すなわち、本発明による半導体装置は、少
なくとも1つ以上の半導体チップが、直接、モジュール
やカードなどの実装基板に実装されて構成されるもので
あり、この半導体チップが複数のチップによるブロック
単位または1つのチップによるチップ単位で切断されて
形成され、実装基板には任意の組合せにより実装されて
構成されるものである。That is, the semiconductor device according to the present invention comprises at least one semiconductor chip directly mounted on a mounting board such as a module or a card, and the semiconductor chip is formed by a plurality of chips. It is formed by being cut by a unit or a chip unit by one chip, and mounted on a mounting board by an arbitrary combination.
【0012】特に、半導体チップの接続端子と実装基板
の外部接続端子との接続は、フィルム状テープに配線層
が形成されたテープ基材を用いて行い、このテープ基材
の配線層の内部配線が半導体チップの接続端子に接続さ
れるとともに、外部配線が実装基板の外部接続端子に接
続されているものである。In particular, the connection between the connection terminal of the semiconductor chip and the external connection terminal of the mounting board is performed using a tape base having a wiring layer formed on a film tape, and the internal wiring of the wiring layer of the tape base is provided. Are connected to the connection terminals of the semiconductor chip, and the external wirings are connected to the external connection terminals of the mounting board.
【0013】さらに、半導体チップは、実装基板の少な
くとも片面に実装されたり、実装基板の少なくとも片面
に多段重ねで実装されて構成されるものである。Further, the semiconductor chip is configured to be mounted on at least one surface of the mounting substrate or to be mounted on at least one surface of the mounting substrate in a multi-layered manner.
【0014】また、本発明による半導体チップの実装方
法は、半導体ウェハを複数のチップによるブロック単位
または1つのチップによるチップ単位で切断し、任意の
組合せにより、直接、実装基板上に実装し、フィルム状
テープに配線層が形成されたテープ基材を半導体チップ
上に重ね合わせ、テープ基材の配線層の内部配線を半導
体チップ上の接続端子に接続し、テープ基材の配線層の
外部配線を実装基板上の外部接続端子に接続する、各工
程を含むものである。Further, according to the method of mounting a semiconductor chip of the present invention, a semiconductor wafer is cut in blocks of a plurality of chips or in a chip of one chip, and directly mounted on a mounting substrate in any combination. The tape base having the wiring layer formed on the tape is superposed on the semiconductor chip, the internal wiring of the wiring layer of the tape base is connected to the connection terminal on the semiconductor chip, and the external wiring of the wiring layer of the tape base is connected. It includes each step of connecting to an external connection terminal on a mounting board.
【0015】よって、前記半導体装置およびその実装方
法によれば、半導体チップを、直接、実装基板に実装す
ることで、高密度実装を可能にすることができ、特に半
導体チップの実装は実装基板にボンディング技術を用い
て固定するだけなので、半導体ウェハの状態から全てチ
ップ単位に切断する必要がなく、ブロック単位で切断し
た半導体チップを実装する場合、または実装基板の両面
に実装する場合、実装基板に多段重ねで実装する場合に
は、さらにモジュールやカードなどの半導体装置の実装
密度を向上させることができる。According to the semiconductor device and the method of mounting the same, high-density mounting can be achieved by mounting the semiconductor chip directly on the mounting board. Since it is only fixed using bonding technology, it is not necessary to cut all of the semiconductor wafer in chip units.When mounting semiconductor chips cut in block units, or when mounting on both sides of the mounting board, In the case of mounting in multiple layers, the mounting density of semiconductor devices such as modules and cards can be further improved.
【0016】また、半導体チップの接続端子と実装基板
の外部接続端子との接続はテープ基材を用いて行うこと
で、実装基板と配線層が形成されたテープ基材とが独立
していることによって配線の引き回しが自由となるの
で、モジュールやカードなどの半導体装置の配線の自由
度を向上させることができる。The connection between the connection terminals of the semiconductor chip and the external connection terminals of the mounting board is performed using a tape base, so that the mounting base and the tape base on which the wiring layer is formed are independent. This allows the wiring to be routed freely, so that the degree of freedom in wiring of semiconductor devices such as modules and cards can be improved.
【0017】さらに、半導体チップを封止体で封止する
パッケージ構造に比べて、半導体チップをパッケージに
封止する必要がなく、この封止する後工程に相当する部
分が省略されるので、モジュールやカードなどの半導体
装置の薄型化および小型化と、製品が完成するまでの時
間を短縮でき、製品単価を低減することができる。Further, compared with a package structure in which a semiconductor chip is sealed with a sealing body, the semiconductor chip does not need to be sealed in a package, and a portion corresponding to a step after the sealing is omitted, so that a module is not required. Semiconductor devices, such as cards and cards, can be made thinner and smaller, the time required to complete a product can be shortened, and the product unit price can be reduced.
【0018】[0018]
【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて詳細に説明する。なお、実施の形態を説明す
るための全図において同一の部材には同一の符号を付
し、その繰り返しの説明は省略する。Embodiments of the present invention will be described below in detail with reference to the drawings. In all the drawings for describing the embodiments, the same members are denoted by the same reference numerals, and the description thereof will not be repeated.
【0019】(実施の形態1)図1は本発明の実施の形
態1である半導体装置を示す概略断面図、図2は本実施
の形態1の半導体装置において、半導体チップの実装方
法を示すフロー図、図3は半導体チップが実装された実
装基板とテープ基材とを示す概略斜視図、図4は半導体
チップとテープ基材との接続状態を示す断面図である。(First Embodiment) FIG. 1 is a schematic sectional view showing a semiconductor device according to a first embodiment of the present invention, and FIG. 2 is a flow chart showing a method of mounting a semiconductor chip in the semiconductor device according to the first embodiment. FIG. 3 is a schematic perspective view showing a mounting substrate on which a semiconductor chip is mounted and a tape base material, and FIG. 4 is a cross-sectional view showing a connection state between the semiconductor chip and the tape base material.
【0020】まず、図1および図3、図4により本実施
の形態1の半導体装置の概略構成を説明する。First, the schematic configuration of the semiconductor device of the first embodiment will be described with reference to FIGS. 1, 3 and 4. FIG.
【0021】本実施の形態1の半導体装置は、たとえば
パーソナルコンピュータ、ワークステーションなどの外
部記憶装置として用いられているフラッシュメモリカー
ドとされ、複数の半導体チップ1と、これらの半導体チ
ップ1を両面に実装する実装基板2と、半導体チップ1
と実装基板2とを電気的に接続するための2つのテープ
基材3とから構成され、所定の範囲が封止体4で封止さ
れるとともに、ケース5に収納されて取り扱われるよう
になっている。The semiconductor device according to the first embodiment is a flash memory card used as an external storage device such as a personal computer or a workstation, and has a plurality of semiconductor chips 1 and these semiconductor chips 1 on both sides. Mounting board 2 to be mounted and semiconductor chip 1
And two tape bases 3 for electrically connecting the circuit board and the mounting board 2, and a predetermined range is sealed with a sealing body 4 and accommodated in a case 5 for handling. ing.
【0022】半導体チップ1は、半導体ウェハが複数の
チップによるブロック単位で切断されて形成された半導
体チップ6と、1つのチップによるチップ単位で切断さ
れて形成された半導体チップ7との2種類からなり、た
とえばブロック単位で切断されて形成された半導体チッ
プ6は4つのチップからなっている。The semiconductor chip 1 is divided into two types: a semiconductor chip 6 formed by cutting a semiconductor wafer into blocks by a plurality of chips, and a semiconductor chip 7 formed by cutting a single chip into chips. For example, the semiconductor chip 6 formed by cutting in block units is composed of four chips.
【0023】これらの半導体チップ6,7には、表面に
ボンディングパッドが配列されており、このボンディン
グパッドにはテープ基材3と接続するためのバンプ8が
設けられている。チップ単位で切断された半導体チップ
7には、長手方向の対向する外周部にバンプ8が配列さ
れ、ブロック単位で切断された半導体チップ6にもチッ
プ単位と同様の位置に、対向する外周部と中央部とにバ
ンプ8が配列されている。Bonding pads are arranged on the surfaces of these semiconductor chips 6 and 7, and bumps 8 for connecting to the tape base 3 are provided on the bonding pads. In the semiconductor chip 7 cut in the unit of a chip, bumps 8 are arranged on the outer peripheral portions facing each other in the longitudinal direction, and the semiconductor chip 6 cut in the unit of the block has the same outer peripheral portion as the chip unit. The bumps 8 are arranged at the center and at the center.
【0024】また、これらの半導体チップ6,7には、
記憶回路、論理回路などの集積回路が形成され、これら
の集積回路の入出力部は表面のボンディングパッドから
バンプ8に接続されており、たとえば実装基板2の一方
の面に実装された半導体チップ6,7はデータ、プログ
ラムを記憶するEEPROM(Electrically Erasable
and Programmable Read Only Memory)などのメモリとさ
れ、他方の面に実装された半導体チップ6,7はメモリ
の制御、およびメモリと外部との制御を司るコントロー
ラなどとなっている。Further, these semiconductor chips 6 and 7 include:
Integrated circuits such as storage circuits and logic circuits are formed, and the input / output portions of these integrated circuits are connected to the bumps 8 from the bonding pads on the front surface. For example, the semiconductor chip 6 mounted on one surface of the mounting substrate 2 , 7 are EEPROMs (Electrically Erasable) for storing data and programs.
The semiconductor chips 6 and 7 mounted on the other surface serve as a controller that controls the memory and controls the memory and the outside.
【0025】実装基板2は、たとえばエポキシ樹脂など
からなり、その両面の一方の短辺側に銅箔などからなる
配線による外部接続端子9が設けられており、この外部
接続端子9はテープ基材3の配線層を介して半導体チッ
プ6,7のバンプ8に電気的に接続されている。The mounting board 2 is made of, for example, an epoxy resin, and external connection terminals 9 made of wiring such as copper foil are provided on one short side of both surfaces thereof. 3 are electrically connected to the bumps 8 of the semiconductor chips 6 and 7 via the wiring layer 3.
【0026】テープ基材3は、たとえばポリイミド樹脂
などからなるフィルム状テープ10の両面に銅箔などか
らなる配線層が形成されて構成され、一方の配線層の内
部配線11が端子領域として半導体チップ6,7のバン
プ8に接続されるとともに、他方の配線層の外部配線1
2が外部配線領域として実装基板2の外部接続端子9に
接続されている。The tape base 3 is formed by forming a wiring layer made of copper foil or the like on both sides of a film tape 10 made of, for example, a polyimide resin, and the internal wiring 11 of one of the wiring layers is used as a terminal area for a semiconductor chip. 6 and 7 and the external wiring 1 on the other wiring layer.
2 is connected to an external connection terminal 9 of the mounting board 2 as an external wiring area.
【0027】また、このテープ基材3において、半導体
チップ6,7のバンプ8に接続された内部配線11は、
この内部配線11に対応する外部配線12にスルーホー
ル13を介して電気的に接続されている。なお、内部配
線11と外部配線12を同じ片面に形成してもよく、こ
の場合には対応する配線同士が配線パターンで接続され
て構成される。In the tape base material 3, the internal wiring 11 connected to the bumps 8 of the semiconductor chips 6, 7
An external wiring 12 corresponding to the internal wiring 11 is electrically connected through a through hole 13. In addition, the internal wiring 11 and the external wiring 12 may be formed on the same one side, and in this case, the corresponding wirings are connected by a wiring pattern.
【0028】以上のように構成されるフラッシュメモリ
カードは、テープ基材3の配線層の内部配線11と半導
体チップ6,7のバンプ8、テープ基材3の配線層の外
部配線12と実装基板2の外部接続端子9との接続部分
などの電気的な露出部分が、たとえばエポキシ樹脂など
からなる封止体4で封止され、さらにたとえばアルミニ
ウムなどのケース5に収納されて取り扱われるようにな
っている。The flash memory card configured as described above includes the internal wiring 11 of the wiring layer of the tape base 3, the bumps 8 of the semiconductor chips 6, 7, the external wiring 12 of the wiring layer of the tape base 3, and the mounting board. An electrically exposed portion such as a connection portion with the second external connection terminal 9 is sealed with a sealing body 4 made of, for example, epoxy resin, and further housed in a case 5 made of, for example, aluminum to be handled. ing.
【0029】たとえば、このフラッシュメモリカード
は、PC Card Standardの規格に準拠
し、68ピンで54.0(幅)×85.6(奥行き)×3.3
(厚さ)mmの外形寸法で形成され、パーソナルコンピ
ュータ、ワークステーションなどに外部から着脱可能に
なっており、これらの外部記憶装置として用いられる。For example, this flash memory card conforms to the PC Card Standard standard, and has 68 pins and 54.0 (width) × 85.6 (depth) × 3.3.
It is formed with an external dimension of (thickness) mm, is detachable from a personal computer, a workstation, or the like from the outside, and is used as an external storage device.
【0030】次に、本実施の形態1の作用について、半
導体チップ6,7の実装方法を図2のフローに基づいて
説明する。Next, the operation of the first embodiment will be described with reference to the flow chart of FIG.
【0031】まず、半導体ウェハのバンプ付け工程にお
いて、ウェハプロセス工程が終了した半導体ウェハのボ
ンディングパッド上に、金などからなる突起電極のバン
プ8を形成する(ステップ201)。First, in a semiconductor wafer bumping step, bumps 8 of projecting electrodes made of gold or the like are formed on the bonding pads of the semiconductor wafer after the wafer processing step is completed (step 201).
【0032】さらに、半導体ウェハのダイシング工程に
おいて、ボンディングパッド上にバンプ8を形成した半
導体ウェハを、複数のチップによるブロック単位、1つ
のチップによるチップ単位で切断する(ステップ20
2)。Further, in the dicing process of the semiconductor wafer, the semiconductor wafer having the bumps 8 formed on the bonding pads is cut into a block unit of a plurality of chips and a chip unit of one chip (step 20).
2).
【0033】そして、半導体チップ6,7の実装工程に
おいて、図3のようにブロック単位で切断されて形成さ
れた半導体チップ6、チップ単位で切断されて形成され
た半導体チップ7を、直接、たとえばAu−Si共晶接
合や、樹脂を用いて接着する方法などのボンディング技
術を用いて実装基板2上に実装する(ステップ20
3)。Then, in the mounting process of the semiconductor chips 6 and 7, the semiconductor chip 6 cut and formed in block units as shown in FIG. It is mounted on the mounting substrate 2 using a bonding technique such as Au-Si eutectic bonding or a method of bonding using a resin (step 20).
3).
【0034】続いて、テープ基材3の重ね合わせ工程に
おいて、フィルム状テープ10に配線層が形成されたテ
ープ基材3を、このテープ基材3の内部配線11が半導
体チップ6,7上の対応するバンプ8に接合されるよう
に位置合わせして半導体チップ6,7上に重ね合わせる
(ステップ204)。Subsequently, in the step of superposing the tape base material 3, the tape base material 3 having the wiring layer formed on the film tape 10 is replaced with the internal wiring 11 of the tape base material 3 on the semiconductor chips 6 and 7. Positioning is performed so as to be bonded to the corresponding bump 8 and superimposed on the semiconductor chips 6 and 7 (step 204).
【0035】そして、内部配線11の接続工程におい
て、図4のようにテープ基材3の配線層の内部配線11
を、たとえば半導体チップ6,7のバンプ8を溶融させ
てTAB(Tape Automated Bonding)技術を用いて半導
体チップ6,7上の対応するバンプ8に接続する(ステ
ップ205)。Then, in the connection step of the internal wiring 11, as shown in FIG.
Are connected to the corresponding bumps 8 on the semiconductor chips 6 and 7 using, for example, TAB (Tape Automated Bonding) technology by melting the bumps 8 of the semiconductor chips 6 and 7 (step 205).
【0036】さらに、外部配線12の接続工程におい
て、テープ基材3の配線層の外部配線12を、たとえば
実装基板2の外部接続端子9上のはんだを溶融させてT
AB技術を用いて実装基板2上の対応する外部接続端子
9に接続する(ステップ206)。Further, in the step of connecting the external wiring 12, the external wiring 12 of the wiring layer of the tape base material 3 is melted by, for example, melting the solder on the external connection terminals 9 of the mounting board 2 to T
A connection is made to the corresponding external connection terminal 9 on the mounting board 2 using the AB technology (step 206).
【0037】そして、樹脂封止工程において、テープ基
材3の配線層の内部配線11と半導体チップ6,7のバ
ンプ8、テープ基材3の配線層の外部配線12と実装基
板2の外部接続端子9との接続部分などの電気的な露出
部分をエポキシ樹脂などからなる封止体4で封止する
(ステップ207)。Then, in the resin sealing step, the internal wiring 11 of the wiring layer of the tape base 3 and the bumps 8 of the semiconductor chips 6 and 7, the external wiring 12 of the wiring layer of the tape base 3 and the external connection of the mounting substrate 2 An electrically exposed portion such as a portion connected to the terminal 9 is sealed with a sealing body 4 made of epoxy resin or the like (Step 207).
【0038】以上の工程において、半導体チップ6,7
の実装工程から樹脂封止工程は、実装基板2の両面に半
導体チップ6,7が実装されるので、実装基板2を反転
して実装基板2の一方の面に実装された半導体チップ
6,7、他方の面に実装された半導体チップ6,7のそ
れぞれに対して行われる。In the above steps, the semiconductor chips 6, 7
Since the semiconductor chips 6 and 7 are mounted on both surfaces of the mounting substrate 2 from the mounting process to the resin sealing process, the semiconductor chips 6 and 7 mounted on one surface of the mounting substrate 2 by reversing the mounting substrate 2 Is performed for each of the semiconductor chips 6 and 7 mounted on the other surface.
【0039】最後に、樹脂封止工程までを終了し、半導
体チップ6,7が実装された実装基板2をアルミニウム
などのケース5に収納することにより、樹脂封止ととも
に、ケース5に収納して外部環境から保護したフラッシ
ュメモリカードを完成させることができる(ステップ2
08)。Finally, the steps up to the resin sealing step are completed, and the mounting substrate 2 on which the semiconductor chips 6 and 7 are mounted is housed in a case 5 made of aluminum or the like. A flash memory card protected from the external environment can be completed (Step 2
08).
【0040】従って、本実施の形態1によれば、半導体
チップ6,7を、直接、実装基板2に実装することによ
り、半導体チップ6,7の高密度実装を可能にすること
ができ、特にブロック単位で切断した半導体チップ6を
実装することで、より一層、実装密度を向上させること
ができる。Therefore, according to the first embodiment, by mounting the semiconductor chips 6 and 7 directly on the mounting substrate 2, high-density mounting of the semiconductor chips 6 and 7 can be achieved. By mounting the semiconductor chips 6 cut in block units, the mounting density can be further improved.
【0041】また、半導体チップ6,7と実装基板2と
の接続を実装基板2と独立したテープ基材3を介して行
うことにより、テープ基材3の配線の引き回しが自由と
なるので、配線の自由度を向上させることができる。Further, the connection between the semiconductor chips 6 and 7 and the mounting substrate 2 is performed via the tape substrate 3 independent of the mounting substrate 2, so that the wiring of the tape substrate 3 can be freely routed. Degree of freedom can be improved.
【0042】さらに、従来のパッケージ構造に比べて、
半導体チップ6,7を樹脂封止する必要がないので、フ
ラッシュメモリカードを薄くかつ小さくすることができ
るとともに、半導体チップ6,7の封止工程が不要とな
るので、フラッシュメモリカードを完成するまでの時間
が短縮でき、製品単価を低減することができる。Further, as compared with the conventional package structure,
Since it is not necessary to seal the semiconductor chips 6 and 7 with resin, the flash memory card can be made thinner and smaller, and the sealing process of the semiconductor chips 6 and 7 becomes unnecessary. Time can be shortened, and the product unit price can be reduced.
【0043】(実施の形態2)図5は本発明の実施の形
態2である半導体装置を示す概略断面図である。(Second Embodiment) FIG. 5 is a schematic sectional view showing a semiconductor device according to a second embodiment of the present invention.
【0044】本実施の形態2の半導体装置は、たとえば
パーソナルコンピュータ、ワークステーションなどの主
記憶装置として用いられているDRAMモジュールとさ
れ、図5に示すように、複数の半導体チップ1aと、こ
れらの半導体チップ1aを両面に実装する実装基板2a
と、半導体チップ1aと実装基板2aとを電気的に接続
するための2つのテープ基材3aとから構成され、所定
の範囲が封止体4aで封止されている。The semiconductor device according to the second embodiment is a DRAM module used as a main storage device of, for example, a personal computer or a workstation. As shown in FIG. 5, a plurality of semiconductor chips 1a and Mounting board 2a for mounting semiconductor chip 1a on both sides
And two tape bases 3a for electrically connecting the semiconductor chip 1a and the mounting substrate 2a, and a predetermined range is sealed with a sealing body 4a.
【0045】すなわち、本実施の形態2におけるDRA
Mモジュールは、たとえば実装基板2aの両面の一方の
長辺側に168ピンの外部接続端子を有するDIMM
(DualIn-line Memory Module)とされ、実装基板2a
の一方の面にはデータ、プログラムを記憶するDRAM
などのブロック単位、チップ単位で切断された半導体チ
ップ6a,7aが実装され、他方の面にもブロック単
位、チップ単位で切断された半導体チップ6a,7aの
実装が可能である。That is, the DRA in the second embodiment
The M module is, for example, a DIMM having an external connection terminal of 168 pins on one long side of both surfaces of the mounting board 2a.
(DualIn-line Memory Module) and the mounting substrate 2a
DRAM for storing data and programs on one side
The semiconductor chips 6a and 7a cut in blocks or chips are mounted on the other surface, and the semiconductor chips 6a and 7a cut in blocks or chips can be mounted on the other surface.
【0046】このDRAMモジュールは、前記実施の形
態1のフラッシュメモリカードと比較して、ピンの数、
配置および位置、外形寸法などが異なるだけで、実装方
法はフラッシュメモリカードと同様であり、たとえばパ
ーソナルコンピュータ、ワークステーションなどの本体
内のソケットに装着され、これらの主記憶装置として用
いられる。This DRAM module is different from the flash memory card of the first embodiment in the number of pins and the number of pins.
The mounting method is the same as that of the flash memory card except for the arrangement, position, external dimensions, and the like. For example, the flash memory card is mounted on a socket in a main body of a personal computer, a workstation, or the like, and is used as a main storage device.
【0047】以上のように構成されるDRAMモジュー
ルにおいて、半導体チップ6a,7aを実装基板2aに
実装する場合には、半導体ウェハをブロック単位、チッ
プ単位で切断した後、これらの半導体チップ6a,7a
を、直接、実装基板2a上に実装し、さらにテープ基材
3aの内部配線を半導体チップ6a,7aのバンプ8
a、外部配線を実装基板2aの外部接続端子9aにそれ
ぞれ接続した後に樹脂封止することにより、DRAMモ
ジュールを完成させることができる。In the DRAM module configured as described above, when the semiconductor chips 6a and 7a are mounted on the mounting substrate 2a, the semiconductor wafer is cut into blocks and chips, and then these semiconductor chips 6a and 7a are cut.
Is directly mounted on the mounting substrate 2a, and the internal wiring of the tape base material 3a is further connected to the bumps 8 of the semiconductor chips 6a and 7a.
a) The DRAM module can be completed by connecting the external wiring to the external connection terminals 9a of the mounting board 2a and then sealing the resin with resin.
【0048】従って、本実施の形態2においても、半導
体チップ6a,7aを、直接、実装基板2aに実装する
とともに、ブロック単位で切断した半導体チップ6aを
実装することで、半導体チップ6a,7aの実装密度を
向上させることができ、また実装基板2aと独立したテ
ープ基材3aを介して接続を行うことで、引き回しを自
由にして配線の自由度を向上させることができ、さらに
DRAMモジュールを薄くかつ小さくすることができる
とともに、完成するまでの時間が短縮でき、製品単価を
低減することができる。Therefore, also in the second embodiment, the semiconductor chips 6a, 7a are directly mounted on the mounting substrate 2a, and the semiconductor chips 6a cut in blocks are mounted. The mounting density can be improved, and by connecting via the tape base 3a independent of the mounting substrate 2a, the wiring can be improved by freely routing and the DRAM module can be thinned. In addition, the size can be reduced, the time required for completion can be shortened, and the product unit price can be reduced.
【0049】以上、本発明者によってなされた発明をそ
の実施の形態1および2に基づき具体的に説明したが、
本発明は前記実施の形態に限定されるものではなく、そ
の要旨を逸脱しない範囲で種々変更可能であることはい
うまでもない。The invention made by the present inventor has been specifically described based on the first and second embodiments.
The present invention is not limited to the above embodiment, and it goes without saying that various changes can be made without departing from the spirit of the present invention.
【0050】たとえば、前記実施の形態においては、半
導体チップを実装基板の両面に実装する場合について説
明したが、これに限定されず、実装基板の片面にのみ実
装する場合、半導体チップを多段重ねで実装する場合な
どについても広く適用可能であり、またブロック単位、
チップ単位で切断して形成された半導体チップは両面、
片面に対して任意に組み合わせて実装することも可能で
ある。For example, in the above-described embodiment, the case where the semiconductor chips are mounted on both sides of the mounting board has been described. However, the present invention is not limited to this. It is widely applicable to implementation, etc.
Semiconductor chips formed by cutting in chip units are on both sides,
Any combination can be implemented on one side.
【0051】たとえば、図6の断面図に示すように、半
導体チップ1bを実装基板2bの両面に対してそれぞれ
2段重ねで実装する場合には、実装基板2bの一方の面
の1段目はブロック単位、2段目がチップ単位、他方の
面は逆に1段目がチップ単位、2段目はブロック単位で
切断して形成した半導体チップ6b,7bをそれぞれ実
装する。For example, as shown in the cross-sectional view of FIG. 6, when the semiconductor chip 1b is mounted on both sides of the mounting board 2b in a two-tiered manner, the first step on one surface of the mounting board 2b is On the other hand, semiconductor chips 6b and 7b cut and formed on the second stage in chip units and on the other side in the first stage are chip units and the second stage is mounted in block units.
【0052】この実装の際に、テープ基材3bを介して
半導体チップ6b,7bのバンプ8bと実装基板2bの
外部接続端子9bとをそれぞれ電気的に接続し、最後に
これらの電気的な露出部分を封止体4bで封止すること
により、より一層、実装密度を向上させることができ
る。At the time of this mounting, the bumps 8b of the semiconductor chips 6b and 7b and the external connection terminals 9b of the mounting board 2b are electrically connected via the tape base 3b. By sealing the portion with the sealing body 4b, the mounting density can be further improved.
【0053】また、半導体チップをブロック単位で切断
して形成する場合には、4つのチップをブロック単位と
する他に、2つ、3つ、さらに5つ以上をブロック単位
とすることも可能である。When a semiconductor chip is cut and formed in block units, two, three, and even five or more chips can be formed in block units in addition to four chips in block units. is there.
【0054】さらに、半導体チップについても、EEP
ROM、DRAMなどに限られるものではなく、EPR
OM、PROM、ROM、SRAM、RAMなどの他の
メモリについても適用可能であることはいうまでもな
い。Further, regarding the semiconductor chip, EEP
Not limited to ROM, DRAM, etc., EPR
It goes without saying that the present invention can be applied to other memories such as OM, PROM, ROM, SRAM, and RAM.
【0055】また、フラッシュメモリカードとしては、
PDA(Personal Digital Assistants)や携帯電話など
の小型製品の記憶装置向けに、たとえば前記実施の形態
1に比べて1/4程度の36.4(幅)×42.8(奥行
き)×3.3(厚さ)mmの外形形状による小型フラッシ
ュメモリカードなども用いられ、これらに対しても本発
明の実装方法が適用可能である。As a flash memory card,
For storage devices of small products such as PDA (Personal Digital Assistants) and mobile phones, for example, 36.4 (width) × 42.8 (depth) × 3.3, which is about 4 of the first embodiment. Small-sized flash memory cards having an outer shape of (thickness) mm are also used, and the mounting method of the present invention can be applied to them.
【0056】以上の説明では、主として本発明者によっ
てなされた発明をその属する技術分野であるメモリカー
ド、メモリモジュールに適用した場合について説明した
が、これに限定されるものではなく、たとえばモデムや
アダプタ、ハードディスクなどを内蔵したPCカード、
拡張モジュールなど、実装基板上に半導体チップ(パッ
ケージ)を実装する構造の他のカードやモジュールなど
についても広く適用可能である。In the above description, the case where the invention made by the present inventor is mainly applied to a memory card and a memory module as a technical field to which the invention belongs is described. However, the present invention is not limited to this. , PC card with built-in hard disk, etc.
The present invention is widely applicable to other cards and modules having a structure in which a semiconductor chip (package) is mounted on a mounting board, such as an expansion module.
【0057】[0057]
【発明の効果】本願において開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
以下のとおりである。Advantageous effects obtained by typical ones of the inventions disclosed in the present application will be briefly described.
It is as follows.
【0058】(1).半導体チップを、直接、実装基板に実
装することで、高密度実装を可能にすることができ、特
にブロック単位で切断した半導体チップを実装する場合
には、より一層、モジュールやカードなどの半導体装置
における実装密度の向上が可能となる。(1) By mounting the semiconductor chip directly on the mounting board, high-density mounting can be achieved. Particularly, when mounting a semiconductor chip cut in block units, It is possible to improve the packaging density in semiconductor devices such as modules and cards.
【0059】(2).半導体チップはボンディング技術を用
いて実装基板に固定するだけなので、半導体ウェハの状
態から全てチップ単位に切断する必要がなく、ブロック
単位で切断することができるので、ダイシング工程の簡
単化が可能となる。(2) Since the semiconductor chip is merely fixed to the mounting substrate by using a bonding technique, it is not necessary to cut the entire semiconductor wafer into chip units, and the semiconductor chip can be cut in block units. Can be simplified.
【0060】(3).半導体チップと実装基板との接続はテ
ープ基材を介して行うことで、テープ基材の配線の引き
回しが自由となるので、モジュールやカードなどの半導
体装置における配線自由度の向上が可能となる。(3) Since the connection between the semiconductor chip and the mounting board is performed via the tape base material, the wiring of the tape base material can be freely routed. Therefore, the degree of freedom of wiring in a semiconductor device such as a module or a card can be improved. Can be improved.
【0061】(4).半導体チップを、実装基板の両面に実
装する場合、実装基板に多段重ねで実装する場合には、
さらにモジュールやカードなどの半導体装置における実
装密度の向上が可能となる。(4) When the semiconductor chips are mounted on both sides of the mounting board,
Further, the mounting density in a semiconductor device such as a module or a card can be improved.
【0062】(5).半導体チップを、直接、実装基板に実
装することで、半導体チップを封止する工程が省略され
るので、モジュールやカードなどの半導体装置における
薄型化および小型化と、製品が完成するまでの時間の短
縮と、製品単価の低減とが可能となる。(5) Since the step of sealing the semiconductor chip is omitted by mounting the semiconductor chip directly on the mounting substrate, the semiconductor device such as a module or a card can be made thinner and smaller, and the product can be made thinner. This makes it possible to shorten the time required for completing the product and to reduce the unit cost of the product.
【図1】本発明の実施の形態1である半導体装置を示す
概略断面図である。FIG. 1 is a schematic sectional view showing a semiconductor device according to a first embodiment of the present invention.
【図2】本発明の実施の形態1の半導体装置において、
半導体チップの実装方法を示すフロー図である。FIG. 2 shows a semiconductor device according to the first embodiment of the present invention;
It is a flowchart which shows the mounting method of a semiconductor chip.
【図3】本発明の実施の形態1の半導体装置において、
半導体チップが実装された実装基板とテープ基材とを示
す概略斜視図である。FIG. 3 shows a semiconductor device according to the first embodiment of the present invention;
FIG. 2 is a schematic perspective view showing a mounting substrate on which a semiconductor chip is mounted and a tape base material.
【図4】本発明の実施の形態1の半導体装置において、
半導体チップとテープ基材との接続状態を示す断面図で
ある。FIG. 4 shows a semiconductor device according to the first embodiment of the present invention;
It is sectional drawing which shows the connection state of a semiconductor chip and a tape base material.
【図5】本発明の実施の形態2である半導体装置を示す
概略断面図である。FIG. 5 is a schematic sectional view showing a semiconductor device according to a second embodiment of the present invention;
【図6】本発明の実施の形態における半導体装置の変形
例を示す概略断面図である。FIG. 6 is a schematic sectional view showing a modification of the semiconductor device according to the embodiment of the present invention.
1,1a,1b 半導体チップ 2,2a,2b 実装基板 3,3a,3b テープ基材 4,4a,4b 封止体 5 ケース 6,6a,6b 半導体チップ(ブロック単位) 7,7a,7b 半導体チップ(チップ単位) 8,8a,8b バンプ 9,9a,9b 外部接続端子 10 フィルム状テープ 11 内部配線 12 外部配線 13 スルーホール 1, 1a, 1b Semiconductor chip 2, 2a, 2b Mounting substrate 3, 3a, 3b Tape base 4, 4a, 4b Sealing body 5 Case 6, 6, 6a, 6b Semiconductor chip (block unit) 7, 7a, 7b Semiconductor chip (Chip unit) 8, 8a, 8b Bump 9, 9a, 9b External connection terminal 10 Film tape 11 Internal wiring 12 External wiring 13 Through hole
Claims (6)
この半導体チップを実装する実装基板とを有する半導体
装置であって、前記半導体チップは、直接、モジュール
やカードなどの前記実装基板に実装されていることを特
徴とする半導体装置。1. At least one or more semiconductor chips,
A semiconductor device having a mounting substrate on which the semiconductor chip is mounted, wherein the semiconductor chip is directly mounted on the mounting substrate such as a module or a card.
記半導体チップは、複数のチップによるブロック単位ま
たは1つのチップによるチップ単位で切断されて形成さ
れ、前記実装基板に、前記ブロック単位または前記チッ
プ単位で切断されて形成された半導体チップが任意の組
合せにより実装されていることを特徴とする半導体装
置。2. The semiconductor device according to claim 1, wherein the semiconductor chip is formed by being cut in block units of a plurality of chips or chip units of one chip, and is formed on the mounting substrate in the block unit or the chip unit. A semiconductor device, wherein the semiconductor chips cut and formed in chip units are mounted in any combination.
記半導体チップの接続端子と前記実装基板の外部接続端
子との接続は、フィルム状テープに配線層が形成された
テープ基材を用いて行い、このテープ基材の配線層の内
部配線が前記半導体チップの接続端子に接続されるとと
もに、このテープ基材の配線層の外部配線が前記実装基
板の外部接続端子に接続されていることを特徴とする半
導体装置。3. The semiconductor device according to claim 1, wherein the connection between the connection terminal of the semiconductor chip and the external connection terminal of the mounting board is performed using a tape base having a wiring layer formed on a film tape. The internal wiring of the wiring layer of the tape base is connected to the connection terminal of the semiconductor chip, and the external wiring of the wiring layer of the tape base is connected to the external connection terminal of the mounting board. A semiconductor device characterized by the above-mentioned.
であって、前記半導チップは、前記実装基板の少なくと
も片面に実装されていることを特徴とする半導体装置。4. The semiconductor device according to claim 1, wherein the semiconductor chip is mounted on at least one surface of the mounting substrate.
であって、前記半導チップは、前記実装基板の少なくと
も片面に多段重ねで実装されていることを特徴とする半
導体装置。5. The semiconductor device according to claim 1, wherein said semiconductor chip is mounted on at least one surface of said mounting substrate in a multi-layered manner.
ック単位または1つのチップによるチップ単位で切断す
る工程と、前記ブロック単位または前記チップ単位で切
断された半導体チップを任意の組合せにより、直接、実
装基板上に実装する工程と、フィルム状テープに配線層
が形成されたテープ基材を前記半導体チップ上に重ね合
わせる工程と、前記テープ基材の配線層の内部配線を前
記半導体チップ上の接続端子に接続する工程と、前記テ
ープ基材の配線層の外部配線を前記実装基板上の外部接
続端子に接続する工程とを含むことを特徴とする半導体
チップの実装方法。6. A mounting substrate is directly cut by an arbitrary combination of a step of cutting a semiconductor wafer in block units of a plurality of chips or a chip unit of one chip, and a semiconductor chip cut in block units or chip units. Mounting on the semiconductor chip, laminating a tape base having a wiring layer formed on a film-like tape on the semiconductor chip, and connecting the internal wiring of the wiring layer of the tape base to connection terminals on the semiconductor chip. A method of mounting a semiconductor chip, comprising: connecting the external wiring of a wiring layer of the tape base material to an external connection terminal on the mounting substrate.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9085186A JPH10284684A (en) | 1997-04-03 | 1997-04-03 | Semiconductor device and semiconductor chip mounting method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9085186A JPH10284684A (en) | 1997-04-03 | 1997-04-03 | Semiconductor device and semiconductor chip mounting method |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH10284684A true JPH10284684A (en) | 1998-10-23 |
Family
ID=13851638
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP9085186A Withdrawn JPH10284684A (en) | 1997-04-03 | 1997-04-03 | Semiconductor device and semiconductor chip mounting method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH10284684A (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2006095703A1 (en) * | 2005-03-09 | 2006-09-14 | Matsushita Electric Industrial Co., Ltd. | Structure and method for mounting bare chip |
US7715200B2 (en) | 2007-09-28 | 2010-05-11 | Samsung Electronics Co., Ltd. | Stacked semiconductor module, method of fabricating the same, and electronic system using the same |
US8089774B2 (en) | 2006-12-20 | 2012-01-03 | Samsung Electronics Co., Ltd. | Printed circuit board and semiconductor memory module using the same |
-
1997
- 1997-04-03 JP JP9085186A patent/JPH10284684A/en not_active Withdrawn
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2006095703A1 (en) * | 2005-03-09 | 2006-09-14 | Matsushita Electric Industrial Co., Ltd. | Structure and method for mounting bare chip |
JPWO2006095703A1 (en) * | 2005-03-09 | 2008-08-14 | 松下電器産業株式会社 | Bare chip mounting structure and mounting method |
US7907420B2 (en) | 2005-03-09 | 2011-03-15 | Panasonic Corporation | Bare chip mounted structure and mounting method |
JP4717062B2 (en) * | 2005-03-09 | 2011-07-06 | パナソニック株式会社 | Bare chip mounting structure and mounting method |
US8089774B2 (en) | 2006-12-20 | 2012-01-03 | Samsung Electronics Co., Ltd. | Printed circuit board and semiconductor memory module using the same |
US7715200B2 (en) | 2007-09-28 | 2010-05-11 | Samsung Electronics Co., Ltd. | Stacked semiconductor module, method of fabricating the same, and electronic system using the same |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR0147259B1 (en) | Stack type semiconductor package and method for manufacturing the same | |
KR100683027B1 (en) | Semiconductor device and manufacturing method | |
US9412720B2 (en) | Semiconductor package having supporting plate and method of forming the same | |
US6469377B1 (en) | Semiconductor device | |
US6071754A (en) | Device and method for stacking wire-bonded integrated circuit dice on flip-chip bonded integrated circuit dice | |
US6677670B2 (en) | Semiconductor device | |
US6777794B2 (en) | Circuit mounting method, circuit mounted board, and semiconductor device | |
US20130049221A1 (en) | Semiconductor package having plural semiconductor chips and method of forming the same | |
KR101015266B1 (en) | High Density 3D Semiconductor Die Package | |
US9424954B2 (en) | Semiconductor package including stacked chips and method of fabricating the same | |
US8193637B2 (en) | Semiconductor package and multi-chip package using the same | |
JPH08504060A (en) | Module for an IC microprocessor, including an IC memory stack structurally combined with the IC microprocessor | |
JP2001274323A (en) | Semiconductor device, semiconductor module mounting the same, and method of manufacturing semiconductor device | |
KR20100034564A (en) | Semiconductor package method for manufacturing the same | |
CN1832121A (en) | Signal Redistribution Using Bridge Layer Multi-Chip Modules | |
US10998294B2 (en) | Semiconductor packages having stacked chip structure | |
US20100084758A1 (en) | Semiconductor package | |
US20040227223A1 (en) | Semiconductor device, electronic device, electronic apparatus, and methods for manufacturing semiconductor device and electronic device | |
US20030015803A1 (en) | High-density multichip module and method for manufacturing the same | |
JP5735339B2 (en) | Semiconductor device | |
KR20200033020A (en) | Stack package including partially stacked semiconductor dies | |
JPH10284684A (en) | Semiconductor device and semiconductor chip mounting method | |
JP5166903B2 (en) | Semiconductor device | |
US20090008763A1 (en) | Semiconductor package | |
KR100395797B1 (en) | Semiconductor chip having electrode pad arrangement suitable for chip stacking and a chip stacked package device comprising such chips |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20040706 |