JPH10283369A

JPH10283369A - データ検索装置およびその使用方法

Info

Publication number: JPH10283369A
Application number: JP9092433A
Authority: JP
Inventors: Masato Yoneda; 正人米田
Original assignee: Kawasaki Steel Corp
Current assignee: JFE Steel Corp
Priority date: 1997-04-10
Filing date: 1997-04-10
Publication date: 1998-10-23

Abstract

(57)【要約】【課題】本発明は、複数の格納データを書換え自在に格
納しておき、検索データが入力され、入力された検索デ
ータに対応する格納データを検索するデータ検索装置、
およびそのデータ検索装置の使用方法に関し、検索の高
速性と、メモリ容量、消費電力、チップ面積および欠陥
発生時の回復可能性とを極めて高いレベルで均衡を保
つ。【解決手段】第１のメモリ領域１１０を複数のブロック
に分け、また第１のメモリ領域１１０に値の小さな順も
しくは大きな順にデータを格納しておき、第２のメモリ
領域２１０には、第１のメモリ領域１１０の各ブロック
の先頭もしくは末尾のデータを格納しておき、検索デー
タと、第２のメモリ領域２１０に格納されたデータとの
大小比較により、所望のデータが格納されたブロックを
見つけ、そのブロック内の複数のデータを読出して検索
データと一致不一致の比較を行なうことにより所望のデ
ータを検出する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、複数の格納データ
を書換え自在に格納しておき、検索データが入力され、
入力された検索データに対応する格納データを検索する
データ検索装置、およびそのデータ検索装置の使用方法
に関する。

【０００２】

【従来の技術】従来より、上記のようなデータ検索装置
が様々な分野で利用されている。以下、データ検索装置
の一例として、検索機能を備えたメモリである連想メモ
リの概要を説明し、次いで連想メモリの主要な用途の１
つである、通信ネットワークを経由して送信されるネッ
トワークを中継するネットワークフレーム中継器につい
て説明する。

【０００３】従来より、配列された複数のワードメモリ
それぞれに各格納データを格納しておき、検索データを
入力し、入力された検索データに対応する所定の格納デ
ータ、すなわちその入力された検索データの全部もしく
は所定の一部のビットパターンと一致するビットパター
ンを有する格納データが記憶されたワードメモリを検索
する連想メモリ（ＡｓｓｏｃｉａｔｉｖｅＭｅｍｏｒ
ｙ，内容アドレス式メモリ；ＣｏｎｔｅｎｔＡｄｄｒ
ｅｓｓａｂｌｅＭｅｍｏｒｙ（ＣＡＭ））が提案され
ている。

【０００４】図２は、連想メモリの一例を表わした回路
ブロック図である。この連想メモリ（ＣＡＭ）１０に
は、図の横方向に並ぶｍビットのメモリセルからなる、
ｍビットを１ワードとする多数のワードメモリ１１＿
１，１１＿２，…，１１＿ｎが、図の縦方向に配列され
ている。またこの連想メモリ１０は、１ワードの入力デ
ータ（ここでは検索データ）が入力されラッチされる入
力データレジスタ１２と、その入力データレジスタ１２
にラッチされた検索データのうち検索に有効なデータ部
分を定める（検索に関与させないデータ部分にマスクを
かける）マスクデータがラッチされるマスクデータレジ
スタ１３が備えられており、入力データレジスタ１２に
ラッチされた検索データのうち、マスクデータレジスタ
にラッチされたマスクデータによりマスクがかけられて
いない、検索データの全部もしくは所定の一部のビット
パターンと、各ワードメモリ１１＿１，１１＿２，…，
１１＿ｎに記憶された格納データのうち上記ビットパタ
ーンに対応する部分のビットパターンとの一致（ヒッ
ト）不一致（ミスヒット）が比較され、各ワードメモリ
１１＿１，１１＿２，…，１１＿ｎのそれぞれに対応し
て備えられた一致線１４＿１，１４＿２，…，１４＿ｎ
のうちビットパターンが一致したワードメモリ１１＿
１，１１＿２，…，１１＿ｎに対応する一致線に論理
‘１’のヒットフラグが出力される。それ以外の一致線
は論理‘０’（ミスヒット）にとどまる。

【０００５】このＣＡＭ１０には、各ワードメモリ１１
＿１，１１＿２，…，１１＿ｎに対応して、そのワード
メモリに検索の対象となる有効な格納データが格納され
ているか（論理‘０’）、それともそのワードメモリ
が、有効なデータが格納されていない空き状態にあるか
（論理‘１’）を区別するためのエンプティフラグを格
納するエンプティフラグレジスタ１５＿１，１５＿２，
…，１５＿ｎが備えられており、上記の検索にあたって
は、エンプティフラグレジスタ１５＿１，１５＿２，
…，１５＿ｎに格納されたエンプティフラグが論理
‘０’（有効な検索データが格納されている）の状態に
あるワードメモリのみが検索の対象となる。

【０００６】各エンプティフラグレジスタ１５＿１，１
５＿２，…，１５＿ｎに格納されたエンプティフラグ
は、プライオリティエンコーダ１７に入力され、このプ
ライオリティエンコーダ１７からは、所定の優先順位づ
けに従って、論理‘１’のエンプティフラグが格納され
たエンプティフラグレジスタ（ここではエンプティフラ
グレジスタ１４＿ｎ−１とエンプティフラグレジスタ１
４＿ｎの２つとする）のうちの優先度の最も高いエンプ
ティフラグレジスタ（ここではエンプティフラグレジス
タ１４＿ｎ−１）に対応するアドレスデータＨＥＡ（Ｈ
ｉｇｈｅｓｔＥｍｐｔｙＡｄｄｒｅｓｓ）が出力さ
れる。このアドレスデータＨＥＡは検索とは無関係に常
時出力されている。この連想メモリ１０に新たに検索デ
ータを格納しようとするときは、そのアドレスデータＨ
ＥＡが参照され、空きアドレスにその新たなデータが格
納される。

【０００７】検索動作に戻って説明を続行する。上述し
た検索により一致線１４＿１，１４＿２，…，１４＿ｎ
に出力された信号は、各ヒットフラグレジスタ１６＿
１，１６＿２，…，１６＿ｎに格納される。ここでは、
一例として、図示のように、各ヒットフラグレジスタ１
６＿１，１６＿２，…，１６＿ｎにそれぞれ‘０’，
‘１’，‘１’，‘０’，…，‘０’，‘０’が格納さ
れたものとする。エンプティフラグレジスタ１５＿１，
１５＿２，…，１５＿ｎのうち対応するワードメモリが
空き状態にあることをあらわす論理‘１’のエンプティ
フラグが格納されたエンプティフラグレジスタに対応す
るフラグレジスタには、無条件に、すなわち、そのワー
ドメモリにたまたま検索データと合致するビットパター
ンが格納されていたとしても、不一致をあらわす論理
‘０’が格納される。

【０００８】これらのヒットフラグレジスタ１６＿１，
１６＿２，…，１６＿ｎに格納されたヒットフラグは、
エンプティフラグの場合と同様に、プライオリティエン
コーダ１７に入力され、プライオリティエンコーダ１７
からは、所定の優先順位づけに従って、論理‘１’のヒ
ットフラグが格納されたヒットフラグレジスタ（ここで
はヒットフラグレジスタ１６＿２とヒットフラグレジス
タ１６＿３の２つ）のうちの優先度の最も高いヒットフ
ラグレジスタに対応するアドレスデータＨＨＡ（Ｈｉｇ
ｈｅｓｔＨｉｔＡｄｄｒｅｓ）が出力される。ここ
では、添字が若いほど優先順位が高いものとし、従って
ヒットフラグレジスタ１６＿２に対応するメモリアドレ
スが出力される。

【０００９】また、このＣＡＭ１０は通常のＲＡＭと同
様、外部からアドレスを与えて、そのアドレスにデータ
を書き込んだり、そのアドレスからデータを読み出す機
能も備えている。例えば、プライオリティエンコーダ１
７から出力されたアドレスデータＨＨＡをアドレスデコ
ーダ１８にアドレスデータＡＤとして入力してデータの
読出しを指示すると、アドレスデコーダ１８ではこの入
力されたアドレスデータＡＤをデコードして、各ワード
メモリ１１＿１，１１＿２，…，１１＿ｎそれぞれに対
応して備えられたワード線１９＿１，１９＿２，…，１
９＿ｎのうちの入力されたアドレスデータＡＤに対応す
るいずれか１本のワード線（ここではワード線１９＿
２）にアクセス信号（ここでは論理‘１’の信号）を出
力し、アクセス信号の出力されたワード線１９＿２に対
応するワードメモリ１１＿２に記憶されている格納デー
タが出力レジスタ２０に読み出される。

【００１０】また、書き込もうとする入力データを入力
するとともに、例えばプライオリティエンコーダ１７か
ら出力されたアドレスデータＨＥＡをアドレスデコーダ
１８にアドレスデータＡＤとして入力し、データの書込
みを指示すると、アドレスデコーダ１８では、データ読
出しのときと同様、入力されたアドレスデータＡＤをデ
コードして、そのアドレスデータに対応する１本のワー
ド線にアクセス信号を出力し、アクセス信号の出力され
たワード線に対応するワードメモリに入力データが書き
込まれる。

【００１１】なお、検索のときと同様、この連想メモリ
１０にデータを格納するときも、そのデータの格納先が
空きアドレスであるか否かに拘らず、マスクデータレジ
スタ１３に格納されマスクデータが有効に作用し、格納
しようとするデータのうち、マスクデータによりマスク
されていないデータ部分のみ書き換えられ、マスクデー
タによりマスクされたデータ部分は書き換えられずに前
のデータがそのまま保存される。

【００１２】また、ＣＡＭ１０には、検索によりヒット
したすべてのワードメモリを一括して消去する機能も備
えられている。具体的には、検索によりヒットしたすべ
てのワードメモリに対応するエンプティフラグレジスタ
の内容が論理‘１’（空き状態）に変更される。この機
能は、例えば後述するネットワークフレーム中継器に備
えられた連想メモリに格納されたデータのうち、時間的
に古いデータを一括して消去する場合等に用いられる。

【００１３】上記のように、ＣＡＭ１０は、検索データ
の全部もしくは所定の一部のデータを用いて多数のワー
ドメモリ１１＿１，１１＿２，…，１１＿ｎに格納され
た格納データを検索し、一致する格納データを有するワ
ードメモリのアドレスＨＨＡを得ることを基本とするメ
モリである。上記のような連想メモリの主要な用途の１
つに、ネットワークフレームの送受信の中継を行なうネ
ットワークフレーム中継器がある。以下、このネットワ
ークフレーム中継器の概要について説明する。

【００１４】従来より、ネットワークシステム中に、そ
のネットワークシステム内で送受信される情報の塊とし
てのネットワークフレームの送信を中継する、例えば
“ハブ”等と呼ばれるネットワークフレーム中継器が存
在する。図３は、ネットワークフレーム中継器の一構成
例を示す回路ブロック図である。

【００１５】ここに示すネットワークフレーム中継器３
０には、バス３１に接続されたｎ個のポートコントロー
ラ３２＿１，…，３２＿ｎが備えられており、また各ポ
ートコントローラ３２＿１，…，３２＿ｎに対応する各
ポート３３＿１，…，３３＿ｎには、ＬＡＮ３４＿１，
…，３４＿ｎを介して、複数の端末Ａ，Ｂ，…，Ｃ；
…；Ｅ，Ｆ，…，Ｇが接続されている。

【００１６】また、バス３１には、ＣＡＭ３５、ＲＡＭ
３６、ＣＰＵ３７、およびパケットメモリ３８が接続さ
れている。ＣＡＭ３５は検索機能が付加されたものであ
るため、通常のＲＡＭと比べビット単価が高く、メモリ
容量が比較的小さい。そこで図３に示すネットワークフ
レーム中継器３０ではＣＡＭ３５とＲＡＭ３６が併用さ
れ、検索のために直接に必要なデータのみＣＡＭ３５に
格納しておき、その他の、検索のためには直接には関与
しないデータは、ＲＡＭ３６に格納される。ＣＡＭ３５
の各ワードメモリのアドレスとＲＡＭ３６の各メモリ領
域のアドレスは信号線３９で互いに対応づけられてお
り、ＣＡＭ３５には、各端末のアドレスをあらわすアド
レスデータと、後述するタイムスタンプ情報が格納さ
れ、ＲＡＭ３６には、各端末が接続されたポートのポー
ト番号や、その他、説明は省略するが、ＶＬＡＮ（Ｖｉ
ｒｔｕａｌＬＡＮ；仮想ＬＡＮ）に関するデータや、こ
のネットワークフレーム中継器のハードウェアが参照す
るデータなどが格納されている。

【００１７】また、ＣＰＵ３７は、このネットワークフ
レーム中継器３０の全体の制御を司っており、パケット
メモリ３８は、送信されてきたネットワークフレームを
一時的に蓄えるものである。尚、ネットワークフレーム
中継器３０には、通常、さらに種々のデバイス等が備え
られているが、ここでの説明には直接は関係しないた
め、それらについての図示および説明は省略する。

【００１８】ここでは、ＬＡＮ３４＿１に接続された端
末Ｂから、ＬＡＮ３４＿ｎに接続された端末Ｅに向け
て、ネットワークフレームの形式を有する、ある情報を
送信するものとする。このとき、ネットワークフレーム
には、そのヘッダ部分に、情報の受信先、すなわち端末
Ｅを示すデスティネーションアドレス、および情報の送
信元、すなわち端末Ｂを示すソースアドレスが記録され
ている。

【００１９】端末Ｂからポート３３＿１を経由して送信
されてきたネットワークフレームは、ポートコントロー
ラ３２１を経由し、バス３１を経由して、一旦パケッ
トメモリ３８に蓄積される。ＣＰＵ３７は、そのネット
ワークフレームの中のヘッダの部分からデータ転送先
（ここでの例では端末Ｅ）をあらわすデスティネーショ
ンアドレスを抽出してＣＡＭ３５に送る。ＣＡＭ３５に
は、このネットワークシステムを構成する各端末Ａ，
Ｂ，…，Ｃ；…；Ｅ，Ｆ，…，Ｇのアドレスを表わすア
ドレスデータが記憶されており、一方、ＲＡＭ３６に
は、それら各端末Ａ，Ｂ，…，Ｃ；…；Ｅ，Ｆ，…，Ｇ
がどのポート３３＿１，３３＿ｎを経由した先に接続さ
れているかを示すポート番号が格納されている。ＣＡＭ
３５には、デスティネーションアドレスをあらわすアド
レスデータが入力され、そのアドレスデータと同一のア
ドレスデータが格納されているＣＡＭ３５のワードメモ
リのアドレスＨＨＡが出力される。それを受けて、ＲＡ
Ｍ３６の、アドレスＨＨＡに対応するアドレスから、そ
のデスティネーションアドレスが示す端末の接続先を示
すポート番号が読み出される。この読み出されたポート
番号により、ＣＰＵ３５は、今回のネットワークフレー
ムはポート３３＿ｎから送信すべきネットワークフレー
ムであることを認識する。

【００２０】このようにしてＲＡＭ３６からポート番号
が読み出されると、それに引き続いて、ネットワークフ
レームが、パケットメモリ３８からバス３１を経由して
ポートコントローラ３２＿ｎに入力され、ポート３３＿
ｎを経由し、さらにＬＡＮ３４＿ｎを経由して端末Ｅに
送られる。このように、ネットワークフレーム中継器で
は、アドレスの高速検索用として連想メモリ（ＣＡＭ）
が有効に利用されている。

【００２１】図４は、図３に示すネットワークフレーム
中継器３０に備えられたＣＡＭ３５に格納された格納デ
ータを示した図、図５は、タイムスタンプ情報の説明図
である。各ワードメモリには、図４に示すように、各端
末のアドレスをあらわすアドレスデータと、タイムスタ
ンプ情報が格納されている。

【００２２】上述したように、ネットワークフレームか
ら抽出したデスティネーションアドレスで検索を行な
い、その検索により得られたアドレスＨＨＡに対応した
ＲＡＭ３６のアドレスからそのネットワークフレームを
送出すべきポート番号を知ることができるが、各ワード
メモリには、図４に示すように、各端末のアドレスをあ
らわすアドレスデータのほか、各タイムスタンプ情報も
格納されている。以下、このタイムスタンプ情報につい
て説明する。

【００２３】ここでは、図５に示すように、所定の時間
間隔を１つのタイムスロットとし、時間の経過に従っ
て、ｐ個のタイムスロットのうちのいずれか１つのタイ
ムスロットに循環的に移り変わるものとし、これらｐ個
のタイムスロットを互いに区別する情報、例えばタイム
スロットの番号１，２，…，ｐをタイムスタンプ情報と
称する。

【００２４】ネットワークフレームから抽出したソース
アドレスで、ＣＡＭ３５の検索を行ない、そのソースア
ドレスと同一の端末アドレスが検出されたときは、その
ワードメモリのタイムスタンプ情報が現時点のタイムス
ロットをあらわすタイムスタンプ情報に書き換えられ
る。また、検索を行なった結果そのソースアドレスと同
一のアドレスが検出されなかったときは、空きアドレス
（空き状態のワードメモリ）に、そのソースアドレス
と、さらに現時点のタイムスロットをあらわすタイムス
タンプ情報とからなるデータが書き込まれる。これとと
もに、ＲＡＭ３６には、そのソースアドレスを持ったネ
ットワークフレームが送信されてきたポートのポート番
号が書き込まれる。また、ＣＡＭ３５では、１つのタイ
ムスロットを規定する時間間隔ごとに、現時点のタイム
スロットよりも１つ先のタイムスロット（最も時間の経
過したタイムスロット）のタイムスタンプ情報で検索が
行なわれ、そのタイムスタンプ情報と同一のタイムスタ
ンプ情報が検出されたワードメモリのデータが一括して
消去される。この消去は、具体的には、前述したよう
に、そのワードメモリに対応するエンプティフラグレジ
スタの内容が空き状態をあらわす内容に書き換えられ
る。長期間通信に参加していない端末のアドレス情報を
消去することによってＣＡＭ１５内に空きアドレスを確
保し、新たなデータの格納を可能にするためである。

【００２５】

【発明が解決しようとする課題】以上説明した連想メモ
リはそこに格納されたデータを高速に検索するのに適
し、例えばネットワークフレーム中継器など高速検索を
必要とする用途に広く採用されているが、連想メモリ
は、通常のメモリと較べ、１つのメモリセルを構成する
トランジスタの数が多く半導体基板上に作り込むにあた
り通常のメモリよりも大面積を必要とする、多数のワー
ドメモリが同時に動作するため大容量化すると消費電力
が著しく増大する、などの点から高集積化、大容量化が
困難であり、また、通常のメモリと較べ製造工程中に生
じた欠陥を救済するための冗長回路を組み込んでおくこ
とが困難であり、製造歩留まりが低いという問題があ
る。

【００２６】一方、ＣＡＭを使用せずに通常のＲＡＭを
使用するデータ検索装置も知られており、例えば、ＲＡ
Ｍに、多数の格納データを値の小さな順もしくは値の大
きな順に格納しておき、検索にあたっては、そのＲＡＭ
の中央のアドレスのメモリ領域に格納された格納データ
を読み出してきて検索データと比較し、それらのデータ
の大小に応じて中央のアドレスで二分された２つのメモ
リ領域群のうちの一方のメモリ領域群を選択し、その選
択したメモリ領域群中の中央のアドレスのメモリ領域に
格納された格納データを読み出してきて検索データと比
較するという手順を順次繰り返すことにより最終的に目
的の格納データに到達する、いわゆるバイナリ・サーチ
手法が知られている。このバイナリ・サーチ手法では、
例えば１ｋ（２¹⁰）個のメモリ領域を持つＲＡＭの場合
１０回、４ｋ（２¹²）個のメモリ領域を持つＲＡＭの場
合１２回の読み出しと比較を行なって始めて目的のデー
タに辿りつくことができ、このような多数回の動作を必
要とするのでは高速な検索が困難であるという問題があ
る。

【００２７】本発明は、上記事情に鑑み、連想メモリよ
りは検索動作の低下は避けられないものの、かなり高速
な検索が可能であって、しかも大容量化に適したデータ
検索装置、およびそのデータ検索装置の使用方法を提供
することを目的とする。

【００２８】

【課題を解決するための手段】上記目的を達成する本発
明のデータ検索装置は、（１）複数の格納データそれぞ
れを書換え自在にそれぞれに格納する複数の第１のメモ
リ領域、それぞれに２以上の第１のメモリ領域が含まれ
るように上記複数の第１のメモリ領域が分割されてなる
複数のブロックの中から選択された１つのブロックを構
成する複数の第１のメモリ領域に格納された複数の格納
データを読み出す読出手段、および読出手段により読み
出された複数の格納データそれぞれと、入力された検索
データとの一致不一致の比較を行なう第１の比較手段を
備えた第１のメモリ部と、（２）複数の格納データそれ
ぞれを書換え自在にそれぞれに格納する複数の第２のメ
モリ領域、およびこれら複数の第２のメモリ領域に格納
された複数の格納データそれぞれと、入力された検索デ
ータとの大小比較を行なう第２の比較手段を備えた第２
のメモリ部とを具備することを特徴とする。

【００２９】ここで、上記第１の比較手段が、入力され
た検索データと、読出手段により読み出された複数の格
納データそれぞれとの、互いに対応する一部のビットパ
ターンどうしの一致不一致が比較されるように、上記一
部以外の部分を比較対象から外すマスキングを行なうマ
スキング手段を含むものであることが好ましい。また、
上記目的を達成する本発明のデータ検索装置の使用方法
は、上記（１）の第１のメモリ部と、上記（２）の第２
のメモリ部とを備えたデータ検索装置の使用方法であっ
て、上記複数の格納データそれぞれを書換え自在にそれ
ぞれに格納する複数の第１のメモリ領域、それぞれに２
以上の第１のメモリ領域が含まれるように上記複数の第
１のメモリ領域が分割されてなる複数のブロックの中か
ら選択された１つのブロックを構成する複数の第１のメ
モリ領域に格納された複数の格納データを読み出す読出
手段、および読出手段により読み出された複数の格納デ
ータそれぞれと、入力された検索データとの一致不一致
の比較を行なう第１の比較手段を備えた第１のメモリ部
と、複数の格納データそれぞれを書換え自在にそれぞれ
に格納する複数の第２のメモリ領域、およびこれら複数
の第２のメモリ領域に格納された複数の格納データそれ
ぞれと、入力された検索データとの大小比較を行なう第
２の比較手段を備えた第２のメモリ部とを具備するデー
タ検索装置の使用方法であって、上記複数の第１のメモ
リ領域に、複数の格納データを、値の大きな順もしくは
小さな順に格納するとともに、上記複数の第２のメモリ
領域に、上記複数のブロックそれぞれを構成する第１の
メモリ領域のうちの先頭もしくは末尾の第１のメモリ領
域に格納された格納データを格納しておき、上記第２の
比較手段に、上記複数の第２のメモリ領域に格納された
複数の格納データそれぞれと入力された検索データとの
大小比較を行なわせることにより、その検索データに対
応する格納データが格納された第１のメモリ領域を含む
ブロックである検索対策ブロックを検出し、上記読出手
段に、上記検索対象ブロックを構成する複数の第１のメ
モリ領域に格納された複数の格納データを読み出させ
て、上記第１の比較手段に読出手段により読み出された
複数の格納データそれぞれと検索データとの一致不一致
の比較を行なわせることにより、その検索データに対応
する格納データを検出することを特徴とする。

【００３０】ここで、上記本発明のデータ検索装置の使
用方法において、上記データ検索装置の第１の比較手段
が、入力された検索データと、読出手段により読み出さ
れた複数の格納データそれぞれとの、互いに対応する一
部のビットパターンどうしの一致不一致が比較されるよ
うに、上記一部以外の部分を比較対象から外すマスキン
グを行なうマスキング手段を含むものであって、検索対
象ブロックを検出した後、読出手段に、その検索対象ブ
ロックを構成する複数の第１のメモリ領域に格納された
複数の格納データを読み出させるとともに、マスキング
手段に、上記一部以外の部分にマスキングを施させて、
第１の比較手段に、読出手段により読み出された複数の
格納データそれぞれと上記検索データとの、上記一部の
ビットパターンどうしの一致不一致の比較を行なわせる
ことにより、その検索データに対応する格納データを検
出することが好ましい。

【００３１】本発明のデータ検索装置は、上記使用方法
を採用すると、第２のメモリ部で検索（大小比較）を行
ない、次いで第１のメモリ部で検索（一致不一致の比
較）を行なうだけで目的とする格納データに辿り着くこ
とができ、連想メモリほどではないにしろ、バイナリ・
サーチ手法を用いた場合と較べ極めて高速な検索が可能
である。

【００３２】また、回路規模上は、上記第１のメモリ部
は、通常のＲＡＭと比べ、読出手段として、１つのブロ
ック内の複数の第１のメモリ領域に格納された複数の格
納データを高速に読み出すための回路構成、例えばそれ
ら複数の格納データを同時に読み出す場合はその同時読
出しのための回路構成を必要とし、また通常のＲＡＭと
比較し第１の比較手段を追加する必要があるが、通常の
ＲＡＭとＣＡＭとの差異は１ビットのデータを格納する
メモリセル１つずつについてトランジスタの数が大きく
異なるのに対し、本発明にいう第１のメモリ部は通常の
ＲＡＭに多少の回路を追加する程度で済み、全体として
通常のＲＡＭとほぼ変わらないチップ面積や消費電力で
通常のＲＡＭとほぼ変わらないメモリ容量を確保するこ
とができる。

【００３３】また、上記第２のメモリ部は、第１のメモ
リ部の複数のブロックそれぞれについて１ワードずつの
メモリ領域を確保すればよく、極めて小さなメモリ容量
で済み、大小比較用の回路を必要とするもののもともと
のメモリ容量が小さくて済むことからその大小比較用回
路の回路規模や消費電力も小さくて済む。したがって本
発明のデータ検索装置は、回路規模、消費電力は通常の
ＲＡＭのみよりは若干劣るものの通常のＲＡＭとほぼ変
わらないレベルを維持することができる。また歩留まり
の点に関しても、大部分は通常のＲＡＭと同等のメモリ
構成で済むため通常のＲＡＭとほとんど変わらないレベ
ルを維持することができる。

【００３４】

【発明の実施の形態】以下、本発明の実施形態について
説明する。図１は、本発明のデータ検索装置およびその
使用方法の一実施形態を示す図である。この図１に示す
データ検索装置は、第１のメモリ部１００と第２のメモ
リ部２００とから構成されており、第１のメモリ部１０
０は、通常のＲＡＭと同様な構成の多数（この図１では
Ｎ個）の第１のメモリ領域１１０と、本発明にいう読出
手段に相当するデータ読出回路１２０と、本発明にいう
第１の比較手段に相当するコンパレータ群１３０から構
成されている。このコンパレータ群１３０には、本発明
にいうマスキング手段に相当するマスキング回路１３１
が備えられている。また、第２のメモリ部２００は、複
数の第２のメモリ領域２１０と、本発明の第２の比較手
段に相当するコンパレータ群２２０が備えられている。

【００３５】第１のメモリ部１００を構成する第１のメ
モリ領域１１０は、１００ワードずつに区切られてい
て、区切られた各１００ワードにより各１つのブロック
が構成されている。第１のメモリ領域１１０には、若い
アドレス（アドレス値の小さなアドレス）ほど値の小さ
い格納データが格納されるように、各第１のメモリ領域
に１つずつ、各格納データが格納される。この各第１の
メモリ領域１１０に格納される各格納データは、図４に
示すように、上位ビット側が端末アドレス１１０ａ、下
位ビット側がタイムスタンプ情報１１０ｂである。この
とき、データ値の順序に格納データを配列すると、格納
データ配列の順序は上位ビット側の端末アドレスの値で
定まり、タイムスタンプ情報は下位ビット側であるため
その値が如何に書き換えられても格納データの配列順序
は不変である。

【００３６】また、第２のメモリ部２００の各第２のメ
モリ領域２１０には、図１に示すように、第１のメモリ
部１００の各ブロック末尾のメモリ領域、すなわち１０
０番地、２００番地、３００番地、……、Ｎ番地（Ｎは
１００のｎ倍）のメモリ領域に格納されている格納デー
タＡ，Ｂ，Ｃ，……，Ｘが格納される。ここで、検索デ
ータαが入力されると、この検索データαは、先ず第２
のメモリ部２００に入力され、第２のメモリ部２００で
は、コンパレータ群２２０により、第２のメモリ部２０
０の各第２のメモリ領域２１０に格納された各格納デー
タＡ，Ｂ，Ｃ，……，Ｘのそれぞれと、入力された検索
データαとの大小比較が行なわれる。ここでは、コンパ
レータ群２２０により、例えばＢ≧α＞Ａであると判定
されたものとする。この判定結果は、第１のメモリ部１
００内に目的とする格納データが存在するとすれば、第
１のメモリ部１００の、１０１番地から２００番地まで
のブロック内に存在することを意味している。

【００３７】この判定結果は、第１のメモリ部１００の
データ読出回路１２０に伝えられる。データ読出回路１
２０は、この判定結果に基づいて、１０１番地から２０
０番地までのブロックを選択し、そのブロックを構成す
る１００個の第１のメモリ領域１１０に格納されている
１００個の格納データを読み出す。このデータ読出回路
１２０は、これら１００個の格納データを同時に読み出
すものであってもよく、あるいは例えばページモード読
出しのようにして極めて高速に順次に読み出すものであ
ってもよく、あるいはそれらを組み合わせて１回に複数
個ずつ高速に順次に読み出すものであってもよい。

【００３８】データ読出回路１２０により読み出された
１００個の格納データは、第１のメモリ部１００のコン
パレータ群１３０に入力される。またこのコンパレータ
群１３０には検索データαも入力される。このコンパレ
ータ群１３０に含まれるマスキング回路１３１は、タイ
ムスタンプ情報１１０ｂの部分をマスキングし、コンパ
レータ群１３０では、１００個の格納データそれぞれの
端末アドレス１１０ａの部分と、検索データαの端末ア
ドレスの部分との一致不一致が比較される。

【００３９】このコンパレータ群１３０では、例えば１
０５番地から読み出された格納データの端末アドレスが
検索データ中の端末アドレスと一致した場合、その１０
５番地から読み出された格納データそのもの、あるいは
その１０５番地というアドレスが出力データとして出力
される。本実施形態によれば、図１に示すデータ検索装
置の、回路面積上の極めて大きな部分を示す複数の第１
のメモリ領域１１０は通常のＲＡＭと同様の高集積化が
可能な構成で、検索の高速性と、メモリ容量、消費電
力、チップ面積および欠陥発生時の回復可能性とを極め
て高いレベルで均衡を保つことができる。

【００４０】

【発明の効果】以上説明したように、本発明によれば、
高速検索が可能であって、しかも大容量化に適したデー
タ検索装置が実現する。

【図面の簡単な説明】

【図１】本発明のデータ検索装置およびその使用方法の
一実施形態を示す図である。

【図２】連想メモリの一例を表わした回路ブロック図で
ある。

【図３】ネットワークフレーム中継器の一構成例を示す
回路ブロック図である。

【図４】図３に示すネットワークフレーム中継器に備え
られたＣＡＭに格納された格納データを示した図であ
る。

【図５】タイムスタンプ情報の説明図である。

【符号の説明】

１００第１のメモリ部２００第２のメモリ部１１０第１のメモリ領域１２０データ読出回路１３０コンパレータ群１３１マスクレジスタ群２１０第２のメモリ領域２２０コンパレータ群

Claims

【特許請求の範囲】

【請求項１】複数の格納データそれぞれを書換え自在
にそれぞれに格納する複数の第１のメモリ領域、それぞ
れに２以上の第１のメモリ領域が含まれるように前記複
数の第１のメモリ領域が分割されてなる複数のブロック
の中から選択された１つのブロックを構成する複数の第
１のメモリ領域に格納された複数の格納データを読み出
す読出手段、および前記読出手段により読み出された複
数の格納データそれぞれと、入力された検索データとの
一致不一致の比較を行なう第１の比較手段を備えた第１
のメモリ部と、複数の格納データそれぞれを書換え自在にそれぞれに格
納する複数の第２のメモリ領域、および前記複数の第２
のメモリ領域に格納された複数の格納データそれぞれ
と、入力された検索データとの大小比較を行なう第２の
比較手段を備えた第２のメモリ部とを具備することを特
徴とするデータ検索装置。
【請求項２】前記第１の比較手段が、入力された検索
データと、前記読出手段により読み出された複数の格納
データそれぞれとの、互いに対応する一部のビットパタ
ーンどうしの一致不一致が比較されるように、前記一部
以外の部分を比較対象から外すマスキングを行なうマス
キング手段を含むものであることを特徴とする請求項１
記載のデータ検索装置。
【請求項３】複数の格納データそれぞれを書換え自在
にそれぞれに格納する複数の第１のメモリ領域、それぞ
れに２以上の第１のメモリ領域が含まれるように前記複
数の第１のメモリ領域が分割されてなる複数のブロック
の中から選択された１つのブロックを構成する複数の第
１のメモリ領域に格納された複数の格納データを読み出
す読出手段、および前記読出手段により読み出された複
数の格納データそれぞれと、入力された検索データとの
一致不一致の比較を行なう第１の比較手段を備えた第１
のメモリ部と、複数の格納データそれぞれを書換え自在
にそれぞれに格納する複数の第２のメモリ領域、および
前記複数の第２のメモリ領域に格納された複数の格納デ
ータそれぞれと、入力された検索データとの大小比較を
行なう第２の比較手段を備えた第２のメモリ部とを具備
するデータ検索装置の使用方法であって、前記複数の第１のメモリ領域に、複数の格納データを、
値の大きな順もしくは小さな順に格納するとともに、前
記複数の第２のメモリ領域に、前記複数のブロックそれ
ぞれを構成する第１のメモリ領域のうちの先頭もしくは
末尾の第１のメモリ領域に格納された格納データを格納
しておき、前記第２の比較手段に、前記複数の第２のメモリ領域に
格納された複数の格納データそれぞれと入力された検索
データとの大小比較を行なわせることにより、該検索デ
ータに対応する格納データが格納された第１のメモリ領
域を含むブロックである検索対策ブロックを検出し、前記読出手段に、前記検索対象ブロックを構成する複数
の第１のメモリ領域に格納された複数の格納データを読
み出させて、前記第１の比較手段に前記読出手段により
読み出された複数の格納データそれぞれと前記検索デー
タとの一致不一致の比較を行なわせることにより、該検
索データに対応する格納データを検出することを特徴と
するデータ検索装置の使用方法。
【請求項４】前記データ検索装置の前記第１の比較手
段が、入力された検索データと、前記読出手段により読
み出された複数の格納データそれぞれとの、互いに対応
する一部のビットパターンどうしの一致不一致が比較さ
れるように、前記一部以外の部分を比較対象から外すマ
スキングを行なうマスキング手段を含むものであって、前記検索対象ブロックを検出した後、前記読出手段に、
前記検索対象ブロックを構成する複数の第１のメモリ領
域に格納された複数の格納データを読み出させるととも
に、前記マスキング手段に、前記一部以外の部分にマス
キングを施させて、前記第１の比較手段に、前記読出手
段により読み出された複数の格納データそれぞれと前記
検索データとの、前記一部のビットパターンどうしの一
致不一致の比較を行なわせることにより、該検索データ
に対応する格納データを検出することを特徴とする請求
項３記載のデータ検索装置の使用方法。