JPH10270675A - Compression bonded semiconductor device - Google Patents

Compression bonded semiconductor device

Info

Publication number
JPH10270675A
JPH10270675A JP6981997A JP6981997A JPH10270675A JP H10270675 A JPH10270675 A JP H10270675A JP 6981997 A JP6981997 A JP 6981997A JP 6981997 A JP6981997 A JP 6981997A JP H10270675 A JPH10270675 A JP H10270675A
Authority
JP
Japan
Prior art keywords
electrode
ring
gate electrode
gate
terminal plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP6981997A
Other languages
Japanese (ja)
Other versions
JP3989583B2 (en
Inventor
Kazuhiro Kurachi
和博 倉地
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP06981997A priority Critical patent/JP3989583B2/en
Publication of JPH10270675A publication Critical patent/JPH10270675A/en
Application granted granted Critical
Publication of JP3989583B2 publication Critical patent/JP3989583B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Thyristors (AREA)
  • Die Bonding (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a GCT(a gate communication type turn-off) thyristor capable of being surely turned off, by reducing total inductance between a gate driver and the GCT thyristor and ensuring the sufficient rate of increase of a gate reverse current. SOLUTION: An auxiliary cathode terminal board 61 is disposed so as to be fast stuck onto the external surface (a surface on the reverse side to a surface brought into contact with a gate terminal board 63) of an insulator 62, and the insulator 62 is held by the auxiliary cathode terminal board 61 and the gate terminal board 63. The auxiliary cathode terminal board 61 is fixed at the edge section of a cathode post electrode 31, and the auxiliary cathode terminal board 61, the insulator 62 and the gate terminal board 63 are fastened so as to maintain electrical insulation between the auxiliary cathode terminal board 61 and the gate terminal board 63. An electrode body 60, in which three of the auxiliary cathode terminal board 61, the insulator 62 and the gate terminal board 63 are integrated, is formed.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は圧接型半導体装置に
関し、特にゲート転流型ターンオフサイリスタ(GC
T)に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a pressure contact type semiconductor device, and more particularly to a gate commutation type turn-off thyristor (GC).
T).

【0002】[0002]

【従来の技術】ゲート転流型ターンオフサイリスタ(以
後、GCTサイリスタと呼称)は、ゲートターンオフサ
イリスタ(以後、GTOサイリスタと呼称)と異なり、
ゲート逆電流の上昇率をGTOサイリスタの100倍程
度に高め、主電流をすべてゲート回路に流して(転流し
て)ターンオフ動作を行うものである。
2. Description of the Related Art A gate commutation type turn-off thyristor (hereinafter referred to as a GCT thyristor) is different from a gate turn-off thyristor (hereinafter referred to as a GTO thyristor).
The rate of increase of the gate reverse current is increased to about 100 times that of the GTO thyristor, and all the main current flows (commutates) to the gate circuit to perform the turn-off operation.

【0003】図13および図14に、GCTサイリスタ
90の断面構成および平面構成を示す。なお、図14
は、図13に示す矢印方向からGCTサイリスタ90を
見た平面図である。従って、図14の線SA−SBに関
する縦断面図が図13にあたる。
FIGS. 13 and 14 show a sectional configuration and a planar configuration of a GCT thyristor 90. FIG. FIG.
FIG. 14 is a plan view of the GCT thyristor 90 viewed from the arrow direction shown in FIG. Accordingly, FIG. 13 is a longitudinal sectional view taken along line SA-SB in FIG.

【0004】図13において、GCTサイリスタ90の
各セグメントが形成された半導体基板28の下側表面の
外周部側に位置する面上に、ゲート電極29aが形成さ
れており、さらにゲート電極29aよりも内側の半導体
基板28の下側表面上には、各セグメントの位置に対応
して各カソード電極29bが形成されている。
In FIG. 13, a gate electrode 29a is formed on a surface located on the outer peripheral side of the lower surface of the semiconductor substrate 28 on which each segment of the GCT thyristor 90 is formed. On the lower surface of the inner semiconductor substrate 28, each cathode electrode 29b is formed corresponding to the position of each segment.

【0005】半導体基板28の下側表面上のカソード電
極29bの下には、カソード歪緩衝板30およびカソー
ドポスト電極31が順に配設されている。一方、半導体
基板28の図示しないアノード電極の表面(カソード電
極29bと反対側の面)上には、アノード歪緩衝板32
およびアノードポスト電極33が順に配設されている。
Under the cathode electrode 29b on the lower surface of the semiconductor substrate 28, a cathode strain buffer plate 30 and a cathode post electrode 31 are sequentially arranged. On the other hand, an anode distortion buffer plate 32 is provided on the surface of the anode electrode (not shown) of the semiconductor substrate 28 (the surface opposite to the cathode electrode 29b).
And an anode post electrode 33 are sequentially arranged.

【0006】また、半導体基板28のゲート電極29a
の表面に接するようにリング状ゲート電極34が配設さ
れており、リング状金属板からなるゲート端子板38
が、その内周端縁面がリングゲート電極34と摺動可能
になるように、同電極34に対して接触・配置されてい
る。
The gate electrode 29a of the semiconductor substrate 28
A ring-shaped gate electrode 34 is disposed so as to be in contact with the surface of the gate terminal plate 38 made of a ring-shaped metal plate.
However, it is arranged in contact with the inner peripheral edge surface of the ring gate electrode 34 so that the inner peripheral edge surface can slide with the electrode 34.

【0007】そして、ゲート端子板38とともに、リン
グ状ゲート電極34をゲート電極29aに対して押圧す
るための皿バネあるいは波バネのようなリング状の弾性
体35が配設されている。なお、弾性体35はリング状
絶縁体36を介してゲート端子板38を押圧する構成と
なっている。
Along with the gate terminal plate 38, a ring-shaped elastic body 35 such as a disc spring or a wave spring for pressing the ring-shaped gate electrode 34 against the gate electrode 29a is provided. The elastic body 35 presses the gate terminal plate 38 via the ring-shaped insulator 36.

【0008】また、リング状ゲート電極34をカソード
歪緩衝板30およびカソードポスト電極31から絶縁す
るための絶縁シート等からなる絶縁体37が、カソード
歪緩衝板30およびカソードポスト電極31の壁面に沿
って配設されている。
An insulator 37 made of an insulating sheet or the like for insulating the ring-shaped gate electrode 34 from the cathode strain buffer plate 30 and the cathode post electrode 31 extends along the wall surfaces of the cathode strain buffer plate 30 and the cathode post electrode 31. It is arranged.

【0009】カソードポスト電極31の端縁部にはカソ
ードフランジ26が固着され、アノードポスト電極33
にはアノードフランジ40が固着されている。そして、
カソードフランジ26とアノードフランジ40との間に
は、GCTサイリスタ90の主要部を取り囲むように、
セラミック等の絶縁物で構成された絶縁筒41が配設さ
れている。絶縁筒41は、ゲート端子板38を挟んで上
下に分割されているとともに、沿面距離を長くするため
の突起部42を有した構成である。従って、ゲート端子
板38の外周側部分は絶縁筒41の側面から外部に突出
することになる。なお、絶縁筒41はゲート端子板38
の上下表面に気密に固着されている。
A cathode flange 26 is fixed to the edge of the cathode post electrode 31, and an anode post electrode 33
Has an anode flange 40 fixed thereto. And
Between the cathode flange 26 and the anode flange 40, so as to surround the main part of the GCT thyristor 90,
An insulating cylinder 41 made of an insulating material such as ceramic is provided. The insulating cylinder 41 has a configuration in which the insulating cylinder 41 is divided vertically with the gate terminal plate 38 interposed therebetween, and has a protrusion 42 for increasing the creepage distance. Therefore, the outer peripheral side portion of the gate terminal plate 38 projects outside from the side surface of the insulating cylinder 41. The insulating cylinder 41 is provided on the gate terminal plate 38.
It is air-tightly fixed to the upper and lower surfaces.

【0010】そして、絶縁筒41の下側端面に固着され
た接続板43aがカソードフランジ26と気密に固着さ
れ、絶縁筒41の上側端面に固着された接続板43bが
アノードフランジ40と気密に固着されており、これに
よってGCTサイリスタ90が密閉されたパッケージ構
造になっている。なお、この内部は、不活性ガスで置換
されている。
A connecting plate 43a fixed to the lower end face of the insulating cylinder 41 is airtightly fixed to the cathode flange 26, and a connecting plate 43b fixed to the upper end face of the insulating cylinder 41 is airtightly fixed to the anode flange 40. As a result, the GCT thyristor 90 has a sealed package structure. The interior is replaced with an inert gas.

【0011】また、ゲート端子板38の端縁部には、取
り付け穴21が所定の間隔で複数個設けられている。図
14に示すように、GCTサイリスタ90の外観は円盤
形状であり、カソードポスト電極31、カソードフラン
ジ26、ゲート端子板38が順に同心円状に配設されて
いる。ここで、ゲート端子板38は、取り付け穴21を
介して図示しないゲートドライバにネジ止めによって接
続されることになる。
Further, a plurality of mounting holes 21 are provided at predetermined intervals in an edge portion of the gate terminal plate 38. As shown in FIG. 14, the appearance of the GCT thyristor 90 has a disk shape, and the cathode post electrode 31, the cathode flange 26, and the gate terminal plate 38 are arranged concentrically in this order. Here, the gate terminal plate 38 is connected to a gate driver (not shown) via the mounting hole 21 by screwing.

【0012】ここで、GCTサイリスタとゲートドライ
バの動作について説明する。図15にGCTサイリスタ
と、それを動作させるための回路構成を示す。図15に
おいて、各参照符号3はGCTサイリスタであり、この
GCTサイリスタ3のゲート電極3Gとカソード電極3
Kのノード13との間に、ゲートドライバ4(駆動制御
手段)が接続される。
The operation of the GCT thyristor and the gate driver will now be described. FIG. 15 shows a GCT thyristor and a circuit configuration for operating the GCT thyristor. In FIG. 15, each reference numeral 3 denotes a GCT thyristor, and the gate electrode 3G and the cathode electrode 3 of the GCT thyristor 3 are shown.
The gate driver 4 (drive control means) is connected between the gate driver 4 and the K node 13.

【0013】ゲートドライバ4は、その駆動電源4a
(電源電圧VGD(例えば20V))、コンデンサ4b、
インダクタンス4C、トランジスタ4dから成る。
The gate driver 4 has a driving power supply 4a
(Power supply voltage V GD (for example, 20 V)), capacitor 4b,
It has an inductance 4C and a transistor 4d.

【0014】このゲートドライバ4は、GCTサイリス
タ3をターンオンさせるためのターンオン制御電流IG
を発生して、配線経路ないしラインL1を介してこの電
流IGをゲート電極3Gに印加する。これに応じて、G
CTサイリスタ3はオン状態となる。また、符号11は
ノードであり、9は同装置10を駆動するための電源、
すなわち主回路用電源(電源電圧VDD)である。
The gate driver 4 has a turn-on control current I G for turning on the GCT thyristor 3.
The generated, the wiring path or via the line L1 is applied to the current I G to the gate electrode 3G. In response, G
CT thyristor 3 is turned on. Reference numeral 11 denotes a node, 9 denotes a power supply for driving the device 10,
That is, it is a main circuit power supply (power supply voltage V DD ).

【0015】他方、符号1は、GCTサイリスタ3がタ
ーンオンした時に流れる主電流ないし陽極電流IAの上
昇率dIA/dtを抑制するためのインダクタンスであ
り、2は、GCTサイリスタ3がターンオフした時にイ
ンダクタンス1に発生するエネルギーを還流させるため
の還流用ダイオードである。
[0015] On the other hand, reference numeral 1 is an inductance for suppressing the increase rate dI A / dt of the primary current to the anode current I A flows when the GCT thyristor 3 is turned on, 2, when the GCT thyristor 3 is turned off It is a free-wheeling diode for returning the energy generated in the inductance 1.

【0016】符号5は、アノード電極3Aのノード11
とカソード電極3Kのノード12との間にGCTサイリ
スタ3に対して並列に接続されており、かつGCTサイ
リスタ3がターンオフした時にアノード・カソード電極
間電圧VAKの上昇に伴って発生するピーク電圧のみを抑
制するためのピーク電圧抑制回路である。同回路5は、
上記電圧VAKがターンオフ時にGCTサイリスタ3の電
圧阻止能力に応じて定まる所定の電圧値に所定の時間だ
け上記電圧VAKを保持ないしクランプする機能を有す
る。
Reference numeral 5 denotes a node 11 of the anode electrode 3A.
And the node 12 of the cathode electrode 3K are connected in parallel to the GCT thyristor 3, and only the peak voltage generated as the anode-cathode electrode voltage V AK rises when the GCT thyristor 3 is turned off. Is a peak voltage suppression circuit for suppressing the peak voltage. The circuit 5
When the voltage V AK is turned off, the voltage V AK has a function of holding or clamping the voltage V AK for a predetermined time to a predetermined voltage value determined according to the voltage blocking ability of the GCT thyristor 3.

【0017】なお、従来のGTOサイリスタでは、ター
ンオフ時に、主電流IAより分流してゲートドライバ4
側へ流入していたが、GCTサイリスタではゲート逆電
流IGQの変化率ないし上昇率(勾配)dIGQ/dtの絶
対値を出来る限り大きくして(理想的には、|dIGQ
dt|は∞)、主電流IAの全てをゲート逆電流IGQ
してゲートドライバ4を介してノード12へ流すことと
する。すなわち、主電流IAとゲート逆電流IGQとの比
の絶対値で定まるターンオフゲインG(=|IA/IGQ
|)を1以下(G≦1)に設定することで、主電流IA
の全てを、ターンオン制御電流IGとは逆方向に、アノ
ード電極3Aからゲート電極3Gを介してゲートドライ
バ4及びノード12側へと転流させ、以てGCTサイリ
スタ3をターンオフさせる。このとき、アノード電極3
Aからカソード電極3Kへ向けて直接GCTサイリスタ
3内部を流れるカソード電流IKは、直ちに全く流れな
くなる。その意味で、本方式は、主電流IAの分流では
なくて、「主電流IAの転流」を実現しているのであ
る。
[0017] It should be noted that, in the conventional GTO thyristor, at the time of turn-off, gate driver 4 diverted from the main current I A
It had flowed to the side, the at GCT thyristor by increasing as much as possible the absolute value of the rate of change or rate of rise of the gate reverse current I GQ (gradient) dI GQ / dt (ideally, | dI GQ /
dt | is ∞), and to flow all of the main current I A to the node 12 via the gate driver 4 as the gate reverse current I GQ. That is, the main current I A and the gate reverse current I GQ and the ratio of the absolute value determined turn-off gain G (= | I A / I GQ
|) Is set to 1 or less (G ≦ 1), so that the main current I A
All, the turn-on control current I G in the reverse direction, from the anode electrode 3A through the gate electrode 3G was commutated to the gate driver 4 and node 12 side, turning off the GCT thyristor 3 Te following. At this time, the anode electrode 3
The cathode current I K flowing through the GCT thyristor 3 directly from A to the cathode electrode 3K immediately stops flowing at all. In that sense, this method, rather than the shunt of the main current I A, with each other to achieve a "commutation of the main current I A."

【0018】ここで、ゲートドライバ4の駆動電源(主
電源)4aの電源電圧値VGDと、ループR1のインダク
タンス値との関係に応じて、上昇率dIGQ/dtの値を
変化させることができるので、両者4(4a)、R1の
値を適切に設定することで、上昇率|dIGQ/dt|を
限りなく∞値に近い極めて大きな値に設定してやれば、
極めて短時間で主電流IAを全てゲートドライバ4側へ
転流させることができる。
[0018] Here, the power supply voltage value V GD of the driving power source (mains) 4a of the gate driver 4, depending on the relationship between the inductance value of the loop R1, is possible to change the value of the increase rate dI GQ / dt It is possible to set the rise rate | dI GQ / dt | to an extremely large value that is as close as possible to the ∞ value by appropriately setting the values of both 4 (4a) and R1.
Can be very short time it flows the main current I A rolling a to all gate driver 4 side.

【0019】他方、そのようなゲート逆電流IGQの転流
をゲートドライバ4単独で以て実現することは、当該ド
ライバ4の駆動電源4aがとりうる電源電圧値VGDに限
界があるため容易でないが、その反面、ゲートドライバ
4の駆動電源電圧VGDを設定可能な実用値に設定してお
き、ゲートターンオフゲインGを1以下とするために必
要な上昇率dIGQ/dtの絶対値を実現しうるループR
1の内部インダクタンスの値を設定することは、現実に
可能である。
On the other hand, it is easy to realize such a commutation of the gate reverse current IGQ by using only the gate driver 4 because the power supply voltage value V GD that the driving power supply 4a of the driver 4 can take is limited. However, on the other hand, the driving power supply voltage V GD of the gate driver 4 is set to a practical value that can be set, and the absolute value of the rate of rise dI GQ / dt required to set the gate turn-off gain G to 1 or less is set. Realizable loop R
It is actually possible to set the value of the internal inductance of 1.

【0020】そこで、ゲート電極3Gからゲートドライ
バ4までのラインL1と、ゲートドライバ4と、ゲート
ドライバ4からノード13を介してカソード電極3Kま
でのラインL2と、ゲート・カソード電極間のGCTサ
イリスタ3内部の経路とからなるループないし経路R1
内の(浮遊)内部インダクタンスの値を、ターンオフゲ
インGを1以下とするのに必要な値にまで低減させるこ
とが求められる。
Therefore, a line L1 from the gate electrode 3G to the gate driver 4, a gate driver 4, a line L2 from the gate driver 4 to the cathode 3K via the node 13, and a GCT thyristor 3 between the gate and the cathode. Loop or route R1 consisting of internal route
(Floating) internal inductance is required to be reduced to a value required to make the turn-off gain G 1 or less.

【0021】[0021]

【発明が解決しようとする課題】以上説明したように、
従来のGCTサイリスタにおいては、ゲート逆電流の上
昇率(dIGQ/dt)を増加させるために、ゲート電極
をリング状にすること、および、GCTサイリスタのゲ
ート端子板とゲートドライバとの接触面積を広くして、
ゲートドライバとGCTサイリスタとの間のトータルイ
ンダクタンスを低減する構成としている。
As described above,
In the conventional GCT thyristor, in order to increase the rate of rise (dI GQ / dt) of the gate reverse current, the gate electrode is formed in a ring shape, and the contact area between the gate terminal plate of the GCT thyristor and the gate driver is reduced. Widen,
The configuration is such that the total inductance between the gate driver and the GCT thyristor is reduced.

【0022】ここで、ゲートドライバとゲートドライバ
との接続を図13に示すGCTサイリスタ90の構成に
即して説明すれば、ゲート端子板38がゲートドライバ
に接続され、カソードポスト電極31とゲートドライバ
との接続は、カソードフランジ26を介してなされた
り、カソードポスト電極31の外部に配置されたスタッ
ク電極とカソードポスト電極31との間に介挿された電
極板(リング状金属板)を介してなされていた。
Here, the connection between the gate driver and the gate driver will be described with reference to the configuration of the GCT thyristor 90 shown in FIG. 13. The gate terminal plate 38 is connected to the gate driver, and the cathode post electrode 31 and the gate driver are connected. Is connected via the cathode flange 26 or via an electrode plate (ring-shaped metal plate) inserted between the stack electrode disposed outside the cathode post electrode 31 and the cathode post electrode 31. Had been done.

【0023】例えば、カソードフランジ26を使用する
場合、図13に示されるように、ゲート端子板38とカ
ソードフランジ26とは間隔を空けて平行になるように
配設されており、ゲート端子板38から、リング状ゲー
ト電極34およびカソードポスト電極31を介してカソ
ードフランジ26に流れる制御系の電流ループが形成さ
れ、当該電流ループによって無視し得ないインダクタン
スが発生していた。
For example, when the cathode flange 26 is used, as shown in FIG. 13, the gate terminal plate 38 and the cathode flange 26 are arranged so as to be spaced apart and parallel to each other. Accordingly, a current loop of the control system flowing to the cathode flange 26 via the ring-shaped gate electrode 34 and the cathode post electrode 31 is formed, and the current loop generates a non-negligible inductance.

【0024】トータルインダクタンスを十分に低減でき
ない場合は、ゲート逆電流の上昇率(dIGQ/dt)が
十分に得られず、主電流の全てをゲート回路に転流させ
ることが困難になり、ターンオフ失敗による素子破壊に
つながる可能性がある。
If the total inductance cannot be reduced sufficiently, the rate of rise of the gate reverse current (dI GQ / dt) cannot be sufficiently obtained, and it becomes difficult to transfer all of the main current to the gate circuit. Failure may lead to device destruction.

【0025】本発明は上記のような問題点を解消するた
めになされたもので、ゲートドライバとGCTサイリス
タとの間のトータルインダクタンスを低減し、十分なゲ
ート逆電流の上昇率を確保して、確実なターンオフが可
能なGCTサイリスタを提供する。
The present invention has been made in order to solve the above-mentioned problems, and has been made to reduce a total inductance between a gate driver and a GCT thyristor and to secure a sufficient gate reverse current increase rate. Provided is a GCT thyristor capable of reliably turning off.

【0026】[0026]

【課題を解決するための手段】本発明に係る請求項1記
載の圧接型半導体装置は、一方主面の外周端縁部に沿っ
てゲート電極が形成され、該ゲート電極の内側にカソー
ド電極が形成され、他方主面にアノード電極が形成され
た半導体基板と、前記カソード電極に電気的に接続され
るカソードポスト電極と、一方端面が前記ゲート電極に
接触するリング状ゲート電極と、前記リング状ゲート電
極および前記カソードポスト電極と外部との電気的接続
を行う電極体とを備え、前記電極体が、前記リング状ゲ
ート電極の他方端面に接触するゲート端子板と、前記カ
ソードポスト電極に電気的に接続された補助カソード端
子板と、少なくとも前記ゲート端子板と前記補助カソー
ド端子板とに挟まれて配設され、両者を電気的に絶縁す
る絶縁体とを積層した積層体で構成されている。
According to a first aspect of the present invention, there is provided a press-contact type semiconductor device, wherein a gate electrode is formed along an outer peripheral edge of one main surface, and a cathode electrode is formed inside the gate electrode. A semiconductor substrate having an anode electrode formed on the other main surface; a cathode post electrode electrically connected to the cathode electrode; a ring-shaped gate electrode having one end surface in contact with the gate electrode; An electrode body for electrically connecting the gate electrode and the cathode post electrode to the outside; wherein the electrode body is in contact with a gate terminal plate in contact with the other end surface of the ring-shaped gate electrode; An auxiliary cathode terminal plate connected to the first electrode and an insulator disposed at least between the gate terminal plate and the auxiliary cathode terminal plate and electrically insulating the two. Is composed of a laminate was.

【0027】本発明に係る請求項2記載の圧接型半導体
装置は、少なくとも前記半導体基板および前記リング状
ゲート電極を内包する電気絶縁性の絶縁筒を備え、前記
電極体が、前記カソードポスト電極と前記絶縁筒との間
に気密を保つように接続され、前記ゲート端子板は、内
周端縁部を折り返して形成されたコの字形領域を有する
リング状金属板であって、前記コの字形領域を規定する
折り返し部の外面が前記リング状ゲート電極の他方端面
に接触するように配設され、前記電極体は、前記絶縁筒
の側面外方に突出するように配設されている。
According to a second aspect of the present invention, there is provided a press-contact type semiconductor device comprising an electrically insulating insulating cylinder enclosing at least the semiconductor substrate and the ring-shaped gate electrode, wherein the electrode body is connected to the cathode post electrode. The gate terminal plate is a ring-shaped metal plate having a U-shaped region formed by folding an inner peripheral edge portion, the ring-shaped metal plate being connected to the insulating tube so as to maintain airtightness. The outer surface of the folded portion that defines the region is disposed so as to contact the other end surface of the ring-shaped gate electrode, and the electrode body is disposed so as to protrude outward from the side surface of the insulating cylinder.

【0028】本発明に係る請求項3記載の圧接型半導体
装置は、前記リング状ゲート電極を前記ゲート電極の方
向に付勢し、前記リング状ゲート電極を前記ゲート電極
に押圧する弾性体をさらに備え、前記弾性体が、前記コ
の字形領域内に配設され、前記折り返し部とともに前記
リング状ゲート電極を前記ゲート電極の方向に付勢す
る。
According to a third aspect of the present invention, in the press-contact type semiconductor device, an elastic body for urging the ring-shaped gate electrode in the direction of the gate electrode and pressing the ring-shaped gate electrode against the gate electrode is further provided. The elastic body is disposed in the U-shaped region, and urges the ring-shaped gate electrode in the direction of the gate electrode together with the folded portion.

【0029】本発明に係る請求項4記載の圧接型半導体
装置は、少なくとも前記半導体基板および前記リング状
ゲート電極を内包する電気絶縁性の絶縁筒を備え、前記
補助カソード端子板は、内周端縁部が前記カソードポス
ト電極の側面に電気的に接続されたリング状金属板であ
って、前記ゲート端子板は、内周端縁面が、前記リング
状ゲート電極の他方端面に接触するように配設されたリ
ング状金属板であって、前記絶縁筒が、円筒軸に垂直な
方向に2つに分割された第1および第2の絶縁筒を有
し、前記電極体は、第1および第2の絶縁筒で挟まれ、
前記絶縁筒の側面外方に突出するように配設されてい
る。
A pressure-contact type semiconductor device according to a fourth aspect of the present invention includes an electrically insulating insulating cylinder including at least the semiconductor substrate and the ring-shaped gate electrode, and the auxiliary cathode terminal plate has an inner peripheral end. An edge is a ring-shaped metal plate electrically connected to a side surface of the cathode post electrode, and the gate terminal plate has an inner peripheral edge surface in contact with the other end surface of the ring-shaped gate electrode. A ring-shaped metal plate disposed, wherein the insulating cylinder has first and second insulating cylinders divided into two in a direction perpendicular to a cylindrical axis, and the electrode body includes first and second insulating cylinders. Sandwiched by a second insulating cylinder,
The insulating cylinder is provided so as to protrude outward from the side surface.

【0030】本発明に係る請求項5記載の圧接型半導体
装置は、前記リング状ゲート電極を前記ゲート電極の方
向に付勢し、前記リング状ゲート電極を前記ゲート電極
に押圧する弾性体をさらに備え、前記弾性体は、前記電
極体とともに前記リング状ゲート電極を前記ゲート電極
の方向に付勢するように、前記補助カソード端子板の内
周端縁部に接触する位置に配設されている。
According to a fifth aspect of the present invention, in the pressure contact type semiconductor device, the elastic body which urges the ring-shaped gate electrode in the direction of the gate electrode and presses the ring-shaped gate electrode against the gate electrode is further provided. The elastic body is disposed at a position in contact with an inner peripheral edge of the auxiliary cathode terminal plate so as to urge the ring-shaped gate electrode together with the electrode body in the direction of the gate electrode. .

【0031】[0031]

【発明の実施の形態】 <実施の形態1> <装置構成>図1に本発明に係る圧接型半導体装置の実
施の形態1として、ゲート転流型ターンオフサイリスタ
(以後、GCTサイリスタと呼称)100の断面構成を
示す。
First Embodiment <Device Configuration> FIG. 1 shows a gate commutation type turn-off thyristor (hereinafter, referred to as a GCT thyristor) 100 as a press-contact type semiconductor device according to a first embodiment of the present invention. 1 shows a cross-sectional configuration.

【0032】図1において、GCTサイリスタ100の
各セグメントが形成された半導体基板28の下側表面の
外周部側に位置する面上にゲート電極29aが形成され
ており、さらにゲート電極29aよりも内側の半導体基
板28の下側表面上には、各セグメントの位置に対応し
て各カソード電極29bが形成されている。
In FIG. 1, a gate electrode 29a is formed on a surface located on the outer peripheral side of the lower surface of the semiconductor substrate 28 on which each segment of the GCT thyristor 100 is formed. Each cathode electrode 29b is formed on the lower surface of the semiconductor substrate 28 corresponding to the position of each segment.

【0033】半導体基板28の下側表面上のカソード電
極29bの下には、カソード歪緩衝板30およびカソー
ドポスト電極31が順に配設されている。一方、半導体
基板28の図示しないアノード電極の表面(カソード電
極29bと反対側の面)上には、アノード歪緩衝板32
およびアノードポスト電極33が順に配設されている。
Below the cathode electrode 29b on the lower surface of the semiconductor substrate 28, a cathode strain buffer plate 30 and a cathode post electrode 31 are sequentially arranged. On the other hand, an anode distortion buffer plate 32 is provided on the surface of the anode electrode (not shown) of the semiconductor substrate 28 (the surface opposite to the cathode electrode 29b).
And an anode post electrode 33 are sequentially arranged.

【0034】また、半導体基板28のゲート電極29a
の表面に接するようにリング状ゲート電極34が配設さ
れており、当該リング状ゲート電極34にはゲート端子
板63が摺動可能に接触・配置されている。
The gate electrode 29a of the semiconductor substrate 28
A ring-shaped gate electrode 34 is provided so as to be in contact with the surface of the gate electrode 34. A gate terminal plate 63 is slidably contacted and arranged on the ring-shaped gate electrode 34.

【0035】ゲート端子板63はリング状金属板の内周
端縁を折り返して形成され、断面形状がコの字形になっ
たコの字形領域63aを有している。そして、コの字形
領域63aを規定する折り返し部63bがリング状ゲー
ト電極34の後部面に接触する構成となっている。
The gate terminal plate 63 is formed by folding back the inner peripheral edge of a ring-shaped metal plate and has a U-shaped region 63a having a U-shaped cross section. The folded-back portion 63b defining the U-shaped region 63a is in contact with the rear surface of the ring-shaped gate electrode 34.

【0036】また、ゲート端子板63の外側表面(後に
説明する弾性体35が配設される側とは反対側の面)に
密着するように絶縁体62が配設されている。絶縁体6
2はリング状絶縁板の内周端縁が1回折れ曲がり、アノ
ード歪緩衝板32およびアノードポスト電極33の壁面
に沿って延在し、その先端部は半導体基板28の主面近
傍に達している。
The insulator 62 is provided so as to be in close contact with the outer surface of the gate terminal plate 63 (the surface opposite to the side on which the elastic body 35 described later is provided). Insulator 6
Reference numeral 2 indicates that the inner peripheral edge of the ring-shaped insulating plate is bent once and extends along the wall surfaces of the anode strain buffer plate 32 and the anode post electrode 33, and the leading end thereof reaches near the main surface of the semiconductor substrate 28. .

【0037】また、絶縁体62の外側表面(ゲート端子
板63に接する面とは反対側の面)に密着するように補
助カソード端子板61が配設され、絶縁体62を、補助
カソード端子板61とゲート端子板63とで挟んだ積層
体を形成している。
An auxiliary cathode terminal plate 61 is provided so as to be in close contact with the outer surface of the insulator 62 (the surface opposite to the surface in contact with the gate terminal plate 63). A laminated body sandwiched between 61 and the gate terminal plate 63 is formed.

【0038】なお、補助カソード端子板61はカソード
ポスト電極31の端縁部に固着され、また、補助カソー
ド端子板61、絶縁体62、ゲート端子板63は、補助
カソード端子板61とゲート端子板63との間の電気的
絶縁を保つように固着されており、3者が一体となった
電極体60を形成している。なお、電極体60は図示し
ないゲートドライバ(GCTサイリスタのゲートとカソ
ード間に、ゲートターンオン制御電流を発生させる装
置)に電気的に接続されている。
The auxiliary cathode terminal plate 61 is fixed to the edge of the cathode post electrode 31, and the auxiliary cathode terminal plate 61, the insulator 62, and the gate terminal plate 63 are composed of the auxiliary cathode terminal plate 61 and the gate terminal plate. 63 are fixed so as to maintain electrical insulation between them, and the three members form an integrated electrode body 60. The electrode body 60 is electrically connected to a gate driver (device for generating a gate turn-on control current between the gate and the cathode of the GCT thyristor) not shown.

【0039】ゲート端子板63のコの字形領域63aに
は、折り返し部63bとともに、リング状ゲート電極3
4をゲート電極29aに対して押圧するための皿バネあ
るいは波バネのようなリング状の弾性体35が配設され
ている。なお、弾性体35はリング状絶縁体36を介し
て先端部63aを押圧し、リング状ゲート電極34をゲ
ート電極29aに確実に接触させる構成となっている。
In the U-shaped region 63a of the gate terminal plate 63, a ring-shaped gate electrode 3
A ring-shaped elastic body 35 such as a disc spring or a wave spring for pressing the electrode 4 against the gate electrode 29a is provided. The elastic body 35 presses the distal end portion 63a via the ring-shaped insulator 36 so as to securely contact the ring-shaped gate electrode 34 with the gate electrode 29a.

【0040】また、アノードポスト電極33にはアノー
ドフランジ40が固着されている。そして、電極体60
とアノードフランジ40との間には、GCTサイリスタ
100の主要部を取り囲むように、セラミック等の絶縁
物で構成された絶縁筒51が配設されている。絶縁筒5
1は沿面距離を長くするための突起部52を有した構成
である。そして、絶縁筒51の下側端面には、接続板4
3cが固着され、当該接続板43cとゲート端子板63
とが気密に固着され、絶縁筒51の上側端面に固着され
た接続板43bがアノードフランジ40と気密に固着さ
れており、これによってGCTサイリスタ100が密閉
されたパッケージ構造になっている。なお、この内部
は、不活性ガスで置換されている。
An anode flange 40 is fixed to the anode post electrode 33. Then, the electrode body 60
Between the anode flange 40 and the anode flange 40, an insulating cylinder 51 made of an insulator such as ceramic is disposed so as to surround a main part of the GCT thyristor 100. Insulation tube 5
Reference numeral 1 denotes a configuration having a projection 52 for increasing the creepage distance. The connection plate 4 is provided on the lower end surface of the insulating cylinder 51.
3c is fixed, and the connection plate 43c and the gate terminal plate 63 are fixed.
The connection plate 43b fixed to the upper end surface of the insulating cylinder 51 is fixed airtight to the anode flange 40, whereby the GCT thyristor 100 has a sealed package structure. The interior is replaced with an inert gas.

【0041】また、カソードポスト電極31およびアノ
ードポスト電極33の外部には、両者を互いに向き合う
方向に付勢し、カソード歪緩衝板30およびアノード歪
緩衝板32を半導体基板28に圧接するためのスタック
電極が配置されるが、図示および説明は省略する。
The outside of the cathode post electrode 31 and the anode post electrode 33 is urged in a direction facing each other to press the cathode strain buffer plate 30 and the anode strain buffer plate 32 against the semiconductor substrate 28. Although electrodes are arranged, illustration and description are omitted.

【0042】<製造工程>次に、図2〜図6を用いてG
CTサイリスタ100の製造工程について説明する。
<Manufacturing Process> Next, referring to FIGS.
The manufacturing process of the CT thyristor 100 will be described.

【0043】まず、図2に示す工程において、その端縁
部に補助カソード端子板61を固着したカソードポスト
電極31を準備し、補助カソード端子板61の上に、絶
縁体62およびゲート端子板63を順に載置する。な
お、補助カソード端子板61および絶縁体62は回転対
象な形状であり、円筒形状のカソードポスト電極31に
挿入するように載置する。また、カソードポスト電極3
1上にはカソード歪緩衝板30を載置する。
First, in the step shown in FIG. 2, a cathode post electrode 31 having an auxiliary cathode terminal plate 61 fixed to the edge thereof is prepared, and an insulator 62 and a gate terminal plate 63 are provided on the auxiliary cathode terminal plate 61. Are placed in order. The auxiliary cathode terminal plate 61 and the insulator 62 have shapes to be rotated and are placed so as to be inserted into the cylindrical cathode post electrode 31. In addition, the cathode post electrode 3
A cathode strain buffer plate 30 is placed on 1.

【0044】次に、図3に示す工程において、補助カソ
ード端子板61、絶縁体62、ゲート端子板63を、補
助カソード端子板61とゲート端子板63との間の電気
的絶縁を保つように気密に固着、例えば接着剤等により
接着することで3者が一体となった電極体60を形成す
る。
Next, in the step shown in FIG. 3, the auxiliary cathode terminal plate 61, the insulator 62, and the gate terminal plate 63 are connected so that electrical insulation between the auxiliary cathode terminal plate 61 and the gate terminal plate 63 is maintained. An electrode body 60 in which the three members are integrated is formed by airtightly fixing, for example, by bonding with an adhesive or the like.

【0045】次に、図4に示す工程において、ゲート端
子板63のコの字形領域63a内に弾性体35およびリ
ング状絶縁体36を載置する。なお、コの字形領域63
aに配設された弾性体35は、リング状絶縁体36を介
して折り返し部63bを上部方向(後に半導体基板28
が配設される方向)に押し上げるように作用する。
Next, in the step shown in FIG. 4, the elastic body 35 and the ring-shaped insulator 36 are placed in the U-shaped region 63a of the gate terminal plate 63. The U-shaped area 63
The elastic body 35 disposed in the upper portion (a) of the elastic body 35 moves the folded portion 63b upward (toward the semiconductor substrate 28) via the ring-shaped insulator 36.
In the direction in which is arranged).

【0046】次に、図5に示す工程において、GCTサ
イリスタ100の主要部を取り囲むように、セラミック
等の絶縁物で構成された絶縁筒51を配設する。このと
き、絶縁筒51の下側端面には接続板43cが、上側端
面には接続板43bがそれぞれ固着されており、接続板
43cをゲート端子板63に気密に固着する。
Next, in the step shown in FIG. 5, an insulating tube 51 made of an insulating material such as ceramic is provided so as to surround the main part of the GCT thyristor 100. At this time, the connection plate 43c is fixed to the lower end surface of the insulating cylinder 51, and the connection plate 43b is fixed to the upper end surface, and the connection plate 43c is air-tightly fixed to the gate terminal plate 63.

【0047】次に、図6に示す工程において、ゲート端
子板63の折り返し部63bの上部に、その後部面が位
置するようにリング状ゲート電極34を載置し、カソー
ド歪緩衝板30の上部にカソード電極29bが位置する
ように半導体基板28を載置する。
Next, in the step shown in FIG. 6, the ring-shaped gate electrode 34 is mounted on the folded portion 63b of the gate terminal plate 63 so that the rear surface thereof is located, and the upper part of the cathode strain buffer plate 30 is formed. The semiconductor substrate 28 is placed so that the cathode electrode 29b is located at the bottom.

【0048】そして、半導体基板28の図示しないアノ
ード電極の表面(カソード電極29bと反対側の面)上
にアノード歪緩衝板32を載置し、当該アノード歪緩衝
板32の上部にアノードポスト電極33を載置する。こ
の場合、アノードポスト電極33の端縁部にはアノード
フランジ40が固着されており、当該アノードフランジ
40と、絶縁筒51に上側端面に固着された接続板43
bとを、それぞれの外周端縁部でロウ付けなどの方法で
気密に固着することでGCTサイリスタ100が完成す
る。
An anode strain buffer plate 32 is placed on the surface of the anode electrode (not shown) of the semiconductor substrate 28 (the surface opposite to the cathode electrode 29b), and the anode post electrode 33 is placed on the anode strain buffer plate 32. Is placed. In this case, an anode flange 40 is fixed to an edge portion of the anode post electrode 33, and the anode flange 40 and a connection plate 43 fixed to an upper end surface of the insulating cylinder 51.
b is hermetically fixed to each outer peripheral edge by a method such as brazing or the like, whereby the GCT thyristor 100 is completed.

【0049】<特徴的作用効果>このように、補助カソ
ード端子板61とゲート端子板63とは、絶縁体62を
間に挟んで近接した構成となっているので、補助カソー
ド端子板61をゲートドライバに接続した場合に、ゲー
ト端子板63から、リング状ゲート電極34およびカソ
ードポスト電極31を介して補助カソード端子板61に
流れる電流ループによるインダクタンスは打ち消される
ことになり、トータルインダクタンスを十分に低減する
ことができる。従って、ゲート逆電流の上昇率(dIGQ
/dt)を十分に得ることができ、主電流の全てをゲー
ト回路に転流させることが可能となって、ターンオフ失
敗による素子破壊を防止することができる。
<Characteristic Functions and Effects> As described above, the auxiliary cathode terminal plate 61 and the gate terminal plate 63 are arranged close to each other with the insulator 62 interposed therebetween. When connected to the driver, the inductance caused by the current loop flowing from the gate terminal plate 63 to the auxiliary cathode terminal plate 61 via the ring-shaped gate electrode 34 and the cathode post electrode 31 is canceled, and the total inductance is sufficiently reduced. can do. Therefore, the rate of increase of the gate reverse current (dI GQ
/ Dt) can be sufficiently obtained, all of the main current can be diverted to the gate circuit, and device destruction due to turn-off failure can be prevented.

【0050】なお、電極体60と図示しないゲートドラ
イバとの接続は、補助カソード端子板61側およびゲー
ト端子板63側に、それぞれゲートドライバに電気的に
接続された導体板を接触させ、当該導体板で補助カソー
ド端子板61およびゲート端子板63挟むようにすれば
良い。この場合、導体板の形状を、補助カソード端子板
61およびゲート端子板63とできるだけ広い面積で接
触できるような形状にすることで、ゲート電流の局所的
な集中を防ぐようにする。
The electrode body 60 is connected to a gate driver (not shown) by bringing conductive plates electrically connected to the gate driver into contact with the auxiliary cathode terminal plate 61 and the gate terminal plate 63, respectively. The auxiliary cathode terminal plate 61 and the gate terminal plate 63 may be sandwiched between the plates. In this case, the conductive plate is formed in such a shape that it can come into contact with the auxiliary cathode terminal plate 61 and the gate terminal plate 63 with as large an area as possible, so that local concentration of the gate current is prevented.

【0051】<実施の形態2> <装置構成>図7に本発明に係る圧接型半導体装置の実
施の形態2として、GCTサイリスタ200の断面構成
を示す。
<Second Embodiment><DeviceConfiguration> FIG. 7 shows a cross-sectional configuration of a GCT thyristor 200 as a press-contact type semiconductor device according to a second embodiment of the present invention.

【0052】なお、図7において、図1を用いて説明し
たGCTサイリスタ100と同様の構成については同一
の符号を付し、重複する説明は省略する。
In FIG. 7, the same components as those of the GCT thyristor 100 described with reference to FIG. 1 are denoted by the same reference numerals, and redundant description will be omitted.

【0053】図7において、半導体基板28のゲート電
極29aの表面に接するようにリング状ゲート電極34
が配設されており、当該リング状ゲート電極34にはゲ
ート端子板83が摺動可能に接触・配置されている。
In FIG. 7, a ring-shaped gate electrode 34 is in contact with the surface of gate electrode 29a of semiconductor substrate 28.
The gate terminal plate 83 is slidably contacted with the ring-shaped gate electrode 34.

【0054】ゲート端子板83はリング状金属板であ
り、その内周端縁面がリング状ゲート電極34の後部面
に接触する構成となっている。
The gate terminal plate 83 is a ring-shaped metal plate, and has an inner peripheral edge surface in contact with the rear surface of the ring-shaped gate electrode 34.

【0055】また、ゲート端子板83の外側(リング状
ゲート電極34が配設される側とは反対側)表面に密着
するように絶縁体82が配設されている。絶縁体82は
内周端縁が1回折れ曲り、アノード歪緩衝板32および
アノードポスト電極33の壁面に沿って延在し、その先
端部は半導体基板28の主面近傍に達している。
An insulator 82 is provided so as to be in close contact with the outer surface of the gate terminal plate 83 (the side opposite to the side on which the ring-shaped gate electrode 34 is provided). The insulator 82 has an inner peripheral edge bent once and extends along the wall surfaces of the anode strain buffer plate 32 and the anode post electrode 33, and the tip end thereof reaches near the main surface of the semiconductor substrate 28.

【0056】また、絶縁体82の外側表面(ゲート端子
板83に接する面とは反対側の面)に密着するように補
助カソード端子板81が配設され、絶縁体82を補助カ
ソード端子板81とゲート端子板83とで挟む構成とな
っている。なお、補助カソード端子板81はリング状で
あり、その内周端縁部はカソードポスト電極31に固着
されている。
An auxiliary cathode terminal plate 81 is provided so as to be in close contact with the outer surface of the insulator 82 (the surface opposite to the surface in contact with the gate terminal plate 83). And the gate terminal plate 83. The auxiliary cathode terminal plate 81 has a ring shape, and its inner peripheral edge is fixed to the cathode post electrode 31.

【0057】そして、補助カソード端子板81、絶縁体
82、ゲート端子板83を、補助カソード端子板81と
ゲート端子板83との間の電気的絶縁を保つように気密
に固着することで、3者が一体となった電極体80を形
成している。
The auxiliary cathode terminal plate 81, the insulator 82, and the gate terminal plate 83 are hermetically fixed so as to maintain electrical insulation between the auxiliary cathode terminal plate 81 and the gate terminal plate 83. Are formed as an integrated electrode body 80.

【0058】補助カソード端子板81とカソードポスト
電極31の基部31aのとの間の領域31b内には、電
極体80とともにリング状ゲート電極34をゲート電極
29aに対して押圧するための皿バネあるいは波バネの
ようなリング状の弾性体35が配設されている。なお、
弾性体35はリング状絶縁体36を介して電極体80を
押圧する構成となっている。
In a region 31b between the auxiliary cathode terminal plate 81 and the base 31a of the cathode post electrode 31, a disc spring or a disc spring for pressing the ring-shaped gate electrode 34 together with the electrode body 80 against the gate electrode 29a. A ring-shaped elastic body 35 such as a wave spring is provided. In addition,
The elastic body 35 presses the electrode body 80 via the ring-shaped insulator 36.

【0059】また、カソードポスト電極31の端縁部に
はカソードフランジ26が固着され、アノードポスト電
極33にはアノードフランジ40が固着されている。そ
して、カソードフランジ26とアノードフランジ40と
の間には、GCTサイリスタ200の主要部を取り囲む
ように、セラミック等の絶縁物で構成された絶縁筒71
が配設されている。絶縁筒71は、電極体80を挟んで
第1絶縁筒71aおよび第2絶縁筒71bに分割されて
いるとともに、沿面距離を長くするための突起部82を
有した構成である。従って、電極体80の外周側部分は
絶縁筒71の側面から外部に突出することになる。な
お、絶縁筒71は電極体80の上下表面に気密に固着さ
れている。
A cathode flange 26 is fixed to the edge of the cathode post electrode 31, and an anode flange 40 is fixed to the anode post electrode 33. In addition, between the cathode flange 26 and the anode flange 40, an insulating cylinder 71 made of an insulating material such as ceramic is provided so as to surround a main part of the GCT thyristor 200.
Are arranged. The insulating cylinder 71 is divided into a first insulating cylinder 71a and a second insulating cylinder 71b with an electrode body 80 interposed therebetween, and has a projection 82 for increasing a creepage distance. Therefore, the outer peripheral portion of the electrode body 80 projects outside from the side surface of the insulating cylinder 71. The insulating cylinder 71 is air-tightly fixed to the upper and lower surfaces of the electrode body 80.

【0060】そして、第1絶縁筒71aの下側端面に固
着された接続板43aとカソードフランジ26とが気密
に固着され、第2絶縁筒71bの上側端面に固着された
接続板43bがアノードフランジ40と気密に固着され
ており、これによってGCTサイリスタ200が密閉さ
れたパッケージ構造になっている。
The connecting plate 43a fixed to the lower end face of the first insulating cylinder 71a and the cathode flange 26 are air-tightly fixed, and the connecting plate 43b fixed to the upper end face of the second insulating cylinder 71b is connected to the anode flange. The GCT thyristor 200 has a hermetically sealed package structure.

【0061】<製造工程>次に、図8〜図12を用いて
GCTサイリスタ200の製造工程について説明する。
<Manufacturing Process> Next, a manufacturing process of the GCT thyristor 200 will be described with reference to FIGS.

【0062】まず、図8に示す工程において、その端縁
部にカソードフランジ26を固着したカソードポスト電
極31を準備する。なお、カソードポスト電極31上に
はカソード歪緩衝板30を載置する。
First, in the step shown in FIG. 8, a cathode post electrode 31 having a cathode flange 26 fixed to the edge thereof is prepared. The cathode strain buffer 30 is placed on the cathode post electrode 31.

【0063】次に、図9に示す工程において、カソード
ポスト電極31の基部31aの上に弾性体35およびリ
ング状絶縁体36を載置する。
Next, in the step shown in FIG. 9, the elastic body 35 and the ring-shaped insulator 36 are placed on the base portion 31a of the cathode post electrode 31.

【0064】次に、図10に示す工程において、第1絶
縁筒71aの下側端面に固着された接続板43aとカソ
ードフランジ26との接続を行う。ここで、接続板43
aとカソードフランジ26とは、それぞれの外周端縁部
においてロウ付けなどの方法で気密に固着される。
Next, in the step shown in FIG. 10, the connection between the connecting plate 43a fixed to the lower end surface of the first insulating cylinder 71a and the cathode flange 26 is performed. Here, the connection plate 43
a and the cathode flange 26 are hermetically fixed at their respective outer peripheral edges by a method such as brazing.

【0065】そして、第1絶縁筒71aの上側端面に補
助カソード端子板81を載置し、補助カソード端子板8
1を第1絶縁筒71aの上側端面にロウ付けなどの方法
で気密に固着する。このとき、弾性体35およびリング
状絶縁体36を、補助カソード端子板81とカソードポ
スト電極31の基部31aとで挟むようにし、補助カソ
ード端子板81の内周端縁部をカソードポスト電極31
の側壁にロウ付けなどの方法で固着する。これにより弾
性体35は圧縮され、補助カソード端子板81を上部方
向(後に半導体基板28が配設される方向)に押し上げ
るように作用する。
Then, the auxiliary cathode terminal plate 81 is placed on the upper end surface of the first insulating cylinder 71a, and the auxiliary cathode terminal plate 8 is attached.
1 is airtightly fixed to the upper end surface of the first insulating cylinder 71a by brazing or the like. At this time, the elastic body 35 and the ring-shaped insulator 36 are sandwiched between the auxiliary cathode terminal plate 81 and the base portion 31a of the cathode post electrode 31, and the inner peripheral edge portion of the auxiliary cathode terminal plate 81 is fixed to the cathode post electrode 31.
It is fixed to the side wall by brazing. As a result, the elastic body 35 is compressed and acts so as to push up the auxiliary cathode terminal plate 81 in an upper direction (a direction in which the semiconductor substrate 28 is provided later).

【0066】そして、補助カソード端子板81の上に絶
縁体82およびゲート端子板83を順に載置する。補助
カソード端子板81、絶縁体82、ゲート端子板83
を、補助カソード端子板81とゲート端子板83との間
の電気的絶縁を保つように気密に固着、例えば接着剤等
により接着することで3者が一体となった電極体80を
形成する。なお、絶縁体82は回転対象な形状であり、
円筒形状のカソードポスト電極31に挿入するように載
置する。
Then, the insulator 82 and the gate terminal plate 83 are sequentially placed on the auxiliary cathode terminal plate 81. Auxiliary cathode terminal plate 81, insulator 82, gate terminal plate 83
Are fixed in an airtight manner so as to maintain electrical insulation between the auxiliary cathode terminal plate 81 and the gate terminal plate 83, for example, by using an adhesive or the like to form an electrode body 80 in which the three members are integrated. Note that the insulator 82 has a shape to be rotated, and
It is placed so as to be inserted into the cylindrical cathode post electrode 31.

【0067】次に、図11に示す工程において、第2絶
縁筒71bの下側端面とゲート端子板83とを気密に固
着する。そして、ゲート端子板83の内周端縁面の上部
にリング状ゲート電極34の後部面が位置するようにリ
ング状ゲート電極34を配設し、カソード歪緩衝板30
の上部にカソード電極29bが位置するように半導体基
板28を載置する。
Next, in the step shown in FIG. 11, the lower end surface of the second insulating cylinder 71b and the gate terminal plate 83 are hermetically fixed. Then, the ring-shaped gate electrode 34 is disposed so that the rear surface of the ring-shaped gate electrode 34 is located above the inner peripheral edge surface of the gate terminal plate 83, and the cathode strain buffer plate 30 is disposed.
The semiconductor substrate 28 is placed so that the cathode electrode 29b is located on the upper part of the.

【0068】次に、図12に示す工程において、半導体
基板28の図示しないアノード電極の表面(カソード電
極29bと反対側の面)上にアノード歪緩衝板32を載
置し、当該アノード歪緩衝板32の上部にアノードポス
ト電極33を載置する。この場合、アノードポスト電極
33の端縁部にはアノードフランジ40が固着されてお
り、当該アノードフランジ40と、第2絶縁筒71bの
上側端面に固着された接続板43bとを、それぞれの外
周端縁部で気密に固着することでGCTサイリスタ20
0が完成する。
Next, in the step shown in FIG. 12, the anode strain buffer plate 32 is placed on the surface (the surface opposite to the cathode electrode 29b) of the anode electrode (not shown) of the semiconductor substrate 28, and the anode strain buffer plate is placed. The anode post electrode 33 is placed on the upper part of the anode post electrode 32. In this case, an anode flange 40 is fixed to the edge of the anode post electrode 33, and the anode flange 40 and the connection plate 43b fixed to the upper end surface of the second insulating cylinder 71b are connected to the respective outer peripheral ends. GCT thyristor 20 is fixed airtight at the edge.
0 is completed.

【0069】なお、以上の説明では、補助カソード端子
板81がリング状であり、その内周端縁部をカソードポ
スト電極31の側壁にロウ付けなどの方法で固着する構
成について説明したが、補助カソード端子板81が円板
状であっても良い。すなわち、カソードポスト電極31
を軸方向に垂直な方向で2分割し、その分割面で補助カ
ソード端子板81を挟むような構成としても良い。この
ような構成により、ロウ付け工程が削減され、製造コス
トを低減することができる。
In the above description, the auxiliary cathode terminal plate 81 has a ring shape and the inner peripheral edge is fixed to the side wall of the cathode post electrode 31 by brazing or the like. The cathode terminal plate 81 may have a disk shape. That is, the cathode post electrode 31
May be divided into two in the direction perpendicular to the axial direction, and the auxiliary cathode terminal plate 81 may be sandwiched between the divided surfaces. With such a configuration, the number of brazing steps can be reduced, and the manufacturing cost can be reduced.

【0070】<特徴的作用効果>このように、補助カソ
ード端子板81とゲート端子板83とは、絶縁体82を
間に挟んで近接した構成となっているので、ゲート端子
板68から、リング状ゲート電極34およびカソードポ
スト電極31を介して補助カソード端子板81に電流ル
ープが形成された場合であっても、インダクタンスが打
ち消され、トータルインダクタンスを十分に低減するこ
とができる。従って、ゲート逆電流の上昇率(dIGQ
dt)を十分に得ることができ、主電流の全てをゲート
回路に転流させることが可能となって、ターンオフ失敗
による素子破壊を防止することができる。また、ゲート
端子板83の構成が簡略化されるので、製造コストを低
減することができる。
<Characteristic Effects> As described above, since the auxiliary cathode terminal plate 81 and the gate terminal plate 83 are close to each other with the insulator 82 interposed therebetween, the gate terminal plate 68 Even when a current loop is formed in the auxiliary cathode terminal plate 81 via the gate electrode 34 and the cathode post electrode 31, the inductance is canceled and the total inductance can be sufficiently reduced. Therefore, the rate of increase of the gate reverse current (dI GQ /
dt) can be sufficiently obtained, all of the main current can be diverted to the gate circuit, and element destruction due to turn-off failure can be prevented. Further, since the configuration of the gate terminal plate 83 is simplified, the manufacturing cost can be reduced.

【0071】なお、電極体80と図示しないゲートドラ
イバとの接続は、補助カソード端子板81側およびゲー
ト端子板83側に、それぞれゲートドライバに電気的に
接続された導体板を接触させ、当該導体板で補助カソー
ド端子板81およびゲート端子板83挟むようにすれば
良い。この場合、導体板の形状を、補助カソード端子板
81およびゲート端子板83とできるだけ広い面積で接
触できるような形状にすることで、ゲート電流の局所的
な集中を防ぐようにする。
The electrode body 80 is connected to a gate driver (not shown) by contacting conductive plates electrically connected to the gate driver with the auxiliary cathode terminal plate 81 and the gate terminal plate 83, respectively. The auxiliary cathode terminal plate 81 and the gate terminal plate 83 may be sandwiched between the plates. In this case, a local concentration of the gate current is prevented by making the shape of the conductor plate such that it can contact the auxiliary cathode terminal plate 81 and the gate terminal plate 83 with as large an area as possible.

【0072】[0072]

【発明の効果】本発明に係る請求項1記載の圧接型半導
体装置によれば、リング状ゲート電極の他方端面に接触
するゲート端子板と補助カソード端子板とが近接して配
設された電極体により、リング状ゲート電極およびカソ
ード電極と外部との電気的接続を行うので、ゲート端子
板から、リング状ゲート電極およびカソードポスト電極
を介して補助カソード端子板流れる電流ループによるイ
ンダクタンスは打ち消されることになり、トータルイン
ダクタンスを十分に低減することができる。
According to the pressure contact type semiconductor device according to the first aspect of the present invention, the electrode in which the gate terminal plate and the auxiliary cathode terminal plate which are in contact with the other end surface of the ring-shaped gate electrode are arranged close to each other. The body makes an electrical connection between the ring-shaped gate electrode and cathode electrode and the outside, so that the inductance caused by the current loop flowing from the gate terminal plate to the auxiliary cathode terminal plate via the ring-shaped gate electrode and cathode post electrode is canceled out. And the total inductance can be sufficiently reduced.

【0073】本発明に係る請求項2記載の圧接型半導体
装置によれば、電極体がカソードフランジを兼用するこ
とになるので、カソードフランジを補助カソード端子板
として使用する場合に、ゲート端子板から、リング状ゲ
ート電極およびカソードポスト電極を介して補助カソー
ド端子板に流れる電流ループによるインダクタンスは打
ち消されることになり、トータルインダクタンスを十分
に低減することができる。
According to the pressure-contact type semiconductor device according to the second aspect of the present invention, since the electrode body also serves as the cathode flange, when the cathode flange is used as the auxiliary cathode terminal plate, the electrode terminal is not connected to the gate terminal plate. In addition, the inductance caused by the current loop flowing to the auxiliary cathode terminal plate via the ring-shaped gate electrode and the cathode post electrode is canceled, and the total inductance can be sufficiently reduced.

【0074】本発明に係る請求項3記載の圧接型半導体
装置によれば、請求項2記載の圧接型半導体装置の構成
において、リング状ゲート電極をゲート電極に押圧する
ことで、リング状ゲート電極とゲート電極との電気的な
接続を確実に行うための具体的構成を得ることができ
る。
According to the pressure-contact type semiconductor device of the third aspect of the present invention, in the configuration of the pressure-contact type semiconductor device of the second aspect, the ring-shaped gate electrode is pressed against the gate electrode to thereby form the ring-shaped gate electrode. A specific configuration for reliably performing electrical connection between the gate electrode and the gate electrode can be obtained.

【0075】本発明に係る請求項4記載の圧接型半導体
装置によれば、ゲート端子板から、リング状ゲート電極
およびカソードポスト電極を介して補助カソード端子板
に流れる電流ループによるインダクタンスは打ち消され
ることになり、トータルインダクタンスを十分に低減す
ることができるとともに、ゲート端子板の構成が簡略化
されるので、製造コストを低減することができる。
According to the pressure contact type semiconductor device of the fourth aspect of the present invention, the inductance caused by the current loop flowing from the gate terminal plate to the auxiliary cathode terminal plate via the ring-shaped gate electrode and the cathode post electrode is canceled. Therefore, the total inductance can be sufficiently reduced, and the configuration of the gate terminal plate is simplified, so that the manufacturing cost can be reduced.

【0076】本発明に係る請求項5記載の圧接型半導体
装置によれば、請求項4記載の圧接型半導体装置の構成
において、リング状ゲート電極をゲート電極に押圧する
ことで、リング状ゲート電極とゲート電極との電気的な
接続を確実に行うための具体的構成を得ることができ
る。
According to the pressure-contact type semiconductor device of the fifth aspect of the present invention, in the configuration of the pressure-contact type semiconductor device of the fourth aspect, the ring-shaped gate electrode is pressed against the gate electrode to thereby form the ring-shaped gate electrode. A specific configuration for reliably performing electrical connection between the gate electrode and the gate electrode can be obtained.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 本発明に係る圧接型半導体装置の実施の形態
1の構成を説明する断面図である。
FIG. 1 is a cross-sectional view illustrating a configuration of a press contact type semiconductor device according to a first embodiment of the present invention.

【図2】 本発明に係る圧接型半導体装置の実施の形態
1の製造工程を説明する図である。
FIG. 2 is a diagram illustrating a manufacturing process of the pressure contact type semiconductor device according to the first embodiment of the present invention.

【図3】 本発明に係る圧接型半導体装置の実施の形態
1の製造工程を説明する図である。
FIG. 3 is a diagram illustrating a manufacturing process of the press contact type semiconductor device according to the first embodiment of the present invention;

【図4】 本発明に係る圧接型半導体装置の実施の形態
1の製造工程を説明する図である。
FIG. 4 is a diagram illustrating a manufacturing process of the press contact type semiconductor device according to the first embodiment of the present invention.

【図5】 本発明に係る圧接型半導体装置の実施の形態
1の製造工程を説明する図である。
FIG. 5 is a diagram illustrating a manufacturing process of the press contact type semiconductor device according to the first embodiment of the present invention.

【図6】 本発明に係る圧接型半導体装置の実施の形態
1の製造工程を説明する図である。
FIG. 6 is a diagram illustrating a manufacturing process of the press contact type semiconductor device according to the first embodiment of the present invention;

【図7】 本発明に係る圧接型半導体装置の実施の形態
2の構成を説明する断面図である。
FIG. 7 is a sectional view illustrating a configuration of a press contact type semiconductor device according to a second embodiment of the present invention;

【図8】 本発明に係る圧接型半導体装置の実施の形態
2の製造工程を説明する図である。
FIG. 8 is a diagram illustrating a manufacturing process of the press contact type semiconductor device according to the second embodiment of the present invention.

【図9】 本発明に係る圧接型半導体装置の実施の形態
2の製造工程を説明する図である。
FIG. 9 is a diagram illustrating a manufacturing process of the press contact type semiconductor device according to the second embodiment of the present invention.

【図10】 本発明に係る圧接型半導体装置の実施の形
態2の製造工程を説明する図である。
FIG. 10 is a diagram illustrating a manufacturing process of the press contact type semiconductor device according to the second embodiment of the present invention.

【図11】 本発明に係る圧接型半導体装置の実施の形
態2の製造工程を説明する図である。
FIG. 11 is a diagram illustrating a manufacturing process of the press contact type semiconductor device according to the second embodiment of the present invention.

【図12】 本発明に係る圧接型半導体装置の実施の形
態2の製造工程を説明する図である。
FIG. 12 is a view illustrating a manufacturing process of the press contact type semiconductor device according to the second embodiment of the present invention.

【図13】 従来の圧接型半導体装置の構成を説明する
断面図である。
FIG. 13 is a cross-sectional view illustrating a configuration of a conventional pressure contact type semiconductor device.

【図14】 従来の圧接型半導体装置の構成を説明する
平面図である。
FIG. 14 is a plan view illustrating a configuration of a conventional pressure contact type semiconductor device.

【図15】 GCTサイリスタの動作を説明する回路図
である。
FIG. 15 is a circuit diagram illustrating an operation of the GCT thyristor.

【符号の説明】[Explanation of symbols]

28 半導体基板、31 カソードポスト電極、34
リング状ゲート電極、35 弾性体、60,80 電極
体、62,82 絶縁体、63,83 ゲート端子板、
63a コの字形領域、63b 先端部、61,81
補助カソード端子板、71 絶縁筒、71a 第1絶縁
筒、71b 第2絶縁筒。
28 semiconductor substrate, 31 cathode post electrode, 34
Ring-shaped gate electrode, 35 elastic body, 60, 80 electrode body, 62, 82 insulator, 63, 83 gate terminal plate,
63a U-shaped area, 63b tip, 61, 81
Auxiliary cathode terminal plate, 71 insulating cylinder, 71a first insulating cylinder, 71b second insulating cylinder.

Claims (5)

【特許請求の範囲】[Claims] 【請求項1】 一方主面の外周端縁部に沿ってゲート電
極が形成され、該ゲート電極の内側にカソード電極が形
成され、他方主面にアノード電極が形成された半導体基
板と、 前記カソード電極に電気的に接続されるカソードポスト
電極と、 一方端面が前記ゲート電極に接触するリング状ゲート電
極と、 前記リング状ゲート電極および前記カソードポスト電極
と外部との電気的接続を行う電極体とを備え、 前記電極体は、 前記リング状ゲート電極の他方端面に接触するゲート端
子板と、 前記カソードポスト電極に電気的に接続された補助カソ
ード端子板と、 少なくとも前記ゲート端子板と前記補助カソード端子板
とに挟まれて配設され、両者を電気的に絶縁する絶縁体
とを積層した積層体で構成される圧接型半導体装置。
A semiconductor substrate having a gate electrode formed along an outer peripheral edge of one main surface, a cathode electrode formed inside the gate electrode, and an anode electrode formed on the other main surface; A cathode post electrode electrically connected to the electrode; a ring-shaped gate electrode having one end surface in contact with the gate electrode; and an electrode body for electrically connecting the ring-shaped gate electrode and the cathode post electrode to the outside. A gate terminal plate in contact with the other end surface of the ring-shaped gate electrode; an auxiliary cathode terminal plate electrically connected to the cathode post electrode; and at least the gate terminal plate and the auxiliary cathode A press-contact type semiconductor device comprising a laminated body in which an insulator provided between a terminal plate and electrically insulating the both is laminated.
【請求項2】 少なくとも前記半導体基板および前記リ
ング状ゲート電極を内包する電気絶縁性の絶縁筒を備
え、 前記電極体は、 前記カソードポスト電極と前記絶縁筒との間に気密を保
つように接続され、 前記ゲート端子板は、 内周端縁部を折り返して形成されたコの字形領域を有す
るリング状金属板であって、前記コの字形領域を規定す
る折り返し部の外面が前記リング状ゲート電極の他方端
面に接触するように配設され、 前記電極体は、 前記絶縁筒の側面外方に突出するように配設される請求
項1記載の圧接型半導体装置。
2. An electrically insulating insulating cylinder including at least the semiconductor substrate and the ring-shaped gate electrode, wherein the electrode body is connected between the cathode post electrode and the insulating cylinder so as to maintain airtightness. The gate terminal plate is a ring-shaped metal plate having a U-shaped region formed by folding back the inner peripheral edge portion, and the outer surface of the folded portion defining the U-shaped region is the ring-shaped gate. The pressure contact type semiconductor device according to claim 1, wherein the pressure contact type semiconductor device is arranged so as to contact the other end surface of the electrode, and the electrode body is arranged so as to project to the outside of the side surface of the insulating cylinder.
【請求項3】 前記リング状ゲート電極を前記ゲート電
極の方向に付勢し、前記リング状ゲート電極を前記ゲー
ト電極に押圧する弾性体をさらに備え、 前記弾性体は、 前記コの字形領域内に配設され、前記折り返し部ととも
に前記リング状ゲート電極を前記ゲート電極の方向に付
勢する、請求項2記載の圧接型半導体装置。
3. An elastic body that urges the ring-shaped gate electrode in the direction of the gate electrode and presses the ring-shaped gate electrode against the gate electrode, wherein the elastic body is provided in the U-shaped region. 3. The pressure-contact type semiconductor device according to claim 2, wherein the ring-shaped gate electrode is urged in the direction of the gate electrode together with the folded portion.
【請求項4】 少なくとも前記半導体基板および前記リ
ング状ゲート電極を内包する電気絶縁性の絶縁筒を備
え、 前記補助カソード端子板は、 内周端縁部が前記カソードポスト電極の側面に電気的に
接続されたリング状金属板であって、 前記ゲート端子板は、 内周端縁面が、前記リング状ゲート電極の他方端面に接
触するように配設されたリング状金属板であって、 前記絶縁筒は、円筒軸に垂直な方向に2つに分割された
第1および第2の絶縁筒を有し、 前記電極体は、 第1および第2の絶縁筒で挟まれ、前記絶縁筒の側面外
方に突出するように配設される請求項1記載の圧接型半
導体装置。
4. An auxiliary insulating terminal tube including at least the semiconductor substrate and the ring-shaped gate electrode, wherein the auxiliary cathode terminal plate has an inner peripheral edge electrically connected to a side surface of the cathode post electrode. A ring-shaped metal plate connected, wherein the gate terminal plate is a ring-shaped metal plate arranged such that an inner peripheral edge surface is in contact with the other end surface of the ring-shaped gate electrode; The insulating cylinder has first and second insulating cylinders divided into two in a direction perpendicular to a cylindrical axis, and the electrode body is sandwiched between first and second insulating cylinders. 2. The pressure contact type semiconductor device according to claim 1, wherein the pressure contact type semiconductor device is disposed so as to protrude outward from the side surface.
【請求項5】 前記リング状ゲート電極を前記ゲート電
極の方向に付勢し、前記リング状ゲート電極を前記ゲー
ト電極に押圧する弾性体をさらに備え、 前記弾性体は、 前記電極体とともに前記リング状ゲート電極を前記ゲー
ト電極の方向に付勢するように、前記補助カソード端子
板の内周端縁部に接触する位置に配設される、請求項4
記載の圧接型半導体装置。
5. An elastic body which urges the ring-shaped gate electrode in the direction of the gate electrode and presses the ring-shaped gate electrode against the gate electrode, wherein the elastic body is provided together with the electrode body with the ring. 5. The auxiliary cathode terminal plate is disposed at a position in contact with an inner peripheral edge of the auxiliary cathode terminal plate so as to urge the gate electrode in the direction of the gate electrode.
The press-contact type semiconductor device according to the above.
JP06981997A 1997-03-24 1997-03-24 Pressure contact type semiconductor device Expired - Lifetime JP3989583B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP06981997A JP3989583B2 (en) 1997-03-24 1997-03-24 Pressure contact type semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP06981997A JP3989583B2 (en) 1997-03-24 1997-03-24 Pressure contact type semiconductor device

Publications (2)

Publication Number Publication Date
JPH10270675A true JPH10270675A (en) 1998-10-09
JP3989583B2 JP3989583B2 (en) 2007-10-10

Family

ID=13413758

Family Applications (1)

Application Number Title Priority Date Filing Date
JP06981997A Expired - Lifetime JP3989583B2 (en) 1997-03-24 1997-03-24 Pressure contact type semiconductor device

Country Status (1)

Country Link
JP (1) JP3989583B2 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002368207A (en) * 2001-06-08 2002-12-20 Mitsubishi Electric Corp Gct semiconductor device and gate drive device
US9698067B2 (en) 2013-05-13 2017-07-04 Abb Schweiz Ag Spacer system for a semiconductor switching device
CN112563210A (en) * 2020-12-11 2021-03-26 浙江华晶整流器有限公司 Reverse conducting module

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002368207A (en) * 2001-06-08 2002-12-20 Mitsubishi Electric Corp Gct semiconductor device and gate drive device
US9698067B2 (en) 2013-05-13 2017-07-04 Abb Schweiz Ag Spacer system for a semiconductor switching device
CN112563210A (en) * 2020-12-11 2021-03-26 浙江华晶整流器有限公司 Reverse conducting module

Also Published As

Publication number Publication date
JP3989583B2 (en) 2007-10-10

Similar Documents

Publication Publication Date Title
US5539220A (en) Pressure contact semiconductor device in a flat package
US5646445A (en) Semiconductor device having electrodes embedded in an insulating case
US20090058500A1 (en) Bidirectional switch module
JPH0888240A (en) Pressure-bonding type semiconductor device
JP4844591B2 (en) Semiconductor device
JP3319569B2 (en) Pressure contact type semiconductor device
JP3344552B2 (en) Pressure welding type semiconductor device
JP2002222916A (en) Pressure welded semiconductor device
JP3989583B2 (en) Pressure contact type semiconductor device
US6445013B1 (en) Gate commutated turn-off semiconductor device
US5115300A (en) High-power semiconductor device
JP2755761B2 (en) Semiconductor device
JP3228043B2 (en) Parallel connection structure of flat semiconductor switches
EP0788152B1 (en) Internal compression bonded semiconductor device with a chip frame enabling a longer creepage distance
JP3535341B2 (en) Pressure welding type semiconductor device
JP2002151646A (en) Pressure-welding type semiconductor device
JP4077130B2 (en) Gate commutation type turn-off thyristor module
JP3422211B2 (en) Semiconductor switching device, semiconductor stack device and power conversion device using the same
JP3376243B2 (en) Semiconductor switching device, semiconductor stack device and power conversion device using the same
JP4137309B2 (en) Gate commutation type semiconductor device
JP3376245B2 (en) Semiconductor switching device, semiconductor stack device and power conversion device using the same
JPH0533546U (en) Insulated gate type semiconductor device
JP2004128265A (en) Semiconductor module and plate-like lead
WO2023140050A1 (en) Semiconductor device
WO2021153447A1 (en) Semiconductor device

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050225

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070508

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070618

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070717

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070718

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100727

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100727

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110727

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110727

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120727

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120727

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130727

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term