JPH1026958A - Drive circuit for fluorescent display device - Google Patents
Drive circuit for fluorescent display deviceInfo
- Publication number
- JPH1026958A JPH1026958A JP18313796A JP18313796A JPH1026958A JP H1026958 A JPH1026958 A JP H1026958A JP 18313796 A JP18313796 A JP 18313796A JP 18313796 A JP18313796 A JP 18313796A JP H1026958 A JPH1026958 A JP H1026958A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- phosphor
- shift register
- display data
- semiconductor chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
Description
【0001】[0001]
【発明の属する技術分野】この発明は、蛍光体を利用し
て文字・記号などを表示する蛍光表示装置の駆動回路に
関し、特に蛍光体画素を半導体集積基板にドットマトリ
クス状に一体形成してなる蛍光表示装置の駆動回路に関
するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a driving circuit of a fluorescent display device for displaying characters and symbols using a phosphor, and more particularly, to a phosphor pixel integrally formed on a semiconductor integrated substrate in a dot matrix. The present invention relates to a driving circuit for a fluorescent display device.
【0002】[0002]
【従来の技術】蛍光表示装置において、様々なキャラク
ターを表示したりグラフィック表示をおこなうものとし
て、蛍光体画素をドットマトリクスに形成したものがあ
る。一般に、この種の蛍光表示装置(シフトメモリ内蔵
型蛍光表示管)では、駆動制御用の半導体集積回路を有
する半導体チップ上の一部に蛍光体層を形成し、多数の
蛍光体画素をドットマトリクス状に設けてそれらを駆動
することにより、各種文字・記号などを表示するものと
なっている。2. Description of the Related Art In a fluorescent display device, as a device for displaying various characters or performing graphic display, there is a device in which phosphor pixels are formed in a dot matrix. Generally, in this type of fluorescent display device (a fluorescent display tube with a built-in shift memory), a phosphor layer is formed on a part of a semiconductor chip having a semiconductor integrated circuit for drive control, and a large number of phosphor pixels are formed in a dot matrix. Various characters, symbols, and the like are displayed by providing them in a shape and driving them.
【0003】図2は、上述した一般的な蛍光表示管の断
面を示す説明図である。図2に示されるように、ガラス
基板21上に半導体チップ22が形成されている。半導
体チップ22上には、図示していないがドット状の陽極
がマトリクス状に形成され、これらの上に蛍光体23が
形成され、蛍光体画素を構成している。また、半導体チ
ップ22上部には、電子を放出するフィラメント(陰
極)24があり、このフィラメント24と半導体チップ
22の間に、電子拡散グリッド25がある。FIG. 2 is an explanatory view showing a cross section of the above-mentioned general fluorescent display tube. As shown in FIG. 2, a semiconductor chip 22 is formed on a glass substrate 21. On the semiconductor chip 22, although not shown, dot-shaped anodes are formed in a matrix, and a phosphor 23 is formed thereon to form a phosphor pixel. A filament (cathode) 24 for emitting electrons is provided above the semiconductor chip 22, and an electron diffusion grid 25 is provided between the filament 24 and the semiconductor chip 22.
【0004】また、半導体チップ22上の端子部26よ
り引き出されたボンディングワイヤ27は、ガラス基板
21上の配線パターン28に接続されている。一方、ガ
ラス基板21上には、スペーサガラス29を介してフロ
ントガラス21aが配置されている。これらは、封止用
フリットガラス29aにより封着され、ガラス基板2
1,フロントガラス21a,および,スペーサガラス2
9で囲われた空間が真空排気されている。なお、配線パ
ターン28にはリードピン30の一端が接続され、この
リードピン30は、ガラス基板21とスペーサガラス2
9に挟まれた封止用フリットガラス29a中を通って外
部に取り出されている。A bonding wire 27 drawn from a terminal 26 on the semiconductor chip 22 is connected to a wiring pattern 28 on the glass substrate 21. On the other hand, a windshield 21 a is arranged on the glass substrate 21 via a spacer glass 29. These are sealed by a sealing frit glass 29a, and the glass substrate 2
1, front glass 21a and spacer glass 2
The space enclosed by 9 is evacuated. One end of a lead pin 30 is connected to the wiring pattern 28, and the lead pin 30 is connected to the glass substrate 21 and the spacer glass 2.
9 through the inside of the sealing frit glass 29a.
【0005】そして、図3は上述した蛍光表示管の表示
部における概略的な回路図である。図3に示すように、
発光エレメント31は、陽極23aおよび蛍光体23
(蛍光体画素)とこれを駆動するトランジスタ32とか
らなる。そして、トランジスタ32は、ラッチ回路33
に記憶されている表示データに基づいてオン/オフ動作
し、そのオンに応じて蛍光体23が陽極電圧(正電圧)
となる。すると、駆動電源36により駆動されたフィラ
メント24から放出された熱電子が、電子拡散グリッド
25を介して蛍光体23に衝突するようになる。そし
て、電子が衝突した蛍光体23は、蛍光を発光すること
になる。FIG. 3 is a schematic circuit diagram of a display section of the above-described fluorescent display tube. As shown in FIG.
The light emitting element 31 includes an anode 23a and a phosphor 23.
(Phosphor pixel) and a transistor 32 for driving the same. The transistor 32 is connected to the latch circuit 33
Is turned on / off based on the display data stored in the memory 23, and the phosphor 23 is switched to the anode voltage (positive voltage) in accordance with the on / off operation.
Becomes Then, the thermoelectrons emitted from the filament 24 driven by the driving power supply 36 collide with the phosphor 23 via the electron diffusion grid 25. Then, the phosphor 23 hit by the electrons emits fluorescent light.
【0006】図4は、上述した表示部におけるドライバ
(駆動回路)の構成を示す回路図である。特に、発光エ
レメント31が16×16ドットマトリクスを構成して
いる場合を示している。図4に示すように、シフトレジ
スタ回路41は、発光エレメント31(#1〜#25
6)ごとに直列接続して設けられ、それぞれの発光エレ
メント31に対応する表示データをクロック信号CLK
に基づいてシフト方向選択信号L/Rが示す方向に順次
シフトさせる。そして、ラッチ信号LATに基づいてシ
フトレジスタ回路41からの出力がラッチ回路33に保
持され、トランジスタ32(図3)に出力される。FIG. 4 is a circuit diagram showing a configuration of a driver (drive circuit) in the above-mentioned display unit. In particular, the case where the light emitting elements 31 form a 16 × 16 dot matrix is shown. As shown in FIG. 4, the shift register circuit 41 includes the light emitting elements 31 (# 1 to # 25).
6), the display data corresponding to each light emitting element 31 is provided by a clock signal CLK.
Are sequentially shifted in the direction indicated by the shift direction selection signal L / R. Then, the output from the shift register circuit 41 is held in the latch circuit 33 based on the latch signal LAT, and is output to the transistor 32 (FIG. 3).
【0007】次に、図4を参照して動作を説明する。シ
フトレジスタ回路41における表示データのシフト方向
を選択するシフト方向選択信号L/Rが「H」レベルの
場合、各発光エレメント#1,#2・・#256の表示
データが、発光エレメント#256から順に、シリアル
入力SIから入力される。これら表示データは、クロッ
ク信号CLKに基づいて、発光エレメント#1,#2・
・#256に対応する各シフトレジスタ回路41にて順
次シフトされる。Next, the operation will be described with reference to FIG. When the shift direction selection signal L / R for selecting the shift direction of the display data in the shift register circuit 41 is at "H" level, the display data of each of the light emitting elements # 1, # 2,. The data is sequentially input from the serial input SI. These display data are based on light-emitting elements # 1, # 2,.
-Each shift register circuit 41 corresponding to # 256 sequentially shifts.
【0008】各表示データが、対応するシフトレジスタ
回路41までそれぞれシフトされた後にラッチ信号LA
Tが入力され、その時点で各シフトレジスタ回路41か
ら出力されている表示データがそれぞれのラッチ回路3
3にて保持出力される。これにより、各発光エレメント
31には、ラッチ回路33にて保持出力された表示デー
タが入力され、これに応じて発光エレメント31内のト
ランジスタ32(図3参照)が駆動されて蛍光体23
(陽極23a)への陽極電圧の供給が制御され、それぞ
れの表示データに応じた表示が出力される。After each display data is shifted to the corresponding shift register circuit 41, the latch signal LA
T is input, and the display data output from each shift register circuit 41 at that time is stored in each latch circuit 3.
3 is output. As a result, the display data held and output by the latch circuit 33 is input to each light emitting element 31, and the transistor 32 (see FIG. 3) in the light emitting element 31 is driven in response to this, and the phosphor 23
The supply of the anode voltage to the (anode 23a) is controlled, and a display corresponding to each display data is output.
【0009】上述では、各発光エレメント31ごとに、
表示データを順にシフトさせるシフトレジスタ回路41
と、これらシフトレジスタ回路41からの出力を発光エ
レメント31に保持出力するラッチ回路33とを設け
て、各発光エレメント31への表示データをシリアルデ
ータにて入力するようにした。このように構成すること
で、複数本のX−Yアドレスを半導体チップに入力する
ものと比較して、半導体チップ上における信号線や半導
体チップへ供給すべき信号線の本数が削減され、半導体
チップの製造工程が簡略化される。そして、ワイヤーボ
ンディング数が削減されて歩留りが向上し、価格を低下
させることが可能となる。In the above description, for each light emitting element 31,
Shift register circuit 41 for sequentially shifting display data
And a latch circuit 33 for holding and outputting the output from the shift register circuit 41 to the light emitting elements 31 so as to input the display data to each light emitting element 31 as serial data. With this configuration, the number of signal lines on the semiconductor chip and the number of signal lines to be supplied to the semiconductor chip are reduced as compared with the case where a plurality of XY addresses are input to the semiconductor chip. Is simplified. Then, the number of wire bonding is reduced, the yield is improved, and the price can be reduced.
【0010】なお、シフト方向選択信号L/Rが「L」
レベルの場合には、前述とは逆に、各発光エレメント#
1,#2・・#256の表示データが、発光エレメント
#1から順に、シリアル出力S0から入力される。これ
ら表示データは、クロック信号CLKに基づいて、発光
エレメント#256,#255・・#1のシフトレジス
タ回路41にて順次シフトされる。The shift direction selection signal L / R is "L".
In the case of the level, contrary to the above, each light emitting element #
The display data of # 1,..., # 256 is input from the serial output S0 in order from the light emitting element # 1. These display data are sequentially shifted by the shift register circuit 41 of the light emitting elements # 256, # 255,... # 1, based on the clock signal CLK.
【0011】そして、各表示データが、対応するシフト
レジスタ回路41までそれぞれシフトされた後にラッチ
信号LATが入力され、その時点で各シフトレジスタ回
路41から出力されている表示データがそれぞれのラッ
チ回路33にて保持出力される。これにより、各発光エ
レメント31には、ラッチ回路33にて保持出力された
表示データが入力され、これに応じて発光エレメント3
1内のトランジスタ32(図3参照)が駆動されて蛍光
体23(陽極23a)への陽極電圧の供給が制御され、
それぞれの表示データに応じた表示が出力される。After each display data is shifted to the corresponding shift register circuit 41, the latch signal LAT is input, and the display data output from each shift register circuit 41 at that time is stored in the corresponding latch circuit 33. Is held and output. As a result, the display data held and output by the latch circuit 33 is input to each light emitting element 31, and the light emitting element 3
1, the transistor 32 (see FIG. 3) is driven to control the supply of the anode voltage to the phosphor 23 (the anode 23a),
A display corresponding to each display data is output.
【0012】[0012]
【発明が解決しようとする課題】ところで、上述したよ
うな蛍光表示管の蛍光体画素および周囲の回路が正常で
あるかどうかの検査は、一般に蛍光表示管が完成した状
態で、全ての蛍光体画素を発光させることでおこなって
いる。全ての蛍光体画素を発光させるように制御した状
態で、発光していない蛍光体画素があれば、それが欠陥
(ドット欠陥)であることが判明する。ここで、そのド
ット欠陥の原因が、前述したトランジスタやラッチ回
路,もしくは,シフトレジスタ回路の異常であった場
合、電子拡散グリッドの形成など、半導体チップ(駆動
回路)以外の製造工程が無駄になってしまう。The above-mentioned inspection for checking whether or not the phosphor pixels of the fluorescent display tube and the surrounding circuits are normal is generally carried out in a state in which the fluorescent display tube is completed and all of the fluorescent materials are checked. This is performed by causing the pixels to emit light. In a state where all the phosphor pixels are controlled to emit light, if there is a phosphor pixel that does not emit light, it is determined that this is a defect (dot defect). Here, if the cause of the dot defect is an abnormality of the above-described transistor, latch circuit, or shift register circuit, manufacturing processes other than the semiconductor chip (drive circuit), such as formation of an electron diffusion grid, are wasted. Would.
【0013】すなわち、半導体チップは、シリコンウエ
ハ上に多数形成した後で個々に切りだし、これらをマト
リクス状に配置して配線接続してより広い表示領域を得
るようにしている。そして、そのあと、これらの上に電
子拡散グリッドやフィラメントなどを配置し、フロント
ガラスおよびスペーサガラスで封止し、内部を真空排気
するようにして、蛍光表示管を製造するようにしてい
る。したがって、半導体チップに欠陥が存在すると、他
の部分に問題が無くても、蛍光表示管一式全てが不良品
となり、半導体チップ以外の部品まで全てが無駄になっ
てしまう。また、製造する上でかけたコストも無駄にな
ってしまう。That is, after a large number of semiconductor chips are formed on a silicon wafer, they are individually cut out, arranged in a matrix, and connected by wiring to obtain a wider display area. After that, an electron diffusion grid, a filament, and the like are arranged thereon, sealed with a windshield and a spacer glass, and the inside thereof is evacuated to manufacture a fluorescent display tube. Therefore, if a defect exists in the semiconductor chip, the entire fluorescent display tube becomes defective even if there is no problem in other parts, and all parts other than the semiconductor chip are wasted. In addition, the cost of manufacturing is wasted.
【0014】この発明は、以上のような問題点を解消す
るためになされたものであり、蛍光表示装置製造におい
て、不良発生による部品の無駄を低減できるようにする
ことを目的とする。SUMMARY OF THE INVENTION The present invention has been made to solve the above problems, and has as its object to reduce the waste of components due to the occurrence of defects in the manufacture of a fluorescent display device.
【0015】[0015]
【課題を解決するための手段】この発明の蛍光表示装置
の駆動回路は、半導体チップ上に形成された陽極とこの
上に形成された蛍光体層とからなる蛍光体画素を多数有
し、各蛍光体画素ごとに設けられその陽極に陽極電圧を
印加する駆動部と、各蛍光体画素ごとに設けられそれぞ
れの蛍光体画素に対応する表示データを所定のクロック
信号に基づいて順次シフトさせるシフトレジスタ回路
と、各蛍光体画素ごとに設けられ所定のラッチ信号に基
づいて対応するシフトレジスタ回路からの出力を個々の
表示データとして保持して駆動部に出力するラッチ回路
とを備え、各駆動部それぞれの出力をアンド回路で連結
したものである。このため、全ての駆動部から陽極電圧
が出力されたときだけ、連結されたアンド回路の最終出
力が「1」となる。A driving circuit for a fluorescent display device according to the present invention has a large number of phosphor pixels each including an anode formed on a semiconductor chip and a phosphor layer formed thereon. A drive unit provided for each phosphor pixel and applying an anode voltage to its anode, and a shift register provided for each phosphor pixel and sequentially shifting display data corresponding to each phosphor pixel based on a predetermined clock signal Circuit, and a latch circuit provided for each phosphor pixel and holding an output from a corresponding shift register circuit as individual display data based on a predetermined latch signal and outputting the display data to a driving unit. Are connected by an AND circuit. For this reason, the final output of the connected AND circuit becomes “1” only when the anode voltages are output from all the driving units.
【0016】[0016]
【発明の実施の形態】以下この発明の実施の形態を図を
参照して説明する。図1は、この発明の実施の形態にお
ける蛍光表示管(蛍光表示装置)の表示部におけるドラ
イバ(駆動回路)の構成を示す回路図である。図1に示
すように、この実施の形態では、各トランジスタ(駆動
部)32からの出力をアンド回路1で連結するようにし
たものである。なお、他の符号は、図3および図4と同
様である。そして、全レジスタ回路に「H」を入力した
とき、連結されたアンド回路群からの出力TOが「L」
になった場合、その半導体チップは不良と判断する。Embodiments of the present invention will be described below with reference to the drawings. FIG. 1 is a circuit diagram showing a configuration of a driver (drive circuit) in a display unit of a fluorescent display tube (fluorescent display device) according to an embodiment of the present invention. As shown in FIG. 1, in this embodiment, outputs from respective transistors (drive units) 32 are connected by an AND circuit 1. The other reference numerals are the same as those in FIGS. Then, when "H" is input to all the register circuits, the output TO from the connected AND circuit group becomes "L".
Is determined, the semiconductor chip is determined to be defective.
【0017】以下、不良判断における動作について説明
する。検査対象の半導体チップの、例えば、シフトレジ
スタ回路41における表示データのシフト方向を選択す
るシフト方向選択信号L/Rを「H」レベルとする。そ
して、各蛍光体画素全てを発光させる表示データ
(「H」)を、最後の蛍光体画素から順に、シリアル入
力SIより入力する。これら表示データは、クロック信
号CLKに基づいて、最初の蛍光体画素から順に対応す
る各シフトレジスタ回路41にて順次シフトされる。The operation for determining a defect will be described below. For example, the shift direction selection signal L / R for selecting the shift direction of the display data of the semiconductor chip to be inspected in the shift register circuit 41 is set to “H” level. Then, display data (“H”) for causing all the phosphor pixels to emit light is input from the serial input SI in order from the last phosphor pixel. These display data are sequentially shifted by the corresponding shift register circuits 41 sequentially from the first phosphor pixel based on the clock signal CLK.
【0018】各表示データが、対応するシフトレジスタ
回路41までそれぞれシフトされた後にラッチ信号LA
Tが入力される。そして、その時点で各シフトレジスタ
回路41から出力されている表示データが、それぞれの
ラッチ回路33にて保持出力される。これにより、各発
光エレメント31には、ラッチ回路33にて保持出力さ
れた表示データが入力され、これに応じて発光エレメン
ト31内のトランジスタ32が駆動されて蛍光体23へ
の陽極電圧の供給が制御される。After each display data is shifted to the corresponding shift register circuit 41, the latch signal LA
T is input. Then, the display data output from each shift register circuit 41 at that time is held and output by each latch circuit 33. As a result, the display data held and output by the latch circuit 33 is input to each light emitting element 31, and the transistor 32 in the light emitting element 31 is driven in response to this, so that the anode voltage is supplied to the phosphor 23. Controlled.
【0019】このとき、全ての蛍光体画素を表示するデ
ータ(「H」)を入力しているので、連結されたアンド
回路群からの出力TOは「H」となるはずである。しか
し、ここで、いずれかのシフトレジスタ回路41,ラッ
チ回路33,トランジスタ32に異常があれば、それに
接続する蛍光体23(陽極23a)には陽極電圧が供給
されない。この結果、この陽極電圧を供給するトランジ
スタ32の出力が接続されるアンド回路1では、陽極電
圧が供給されない。このため、たとえこのアンド回路1
に接続する手前のアンド回路より「H」が入力されて
も、係るアンド回路よりは「L」が出力されることにな
る。そして、連結されたアンド回路群からの出力TOは
「0」となり、この半導体チップは不良と判断される。At this time, since the data (“H”) for displaying all the phosphor pixels has been input, the output TO from the connected AND circuit group should be “H”. However, if any of the shift register circuit 41, the latch circuit 33, and the transistor 32 are abnormal, the anode voltage is not supplied to the phosphor 23 (anode 23a) connected thereto. As a result, in the AND circuit 1 to which the output of the transistor 32 that supplies the anode voltage is connected, the anode voltage is not supplied. Therefore, even if this AND circuit 1
Even if "H" is input from the AND circuit before connecting to the terminal, "L" is output from the AND circuit. Then, the output TO from the connected AND circuit group becomes “0”, and this semiconductor chip is determined to be defective.
【0020】以上示したように、この実施の形態によれ
ば、部分的に蛍光体23(陽極23a:図3)への陽極
電圧の出力がなされないドット欠陥を、蛍光表示の状態
を観察することなく検出できる。すなわち、この実施の
形態によれば、蛍光表示管として完成していなくても、
半導体チップの状態でドット欠陥の有無を検出できる。
このため、電子拡散グリッドやフィラメントなどを配置
し、フロントガラスおよびスペーサガラスで封止し、内
部を真空排気するなどのプロセスを経て蛍光表示管とし
て完成してから検査する必要が無く、欠陥のない半導体
チップ(駆動回路)だけを蛍光表示管の部品として用い
ることが可能となる。As described above, according to this embodiment, a dot defect in which the anode voltage is not partially output to the phosphor 23 (anode 23a: FIG. 3) is observed in the state of the fluorescent display. Can be detected without the need. That is, according to this embodiment, even if the fluorescent display tube is not completed,
The presence or absence of a dot defect can be detected in the state of the semiconductor chip.
For this reason, there is no need to inspect the device after completing it as a fluorescent display tube through processes such as arranging an electron diffusion grid or filament, sealing with a windshield and a spacer glass, and evacuating the inside without any defect. Only the semiconductor chip (drive circuit) can be used as a component of the fluorescent display tube.
【0021】[0021]
【発明の効果】以上説明したように、この発明では、半
導体チップ上に形成された陽極とこの上に形成された蛍
光体層とからなる蛍光体画素を多数有し、各蛍光体画素
ごとに設けられその陽極に陽極電圧を印加する駆動部
と、各蛍光体画素ごとに設けられそれぞれの蛍光体画素
に対応する表示データを所定のクロック信号に基づいて
順次シフトさせるシフトレジスタ回路と、各蛍光体画素
ごとに設けられ所定のラッチ信号に基づいて対応するシ
フトレジスタ回路からの出力を個々の表示データとして
保持して駆動部に出力するラッチ回路とを備え、各駆動
部それぞれの出力をアンド回路で連結するようにした。As described above, according to the present invention, a large number of phosphor pixels each including an anode formed on a semiconductor chip and a phosphor layer formed thereon are provided. A driving unit provided for applying an anode voltage to the anode; a shift register circuit provided for each phosphor pixel and sequentially shifting display data corresponding to each phosphor pixel based on a predetermined clock signal; A latch circuit provided for each body pixel, for holding output from a corresponding shift register circuit as individual display data based on a predetermined latch signal and outputting the data to a drive unit, and outputting an output of each drive unit to an AND circuit Was connected.
【0022】このようにすることで、全ての駆動部から
陽極電圧が出力されたときだけ、連結されたアンド回路
の最終出力が「H」となるので、蛍光体画素を全て表示
させるように駆動回路を制御したとき、連結されたアン
ド回路の最終出力が「L」であれば、その駆動回路は不
良と判断できる。この結果、この発明によれば、完成し
た状態とすることなく、駆動回路の検査が可能となり、
不良発生による部品の無駄を低減できるという効果を有
する。By doing so, the final output of the connected AND circuit becomes "H" only when the anode voltages are output from all the driving units, so that all the phosphor pixels are driven to display. When the circuit is controlled, if the final output of the connected AND circuit is “L”, it can be determined that the drive circuit is defective. As a result, according to the present invention, it is possible to inspect the drive circuit without making it a completed state,
This has the effect of reducing waste of components due to the occurrence of defects.
【図1】 この発明の実施の形態における蛍光表示装置
の表示部におけるドライバ(駆動回路)の構成を示す回
路図である。FIG. 1 is a circuit diagram showing a configuration of a driver (drive circuit) in a display unit of a fluorescent display device according to an embodiment of the present invention.
【図2】 一般的な蛍光表示管の断面を示す説明図であ
る。FIG. 2 is an explanatory view showing a cross section of a general fluorescent display tube.
【図3】 蛍光表示管の表示部における概略的な回路図
である。FIG. 3 is a schematic circuit diagram of a display unit of the fluorescent display tube.
【図4】 蛍光表示管の表示部におけるドライバ(駆動
回路)の構成を示す回路図である。FIG. 4 is a circuit diagram showing a configuration of a driver (drive circuit) in a display unit of the fluorescent display tube.
1…アンド回路、22…半導体チップ、23…蛍光体、
23a…陽極、24…フィラメント(陰極)、25…電
子拡散グリッド、32…トランジスタ、33…ラッチ回
路、41…シフトレジスタ回路。1 ... AND circuit, 22 ... Semiconductor chip, 23 ... Phosphor,
23a: anode, 24: filament (cathode), 25: electron diffusion grid, 32: transistor, 33: latch circuit, 41: shift register circuit.
Claims (2)
上に形成された蛍光体層とからなる蛍光体画素を多数有
し、これら蛍光体画素に対して個々の表示データを出力
することにより、各種文字・図形などを表示する蛍光表
示装置の駆動回路において、 各蛍光体画素ごとに設けられ、前記陽極に陽極電圧を印
加する駆動部と、 各蛍光体画素ごとに設けられ、それぞれの蛍光体画素に
対応する表示データを所定のクロック信号に基づいて順
次シフトさせるシフトレジスタ回路と、 各蛍光体画素ごとに設けられ、所定のラッチ信号に基づ
いて対応するシフトレジスタ回路からの出力を個々の表
示データとして保持して前記駆動部に出力するラッチ回
路とを備え、 前記駆動部それぞれの出力をアンド回路で連結したこと
を特徴とする蛍光表示装置の駆動回路。An image display apparatus comprising: a plurality of phosphor pixels each including an anode formed on a semiconductor chip and a phosphor layer formed thereon; and outputting individual display data to these phosphor pixels. A driving circuit provided for each phosphor pixel and applying an anode voltage to the anode; and a driving circuit provided for each phosphor pixel and provided for each phosphor pixel. A shift register circuit for sequentially shifting display data corresponding to a body pixel based on a predetermined clock signal, and an output from the corresponding shift register circuit provided for each phosphor pixel and corresponding to the predetermined latch signal, based on a predetermined latch signal. A latch circuit for holding as display data and outputting the data to the driving unit, wherein outputs of the driving units are connected by an AND circuit. The drive circuit.
において、 シフトレジスタ回路は、所定のシフト方向選択信号に基
づいて表示データのシフト方向を切り替える双方向シフ
トレジスタ回路からなることを特徴とする蛍光表示装置
の駆動回路。2. The drive circuit for a fluorescent display device according to claim 1, wherein the shift register circuit comprises a bidirectional shift register circuit for switching a display data shift direction based on a predetermined shift direction selection signal. Driving circuit for a fluorescent display device.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP18313796A JP3547565B2 (en) | 1996-07-12 | 1996-07-12 | Drive circuit for fluorescent display |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP18313796A JP3547565B2 (en) | 1996-07-12 | 1996-07-12 | Drive circuit for fluorescent display |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH1026958A true JPH1026958A (en) | 1998-01-27 |
JP3547565B2 JP3547565B2 (en) | 2004-07-28 |
Family
ID=16130454
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP18313796A Expired - Lifetime JP3547565B2 (en) | 1996-07-12 | 1996-07-12 | Drive circuit for fluorescent display |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3547565B2 (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009098365A (en) * | 2007-10-16 | 2009-05-07 | Futaba Corp | Electron-emissive element and display element |
JP2013101369A (en) * | 2012-12-25 | 2013-05-23 | Nlt Technologies Ltd | Display device |
US8773344B2 (en) | 2006-10-13 | 2014-07-08 | Nlt Technologies, Ltd. | Surface display device of an arbitrary shape |
-
1996
- 1996-07-12 JP JP18313796A patent/JP3547565B2/en not_active Expired - Lifetime
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8773344B2 (en) | 2006-10-13 | 2014-07-08 | Nlt Technologies, Ltd. | Surface display device of an arbitrary shape |
US9097942B2 (en) | 2006-10-13 | 2015-08-04 | Nlt Technologies, Ltd. | Display device, and electronic device and ornamental product incorporating same |
US10008165B2 (en) | 2006-10-13 | 2018-06-26 | Nlt Technologies, Ltd. | TFT display device including unit circuits, pixel circuits and a display element |
US10235954B2 (en) | 2006-10-13 | 2019-03-19 | Tianma Japan, Ltd. | Surface display device with a non-rectangular display surface shape and electronic device including same |
US10453408B2 (en) | 2006-10-13 | 2019-10-22 | Tianma Japan, Ltd. | Surface display device with a non-rectangular display surface shape and electronic device including same |
JP2009098365A (en) * | 2007-10-16 | 2009-05-07 | Futaba Corp | Electron-emissive element and display element |
JP2013101369A (en) * | 2012-12-25 | 2013-05-23 | Nlt Technologies Ltd | Display device |
Also Published As
Publication number | Publication date |
---|---|
JP3547565B2 (en) | 2004-07-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11056041B2 (en) | Display panel redundancy schemes | |
US7265572B2 (en) | Image display device and method of testing the same | |
JP4887027B2 (en) | Mother board of organic electroluminescence display | |
JP2661457B2 (en) | Field emission cathode | |
KR100725194B1 (en) | Display device | |
CN109523943B (en) | Display panel and display device | |
JPH0361950B2 (en) | ||
JP2005164679A (en) | Organic electroluminescence display device | |
KR100263099B1 (en) | Display device | |
US4688030A (en) | Fluorescent display device | |
JP3547565B2 (en) | Drive circuit for fluorescent display | |
KR100662994B1 (en) | Organic light emitting display and mother board of the same and testing method using the same | |
US20070285358A1 (en) | Active matrix display element and device | |
JP2007183265A (en) | Tft inspection device utilizing surface electron emission device array, and its inspection method | |
KR100870350B1 (en) | Active matrix drive display elements | |
JP4499490B2 (en) | Organic EL display device substrate and organic EL display device | |
US7983056B2 (en) | Semiconductor device | |
JPH09106264A (en) | Driving circuit for fluorescent display device | |
KR100649248B1 (en) | Light emitting display and data driver thereof | |
KR20070093229A (en) | Method of detecting line defect in a light emitting device | |
JPH063716B2 (en) | Fluorescent display device | |
JP2002215098A (en) | Fluorescent character display tube | |
JPH05334973A (en) | Fluorescent character display panel controlled by thin film transistor | |
KR100649250B1 (en) | Light emitting display and light emitting panel | |
CN115424554A (en) | Array substrate, VT (Voltage variation) testing method thereof, display panel and display device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20031224 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040106 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040305 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040413 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040414 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090423 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100423 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110423 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120423 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120423 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130423 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130423 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140423 Year of fee payment: 10 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |