JPH10268348A - Liquid crystal display device - Google Patents

Liquid crystal display device

Info

Publication number
JPH10268348A
JPH10268348A JP7252397A JP7252397A JPH10268348A JP H10268348 A JPH10268348 A JP H10268348A JP 7252397 A JP7252397 A JP 7252397A JP 7252397 A JP7252397 A JP 7252397A JP H10268348 A JPH10268348 A JP H10268348A
Authority
JP
Japan
Prior art keywords
liquid crystal
crystal display
capacitor
bus line
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7252397A
Other languages
Japanese (ja)
Inventor
Hideo Izawa
秀雄 井澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP7252397A priority Critical patent/JPH10268348A/en
Publication of JPH10268348A publication Critical patent/JPH10268348A/en
Pending legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)

Abstract

PROBLEM TO BE SOLVED: To correct luminance unevenness below a permissible limit and to obtain a uniform display by providing a capacitor which is variable in capacity outside a display area on the signal input side of each gate bus line of the liquid crystal display device. SOLUTION: The capacitor 20 which is variable in capacity is formed outside the display area 18 on the signal input side of each gate bus line 14 of a liquid crystal display panel. If there is linear luminance unevenness parallel to the gate bus line 14, the capacity of the capacitor 20 is made small and the rounding of a gate signal is controlled to correct the luminance unevenness in the display area 18 below the permissible limit. Namely, variance among voltages applied to liquid crystal display elements 13 by the gate bus lines 14 due to variance in characteristics of switching elements 12 and 13 and an auxiliary capacitor 19 due to surface unevenness of polysilicon and variation in crystal characteristics are compensated by varying the capacity of the variable capacitor 20 and controlling field voltages of TFTs 12 by the gate bus lines 14 so that a voltage (drain voltage) applied to the liquid crystal display element 13 becomes uniform in a plane.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は液晶表示装置に関
し、特に輝度むら等の表示不良の低減に有用なアクティ
ブマトリクス方式の液晶表示装置に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal display device, and more particularly to an active matrix type liquid crystal display device useful for reducing display defects such as uneven brightness.

【0002】[0002]

【従来の技術】液晶表示装置は、小型、軽量、薄型、低
消費電力等の特長を有していることから、パソコン等の
OA装置の表示装置、モニター、又は映像機器等AV装
置の表示装置として、直視型表示装置、投影型表示装置
に利用されている。特に各絵素電極に薄膜トランジスタ
(以下、TFTと記す)を用いたアクティブマトリクス
方式の液晶表示装置は、大画面、高精細表示が期待され
ている。
2. Description of the Related Art A liquid crystal display device has features such as small size, light weight, thin thickness, and low power consumption. Therefore, a display device of an OA device such as a personal computer, a monitor, or a display device of an AV device such as a video device. As a direct-view display device and a projection display device. In particular, an active matrix type liquid crystal display device using a thin film transistor (hereinafter referred to as a TFT) for each picture element electrode is expected to have a large screen and high definition display.

【0003】図6は従来のアクティブマトリクス方式液
晶表示装置の等価回路図を示す。図において,11は液
晶表示パネル、12はスイッチング素子としてのTF
T、13は絵素電極と対向電極との間に形成された液晶
表示素子であり、TFT12と共に1画素を構成する。
これらのTFT12と液晶表示素子13の対が数100
個×数100個が行及び列方向に格子状に配列されて、
液晶表示パネル11が構成される。14は各TFTのゲ
ートに接続された走査線(以下、ゲートバスラインと記
す)、15は各TFTのソースに接続された信号線(以
下、ソースバスラインと記す)、16は各ゲートバスラ
イン14に順次矩形波のゲート信号(走査信号)を供給
する走査線駆動回路、17は外部からの映像信号をサン
プリングして、保持するサンプルホールド回路と、この
サンプルホールド回路の出力をそれぞれのソースバスラ
イン15に信号を供給する信号線駆動回路である。18
は多数の液晶表示素子13が配列されている表示領域で
ある。19は補助容量で、無くても良いが、通常、表示
特性向上のために設けられる。なお、液晶表示素子13
および補助容量19の一端の丸印は対向電極電位である
ことを意味する。
FIG. 6 shows an equivalent circuit diagram of a conventional active matrix type liquid crystal display device. In the figure, 11 is a liquid crystal display panel, and 12 is TF as a switching element.
T and 13 are liquid crystal display elements formed between the picture element electrode and the counter electrode, and together with the TFT 12, constitute one pixel.
The pair of the TFT 12 and the liquid crystal display element 13 has several hundreds.
Pieces × several hundred pieces are arranged in a grid in the row and column directions,
The liquid crystal display panel 11 is configured. Reference numeral 14 denotes a scanning line (hereinafter, referred to as a gate bus line) connected to the gate of each TFT, 15 denotes a signal line (hereinafter, referred to as a source bus line) connected to the source of each TFT, and 16 denotes a gate bus line. A scanning line driving circuit for sequentially supplying a square wave gate signal (scanning signal) to 14; a sample and hold circuit 17 for sampling and holding an external video signal; and an output of the sample and hold circuit for each source bus This is a signal line driving circuit that supplies a signal to the line 15. 18
Is a display area in which many liquid crystal display elements 13 are arranged. Reference numeral 19 denotes an auxiliary capacitor, which may or may not be provided, but is usually provided for improving display characteristics. The liquid crystal display element 13
And a circle at one end of the auxiliary capacitance 19 indicates the counter electrode potential.

【0004】従来、スイッチング素子にはアモルファス
シリコンを半導体材料としてTFTを構成していた。こ
の場合は、アモルファスシリコン層はCVD装置により
基板上に全面に一括して成膜するため、基板上での膜
厚、特性ともに均一性は比較的良好である。
Heretofore, TFTs have been formed of switching elements using amorphous silicon as a semiconductor material. In this case, since the amorphous silicon layer is collectively formed on the entire surface of the substrate by the CVD device, the uniformity of the film thickness and characteristics on the substrate is relatively good.

【0005】一方、スイッチング素子に駆動特性の良い
ポリシリコンを半導体材料とするTFTを用いる場合、
大型基板を用い、低コストで製造するには、ガラス基板
を用い、このガラス基板上にプラズマCVD法により堆
積したアモルファスシリコン膜をレーザアニール法でポ
リシリコン化して用いるのが一般的である。この場合、
レーザーは高出力のエキシマレーザーを用い、光学系を
通して、線状のビームに整形、出力の均一化を行い、基
板上を走査して、全面ポリシリコン化することが行われ
ている。エキシマレーザーを用いて、大型基板全面をア
ニール処理する場合、エキシマレーザーはパルスレーザ
のため、レーザー照射毎のエネルギーのばらつきや照射
と照射の継ぎ目が発生する。このため、レーザーの走査
方向に沿って、ポリシリコンの表面凹凸、結晶特性の変
化が発生し、これがスイッチング素子や補助容量の素子
特性を変化させ、表示画面上にレーザーの走査方向に沿
った線状の輝度むらとして現れる。
On the other hand, when a TFT using polysilicon having good driving characteristics as a semiconductor material is used for a switching element,
In order to manufacture a large substrate at low cost, a glass substrate is generally used, and an amorphous silicon film deposited on the glass substrate by a plasma CVD method is converted into polysilicon by a laser annealing method. in this case,
As a laser, a high-output excimer laser is used. The laser is shaped into a linear beam through an optical system, the output is made uniform, and the substrate is scanned to convert the entire surface into polysilicon. When an excimer laser is used to anneal the entire surface of a large-sized substrate, the excimer laser is a pulse laser, so that energy variations at each laser irradiation and joints between irradiations occur. For this reason, along the scanning direction of the laser, surface irregularities of the polysilicon and changes in crystal characteristics occur, which change the element characteristics of the switching element and the storage capacitor, and a line along the laser scanning direction on the display screen. Appears as uneven brightness.

【0006】レーザアニール法の改善が、例えば特開平
8−51074号公報、特開平8−51077号公報で
提案されている。特開平8−51074号公報は、レー
ザービームのプロファイルに関し、長軸方向には結晶化
に必要な一定のエネルギー強度分布を持ち、短軸方向に
は結晶化に必要な一定のエネルギー強度分布及びビーム
走査方向に対して先行する領域に前記結晶化に必要なエ
ネルギーよりも小さくて徐々に強度が変化するエネルギ
ー強度分布を持つシート状のレーザービームをアモルフ
ァスシリコンに照射するものである。また、特開平8−
51077号公報は、レーザービームの照射に先立っ
て、レーザー光の照射領域の半導体膜を加熱して脱水処
理するものである。これら技術により、均一性は向上し
て来たが、突発的な異常照射(照射エネルギーの異常な
変動、走査速度の異常な変動などによる)が低い確率で
発生することがあり、これが原因で線状の輝度むらとし
て現れる。
[0006] Improvements in the laser annealing method have been proposed in, for example, JP-A-8-51074 and JP-A-8-51077. JP-A-8-51074 relates to a profile of a laser beam, which has a constant energy intensity distribution required for crystallization in a long axis direction and a constant energy intensity distribution and a beam required for crystallization in a short axis direction. An amorphous silicon is irradiated with a sheet-like laser beam having an energy intensity distribution that is smaller than the energy required for the crystallization and gradually changes in intensity in a region preceding the scanning direction. Further, Japanese Unexamined Patent Publication No.
Japanese Patent Application Laid-Open No. 51077 discloses a technique in which a semiconductor film in a laser light irradiation region is heated and dehydrated before laser beam irradiation. Although these techniques have improved the uniformity, sudden abnormal irradiation (due to abnormal fluctuations in irradiation energy, abnormal fluctuations in scanning speed, etc.) may occur with a low probability. Appears as uneven brightness.

【0007】[0007]

【発明が解決しようとする課題】本発明は、これらの事
情に鑑みてなされたものであって、表示試験において、
線状の輝度むらが確認された場合に、輝度むらを許容限
度以下に修正が可能な液晶表示装置を提供することを目
的としている。
SUMMARY OF THE INVENTION The present invention has been made in view of these circumstances.
It is an object of the present invention to provide a liquid crystal display device capable of correcting luminance unevenness to be equal to or less than an allowable limit when linear luminance unevenness is confirmed.

【0008】[0008]

【課題を解決するための手段】本発明は、液晶表示装置
の各ゲートバスラインの信号入力側の表示領域外に容量
を可変できるコンデンサーを具備することにより、輝度
むらを許容限度以下に修正することができる。なお、こ
のコンデンサーの一端は対向電極電位もしくはアース電
位などの安定電位に接続するのがよい。また、コンデン
サーはアクティブマトリクス基板上に作成しても、液晶
表示素子を形成するために貼り合わされる対向基板上の
対向電極と組み合わせて作成してもよい。また、液晶表
示装置作成後、レーザー照射により、容量の可変できる
コンデンサーを用いるのがよい。容量を可変させる手段
としてはレーザートリミング、レーザー加熱に限定され
る事はなく、電界、磁界、光学的手段、機械的手段等を
用いてもかまわない。
SUMMARY OF THE INVENTION The present invention corrects luminance unevenness to below an allowable limit by providing a capacitor having a variable capacitance outside a display area on the signal input side of each gate bus line of a liquid crystal display device. be able to. Note that one end of this capacitor is preferably connected to a stable potential such as a counter electrode potential or a ground potential. Further, the capacitor may be formed on an active matrix substrate, or may be formed in combination with a counter electrode on a counter substrate which is bonded to form a liquid crystal display element. Further, it is preferable to use a capacitor whose capacity can be changed by laser irradiation after the liquid crystal display device is formed. The means for varying the capacity is not limited to laser trimming and laser heating, but may use an electric field, a magnetic field, an optical means, a mechanical means, or the like.

【0009】より具体的には、本発明の液晶表示装置
は、絶縁性基板上に格子状に配線された走査線及び信号
線と、該走査線及び信号線により囲まれた各絵素領域に
絵素電極と該絵素電極に接続されたスイッチング素子を
有するアクティブマトリクス基板と、前記絵素電極と対
向する対向電極を有する対向基板の間に液晶材料を介在
させてなる液晶表示パネルにおいて、前記走査線毎に容
量を可変できるコンデンサーを具備することを特徴とす
る。
More specifically, the liquid crystal display device of the present invention includes a scanning line and a signal line wired in a grid on an insulating substrate, and a picture element region surrounded by the scanning line and the signal line. An active matrix substrate having a picture element electrode and a switching element connected to the picture element electrode, and a liquid crystal display panel having a liquid crystal material interposed between a counter substrate having a counter electrode facing the picture element electrode, It is characterized by having a condenser capable of changing the capacitance for each scanning line.

【0010】また、本発明の液晶表示装置は、上記コン
デンサーがアクティブマトリクス基板上に形成されてい
ることを特徴とする。
The liquid crystal display device according to the present invention is characterized in that the capacitor is formed on an active matrix substrate.

【0011】また、本発明の液晶表示装置は、上記コン
デンサーの一方の電極がアクティブマトリクス基板上に
形成され、他方の電極は対向基板上の対向電極の一部を
用いて形成されることを特徴とする。
Further, in the liquid crystal display device according to the present invention, one electrode of the capacitor is formed on an active matrix substrate, and the other electrode is formed using a part of the counter electrode on the counter substrate. And

【0012】また、本発明の液晶表示装置は、上記コン
デンサーは、液晶表示パネルの外部よりのレーザー照射
により容量を調整することを特徴とする。
Further, in the liquid crystal display device according to the present invention, the capacitance of the capacitor is adjusted by irradiating a laser from outside the liquid crystal display panel.

【0013】また、本発明の液晶表示装置は、上記スイ
ッチング素子の少なくともチャンネル部が多結晶シリコ
ンで形成されていることを特徴とする。
Further, in the liquid crystal display device according to the present invention, at least a channel portion of the switching element is formed of polycrystalline silicon.

【0014】本発明は、以上の特徴を有しているので、
液晶表示パネルの各ゲートバスラインの信号入力側の表
示領域外に容量を可変できるコンデンサーを具備するこ
とにより、ポリシリコンの表面凹凸や結晶特性の変化を
起因とするスイッチング素子や補助容量の特性ばらつき
による、ゲートバスライン毎の液晶表示素子にかかる電
圧のばらつきを、各ゲートバスラインに具備した容量可
変コンデンサーの容量を変化させて、ゲート信号の立ち
下がり領域を制御することにより、TFTのフィードス
ルー電圧をゲートバスライン毎に制御し、液晶表示素子
にかかる電圧(ドレイン電圧)を面内で均一になるよう
に補償することができる。
The present invention has the above features,
By providing a capacitor whose capacitance can be changed outside the display area on the signal input side of each gate bus line of the liquid crystal display panel, characteristic variations of switching elements and auxiliary capacitance due to surface irregularities of polysilicon and changes in crystal characteristics Of the voltage applied to the liquid crystal display element for each gate bus line by changing the capacitance of the variable capacitor provided in each gate bus line to control the fall region of the gate signal, thereby providing a TFT feedthrough. The voltage can be controlled for each gate bus line, and the voltage (drain voltage) applied to the liquid crystal display element can be compensated so as to be uniform in the plane.

【0015】フィードスルー電圧について詳しく説明す
ると、図5に示すようなゲート信号電圧VGがOFF電
圧からON電圧に立ち上がると、ソースバスライン15
からTFT12を通して、映像信号電圧VSが液晶表示
素子13と補助容量19に充電が開始され、ドレイン電
圧VDがソース電圧VSまで上昇する。充電時間終了後、
ゲート電圧VGはON電圧からOFF電圧まで立ち下が
る。この場合に、液晶表示素子13の容量CLC、補助容
量19の容量CS、TFT12のゲート電極とドレイン
電極間の寄生容量CGD、ゲート信号のON電圧とOFF
電圧の差をΔVGとすると、容量結合により、ドレイン
電圧が引き下げられる。この電圧をフィードスルー電圧
ΔVとよび ΔV=CGD/(CLC+CS+CGD)*ΔVG で表される。
[0015] In more detail about the feed-through voltage, when the gate signal voltage V G as shown in FIG. 5 rises ON voltage from the OFF voltage, the source bus line 15
Through TFT12 from the video signal voltage V S is started charging a liquid crystal display device 13 and the auxiliary capacitor 19, the drain voltage V D rises to the source voltage V S. After charging time is over,
Gate voltage V G falls from the ON voltage to the OFF voltage. In this case, the capacitance C LC of the liquid crystal display element 13, the capacitance C S of the auxiliary capacitance 19, the parasitic capacitance C GD between the gate electrode and the drain electrode of the TFT 12, the ON voltage and OFF of the gate signal.
When the difference between voltage and [Delta] V G, by capacitive coupling, the drain voltage is lowered. This voltage is called a feed-through voltage [Delta] V a ΔV = C GD / (C LC + C S + C GD) * is expressed by [Delta] V G.

【0016】レーザー照射の照射エネルギーのばらつ
き、走査速度の変動、照射と照射の継ぎ目のため、ポリ
シリコンの表面凹凸、結晶性が変化し、それがTFTの
ゲート電極とドレイン電極間の寄生容量CGDのばらつ
き、補助容量の容量CLCばらつき、TFTの素子特性の
ばらつき等になり、結果として、フィードスルー電圧Δ
Vがばらつき、表示の輝度むらとなる。
Due to variations in the irradiation energy of the laser irradiation, fluctuations in the scanning speed, and the seams between the irradiations, the surface irregularities and crystallinity of the polysilicon change, which is caused by the parasitic capacitance C between the gate electrode and the drain electrode of the TFT. variation of GD, capacitance C LC variations in the auxiliary capacitance, become the variations in the device characteristics of the TFT such as, as a result, a feed-through voltage Δ
V varies, resulting in uneven display luminance.

【0017】しかし、ゲート信号の立ち下がりのなまり
が大きいと、ゲート電圧の変化中にソース電極からドレ
イン電極にフィードスルー電圧を補償する方向に、再充
電の電流が流れるため、ドレイン電圧は高くなる。図5
の実線はゲート信号のなまりが小さい場合を示し、この
ときのフィードスール電圧ΔV1、破線はゲート信号の
なまりが大きい場合を示し、このときのフィードスール
電圧ΔV2とすると、 ΔV1>ΔV2 となる。
However, if the fall of the gate signal is large, the recharge current flows in a direction to compensate the feedthrough voltage from the source electrode to the drain electrode during the change of the gate voltage, so that the drain voltage increases. . FIG.
The solid line indicates the case where the rounding of the gate signal is small, the feed-slur voltage ΔV 1 at this time, and the broken line indicates the case where the rounding of the gate signal is large. At this time, if the feed-slur voltage ΔV 2 , ΔV 1 > ΔV 2 Becomes

【0018】故に、ゲート信号のなまりを制御すること
により、フィードスルー電圧ΔVを制御して、ドレイン
電圧の均一性を向上させることができる。本発明におい
てはゲート信号のなまりの制御を容量可変のコンデンサ
ーを各ゲートラインの入力側に設け、容量を調整するこ
とにより実現している。
Therefore, by controlling the rounding of the gate signal, the feedthrough voltage ΔV can be controlled, and the uniformity of the drain voltage can be improved. In the present invention, the control of the rounding of the gate signal is realized by providing a variable capacitance capacitor on the input side of each gate line and adjusting the capacitance.

【0019】[0019]

【発明の実施の形態】次に、実施例によって本発明をさ
らに詳しく説明する。
Next, the present invention will be described in more detail with reference to examples.

【0020】(実施例1)図1はこの発明の実施例によ
るアクティブマトリクス方式液晶表示装置の等価回路図
を示し、図6と対応する部分には同一符号を付し、その
詳細説明は省略する。ゲートバスライン14は横軸方向
に数100本程度の多数本が平行に配列され、ソースバ
スライン15はゲートバスライン14に直交する方向
に、各交差点では絶縁層を介して重ねられ、数100本
程度の多数本が平行に配列されている。従って、ゲート
バスライン14とソースバスライン15は絶縁されて、
行及び列方向に格子状に配列されている。両バスライン
によって囲まれた絵素領域にスイッチング素子としての
TFT12、液晶表示素子13および補助容量19が形
成されている。TFT12のゲートはゲートバスライン
14に接続され、ソースはソースバスライン15に接続
され、ドレインは液晶表示素子13および補助容量19
に接続されている。液晶表示素子13は絵素電極と対向
電極間で形成され、補助容量19は絵素電極と補助容量
電極間で形成され、補助容量ラインを通して対向電極に
接続される。対向電極はアース電位等の安定電位に接続
するのが好ましいが、映像信号のフィールド毎に極性が
反転する交流駆動であってもよい。また、この実施例の
方式はCs on Commonであるが、Cs on
Gate方式でもよい。本発明の実施例の特徴とする
点は各ゲートバスラインに容量可変のコンデンサー20
が形成されていることにある。
(Embodiment 1) FIG. 1 is an equivalent circuit diagram of an active matrix type liquid crystal display device according to an embodiment of the present invention. The same reference numerals are given to portions corresponding to those in FIG. 6, and detailed description thereof will be omitted. . A large number of gate bus lines 14 are arranged in parallel with each other in the direction of the horizontal axis, about several hundreds. The source bus lines 15 are stacked in a direction orthogonal to the gate bus lines 14 at each intersection via an insulating layer. A large number of books are arranged in parallel. Therefore, the gate bus line 14 and the source bus line 15 are insulated,
They are arranged in a grid in the row and column directions. A TFT 12 as a switching element, a liquid crystal display element 13 and an auxiliary capacitance 19 are formed in a picture element region surrounded by both bus lines. The gate of the TFT 12 is connected to a gate bus line 14, the source is connected to a source bus line 15, and the drain is a liquid crystal display element 13 and an auxiliary capacitor 19.
It is connected to the. The liquid crystal display element 13 is formed between the pixel electrode and the counter electrode, and the storage capacitor 19 is formed between the pixel electrode and the storage capacitor electrode, and is connected to the counter electrode through a storage capacitor line. The opposite electrode is preferably connected to a stable potential such as a ground potential, but may be an AC drive in which the polarity is inverted for each field of the video signal. The method of this embodiment is Cs on Common, but Cs on Common.
Gate method may be used. A feature of the embodiment of the present invention is that each gate bus line has a variable capacity capacitor 20.
Is formed.

【0021】次に図2(a)の平面図、図2(b)の断
面図に基づいて、本発明の液晶表示装置の主要部分の構
造について説明する。ガラス基板21の上に、ガラス中
のアルカリ等の不純物成分が半導体層や液晶層に拡散す
るのを防止する目的で、SiO2膜等のベースコート2
2を成膜する。連続して、この上に減圧CVD法あるい
はプラズマCVD法により、アモルファスシリコンを成
膜する。プラズマCVD法によりアモルファスシリコン
を成膜した場合は、450℃程度の温度で数時間熱処理
を行い、膜中の水素を放出してレーザー照射時の膜剥が
れを防止する。
Next, based on the plan view of FIG. 2A and the cross-sectional view of FIG. 2B, the structure of the main part of the liquid crystal display device of the present invention will be described. On the glass substrate 21, a base coat 2 such as a SiO 2 film is formed for the purpose of preventing impurity components such as alkali in the glass from diffusing into the semiconductor layer and the liquid crystal layer.
2 is formed. Subsequently, an amorphous silicon film is formed thereon by a low pressure CVD method or a plasma CVD method. When an amorphous silicon film is formed by a plasma CVD method, heat treatment is performed at a temperature of about 450 ° C. for several hours to release hydrogen in the film and prevent film peeling during laser irradiation.

【0022】その後、エキシマレーザーでアニールを行
い、全面ポリシリコン化を行う。レーザービームが少な
くとも一つの表示領域18のゲートバスライン14とほ
ぼ同じか、それ以上の長さを持つような、例えば、長さ
が150mm、幅が1mmの線状レーザービームである
場合は、レーザービームをソースバスライン方向に走査
して、全面のポリシリコン化を行う。また、レーザービ
ームが長さ数mm〜数10mm、幅1mmの長方形であ
る場合は、この長方形レーザービームの長手方向に対し
て垂直方向に走査を行う。この走査方向をゲートバスラ
インと同方向にした走査を行う。そして、このような走
査を縦軸方向(ソースバスライン方向)に移動させて繰
り返し行う。
After that, annealing is performed with an excimer laser to convert the entire surface into polysilicon. If the laser beam is substantially the same as or longer than the gate bus line 14 of at least one display area 18, for example, a linear laser beam having a length of 150 mm and a width of 1 mm, The beam is scanned in the direction of the source bus line to convert the entire surface into polysilicon. When the laser beam is a rectangle having a length of several mm to several tens mm and a width of 1 mm, scanning is performed in a direction perpendicular to the longitudinal direction of the rectangular laser beam. Scanning is performed with the scanning direction set to the same direction as the gate bus line. Then, such scanning is repeated while moving in the vertical axis direction (source bus line direction).

【0023】その後、フォトリソグラフィによりTFT
のチャンネル領域34と以後の工程でTFTのソース領
域39、TFTのドレイン領域40になる部分を島状に
残し、その表面全面にゲート絶縁膜23としてSiO2
膜を成膜する。その上に、ゲートバスライン31を多数
本、横軸方向に平行に設け、同時にゲート電極を形成す
ると共に、この工程においてゲートバスライン31に沿
って補助容量ライン33とそれに接続された補助容量電
極36を平行に設ける。ゲートバスライン31の信号入
力側で表示領域の外側にコンデンサー下部電極41が枝
分かれして形成される。従って、コンデンサー下部電極
41は液晶表示パネルの表示領域とシール領域の間に形
成される。ゲートバスライン31、コンデンサー下部電
極41、補助容量ライン33および補助容量電極36は
Al合金で形成され、その表面は陽極酸化されている。
Thereafter, the TFT is formed by photolithography.
Of the TFT and the drain region 40 of the TFT in the subsequent steps are left in an island shape, and SiO 2 is formed as the gate insulating film 23 on the entire surface thereof.
A film is formed. A plurality of gate bus lines 31 are provided thereon in parallel in the horizontal axis direction, and a gate electrode is formed at the same time. In this step, the auxiliary capacitance line 33 is connected along the gate bus line 31 with the auxiliary capacitance electrode connected thereto. 36 are provided in parallel. On the signal input side of the gate bus line 31, the capacitor lower electrode 41 is formed to be branched outside the display area. Therefore, the capacitor lower electrode 41 is formed between the display area and the seal area of the liquid crystal display panel. The gate bus line 31, the capacitor lower electrode 41, the auxiliary capacitance line 33, and the auxiliary capacitance electrode 36 are formed of an Al alloy, and their surfaces are anodized.

【0024】次に、TFTのソース領域39及びドレイ
ン領域40の部分にリン(P)イオンをドーピングし、
活性化アニールを行い、n+化を行う。次に層間絶縁膜
24として、全面にSiO2膜を成膜する。この層間絶
縁膜24にTFTのソース領域39および容量可変コン
デンサー接続部38にコンタクトホールをあけ、層間絶
縁膜上にソースバスライン32を多数本、縦軸方向に平
行に設け、同時にTFTのソース領域39に接続する。
また、同時にコンデンサー上部電極37を各ゲートバス
ラインにそれぞれ形成し、接続部38で補助容量ライン
33に接続する。ソースバスライン32およびコンデン
サー上部電極37はAl合金で形成される。容量可変の
コンデンサー20はコンデンサー下部電極41、コンデ
ンサー上部電極37で形成され、絶縁膜は層間絶縁膜
(SiO2)が使われる。
Next, a portion of the source region 39 and the drain region 40 of the TFT is doped with phosphorus (P) ions,
Activation annealing is performed, and n + conversion is performed. Next, an SiO 2 film is formed on the entire surface as the interlayer insulating film 24. In the interlayer insulating film 24, contact holes are made in the TFT source region 39 and the variable capacitance capacitor connecting portion 38, and a number of source bus lines 32 are provided on the interlayer insulating film in parallel with the vertical axis direction. Connect to 39.
At the same time, a capacitor upper electrode 37 is formed on each gate bus line, and is connected to the auxiliary capacitance line 33 at a connection portion 38. The source bus line 32 and the capacitor upper electrode 37 are formed of an Al alloy. The variable capacity capacitor 20 is formed by a capacitor lower electrode 41 and a capacitor upper electrode 37, and an interlayer insulating film (SiO 2 ) is used as an insulating film.

【0025】その後、TFTのドレイン部40にコンタ
クトホールをあけ、両バスラインで囲まれた領域内に絵
素電極35をITOで形成し、ドレイン領域40に接続
する。絵素電極35の一部は補助容量電極36と重ねら
れ、補助容量を形成する。
Thereafter, a contact hole is formed in the drain portion 40 of the TFT, and a pixel electrode 35 is formed of ITO in a region surrounded by both bus lines, and is connected to the drain region 40. Part of the picture element electrode 35 overlaps with the auxiliary capacitance electrode 36 to form an auxiliary capacitance.

【0026】その後、該アクティブマトリクス基板、対
向基板ともに配向膜の塗布、ラビング処理を行い、スペ
ーサを全面に均一散布して、周辺をシール剤でシールし
て、貼り合わせて、その間に液晶を注入して、液晶表示
パネルが完成する。
Thereafter, both the active matrix substrate and the opposing substrate are coated with an alignment film and rubbed, and the spacers are evenly spread over the entire surface, the periphery is sealed with a sealant, and the substrates are bonded together. Thus, the liquid crystal display panel is completed.

【0027】そして、液晶表示パネルのゲートバスライ
ン、ソースバスラインに映像信号、又は試験信号を供給
して液晶表示装置の表示試験を行い、ゲートバスライン
に平行な線状の輝度むらがある場合には、対応するゲー
トバスライン及び隣接するゲートバスラインと、必要に
応じてその周辺のゲートバスラインに形成されたコンデ
ンサー上部電極37を対向基板側より、あるいはコンデ
ンサー下部電極41をアクティブマトリクス基板側より
レーザトリミング等の手法で上部電極37あるいは下部
電極41の面積を小さくする。面積を小さくする割合
は、輝度むらの状況によって異なり、対応するゲートバ
スラインでは大きい面積を切断し、隣接するゲートバス
ラインはそれより小さく切断する。そして周辺のゲート
バスラインは更にそれより小さく切断する場合と、その
逆の割合で切断する場合がある。そのどちらかの方法を
選択して、コンデンサの容量を小さくし、ゲート信号の
なまりを制御して液晶表示装置の表示領域内の輝度むら
を許容限度内に修正する。
Then, a video signal or a test signal is supplied to the gate bus line and the source bus line of the liquid crystal display panel to perform a display test of the liquid crystal display device, and there is linear luminance unevenness parallel to the gate bus line. The capacitor upper electrode 37 formed on the corresponding gate bus line and the adjacent gate bus line and, if necessary, the gate bus line around the gate bus line is connected to the opposite substrate side or the capacitor lower electrode 41 is connected to the active matrix substrate side. The area of the upper electrode 37 or the lower electrode 41 is made smaller by a technique such as laser trimming. The rate at which the area is reduced depends on the situation of uneven brightness. A corresponding gate bus line cuts a large area and an adjacent gate bus line cuts a smaller area. The peripheral gate bus line may be further cut to a smaller size, or may be cut at the opposite rate. Either of the methods is selected to reduce the capacitance of the capacitor, control the rounding of the gate signal, and correct the luminance unevenness in the display area of the liquid crystal display device within an allowable limit.

【0028】なお、走査線駆動回路、信号線駆動回路は
図示していないが、通常のLSIを液晶表示パネルの外
周に接続するか、アクティブマトリクス基板の表示領域
の外側にポリシリコンTFTを用いてそれぞれの回路を
形成するものとする。
Although a scanning line driving circuit and a signal line driving circuit are not shown, a normal LSI is connected to the outer periphery of the liquid crystal display panel or a polysilicon TFT is used outside the display area of the active matrix substrate. Each circuit is formed.

【0029】この実施例では、コンデンサは、表示領域
とシール領域の間に形成したが、要するに表示領域の外
側にあればよく、したがって、シール領域の中、あるい
はシール領域よりも外側のアクティブマトリクス基板に
形成することができる。
In this embodiment, the capacitor is formed between the display area and the seal area. However, it is sufficient that the condenser is outside the display area. Therefore, the active matrix substrate in the seal area or outside the seal area is used. Can be formed.

【0030】(実施例2)等価回路図は実施例1の図1
と同じであるが、図3(a)の平面図、図3(b)の断
面図に示すように、コンデンサーの下部電極41がTF
Tを構成するポリシリコンよりなり、TFTと同時形成
され、Pイオンがドーピングされn+化され、ゲート絶
縁膜にコンタクトホールをあけ、補助容量ライン33に
接続されている点と、コンデンサの上部電極37がゲー
トバスラインより枝分かれして形成されたている点に特
徴を有する。この場合、コンデンサー20はコンデンサ
ー下部電極41とコンデンサー上部電極37で形成され
るが、絶縁膜はゲート絶縁膜SiO2が使われる。従っ
て、コンデンサー下部電極41は液晶表示パネルの表示
領域とシール領域の間に形成される。
(Embodiment 2) FIG.
However, as shown in the plan view of FIG. 3A and the cross-sectional view of FIG.
A point formed of polysilicon forming T, formed simultaneously with the TFT, doped with P ions and converted to n + , making a contact hole in the gate insulating film, connected to the auxiliary capacitance line 33, and the upper electrode of the capacitor. 37 is characterized in that it is branched from the gate bus line. In this case, the capacitor 20 is formed by the capacitor lower electrode 41 and the capacitor upper electrode 37, and the gate insulating film SiO 2 is used as the insulating film. Therefore, the capacitor lower electrode 41 is formed between the display area and the seal area of the liquid crystal display panel.

【0031】輝度むらの修正は実施例1同様にコンデン
サー20の容量を変えることにより、ゲート信号のなま
りの制御によって行う。コンデンサー20の容量の制御
は、レーザ照射のエネルギー調整により、コンデンサー
下部電極41のn+ポリシリコンを部分的に再アモルフ
ァス化することにより、コンデンサー容量を減少させる
ことができる。n+ポリシリコンのシート抵抗は1KΩ
/□前後であるが、アモルファス化するとポリシリコン
に比べ、抵抗が3桁以上高くなり、コンデンサーの電極
として働かなくなり、容量が減少する。再度、ポリシリ
コン化に必要なエネルギーのレーザー照射により、ポリ
シリコン化すると、容量を増加させることができる。
The correction of the uneven brightness is performed by controlling the rounding of the gate signal by changing the capacity of the capacitor 20 as in the first embodiment. The capacity of the capacitor 20 can be controlled by adjusting the energy of laser irradiation to partially re-amorphize the n + polysilicon of the capacitor lower electrode 41, thereby reducing the capacity of the capacitor. Sheet resistance of n + polysilicon is 1KΩ
However, when amorphous, the resistance becomes higher than polysilicon by three orders of magnitude or more, and it does not work as a capacitor electrode, and the capacity decreases. When the polysilicon is formed again by irradiating the laser with the energy necessary for forming the polysilicon, the capacity can be increased.

【0032】なお、走査線駆動回路、信号線駆動回路は
図示していないが、通常のLSIを液晶表示パネルの外
周に接続するか、アクティブマトリクス基板の表示領域
の外側にポリシリコンTFTを用いてそれぞれの回路を
形成するものとする。
Although a scanning line driving circuit and a signal line driving circuit are not shown, a normal LSI is connected to the outer periphery of the liquid crystal display panel, or a polysilicon TFT is used outside the display area of the active matrix substrate. Each circuit is formed.

【0033】この実施例では、コンデンサは、表示領域
とシール領域の間に形成したが、要するに表示領域の外
側にあればよく、したがって、シール領域の中、あるい
はシール領域よりも外側のアクティブマトリクス基板に
形成することができる。
In this embodiment, the capacitor is formed between the display area and the seal area. However, it is sufficient that the capacitor is provided outside the display area. Therefore, the active matrix substrate in the seal area or outside the seal area is used. Can be formed.

【0034】(実施例3)図4(a)の平面図、図4
(b)の断面図に基づいて、液晶表示装置の構造につい
て説明する。図2(a)、図2(b)と対応する部分に
は同一符号を付した。ガラス基板21の上にガラス中の
アルカリ成分が半導体層や液晶層中に侵入するのを防止
する目的でベースコート22としてSiO2膜を成膜す
る。連続に、この上にアモルファスシリコンを成膜す
る。その後、エキシマレーザーでアニールを行い、全面
ポリシリコン化を行う。レーザービームが少なくとも一
つの表示領域18のゲートバスライン14とほぼ同じ
か、それ以上の長さを持つような、例えば、長さが15
0mm、幅が1mmの線状レーザービームである場合
は、レーザービームをソースバスライン方向に走査し
て、全面のポリシリコン化を行う。また、レーザービー
ムが長さ数mm〜数10mm、幅1mmの長方形である
場合は、この長方形レーザービームの長手方向に対して
垂直方向に走査を行う。この走査方向をゲートバスライ
ンと同方向にした走査を行う。そして、このような走査
を縦軸方向(ソースバスライン方向)に移動させて繰り
返し行う。
(Embodiment 3) A plan view of FIG.
The structure of the liquid crystal display device will be described based on the cross-sectional view of FIG. 2 (a) and 2 (b) are denoted by the same reference numerals. An SiO 2 film is formed as a base coat 22 on the glass substrate 21 in order to prevent an alkali component in the glass from entering the semiconductor layer and the liquid crystal layer. Continuously, an amorphous silicon film is formed thereon. After that, annealing is performed with an excimer laser to convert the entire surface into polysilicon. The laser beam has a length substantially equal to or longer than the gate bus line 14 of the at least one display area 18, for example, a length of 15
In the case of a linear laser beam having a width of 0 mm and a width of 1 mm, the entire surface is converted into polysilicon by scanning the laser beam in the direction of the source bus line. When the laser beam is a rectangle having a length of several mm to several tens mm and a width of 1 mm, scanning is performed in a direction perpendicular to the longitudinal direction of the rectangular laser beam. Scanning is performed with the scanning direction set to the same direction as the gate bus line. Then, such scanning is repeated while moving in the vertical axis direction (source bus line direction).

【0035】その後、フォトリソグラフィによりTFT
のチャンネル領域34と以後の工程でTFTのソース領
域39、TFTのドレイン領域40になる部分を合わせ
て島状に残し、その表面全面にゲート絶縁膜23として
SiO2膜を成膜する。その上に、ゲートバスライン3
1を多数本、横軸方向に平行に設け、ゲートバスライン
31に沿って補助容量ライン33と、それに接続された
補助容量電極36を平行に設ける。ゲートバスライン3
1の信号入力側で表示領域の外側にコンデンサー下部電
極41が枝分かれして形成される。従って、コンデンサ
ー下部電極41は液晶表示パネルの表示領域とシール領
域の間に形成される。ゲートバスライン31、コンデン
サー下部電極41、補助容量ライン33および補助容量
電極はAl合金で形成され、その表面は陽極酸化されて
いる。
Thereafter, the TFT is formed by photolithography.
The channel region 34 and the portions to be the source region 39 of the TFT and the drain region 40 of the TFT in the subsequent steps are left in an island shape, and an SiO 2 film is formed as the gate insulating film 23 on the entire surface thereof. On top of that, the gate bus line 3
A large number 1 is provided in parallel in the horizontal axis direction, and an auxiliary capacitance line 33 and an auxiliary capacitance electrode 36 connected thereto are provided in parallel along the gate bus line 31. Gate bus line 3
The capacitor lower electrode 41 is formed to be branched outside the display area on the signal input side of the first. Therefore, the capacitor lower electrode 41 is formed between the display area and the seal area of the liquid crystal display panel. The gate bus line 31, the capacitor lower electrode 41, the auxiliary capacitance line 33, and the auxiliary capacitance electrode are formed of an Al alloy, and the surfaces thereof are anodized.

【0036】次に、TFTのソース領域39及びドレイ
ン領域40の部分にPイオンをドーピングし、活性化ア
ニールを行い、n+化を行う。次に層間絶縁膜24とし
て、全面にSiO2膜を成膜する。TFTのソース領域
39にコンタクトホールをあけ、ソースバスライン32
を多数本、縦軸方向に設け、TFTのソース領域39に
接続する。ここで、ソースバスライン32はAl合金で
形成される。TFTのドレイン領域40にコンタクトホ
ールをあけ、絵素電極35をITOで形成し、ドレイン
領域40に接続する。一方、ガラス基板30に対向電極
29を形成した対向基板26を作製する。その後、アク
ティブマトリクス基板25、対向基板26ともに配向膜
27の塗布、ラビング処理を行い、スペーサを全面に均
一散布して、周辺をシール剤によりシールして貼り合わ
せて、その間に液晶28を注入して、液晶表示装置が完
成する。容量可変のコンデンサー20はコンデンサー下
部電極41と対向電極29で形成され、絶縁膜は層間絶
縁膜(SiO2)27と液晶28などが使われる。
Next, P ion is doped into the source region 39 and the drain region 40 of the TFT, activation annealing is performed, and n + is formed. Next, an SiO 2 film is formed on the entire surface as the interlayer insulating film 24. A contact hole is formed in the source region 39 of the TFT, and the source bus line 32 is formed.
Are provided in the direction of the vertical axis, and are connected to the source region 39 of the TFT. Here, the source bus line 32 is formed of an Al alloy. A contact hole is formed in the drain region 40 of the TFT, a picture element electrode 35 is formed of ITO, and connected to the drain region 40. On the other hand, a counter substrate 26 in which a counter electrode 29 is formed on a glass substrate 30 is manufactured. Thereafter, both the active matrix substrate 25 and the opposing substrate 26 are coated with an alignment film 27 and rubbed, and the spacers are evenly spread over the entire surface, the periphery is sealed with a sealant, and the liquid crystal 28 is injected therebetween. Thus, a liquid crystal display device is completed. The variable capacity capacitor 20 is formed by a capacitor lower electrode 41 and a counter electrode 29, and an insulating film is an interlayer insulating film (SiO 2 ) 27, a liquid crystal 28, or the like.

【0037】そして、液晶表示パネルのゲートバスライ
ン、ソースバスラインに映像信号、又は試験信号を供給
して液晶表示装置の表示試験を行い、ゲートバスライン
に平行な線状の輝度むらがある場合には、対応するゲー
トバスライン及び隣接するゲートバスラインと、必要に
応じてその周辺のゲートバスラインに形成されたコンデ
ンサー下部電極41をアクティブマトリクス基板側より
レーザトリミング等の手法で面積を小さくする。面積を
小さくする割合は、輝度むらの状況によって異なり、対
応するゲートバスラインでは大きい面積を切断し、隣接
するゲートバスラインはそれより小さく切断する。そし
て周辺のゲートバスラインは更にそれより小さく切断す
る場合と、その逆の割合で切断する場合がある。そのど
ちらかの方法を選択して、コンデンサの容量を小さく
し、ゲート信号のなまりを制御して液晶表示装置の表示
領域内の輝度むらを許容限度内に修正する。
Then, a video signal or a test signal is supplied to the gate bus line and the source bus line of the liquid crystal display panel to perform a display test of the liquid crystal display device, and there is a linear luminance unevenness parallel to the gate bus line. The area of the capacitor lower electrode 41 formed on the corresponding gate bus line and the adjacent gate bus line and, if necessary, the peripheral gate bus line is reduced from the active matrix substrate side by a technique such as laser trimming. . The rate at which the area is reduced depends on the situation of uneven brightness. A corresponding gate bus line cuts a large area and an adjacent gate bus line cuts a smaller area. The peripheral gate bus line may be further cut to a smaller size, or may be cut at the opposite rate. Either of the methods is selected to reduce the capacitance of the capacitor, control the rounding of the gate signal, and correct the luminance unevenness in the display area of the liquid crystal display device within an allowable limit.

【0038】なお、走査線駆動回路、信号線駆動回路は
図示していないが、通常のLSIを液晶表示パネルの外
周に接続するか、アクティブマトリクス基板の表示領域
の外側にポリシリコンTFTを用いてそれぞれの回路を
形成するものとする。
Although a scanning line driving circuit and a signal line driving circuit are not shown, a normal LSI is connected to the outer periphery of the liquid crystal display panel or a polysilicon TFT is used outside the display area of the active matrix substrate. Each circuit is formed.

【0039】(評価)上記の実施例により、表示の輝度
むらが改善される程度の評価を行った結果を次に示す。
(Evaluation) The results of evaluation of the degree to which the display brightness unevenness is improved by the above embodiment are shown below.

【0040】[0040]

【表1】 [Table 1]

【0041】表示試験は、ゲート信号ON電圧10V、
OFF電圧−10V、ソース電圧±3.5V、対向電圧
−1Vの中間調表示を行った場合の表示領域内の輝度む
らを測定した。表1に示すように修正により、輝度むら
が低減できることが確認できた。なお、修正は大きく輝
度のずれたところを、目立たなくするように行ったが、
さらに細かく修正を行えば、さらに均一になると考えら
れる。また、バックライト自身の輝度むらについては補
正を行った。
In the display test, the gate signal ON voltage was 10 V,
The luminance unevenness in the display area when the halftone display was performed with an OFF voltage of −10 V, a source voltage of ± 3.5 V, and a counter voltage of −1 V was measured. As shown in Table 1, it was confirmed that the luminance unevenness can be reduced by the correction. In addition, the correction was performed so that the place where the luminance was greatly shifted was inconspicuous,
It is considered that the more uniform the correction is, the more uniform it becomes. In addition, the luminance unevenness of the backlight itself was corrected.

【0042】実施例の初期特性においては、輝度むらは
従来技術に比べ、低減しており、ゲート信号の立ち下が
りに大きななまりを与えることにより、輝度むらを低減
する効果があることがわかる。これはフィードスルー電
圧を補償する働きが強く働き、画素電圧のばらつきを低
減するものと考えられる。
In the initial characteristics of the embodiment, the luminance unevenness is reduced as compared with the prior art, and it can be seen that there is an effect of reducing the luminance unevenness by giving a large rounding to the fall of the gate signal. This is considered to be a strong function of compensating the feedthrough voltage, and to reduce variations in pixel voltage.

【0043】[0043]

【発明の効果】以上のように、本発明によれば、液晶表
示装置の各ゲートバスラインの信号入力側の表示領域外
に容量を可変できるコンデンサーを具備することによ
り、輝度むらを許容限度以下に修正が可能であり、均一
な表示が得られる液晶表示装置を歩留まり良く生産でき
る効果がある。また、修正を行わなくても、フィードス
ルー電圧を補償する働きが強く働き、画素電圧のばらつ
きを低減するので、輝度むらを低減する効果もある。
As described above, according to the present invention, by providing a capacitor whose capacity can be varied outside the display area on the signal input side of each gate bus line of the liquid crystal display device, uneven brightness can be reduced to an allowable limit or less. This makes it possible to produce a liquid crystal display device that can provide uniform display with good yield. Further, even without correction, the function of compensating the feed-through voltage works strongly, and the variation of the pixel voltage is reduced, so that there is also an effect of reducing the luminance unevenness.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の実施例に係る液晶表示装置の等価回路
図を示す。
FIG. 1 shows an equivalent circuit diagram of a liquid crystal display device according to an embodiment of the present invention.

【図2】本発明の実施例1に係る液晶表示パネルの主要
部を示し、(a)は平面図、(b)は断面図を示す。
FIGS. 2A and 2B show a main part of a liquid crystal display panel according to a first embodiment of the present invention, wherein FIG. 2A is a plan view and FIG.

【図3】本発明の実施例2に係る液晶表示パネルの主要
部を示し、(a)は平面図、(b)は断面図を示す。
3A and 3B show a main part of a liquid crystal display panel according to a second embodiment of the present invention, wherein FIG. 3A is a plan view and FIG.

【図4】本発明の実施例3に係る液晶表示パネルの主要
部を示し、(a)は平面図、(b)は断面図を示す。
4A and 4B show a main part of a liquid crystal display panel according to a third embodiment of the present invention, wherein FIG. 4A is a plan view and FIG.

【図5】フィードスルー電圧の説明図を示す。FIG. 5 shows an explanatory diagram of a feedthrough voltage.

【図6】従来の液晶表示装置の等価回路図を示す。FIG. 6 shows an equivalent circuit diagram of a conventional liquid crystal display device.

【符号の説明】[Explanation of symbols]

11 液晶表示パネル 12 TFT 13 液晶表示素子 14 走査線(ゲートバスライン) 15 信号線(ソースバスライン) 16 走査線駆動回路 17 信号線駆動回路 18 表示領域 19 補助容量 20 コンデンサー 21 ガラス基板 22 ベートコート 23 ゲート絶縁膜 24 層間絶縁膜 25 アクティブマトリクス基板 26 対向基板 27 配向膜 28 液晶 29 対向電極 30 ガラス基板 31 ゲートバスライン 32 ソースバスライン 33 補助容量ライン 34 チャンネル領域 35 絵素電極 36 補助容量電極 37 コンデンサー上部電極 38 コンデンサー接続部 39 ソース領域 40 ドレイン領域 41 コンデンサー下部電極 Reference Signs List 11 liquid crystal display panel 12 TFT 13 liquid crystal display element 14 scanning line (gate bus line) 15 signal line (source bus line) 16 scanning line driving circuit 17 signal line driving circuit 18 display area 19 auxiliary capacity 20 capacitor 21 glass substrate 22 glass coat Reference Signs List 23 gate insulating film 24 interlayer insulating film 25 active matrix substrate 26 counter substrate 27 alignment film 28 liquid crystal 29 counter electrode 30 glass substrate 31 gate bus line 32 source bus line 33 auxiliary capacitance line 34 channel region 35 pixel electrode 36 auxiliary capacitance electrode 37 Capacitor upper electrode 38 Capacitor connection 39 Source region 40 Drain region 41 Capacitor lower electrode

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 FI H01L 21/336 ──────────────────────────────────────────────────の Continued on the front page (51) Int.Cl. 6 Identification code FI H01L 21/336

Claims (5)

【特許請求の範囲】[Claims] 【請求項1】 絶縁性基板上に格子状に配線された走査
線及び信号線と、該走査線及び信号線により囲まれた各
絵素領域に絵素電極と該絵素電極に接続されたスイッチ
ング素子を有するアクティブマトリクス基板と、前記絵
素電極と対向する対向電極を有する対向基板との間に液
晶材料を介在させてなる液晶表示パネルにおいて、前記
各走査線に容量を可変できるコンデンサーを具備するこ
とを特徴とする液晶表示装置。
1. A scanning line and a signal line wired in a grid on an insulating substrate, and a pixel electrode and a pixel electrode in each pixel region surrounded by the scanning line and the signal line. In a liquid crystal display panel in which a liquid crystal material is interposed between an active matrix substrate having a switching element and a counter substrate having a counter electrode opposed to the picture element electrode, the liquid crystal display panel includes a capacitor capable of changing the capacitance of each scanning line. A liquid crystal display device comprising:
【請求項2】 上記コンデンサーがアクティブマトリク
ス基板上に形成されていることを特徴とする前記請求項
1記載の液晶表示装置。
2. The liquid crystal display device according to claim 1, wherein said capacitor is formed on an active matrix substrate.
【請求項3】 上記コンデンサーの一方の電極がアクテ
ィブマトリクス基板上に形成され、他方の電極は対向基
板上の対向電極の一部を用いて形成されることを特徴と
する前記請求項1記載の液晶表示装置。
3. The capacitor according to claim 1, wherein one electrode of the capacitor is formed on an active matrix substrate, and the other electrode is formed using a part of a counter electrode on a counter substrate. Liquid crystal display.
【請求項4】 上記コンデンサーは、液晶表示パネルの
外部よりレーザー照射により容量を調整することを特徴
とする前記請求項1記載の液晶表示装置。
4. The liquid crystal display device according to claim 1, wherein the capacitance of the condenser is adjusted by laser irradiation from outside the liquid crystal display panel.
【請求項5】 上記スイッチング素子の少なくともチャ
ンネル部が多結晶シリコンで形成されていることを特徴
とする前記請求項1記載の液晶表示装置。
5. The liquid crystal display device according to claim 1, wherein at least a channel portion of said switching element is formed of polycrystalline silicon.
JP7252397A 1997-03-26 1997-03-26 Liquid crystal display device Pending JPH10268348A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7252397A JPH10268348A (en) 1997-03-26 1997-03-26 Liquid crystal display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7252397A JPH10268348A (en) 1997-03-26 1997-03-26 Liquid crystal display device

Publications (1)

Publication Number Publication Date
JPH10268348A true JPH10268348A (en) 1998-10-09

Family

ID=13491786

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7252397A Pending JPH10268348A (en) 1997-03-26 1997-03-26 Liquid crystal display device

Country Status (1)

Country Link
JP (1) JPH10268348A (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2004068446A1 (en) * 2003-01-27 2006-05-25 東芝松下ディスプレイテクノロジー株式会社 Manufacturing method of organic EL display
WO2011040087A1 (en) * 2009-09-30 2011-04-07 シャープ株式会社 Electronic apparatus and display panel
JP2014021450A (en) * 2012-07-23 2014-02-03 Japan Display Inc Liquid crystal display device
WO2017213178A1 (en) * 2016-06-09 2017-12-14 シャープ株式会社 Active matrix substrate, and display device and touch panel display device comprising same
KR20190027717A (en) * 2017-09-07 2019-03-15 애플 인크. Displays with supplemental loading structures
US11133372B2 (en) 2017-10-17 2021-09-28 Japan Display Inc. Display device

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2004068446A1 (en) * 2003-01-27 2006-05-25 東芝松下ディスプレイテクノロジー株式会社 Manufacturing method of organic EL display
CN102576169B (en) * 2009-09-30 2014-12-03 夏普株式会社 Electronic apparatus and display panel
WO2011040087A1 (en) * 2009-09-30 2011-04-07 シャープ株式会社 Electronic apparatus and display panel
CN102576169A (en) * 2009-09-30 2012-07-11 夏普株式会社 Electronic apparatus and display panel
US8743095B2 (en) 2009-09-30 2014-06-03 Sharp Kabushiki Kaisha Electronic apparatus and display panel
US9360720B2 (en) 2012-07-23 2016-06-07 Japan Display Inc. Liquid crystal display device
JP2014021450A (en) * 2012-07-23 2014-02-03 Japan Display Inc Liquid crystal display device
US9575383B2 (en) 2012-07-23 2017-02-21 Japan Display Inc. Liquid crystal display device
WO2017213178A1 (en) * 2016-06-09 2017-12-14 シャープ株式会社 Active matrix substrate, and display device and touch panel display device comprising same
KR20190027717A (en) * 2017-09-07 2019-03-15 애플 인크. Displays with supplemental loading structures
JP2019049693A (en) * 2017-09-07 2019-03-28 アップル インコーポレイテッドApple Inc. Display with supplemental loading structure
US11100877B2 (en) 2017-09-07 2021-08-24 Apple Inc. Displays with supplemental loading structures
US11594190B2 (en) 2017-09-07 2023-02-28 Apple Inc. Displays with supplemental loading structures
US11929045B2 (en) 2017-09-07 2024-03-12 Apple Inc. Displays with supplemental loading structures
US11133372B2 (en) 2017-10-17 2021-09-28 Japan Display Inc. Display device

Similar Documents

Publication Publication Date Title
US6417896B1 (en) Active matrix display device
US7468526B2 (en) Semiconductor device, method of fabricating same, and electrooptical device
JP2873632B2 (en) Semiconductor device
EP0490640A1 (en) Electronic devices, particularly for use as electro-optic devices
JP4307574B2 (en) Active matrix display device
JP2838338B2 (en) Driving method of electro-optical device
KR100439451B1 (en) Active matrix type display device and driving method
US5168074A (en) Active matrix liquid crystal display fabrication for grayscale
KR20010029895A (en) Semiconductor device and method of fabricating the same
JP2001075127A (en) Active matrix type liquid crystal display element and its manufacturing method
JPH10153793A (en) Liquid crystal display device
JPH10268348A (en) Liquid crystal display device
JP3320845B2 (en) Method for manufacturing semiconductor device
US6265290B1 (en) Method for fabricating a thin film transistor and a substrate and thin film transistor manufactured using the same
JP3386192B2 (en) Semiconductor device and manufacturing method thereof
KR100499581B1 (en) Bias-aging apparatus for stabilization of PMOS device
JPH10199808A (en) Method of crystallizing silicon film
JP3297674B2 (en) Display device
JP3276900B2 (en) Semiconductor device and display device
JP3350528B2 (en) Active matrix display
JP2715282B2 (en) Insulated gate field effect semiconductor device and method of manufacturing the same
JP3220092B2 (en) Display device
JPH04256362A (en) Display device and its remedy method
JP3526134B2 (en) Semiconductor device and manufacturing method thereof
JP3229938B2 (en) Display device