JPH10261948A - Semiconductor integrated circuit with output impedance self correction circuit - Google Patents
Semiconductor integrated circuit with output impedance self correction circuitInfo
- Publication number
- JPH10261948A JPH10261948A JP9063265A JP6326597A JPH10261948A JP H10261948 A JPH10261948 A JP H10261948A JP 9063265 A JP9063265 A JP 9063265A JP 6326597 A JP6326597 A JP 6326597A JP H10261948 A JPH10261948 A JP H10261948A
- Authority
- JP
- Japan
- Prior art keywords
- output
- circuit
- impedance
- transmission line
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Dc Digital Transmission (AREA)
- Semiconductor Integrated Circuits (AREA)
- Logic Circuits (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は伝送線路を駆動する
半導体集積回路の出力回路に関し、特に信号伝送時の反
射による波形歪み低減用の出力回路インピーダンス調整
回路に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an output circuit of a semiconductor integrated circuit for driving a transmission line, and more particularly to an output circuit impedance adjusting circuit for reducing waveform distortion due to reflection during signal transmission.
【０００２】[0002]
【従来の技術】半導体集積回路と半導体集積回路の間を
プリント配線板やケーブルなどの伝送線路を用いて信号
伝送する場合、信号駆動回路の出力インピーダンスと伝
送線路のインピーダンスの整合がとれていないと、反射
による波形歪みが生じ、必要以上に遅延時間を要するこ
とになる。2. Description of the Related Art When a signal is transmitted between a semiconductor integrated circuit and a semiconductor integrated circuit using a transmission line such as a printed wiring board or a cable, the output impedance of the signal drive circuit and the impedance of the transmission line must be matched. In addition, waveform distortion occurs due to reflection, and a delay time is required more than necessary.
【０００３】そこで、第１の従来の技術では、インピー
ダンス整合をとるために信号変化時に、出力信号レベル
が一定のレベルに達するまでは高駆動能力回路で駆動
し、その後は出力インピーダンスを接続される伝送線路
と同じインピーダンスに変化させることによりインピー
ダンスの整合をとる方法を用いている例がある。その例
は、特開平４−１０４５１４号公報に示される。ここに
示される技術は、以下の通りである。出力部のＨｉｇｈ
レベル出力用回路とＬｏｗレベル出力用回路それぞれに
高駆動能力回路と小駆動能力回路の２種ずつ設けてあ
り、小駆動能力回路の出力インピーダンスは駆動する伝
送線路のインピーダンスと整合をとってある。In the first prior art, in order to achieve impedance matching, when a signal changes, the circuit is driven by a high drive circuit until the output signal level reaches a certain level, and thereafter the output impedance is connected. There is an example in which a method of matching impedance by changing the impedance to the same as the transmission line is used. An example is disclosed in Japanese Patent Application Laid-Open No. 4-104514. The technique shown here is as follows. High of output section
Each of the level output circuit and the low level output circuit is provided with two types of high drive capability circuit and small drive capability circuit, and the output impedance of the small drive capability circuit matches the impedance of the transmission line to be driven.
【０００４】第２の従来の技術は、特開平７−３０２１
４３号公報に示される。この例では出力回路部ではな
く、伝送線路を信号が伝播した後の受信回路部に終端処
理を施すというものである。信号伝送時における伝送信
号の波形歪みを終端部で検出し、検出した波形歪みを波
形歪み解析部で解析し、この結果より制御信号を生成
し、可変抵抗回路等で構成される終端回路を制御しよう
というものである。これにより伝送線路は終端回路によ
り終端し、つまりインピーダンスの整合がはかられ、波
形歪みを低減することができる。The second prior art is disclosed in Japanese Patent Laid-Open No. 7-3021.
No. 43 gazette. In this example, termination processing is performed not on the output circuit but on the reception circuit after the signal has propagated through the transmission line. The terminal distortion detects the waveform distortion of the transmission signal at the time of signal transmission, analyzes the detected waveform distortion by the waveform distortion analysis unit, generates a control signal from the result, and controls the termination circuit composed of a variable resistance circuit etc. It is to try. Thereby, the transmission line is terminated by the termination circuit, that is, impedance matching is achieved, and waveform distortion can be reduced.
【０００５】[0005]
【発明が解決しようとする課題】第１の従来の技術の第
１の問題点は、信号変化時には信号の受信端ではオーバ
ーシュート電圧が発生することである。A first problem of the first prior art is that an overshoot voltage is generated at a signal receiving end when a signal changes.
【０００６】その理由は、信号変化直後は出力回路は高
駆動能力回路と低駆動能力回路の双方により伝送線路が
駆動されるため、必要以上の出力の初期振幅電圧により
伝送線路が駆動されるため、終端がとられていない受信
端では反射によりオーバーシュート電圧が発生すること
である。The reason is that the transmission line is driven by both the high drive capability circuit and the low drive capability circuit in the output circuit immediately after the signal change, so that the transmission line is driven by the initial amplitude voltage of the output more than necessary. On the other hand, an overshoot voltage is generated at the receiving end that is not terminated by reflection.
【０００７】このオーバーシュート電圧が発生した以降
は出力回路は低駆動能力回路のみとなっており、伝送線
路とインピーダンス整合がとれているため反射によるア
ンダーシュートなどの発生はないが、最初のオーバーシ
ュート電圧が受信回路部の入力許容電圧を超えた場合、
入力回路に損傷を与えてしまう問題点がある。After this overshoot voltage is generated, the output circuit is only a low drive capability circuit. Since impedance matching is achieved with the transmission line, there is no occurrence of undershoot due to reflection. If the voltage exceeds the input allowable voltage of the receiver circuit,
There is a problem that the input circuit is damaged.
【０００８】また第１の従来の技術の第２の問題点とし
ては、出力回路のインピーダンスが高駆動能力と低駆動
能力の２種の固定であるということである。A second problem of the first prior art is that the impedance of the output circuit is fixed at two types, that is, high drive capability and low drive capability.
【０００９】出力回路のインピーダンスが固定であると
いうことは、駆動するべき伝送線路のインピーダンスが
変わる度に出力回路を変更しなければならない。The fact that the impedance of the output circuit is fixed means that the output circuit must be changed every time the impedance of the transmission line to be driven changes.
【００１０】情報処理装置を例にとって出力インピーダ
ンス固定の場合の不具合の理由を述べる。情報処理装置
に使用されることの多いランダムアクセスメモリ等の記
憶素子（以下ＲＡＭと記す）は、情報処理装置を使用す
るユーザーが必要とする最低限の数量しか実装されな
い。A description will be given of the reason for the problem when the output impedance is fixed using an information processing apparatus as an example. A storage element (hereinafter, referred to as a RAM) such as a random access memory often used in an information processing device is mounted with a minimum number required by a user who uses the information processing device.
【００１１】ところが、場合によっては、ＲＡＭの必要
数量が増減することがある。伝送線路に接続されるＲＡ
Ｍの数量が増減した場合、伝送線路の等価的なインピー
ダンスが変化する。インピーダンスが変化した場合、最
適な駆動能力も同様に変化する。よって伝送線路に接続
されるＲＡＭの数量に合わせて出力回路を駆動能力の異
なる回路と交換する必要が出てくる問題点がある。However, in some cases, the required number of RAMs may increase or decrease. RA connected to transmission line
When the number of M increases or decreases, the equivalent impedance of the transmission line changes. When the impedance changes, the optimal driving capability changes as well. Therefore, there is a problem that it is necessary to replace the output circuit with a circuit having a different driving ability in accordance with the number of RAMs connected to the transmission line.
【００１２】第２の従来の技術の第１の問題点は、出力
回路部において必要以上に電力を消費するということで
ある。A first problem of the second prior art is that the output circuit consumes more power than necessary.
【００１３】その理由は、この従来の技術では伝送線路
に合わせて終端回路が自動可変でき、インピーダンスの
整合がとれるというメリットはあるが、考えられる低イ
ンピーダンスの伝送線路にも対応する必要があるため、
低インピーダンスの伝送線路に合わせて出力回路の駆動
能力を常に最大とする必要がある。駆動能力が最大とい
うことは、出力回路部においては過渡的な電力を必要以
上に消費することである。The reason is that this conventional technique has the merit that the terminating circuit can be automatically varied in accordance with the transmission line and that the impedance can be matched, but it is necessary to cope with a possible low impedance transmission line. ,
It is necessary to always maximize the driving capability of the output circuit in accordance with the low impedance transmission line. The maximum driving capability means that the output circuit unit consumes transient power more than necessary.
【００１４】また第２の従来の技術の第２の問題点とし
ては、この従来の技術で示される終端回路で終端される
伝送線路を駆動する出力回路部では定常的な電力の消費
が発生することである。As a second problem of the second prior art, a steady power consumption occurs in an output circuit section for driving a transmission line terminated by a termination circuit shown in the prior art. That is.
【００１５】その理由は、終端部ではインピーダンスの
整合をとるため常に直流的な電流が流れることである。
このため終端回路で電力の消費が発生する。当然ながら
終端回路に流れる定常電流は出力回路にも流れ続けるた
め、出力部での電力消費も発生する。The reason is that a DC current always flows in the termination section in order to match the impedance.
Therefore, power is consumed in the termination circuit. As a matter of course, the steady current flowing in the termination circuit continues to flow in the output circuit, so that power consumption in the output section also occurs.
【００１６】本発明は、信号伝送時の反射による波形歪
みを防止することにより信号伝送を高速化し、一定の時
間における伝送効率を向上することを目的とする。ま
た、本発明は、信号伝送時に消費される消費電力を伝送
線路に合わせた必要最低限の電力に抑えることを目的と
する。SUMMARY OF THE INVENTION It is an object of the present invention to speed up signal transmission by preventing waveform distortion due to reflection at the time of signal transmission and improve transmission efficiency in a certain time. Another object of the present invention is to suppress power consumption during signal transmission to a minimum necessary power suitable for a transmission line.
【００１７】[0017]
【課題を解決するための手段】本発明の出力インピーダ
ンス自己補正回路付半導体集積回路（以下ＩＣと記す）
は、ＩＣが出力する信号を自ら検出し、その検出電圧に
よりＩＣの出力駆動能力を制御する手段を有する。A semiconductor integrated circuit with an output impedance self-correction circuit according to the present invention (hereinafter referred to as IC).
Has means for detecting a signal output from an IC by itself and controlling the output drive capability of the IC based on the detected voltage.
【００１８】より具体的には、伝送線路に接続されたＩ
Ｃの出力回路部内にＩＣ自身が出力した信号電圧を検出
する手段と電圧モニタ部からの信号を制御信号に変換す
る手段と制御信号を受け出力回路の駆動能力を調整する
手段を有する。More specifically, I is connected to a transmission line.
The C output circuit has means for detecting the signal voltage output by the IC itself, means for converting a signal from the voltage monitor to a control signal, and means for receiving the control signal and adjusting the driving capability of the output circuit.
【００１９】本発明では、出力回路が伝送線路を駆動す
る時の出力の初期振幅電圧を検出し、その検出結果によ
り出力回路の出力インピーダンスを制御し、駆動する伝
送線路のインピーダンスに合わせた最適な出力特性が得
られる。According to the present invention, the output circuit detects the initial amplitude voltage of the output when the output circuit drives the transmission line, controls the output impedance of the output circuit based on the detection result, and optimizes the output impedance to match the impedance of the driven transmission line. Output characteristics are obtained.
【００２０】[0020]
【発明の実施の形態】次に本発明の一実施の形態につい
て図面を参照して詳細に説明する。DESCRIPTION OF THE PREFERRED EMBODIMENTS Next, an embodiment of the present invention will be described in detail with reference to the drawings.
【００２１】図１を参照すると、本発明の実施の形態は
半導体集積回路７の内部回路５から出力回路１へと接続
され、出力端子２はケーブルまたはプリント配線板など
のインピーダンスを有する伝送線路９を介して受信回路
８と接続されている。受信回路８の入力は、本発明によ
ると終端処理をする必要は無い。以下では入力インピー
ダンスを無限大として説明する。出力回路１は、図４に
示す第１実施例のように出力段にＬｏｗ電圧出力駆動能
力調整用トランジスタ群１１、Ｈｉｇｈ電圧出力駆動能
力調整用トランジスタ群１２が多段並列に接続され、制
御信号入力端子群１７への入力信号により駆動するトラ
ンジスタ数が制御され、出力インピーダンスが変化する
構成となっている。なお、１３はＬｏｗ電圧出力用トラ
ンジスタ、１４はＨｉｇｈ電圧出力用トランジスタであ
る。Referring to FIG. 1, an embodiment of the present invention is connected from an internal circuit 5 of a semiconductor integrated circuit 7 to an output circuit 1, and an output terminal 2 is a transmission line 9 having impedance such as a cable or a printed wiring board. Is connected to the receiving circuit 8 via the. According to the present invention, the input of the receiving circuit 8 does not need to be terminated. Hereinafter, the input impedance will be described as being infinite. In the output circuit 1, as in the first embodiment shown in FIG. 4, a low voltage output drivability adjusting transistor group 11 and a High voltage output drivability adjusting transistor group 12 are connected in multiple stages in an output stage, and a control signal input is performed. The number of transistors driven by the input signal to the terminal group 17 is controlled, and the output impedance changes. Reference numeral 13 denotes a low voltage output transistor, and reference numeral 14 denotes a high voltage output transistor.
【００２２】また出力回路１の第２実施例として、図５
のように出力駆動能力調整用トランジスタ群１８がＬｏ
ｗ電圧出力用トランジスタ１９及びＨｉｇｈ電圧出力用
トランジスタ２０と直列に接続され、制御信号入力端子
群１７への入力信号により、導通するトランジスタ数が
制御され、出力インピーダンスが変化する回路構成とし
てもよい。As a second embodiment of the output circuit 1, FIG.
As shown in FIG.
A circuit configuration in which the number of conducting transistors is controlled by an input signal to the control signal input terminal group 17 and the output impedance is changed by being connected in series with the w voltage output transistor 19 and the High voltage output transistor 20 may be employed.
【００２３】なお、出力回路１の駆動能力は、実際に駆
動が予測される各種伝送線路のインピーダンス幅以上の
調整幅を持つようトランジスタ数及び１ケ当りの駆動能
力を設定する。The driving capability of the output circuit 1 is set such that the number of transistors and the driving capability per unit are adjusted so as to have an adjustment width that is equal to or larger than the impedance width of various transmission lines whose driving is actually predicted.
【００２４】出力端子２には出力電圧検出回路３が接続
され、内部回路５用クロックから生成された一定のタイ
ミングで出力端子２の電圧を検出できる構成となってい
る。出力電圧検出回路３は、さらにインピーダンス制御
信号生成回路４と接続される。An output voltage detection circuit 3 is connected to the output terminal 2 so that the voltage of the output terminal 2 can be detected at a constant timing generated from the clock for the internal circuit 5. The output voltage detection circuit 3 is further connected to the impedance control signal generation circuit 4.
【００２５】出力電圧検出回路３とインピーダンス制御
信号生成回路４の一実施例を図３に示す。FIG. 3 shows an embodiment of the output voltage detection circuit 3 and the impedance control signal generation circuit 4.
【００２６】比較器３３，３４はそれぞれ異なる判定電
圧ＶREF1，ＶREF2を持っており、この判定電圧ＶREF1，
ＶREF2は半導体集積回路７の内部より発生しても、外部
より入力しても差支えない。比較器３３，３４の出力
は、出力電圧検出回路入力端子３７から入力されたサン
プリング信号で動作するフリップフロップ（以下Ｆ／Ｆ
と呼ぶ）と接続される。Ｆ／Ｆの出力は、インピーダン
ス制御信号生成回路４内のカウンタ回路３９を経由して
保持回路４０と接続される。The comparators 33 and 34 have different judgment voltages VREF1 and VREF2, respectively.
VREF2 may be generated from inside the semiconductor integrated circuit 7 or input from the outside. The outputs of the comparators 33 and 34 are output from a flip-flop (hereinafter referred to as F / F) operated by the sampling signal input from the output voltage detection circuit input terminal 37.
). The output of the F / F is connected to the holding circuit 40 via the counter circuit 39 in the impedance control signal generation circuit 4.
【００２７】次に本発明の一実施の形態の動作について
説明する前に、出力回路の駆動能力、つまり出力インピ
ーダンスの違いが出力の初期振幅電圧と伝送信号波形の
歪みへどのように影響するかを図１と図２を参照して説
明する。Next, before describing the operation of the embodiment of the present invention, how the difference in the output circuit drive capability, that is, the output impedance, affects the initial amplitude voltage of the output and the distortion of the transmission signal waveform. Will be described with reference to FIGS.
【００２８】図２（ａ）の出力端子における信号立ち上
がり波形（駆動能力小の場合）１００は、出力回路１の
出力インピーダンスが接続される伝送線路９のインピー
ダンスより大きい場合の出力端子２の波形である。その
時の受信側波形が図２（ｂ）の受信回路入力における信
号立ち上がり波形（駆動能力小の場合）１０１である。
この場合、時刻ｔS0での電圧（これを出力の初期振幅電
圧と呼ぶ）は電圧ＶREF1，ＶREF2に達しない。最初に信
号が受信部へ到達する時刻ｔL1においても受信側の信号
波形はＨｉｇｈ電圧ＶH まで達しない。Ｈｉｇｈ電圧Ｖ
H に達するには時刻ｔL4まで時間を要する。A signal rising waveform (in the case of a small driving capability) 100 at the output terminal in FIG. 2A is a waveform at the output terminal 2 when the output impedance of the output circuit 1 is larger than the impedance of the transmission line 9 to which the output circuit 1 is connected. is there. The waveform on the receiving side at that time is a signal rising waveform (in the case of a small driving capability) 101 at the input of the receiving circuit in FIG.
In this case, the voltage at time tS0 (this is called the initial amplitude voltage of the output) does not reach the voltages VREF1 and VREF2. The signal waveform of the reception side at a time tL1 that signal first reaches the receiving unit does not reach the High voltage V H. High voltage V
It takes time until time tL4 to reach H.
【００２９】さらに出力インピーダンスを下げ、図２
（ｃ）の出力端子における信号立ち上がり波形（駆動能
力小の場合）１１０となるまで駆動能力を上げる。な
お、この場合でも出力の初期振幅電圧は電圧ＶREF1，Ｖ
REF2に達していない。その時の受信部波形が図２（ｄ）
の受信回路入力における信号立ち上がり波形（駆動能力
小の場合）１１１である。この状態においても最初に信
号が受信側に達する時刻ｔL1においてはＨｉｇｈ電圧Ｖ
H まで達しない。Ｈｉｇｈ電圧ＶH まで立ち上がるため
には、時刻ｔL2まで時間を要している。Further lowering the output impedance, FIG.
The drive capability is increased until the signal rising waveform (in the case of small drive capability) 110 at the output terminal of (c) is reached. Even in this case, the initial amplitude voltage of the output is the voltage VREF1, VREF
REF2 has not been reached. The waveform of the receiving part at that time is shown in FIG.
Signal rising waveform (in the case of small driving capability) 111 at the receiving circuit input of FIG. Even in this state, at time tL1 when the signal first reaches the receiving side, the High voltage V
Does not reach H. In order to stand up to the High voltage V H is, it takes time until the time tL2.
【００３０】さらに出力インピーダンスを下げ、図２
（ｅ）の出力端子における信号立ち上がり波形（駆動能
力適正の場合）１２０となるまで駆動能力を上げる。出
力回路１の出力の初期振幅電圧は、電圧ＶREF1とＶREF2
の間の電圧となる。この場合、受信側の電圧波形におい
ては時刻ｔL1でＨｉｇｈ電圧ＶH に達しており、出力波
形が図２（ａ）、（ｃ）の出力端子における信号立ち上
がり波形（駆動能力小の場合）１００、出力端子におけ
る信号立ち上がり波形（駆動能力小の場合）１１０の時
より信号は受信側では早くＨｉｇｈ電圧ＶH に確定す
る。Further lowering the output impedance, FIG.
The driving capability is increased until the signal rising waveform (when the driving capability is appropriate) 120 at the output terminal of (e) is reached. The initial amplitude voltages of the output of the output circuit 1 are the voltages VREF1 and VREF2
It becomes the voltage between. In this case, has reached High voltage V H at time tL1 in the receiving side of the voltage waveform, the output waveform FIGS. 2 (a), (if the driving capacity is small) signal rising waveform at the output terminal of the (c) 100, signal from when the signal rising waveform (if the driving capacity is small) 110 at the output terminal is determined to quickly High voltage V H on the receiving side.
【００３１】この上さらに出力インピーダンスを下げ、
出力の初期振幅電圧が判定電圧ＶREF2を超える図２
（ｇ）の出力端子における信号立ち上がり波形（駆動能
力大の場合）１３０まで駆動能力を上げた時の受信波形
が図２（ｈ）の受信回路入力における信号立ち上がり波
形（駆動能力大の場合）１３１である。すると図２
（ｆ）の受信回路入力における信号立ち上がり波形（駆
動能力適正の場合）１２１と同様に受信側では時刻ｔL1
でＨｉｇｈ電圧ＶH に確定しているにも関わらず、時刻
ｔL2では逆にＨｉｇｈ電圧ＶH より電圧が低下する。こ
の後、Ｈｉｇｈ電圧ＶHを上回るのは時刻ｔL3以降とな
る。Further lowering the output impedance,
FIG. 2 in which the initial amplitude voltage of the output exceeds the judgment voltage VREF2
The rising waveform of the signal at the output terminal (g) (in the case of high driving capability) 130 when the driving capability is increased to 130 is the rising waveform of the signal at the input of the receiving circuit (in the case of high driving capability) 131 in FIG. It is. Then Figure 2
At the receiving side, the time tL1 is the same as the signal rising waveform (when the driving capability is appropriate) 121 at the receiving circuit input of (f).
In spite of being fixed at the High voltage V H, the voltage from High voltage V H decreases reversed at time tL2. After this, it is of more than a High voltage V H is time tL3 later.
【００３２】つまり出力回路１が出力した信号が受信回
路８で確実に受信できる時間が一番早い条件は、出力波
形が図２（ｅ）の出力端子における信号立ち上がり波形
（駆動能力適正の場合）１２０の場合である。従って出
力回路の出力の初期振幅電圧の最適値はＶREF1とＶREF2
の間であることがわかる。That is, the condition under which the signal output from the output circuit 1 can be reliably received by the receiving circuit 8 is the earliest when the output waveform is the signal rising waveform at the output terminal in FIG. 120. Therefore, the optimum value of the initial amplitude voltage of the output of the output circuit is VREF1 and VREF2
It turns out that it is between.
【００３３】次に、本発明の実施の形態の動作について
図１，図２，図３，図４及び図５を参照して説明する。Next, the operation of the embodiment of the present invention will be described with reference to FIGS. 1, 2, 3, 4 and 5.
【００３４】出力電圧検出回路３の検出タイミングは、
半導体集積回路７の内部クロックｔCLK に対し遅延を持
たせた図２で示される時刻ｔS0とｔS1の間の時刻ｔx で
設定する。The detection timing of the output voltage detection circuit 3 is as follows.
Set at the time tx between the times tS0 a tS1 shown in Figure 2 which gave a delay to the internal clock t CLK of the semiconductor integrated circuit 7.
【００３５】まず伝送線路９と接続された半導体集積回
路７が信号伝送を開始する前、たとえば半導体集積回路
７の電源を立ち上げた直後においては出力回路１の初期
状態を出力インピーダンスが最大つまり駆動能力が最小
になるよう設定しておく。First, before the semiconductor integrated circuit 7 connected to the transmission line 9 starts signal transmission, for example, immediately after the power supply of the semiconductor integrated circuit 7 is turned on, the initial state of the output circuit 1 is determined to have the maximum output impedance, ie, drive. Set to minimize the ability.
【００３６】これより出力インピーダンスの調整シーケ
ンスに入る。Now, an output impedance adjustment sequence starts.
【００３７】内部回路５は、出力端子２がＬｏｗレベル
→Ｈｉｇｈレベル→Ｌｏｗレベル→Ｈｉｇｈレベルの繰
り返し信号を出力するようテストパターン信号を出力回
路１へ送る。このテストパターン信号は、クロック端子
６から入力されるクロックを分周して生成してもよい。The internal circuit 5 sends a test pattern signal to the output circuit 1 so that the output terminal 2 outputs a repetition signal of Low level → High level → Low level → High level. This test pattern signal may be generated by dividing the frequency of the clock input from the clock terminal 6.
【００３８】出力がＬｏｗレベルからＨｉｇｈレベルに
遷移するときに、前述したサンプリングタイミングｔx
で出力回路１の出力の初期振幅電圧を出力電圧検出回路
３で検出する。検出した出力の初期振幅電圧が図２
（ａ）の出力端子における信号立ち上がり波形（駆動能
力小の場合）１００で示されるように判定電圧ＶREF1お
よびＶREF2より低い場合は、出力電圧検出回路３内の２
つのＦ／Ｆ３１，３２は“０”，“０”にセットされ
る。出力電圧検出回路３は現在の駆動能力が低すぎると
いう検出信号（Ｆ／Ｆ３１，３２にセットされた
“０”，“０”のこと）をインピーダンス制御信号生成
回路４へ発する。インピーダンス制御信号生成回路４で
は出力電圧検出回路３より“０”，“０”信号を受ける
と、カウンタ回路３９で生成した駆動能力を一段増加す
る指示信号を出力回路１へ出力し、出力回路１は駆動能
力を一段上げる。この後、次の信号立ち上がりでも同様
に検出作業を行う。When the output transitions from the low level to the high level, the above-described sampling timing tx
Then, the output voltage detection circuit 3 detects the initial amplitude voltage of the output of the output circuit 1. Figure 2 shows the initial amplitude voltage of the detected output.
As shown by a signal rising waveform (in the case of small driving capability) 100 at the output terminal of (a), when the voltage is lower than the determination voltages VREF1 and VREF2, 2 in the output voltage detection circuit 3
The two F / Fs 31 and 32 are set to "0" and "0". The output voltage detection circuit 3 issues a detection signal (“0”, “0” set in the F / Fs 31 and 32) that the current driving capability is too low to the impedance control signal generation circuit 4. When the impedance control signal generation circuit 4 receives the "0" and "0" signals from the output voltage detection circuit 3, it outputs to the output circuit 1 the instruction signal generated by the counter circuit 39 to increase the driving capability by one stage. Increases the driving capacity by one step. Thereafter, the detection operation is similarly performed at the next rising edge of the signal.
【００３９】一段ずつ駆動能力を上げていき、出力の初
期振幅電圧が図２（ｅ）の出力端子における信号立ち上
がり波形（駆動能力適正の場合）１２０で示されるよう
に検出タイミングｔx において判定電圧ＶREF1とＶREF2
の中間となったとき、出力電圧検出回路３内のＦ／Ｆ３
１，３２は“１”，“０”にセットされる。インピーダ
ンス制御信号生成回路４では出力電圧検出回路３からの
信号“１”，“０”を受けると、出力インピーダンスは
最適値であると判断し駆動能力制御動作を停止する。こ
の時の駆動能力調整信号は、インピーダンス制御信号生
成回路４内に配したフリップフロップ、ＲＡＭ等何らか
の保持回路４０により保持させておく。The driving capability is increased step by step, and the initial amplitude voltage of the output is determined at the detection timing tx at the detection timing tx as shown by the signal rising waveform 120 (when the driving capability is appropriate) at the output terminal in FIG. And VREF2
, The F / F3 in the output voltage detection circuit 3
1, 32 are set to "1" and "0". When receiving the signals "1" and "0" from the output voltage detection circuit 3, the impedance control signal generation circuit 4 determines that the output impedance is an optimum value and stops the driving capability control operation. The driving capability adjustment signal at this time is held by a holding circuit 40 such as a flip-flop or a RAM arranged in the impedance control signal generation circuit 4.
【００４０】この時点で出力回路１は接続される伝送線
路９に最適な駆動能力に設定されており、受信部におけ
る波形は図２（ｆ）の受信回路入力における信号立ち上
がり波形（駆動能力適正の場合）１２１で示されるよう
に歪みのない波形となる。At this point, the output circuit 1 is set to have the optimum driving capability for the transmission line 9 to be connected, and the waveform at the receiving section is the signal rising waveform at the input of the receiving circuit shown in FIG. Case) As shown by 121, the waveform has no distortion.
【００４１】これで駆動能力の調整シーケンスが終了
し、実際の信号伝送に使用できるようになる。This completes the drive capability adjustment sequence, and the drive capability can be used for actual signal transmission.
【００４２】上述した説明は信号の立ち上がりで出力駆
動能力を調整する場合について説明したが、信号の立下
がりで調整する場合も判定レベルが異なるだけであり、
手順としては同様である。In the above description, the case where the output drive capability is adjusted at the rise of the signal has been described. However, when the adjustment is made at the fall of the signal, only the determination level is different.
The procedure is the same.
【００４３】なお、初期状態の駆動能力を最大とし制御
により出力インピーダンスを上げていく手順をとっても
差支えない。It is to be noted that a procedure may be adopted in which the driving capability in the initial state is maximized and the output impedance is increased by control.
【００４４】また出力回路１の第１実施例として図４に
示されるように出力段のＨｉｇｈ側とＬｏｗ側にそれぞ
れ駆動能力調整機構がある場合は、Ｈｉｇｈ側とＬｏｗ
側それぞれ個別に調整する必要があるが、出力段のＨｉ
ｇｈ側とＬｏｗ側の一段当りの駆動能力を同一値とする
ことにより、立ち上がり又は立下がりどちらか一方の検
出結果によりＨｉｇｈ側とＬｏｗ側の両方の駆動能力調
整を済ませることができる。As shown in FIG. 4 as a first embodiment of the output circuit 1, when the driving capability adjusting mechanisms are provided on the High side and the Low side of the output stage, respectively, the High side and the Low side are used.
Side needs to be adjusted individually, but the output stage Hi
By setting the driving capability per stage on the gh side and the low side to the same value, it is possible to complete the driving capability adjustment on both the high side and the low side based on either the rising or falling detection result.
【００４５】また出力回路１の第２実施例として図５に
示されるように出力段と直列に駆動調整用回路を設けて
いる場合でも、同様に立ち上がり又は立下がりのどちら
か一方の検出結果により調整を済ませることができる。Even when a drive adjusting circuit is provided in series with the output stage as shown in FIG. 5 as the second embodiment of the output circuit 1, similarly, the detection result of either one of the rising edge and the falling edge is obtained. The adjustment can be completed.
【００４６】[0046]
【発明の効果】本発明によると、伝送線路を駆動する半
導体集積回路において、伝送線路を変更したり、伝送線
路に接続される負荷形態を変更することによる伝送線路
のインピーダンス変化に対し、半導体集積回路を作り替
えることなく常に最適な出力インピーダンスに制御する
ことができるため、信号伝送時の波形歪みが少なく高速
信号伝送が可能となる。According to the present invention, in a semiconductor integrated circuit for driving a transmission line, the semiconductor integrated circuit can withstand a change in the impedance of the transmission line caused by changing the transmission line or changing a load form connected to the transmission line. Since the output impedance can always be controlled to an optimum value without modifying the circuit, high-speed signal transmission is possible with less waveform distortion during signal transmission.
【００４７】また、本発明によると、接続される伝送線
路のインピーダンスに合わせて最適な出力インピーダン
スに調整することにより、過渡的な出力電流を必要最低
限に抑えることが可能となり、かつ、受信回路部には終
端回路が必要無くなるため、終端回路に流れる定常電
流、つまり出力回路を流れる定常電流も皆無とすること
ができる。Further, according to the present invention, by adjusting the output impedance to an optimum value in accordance with the impedance of the transmission line to be connected, it is possible to suppress the transient output current to the minimum necessary, and to realize the receiving circuit. Since a terminating circuit is not required in the unit, there can be no steady current flowing in the terminating circuit, that is, no steady current flowing in the output circuit.
【００４８】これにより出力回路の消費電力も伝送線路
に合わせて最低限に抑えることができる。As a result, the power consumption of the output circuit can be minimized in accordance with the transmission line.
【図１】本発明の一実施の形態のブロック図である。FIG. 1 is a block diagram of an embodiment of the present invention.
【図２】（ａ）〜（ｈ）は、本発明の一実施の形態の動
作を説明するための波形図である。FIGS. 2A to 2H are waveform diagrams for explaining the operation of the embodiment of the present invention.
【図３】本発明の一実施の形態における出力電圧検出回
路とインピーダンス制御信号生成回路の一実施例であ
る。FIG. 3 is an example of an output voltage detection circuit and an impedance control signal generation circuit according to an embodiment of the present invention.
【図４】本発明の一実施の形態における出力回路の第１
実施例である。FIG. 4 shows a first example of the output circuit according to the embodiment of the present invention.
This is an example.
【図５】本発明の一実施の形態における出力回路の第２
実施例である。FIG. 5 shows a second example of the output circuit according to the embodiment of the present invention.
This is an example.
１ 出力回路 ２ 出力端子 ３ 出力電圧検出回路 ４ インピーダンス制御信号生成回路 ５ 内部回路 ６ クロック端子 ７ 半導体集積回路 ８ 受信回路 ９ 伝送線路 １１ Ｌｏｗ電圧出力駆動能力調整用トランジスタ群 １２ Ｈｉｇｈ電圧出力駆動能力調整用トランジスタ
群 １３ Ｌｏｗ電圧出力用トランジスタ １４ Ｈｉｇｈ電圧出力用トランジスタ １５ 出力回路入力端子 １６ 出力回路出力端子 １７ 制御信号入力端子群 １８ 出力駆動能力調整用トランジスタ群 １９ Ｌｏｗ電圧出力用トランジスタ ２０ Ｈｉｇｈ電圧出力用トランジスタ ３１ フリップフロップ ３２ フリップフロップ ３３ 比較器 ３４ 比較器 ３５ 判定電圧入力端子 ３６ 判定電圧入力端子 ３７ 出力電圧検出回路入力端子 ３８ 出力電圧検出回路クロック入力端子 ３９ カウンタ回路 ４０ 保持回路 ４１ 制御信号出力端子 １００ 出力端子における信号立ち上がり波形（駆動
能力小の場合） １０１ 受信回路入力における信号立ち上がり波形
（駆動能力小の場合） １１０ 出力端子における信号立ち上がり波形（駆動
能力小の場合） １１１ 受信回路入力における信号立ち上がり波形
（駆動能力小の場合） １２０ 出力端子における信号立ち上がり波形（駆動
能力適正の場合） １２１ 受信回路入力における信号立ち上がり波形
（駆動能力適正の場合） １３０ 出力端子における信号立ち上がり波形（駆動
能力大の場合） １３１ 受信回路入力における信号立ち上がり波形
（駆動能力大の場合）REFERENCE SIGNS LIST 1 output circuit 2 output terminal 3 output voltage detection circuit 4 impedance control signal generation circuit 5 internal circuit 6 clock terminal 7 semiconductor integrated circuit 8 reception circuit 9 transmission line 11 low voltage output drive capability adjustment transistor group 12 high voltage output drive capability adjustment Transistor group 13 Low voltage output transistor 14 High voltage output transistor 15 Output circuit input terminal 16 Output circuit output terminal 17 Control signal input terminal group 18 Output drive capability adjustment transistor group 19 Low voltage output transistor 20 High voltage output Transistor 31 Flip-flop 32 Flip-flop 33 Comparator 34 Comparator 35 Judgment voltage input terminal 36 Judgment voltage input terminal 37 Output voltage detection circuit input terminal 38 Output voltage detection circuit clock input terminal 39 Counter Circuit 40 Holding circuit 41 Control signal output terminal 100 Signal rising waveform at output terminal (when driving capability is small) 101 Signal rising waveform at receiving circuit input (when driving capability is small) 110 Signal rising waveform at output terminal (at small driving capability) Case) 111 Signal rising waveform at receiving circuit input (when driving capability is small) 120 Signal rising waveform at output terminal (when driving capability is appropriate) 121 Signal rising waveform at receiving circuit input (when driving capability is appropriate) 130 At output terminal Signal rising waveform (when driving capability is large) 131 Signal rising waveform at receiving circuit input (when driving capability is large)
Claims (3)
路が発生する出力の初期振幅電圧を内部回路のクロック
から生成したサンプリング信号により取り込み、検出し
た電圧値により出力インピーダンスを制御する機構を有
することを特徴とする出力インピーダンス自己補正回路
付半導体集積回路。1. A mechanism for taking in an initial amplitude voltage of an output generated by an output circuit connected to a transmission line serving as a load by a sampling signal generated from a clock of an internal circuit, and controlling an output impedance by a detected voltage value. A semiconductor integrated circuit with an output impedance self-correction circuit.
プを有する出力電圧検出回路とカウンタ回路及び保持回
路を有するインピーダンス制御信号生成回路とから構成
されることを特徴とする請求項１記載の出力インピーダ
ンス自己補正回路付半導体集積回路。2. The output impedance according to claim 1, wherein said mechanism comprises an output voltage detection circuit having a comparator and a flip-flop, and an impedance control signal generation circuit having a counter circuit and a holding circuit. Semiconductor integrated circuit with self-correction circuit.
ランジスタ群、Ｌｏｗ電圧出力用トランジスタ及びＨｉ
ｇｈ電圧出力用トランジスタから構成されることを特徴
とする請求項１記載の出力インピーダンス自己補正回路
付半導体集積回路。3. The output circuit according to claim 2, wherein the output drive capability adjusting transistor group, a low voltage output transistor, and a high voltage output transistor.
2. The semiconductor integrated circuit with an output impedance self-correction circuit according to claim 1, comprising a gh voltage output transistor.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9063265A JPH10261948A (en) | 1997-03-17 | 1997-03-17 | Semiconductor integrated circuit with output impedance self correction circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9063265A JPH10261948A (en) | 1997-03-17 | 1997-03-17 | Semiconductor integrated circuit with output impedance self correction circuit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10261948A true JPH10261948A (en) | 1998-09-29 |
Family
ID=13224293
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9063265A Pending JPH10261948A (en) | 1997-03-17 | 1997-03-17 | Semiconductor integrated circuit with output impedance self correction circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10261948A (en) |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6487250B1 (en) | 1999-04-08 | 2002-11-26 | Mitsubishi Denki Kabushiki Kaisha | Signal output system |
| WO2004114522A1 (en) * | 2003-06-24 | 2004-12-29 | Matsushita Electric Industrial Co., Ltd. | Device and method for matching output impedance in signal transmission system |
| JP2007013807A (en) * | 2005-07-01 | 2007-01-18 | Sharp Corp | Electronic circuit and signal supply method |
| JP2007158513A (en) * | 2005-12-01 | 2007-06-21 | Ricoh Co Ltd | Electric signal output apparatus, semiconductor laser modulation drive unit, and image forming apparatus |
| JP2007164979A (en) * | 2005-12-15 | 2007-06-28 | Hynix Semiconductor Inc | Method of calibrating driver and odt impedance of synchronous memory apparatus |
| JP2008017475A (en) * | 2006-06-30 | 2008-01-24 | Hynix Semiconductor Inc | Semiconductor device with impedance-adjustable data input/output driver |
| WO2008035582A1 (en) * | 2006-09-19 | 2008-03-27 | Panasonic Corporation | Signal transmitting apparatus |
| JP2013048459A (en) * | 2006-01-16 | 2013-03-07 | Sk Hynix Inc | Apparatus for controlling on-die termination |
| JP2015035780A (en) * | 2013-08-09 | 2015-02-19 | 富士通株式会社 | Signal transmission circuit and semiconductor integrated circuit |
| JP2019531003A (en) * | 2016-09-28 | 2019-10-24 | インテル コーポレイション | High-speed driver with adaptive termination impedance |
| US10573401B2 (en) | 2018-01-19 | 2020-02-25 | Samsung Electronics Co., Ltd. | Memory devices and memory packages |
-
1997
- 1997-03-17 JP JP9063265A patent/JPH10261948A/en active Pending
Cited By (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6487250B1 (en) | 1999-04-08 | 2002-11-26 | Mitsubishi Denki Kabushiki Kaisha | Signal output system |
| CN100369379C (en) * | 2003-06-24 | 2008-02-13 | 松下电器产业株式会社 | Device and method for matching output impedance in signal transmission system |
| WO2004114522A1 (en) * | 2003-06-24 | 2004-12-29 | Matsushita Electric Industrial Co., Ltd. | Device and method for matching output impedance in signal transmission system |
| US7164286B2 (en) | 2003-06-24 | 2007-01-16 | Matsushita Electric Industrial Co., Ltd. | Device and method for matching output impedance in signal transmission system |
| JP2007013807A (en) * | 2005-07-01 | 2007-01-18 | Sharp Corp | Electronic circuit and signal supply method |
| JP2007158513A (en) * | 2005-12-01 | 2007-06-21 | Ricoh Co Ltd | Electric signal output apparatus, semiconductor laser modulation drive unit, and image forming apparatus |
| JP2007164979A (en) * | 2005-12-15 | 2007-06-28 | Hynix Semiconductor Inc | Method of calibrating driver and odt impedance of synchronous memory apparatus |
| JP2013048459A (en) * | 2006-01-16 | 2013-03-07 | Sk Hynix Inc | Apparatus for controlling on-die termination |
| JP2008017475A (en) * | 2006-06-30 | 2008-01-24 | Hynix Semiconductor Inc | Semiconductor device with impedance-adjustable data input/output driver |
| WO2008035582A1 (en) * | 2006-09-19 | 2008-03-27 | Panasonic Corporation | Signal transmitting apparatus |
| JPWO2008035582A1 (en) * | 2006-09-19 | 2010-01-28 | パナソニック株式会社 | Signal transmitter |
| JP4547454B2 (en) * | 2006-09-19 | 2010-09-22 | パナソニック株式会社 | Signal transmitter |
| US8189692B2 (en) | 2006-09-19 | 2012-05-29 | Panasonic Corporation | Signal transmitter apparatus provided with signal correction circuit for suppressing radiation of electromagnetic waves between transmission lines |
| JP2015035780A (en) * | 2013-08-09 | 2015-02-19 | 富士通株式会社 | Signal transmission circuit and semiconductor integrated circuit |
| JP2019531003A (en) * | 2016-09-28 | 2019-10-24 | インテル コーポレイション | High-speed driver with adaptive termination impedance |
| US10573401B2 (en) | 2018-01-19 | 2020-02-25 | Samsung Electronics Co., Ltd. | Memory devices and memory packages |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10067519B2 (en) | On-chip regulator with variable load compensation | |
| JPH10261948A (en) | Semiconductor integrated circuit with output impedance self correction circuit | |
| JP4392407B2 (en) | Apparatus and method for matching output impedance in a signal transmission system | |
| US20050184922A1 (en) | Control device for antenna matching circuit | |
| US5559441A (en) | Transmission line driver with self adjusting output impedance | |
| EP3731423B1 (en) | Redriver channel power up in converged input/output mode | |
| US6850232B2 (en) | Semiconductor device capable of internally generating bias changing signal | |
| US20100142606A1 (en) | Transmission line loss compensation circuit and transmission line loss compensation method | |
| US20020000847A1 (en) | Signal transmission with reduced ringing of signals | |
| JP2011114343A (en) | Method of controlling supply source voltage, and multi-channel light-emitting diode driving circuit and multi-channel system using the same | |
| US8046622B2 (en) | Dynamically scaling apparatus for a system on chip power voltage | |
| US20040223566A1 (en) | Method and apparatus for skew adjustment, data transmission system having skew adjustability | |
| KR100331909B1 (en) | Data input/output circuit and interface system using the same | |
| US20170104421A1 (en) | Power converter in powered device of power-over-ethernet system and control method thereof | |
| JP3156638B2 (en) | Semiconductor integrated circuit with built-in output impedance adjustment circuit | |
| US20060232312A1 (en) | Method and apparatus for reducing duty cycle distortion of an output signal | |
| JP3693877B2 (en) | Digital signal output circuit | |
| US6487250B1 (en) | Signal output system | |
| JP3708897B2 (en) | Output buffer circuit | |
| US5802390A (en) | Data bus circuit and method of changing over termination resistor of the data bus circuit | |
| US10536129B2 (en) | Impedance matching circuit and integrated circuit applying the impedance matching circuit | |
| CN108365832A (en) | The integrated circuit of impedance matching circuit and application impedance matching circuit | |
| US6377666B1 (en) | Apparatus and method for a PHY transmitter with programmable power mode control in CMOS | |
| CN111223430A (en) | Driving circuit and driving method thereof | |
| JPH06181417A (en) | Termination device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19991020 |