JPH10232793A - Method and circuit device for debugging semiconductor devices - Google Patents

Method and circuit device for debugging semiconductor devices

Info

Publication number
JPH10232793A
JPH10232793A JP9036345A JP3634597A JPH10232793A JP H10232793 A JPH10232793 A JP H10232793A JP 9036345 A JP9036345 A JP 9036345A JP 3634597 A JP3634597 A JP 3634597A JP H10232793 A JPH10232793 A JP H10232793A
Authority
JP
Japan
Prior art keywords
signal
semiconductor device
output
bus information
functional block
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9036345A
Other languages
Japanese (ja)
Inventor
Kagehiro Matsuyama
景洋 松山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Design Corp
Mitsubishi Electric Corp
Original Assignee
Renesas Design Corp
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Design Corp, Mitsubishi Electric Corp filed Critical Renesas Design Corp
Priority to JP9036345A priority Critical patent/JPH10232793A/en
Publication of JPH10232793A publication Critical patent/JPH10232793A/en
Pending legal-status Critical Current

Links

Landscapes

  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

PROBLEM TO BE SOLVED: To improve the reliability of debugging by monitoring a state for each function block consisting of a semiconductor device when developing software on the semiconductor device. SOLUTION: By reproducing the same sequence plural times based on a signal applied from the outside of a user logic mixed microcomputer, the same conditions are produced in the extraction of bus information due to probes 15-17. Then, the bus information of function block different everytime is extracted from each main function block 7 by a selector 18 in time dividing manner and outputted through a bus state monitor circuit 19 to an external device 21. The bus information extracted for each main function block in time dividing manner and outputted to the external device 21 is compared with an expected value or the last bus information at the external device 21, for example, so that all the bus information of main function blocks can be monitored and the software to be operated by a semiconductor device 20 such as the user logic mixed microcomputer is debugged.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】この発明は、例えばユーザー
ロジック混載マイコンなどの半導体装置のデバッグを信
頼性よく行うことを可能にする半導体装置のデバッグ方
法およびデバッグ回路装置に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device debugging method and a debugging circuit device which enable reliable debugging of a semiconductor device such as a user logic mixed microcomputer.

【0002】[0002]

【従来の技術】図4は、従来の半導体装置のデバッグ方
法を実現するデバッグ回路装置の構成を示すブロック図
である。図において、1は半導体装置7を構成する機能
ブロックであるマイクロプロセッシングユニット、2は
メモリ、3はASIC(Application Sp
ecific Integrated Circui
t)である。4はバス6を介して前記各機能ブロックに
対し入出力される信号であるバス情報を監視するバス状
態監視回路、5はバス6を介して前記各機能ブロックに
おいて入出力される前記信号を検出するためのバス6上
に設けられたプローブである。7はマイクロプロセッシ
ングユニット1、メモリ2およびASIC3などの各機
能ブロック、バス状態監視回路4、プローブ5、バス6
などを備えた半導体装置である。
2. Description of the Related Art FIG. 4 is a block diagram showing a configuration of a debug circuit device for realizing a conventional semiconductor device debug method. In the figure, reference numeral 1 denotes a microprocessing unit which is a functional block constituting the semiconductor device 7, 2 denotes a memory, 3 denotes an ASIC (Application Splicing Unit).
effective Integrated Circuit
t). Reference numeral 4 denotes a bus state monitoring circuit for monitoring bus information, which is a signal input / output to / from each of the functional blocks via the bus 6, and 5 detects the signal input / output to / from each of the functional blocks via the bus 6. This is a probe provided on a bus 6 for performing the operation. Reference numeral 7 denotes each functional block such as the microprocessing unit 1, the memory 2 and the ASIC 3, the bus state monitoring circuit 4, the probe 5, and the bus 6.
It is a semiconductor device provided with the above.

【0003】次に動作について説明する。ユーザーロジ
ック混載マイコンなどの半導体装置でソフトウェアを開
発する場合、図4に示すように前記各機能ブロックの状
態を監視するためのプローブ5やバス状態監視回路4を
付加し、プローブ5により検出した前記各機能ブロック
の状態であるデバッグデータを前記ユーザーロジック混
載マイコンの外部に送り出し、これを外部で解析するこ
とにより実施している。この場合、前記各機能ブロック
を監視するための前記プローブ5が設けられる位置は複
数箇所ではなく、例えばバス6の末端の一箇所である。
Next, the operation will be described. When developing software with a semiconductor device such as a user logic mixed microcomputer, a probe 5 for monitoring the state of each functional block and a bus state monitoring circuit 4 are added as shown in FIG. This is performed by sending debug data, which is the state of each functional block, to the outside of the user logic mixed microcomputer, and analyzing the data outside. In this case, the position where the probe 5 for monitoring each of the functional blocks is provided is not a plurality of positions but, for example, one end of the bus 6.

【0004】[0004]

【発明が解決しようとする課題】従来の半導体装置のデ
バッグ方法およびデバッグ回路装置は以上のように構成
されていたので、半導体装置のパッケージのピン数制限
により前記各機能ブロックの状態全てを外部に取り出し
監視することができないために、半導体装置の外部でデ
バッグデータを解析する場合、推測部分が多く含まれ、
正確な状態監視が困難である課題があった。
Since the conventional semiconductor device debugging method and the conventional debugging circuit device are configured as described above, all the states of the respective functional blocks are externally provided by limiting the number of pins of the package of the semiconductor device. When debugging data is analyzed outside the semiconductor device because it cannot be taken out and monitored, a lot of guess parts are included,
There was a problem that accurate state monitoring was difficult.

【0005】この発明は上記のような課題を解決するた
めになされたもので、半導体装置上でのソフトウェア開
発を行う際に当該半導体装置を構成する各機能ブロック
毎の状態を監視することを可能にして、デバッグの信頼
性を向上できる半導体装置のデバッグ方法およびデバッ
グ回路装置を得ることを目的とする。
SUMMARY OF THE INVENTION The present invention has been made to solve the above-described problems, and makes it possible to monitor the state of each functional block constituting the semiconductor device when developing software on the semiconductor device. It is another object of the present invention to provide a semiconductor device debugging method and a debugging circuit device which can improve the reliability of debugging.

【0006】[0006]

【課題を解決するための手段】請求項1記載の発明に係
る半導体装置のデバッグ方法は、半導体装置の各機能ブ
ロックにおいて入出力される信号を前記各機能ブロック
毎にサンプリングして検出する信号検出過程と、該信号
検出過程で検出した前記各機能ブロック毎の信号を、所
定の出力端子から前記半導体装置の外部へ順次出力する
検出信号出力過程と、該検出信号出力過程により前記半
導体装置の外部へ出力した信号を判定する判定過程とを
備えたものである。
According to a first aspect of the present invention, there is provided a method for debugging a semiconductor device, comprising: detecting a signal input / output in each functional block of the semiconductor device by sampling each functional block; A detection signal output step of sequentially outputting a signal for each of the functional blocks detected in the signal detection step from a predetermined output terminal to the outside of the semiconductor device; And a determination step of determining the signal output to the CPU.

【0007】請求項2記載の発明に係る半導体装置のデ
バッグ方法は、各機能ブロックとそれぞれ接続されたデ
ータ路上で当該各機能ブロックにおいて入出力されるバ
ス情報を監視して検出し、半導体装置の外部へ出力した
前記バス情報を判定するようにしたものである。
According to a second aspect of the present invention, a semiconductor device debugging method monitors and detects bus information input / output to / from each functional block on a data path connected to each functional block. The bus information output to the outside is determined.

【0008】請求項3記載の発明に係る半導体装置のデ
バッグ方法は、信号検出過程は、外部から与えられる指
令をもとに、各機能ブロックにおいて入出力される信号
を同一のシーケンスによりサンプリングし、機能ブロッ
ク毎に入出力される信号を検出するようにしたものであ
る。
According to a third aspect of the present invention, in the semiconductor device debugging method, in the signal detecting step, signals input / output in each functional block are sampled in the same sequence based on an externally applied command. A signal input / output for each functional block is detected.

【0009】請求項4記載の発明に係る半導体装置のデ
バッグ方法は、半導体装置の機能ブロックの数に応じて
高速化した動作速度により、各機能ブロックにおいて入
出力される信号を各機能ブロック毎に同一のシーケンス
によりサンプリングして検出する信号検出過程と、前記
高速化した動作速度により検出した前記各機能ブロック
毎の前記信号を所定の出力端子から前記半導体装置の外
部へ順次出力する検出信号出力過程と、該検出信号出力
過程により出力された前記各機能ブロック毎の信号をリ
アルタイムで判定する判定過程とを備えたものである。
According to a fourth aspect of the present invention, there is provided a debugging method of a semiconductor device, wherein a signal input / output in each functional block is provided for each functional block at an operating speed increased according to the number of functional blocks of the semiconductor device. A signal detecting step of sampling and detecting in the same sequence, and a detecting signal outputting step of sequentially outputting the signal of each of the functional blocks detected at the increased operation speed from a predetermined output terminal to the outside of the semiconductor device And a determining step of determining in real time the signal of each of the functional blocks output in the detection signal outputting step.

【0010】請求項5記載の発明に係る半導体装置のデ
バッグ方法は、検出信号出力過程により半導体装置の外
部へ順次出力される各機能ブロック毎の信号をラッチす
るラッチ過程と、該ラッチ過程でラッチされた前記各機
能ブロック毎の信号をリアルタイムで判定する判定過程
とを備えたものである。
According to a fifth aspect of the present invention, there is provided a debugging method for a semiconductor device, comprising: a latching step of latching a signal for each functional block sequentially output to the outside of the semiconductor device in a detection signal outputting step; And determining a signal for each of the functional blocks in real time.

【0011】請求項6記載の発明に係る半導体装置のデ
バッグ回路装置は、半導体装置の各機能ブロックにおい
て入出力される信号を前記各機能ブロックに接続された
各データ路上で検出する信号検出手段と、該信号検出手
段により検出された前記各機能ブロック毎の前記信号を
所定の出力端子から前記半導体装置の外部へ順次出力す
る検出信号出力手段とを備え、該検出信号出力手段によ
り出力された前記各機能ブロック毎の前記信号を、前記
半導体装置の外部に設けられた判定手段により判定する
ようにしたものである。
According to a sixth aspect of the present invention, there is provided a debug circuit device for a semiconductor device, comprising: signal detection means for detecting a signal input / output in each functional block of the semiconductor device on each data path connected to each functional block; Detection signal output means for sequentially outputting the signal for each of the functional blocks detected by the signal detection means from a predetermined output terminal to the outside of the semiconductor device, wherein the detection signal output means outputs The signal for each functional block is determined by a determination unit provided outside the semiconductor device.

【0012】請求項7記載の発明に係る半導体装置のデ
バッグ回路装置は、各機能ブロックとそれぞれ接続され
たデータ路上で当該各機能ブロックにおいて入出力され
るバス情報を監視して信号検出手段が検出し、半導体装
置の外部へ出力した前記バス情報を判定手段が判定する
ようにしたものである。
According to a seventh aspect of the present invention, a debug circuit device for a semiconductor device monitors bus information input / output in each of the functional blocks on a data path connected to each of the functional blocks, and the signal detecting means detects the bus information. Then, the determination means determines the bus information output to the outside of the semiconductor device.

【0013】請求項8記載の発明に係る半導体装置のデ
バッグ回路装置は、各機能ブロックとそれぞれ接続され
たデータ路から当該各機能ブロックにおいて入出力され
る信号を取り出す前記データ路毎に設けられたバス情報
抽出部と、該各バス情報抽出部により取り出された前記
信号のいずれかを外部からの制御をもとに選択する選択
手段と、該選択手段により選択された前記信号の前記バ
ス情報抽出部による取り出しを、外部から与えられる信
号をもとに同一のシーケンスにより制御するバス状態監
視回路とを信号検出手段が備え、前記検出信号出力手段
は、前記選択手段により選択され、前記バス状態監視回
路により前記制御された前記バス情報抽出部により取り
出された前記信号を所定の出力端子から前記半導体装置
の外部へ順次出力するようにしたものである。
According to another aspect of the present invention, a debug circuit device for a semiconductor device is provided for each data path for extracting a signal input / output in each functional block from a data path connected to each functional block. A bus information extracting unit, selecting means for selecting one of the signals extracted by the respective bus information extracting units based on external control, and extracting the bus information of the signal selected by the selecting means. A bus state monitoring circuit for controlling the extraction by the unit based on the same sequence based on an externally applied signal; and a signal detection unit, wherein the detection signal output unit is selected by the selection unit, and the bus state monitoring unit Sequentially outputting the signals extracted by the bus information extraction unit controlled by a circuit from a predetermined output terminal to the outside of the semiconductor device In which was to so that.

【0014】請求項9記載の発明に係る半導体装置のデ
バッグ回路装置は、半導体装置の機能ブロックの数に応
じて高速化した動作速度により、信号検出手段が各機能
ブロックにおいて入出力される信号を選択し前記各機能
ブロック毎に同一のシーケンスによりサンプリングして
検出し、前記信号検出手段が検出した前記各機能ブロッ
ク毎の信号を検出信号出力手段が所定の出力端子から前
記半導体装置の外部へ前記高速化した速度により順次出
力し、前記検出信号出力手段により出力された前記各機
能ブロック毎の信号を判定手段がリアルタイムで判定す
るようにしたものである。
According to a ninth aspect of the present invention, in the debug circuit device for a semiconductor device, the signal detecting means detects a signal input / output in each functional block by an operation speed increased according to the number of functional blocks of the semiconductor device. The selected signal is sampled and detected by the same sequence for each of the functional blocks, and the signal for each of the functional blocks detected by the signal detecting means is output from a predetermined output terminal to the outside of the semiconductor device by a detection signal output means. The output is sequentially performed at an increased speed, and the determination unit determines the signal for each of the functional blocks output by the detection signal output unit in real time.

【0015】請求項10記載の発明に係る半導体装置の
デバッグ回路装置は、半導体装置の外部へ順次出力され
る各機能ブロック毎の信号をラッチするラッチ回路を検
出信号出力手段が備え、前記ラッチ回路がラッチした前
記各機能ブロック毎の信号を判定手段がリアルタイムで
判定するようにしたものである。
According to a tenth aspect of the present invention, in the debug circuit device for a semiconductor device, the detection signal output means includes a latch circuit for latching a signal for each functional block sequentially output to the outside of the semiconductor device, wherein the latch circuit The determination means determines the signal for each of the functional blocks latched by the determination means in real time.

【0016】請求項11記載の発明に係る半導体装置の
デバッグ回路装置は、各機能ブロックとそれぞれ接続さ
れたデータ路から当該各機能ブロックにおいて入出力さ
れるバス情報を取り出す前記データ路毎に設けられたバ
ス情報抽出部と、該各バス情報抽出部により取り出され
た各機能ブロックにおいて入出力されるバス情報のいず
れかを選択する選択手段と、該選択手段により選択され
たバス情報の前記バス情報抽出部による取り出しを制御
するバス状態監視回路と、前記選択手段、前記バス状態
監視回路を前記各機能ブロックの数に応じて高速化した
動作速度により動作させる動作速度制御手段とを信号検
出手段が備えるようにしたものである。
A debug circuit device for a semiconductor device according to the present invention is provided for each data path for extracting bus information input / output in each function block from a data path connected to each function block. Bus information extracting unit, selecting means for selecting one of bus information input and output in each functional block extracted by each bus information extracting unit, and the bus information of the bus information selected by the selecting means The signal detection unit includes a bus state monitoring circuit that controls extraction by the extraction unit, and an operation speed control unit that operates the selection unit and the bus state monitoring circuit at an operation speed increased according to the number of the functional blocks. It is prepared for.

【0017】請求項12記載の発明に係る半導体装置の
デバッグ回路装置は、外部からの制御をもとに各バス情
報抽出部により取り出された各機能ブロックにおいて入
出力されるバス情報のいずれかを選択手段が選択し、前
記選択手段により選択されたバス情報のバス情報抽出部
による取り出しを、バス状態監視回路が外部から与えら
れた信号をもとに制御するようにしたものである。
According to a twelfth aspect of the present invention, there is provided a debug circuit device for a semiconductor device, comprising: The bus state monitoring circuit controls the extraction of the bus information selected by the selection means and selected by the selection means by the bus information extraction unit based on an externally applied signal.

【0018】[0018]

【発明の実施の形態】以下、この発明の実施の一形態を
説明する。 実施の形態1.図1は、この発明の実施の形態1による
半導体装置のデバッグ方法を実現するデバッグ回路装置
の構成を示すブロック図である。図において、11はユ
ーザーロジック混載マイコンなどの半導体装置を構成す
る機能ブロックであるマイクロプロセッシングユニッ
ト、12はメモリ、13はASICである。14はマイ
クロプロセッシングユニット11、メモリ12、ASI
C13などに接続されたバス、14aはバス14から分
岐してマイクロプロセッシングユニット11と接続した
データ路、14bはバス14から分岐してメモリ2と接
続したデータ路、14cはバス14から分岐してASI
C13と接続したデータ路である。15はデータ路14
aに構成され当該データ路を介してマイクロプロセッシ
ングユニット11において入出力される信号を検出する
プローブ(信号検出手段,バス情報抽出部)、16はデ
ータ路14bに構成され当該データ路を介してメモリ1
2において入出力される信号を検出するプローブ(信号
検出手段,バス情報抽出部)、17はデータ路14cに
構成され当該データ路を介してASIC13において入
出力される信号を検出するプローブ(信号検出手段,バ
ス情報抽出部)である。18はプローブ15,16,1
7により検出された信号を外部からの制御をもとに選択
するセレクタ(選択手段,検出信号出力手段)、19は
セレクタ18により選択された前記信号の前記各プロー
ブ15,16,17による取り出しを、外部から与えら
れる信号をもとに同一のシーケンスにより制御するバス
状態監視回路(検出信号出力手段)、20はマイクロプ
ロセッシングユニット11、メモリ12およびASIC
13などの各機能ブロック、バス14、プローブ15,
16,17、セレクタ18、バス状態監視回路19など
を備えたユーザーロジック混載マイコンなどの半導体装
置である。21は半導体装置20の外部に設けられた外
部装置(判定手段)であり、バス状態監視回路19から
出力されたバス情報を、例えば期待値と比較したり、前
回のバス情報と比較する。なお、セレクタ18やバス状
態監視回路19に対しては、半導体装置20の各ブロッ
クの動作を規定する基準クロック信号が供給されてい
る。また、外部装置21に対しては、半導体装置20に
供給されている基準クロック信号と同期した基準クロッ
ク信号が供給されている。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS One embodiment of the present invention will be described below. Embodiment 1 FIG. FIG. 1 is a block diagram showing a configuration of a debug circuit device for realizing a semiconductor device debug method according to Embodiment 1 of the present invention. In the figure, reference numeral 11 denotes a microprocessing unit which is a functional block constituting a semiconductor device such as a microcomputer incorporating user logic, 12 denotes a memory, and 13 denotes an ASIC. 14 is a microprocessing unit 11, a memory 12, an ASI
A bus connected to C13 or the like; 14a, a data path branched from the bus 14 and connected to the microprocessing unit 11; 14b, a data path branched from the bus 14 and connected to the memory 2; ASI
This is a data path connected to C13. 15 is the data path 14
a (a signal detecting means, a bus information extracting unit) for detecting a signal input to and output from the microprocessing unit 11 via the data path, and 16 a memory configured via the data path 14b 1
A probe (signal detecting means, bus information extracting unit) 17 for detecting a signal input / output at 2; Means, bus information extraction unit). 18 is a probe 15, 16, 1
A selector (selection means, detection signal output means) for selecting a signal detected by the selector 7 based on an external control; and 19, the probe 15, 16, 17 extracts the signal selected by the selector 18. A bus state monitoring circuit (detection signal output means) for controlling the same sequence based on an externally applied signal; 20 is a microprocessing unit 11, a memory 12, and an ASIC
13, functional blocks such as 13, bus 14, probe 15,
It is a semiconductor device such as a user logic mixed microcomputer provided with 16, 17, a selector 18, a bus state monitoring circuit 19 and the like. Reference numeral 21 denotes an external device (determination means) provided outside the semiconductor device 20, and compares the bus information output from the bus state monitoring circuit 19 with, for example, an expected value or with previous bus information. Note that a reference clock signal that defines the operation of each block of the semiconductor device 20 is supplied to the selector 18 and the bus state monitoring circuit 19. Further, a reference clock signal synchronized with a reference clock signal supplied to the semiconductor device 20 is supplied to the external device 21.

【0019】次に動作について説明する。この半導体装
置のデバッグ方法を実現するデバッグ回路装置では、ユ
ーザーロジック混載マイコンにおける主要な機能ブロッ
クであるマイクロプロセッシングユニット11、メモリ
12およびASIC13とバス14とを接続するデータ
路14a,14b,14cにそれぞれ設けられているプ
ローブ15,16,17により、前記各データ路を介し
てマイクロプロセッシングユニット11、メモリ12お
よびASIC13において入出力される信号であるバス
情報を取り出す。
Next, the operation will be described. In the debug circuit device for realizing the semiconductor device debugging method, the micro processing unit 11, the memory 12, and the data paths 14a, 14b, and 14c that connect the ASIC 13 and the bus 14, which are main functional blocks in the user logic mixed microcomputer, respectively. Bus information, which is a signal input / output to / from the microprocessing unit 11, the memory 12, and the ASIC 13 via the respective data paths, is extracted by the probes 15, 16, 17 provided.

【0020】プローブ15,16,17によりそれぞれ
取り出されたバス情報は、ユーザーロジック混載マイコ
ンパッケージのピン数の制限により、その全てを一度に
取り出すことは不可能である。そこで、ユーザーロジッ
ク混載マイコン外部から与えられる信号をもとに同一シ
ーケンスを複数回再現させることで、プローブ15,1
6,17による前記バス情報の取り出しにおける同一条
件を再現させ、毎回違った機能ブロックのバス情報を、
主要な機能ブロックごとにセレクタ18にて時分割的に
取り出し、バス状態監視回路19を介して外部の外部装
置21へ出力する。主要な機能ブロックごとに時分割的
に取り出され外部装置21へ出力されたバス情報は、外
部装置21において、例えば期待値と比較したり、前回
のバス情報と比較することで、主要な機能ブロックのバ
ス情報すべてを監視し、ユーザーロジック混載マイコン
などの半導体装置20で動作するソフトウェアのデバッ
グを行う。
The bus information extracted by the probes 15, 16, and 17 cannot be extracted all at once due to the limitation of the number of pins of the microcomputer package with user logic. Therefore, by reproducing the same sequence a plurality of times based on signals supplied from the outside of the user logic mixed microcomputer, the probes 15, 1
The same conditions in taking out the bus information by 6, 17 are reproduced, and the bus information of different functional blocks is
The data is extracted in a time-division manner by the selector 18 for each main functional block, and is output to the external device 21 via the bus state monitoring circuit 19. The bus information extracted in a time-division manner for each main functional block and output to the external device 21 is compared with, for example, an expected value or the previous bus information in the external device 21 to obtain the main functional block. And debugs software operating on the semiconductor device 20 such as a user logic mixed microcomputer.

【0021】図2は、以上説明したこの実施の形態1の
半導体装置のデバッグ方法を実現するデバッグ回路装置
の動作を示すフローチャートであり、先ずプローブ1
5,16,17により取り出されたバス情報のうちのい
ずれかを外部からの制御をもとにセレクタ18により選
択する(ステップST1)。次に、ユーザーロジック混
載マイコンなどの半導体装置外部からデバッグ条件を入
力する(ステップST2)。そして、前記セレクタ18
により選択された前記デバッグ条件に従ったバス情報
を、バス状態監視回路19を介して外部の外部装置21
へ出力する(ステップST3)。続いて、セレクタ18
によるバス情報の選択を変更し(ステップST4)、デ
バッグが終了したか否かを判定し(ステップST5)、
終了していなければ次の機能ブロックに対し当該機能ブ
ロックと接続するデータ路を介して入出力されるバス情
報を検出するステップST1からステップST5までの
処理を繰り返す。一方、終了していれば外部装置21へ
出力されたバス情報について、例えば期待値と比較した
り、前回のバス情報と比較する合成処理を行い(ステッ
プST6)、マイクロプロセッシングユニット11、メ
モリ12およびASIC13などの主要な機能ブロック
のバス情報すべてを監視し、ユーザーロジック混載マイ
コンなどの半導体装置で動作するソフトウェアのデバッ
グを行う。
FIG. 2 is a flowchart showing the operation of the debug circuit device for realizing the semiconductor device debugging method of the first embodiment described above.
The selector 18 selects one of the bus information extracted by 5, 16, and 17 based on external control (step ST1). Next, debug conditions are input from outside the semiconductor device such as the user logic mixed microcomputer (step ST2). And the selector 18
The bus information according to the debugging condition selected by the external device 21 via the bus state monitoring circuit 19
(Step ST3). Subsequently, the selector 18
Is changed (step ST4), and it is determined whether or not debugging is completed (step ST5).
If not completed, the processing from step ST1 to step ST5 for detecting bus information input / output via the data path connected to the next functional block is repeated for the next functional block. On the other hand, if the processing has been completed, the bus information output to the external device 21 is compared with, for example, an expected value, or synthesized with the previous bus information (step ST6), and the microprocessing unit 11, the memory 12, It monitors all bus information of major functional blocks such as the ASIC 13 and debugs software operating on a semiconductor device such as a user logic mixed microcomputer.

【0022】以上説明したように、この実施の形態1に
よれば、各機能ブロックに対し入出力されるバス情報
が、半導体装置20の動作を規定する基準クロック信号
に同期して時分割的に外部装置21へ出力されるため、
半導体装置20の基準クロック信号の1周期毎に順次得
られた各機能ブロックのバス情報により、主要な機能ブ
ロックのバス情報全てを監視してデバッグを行うことの
可能な半導体装置のデバッグ方法およびデバッグ回路装
置が得られる効果がある。
As described above, according to the first embodiment, the bus information input / output to / from each functional block is time-divisionally synchronized with the reference clock signal defining the operation of the semiconductor device 20. Because it is output to the external device 21,
A semiconductor device debugging method and a debugging method capable of monitoring and debugging all bus information of main functional blocks based on bus information of each functional block sequentially obtained for each cycle of a reference clock signal of the semiconductor device 20 There is an effect that a circuit device can be obtained.

【0023】なお、この実施の形態1ではユーザーロジ
ック混載マイコンなどの半導体装置に適用した場合につ
いて説明したが、このようなマイクロコンピュータとし
て構成されていない半導体装置にも適用できる。
Although the first embodiment has been described with reference to a case where the present invention is applied to a semiconductor device such as a microcomputer with embedded user logic, the present invention can also be applied to a semiconductor device which is not configured as such a microcomputer.

【0024】実施の形態2.図3は、この発明の実施の
形態2の半導体装置のデバッグ方法を実現するデバッグ
回路装置の構成を示すブロック図である。図3において
図1と同一または相当の部分については同一の符号を付
し説明を省略する。図において、30はセレクタ18、
バス状態監視回路19を、マイクロプロセッシングユニ
ット11、メモリ12およびASIC13などの各機能
ブロックの数に応じて高速化した動作速度により動作さ
せる動作速度制御手段であり、機能ブロックが3個の場
合にはセレクタ18、バス状態監視回路19を半導体装
置の動作速度の3倍の速度で動作させるため、半導体装
置31に供給されている基準クロック信号の周期の1/
3周期の基準クロック信号をセレクタ18およびバス状
態監視回路19へ供給する。32は半導体装置31の外
部へ順次出力される各機能ブロック毎のバス情報をラッ
チするラッチ回路である。31はマイクロプロセッシン
グユニット11、メモリ12およびASIC13などの
各機能ブロック、バス14、プローブ15,16,1
7、セレクタ18、バス状態監視回路19、動作速度制
御手段30、ラッチ回路32などを備えたユーザーロジ
ック混載マイコンなどの半導体装置である。なお、動作
速度制御手段30を設ける代りに、セレクタ18および
バス状態監視回路19の動作速度を半導体装置31の動
作速度の3倍の動作速度にするための基準クロック信号
を外部からセレクタ18、バス状態監視回路19へ供給
する構成であってもよい。また、ラッチ回路32は外部
装置21に設けられていてもよい。
Embodiment 2 FIG. FIG. 3 is a block diagram showing a configuration of a debug circuit device for realizing the semiconductor device debug method according to the second embodiment of the present invention. 3, the same or corresponding parts as those in FIG. 1 are denoted by the same reference numerals, and description thereof will be omitted. In the figure, 30 is the selector 18,
An operation speed control means for operating the bus state monitoring circuit 19 at an operation speed increased according to the number of each functional block such as the microprocessing unit 11, the memory 12, and the ASIC 13, and when there are three functional blocks, In order to operate the selector 18 and the bus state monitoring circuit 19 at three times the operation speed of the semiconductor device, the period of the reference clock signal supplied to the semiconductor device 31 is 1/1/3.
The reference clock signal having three periods is supplied to the selector 18 and the bus state monitoring circuit 19. Reference numeral 32 denotes a latch circuit that latches bus information for each functional block sequentially output to the outside of the semiconductor device 31. Reference numeral 31 denotes functional blocks such as the microprocessing unit 11, the memory 12, and the ASIC 13, the bus 14, the probes 15, 16, and 1.
7, a semiconductor device such as a user logic mixed microcomputer provided with a selector 18, a bus state monitoring circuit 19, an operation speed control means 30, a latch circuit 32 and the like. Instead of providing the operating speed control means 30, a reference clock signal for setting the operating speed of the selector 18 and the bus state monitoring circuit 19 to three times the operating speed of the semiconductor device 31 is supplied from the outside to the selector 18 and the bus. It may be configured to supply to the state monitoring circuit 19. The latch circuit 32 may be provided in the external device 21.

【0025】次に動作について説明する。この実施の形
態2でも同一シーケンスを複数回再現させることで、プ
ローブ15,16,17によるバス情報の取り出しにお
ける同一条件を再現させ、毎回違った機能ブロックのバ
ス情報を、主要な機能ブロックごとにセレクタ18にて
時分割的に取り出す。この場合、セレクタ18およびバ
ス状態監視回路19は、半導体装置31の動作速度の3
倍の速度で動作し、セレクタ18によりプローブ15,
16,17から取り出される各機能ブロックのバス情報
は、半導体装置31の動作を規定する半導体装置31へ
供給されている基準クロック信号の1周期中に全て選択
され、選択されたバス情報はバス状態監視回路19から
出力されてラッチ回路32でラッチされ外部装置21へ
出力される。このようにして外部装置21へ出力された
バス情報は、外部装置21において、例えば期待値と比
較したり、前回のバス情報と比較することで、主要な機
能ブロックのバス情報すべてを監視し、ユーザーロジッ
ク混載マイコンなどの半導体装置31で動作するソフト
ウェアのデバッグを行う。
Next, the operation will be described. Also in the second embodiment, the same sequence is reproduced a plurality of times to reproduce the same conditions in the extraction of the bus information by the probes 15, 16, and 17, and the bus information of the different functional blocks is changed every main functional block. The data is extracted in a time-division manner by the selector 18. In this case, the selector 18 and the bus state monitoring circuit 19 determine that the operating speed of the semiconductor device 31 is 3
It operates at twice the speed, and the selector 18
The bus information of each functional block extracted from 16 and 17 is all selected during one cycle of the reference clock signal supplied to the semiconductor device 31 which regulates the operation of the semiconductor device 31, and the selected bus information is the bus state. The signal is output from the monitoring circuit 19, latched by the latch circuit 32, and output to the external device 21. The bus information output to the external device 21 in this manner is monitored in the external device 21 by comparing all of the bus information of the main functional blocks, for example, by comparing with the expected value or with the previous bus information. Debugging of software operating on the semiconductor device 31 such as a user logic mixed microcomputer is performed.

【0026】従って、この実施の形態では、各機能ブロ
ックにおいて入出力されるバス情報が半導体装置31の
動作を規定する基準クロック信号の1周期内に検出さ
れ、時分割的に外部装置21へ出力されるため、半導体
装置31の各機能ブロックのバス情報をリアルタイムに
監視することができる半導体装置のデバッグ方法および
デバッグ回路装置が得られる効果がある。
Therefore, in this embodiment, the bus information input / output in each functional block is detected within one cycle of the reference clock signal defining the operation of the semiconductor device 31, and is output to the external device 21 in a time division manner. Therefore, there is an effect that a semiconductor device debugging method and a debugging circuit device that can monitor bus information of each functional block of the semiconductor device 31 in real time can be obtained.

【0027】[0027]

【発明の効果】以上のように、請求項1記載の発明によ
れば、半導体装置の各機能ブロックにおいて入出力され
る信号を前記各機能ブロック毎にサンプリングして検出
し、該検出した前記各機能ブロック毎の前記信号を、所
定の出力端子から前記半導体装置の外部へ順次出力し判
定するように構成したので、半導体装置を構成する前記
各機能ブロック毎の状態を監視することが可能になり、
デバッグの信頼性を向上できる効果がある。
As described above, according to the first aspect of the present invention, a signal input / output in each functional block of the semiconductor device is sampled and detected for each functional block, and each of the detected signals is detected. Since the signal for each functional block is sequentially output from a predetermined output terminal to the outside of the semiconductor device and determined, it is possible to monitor the state of each of the functional blocks constituting the semiconductor device. ,
This has the effect of improving the reliability of debugging.

【0028】請求項2記載の発明によれば、半導体装置
の各機能ブロックとそれぞれ接続されたデータ路上で当
該各機能ブロックにおいて入出力されるバス情報を前記
各機能ブロック毎に同一のシーケンスによりサンプリン
グして検出し、該検出した前記各機能ブロック毎の前記
バス情報を、所定の出力端子から前記半導体装置の外部
へ順次出力し判定するように構成したので、出力ピン数
が限られている半導体装置においても、半導体装置を構
成する各機能ブロック毎の状態を監視することが可能に
なり、デバッグの信頼性を向上できる効果がある。
According to the second aspect of the present invention, bus information input / output in each of the function blocks is sampled in the same sequence for each of the function blocks on a data path connected to each of the function blocks of the semiconductor device. And the detected bus information for each of the functional blocks is sequentially output from a predetermined output terminal to the outside of the semiconductor device, so that the number of output pins is limited. Also in the device, it is possible to monitor the state of each functional block constituting the semiconductor device, and it is possible to improve the reliability of debugging.

【0029】請求項3記載の発明によれば、外部から与
えられる指令をもとに、各機能ブロックにおいて入出力
される信号を同一のシーケンスによりサンプリングし、
機能ブロック毎に入出力される信号を検出するように構
成したので、半導体装置を構成する各機能ブロック毎の
状態を前記外部から与えられる指令をもとに監視するこ
とが可能になり、デバッグの信頼性を向上できる効果が
ある。
According to the third aspect of the present invention, signals input / output in each functional block are sampled in the same sequence based on an externally applied command,
Since the input / output signal is detected for each functional block, the state of each functional block constituting the semiconductor device can be monitored based on the command given from the outside. This has the effect of improving reliability.

【0030】請求項4記載の発明によれば、半導体装置
の機能ブロックの数に応じて高速化した動作速度によ
り、各機能ブロックにおいて入出力される信号を各機能
ブロック毎に同一のシーケンスによりサンプリングして
検出し、前記高速化した動作速度により検出した前記各
機能ブロック毎の前記信号を所定の出力端子から前記半
導体装置の外部へ順次出力し、外部へ順次出力された前
記各機能ブロック毎の信号をリアルタイムで判定するよ
うに構成したので、半導体装置を構成する各機能ブロッ
ク毎の状態を、前記半導体装置の動作速度を規定する基
準クロック信号の1周期内に検出した前記各機能ブロッ
ク毎の前記信号によりリアルタイムで監視することが可
能になり、デバッグの信頼性を向上できる効果がある。
According to the fourth aspect of the present invention, a signal input / output in each functional block is sampled in the same sequence for each functional block at an operating speed increased according to the number of functional blocks of the semiconductor device. And sequentially outputs the signal of each of the functional blocks detected at the increased operation speed from a predetermined output terminal to the outside of the semiconductor device, and outputs the signal of each of the functional blocks sequentially output to the outside. Since the signal is configured to be determined in real time, the state of each functional block configuring the semiconductor device is detected within one cycle of a reference clock signal that defines the operation speed of the semiconductor device. The signal enables monitoring in real time, which has the effect of improving the reliability of debugging.

【0031】請求項5記載の発明によれば、半導体装置
の外部へ順次出力される各機能ブロック毎の信号をラッ
チし、該ラッチされた前記各機能ブロック毎の信号をリ
アルタイムで判定するように構成したので、半導体装置
を構成する各機能ブロック毎の状態を、前記半導体装置
の動作速度を規定する基準クロック信号の1周期内に検
出した前記各機能ブロック毎の前記信号をラッチするこ
とでリアルタイムに監視することが可能になり、デバッ
グの信頼性を向上できる効果がある。
According to the fifth aspect of the present invention, a signal for each functional block sequentially output to the outside of the semiconductor device is latched, and the latched signal for each functional block is determined in real time. With this configuration, the state of each functional block constituting the semiconductor device is detected in real time by latching the signal of each functional block detected within one cycle of a reference clock signal defining the operation speed of the semiconductor device. Monitoring can be performed at a high speed, and the reliability of debugging can be improved.

【0032】請求項6記載の発明によれば、半導体装置
の各機能ブロックにおいて入出力される信号を前記各機
能ブロックに接続された各データ路上で検出する信号検
出手段と、該信号検出手段により検出された前記各機能
ブロック毎の前記信号を所定の出力端子から前記半導体
装置の外部へ順次出力する検出信号出力手段とを備え、
該検出信号出力手段により出力された前記各機能ブロッ
ク毎の前記信号を、前記半導体装置の外部に設けられた
判定手段により判定するように構成したので、半導体装
置を構成する前記各機能ブロック毎の状態を監視するこ
とが可能になり、デバッグの信頼性を向上できる効果が
ある。
According to the invention of claim 6, signal detection means for detecting signals input / output in each function block of the semiconductor device on each data path connected to each function block, and the signal detection means Detection signal output means for sequentially outputting the detected signal of each of the functional blocks from a predetermined output terminal to the outside of the semiconductor device,
Since the signal output from the detection signal output means for each of the functional blocks is determined by the determination means provided outside the semiconductor device, the signal for each of the functional blocks constituting the semiconductor device is determined. It is possible to monitor the state, which has the effect of improving the reliability of debugging.

【0033】請求項7記載の発明によれば、半導体装置
の各機能ブロックとそれぞれ接続されたデータ路を介し
て当該各機能ブロックにおいて入出力されるバス情報を
前記各機能ブロックに接続された各データ路上で検出す
る信号検出手段と、該信号検出手段により検出された前
記各機能ブロック毎の前記バス情報を所定の出力端子か
ら前記半導体装置の外部へ順次出力する検出信号出力手
段とを備え、該検出信号出力手段により出力された前記
各機能ブロック毎の前記バス情報を、前記半導体装置の
外部に設けられた判定手段により判定するように構成し
たので、前記各データ路上で検出したバス情報により半
導体装置を構成する前記各機能ブロック毎の状態を監視
することが可能になり、デバッグの信頼性を向上できる
効果がある。
According to the seventh aspect of the present invention, the bus information input / output in each of the functional blocks via the data path connected to each of the functional blocks of the semiconductor device is transmitted to each of the functional blocks connected to each of the functional blocks. Signal detection means for detecting on a data path, and detection signal output means for sequentially outputting the bus information of each of the functional blocks detected by the signal detection means from a predetermined output terminal to the outside of the semiconductor device, Since the bus information for each of the functional blocks output by the detection signal output unit is determined by a determination unit provided outside the semiconductor device, the bus information detected on each of the data paths is determined by the bus information. It is possible to monitor the state of each of the functional blocks constituting the semiconductor device, and it is possible to improve the reliability of debugging.

【0034】請求項8記載の発明によれば、各機能ブロ
ックとそれぞれ接続されたデータ路から当該各機能ブロ
ックにおいて入出力される信号を取り出す前記データ路
毎に設けられたバス情報抽出部と、該各バス情報抽出部
により取り出された前記信号のいずれかを外部からの制
御をもとに選択する選択手段と、該選択手段により選択
された前記信号の前記バス情報抽出部による取り出し
を、外部から与えられる信号をもとに同一のシーケンス
により制御するバス状態監視回路とを信号検出手段が備
え、検出信号出力手段は、前記選択手段により選択さ
れ、前記バス状態監視回路により前記制御された前記バ
ス情報抽出部により取り出された前記信号を所定の出力
端子から前記半導体装置の外部へ順次出力するように構
成したので、前記各データ路上で検出した信号により半
導体装置を構成する前記各機能ブロック毎の状態を監視
することが可能になり、デバッグの信頼性を向上できる
効果がある。
According to the eighth aspect of the present invention, a bus information extraction unit provided for each data path for extracting a signal input / output in each function block from a data path connected to each function block, Selecting means for selecting any of the signals extracted by each of the bus information extracting sections based on external control; and extracting the signals selected by the selecting means by the bus information extracting section to an external device. And a bus state monitoring circuit that controls in the same sequence based on the signal given from the signal detection means, and the detection signal output means is selected by the selection means and controlled by the bus state monitoring circuit. Since the signals extracted by the bus information extraction unit are sequentially output from a predetermined output terminal to the outside of the semiconductor device, each of the data The detected signal data path it is possible to monitor the state of the respective functional blocks included in the semiconductor device, there is an effect capable of improving the debugging reliability.

【0035】請求項9記載の発明によれば、半導体装置
の機能ブロックの数に応じて高速化した動作速度によ
り、信号検出手段が各機能ブロックにおいて入出力され
る信号を選択し前記各機能ブロック毎に同一のシーケン
スによりサンプリングして検出し、前記信号検出手段が
検出した前記各機能ブロック毎の信号を検出信号出力手
段が所定の出力端子から前記半導体装置の外部へ前記高
速化した動作速度により順次出力し、前記検出信号出力
手段により出力された前記各機能ブロック毎の信号を判
定手段がリアルタイムで判定するように構成したので、
半導体装置を構成する各機能ブロック毎の状態を、前記
半導体装置の動作速度を規定する基準クロック信号の1
周期内に検出した前記各機能ブロック毎の前記信号によ
りリアルタイムで監視することが可能になり、デバッグ
の信頼性を向上できる効果がある。
According to the ninth aspect of the present invention, the signal detecting means selects a signal to be input / output in each functional block and operates at each of the functional blocks according to the operation speed increased according to the number of functional blocks of the semiconductor device. The same signal is sampled and detected by the same sequence every time, and the signal for each of the functional blocks detected by the signal detection means is output from a predetermined output terminal to the outside of the semiconductor device by the detection signal output means at the increased operation speed. Since the determination unit is configured to sequentially output and output the signal for each of the functional blocks output by the detection signal output unit in real time,
The state of each functional block constituting the semiconductor device is represented by one of the reference clock signals defining the operation speed of the semiconductor device.
Monitoring can be performed in real time by the signal of each of the functional blocks detected within a cycle, and there is an effect that reliability of debugging can be improved.

【0036】請求項10記載の発明によれば、半導体装
置の外部へ順次出力される各機能ブロック毎の信号をラ
ッチするラッチ回路を検出信号出力手段が備え、前記ラ
ッチ回路がラッチした前記各機能ブロック毎の信号を判
定手段がリアルタイムで判定するように構成したので、
半導体装置を構成する各機能ブロック毎の状態を、前記
半導体装置の動作速度を規定する基準クロック信号の1
周期内に検出した前記各機能ブロック毎の前記信号を前
記ラッチ回路によりラッチすることでリアルタイムに監
視することが可能になり、デバッグの信頼性を向上でき
る効果がある。
According to the tenth aspect of the present invention, the detection signal output means includes a latch circuit for latching a signal for each functional block sequentially output to the outside of the semiconductor device, and each of the functions latched by the latch circuit is provided. Since the determination means is configured to determine the signal for each block in real time,
The state of each functional block constituting the semiconductor device is represented by one of the reference clock signals defining the operation speed of the semiconductor device.
By latching the signal for each of the functional blocks detected within a cycle by the latch circuit, monitoring can be performed in real time, and the effect of improving the reliability of debugging can be obtained.

【0037】請求項11記載の発明によれば、各機能ブ
ロックとそれぞれ接続されたデータ路から当該各機能ブ
ロックにおいて入出力されるバス情報を取り出す前記デ
ータ路毎に設けられたバス情報抽出部と、該各バス情報
抽出部により取り出された各機能ブロックにおいて入出
力されるバス情報のいずれかを選択する選択手段と、該
選択手段により選択されたバス情報の前記バス情報抽出
部による取り出しを制御するバス状態監視回路と、前記
選択手段、前記バス状態監視回路を前記各機能ブロック
の数に応じて高速化した動作速度により動作させる動作
速度制御手段とを信号検出手段が備えるように構成した
ので、半導体装置を構成する前記各機能ブロック毎の状
態を、前記半導体装置の動作速度を規定する基準クロッ
ク信号の1周期内に前記各機能ブロック毎の前記バス情
報を検出しリアルタイムで監視することが可能になり、
デバッグの信頼性を向上できる効果がある。
According to the eleventh aspect of the present invention, a bus information extracting unit provided for each data path for extracting bus information input / output in each functional block from a data path connected to each functional block, Selecting means for selecting any one of the bus information input and output in each functional block extracted by each bus information extracting unit, and controlling extraction of the bus information selected by the selecting means by the bus information extracting unit. The signal detection unit is configured to include a bus state monitoring circuit that operates, and an operation speed control unit that operates the selection unit and the bus state monitoring circuit at an operation speed increased according to the number of the functional blocks. A state of each of the functional blocks constituting the semiconductor device within one cycle of a reference clock signal defining an operation speed of the semiconductor device. It is possible to monitor in real time to detect the said bus information of each function block,
This has the effect of improving the reliability of debugging.

【0038】請求項12記載の発明によれば、外部から
の制御をもとに各バス情報抽出部により取り出された各
機能ブロックにおいて入出力されるバス情報のいずれか
を選択手段が選択し、前記選択手段により選択されたバ
ス情報のバス情報抽出部による取り出しを外部から与え
られた信号をもとにバス状態監視回路が制御するように
構成したので、半導体装置を構成する各機能ブロック毎
の状態を前記外部からの制御をもとに監視することが可
能になり、デバッグの信頼性を向上できる効果がある。
According to the twelfth aspect of the present invention, the selection means selects one of the bus information input and output in each functional block extracted by each bus information extraction unit based on external control. Since the bus state monitoring circuit controls the extraction of the bus information selected by the selection means by the bus information extraction unit based on an externally applied signal, each of the functional blocks constituting the semiconductor device is The state can be monitored based on the external control, and the effect of improving the reliability of debugging can be obtained.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 この発明の実施の形態1の半導体装置のデバ
ッグ方法を実現するデバッグ回路装置の構成を示すブロ
ック図である。
FIG. 1 is a block diagram showing a configuration of a debug circuit device for realizing a semiconductor device debug method according to a first embodiment of the present invention;

【図2】 この発明の実施の形態1の半導体装置のデバ
ッグ方法を実現するデバッグ回路装置の動作を示すフロ
ーチャートである。
FIG. 2 is a flowchart showing an operation of the debug circuit device for realizing the semiconductor device debug method according to the first embodiment of the present invention;

【図3】 この発明の実施の形態2の半導体装置のデバ
ッグ方法を実現するデバッグ回路装置の構成を示すブロ
ック図である。
FIG. 3 is a block diagram showing a configuration of a debug circuit device for realizing a semiconductor device debug method according to a second embodiment of the present invention;

【図4】 従来の半導体装置のデバッグ方法を実現する
デバッグ回路装置の構成を示すブロック図である。
FIG. 4 is a block diagram illustrating a configuration of a debug circuit device that implements a conventional semiconductor device debug method.

【符号の説明】[Explanation of symbols]

14a,41b,14c データ路、15,16,17
プローブ(信号検出手段,バス情報抽出部)、18
セレクタ(選択手段,検出信号出力手段)、19 バス
状態監視回路(検出信号出力手段)、21 外部装置
(判定手段)、20,31 半導体装置、30 動作速
度制御手段、32 ラッチ回路。
14a, 41b, 14c Data path, 15, 16, 17
Probe (signal detection means, bus information extraction unit), 18
Selector (selection means, detection signal output means), 19 bus state monitoring circuit (detection signal output means), 21 external device (determination means), 20, 31 semiconductor device, 30 operation speed control means, 32 latch circuit.

Claims (12)

【特許請求の範囲】[Claims] 【請求項1】 半導体装置の各機能ブロックにおいて入
出力される信号を前記各機能ブロック毎にサンプリング
して検出する信号検出過程と、 該信号検出過程で検出した前記各機能ブロック毎の信号
を、所定の出力端子から前記半導体装置の外部へ順次出
力する検出信号出力過程と、 該検出信号出力過程により前記半導体装置の外部へ出力
した信号を判定する判定過程とを備えた半導体装置のデ
バッグ方法。
A signal detection step of sampling and detecting a signal input / output in each functional block of the semiconductor device for each of the functional blocks, and a signal for each of the functional blocks detected in the signal detecting step. A method for debugging a semiconductor device, comprising: a detection signal output step of sequentially outputting a predetermined output terminal to the outside of the semiconductor device; and a determination step of determining a signal output to the outside of the semiconductor device by the detection signal output step.
【請求項2】 半導体装置の各機能ブロックにおいて入
出力される信号は、前記各機能ブロックとそれぞれ接続
されたデータ路上で当該各機能ブロックにおいて入出力
されるバス情報であることを特徴とする請求項1記載の
半導体装置のデバッグ方法。
2. The signal input / output in each functional block of the semiconductor device is bus information input / output in each functional block on a data path connected to each functional block. Item 2. The method for debugging a semiconductor device according to Item 1.
【請求項3】 信号検出過程は、外部から与えられる指
令をもとに、各機能ブロックにおいて入出力される信号
を同一のシーケンスによりサンプリングし、機能ブロッ
ク毎に入出力される信号を検出することを特徴とする請
求項1または請求項2記載の半導体装置のデバッグ方
法。
3. The signal detecting step includes sampling signals input / output in each functional block in the same sequence based on a command given from the outside, and detecting signals input / output in each functional block. 3. The method for debugging a semiconductor device according to claim 1, wherein:
【請求項4】 信号検出過程は、半導体装置の機能ブロ
ックの数に応じて高速化した動作速度により、各機能ブ
ロックにおいて入出力される信号を各機能ブロック毎に
同一のシーケンスによりサンプリングして検出し、 検出信号出力過程は、前記高速化した動作速度により検
出した前記各機能ブロック毎の前記信号を所定の出力端
子から前記半導体装置の外部へ順次出力し、 判定過程は、前記検出信号出力過程により出力された前
記各機能ブロック毎の信号をリアルタイムで判定するこ
とを特徴とする請求項1から請求項3のうちのいずれか
1項記載の半導体装置のデバッグ方法。
4. The signal detection step detects a signal input / output in each functional block by sampling the same sequence for each functional block according to an operation speed increased according to the number of functional blocks of the semiconductor device. A detecting signal output step of sequentially outputting the signals for each of the functional blocks detected at the increased operating speed from a predetermined output terminal to the outside of the semiconductor device; and a determining step includes the detecting signal outputting step. 4. The debugging method for a semiconductor device according to claim 1, wherein the signal for each of the functional blocks output by the method is determined in real time.
【請求項5】 検出信号出力過程により半導体装置の外
部へ順次出力される各機能ブロック毎の信号をラッチす
るラッチ過程を備え、 判定過程は、前記ラッチ過程でラッチされた前記各機能
ブロック毎の信号をリアルタイムで判定することを特徴
とする請求項4記載の半導体装置のデバッグ方法。
5. A latching step of latching a signal for each functional block sequentially output to the outside of the semiconductor device by a detection signal outputting step, wherein the determining step includes the step of latching each of the functional blocks latched in the latching step. 5. The method according to claim 4, wherein the signal is determined in real time.
【請求項6】 半導体装置の各機能ブロックにおいて入
出力される信号を前記各機能ブロックに接続された各デ
ータ路上で検出する信号検出手段と、 該信号検出手段により検出された前記各機能ブロック毎
の前記信号を所定の出力端子から前記半導体装置の外部
へ順次出力する検出信号出力手段とを備え、 該検出信号出力手段により出力された前記各機能ブロッ
ク毎の前記信号を、前記半導体装置の外部に設けられた
判定手段により判定する半導体装置のデバッグ回路装
置。
6. A signal detecting means for detecting a signal input / output in each functional block of the semiconductor device on each data path connected to each functional block, and for each of the functional blocks detected by the signal detecting means. Detecting signal output means for sequentially outputting the signal from a predetermined output terminal to the outside of the semiconductor device, and outputting the signal for each of the functional blocks output by the detection signal output means to the outside of the semiconductor device. A debug circuit device for a semiconductor device, which is determined by a determination unit provided in the semiconductor device.
【請求項7】 半導体装置の各機能ブロックにおいて入
出力される信号は、前記各機能ブロックとそれぞれ接続
されたデータ路を介して当該各機能ブロックにおいて入
出力されるバス情報であることを特徴とする請求項6記
載の半導体装置のデバッグ回路装置。
7. A signal input / output in each functional block of the semiconductor device is bus information input / output in each functional block via a data path connected to each functional block. The debug circuit device for a semiconductor device according to claim 6.
【請求項8】 信号検出手段は、 各機能ブロックとそれぞれ接続されたデータ路から当該
各機能ブロックにおいて入出力される信号を取り出す前
記データ路毎に設けられたバス情報抽出部と、 該各バス情報抽出部により取り出された前記信号のいず
れかを外部からの制御をもとに選択する選択手段と、 該選択手段により選択された前記信号の前記バス情報抽
出部による取り出しを、外部から与えられる信号をもと
に同一のシーケンスにより制御するバス状態監視回路と
を備え、 検出信号出力手段は、前記選択手段により選択され、前
記バス状態監視回路により前記制御された前記バス情報
抽出部により取り出された前記信号を所定の出力端子か
ら前記半導体装置の外部へ順次出力することを特徴とす
る請求項6または請求項7記載の半導体装置のデバッグ
回路装置。
8. A bus information extractor provided for each data path for extracting a signal input / output in each function block from a data path connected to each function block, the signal detection means; Selecting means for selecting any of the signals extracted by the information extracting section based on external control; and extracting the signal selected by the selecting means by the bus information extracting section from the outside. A bus state monitoring circuit that controls the signals in the same sequence on the basis of a signal, and a detection signal output unit is selected by the selection unit and extracted by the bus information extraction unit controlled by the bus state monitoring circuit. 8. The semiconductor according to claim 6, wherein the signal is sequentially output from a predetermined output terminal to the outside of the semiconductor device. Location of the debugging circuit device.
【請求項9】 信号検出手段は、半導体装置の機能ブロ
ックの数に応じて高速化した動作速度により、各機能ブ
ロックにおいて入出力される信号を選択し前記各機能ブ
ロック毎に同一のシーケンスによりサンプリングして検
出し、 検出信号出力手段は、前記信号検出手段が検出した前記
各機能ブロック毎の信号を所定の出力端子から前記半導
体装置の外部へ前記高速化した速度により順次出力し、 判定手段は、前記検出信号出力手段により出力された前
記各機能ブロック毎の信号をリアルタイムで判定するこ
とを特徴とする請求項6または請求項7記載の半導体装
置のデバッグ回路装置。
9. The signal detecting means selects a signal input / output in each functional block according to an operation speed increased according to the number of functional blocks of the semiconductor device, and performs sampling in the same sequence for each functional block. The detection signal output means sequentially outputs the signal for each of the functional blocks detected by the signal detection means from a predetermined output terminal to the outside of the semiconductor device at the increased speed, and the determination means 8. The debug circuit device for a semiconductor device according to claim 6, wherein a signal for each of said functional blocks output by said detection signal output means is determined in real time.
【請求項10】 検出信号出力手段は、半導体装置の外
部へ順次出力される各機能ブロック毎の信号をラッチす
るラッチ回路を備え、 判定手段は、前記ラッチ回路がラッチした前記各機能ブ
ロック毎の信号をリアルタイムで判定することを特徴と
する請求項9記載の半導体装置のデバッグ回路装置。
10. The detection signal output means includes a latch circuit for latching a signal for each function block sequentially output to the outside of the semiconductor device, and the determination means includes a latch circuit for each of the function blocks latched by the latch circuit. 10. The debug circuit device for a semiconductor device according to claim 9, wherein the signal is determined in real time.
【請求項11】 信号検出手段は、 各機能ブロックとそれぞれ接続されたデータ路から当該
各機能ブロックにおいて入出力されるバス情報を取り出
す前記データ路毎に設けられたバス情報抽出部と、 該各バス情報抽出部により取り出された各機能ブロック
において入出力されるバス情報のいずれかを選択する選
択手段と、 該選択手段により選択されたバス情報の前記バス情報抽
出部による取り出しを制御するバス状態監視回路と、 前記選択手段、前記バス状態監視回路を前記各機能ブロ
ックの数に応じて高速化した動作速度により動作させる
動作速度制御手段とを備えていることを特徴とする請求
項9または請求項10記載の半導体装置のデバッグ回路
装置。
11. A bus information extraction unit provided for each data path for extracting bus information input / output in each function block from a data path connected to each function block, the signal detection unit comprising: Selecting means for selecting any one of the bus information input and output in each functional block extracted by the bus information extracting unit; and a bus state for controlling extraction of the bus information selected by the selecting means by the bus information extracting unit. 10. A monitoring circuit, comprising: an operating speed control unit that operates the selecting unit and the bus state monitoring circuit at an operating speed increased according to the number of the functional blocks. Item 11. A debug circuit device for a semiconductor device according to item 10.
【請求項12】 選択手段は、外部からの制御をもとに
各バス情報抽出部により取り出された各機能ブロックに
おいて入出力されるバス情報のいずれかを選択し、 バス状態監視回路は、前記選択手段により選択されたバ
ス情報のバス情報抽出部による取り出しを外部から与え
られた信号をもとに制御することを特徴とする請求項1
1記載の半導体装置のデバッグ回路装置。
12. The selecting means selects one of bus information input / output in each functional block extracted by each bus information extracting unit based on external control. 2. The method according to claim 1, wherein the extraction of the bus information selected by the selection means by the bus information extraction unit is controlled based on an externally applied signal.
2. A debug circuit device for a semiconductor device according to claim 1.
JP9036345A 1997-02-20 1997-02-20 Method and circuit device for debugging semiconductor devices Pending JPH10232793A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9036345A JPH10232793A (en) 1997-02-20 1997-02-20 Method and circuit device for debugging semiconductor devices

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9036345A JPH10232793A (en) 1997-02-20 1997-02-20 Method and circuit device for debugging semiconductor devices

Publications (1)

Publication Number Publication Date
JPH10232793A true JPH10232793A (en) 1998-09-02

Family

ID=12467255

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9036345A Pending JPH10232793A (en) 1997-02-20 1997-02-20 Method and circuit device for debugging semiconductor devices

Country Status (1)

Country Link
JP (1) JPH10232793A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6738853B1 (en) 1999-08-04 2004-05-18 Renesas Technology Corp. Integrated circuit with built-in processor and internal bus observing method
JP2007212327A (en) * 2006-02-10 2007-08-23 Nec Computertechno Ltd Debug circuit
JP2011247783A (en) * 2010-05-27 2011-12-08 Advantest Corp Testing circuit and signal processing circuit

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6738853B1 (en) 1999-08-04 2004-05-18 Renesas Technology Corp. Integrated circuit with built-in processor and internal bus observing method
JP2007212327A (en) * 2006-02-10 2007-08-23 Nec Computertechno Ltd Debug circuit
JP2011247783A (en) * 2010-05-27 2011-12-08 Advantest Corp Testing circuit and signal processing circuit

Similar Documents

Publication Publication Date Title
US7325164B2 (en) System and method for multiple cycle capture of chip state
US6295623B1 (en) System for testing real and simulated versions of an integrated circuit
US5717695A (en) Output pin for selectively outputting one of a plurality of signals internal to a semiconductor chip according to a programmable register for diagnostics
US20060224926A1 (en) Diagnostic program, a switching program, a testing apparatus, and a diagnostic method
KR20020011870A (en) Method and apparatus for tracing hardware states using dynamically reconfigurable test circuits
JP2002189611A (en) Emulation device and method therefor
JP2007518988A (en) Testing a circuit with multiple clock domains
KR100950612B1 (en) Debug circuit
EP1172730A2 (en) One-chip system large-scale integrated circuit including processor circuit and its pheripheral circuits
JP5259080B2 (en) Diagnostic mode switching device and method
US7036046B2 (en) PLD debugging hub
US8042173B2 (en) Semiconductor device with high security having JTAG ports
JPH10232793A (en) Method and circuit device for debugging semiconductor devices
JP2006048677A (en) Device and method of debugging electronic circuit
US20080052574A1 (en) Circuits and associated methods for improved debug and test of an application integrated circuit
US6484275B1 (en) System and method for interfacing data with a test access port of a processor
JP2003162426A (en) Computer system with cooperative debug circuit for multiple cpu and debug method
US6718498B2 (en) Method and apparatus for the real time manipulation of a test vector to access the microprocessor state machine information using the integrated debug trigger
JP3515571B2 (en) Event qualification test architecture for integrated circuits
JP2001142733A (en) Internal signal observation device
EP1291662A2 (en) Debugging system for semiconductor integrated circuit
US20040064763A1 (en) Apparatus and method for a trace system on a chip having multiple processing units
EP2212787B1 (en) Adjustable test pattern results latency
US20030152111A1 (en) System for verifying operations of system LSI
JP3979257B2 (en) Semiconductor device and test method thereof

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050421

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050517

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20060223

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20060310

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060627