JPH10232383A - Level power source circuit for liquid crystal drive - Google Patents
Level power source circuit for liquid crystal driveInfo
- Publication number
- JPH10232383A JPH10232383A JP3487397A JP3487397A JPH10232383A JP H10232383 A JPH10232383 A JP H10232383A JP 3487397 A JP3487397 A JP 3487397A JP 3487397 A JP3487397 A JP 3487397A JP H10232383 A JPH10232383 A JP H10232383A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- type
- level
- output
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は液晶駆動用レベル電
源回路に関し、特に半導体装置により形成され、液晶素
子駆動用電圧を生成する液晶駆動用レベル電源回路に関
する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a level power supply circuit for driving a liquid crystal, and more particularly to a level power supply circuit for driving a liquid crystal which is formed by a semiconductor device and generates a voltage for driving a liquid crystal element.
【０００２】[0002]
【従来の技術】一般に、液晶表示装置においては、液晶
表示を行う際に液晶素子を駆動するための電源が必要で
あり、このために液晶駆動用レベル電源回路が設けられ
ている。図３は、従来一般に使用されている液晶駆動用
レベル電源回路の１例を示すブロック図であり、図３に
示されるように、本従来例は、電源電圧ＶDDの供給を受
けて、ｎ倍の高電位の電源電圧ＶLCD を生成して出力す
るＤＣＤＣコンバータ２と、所定の基準電圧ＶREF を入
力して増幅して出力する増幅器３と、増幅器３の出力端
と接地点との間に直列接続されてブリーダー抵抗回路を
形成する抵抗１０〜１８と、それぞれ正入力端子に前記
ブリーダー抵抗回路の各分圧電圧出力が入力され、負入
力端子に各出力電圧が入力される充電型増幅器４および
放電型増幅器５とを備えて構成される。2. Description of the Related Art Generally, a liquid crystal display device requires a power supply for driving a liquid crystal element when performing a liquid crystal display, and a level power supply circuit for driving the liquid crystal is provided for this purpose. FIG. 3 is a block diagram showing an example of a conventionally used liquid crystal driving level power supply circuit. As shown in FIG. 3, in this conventional example, a power supply voltage VDD is supplied and n A DC-DC converter 2 for generating and outputting a double-high power supply voltage V LCD , an amplifier 3 for inputting and amplifying a predetermined reference voltage V REF and outputting the same, and between an output terminal of the amplifier 3 and a ground point. And a resistor 10-18 connected in series with each other to form a bleeder resistance circuit, and each divided voltage output of the bleeder resistance circuit is input to a positive input terminal, and each output voltage is input to a negative input terminal. 4 and a discharge amplifier 5.
【０００３】また、図４は、当該液晶駆動用レベル電源
回路に含まれる充電型増幅器４と放電型増幅器５の内部
構成を示す回路図であり、図３のブロック図において、
出力電圧Ｖ02を出力するように動作する、一対の充電型
増幅器４と放電型増幅器５のプッシュプル接続による組
み合わせ回路が示されている。図４に示されるように、
充電型増幅器４は、ＰＭＯＳトランジスタ１９、２０お
よび２４と、ＮＭＯＳトランジスタ２１および２２と、
定電流源２３および２６と、容量２５とを備えて構成さ
れ、放電型増幅器５は、ＰＭＯＳトランジスタ２８およ
び２９と、ＮＭＯＳトランジスタ３０、３１および３３
と、定電流源２７および３３と、容量３２とを備えて構
成される。FIG. 4 is a circuit diagram showing the internal configuration of a charge amplifier 4 and a discharge amplifier 5 included in the liquid crystal driving level power supply circuit. In the block diagram of FIG.
A combination circuit that operates so as to output an output voltage V 02 by a push-pull connection of a pair of a charge amplifier 4 and a discharge amplifier 5 is shown. As shown in FIG.
The rechargeable amplifier 4 includes PMOS transistors 19, 20 and 24, NMOS transistors 21 and 22,
The discharge amplifier 5 includes constant current sources 23 and 26 and a capacitor 25. The discharge amplifier 5 includes PMOS transistors 28 and 29 and NMOS transistors 30, 31, and 33.
, Constant current sources 27 and 33, and a capacitor 32.
【０００４】先ず、図３を参照して、本従来例の総合動
作について説明する。図３において、ＤＣＤＣコンバー
タ２より出力される高電位電圧ＶLCD は、増幅器３およ
び各充電型増幅器４および放電型増幅器５に供給され
る。増幅器３からは、基準電圧ＶREF が増幅されて電圧
Ｖ1 が出力され、液晶駆動レベルの最高出力に対応する
充電型増幅器４の正入力端子に入力されて、当該充電型
増幅器４からは、液晶駆動レベルの最大レベルに対応す
る出力電圧ＶO1が出力されるとともに、ブリーダー抵抗
回路にも供給される。このブリーダー抵抗回路において
は、抵抗１０〜１８により電圧Ｖ1 が抵抗分割されて、
それぞれ対応する充電型増幅器４および放電型増幅器５
の正入力端子に入力される。これにより、各分割電圧を
入力とする一対の充電型増幅器４と放電型増幅器５のプ
ッシュプル接続による組み合わせ回路からは、それぞれ
各液晶駆動レベルに対応する出力電圧ＶO2、ＶO3、ＶO4
およびＶO5が出力される。即ち、当該従来例の場合にお
いては、５レベルの液晶駆動レベルに対応する出力電圧
ＶO1、ＶO2、ＶO3、ＶO4およびＶO5が生成されて出力さ
れる。First, referring to FIG. 3, the overall operation of the conventional example will be described. In FIG. 3, the high potential voltage V LCD output from the DCDC converter 2 is supplied to the amplifier 3 and each of the charge-type amplifiers 4 and the discharge-type amplifiers 5. The amplifier 3 amplifies the reference voltage V REF and outputs a voltage V 1, which is input to the positive input terminal of the rechargeable amplifier 4 corresponding to the highest output of the liquid crystal drive level. An output voltage V O1 corresponding to the maximum liquid crystal drive level is output and also supplied to a bleeder resistance circuit. In the bleeder resistor circuit, the voltages V 1 is the resistance divided by the resistance 10 to 18,
The corresponding charge amplifier 4 and discharge amplifier 5 respectively
Is input to the positive input terminal. As a result, a combinational circuit based on the push-pull connection of the pair of charge-type amplifiers 4 and discharge-type amplifiers 5 each having the divided voltage as an input outputs the output voltages V O2 , V O3 , V O4 corresponding to the respective liquid crystal drive levels.
And V O5 are output. That is, in the case of the conventional example, output voltages V O1 , V O2 , V O3 , V O4 and V O5 corresponding to five liquid crystal drive levels are generated and output.
【０００５】次に、図４を参照して、プッシュプル接続
される充電型増幅器４および放電型増幅器５の動作につ
いて説明する。上述のように、ブリーダー抵抗回路によ
る分割電圧により、放電型増幅器５に含まれるＰＭＯＳ
トランジスタ２９のゲートには、分圧電圧Ｖ2 が印加さ
れており、また充電型増幅器４に含まれるＮＭＯＳトラ
ンジスタ２２のゲートには、分圧電圧Ｖ3 が印加されて
いる。云うまでもなくＶ2 ＞Ｖ3 であり、プッシュプル
接続される充電型増幅器４および放電型増幅器５に対し
ては、常に、放電型増幅器５に印加される分圧電圧の方
が高レベルとなるように設定される。充電時において
は、充電型増幅器４内のＰＭＯＳトランジスタ２４は十
分な充電能力を有しており、増幅器３より出力される電
圧Ｖ1 の立ち上がり入力に対応して、分圧電圧Ｖ3 を正
入力端子に受けてＮＭＯＳトランジスタ２２が稼働し、
ＰＭＯＳトランジスタ２４は正常に機能して、充電型増
幅器として正常に動作する。しかしながら、ＰＭＯＳト
ランジスタ２４は、定電流源２６の電流値に制約されて
放電時に対する十分な放電能力がなく、動作機能として
放電に対応できない状態となる。このために、放電時に
おいては、充電型増幅器４の代わりに、放電型増幅器５
が動作する状態となる。即ち、放電時においては、分圧
電圧Ｖ2 を放電型増幅器５の正入力端子に受けて、当該
放電型増幅器５に含まれるＰＭＯＳトランジスタ２９が
稼働し、ＮＭＯＳトランジスタ３３が十分な放電能力を
有する状態となって、放電型増幅器５により正常に放電
動作が行われる。しかしながら、この放電増幅器５にお
いても、充電増幅器４と同様に、定電流源３３の電流値
に制約されて、充電時における動作機能に対応すること
が不可能である。Next, the operation of the charge-type amplifier 4 and the discharge-type amplifier 5 which are connected by push-pull will be described with reference to FIG. As described above, the PMOS included in the discharge amplifier 5 is controlled by the divided voltage by the bleeder resistance circuit.
The divided voltage V 2 is applied to the gate of the transistor 29, and the divided voltage V 3 is applied to the gate of the NMOS transistor 22 included in the rechargeable amplifier 4. Needless to say, V 2 > V 3 , and for the charge-type amplifier 4 and the discharge-type amplifier 5 which are connected in a push-pull manner, the divided voltage applied to the discharge-type amplifier 5 always has a higher level. Is set to During charging, PMOS transistor 24 in the charge amplifier 4 has a sufficient charging capability, in response to a rising input voltages V 1 output from the amplifier 3, the divided voltage V 3 positive input The NMOS transistor 22 operates in response to the terminal,
The PMOS transistor 24 functions normally and operates normally as a chargeable amplifier. However, the PMOS transistor 24 is limited by the current value of the constant current source 26, does not have a sufficient discharge capability at the time of discharging, and is in a state where it cannot respond to discharging as an operation function. For this reason, at the time of discharging, the discharging amplifier 5 is used instead of the charging amplifier 4.
Operates. That is, at the time of discharge, receives the divided voltage V 2 to the positive input terminal of the discharge amplifier 5, PMOS transistors 29 included in the discharge amplifier 5 is up, NMOS transistor 33 has a sufficient discharge capacity In this state, the discharge amplifier 5 performs a normal discharge operation. However, in the discharge amplifier 5 as well, similarly to the charge amplifier 4, the current value of the constant current source 33 is restricted, and it is impossible to support the operation function at the time of charging.
【０００６】図４の充電型増幅器４および放電増幅器５
のプッシュプル接続による出力段においては、当該電圧
出力レベルは、常時、充電型増幅器４の出力電圧レベル
よりも高いレベルにあることが動作上の必要条件となっ
ている。この必要条件が保持されず、充電型増幅器４の
出力レベルが放電増幅器５の出力レベルよりも高い場合
には、ＰＭＯＳトランジスタ２４およびＮＭＯＳトラン
ジスタ３４を通して、高電位電圧ＶLCD と接地点との間
が短絡状態となる。この短絡状態に対処するためには、
放電型増幅器５に対する入力電圧としては、充電型増幅
器４の入力電圧よりも高い電圧レベルを入力し、当該放
電増幅器５のオフセット電圧にばらつきが存在するよう
な状態においても、放電型増幅器５の出力レベルとして
は、常に充電型増幅器４の出力レベルよりも高い状態を
保持することができるようにすることが必要不可欠とな
る。The charge amplifier 4 and the discharge amplifier 5 shown in FIG.
In the output stage based on the push-pull connection, it is a necessary condition for the operation that the voltage output level is always higher than the output voltage level of the rechargeable amplifier 4. If this required condition is not maintained and the output level of the charge amplifier 4 is higher than the output level of the discharge amplifier 5, the voltage between the high potential voltage V LCD and the ground point is passed through the PMOS transistor 24 and the NMOS transistor 34. A short circuit occurs. To deal with this short-circuit condition,
As the input voltage to the discharge amplifier 5, a voltage level higher than the input voltage of the charge amplifier 4 is input, and even when the offset voltage of the discharge amplifier 5 has a variation, the output of the discharge amplifier 5 is not changed. It is indispensable that the level can always be maintained higher than the output level of the charge amplifier 4.
【０００７】[0007]
【発明が解決しようとする課題】上述した従来の液晶駆
動用レベル電源回路においては、電源投入の電圧立ち上
がり時において、ＤＣＤＣコンバータより出力される高
電位電圧ＶLCD のレベルが十分に立ち上っていない状態
においては、当該高電位電圧ＶLCD のレベルが低いため
に、増幅器３の出力電圧Ｖ1 および充電型増幅器４の出
力電圧ＶO1が低レベルで出力される。従って、ブリーダ
ー抵抗回路により、各充電型増幅器および放電型増幅器
の正入力端子に入力される分圧電圧も低レベルに移行し
て、これにより各分圧レベルが極めて近接した電圧レベ
ルとなり、プッシュプル接続される充電型増幅器および
放電型増幅器のオフセット電圧にばらつきが存在する場
合には、正常動作状態とは異なって、放電型増幅器の出
力電圧の方が、充電型増幅器の出力電圧よりも低レベル
になるという逆転現象が生じ、この逆転現象により、高
電位電圧ＶLCD より接地点に対して貫通電流が発生する
という欠点がある。In THE INVENTION to be solved INVENTION in the above-described conventional liquid crystal drive level power supply circuit is not at the time of voltage rise of the power-on, the level of the high-potential voltage V LCD output from the DCDC converter is not rose up sufficiently state Since the level of the high potential voltage V LCD is low, the output voltage V 1 of the amplifier 3 and the output voltage V O1 of the rechargeable amplifier 4 are output at a low level. Accordingly, the divided voltage input to the positive input terminals of the charge-type amplifiers and the discharge-type amplifiers also shifts to a low level by the bleeder resistance circuit. If there is a variation in the offset voltage of the connected charge-type amplifier and discharge-type amplifier, the output voltage of the discharge-type amplifier is lower than the output voltage of the charge-type amplifier, unlike the normal operation state. This causes a drawback in that a through current is generated from the high potential voltage V LCD to the ground point.
【０００８】また、液晶駆動用レベル電源回路の動作に
対応する電源電圧は、ＤＣＤＣコンバータより印加さ
れ、当該液晶駆動用レベル電源回路の消費電流は、全て
ＤＣＤＣコンバータより供給されており、上述のよう
に、逆転現象により、高電位電圧ＶLCD より接地点に対
して貫通電流が発生するような事態においては、ＤＣＤ
Ｃコンバータによる昇圧機能が阻害されるという欠点が
ある。The power supply voltage corresponding to the operation of the liquid crystal driving level power supply circuit is applied from the DCDC converter, and the current consumption of the liquid crystal driving level power supply circuit is all supplied from the DCDC converter. In a situation where a through current is generated from the high potential voltage V LCD to the ground point due to the reversal phenomenon, DCD
There is a disadvantage that the boosting function of the C converter is hindered.
【０００９】本発明の目的は、ＤＣＤＣコンバータより
出力される高電位電源ＶLCD が低レベルで出力される状
態において、上記の逆転現象により、高電位電源ＶLCD
と接地点間に発生する貫通電流を防止することのできる
液晶駆動用レベル電源回路を実現することにある。An object of the present invention, in a state where the high-potential power supply V LCD output from the DCDC converter is output at a low level, by the reverse rotation phenomenon of the high potential power supply V LCD
It is an object of the present invention to realize a liquid crystal driving level power supply circuit capable of preventing a through current generated between a liquid crystal display and a ground point.
【００１０】[0010]
【課題を解決するための手段】本発明の液晶駆動用レベ
ル電源回路は、所定の電源電圧の入力を受けて、当該電
源電圧を上回る高電位電圧および所定の基準電圧を生成
して出力するとともに、当該高電位電圧の電圧レベルを
識別して特定の電圧出力切替制御信号を出力する電圧変
換／制御手段と、前記基準電圧の出力側と所定の低電位
電源との間に直列接続される第１、第２、第３、………
…第Ｎの抵抗により形成されるブリーダー回路と、前記
基準電圧を入力して増幅し、第１の液晶駆動用レベル電
圧として出力する第１の充電型増幅回路と、前記ブリー
ダー回路を形成する第ｉ（ｉ＝１，３，５，…………，
Ｎー２）の抵抗と第（ｉ＋１）の抵抗との接続点におけ
る分圧電圧を入力し、増幅して出力する第ｊ（ｊ＝１，
２，３，…………，Ｎー５）の放電型増幅回路と、前記
ブリーダー回路を形成する第（ｉ＋１）の抵抗と第（ｉ
＋２）の抵抗との接続点における分圧電圧を入力し、増
幅して出力する第ｋ（ｋ＝２，３，４，…………，Ｎー
４）の充電型増幅回路と、前記第ｊの放電型増幅回路の
出力端と、前記第ｋの充電型増幅回路の出力端との間に
挿入接続されて、前記電圧出力切替制御信号によりオン
／オフ切替制御され、これらの第ｊの放電型増幅回路と
第ｋの充電型増幅回路をプッシュプル接続による増幅出
力電圧を、それぞれ第１形態の第ｊの液晶駆動用レベル
電圧として出力するように機能する作用と、これらの第
ｊの放電型増幅回路と第ｋの充電型増幅回路の中の一方
のみによる増幅出力電圧を、ぞれぞれ第２形態の第ｊの
液晶駆動用レベル電圧として出力するように機能する作
用とを有する第ｊのスイッチ手段と、を備えて構成され
ることを特徴ととしている。A level power supply circuit for driving a liquid crystal according to the present invention receives a predetermined power supply voltage, generates and outputs a high potential voltage exceeding the power supply voltage and a predetermined reference voltage, and outputs the same. A voltage conversion / control means for identifying a voltage level of the high potential voltage and outputting a specific voltage output switching control signal; and a third voltage conversion / control means connected in series between an output side of the reference voltage and a predetermined low potential power supply. 1, 2, 3, ...
.. A bleeder circuit formed by an Nth resistor, a first charge-type amplifier circuit which receives and amplifies the reference voltage and outputs the same as a first liquid crystal driving level voltage, and a bleeder circuit forming the bleeder circuit i (i = 1, 3, 5,...,
The divided voltage at the connection point between the (N-2) th resistor and the (i + 1) th resistor is input, amplified and output at the j-th (j = 1,
, N-3) discharge-type amplifier circuit, (i + 1) -th resistor and (i + 1) -th resistor forming the bleeder circuit.
A k-th (k = 2, 3, 4,..., N-4) charge-type amplifier circuit for inputting, amplifying and outputting the divided voltage at the connection point with the (+2) resistor; j is connected between the output terminal of the discharge-type amplifier circuit and the output terminal of the k-th charge-type amplifier circuit, and is turned on / off by the voltage output switch control signal. The function of outputting the amplified output voltage by push-pull connection between the discharge type amplifier circuit and the k-th charge type amplifier circuit as the j-th liquid crystal drive level voltage of the first embodiment, A function of outputting an amplified output voltage of only one of the discharge-type amplifier circuit and the k-th charge-type amplifier circuit as a j-th liquid crystal drive level voltage of the second mode, respectively. And j-th switch means. To have.
【００１１】なお、前記電圧変換／制御手段は、前記電
源電圧の入力を受けて、当該電源電圧を昇圧して前記高
電位電圧を出力するとともに、当該高電位電圧の電圧レ
ベルを識別して、所定の電圧識別信号を生成して出力す
るＤＣＤＣ変換回路と、前記電源電圧の入力を受けて所
定の原基準電圧を生成して出力するとともに、前記電圧
識別信号を入力して、前記電圧出力切替制御信号を生成
して出力する電圧出力切替制御回路と、前記原基準電圧
を増幅して、前記基準電圧を生成して出力する増幅器と
を備えて構成してもよい。The voltage conversion / control means receives the input of the power supply voltage, boosts the power supply voltage and outputs the high potential voltage, and identifies the voltage level of the high potential voltage, A DCDC converter circuit for generating and outputting a predetermined voltage identification signal; receiving and inputting the power supply voltage to generate and output a predetermined original reference voltage; It may be configured to include a voltage output switching control circuit that generates and outputs a control signal, and an amplifier that amplifies the original reference voltage and generates and outputs the reference voltage.
【００１２】また、前記第１〜第（Ｎー４）の充電型増
幅回路は、ソースに前記高電位電圧が供給され、ゲート
がドレインに接続される第１の第１種導電型トランジス
タと、ソースに前記高電位電圧が供給され、ゲートが前
記第１の第１種導電型トランジスタのゲートに接続され
る第２の第１種導電型トランジスタト、ドレインが前記
第１の第１種導電型トランジスタのドレインに接続さ
れ、ゲートに増幅出力電圧が帰還入力される第１の第２
種導電型トランジスタと、ドレインが前記第２の第１種
導電型トランジスタのドレインに接続され、ゲートに
は、ぞれぞれ対応する前記基準電圧または前記ブリーダ
ーの分割電圧が入力されて、ソースが前記第１の第２種
導電型トランジスタのソースに接続される第２の第２種
導電型トランジスタと、前記第１および第２の第２種導
電型トランジスタのソースの接続点と、前記低電位電源
との間に挿入接続される第１の電流源と、ソースに前記
高電位電圧が供給され、ゲートが前記第２の第１種導電
型トランジスタのドレインに接続されるとともに容量を
介してドレインに接続されて、当該ドレインより、それ
ぞれ各レベルに対応する液晶駆動用レベル電圧を出力す
るように機能する第３の第１種導電型トランジスタと、
前記第３の第１種導電型トランジスタのドレインと、前
記低電位電源との間に挿入接続される第２の定電流源
と、を備えて構成され、前記第１〜第（Ｎー５）の放電
型増幅回路が、ソースに前記低電位電源が供給され、ド
レインとゲートが接続される第３の第２種導電型トラン
ジスタと、ソースに前記低電位電源が供給され、ゲート
が前記第３の第２種導電型トランジスタのゲートに接続
される第４の第２種導電型トランジスタと、ドレインが
前記第３の第２種導電型トランジスタのドレインに接続
され、ゲートに増幅出力が帰還入力される第４の第１種
導電型トランジスタと、ドレインが前記第４の第２種導
電型トランジスタのドレインに接続され、ゲートには、
ぞれぞれ対応する前記ブリーダーの分割電圧が入力され
て、ソースが前記第４の第１種導電型トランジスタのソ
ースに接続される第５の第１種導電型トランジスタと、
前記高電位電源と、前記第４および第５の第１種導電型
トランジスタのソースの接続点との間に挿入接続される
第３の定電流源と、ソースに前記定電位電源が供給さ
れ、ゲートが前記第４の第２種導電型トランジスタのド
レインに接続されるとともに容量を介してドレインに接
続されて、当該ドレインより、それぞれ各レベルに対応
する液晶駆動用レベル電圧を出力するように機能する第
５の第２種導電型トランジスタと、前記高電位電源と、
前記第５の第２種導電型トランジスタのドレインとの間
に挿入接続される第４の定電流源とを備えて構成しても
よい。The first to (N-4) th charge-type amplifier circuits include a first first-type transistor of which the high-potential voltage is supplied to a source and a gate is connected to a drain; The source is supplied with the high potential voltage, the gate is connected to the gate of the first type 1 conductivity type transistor, and the drain is the first type 1 conductivity type transistor. A first second connected to a drain of the transistor and having a gate to which the amplified output voltage is fed back
A seed conductivity type transistor and a drain are connected to a drain of the second first kind conductivity type transistor, and a gate receives the corresponding reference voltage or the divided voltage of the bleeder, respectively. A second second type conductivity transistor connected to the source of the first second type conductivity transistor, a source connection point of the first and second second type conductivity transistors, A first current source inserted and connected between the power supply, a high potential voltage supplied to the source, a gate connected to the drain of the second type 1 conductivity type transistor, and a drain connected via a capacitor; A third type conductivity type transistor connected to the transistor and functioning to output a liquid crystal driving level voltage corresponding to each level from the drain,
And a second constant current source inserted and connected between the drain of the third type 1 conductivity type transistor and the low potential power supply. A discharge type amplifying circuit, wherein the low-potential power supply is supplied to the source, the third type 2 conductivity type transistor having the drain and gate connected, the low-potential power supply is supplied to the source, and the third A fourth second-conductivity-type transistor connected to the gate of the second-conductivity-type transistor, and a drain connected to the drain of the third second-conductivity-type transistor, and an amplified output fed back to the gate. A fourth first-conductivity-type transistor having a drain connected to the drain of the fourth second-conductivity-type transistor;
A fifth type 1 conductivity type transistor having a source connected to the source of the fourth type 1 conductivity type transistor, to which a corresponding divided voltage of the bleeder is input;
A third constant current source inserted and connected between the high-potential power supply and a source connection point of the fourth and fifth first-conductivity-type transistors, and the constant-potential power supply is supplied to a source; A gate is connected to the drain of the fourth type 2 conductivity type transistor and connected to the drain via a capacitor, and outputs a liquid crystal driving level voltage corresponding to each level from the drain. A fifth type 2 conductivity type transistor, and the high potential power supply;
And a fourth constant current source inserted and connected between the drain of the fifth second type conductivity transistor.
【００１３】更に、前記第１〜第（Ｎー５）のスイッチ
手段としては、対応するソースとドレインが共通接続さ
れ、ゲートに前記電圧出力切替制御信号を形成する１対
のレベル信号の入力を受けて、当該レベル信号によりオ
ン・オフ切替制御される第１種導電型トランジスタと第
２種導電型トランジスタにより構成するようにしてもよ
い。Further, as the first to (N-5) th switch means, the corresponding source and drain are connected in common, and a gate receives a pair of level signal inputs forming the voltage output switching control signal. Then, the first type conductivity type transistor and the second type conductivity type transistor which are controlled to be turned on / off by the level signal may be configured.
【００１４】[0014]
【発明の実施の形態】次に、本発明について図面を参照
して説明する。Next, the present invention will be described with reference to the drawings.
【００１５】図１は本発明の１実施形態を示すブロック
図である。図１に示されるように、本実施形態は、電源
電圧ＶDDの供給を受けて、ｎ倍の高電位の電源電圧Ｖ
LCD を生成して出力するＤＣＤＣコンバータ２と、所定
の基準電圧ＶREF を生成して出力するとともに、ＤＣＤ
Ｃコンバータ２より出力される電圧識別信号１０３の入
力を受けて、スイッチ切替制御信号１０１または１０２
を出力するスイッチ制御回路１と、前記基準電圧ＶREF
を入力して増幅して出力する増幅器３と、増幅器３の出
力端と接地点との間に直列接続されてブリーダー抵抗回
路を形成する抵抗１０〜１８と、それぞれ正入力端子に
前記ブリーダー抵抗回路の各分圧電圧出力が入力され、
負入力端子に各出力電圧が入力される充電型増幅器４お
よび放電型増幅器５と、プッシュプル接続される一対の
充電型増幅器４および放電型増幅器５の出力側に接続さ
れて、前記スイッチ切替制御信号１０１または１０２に
より切替制御されるアナログスイッチ６、７、８および
９とを備えて構成される。FIG. 1 is a block diagram showing one embodiment of the present invention. As shown in FIG. 1, in the present embodiment, the power supply voltage V DD is supplied, and the power supply voltage
A DCDC converter 2 that generates and outputs a LCD, as well as generating and outputting a predetermined reference voltage V REF, DCD
In response to the input of the voltage identification signal 103 output from the C converter 2, the switch switching control signal 101 or 102
A switch control circuit 1 for outputting the reference voltage V REF
An amplifier 3 for inputting, amplifying and outputting the output signal; resistors 10 to 18 connected in series between an output terminal of the amplifier 3 and a ground to form a bleeder resistance circuit; The divided voltage output of
A charge-type amplifier 4 and a discharge-type amplifier 5 to which respective output voltages are input to a negative input terminal; and a pair of push-pull-connected charge-type amplifiers 4 and discharge-type amplifiers 5 connected to the output side to perform the switch switching control. It is provided with analog switches 6, 7, 8 and 9 that are switched and controlled by the signal 101 or 102.
【００１６】また、図２は、本実施形態に含まれる充電
型増幅器４と放電型増幅器５の内部構成を示す回路図で
あり、図１のブロック図において、出力電圧Ｖ02を出力
するように動作する、プッシュプル接続された一対の充
電型増幅器４と放電型増幅器５と、これらの一対の増幅
器の出力側に設けられているアナログスイッチ６が示さ
れている。図２に示されるように、充電型増幅器４は、
ＰＭＯＳトランジスタ１９、２０および２４と、ＮＭＯ
Ｓトランジスタ２１および２２と、定電流源２３および
２６と、容量２５とを備えて構成され、放電型増幅器５
は、ＰＭＯＳトランジスタ２８および２９と、ＮＭＯＳ
トランジスタ３０、３１および３３と、定電流源２７お
よび３３と、容量３２とを備えて構成される。FIG. 2 is a circuit diagram showing the internal configuration of the charge amplifier 4 and the discharge amplifier 5 included in the present embodiment. In the block diagram of FIG. 1, an output voltage V02 is output. An operating pair of push-pull connected charge-type amplifiers 4 and discharge-type amplifiers 5 and an analog switch 6 provided on the output side of the pair of amplifiers are shown. As shown in FIG. 2, the rechargeable amplifier 4 includes:
PMOS transistors 19, 20 and 24 and NMO
S-transistors 21 and 22, constant current sources 23 and 26, and a capacitor 25
Are PMOS transistors 28 and 29 and NMOS transistors
It comprises transistors 30, 31 and 33, constant current sources 27 and 33, and a capacitor 32.
【００１７】先ず、図１を参照して、本実施形態の総合
動作について説明する。図１において、通常動作状態に
おいては、ＤＣＤＣコンバータ２より出力される高電位
電圧ＶLCD は、増幅器３および各充電型増幅器４および
放電型増幅器５に供給される。スイッチ制御回路１より
出力される基準電圧ＶREF は、増幅器３により増幅され
て電圧Ｖ1 として出力され、液晶駆動レベルの最高出力
に対応する充電型増幅器４の正入力端子に入力されて、
当該充電型増幅器４からは、液晶駆動レベルの最大レベ
ルに対応する出力電圧ＶO1が出力されるとともに、ブリ
ーダー抵抗回路にも供給される。このブリーダー抵抗回
路においては、抵抗１０〜１８により電圧Ｖ1 が抵抗分
割されて、それぞれ対応する充電型増幅器４および放電
型増幅器５の正入力端子に入力される。First, the overall operation of this embodiment will be described with reference to FIG. In FIG. 1, in a normal operation state, a high-potential voltage V LCD output from the DCDC converter 2 is supplied to the amplifier 3 and each of the charge-type amplifiers 4 and the discharge-type amplifiers 5. The reference voltage V REF output from the switch control circuit 1 is amplified by the amplifier 3 and output as a voltage V 1 , and is input to the positive input terminal of the chargeable amplifier 4 corresponding to the highest output of the liquid crystal driving level,
The charge amplifier 4 outputs an output voltage V O1 corresponding to the maximum liquid crystal drive level, and also supplies the output voltage V O1 to the bleeder resistance circuit. In this bleeder resistance circuit, the voltage V 1 is resistance-divided by the resistances 10 to 18 and input to the corresponding positive input terminals of the charge amplifier 4 and the discharge amplifier 5, respectively.
【００１８】この通常動作状態においては、ＤＣＤＣコ
ンバータ２より出力される高電位電圧ＶLCD は、正常の
電圧レベルにて出力されており、この場合には、当該Ｄ
ＣＤＣコンバータ２より出力される電圧識別信号１０４
の入力を受けて、スチッチ制御回路１より出力されるス
イッチ制御信号１０１は“Ｈ”レベル、スイッチ制御信
号１０２は“Ｌ”レベルとしてアナログスイッチ６、
７、８および９に入力されている。これによりアナログ
スイッチ６、７、８および９は全てオンの状態となり、
従来例の場合と同様に、それぞれ一対の各分割電圧を入
力とする充電型増幅器４と放電型増幅器５のプッシュプ
ル接続による各組み合わせ回路より、各液晶駆動レベル
に対応する出力電圧ＶO2、ＶO3、ＶO4およびＶO5が出力
される。即ち、本実施形態においては、５レベルの液晶
駆動レベルに対応する出力電圧ＶO1、ＶO2、ＶO3、ＶO4
およびＶO5が生成されて出力される。In this normal operation state, the high potential voltage V LCD output from the DCDC converter 2 is output at a normal voltage level.
Voltage identification signal 104 output from CDC converter 2
, The switch control signal 101 output from the switch control circuit 1 is set to the “H” level, and the switch control signal 102 is set to the “L” level.
7, 8 and 9. As a result, the analog switches 6, 7, 8 and 9 are all turned on,
As in the case of the conventional example, the output voltages V O2 and V O2 corresponding to the respective liquid crystal drive levels are obtained from the respective combination circuits formed by the push-pull connection of the charge amplifier 4 and the discharge amplifier 5 each having a pair of divided voltages as inputs. O3 , V O4 and V O5 are output. That is, in this embodiment, the output voltages V O1 , V O2 , V O3 , and V O4 corresponding to the five liquid crystal drive levels are provided.
And V O5 are generated and output.
【００１９】また、ＤＣＤＣコンバータ２より出力され
る高電位電圧ＶLCD のレベルが低下した状態において
は、例えば、電源投入時の電源電圧ＶDDの立ち上がり時
には、当該ＤＣＤＣコンバータ２より出力される電圧識
別信号１０４の入力を受けて、スイッチ制御回路１より
出力されるスイッチ制御信号１０１は“Ｌ”レベル、ス
イッチ制御信号１０２は“Ｈ”レベルとなって出力され
て、アナログスイッチ６、７、８および９に入力され
る。この場合には、アナログスイッチ６、７、８および
９は共にオフの状態となって、これらのアナログスイッ
チに対応して、それぞれ出力電圧ＶO2、ＶO3、ＶO4およ
びＶO5の出力に寄与する充電型増幅器４、放電型増幅器
５、充電型増幅器４および放電型増幅器５は、それぞれ
主増幅器として設定され、当該主増幅器と対となる放電
型増幅器または放電型増幅器は、それぞれ副増幅器とし
て設定される。即ち、アナログスイッチ６、７、８およ
び９がオフの時には、上記の主増幅器のみより、対応す
る液晶駆動レベルに対応する電圧が出力される回路構成
となり、充電型増幅器の出力電位が放電型増幅器の出力
電位よりも高レベルになった場合においても、アナログ
スイッチがオフとなっているために、充電型増幅器の高
電位電圧ＶLCD のラインと接地点との間が短絡状態とな
り、高電位電圧ＶLCD ラインより接地点に貫通電流が流
れるという事態は防止される。これにより、電源電圧投
入時において、貫通電流発生に伴なって生じるＤＣＤＣ
コンバータ２に対する過剰な負荷が回避されて、高電位
電圧ＶLCDが所定レベルに立ち上がり、液晶駆動用レベ
ル電源回路が正常に起動される。When the level of the high-potential voltage V LCD output from the DCDC converter 2 is lowered, for example, when the power supply voltage V DD rises when the power is turned on, the voltage identification output from the DCDC converter 2 is discriminated. In response to the input of the signal 104, the switch control signal 101 output from the switch control circuit 1 is output at the "L" level, the switch control signal 102 is output at the "H" level, and the analog switches 6, 7, 8 and 9 is input. In this case, the analog switches 6, 7, 8 and 9 are all turned off, and contribute to the outputs of the output voltages V O2 , V O3 , V O4 and V O5 corresponding to these analog switches, respectively. The charging amplifier 4, discharging amplifier 5, charging amplifier 4 and discharging amplifier 5 are respectively set as main amplifiers, and the discharging amplifier or discharging amplifier paired with the main amplifier is set as sub-amplifiers. Is done. That is, when the analog switches 6, 7, 8 and 9 are turned off, the circuit configuration is such that a voltage corresponding to the corresponding liquid crystal drive level is output only from the main amplifier, and the output potential of the charge amplifier is the discharge amplifier. Even when the output potential of the rechargeable amplifier becomes higher than the output potential of the high-potential voltage, since the analog switch is turned off, the line between the high-potential voltage V LCD of the rechargeable amplifier and the ground is short-circuited. A situation in which a through current flows from the V LCD line to the ground point is prevented. Thus, when the power supply voltage is turned on, DCDC generated due to generation of a through current is generated.
An excessive load on the converter 2 is avoided, the high potential voltage V LCD rises to a predetermined level, and the liquid crystal driving level power supply circuit is started normally.
【００２０】なお、図２は、前述のように、本実施形態
に含まれる充電型増幅器４と放電型増幅器５の内部構
成、およびこれらの一対の増幅器の出力側に設けられて
いるアナログスイッチ６を示す回路図であり、充電型増
幅器４と放電型増幅器５の動作については、前述の従来
例の場合と全く同様である。しかし、本実施形態におい
ては、これらの充電型増幅器および放電型増幅器の出力
間には、アナログスイッチ６が接続されてあり、上述の
ように、スイッチ制御信号１０１および１０２の入力を
受けて、定常動作状態においては、充電型増幅器４の出
力側と放電型増幅器５の出力側とが接続される回路構成
となり、その動作は従来例の場合と全く同様である。FIG. 2 shows the internal configuration of the charge amplifier 4 and the discharge amplifier 5 included in the present embodiment, and the analog switch 6 provided on the output side of the pair of amplifiers, as described above. The operation of the charge amplifier 4 and the discharge amplifier 5 is exactly the same as that of the above-described conventional example. However, in the present embodiment, the analog switch 6 is connected between the outputs of these charge-type amplifiers and discharge-type amplifiers. In the operation state, the output side of the charge amplifier 4 and the output side of the discharge amplifier 5 are connected to each other, and the operation is exactly the same as that of the conventional example.
【００２１】[0021]
【発明の効果】以上説明したように、本発明は、液晶駆
動用レベル電源回路に適用されて、当該液晶駆動用レベ
ル電源回路に供給される高電位電圧レベルの低下に対応
して、プッシュプル接続される充電型増幅器および放電
型増幅器の出力側の接続関係を、アナログスイッチを介
してオン・オフ制御することにより、電源投入時などの
高電位電圧の低レベル状態において、高電位電圧ライン
から接地点に対して発生する貫通電流を防止することが
可能となり、ＤＣＤＣコンバータに対する過剰な消費電
流負荷が排除されて、常時、正常な液晶駆動レベル電源
供給の動作が保持されるという効果がある。As described above, the present invention is applied to a level power supply circuit for driving a liquid crystal and push-pulls in response to a decrease in the high potential voltage level supplied to the level power supply circuit for driving the liquid crystal. By controlling the connection relation of the output side of the connected charge-type amplifier and discharge-type amplifier via an analog switch, the low-level state of the high-potential voltage such as when the power is turned on allows the high-potential voltage line to be connected. This makes it possible to prevent a shoot-through current generated at the ground point, eliminate an excessive current consumption load on the DCDC converter, and maintain a normal liquid crystal drive level power supply operation.
【００２２】また、前記アナログスイッチを構成するＰ
ＭＯＳトランジスタおよびＮＭＯＳトランジスタのバッ
クゲートを、それぞれ前記高電位電圧と接地点に接続す
ることにより、これらのＰＭＯＳトランジスタおよびＮ
ＭＯＳトランジスタのバックゲート特性により、そのス
レッシュホルド電圧レベルが高くなり、高電位電圧が高
い電圧にならなければ、アナログスイッチがオンしない
ために、ＤＣＤＣコンバータの動作を、より正常の動作
状態に維持することができるという効果がある。The analog switch P
By connecting the back gates of the MOS transistor and the NMOS transistor to the high potential voltage and the ground point, respectively, these PMOS transistor and N
Due to the back gate characteristic of the MOS transistor, its threshold voltage level becomes high, and unless the high potential voltage becomes a high voltage, the analog switch does not turn on, so that the operation of the DCDC converter is maintained in a more normal operation state. There is an effect that can be.
【図１】本発明の１実施形態を示すブロック図である。FIG. 1 is a block diagram showing one embodiment of the present invention.
【図２】本実施例における充電型増幅器、放電型増幅器
およびアナログスイッチを示す回路図である。FIG. 2 is a circuit diagram showing a charge-type amplifier, a discharge-type amplifier, and an analog switch in the present embodiment.
【図３】従来例を示すブロック図である。FIG. 3 is a block diagram showing a conventional example.
【図４】従来例における充電型増幅器および放電型増幅
器を示す回路図である。FIG. 4 is a circuit diagram showing a charge amplifier and a discharge amplifier in a conventional example.
１ スイッチ制御回路 ２ ＤＣＤＣコンバータ ３ 増幅器 ４ 充電型増幅器 ５ 放電型増幅器 ６〜９ アナログスイッチ １０〜１８ 抵抗 １９、２０、２４、２８、２９ ＰＭＯＳトランジス
タ ２１、２２、３０、３１、３４ ＮＭＯＳトランジス
タ ２３、２６、２７、３３ 定電流源Reference Signs List 1 switch control circuit 2 DCDC converter 3 amplifier 4 charge amplifier 5 discharge amplifier 6-9 analog switch 10-18 resistor 19, 20, 24, 28, 29 PMOS transistor 21, 22, 30, 31, 34 NMOS transistor 23, 26, 27, 33 Constant current source
Claims (4)
源電圧を上回る高電位電圧および所定の基準電圧を生成
して出力するとともに、当該高電位電圧の電圧レベルを
識別して特定の電圧出力切替制御信号を出力する電圧変
換／制御手段と、 前記基準電圧の出力側と所定の低電位電源との間に直列
接続される第１、第２、第３、…………第Ｎの抵抗によ
り形成されるブリーダー回路と、 前記基準電圧を入力して増幅し、第１の液晶駆動用レベ
ル電圧として出力する第１の充電型増幅回路と、 前記ブリーダー回路を形成する第ｉ（ｉ＝１，３，５，
…………，Ｎー２）の抵抗と第（ｉ＋１）の抵抗との接
続点における分圧電圧を入力し、増幅して出力する第ｊ
（ｊ＝１，２，３，…………，Ｎー５）の放電型増幅回
路と、 前記ブリーダー回路を形成する第（ｉ＋１）の抵抗と第
（ｉ＋２）の抵抗との接続点における分圧電圧を入力
し、増幅して出力する第ｋ（ｋ＝２，３，４，………
…，Ｎー４）の充電型増幅回路と、 前記第ｊの放電型増幅回路の出力端と、前記第ｋの充電
型増幅回路の出力端との間に挿入接続されて、前記電圧
出力切替制御信号によりオン／オフ切替制御され、これ
らの第ｊの放電型増幅回路と第ｋの充電型増幅回路をプ
ッシュプル接続による増幅出力電圧を、それぞれ第１形
態の第ｊの液晶駆動用レベル電圧として出力するように
機能する作用と、これらの第ｊの放電型増幅回路と第ｋ
の充電型増幅回路の中の一方のみによる増幅出力電圧
を、ぞれぞれ第２形態の第ｊの液晶駆動用レベル電圧と
して出力するように機能する作用とを有する第ｊのスイ
ッチ手段と、 を備えて構成されることを特徴とする液晶駆動用レベル
電源回路。1. Upon receiving an input of a predetermined power supply voltage, a high potential voltage exceeding the power supply voltage and a predetermined reference voltage are generated and output, and a voltage level of the high potential voltage is identified to identify a specific voltage. A voltage conversion / control means for outputting an output switching control signal; a first, second, third,..., Nth series connected in series between the output side of the reference voltage and a predetermined low-potential power supply A bleeder circuit formed by a resistor; a first charge-type amplifier circuit that receives and amplifies the reference voltage and outputs the same as a first liquid crystal driving level voltage; and an i-th (i = 1,3,5
..., The divided voltage at the connection point between the (N−2) th resistor and the (i + 1) th resistor is input, amplified and output.
(J = 1, 2, 3,..., N−5) discharge type amplifying circuit, and a component at a connection point between the (i + 1) th resistor and the (i + 2) th resistor forming the bleeder circuit. K-th (k = 2, 3, 4,...) To which a voltage is input, amplified and output
.., N-4), between the output terminal of the j-th discharging amplifier circuit and the output terminal of the k-th charging amplifier circuit, and the voltage output switching circuit. On / off switching control is performed by a control signal, and an amplified output voltage obtained by push-pull connection of the j-th discharge type amplifier circuit and the k-th charge type amplifier circuit is respectively applied to a j-th liquid crystal drive level voltage of the first mode. , And the j-th discharge amplifier circuit and the k-th
J-th switch means having a function of outputting an amplified output voltage by only one of the charge-type amplifier circuits as a j-th liquid crystal drive level voltage of the second mode, respectively. A level power circuit for driving a liquid crystal, comprising:
圧の入力を受けて、当該電源電圧を昇圧して前記高電位
電圧を出力するとともに、当該高電位電圧の電圧レベル
を識別して、所定の電圧識別信号を生成して出力するＤ
ＣＤＣ変換回路と、 前記電源電圧の入力を受けて所定の原基準電圧を生成し
て出力するとともに、前記電圧識別信号を入力して、前
記電圧出力切替制御信号を生成して出力する電圧出力切
替制御回路と、 前記原基準電圧を増幅して、前記基準電圧を生成して出
力する増幅器と、 を備えて構成される請求項１記載の液晶駆動用レベル電
源回路。2. The voltage conversion / control means receives the power supply voltage, boosts the power supply voltage and outputs the high potential voltage, and identifies a voltage level of the high potential voltage, D for generating and outputting a predetermined voltage identification signal
A voltage-output switching circuit that receives and receives the input of the power supply voltage, generates and outputs a predetermined original reference voltage, receives the voltage identification signal, and generates and outputs the voltage-output switching control signal. The liquid crystal driving level power supply circuit according to claim 1, further comprising: a control circuit; and an amplifier that amplifies the original reference voltage, generates and outputs the reference voltage.
路が、ソースに前記高電位電圧が供給され、ゲートがド
レインに接続される第１の第１種導電型トランジスタ
と、 ソースに前記高電位電圧が供給され、ゲートが前記第１
の第１種導電型トランジスタのゲートに接続される第２
の第１種導電型トランジスタト、 ドレインが前記第１の第１種導電型トランジスタのドレ
インに接続され、ゲートに増幅出力電圧が帰還入力され
る第１の第２種導電型トランジスタと、 ドレインが前記第２の第１種導電型トランジスタのドレ
インに接続され、ゲートには、ぞれぞれ対応する前記基
準電圧または前記ブリーダーの分割電圧が入力されて、
ソースが前記第１の第２種導電型トランジスタのソース
に接続される第２の第２種導電型トランジスタと、 前記第１および第２の第２種導電型トランジスタのソー
スの接続点と、前記低電位電源との間に挿入接続される
第１の電流源と、 ソースに前記高電位電圧が供給され、ゲートが前記第２
の第１種導電型トランジスタのドレインに接続されると
ともに容量を介してドレインに接続されて、当該ドレイ
ンより、それぞれ各レベルに対応する液晶駆動用レベル
電圧を出力するように機能する第３の第１種導電型トラ
ンジスタと、 前記第３の第１種導電型トランジスタのドレインと、前
記低電位電源との間に挿入接続される第２の定電流源
と、を備えて構成され、 前記第１〜第（Ｎー５）の放電型増幅回路が、ソースに
前記低電位電源が供給され、ドレインとゲートが接続さ
れる第３の第２種導電型トランジスタと、 ソースに前記低電位電源が供給され、ゲートが前記第３
の第２種導電型トランジスタのゲートに接続される第４
の第２種導電型トランジスタと、 ドレインが前記第３の第２種導電型トランジスタのドレ
インに接続され、ゲートに増幅出力が帰還入力される第
４の第１種導電型トランジスタと、 ドレインが前記第４の第２種導電型トランジスタのドレ
インに接続され、ゲートには、ぞれぞれ対応する前記ブ
リーダーの分割電圧が入力されて、ソースが前記第４の
第１種導電型トランジスタのソースに接続される第５の
第１種導電型トランジスタと、 前記高電位電源と、前記第４および第５の第１種導電型
トランジスタのソースの接続点との間に挿入接続される
第３の定電流源と、 ソースに前記定電位電源が供給され、ゲートが前記第４
の第２種導電型トランジスタのドレインに接続されると
ともに容量を介してドレインに接続されて、当該ドレイ
ンより、それぞれ各レベルに対応する液晶駆動用レベル
電圧を出力するように機能する第５の第２種導電型トラ
ンジスタと、 前記高電位電源と、前記第５の第２種導電型トランジス
タのドレインとの間に挿入接続される第４の定電流源
と、を備えて構成される請求項１記載の液晶駆動用レベ
ル電源回路。3. The first to (N-4) charge-type amplifier circuits include a first first-conductivity-type transistor having a source supplied with the high-potential voltage and a gate connected to a drain; The high potential voltage is supplied to the source, and the gate is connected to the first
Connected to the gate of the first conductivity type transistor
A first type conductivity transistor having a drain connected to the drain of the first type conductivity transistor, and an amplified output voltage fed back to the gate; and a drain connected to the first type conductivity transistor. The reference voltage or the divided voltage of the bleeder corresponding to the reference voltage or the bleeder is input to the gate of the second type 1 conductivity type transistor, respectively.
A second second conductivity type transistor having a source connected to the source of the first second conductivity type transistor, a connection point between the sources of the first and second second conductivity type transistors, A first current source inserted and connected to a low-potential power supply; the high-potential voltage supplied to a source;
Connected to the drain of the first-conductivity-type transistor and connected to the drain via the capacitor, and functions to output a liquid crystal driving level voltage corresponding to each level from the drain. A first-conductivity-type transistor; a drain of the third first-conductivity-type transistor; and a second constant-current source inserted and connected between the low-potential power supply; To a (N-5) th discharge-type amplifier circuit, wherein the low-potential power supply is supplied to the source, the third second-conductivity-type transistor whose drain and gate are connected, and the low-potential power supply is supplied to the source. And the gate is the third
Connected to the gate of the second type conductivity type transistor
A fourth type 1 conductivity type transistor having a drain connected to the drain of the third type 2 conductivity type transistor, and an amplified output fed back to the gate; Fourth second type conductivity type transistors are connected to their drains, and their gates are supplied with the corresponding divided voltages of the bleeders, respectively, so that the source is connected to the source of the fourth first type conductivity type transistor. A fifth transistor of a first conductivity type to be connected; a third constant voltage transistor inserted between the high potential power supply and a source connection point of the fourth and fifth transistors of the first conductivity type. A current source, the constant potential power source being supplied to the source, and a gate connected to the fourth
Connected to the drain of the second type conductivity type transistor and connected to the drain via the capacitor, and functioning to output a liquid crystal driving level voltage corresponding to each level from the drain. 2. A transistor comprising a two-conductivity-type transistor; and a fourth constant-current source inserted and connected between the high-potential power supply and a drain of the fifth second-conductivity-type transistor. A liquid crystal driving level power supply circuit as described in the above.
が、対応するソースとドレインが共通接続され、ゲート
に前記電圧出力切替制御信号を形成する１対のレベル信
号の入力を受けて、当該レベル信号によりオン・オフ切
替制御される第１種導電型トランジスタと第２種導電型
トランジスタにより構成される請求項１記載の液晶駆動
用レベル電源回路。4. The first to (N-5) th switch means have a common source and drain connected in common, and receive a pair of level signals forming the voltage output switching control signal at a gate. 2. The level power supply circuit for driving a liquid crystal according to claim 1, comprising a first type conductivity type transistor and a second type conductivity type transistor which are on / off controlled by said level signal.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9034873A JP2980048B2 (en) | 1997-02-19 | 1997-02-19 | Liquid crystal drive level power supply circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9034873A JP2980048B2 (en) | 1997-02-19 | 1997-02-19 | Liquid crystal drive level power supply circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10232383A true JPH10232383A (en) | 1998-09-02 |
| JP2980048B2 JP2980048B2 (en) | 1999-11-22 |
Family
ID=12426278
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9034873A Expired - Fee Related JP2980048B2 (en) | 1997-02-19 | 1997-02-19 | Liquid crystal drive level power supply circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2980048B2 (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002108306A (en) * | 2000-10-02 | 2002-04-10 | Nec Corp | Liquid crystal driving power circuit |
| KR100408258B1 (en) * | 2001-12-31 | 2003-12-01 | 엘지.필립스 엘시디 주식회사 | The driving circuit of liquid crystal display |
| US6897716B2 (en) | 2002-07-12 | 2005-05-24 | Nec Electronics Corporation | Voltage generating apparatus including rapid amplifier and slow amplifier |
-
1997
- 1997-02-19 JP JP9034873A patent/JP2980048B2/en not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002108306A (en) * | 2000-10-02 | 2002-04-10 | Nec Corp | Liquid crystal driving power circuit |
| KR100408258B1 (en) * | 2001-12-31 | 2003-12-01 | 엘지.필립스 엘시디 주식회사 | The driving circuit of liquid crystal display |
| US6897716B2 (en) | 2002-07-12 | 2005-05-24 | Nec Electronics Corporation | Voltage generating apparatus including rapid amplifier and slow amplifier |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2980048B2 (en) | 1999-11-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11876510B2 (en) | Load driver | |
| CN100578596C (en) | Drive circuit, operation state detection circuit, and display device | |
| US7521971B2 (en) | Buffer circuit | |
| US6163190A (en) | Hysteresis comparator circuit consuming a small current | |
| US6727753B2 (en) | Operational transconductance amplifier for an output buffer | |
| KR0151839B1 (en) | Power source circuit | |
| US8031888B2 (en) | Electronic apparatus having audio output units | |
| JP2007166444A (en) | Over current detection circuit and switching circuit | |
| JP2004032603A (en) | Differential circuit, amplifier circuit and display using the amplifier circuit | |
| JPH06324640A (en) | Power source circuit for driving liquid crystal | |
| JPH08298445A (en) | Differential amplifier device | |
| JP2004364280A (en) | Current sensing for power mosfet operable in linear and saturated regions | |
| US6836186B2 (en) | AB class amplifier for controlling quiescent current | |
| US5126603A (en) | Circuit utilizes N-channel mos transistors having reduced area dimension for effectively detecting output current of a H-bridge circuit | |
| JP3398573B2 (en) | Differential amplifier | |
| JP2980048B2 (en) | Liquid crystal drive level power supply circuit | |
| US7102335B1 (en) | Rail—rail current sense amplifier | |
| JP2003330550A (en) | Constant voltage power supply circuit | |
| JPS60170320A (en) | Cmos output drive circuit | |
| JP2005196251A (en) | Constant voltage circuit | |
| JP3540946B2 (en) | Voltage detection circuit | |
| TWI405394B (en) | Single input dual output voltage power supply and method therefor | |
| US6842073B2 (en) | Electronic circuit comprising an amplifier for amplifying a binary signal | |
| US11683017B2 (en) | Class-D amplifier | |
| US6137361A (en) | Low power class A amplifier circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990817 |
|
| LAPS | Cancellation because of no payment of annual fees |