JPH10224826A - Path connecting resistance reducing method for mdf system - Google Patents

Path connecting resistance reducing method for mdf system

Info

Publication number
JPH10224826A
JPH10224826A JP2115497A JP2115497A JPH10224826A JP H10224826 A JPH10224826 A JP H10224826A JP 2115497 A JP2115497 A JP 2115497A JP 2115497 A JP2115497 A JP 2115497A JP H10224826 A JPH10224826 A JP H10224826A
Authority
JP
Japan
Prior art keywords
matrix
matrix board
switch
path
numbered
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2115497A
Other languages
Japanese (ja)
Other versions
JP3479427B2 (en
Inventor
Hiroyuki Otaguro
浩幸 太田黒
Hitoshi Isobe
斉 磯部
Naoto Kaneko
直人 金子
Masao Hosogai
正男 細貝
Michiaki Takada
理映 高田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP02115497A priority Critical patent/JP3479427B2/en
Publication of JPH10224826A publication Critical patent/JPH10224826A/en
Application granted granted Critical
Publication of JP3479427B2 publication Critical patent/JP3479427B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Structure Of Telephone Exchanges (AREA)

Abstract

PROBLEM TO BE SOLVED: To maintain the accumulated resistance value of a path to be not more than a value fixed by a standard by setting the algorithm of path selection so as to avoid selecting an even-numbered matrix board concerning all the three stage of switch parts at the time of constituting a path through the three stages of switch parts using a set matrix board. SOLUTION: In a set MB consisting of two matrix boards(MB), as even- numbered MB is away from a connector than odd-numbered MB, a maximum resistance value is as large as 4.6ohm. At the time of setting a path, a priority second MB kind selection means 1c identifies the kind of even-numbered or odd-numbered MB at first and third switches from a housing table 2a and sets the kind of MB at a second switch by referring to a discrimination table 2b, which preferentially designates odd-numbered MB concerning the second switch when even-numbered MB is assigned with the first and second switches, e.g.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明はMDF(主配線盤ま
たは回線分配装置:Main Distributed Frame) システム
内の直流抵抗を低減させるパス接続抵抗低減方法に関す
る。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for reducing a path connection resistance for reducing a DC resistance in an MDF (Main Distribution Frame or Main Distribution Frame) system.

【0002】MDFシステムの直流抵抗は,システム内
の主に,マトリクスボード(MB)及びバックワイヤー
ドボード(BWB)の導体抵抗の合計により与えられ
る。一般にMDFでは,システム規模に応じてマトリク
スボード(MB)のサイズ,配線仕様等の物理仕様を最
適化する。また,MDFでは加入者線数をより多く収容
可能にするため,面積が増大し,その導体抵抗がそれに
比例して増加しており,予め決められた通信品質を満た
すための規格を満足することができない場合がある。
[0002] The DC resistance of an MDF system is mainly given by the sum of the conductor resistances of a matrix board (MB) and a back-wired board (BWB) in the system. Generally, in the MDF, the physical specifications such as the size of the matrix board (MB) and the wiring specifications are optimized according to the system scale. In addition, in order to accommodate a greater number of subscriber lines, the area of the MDF has increased, and its conductor resistance has increased in proportion to it. May not be possible.

【0003】[0003]

【従来の技術】図7はMDF(主配線盤または回線分配
装置)システムの機能説明図である。MDFは,複数の
加入者端末(電話機等)が接続された各加入者線を交換
機の指定された加入者回路との間を接続するための装置
であり,多くの場合は交換局に設けられるが,屋外設置
の加入者終端装置に収容される場合もある。
2. Description of the Related Art FIG. 7 is a diagram for explaining the functions of an MDF (main distribution board or line distributor) system. The MDF is a device for connecting each subscriber line to which a plurality of subscriber terminals (telephones or the like) are connected to a designated subscriber circuit of the exchange, and is often provided in the exchange. May be accommodated in a subscriber terminal installed outdoors.

【0004】多数の加入者線が地下または地上のケーブ
ル束になって局舎に集められると,各線路はコネクタを
経由して,アレスタに接続される。アレスタは過電流
(落雷,短絡等)に対し交換機を保護する機能を備え
る。各加入者線はアレスタを介してMDFと接続され
る。MDFの構成は後述する図8に示す。MDFのパス
を経由してその他端はコネクタを介して交換機の各加入
者回路へ接続され,一部は中継線が収容された伝送装置
に接続される。
[0004] When a large number of subscriber lines are collected in a station building as a cable bundle underground or above the ground, each line is connected to an arrester via a connector. The arrester has a function to protect the exchange against overcurrent (lightning strike, short circuit, etc.). Each subscriber line is connected to the MDF via an arrester. The configuration of the MDF is shown in FIG. The other end is connected to each subscriber circuit of the exchange via a connector via the MDF path, and a part is connected to a transmission device in which a trunk line is accommodated.

【0005】MDFは,新たに加入者が加入した場合に
その加入者線を交換機の加入者回路に新たなパスを接続
したり,加入者の転居または電話番号の変更の場合にそ
の接続を変更したり,加入者が新たなサービスを受ける
ために交換機の加入者回路へのパスの接続を変更(例え
ば,通常の電話サービス用の加入者回路からISDNサ
ービス用の加入者回路への変更)する機能を備える。M
DFのパスの接続の変更は,交換機が動作中に行われる
場合がある。また,パスの接続の変更を効率良く行うた
めに,一般的には,加入者側の端子数(例えば,360
0端子)の方が交換機側の端子数(例えば,2100端
子)より多く設けられている。
[0005] The MDF connects a new line to a subscriber circuit of an exchange when a new subscriber joins, or changes the connection when the subscriber moves or changes a telephone number. Or to change the connection of the path to the subscriber's circuit of the exchange in order for the subscriber to receive a new service (for example, from a subscriber circuit for normal telephone service to a subscriber circuit for ISDN service). Provide functions. M
The change of the connection of the DF path may be performed while the exchange is operating. To efficiently change the path connection, the number of terminals on the subscriber side (for example, 360
0 terminals) are provided more than the number of terminals on the exchange side (for example, 2100 terminals).

【0006】従来のMDFでは,加入者線を収容する端
子盤が設けられ,加入者線と端子盤間,及び端子盤と交
換機の加入者回路間は,それぞれ1対(加入者線を構成
するA線とB線の2つの線)のケーブルで接続され,さ
らに2つの端子盤間をジャンパー線によってマニュアル
で接続することで加入者と交換機間との間が接続されて
いた。従って,この作業には専門の技術者が必要であ
り,細かな手作業を伴うため作業に多くの時間を要して
いた。そこで,近年,ジャンパー作業をロボットが行う
自動MDFが導入されている。
In the conventional MDF, a terminal board for accommodating a subscriber line is provided, and a pair (each constituting a subscriber line) is provided between the subscriber line and the terminal board and between the terminal board and the subscriber circuit of the exchange. The connection between the subscriber and the exchange is made by manually connecting the two terminal boards with jumper wires. Therefore, this work requires a specialized technician, and requires a lot of time since the work requires detailed manual work. Therefore, in recent years, an automatic MDF in which a robot performs a jumper operation has been introduced.

【0007】図8に従来のMDFの構成例を示す。A.
に示すように,MDFは1次スイッチ(SW)部,2次
スイッチ(SW)部,3次スイッチ(SW)部の3段で
構成され,1次〜3次の各スイッチ部はB.に示すよう
なマトリクスボード(MBという)を複数個用いて構成
される。加入者線と交換機(加入者回路)の間を接続す
るために各スイッチ部を経由する接続パスが形成され
る。MBは,多層プリント板であり,X(行)方向の多
数の線と,Y(列)方向の多数の線が異なる層において
直角に交差するよう印刷配線されている。A.の例で
は,行方向の線が表面に配線され,列方向の線が点線で
示す裏面に配線されている。行,列の各配線はそれぞれ
マトリクスボードの一方の側に設けられた各方向の配線
に対応して設けられたコネクタの端子と印刷配線により
接続されている。
FIG. 8 shows a configuration example of a conventional MDF. A.
As shown in FIG. 1, the MDF is composed of three stages of a primary switch (SW), a secondary switch (SW), and a tertiary switch (SW). And a plurality of matrix boards (referred to as MB) as shown in FIG. In order to connect between the subscriber line and the exchange (subscriber circuit), a connection path passing through each switch unit is formed. MB is a multilayer printed board, and is printed and wired so that many lines in the X (row) direction and many lines in the Y (column) direction intersect at right angles in different layers. A. In the example, the line in the row direction is wired on the front surface, and the line in the column direction is wired on the back surface indicated by the dotted line. Each row and column wiring is connected to a terminal of a connector provided corresponding to a wiring in each direction provided on one side of the matrix board by a printed wiring.

【0008】MBの行方向と列方向のそれぞれ複数の配
線の各交差点には,差点穴(ホール)が設けられ,その
差点穴に上部から接続用ピン(図示省略)を挿入するこ
とにより,所望の行方向の線と列方向の線を電気的に接
続(パスを接続)することができる。近年,接続ピンの
挿入はロボットにより自動的に行われるようになった。
なお,各加入者線はA線とB線の対で構成されており,
各差点に接続用ピンを挿入することによりA線,B線の
一対の線路の差点の接続が行われる。上記A.に示す3
段のスイッチ部で加入者線と交換機の加入者回路間を接
続するには,1次,2次,3次の各スイッチ部を構成す
る各マトリクスボードの差点に一つずつ接続ピンを挿入
する必要がある。接続用ピンの挿入により接続された後
は,加入者の転居や,加入者回路の変更等が無い限りそ
の接続が半固定的に維持される。
At each intersection of a plurality of wirings in the row direction and the column direction of the MB, a difference hole (hole) is provided, and a connection pin (not shown) is inserted into the difference hole from above to obtain a desired hole. The lines in the row direction and the lines in the column direction can be electrically connected (paths are connected). In recent years, insertion of connection pins has been automatically performed by robots.
Each subscriber line is composed of a pair of A line and B line.
By inserting a connection pin into each difference point, the difference points of a pair of lines A and B are connected. The above A. 3 shown
In order to connect the subscriber line and the subscriber's circuit of the exchange at the switch unit of the stage, one connection pin is inserted at each difference point of each matrix board constituting the primary, secondary and tertiary switch units. There is a need. After the connection is made by inserting the connection pins, the connection is maintained semi-fixed unless the subscriber moves or the subscriber circuit is changed.

【0009】各マトリクスボードの行方向の配線数と列
方向の配線数は,マトリクスボードの物理的な大きさ
や,配線パターンの密度等により制約されており,一定
の本数が収容されている(例えば,行方向・列方向が2
00対×120対)。
The number of wirings in the row direction and the number of wirings in the column direction of each matrix board are restricted by the physical size of the matrix board, the density of wiring patterns, and the like, and a fixed number of wirings are accommodated (for example, , Row direction / column direction is 2
00 pairs x 120 pairs).

【0010】図9は各スイッチ部の関係説明図である。
図9のA.は各スイッチ部のマトリクスボード相互の接
続関係を示す。1次〜3次の各スイッチ部は,それぞれ
多数のマトリクスボード(MB)で構成され,加入者線
が収容される1次スイッチ部の任意の入力端子から加入
者回路と接続する3次スイッチの任意の端子とパスが接
続されるような構成を備えている。すなわち,図9の
A.に示すように1次スイッチの各マトリクスボードは
2次スイッチ部の全てのマトリクスボードと接続できる
ように印刷配線が設けられ,この配線をリンクという。
同様に全ての2次スイッチの各マトリクスボードは3次
スイッチ部の全てのマトリクスボードと接続するための
リンクが設けられている。
FIG. 9 is a diagram for explaining the relationship between the respective switches.
FIG. Indicates the connection relationship between the matrix boards in each switch section. Each of the primary to tertiary switch units is composed of a large number of matrix boards (MB), and is provided with a tertiary switch connected to a subscriber circuit from an arbitrary input terminal of the primary switch unit in which a subscriber line is accommodated. A configuration is provided such that an arbitrary terminal is connected to a path. That is, in FIG. As shown in (1), each matrix board of the primary switch is provided with printed wiring so that it can be connected to all matrix boards of the secondary switch section, and this wiring is called a link.
Similarly, each matrix board of every secondary switch is provided with a link for connecting to every matrix board of the tertiary switch section.

【0011】図9のB.はマトリクスボードを収容する
物理的な構成を示す。マトリクスボードはプラグイン式
にバックワイヤードボード(Back Wired Board:BWB
と略称する)に挿入されコネクタによりバックワイヤー
ドボード(BWB)の各端子と接続する。バックワイヤ
ードボード(BWB)上には,各バックワイヤードボー
ドに対応して上記図9のA.に示すようなリンクを構成
する配線パターンがプリントされている。すなわち,1
次〜3次の各スイッチ部の各マトリクスボードが相互に
接続できるようにリンクが張られている。
FIG. Indicates a physical configuration for accommodating the matrix board. The matrix board is a plug-in type Back Wired Board (BWB)
And is connected to each terminal of a back wired board (BWB) by a connector. On the back wired board (BWB), A.B. The printed wiring patterns forming the links as shown in FIG. That is, 1
Links are provided so that the matrix boards of the next to tertiary switch units can be connected to each other.

【0012】このような構成のMDFシステムは公衆網
電話局において採用されているが,電気的な規格の一つ
としてA/B線のループ抵抗(1次スイッチ部から3次
スイッチ部までのA線とB線を端部で折り返した場合の
線路抵抗)が10Ω以下であることが目標として定めら
れ,運用上は20Ω以下であることが規定されている。
[0012] The MDF system having such a configuration is employed in a public network telephone office. One of the electrical standards is a loop resistance of an A / B line (A / B line resistance from the primary switch to the tertiary switch). The target is that the line resistance when the line and the B line are folded at the end is 10 Ω or less, and it is specified that the line resistance is 20 Ω or less in operation.

【0013】一方,新たなマトリクスボード(MB)と
して,複数のMBを搭載した集合マトリクスボード(集
合MB)が採用され,図10には2つのMBを搭載した
集合MBの構成を示す。
On the other hand, as a new matrix board (MB), a set matrix board (set MB) on which a plurality of MBs are mounted is adopted, and FIG. 10 shows a configuration of a set MB on which two MBs are mounted.

【0014】図10において,10は集合MB,11,
12は集合MB10に搭載されたマトリクスボード(M
B)であり,それぞれが上記図8のB.に示す構成を備
え,この例では,行方向に124差点,列方向に100
差点が設けられている。このMB11,12の中で,後
述するコネクタ(15,16)から遠い位置(コネクタ
とのパスの直流抵抗値が高い)に設けられたMB11は
偶数番(または老番と呼ばれる)が設定され,コネクタ
15,16に近い(コネクタとのパスの直流抵抗値が低
い)MB12は奇数番(または若番と呼ばれる)が設定
される。
In FIG. 10, reference numeral 10 denotes a set MB, 11,
Reference numeral 12 denotes a matrix board (M
B), respectively. In this example, there are 124 difference points in the row direction and 100 difference points in the column direction.
Difference points are provided. Among the MBs 11 and 12, the MB 11 provided at a position farther from the connectors (15 and 16) described later (the DC resistance value of the path to the connector is high) is set to an even number (or an old number). An odd number (or called a young number) is set for the MB 12 close to the connectors 15 and 16 (the DC resistance value of the path to the connector is low).

【0015】13,14は差点に接続ピンを自動挿入す
る時に接続ピンを供給する接続ピンの供給部であり,初
期時(接続ピンを使用しない時)には各MB11,12
に供給するためにそれぞれ120ピンを供給できる容量
を備えている。
Reference numerals 13 and 14 denote connection pin supply units for supplying connection pins when the connection pins are automatically inserted into the difference points. Each of the MBs 11 and 12 is initialized (when the connection pins are not used).
, Each having a capacity to supply 120 pins.

【0016】15は440ピン(A線とB線の2つのピ
ンで1回線用で,220回線分)のコネクタであり,マ
トリクスボード11,12のY軸(垂直)方向の各線と
接続する印刷配線がボードの表面に形成され,このコネ
クタ15はバックワイヤードボード(上記図9のB.参
照)の所定位置に集合MB10を挿入することにより各
ピンがバックワイヤードボード上の各線と接続される。
この集合MBを1次スイッチ部として使用する場合はこ
のコネクタ15に外部からの加入者線が接続され,3次
スイッチ部に使用する場合は外部の交換機の加入者回路
に接続されるためIOコネクタと呼ばれる。
Reference numeral 15 denotes a connector of 440 pins (two pins A and B, each for one line and for 220 lines), which are connected to respective lines of the matrix boards 11 and 12 in the Y-axis (vertical) direction. Wiring is formed on the surface of the board, and each connector of the connector 15 is connected to each line on the back wired board by inserting the set MB10 at a predetermined position of the back wired board (see B in FIG. 9).
When this set MB is used as a primary switch section, an external subscriber line is connected to this connector 15, and when it is used for a tertiary switch section, it is connected to a subscriber circuit of an external exchange. Called.

【0017】16は496ピン(248回線分)のコネ
クタであり,マトリクスボード11,12の行(水平)
方向の各線と接続する印刷配線がボードの裏面(または
中間層)に形成され,このコネクタ16はバックワイヤ
ードボードの接続位置に集合MB10を挿入することに
より各ピンがバックワイヤードボード上の各線と接続さ
れる。この集合MB10を1次〜3次スイッチ部として
使用する場合はこのコネクタ16はリンクに接続される
ためリンクコネクタと呼ばれる。
Reference numeral 16 denotes a connector of 496 pins (for 248 lines), which is a row (horizontal) of the matrix boards 11 and 12.
The printed wiring connected to each line in the direction is formed on the back surface (or an intermediate layer) of the board, and this connector 16 connects each pin to each line on the back wired board by inserting the set MB10 into the connection position of the back wired board. Is done. When this set MB10 is used as a primary to tertiary switch section, this connector 16 is called a link connector because it is connected to a link.

【0018】この集合MB10は,図8のA.に示す1
次〜3次の各スイッチ部の何れかのマトリクスボードを
構成し,交換機の規模(収容する加入者の数)に対応し
て設計された個数の集合MBが1次〜3次の各スイッチ
部として設けられる。
This set MB10 corresponds to A.1 in FIG. 1 shown
Each of the primary to tertiary switch units constitutes a matrix board of any one of the primary to tertiary switch units, and has a set MB of a number designed corresponding to the scale of the exchange (the number of subscribers accommodated). It is provided as.

【0019】複数の集合MBを用いてスイッチ部を構成
する場合,コネクタ15,16から遠い位置に設けられ
たマトリクスボード11は偶数番(または老番と呼ばれ
る)が設定され,コネクタ15,16に近いマトリクス
ボード12は奇数番(または若番と呼ばれる)が設定さ
れる。例えば,あるスイッチ部を複数個の集合MBで構
成する場合,先頭の集合MBの2つのマトリクスボード
に0番,1番が設定され,次の集合MBの2つのマトリ
クスボードに2番,3番が設定され,以下同様に順次番
号が設定される。上記の偶数番(老番)のマトリクスボ
ード11の場合,コネクタ15からマトリクスボード1
1を経由してコネクタ16に至るパスは距離が長いため
抵抗値が高くなり,奇数番(若番)のマトリクスボード
12を介するパスは距離が短く,抵抗値が低い。
When a switch section is constituted by using a plurality of sets MB, an even number (or an old number) is set for the matrix board 11 provided at a position distant from the connectors 15 and 16, and the connectors 15 and 16 are assigned to the connectors 15 and 16. An odd number (or called a young number) is set for the near matrix board 12. For example, when a certain switch unit is composed of a plurality of set MBs, No. 0 and No. 1 are set to two matrix boards of the first set MB, and No. 2 and No. 3 are set to two matrix boards of the next set MB. Are set, and the numbers are set sequentially in the same manner. In the case of the above even-numbered (older) matrix board 11, the matrix board 1
The path through 1 to the connector 16 has a long resistance and therefore a high resistance value, and the path through the odd-numbered (youngest) matrix board 12 has a short distance and a low resistance value.

【0020】図10に示す集合MB10の2つのマトリ
クスボード11,12を使用するMDFシステムでは,
横方向のサイズは538.9mm,縦方向のサイズが2
32mmである。このサイズは,従来のMBと比べて,
面積比で6倍あり,導体抵抗は数倍に増加しており,1
個のMB当たりの最大抵抗値(偶数番のマトリクスボー
ドを経由するパス)は4.6Ω(ループ)であり,奇数
番のマトリクスボードを経由するパスはそれより低い抵
抗値である。
In an MDF system using two matrix boards 11 and 12 of a set MB10 shown in FIG.
The horizontal size is 538.9 mm and the vertical size is 2
32 mm. This size, compared to the conventional MB,
The area ratio is 6 times, and the conductor resistance has increased several times.
The maximum resistance value per MB (path passing through even-numbered matrix boards) is 4.6Ω (loop), and the path passing through odd-numbered matrix boards has a lower resistance value.

【0021】一方,公衆電気通信事業者により,通信の
品質を維持するために,MDFにおける抵抗値の最大値
が規定されており,1次〜3次の各スイッチ部における
抵抗値の合計に,1次スイッチ部と2次スイッチ部間の
リンク(バックワイヤードボードで形成)と2次スイッ
チ部と3次スイッチ部間のリンクの抵抗値の合計を加え
た総抵抗値が20Ω以下になることが要求されている。
On the other hand, in order to maintain communication quality, the maximum value of the resistance value in the MDF is specified by a public telecommunications carrier, and the total resistance value in each of the primary to tertiary switch units is defined as: The sum of the resistance of the link between the primary switch and the secondary switch (formed by a back-wired board) and the resistance of the link between the secondary and the tertiary switch may be less than 20Ω. Has been requested.

【0022】図11は2個のMBを搭載した集合MBを
バックワイヤードボード(BWB)に接続した場合のM
DFの接続経路の説明図である。図中,10a〜10c
は1次スイッチ部〜3次スイッチ部を構成する各集合M
Bの1つであり,それぞれ1次MB,2次MB,3次M
Bとして表し,17はBWBを表す。1次MB〜3次M
Bは,それぞれ偶数番(老番)のMB11a,11b,
11cと奇数番(若番)のMB12a,12b,12c
とで構成され,それぞれIOコネクタ15a,15b,
15cとリンクコネクタ16a,16b,16cを備
え,BWB17と接続することによりリンクが形成され
ると共に線路側(加入者線)及び局内側(交換機の加入
者回路)と接続する。
FIG. 11 is a diagram showing the M when a set MB equipped with two MBs is connected to a back-wired board (BWB).
It is explanatory drawing of the connection route of DF. In the figure, 10a to 10c
Is a set M of each of the primary to tertiary switch units.
B, which are primary MB, secondary MB, and tertiary M, respectively.
Represented as B, 17 represents BWB. 1st MB to 3rd M
B is an even-numbered (older) MB 11a, 11b,
11c and odd numbered (younger) MBs 12a, 12b, 12c
And IO connectors 15a, 15b,
A link 15b and link connectors 16a, 16b, 16c are provided, and a link is formed by connecting to the BWB 17 and connected to the line side (subscriber line) and the inside of the office (subscriber circuit of the exchange).

【0023】図11の場合,加入者線はBWB17から
1次MB10aのIOコネクタ15aと接続し,偶数番
または奇数番のMBの一方の差点(図示省略)を通って
リンクコネクタ16aと接続されてBWB17のリンク
と接続される。このリンクは次に2次MB10bのリン
クコネクタ16bから偶数番(老番)のMB11bまた
は奇数番(若番)12bの一方の差点を介してIOコネ
クタ15bと接続されてBWB17のリンクと接続され
る。そのリンクは更にBWB17から3次MB10cの
リンクコネクタ16cと接続され,マトリクスボード1
1cまたは12cの何れかの差点を介してIOコネクタ
15cと接続され局内側へ接続される。このようにして
MDFのパスが接続される。
In the case of FIG. 11, the subscriber line is connected from the BWB 17 to the IO connector 15a of the primary MB 10a, and is connected to the link connector 16a through one difference point (not shown) of the even-numbered or odd-numbered MB. It is connected to the link of BWB17. This link is then connected from the link connector 16b of the secondary MB 10b to the IO connector 15b via one of the difference points of the even (old) MB 11b or the odd (young) 12b, and is connected to the link of the BWB 17. . The link is further connected from the BWB 17 to the link connector 16c of the tertiary MB 10c.
It is connected to the IO connector 15c via the difference point of 1c or 12c and is connected to the inside of the station. The paths of the MDF are thus connected.

【0024】[0024]

【発明が解決しようとする課題】上記図11に示すMD
Fでは,1次,2次,3次のスイッチ部を構成するマト
リクスボードを任意に選択してパスを接続するが,各集
合マトリクスボードに搭載された2つのマトリクスボー
ドが,各スイッチ部において全て偶数番(老番)である
と,マトリクスボードの類型抵抗は13.8Ω(4.6
Ω/MB×3老番MB)で,BWBの最悪導体抵抗(リ
ンクの配線パターンが最も長い場合)が8Ωであるた
め,合計して20Ωの規格を満足できないという問題が
あった。
The MD shown in FIG.
In F, the paths are connected by arbitrarily selecting the matrix boards constituting the primary, secondary, and tertiary switch sections, but the two matrix boards mounted on each aggregate matrix board are all switched in each switch section. If it is an even number (older number), the type resistance of the matrix board is 13.8Ω (4.6
(Ω / MB × 3 oldest MB) and the worst conductor resistance of the BWB (when the link wiring pattern is the longest) is 8Ω, so that there is a problem that the standard of 20Ω cannot be satisfied in total.

【0025】図12には1次〜3次の各スイッチ部で全
て偶数番(老番)のMBを経由するパス接続を含む場合
の累計抵抗値の分布を示し,2000個のパスについて
1次〜3次のスイッチ部の各抵抗値を加算した値の分布
の実測値であり,縦軸はパスの個数,横軸は3つの各ス
イッチ部の累計抵抗値(バックワイヤードボードの抵抗
値を除く)を表す。
FIG. 12 shows the distribution of the total resistance value when the primary to tertiary switch units include path connections via all even-numbered (older) MBs. The actual value of the distribution of the value obtained by adding the resistance values of the third to third switch units. The vertical axis is the number of paths, and the horizontal axis is the total resistance value of each of the three switch units (excluding the resistance value of the back wired board). ).

【0026】本発明は複数のマトリクスボードを搭載し
た集合マトリクスボードを用いて3段のスイッチ部を介
するパスにより加入者線を交換機の回路に接続するMD
Fシステムにおいて,バスの累計抵抗値を規格に定めら
れた値以下にするためのパス抵抗低減方法を提供するこ
とを目的とする。
According to the present invention, there is provided an MD for connecting a subscriber line to a circuit of an exchange by using a collective matrix board on which a plurality of matrix boards are mounted and passing through a three-stage switch section.
It is an object of the present invention to provide a path resistance reducing method for reducing the cumulative resistance value of a bus to a value less than a value defined in a standard in an F system.

【0027】[0027]

【課題を解決するための手段】本発明は上記の目的を達
成するために,複数のマトリクスボードを含む集合マト
リクスボードで構成する1次,2次,3次の各スイッチ
部のそれぞれでマトリクスボード(MB)の一つを経由
するパスを選択する場合に,3つのスイッチ部の全てで
偶数番(老番)を選択しないように,パス選択のアルゴ
リズムを備えるようにしたものである。
SUMMARY OF THE INVENTION In order to achieve the above object, the present invention provides a primary, secondary and tertiary switch unit comprising a matrix board including a plurality of matrix boards. When a path passing through one of the (MB) is selected, a path selection algorithm is provided so as not to select an even number (older number) in all three switch units.

【0028】図1は本発明の原理説明図である。図中,
1は集合マトリクスボードを用いた1次〜3次の3段の
スイッチ部からなるMDFの2次スイッチ部のマトリク
スボード(2次MBという)の選択を行う処理部,2は
メモリである。処理部1において,1aは加入者収容1
次MB(マトリクスボード)種別識別手段,1bは加入
者回路収容3次MB識別手段,1cは2次MBとして偶
数番・奇数番の何れの種別を優先するか判別する優先2
次MB種別選択手段,1dは選択された種別の2次MB
によるパスをを探索する優先種別選択2次MB抽出手
段,1eは使用可能なパスが無い時に他の種別の2次M
Bを探索する他種別2次MB抽出手段である。
FIG. 1 is a diagram illustrating the principle of the present invention. In the figure,
Reference numeral 1 denotes a processing unit for selecting a matrix board (referred to as a secondary MB) of a secondary switch unit of the MDF comprising three stages of primary to tertiary switch units using an aggregate matrix board, and 2 denotes a memory. In the processing unit 1, 1a is the subscriber accommodation 1
Next MB (matrix board) type identification means, 1b is a tertiary MB identification means for accommodating a subscriber circuit, and 1c is a priority 2 for discriminating which type of an even number or an odd number is given priority as a secondary MB.
Next MB type selecting means, 1d: Secondary MB of the selected type
Priority type selection secondary MB extraction means for searching for a path according to the method described above.
This is another type secondary MB extracting means for searching for B.

【0029】また,メモリ2において,2aは加入者線
及び交換機の加入者回路に対して,それぞれが収容され
る1次スイッチ部,3次スイッチ部の集合マトリクスボ
ードの種別(偶数番または奇数番)の情報が格納された
収容テーブル,2bは判別テーブル,2cは1次スイッ
チ部の各MBと2次スイッチ部の各MB間のリンク及び
2次スイッチ部の各MBと3次スイッチ部の各MB間の
リンクについて状態(空きまたは使用中)を格納したリ
ンクテーブルである。
In the memory 2, a reference numeral 2a designates a type (an even number or an odd number) of an aggregate matrix board of a primary switch unit and a tertiary switch unit in which a subscriber line and a subscriber circuit of an exchange are accommodated, respectively. ) Is stored, 2b is a discrimination table, 2c is a link between each MB in the primary switch and each MB in the secondary switch, and each MB in the secondary switch and each tertiary switch. 6 is a link table storing a state (free or in use) of a link between MBs.

【0030】2次MBの一つを選択する場合,パスを接
続する対象となる加入者線とその加入者が接続される交
換機側の加入者回路の収容位置(MBの番号とその中の
接続位置)が与えられている。最初に加入者収容1次M
B種別識別手段1aにおいて,収容テーブル2aを参照
して加入者線が収容された1次MBの種別(偶数番(老
番)か奇数番(若番)か)を識別し,次に加入者回路収
容3次MB識別手段1bにおいて同じく収容テーブル2
aを参照して1次MBの種別を識別する。続いて,優先
2次MB種別選択手段1cは識別された1次MBと3次
MBの種別に基づいて,判別テーブル2bを参照して,
優先すべき2次MB種別を判別する。判別テーブル2b
には,1次MBと3次MBの種別の組み合わせに対応し
て,優先すべき2次MBの種別または何れの種別でも可
であることを表す情報が設定されている。
When one of the secondary MBs is selected, the subscriber line to be connected to the path and the accommodation position of the subscriber circuit on the exchange side to which the subscriber is connected (the number of the MB and the connection therein) Position) is given. First, subscriber accommodation primary M
The B type identification means 1a refers to the accommodation table 2a to identify the type (even number (old) or odd number (young)) of the primary MB in which the subscriber line is accommodated, and then identifies the subscriber. Similarly, the accommodation table 2 in the circuit accommodation tertiary MB identification means 1b
The type of the primary MB is identified with reference to a. Subsequently, the priority secondary MB type selecting means 1c refers to the discrimination table 2b based on the types of the identified primary MB and tertiary MB, and
The secondary MB type to be prioritized is determined. Discrimination table 2b
, Information indicating that the type of the secondary MB to be prioritized or any type is acceptable in accordance with the combination of the types of the primary MB and the tertiary MB.

【0031】これにより,1次MBと3次MBが共に偶
数番(老番)の場合は,2次MBは奇数番(若番)が優
先され,1次MBと3次MBが共に奇数番(若番)の場
合は2次MBは偶数番(老番)が優先され,その他の場
合は何れでもよいことが分かる。優先2次MB種別選択
手段1cで判別テーブル2bに規定された優先種別(1
次MBと3次MBが同じ種別の時)または何れか任意の
一方の種別を優先種別(1次MBと3次MBが異なる種
別の時)を選択すると,次に優先種別2次MB抽出手段
1dに対し優先種別による2次MBの探索を開始する。
この探索は,優先種別に該当する多数の2次MBの中か
ら,パス接続を行う加入者線が収容された1次MBとの
間のリンク,及び加入者回路が収容された3次MBとの
間のリンクが空いている一つの2次MBをリンクテーブ
ル2cを参照して探索する。これにより一つの2次MB
が探索されると終了する。もし,優先種別の2次MBが
検出されない場合は,他種別2次MB抽出手段1eが起
動され,優先種別と異なる他の種別について2次MBを
リンクテーブル2cを参照して探索する。これにより一
つの2次MBを探索することができる。
Thus, when both the primary MB and the tertiary MB are even numbers (older numbers), the odd number (younger numbers) are given priority to the secondary MB, and both the primary MB and the tertiary MB are odd numbers. In the case of (younger number), the even number (older number) of the secondary MB is prioritized. The priority type (1) defined in the determination table 2b by the priority secondary MB type selection unit 1c.
If the next MB and the tertiary MB are of the same type, or if any one of the types is selected as the priority type (when the primary MB and the tertiary MB are different types), then the priority type secondary MB extracting means A search for a secondary MB by priority type is started for 1d.
In this search, the link between the primary MB accommodating the subscriber line performing the path connection and the tertiary MB accommodating the subscriber circuit are selected from among a number of secondary MBs corresponding to the priority type. One secondary MB having a free link between the two is searched with reference to the link table 2c. This makes one secondary MB
When is searched, the process ends. If the secondary MB of the priority type is not detected, the secondary MB extracting means 1e is activated and searches for a secondary MB other than the priority type by referring to the link table 2c. Thereby, one secondary MB can be searched.

【0032】但し,1次MBと3次MBが共に偶数番
(老番)であって優先種別として奇数番(若番)が選択
された場合,優先種別2次MB抽出手段1dで奇数番が
探索できなかった時は,他種別2次MB抽出手段1eで
偶数番(老番)の2次MBが選択されると,3つの偶数
番が選択されるが,これはパスに余裕がなくなった状態
で加入者にパス接続を提供する必要がある場合等では許
容される。
However, if the primary MB and the tertiary MB are both even-numbered (old) and odd-numbered (young) are selected as the priority type, the odd-numbered priority type secondary MB extracting means 1d determines the odd-numbered number. If the secondary MB extracting means 1e selects an even-numbered (old) secondary MB when the search cannot be performed, three even-numbered secondary MBs are selected. This is acceptable, for example, when it is necessary to provide a path connection to the subscriber in the state.

【0033】このようにして,1次〜3次の各スイッチ
部を経由する接続パスは,必ず一つのMBにおいて抵抗
値の低い奇数番(若番)を通るようになる。
In this way, the connection path passing through the primary to tertiary switch sections always passes through the odd number (lower number) having the lower resistance value in one MB.

【0034】[0034]

【発明の実施の形態】図2は実施例の2次MBのルート
選択の処理フローである。予め,MDFのパス接続の対
象となる加入者線の1次MBの番号を含む収容位置と,
加入者回路の3次MBの番号を含む収容位置により,1
次MBの種別と3次MBの種別が識別されているものと
する。
FIG. 2 is a flowchart of a process for selecting a route of a secondary MB according to the embodiment. An accommodation position including the number of the primary MB of the subscriber line to be connected to the MDF in advance;
Depending on the accommodation position including the number of the tertiary MB of the subscriber circuit, 1
It is assumed that the type of the next MB and the type of the tertiary MB have been identified.

【0035】2次MBを介する空きルート抽出処理が開
始すると,1次MBと3次MBの種別の組み合わせに応
じて,3つの処理の中の一つが実行される。すなわち,
1次MBと3次MBが共に偶数番(老番)の場合は,選
択開始2次MBを奇数番(若番)とする(図2のS
1)。この奇数番は,図1に説明した優先種別に該当す
る。次に1次MBと3次MBの一方が偶数番で他方が奇
数番である場合は,探索の対象となる2次MBは何れの
種別でもよいが,選択開始2次MBを前回の空きルート
抽出処理で選択された2次MBの番号の次の番号にする
(図2のS2)。また,1次MBと3次MBが共に奇数
番(若番)の場合は,選択開始2次MBを偶数番(老
番)にする(図2のS3)。
When the free route extraction process via the secondary MB starts, one of the three processes is executed according to the combination of the types of the primary MB and the tertiary MB. That is,
When both the primary MB and the tertiary MB are even numbers (old numbers), the selection start secondary MB is set to odd numbers (young numbers) (S in FIG. 2).
1). This odd number corresponds to the priority type described in FIG. Next, if one of the primary MB and the tertiary MB is even-numbered and the other is odd-numbered, the secondary MB to be searched may be of any type, but the selection-started secondary MB is replaced by the previous empty route. The number next to the number of the secondary MB selected in the extraction process is set (S2 in FIG. 2). If both the primary MB and the tertiary MB are odd numbers (young numbers), the selection start secondary MB is set to an even number (old numbers) (S3 in FIG. 2).

【0036】上記のS1〜S3の何れかにより選択開始
2次MBが決定されると,次に選択開始2次MBから1
枚飛びに(1つのMBを順次飛ばす)ルートを抽出する
(図2のS4)。この場合,加入者線が収容された1次
MBと選択の対象となる2次MB間のリンクと,選択の
対象となる2次MBと加入者回路が収容された3次MB
間のリンクのそれぞれに空き(空きルート)があるかを
上記図1のリンクテーブル22を参照して判別し(図2
のS5),空きルートがあるとその2次MBを抽出す
る。
When the selection start secondary MB is determined by any one of the above S1 to S3, next, the selection start secondary MB is shifted to 1
A route is skipped one by one (one MB is skipped sequentially) (S4 in FIG. 2). In this case, the link between the primary MB accommodating the subscriber line and the secondary MB to be selected, the secondary MB to be selected and the tertiary MB accommodating the subscriber circuit.
It is determined with reference to the link table 22 shown in FIG.
S5), if there is a free route, the secondary MB is extracted.

【0037】空きルートが無い場合はその2次MBに関
するルート抽出が一巡して終了したか判別し(同S
6),一巡してない場合はS4に戻り対象となる2次M
Bの番号を一つ飛んだ番号に変更する。これにより上記
図2のS4において偶数番(奇数番)で開始した場合,
次の対象となる2次MBは次の偶数番(奇数番)の2次
MBに移行して,その2次MBについて同様の空きルー
トの判別を行う。
If there is no free route, it is determined whether the route extraction for the secondary MB has been completed in one cycle (S
6) If not completed, return to S4 and target secondary M
Change the B number to the next skipped number. As a result, in the case of starting with an even number (odd number) in S4 of FIG.
The next target secondary MB is shifted to the next even-numbered (odd-numbered) secondary MB, and the same empty route is determined for the secondary MB.

【0038】選択開始2次MBの種別(偶数番または奇
数番)に属する全ての2次MBについてルート抽出が一
巡した場合は,開始2次MBの次から1枚飛びにルート
抽出を行う(図2のS7)。すなわち,開始2次MBが
偶数番(奇数番)の場合,このS7において2次MBの
次の奇数番(偶数番)の2次MBを開始2次MBとし
て,ルート抽出を行い,空きルートがあるか判別する
(図2のS8)。ここで空きルートがあると,その2次
MBを抽出し,無い場合はルート抽出が二巡したか判別
する(図2のS9)。二巡してない場合は,S7に戻り
1つ飛んだ番号の2次MBについて同様の空きルートの
抽出を行う。ルート抽出が二巡した場合には,ルートビ
ジーの出力を発生して終了する。
When the route extraction has been completed for all the secondary MBs belonging to the type (even number or odd number) of the selection start secondary MB, the root extraction is performed one after the start secondary MB one by one. 2 S7). That is, when the starting secondary MB is an even number (odd number), in S7, a root extraction is performed with the next odd number (even number) secondary MB following the secondary MB as the starting secondary MB, and an empty route is extracted. It is determined whether there is (S8 in FIG. 2). If there is a free route, the secondary MB is extracted. If there is no free MB, it is determined whether the route extraction has been performed twice (S9 in FIG. 2). If not, the process returns to S7, and a similar empty route is extracted for the secondary MB with the next skipped number. If the route extraction has been performed twice, a route busy output is generated and the process ends.

【0039】MDFの2次MBを選定する場合,従来か
ら各MBを均等に使用するための2次MB割り当てのア
ルゴリズム(2次MB選定アロッタと呼ばれる)が利用
されている。これは,2次MBの差点が高密度で配置さ
れているため,一部の2次MBに偏って接続ピンを多く
配置(差点に挿入)することを避ける等の目的のため現
在の2次MBの使用状態に基づいて,次に使用するのに
適した2次MBの位置(番号)の候補を選定する機能を
備える。
When a secondary MB of the MDF is selected, a secondary MB allocation algorithm (referred to as a secondary MB selection allotter) for uniformly using each MB has been used. This is because the difference points of the secondary MBs are arranged at a high density, and the current secondary point is set to avoid placing a large number of connection pins (inserting into the difference points) in a part of the secondary MBs. It has a function of selecting a candidate for the position (number) of the secondary MB suitable for the next use based on the use state of the MB.

【0040】本発明はこの従来の2次MB選定のアルゴ
リズムにより,2次MBの候補が選定された場合に上記
図2による処理フローを用いて実施することができ,図
3,図4を用いて説明する。
The present invention can be implemented by using the processing flow of FIG. 2 when a candidate for a secondary MB is selected by the conventional algorithm for selecting a secondary MB. Will be explained.

【0041】図3,図4は2次MB選択順序を示す具体
例の説明図(その1),(その2)である。図3,図4
において,10−1,10−2,…,10−nは2次ス
イッチ部を構成する複数の集合MBを表し,この例では
n個の集合MBが設けられている。各集合MB内におい
て,11は偶数番(老番)の2次MB,12は奇数番
(若番)の2次MBであり,最上部の集合MB10−1
の2次MB11,12に番号0,1(#0,#1で表
す)が設定され,それ以降の各集合MB10−1,10
−2,…の各2次MB11,12に対し図3,図4に示
すように,番号2,3,番号4,5,番号6,7,…,
番号2(n−1),2n−1が設定される。
FIGS. 3 and 4 are explanatory diagrams (part 1) and (part 2) of specific examples showing the order of secondary MB selection. Figures 3 and 4
, 10-1, 10-2,..., 10-n represent a plurality of sets MB constituting the secondary switch unit. In this example, n sets MB are provided. In each set MB, 11 is an even-numbered (older) secondary MB, 12 is an odd-numbered (younger) secondary MB, and the uppermost set MB10-1
Nos. 0 and 1 (represented by # 0 and # 1) are assigned to the secondary MBs 11 and 12 of the set MB 10-1 and 10
As shown in FIGS. 3 and 4, for each of the secondary MBs 11 and 12 of −2,..., Numbers 2, 3, 4, 5, 6, 7,.
Numbers 2 (n-1) and 2n-1 are set.

【0042】図3は2次MB選定アロッタで#3(奇数
番,若番)の2次MBが選定され,上記図2の処理フロ
ーで奇数番(若番)が優先種別として選択された場合の
選択処理の順序を示し,〜(は図示されない)の
順次の各処理について以下に概説する。
FIG. 3 shows a case where the secondary MB selection allota selects the secondary MB of # 3 (odd number, young number) and the odd number (young number) is selected as the priority type in the processing flow of FIG. The following shows an outline of the sequential processing of (not shown).

【0043】最初に2次MB選定アロッタによる2次
MB選択位置が#3であり,上記図2のステップS1に
より若番(奇数番)が優先種別として決定されると,両
者は奇数である点で整合するため,選択開始位置を#3
の2次MBとして,#3の2次MBでルートの抽出を開
始する。
First, the secondary MB selection position by the secondary MB selection allotter is # 3, and if the younger (odd) is determined as the priority type in step S1 of FIG. 2, both points are odd. Selection start position # 3
The root extraction is started with the secondary MB of # 3 as the secondary MB of #.

【0044】#3の2次MBについてルートが抽出さ
れないと,次に1つ飛んで#5の2次MBについて同様
の処理が行われる。 以下,ルートが抽出されるまで全ての奇数番の2次M
Bについて抽出が行われ,抽出されると処理を終了す
る。
If the root is not extracted for the secondary MB of # 3, the same processing is performed for the secondary MB of # 5, skipping one next. Hereinafter, all the odd-numbered secondary M until the route is extracted
Extraction is performed for B, and when the extraction is completed, the process ends.

【0045】#3,#5,…#(2n−1),#1の
全ての奇数番(若番)の2次MBで抽出に失敗すると,
上記の最初の選択開始位置(#3)の次の偶数番の2
次MB(#4)から抽出を開始する。
If extraction of all odd-numbered (youngest) secondary MBs of # 3, # 5, # (2n-1) and # 1 fails,
Even number 2 next to the above first selection start position (# 3)
Extraction starts from the next MB (# 4).

【0046】#4の2次MBで抽出に失敗したら,偶
数番の全ての2次MB(#6,#8,…,#0,#2)
について成功するまでルート抽出を行い,抽出できると
そこで抽出処理を終了する。
If the extraction fails with the secondary MB of # 4, all the even-numbered secondary MBs (# 6, # 8,..., # 0, # 2)
Is extracted until the extraction is successful, and if the extraction is successful, the extraction processing ends.

【0047】#2において抽出に失敗すると抽出処理
を終了し,ルートビジーを出力する。図4は2次MB選
定アロッタで#0(偶数番,老番)の2次MBが選定さ
れ,上記図2の処理フローで奇数番(若番)が優先種別
として選択された場合の選択処理の順序を示し,〜
(は図示されない)の順次の各処理について以下に概
説する。
If the extraction fails in # 2, the extraction process is terminated and a route busy is output. FIG. 4 shows a selection process when the secondary MB selection allotter selects the secondary MB of # 0 (even number, old number) and the odd number (young number) is selected as the priority type in the processing flow of FIG. Indicates the order of
(Not shown) will be outlined below.

【0048】最初に2次MB選定アロッタによる2次
MB選択位置が#0であり,上記図2のステップS1
(またはS2)により奇数番(若番)が優先種別として
決定されると,両者は奇数番と偶数番という点で整合し
ないため,優先種別である奇数番にするため,選択開始
位置の番号0に+1を行って,#1を選択開始位置とす
る。この#1の2次MBでルートの抽出を開始する。
First, the secondary MB selection position by the secondary MB selection allota is # 0, and step S1 in FIG.
If the odd number (young number) is determined as the priority type by (or S2), the two do not match in terms of the odd number and the even number. , And # 1 is set as the selection start position. The root extraction is started with the secondary MB of # 1.

【0049】#1の2次MBについてルートが抽出さ
れないと,次に1つ飛んだ#3の2次MBについて同様
の処理が行われる。 以下,ルートが抽出されるまで全ての奇数番の2次M
Bについて抽出が行われ,抽出されると処理を終了す
る。
If the root is not extracted for the secondary MB of # 1, the same processing is performed for the secondary MB of # 3, which is skipped by one next. Hereinafter, all the odd-numbered secondary M until the route is extracted
Extraction is performed for B, and when the extraction is completed, the process ends.

【0050】#1,#3,…#(2n−1)の全ての
奇数番(若番)の2次MBで抽出に失敗すると,上記
の最初の選択開始位置(#1)の次の偶数番の2次MB
(#2)から抽出を開始する。
If extraction of all odd-numbered (lower-numbered) secondary MBs of # 1, # 3,... # (2n-1) fails, the even number next to the first selection start position (# 1) Secondary MB of the number
Extraction is started from (# 2).

【0051】#2の2次MBで抽出に失敗したら,偶
数番の全ての2次MB(#4,#6,…,#0)につい
て成功するまでルート抽出を行い,抽出できるとそこで
抽出処理を終了する。
If the extraction fails with the secondary MB of # 2, the root extraction is performed until all the even-numbered secondary MBs (# 4, # 6,..., # 0) succeed. To end.

【0052】#0において抽出に失敗すると抽出処理
を終了し,ルートビジを出力する。上記図3,図4は優
先種別が奇数番である場合について説明したが,優先種
別が偶数番である場合(上記図2のステップS3の場
合)にも,同様の原理により2次MB選択順序の制御が
行われる。
If the extraction fails in # 0, the extraction process is terminated, and the root business is output. Although FIGS. 3 and 4 described the case where the priority type is an odd number, the case where the priority type is an even number (in the case of step S3 in FIG. 2) is based on the same principle as the secondary MB selection order. Is performed.

【0053】また,上記図2のルート選定の処理フロー
のステップS2において,1次が老番で3次が若番また
は1次が若番で3次が老番の場合は,「選択開始2次M
Bを前回選択の次」としているが,2次MB選定アロッ
タにより2次MBの位置(番号)が選定された時は,そ
の選定された2次MBの位置(番号)が偶数番または奇
数番に関係なくその位置からルート抽出の処理を開始す
ることができる。
In step S2 of the processing flow of the route selection in FIG. 2, if the primary is the old number and the tertiary is the young number or the primary is the young number and the tertiary is the old number, "selection start 2" Next M
B is set next to the previous selection. However, when the secondary MB selection allota selects the secondary MB position (number), the selected secondary MB position (number) is even or odd. , The route extraction process can be started from that position.

【0054】図5は本発明により3偶数番(老番)を回
避した場合のMB累計抵抗値の分布を示す。これは,上
記図12に対応するもので,1次〜3次の各スイッチ部
のマトリクスボードを経由するパスの中に3偶数番のM
Bを経由するパスを含まない場合の2000個のパスに
ついて累計抵抗値の分布を示し,縦軸はパスの個数,横
軸は3つのマトリクスボードの累計抵抗値を表す。上記
図12に示す3偶数番を含む場合の最大の抵抗値の分布
と比較すれば明らかなように,パス接続抵抗を平均して
約2.6Ω低減することができる。そして,図5の場合
は最大値が10.1Ωであり,バックワイヤードボード
(BWB)の抵抗値8Ωを加算しても,18.1Ωであ
って規格(20Ω以下)を満足することができる。
FIG. 5 shows the distribution of the total resistance value of the MB when the third even number (old number) is avoided according to the present invention. This corresponds to FIG. 12 described above. In the path passing through the matrix board of each of the primary to tertiary switch units, the third even number M
The distribution of the cumulative resistance value is shown for 2,000 paths when the path passing through B is not included, the vertical axis represents the number of paths, and the horizontal axis represents the cumulative resistance value of three matrix boards. As is apparent from comparison with the distribution of the maximum resistance value in the case of including the even number shown in FIG. 12, the path connection resistance can be reduced by about 2.6Ω on average. In the case of FIG. 5, the maximum value is 10.1 Ω, and even if the resistance value of the back wired board (BWB) is added to 8 Ω, it is 18.1 Ω, which can satisfy the standard (20 Ω or less).

【0055】上記の説明では,集合マトリクスボードに
2つのMBを備える例について示したが,より多くのM
Bを含む集合マトリクスボードを使用したMDFについ
ても同様の原理によりパス抵抗を低減することができ
る。
In the above description, an example in which two MBs are provided on the collective matrix board has been described.
With respect to the MDF using the collective matrix board including B, the path resistance can be reduced according to the same principle.

【0056】図6に多くのMBを搭載した集合マトリク
スボードの例を示す。この例では,1つの集合マトリク
スボード内に#0〜#15の合計16個のMBが設けら
れている。この場合,コネクタから遠い位置にある#
0,#4,#8及び#12のボードを老番とし,他のM
B(#1〜#3,#5〜#7,#9〜#11,#13〜
#15)を全て若番とする。このような集合マトリクス
ボードをMDFの1次〜3次の各スイッチ部として構成
する場合,本発明の原理により3つのスイッチ部で全て
老番となる接続を回避することにより,パスの抵抗値を
低減することができる。
FIG. 6 shows an example of an aggregate matrix board on which many MBs are mounted. In this example, a total of 16 MBs # 0 to # 15 are provided in one aggregate matrix board. In this case, # located far from the connector
Boards 0, # 4, # 8 and # 12 are the oldest and the other M
B (# 1 to # 3, # 5 to # 7, # 9 to # 11, # 13 to
# 15) are all the younger players. When such an aggregate matrix board is configured as each of the primary to tertiary switch units of the MDF, the resistance of the path can be reduced by avoiding the connection which becomes old in all three switch units according to the principle of the present invention. Can be reduced.

【0057】[0057]

【発明の効果】本発明によれば複数のマトリクスボード
を搭載した集合マトリクスボードを用いて3段のスイッ
チ部を介するパスにより加入者線を交換機の回路に接続
するMDFにおいて,3段のスイッチ部を介する各接続
パスの抵抗値を一定の値以下に低減することが可能とな
る。これにより,全ての加入者線の信号の品質をMDF
において一定レベル以上に維持することができる。
According to the present invention, a three-stage switch unit is used in an MDF in which a subscriber line is connected to a circuit of an exchange by a path through a three-stage switch unit using a collective matrix board on which a plurality of matrix boards are mounted. , It is possible to reduce the resistance value of each connection path through a constant value to a certain value or less. As a result, the signal quality of all the subscriber lines can be changed to MDF.
At a certain level or more.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の原理構成図である。FIG. 1 is a principle configuration diagram of the present invention.

【図2】実施例の2次MBのルート選択の処理フローを
示す図である。
FIG. 2 is a diagram illustrating a processing flow of route selection of a secondary MB according to the embodiment;

【図3】2次MB選択順序を示す具体例の説明図(その
1)である。
FIG. 3 is an explanatory diagram (part 1) of a specific example showing a secondary MB selection order;

【図4】2次MB選択順序を示す具体例の説明図(その
2)である。
FIG. 4 is an explanatory diagram (part 2) of a specific example showing a secondary MB selection order.

【図5】本発明により3偶数番(老番)を回避した場合
のMB累計抵抗値の分布を示す図である。
FIG. 5 is a diagram showing a distribution of the cumulative resistance value of the MB when a 3 even number (old number) is avoided according to the present invention.

【図6】多くのMBを搭載した集合マトリクスボードの
例を示す図である。
FIG. 6 is a diagram illustrating an example of an aggregate matrix board on which many MBs are mounted.

【図7】MDFシステムの機能の説明図である。FIG. 7 is an explanatory diagram of functions of the MDF system.

【図8】従来のMDFの構成例を示す図である。FIG. 8 is a diagram illustrating a configuration example of a conventional MDF.

【図9】各スイッチ部の関係の説明図である。FIG. 9 is an explanatory diagram of a relationship between switch units.

【図10】2つのMBを搭載した集合マトリクスボード
の構成を示す図である。
FIG. 10 is a diagram showing a configuration of an aggregate matrix board on which two MBs are mounted.

【図11】2個のMBを搭載した集合MBをバックワイ
ヤードボードに接続した場合のMDFの接続経路の説明
図である。
FIG. 11 is an explanatory diagram of a connection path of an MDF when a set MB having two MBs is connected to a back-wired board.

【図12】1次〜3次の各スイッチ部で全て偶数番(老
番)のMBを経由するパス接続を含む場合の累計抵抗値
の分布を示す図である。
FIG. 12 is a diagram illustrating a distribution of cumulative resistance values in a case where each of the first to third-order switch units includes a path connection via an even-numbered (older) MB.

【符号の説明】[Explanation of symbols]

1 処理部 1a 加入者収容1次MB種別識別手段 1b 加入者回路収容3次MB識別手段 1c 優先2次MB種別選択手段 1d 優先種別2次MB抽出手段 1e 他種別2次MB抽出手段 2 メモリ 2a 収容テーブル 2b 判別テーブル 2c リンクテーブル DESCRIPTION OF SYMBOLS 1 Processing part 1a Subscriber accommodation primary MB type identification means 1b Subscriber circuit accommodation tertiary MB identification means 1c Priority secondary MB type selection means 1d Priority type secondary MB extraction means 1e Other type secondary MB extraction means 2 Memory 2a Housing table 2b Discrimination table 2c Link table

───────────────────────────────────────────────────── フロントページの続き (72)発明者 金子 直人 神奈川県横浜市港北区新横浜3丁目9番18 号 富士通コミュニケーション・システム ズ株式会社内 (72)発明者 細貝 正男 神奈川県川崎市中原区上小田中4丁目1番 1号 富士通株式会社内 (72)発明者 高田 理映 神奈川県川崎市中原区上小田中4丁目1番 1号 富士通株式会社内 ──────────────────────────────────────────────────続 き Continuing on the front page (72) Inventor Naoto Kaneko 3-9-118 Shin-Yokohama, Kohoku-ku, Yokohama-shi, Kanagawa Prefecture Inside Fujitsu Communication Systems Limited (72) Inventor Masao Hosugai Kami-Odanaka, Nakahara-ku, Kawasaki City, Kanagawa Prefecture 4-1-1 1-1 Fujitsu Limited (72) Inventor Rie Takada 4-1-1 1-1 Kamiodanaka Nakahara-ku, Kawasaki City, Kanagawa Prefecture Fujitsu Limited

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 加入者線を交換機の加入者回路と接続す
るため3段のスイッチ部を経由して接続パスを形成する
MDFシステムにおいて,前記各スイッチ部は複数のマ
トリクスボードを搭載した複数個の集合マトリクスボー
ドで構成され,各マトリクスボードは縦・横の複数の線
と各差点に接続ピンを挿入して接続路を形成する差点穴
を備え,各集合マトリクスボードは前記複数の各マトリ
クスボードの各線と配線により接続されたコネクタを端
部に備え,前記コネクタをバックワイヤードボードと接
続することにより他のスイッチ部及び回線と接続する構
成を備え,集合マトリクスボードの中の前記コネクタに
近い位置に配置されたマトリクスボードを奇数番,遠い
位置に配置されたマトリクスボードを偶数番として設定
し,前記1次スイッチ部,2次スイッチ部及び3次スイ
ッチ部を経由する接続パスの選択において,前記1次ス
イッチ部乃至3次スイッチの中の各集合マトリクスボー
ドの少なくとも一つは低抵抗の奇数番のマトリクスボー
ドを経由するパスを選択することを特徴とするMDFシ
ステムのパス接続抵抗低減方法。
1. An MDF system for forming a connection path via a three-stage switch unit for connecting a subscriber line to a subscriber circuit of an exchange, wherein each switch unit includes a plurality of matrix boards mounted thereon. Each matrix board is provided with a plurality of vertical and horizontal lines and a difference hole for inserting a connection pin into each difference point to form a connection path. A connector connected to each line by a wire at an end thereof, and a structure in which the connector is connected to another switch unit and a line by connecting the connector to a back-wired board. The matrix board placed in the primary switch is set as an odd number, and the matrix board placed in a far position is set as an even number, In selecting a connection path via the switch unit, the secondary switch unit, and the tertiary switch unit, at least one of the aggregate matrix boards in the primary switch unit to the tertiary switch is an odd-numbered low-resistance matrix board. A path connection resistance reduction method for an MDF system, comprising selecting a path passing through a path.
【請求項2】 請求項1において,1次スイッチ部の集
合マトリクスボードの接続対象となる加入者線が収容さ
れたマトリクスボードの奇数番か偶数番かの種別と,3
次スイッチ部の集合マトリクスボードの前記加入者線と
接続したい加入者回路が収容されたマトリクスボードの
奇数番か偶数番かの種別を識別し,前記1次スイッチ部
と3次スイッチ部のマトリクスボードとの間を接続する
2次スイッチ部の集合マトリクスボードのマトリクスボ
ードの種別として,3つのスイッチ部の少なくとも一つ
が奇数番になる種別を優先して選択することを特徴とす
るMDFシステムのパス接続抵抗低減方法。
2. The matrix board according to claim 1, wherein an odd or even number of a matrix board accommodating a subscriber line to be connected to the collective matrix board of the primary switch unit, and
A matrix board of the primary switch section and the tertiary switch section is identified by identifying an odd-numbered or an even-numbered type of matrix board accommodating a subscriber circuit to be connected to the subscriber line of the collective matrix board of the next switch section. Characterized in that at least one of the three switch units has an odd number as a matrix board type of a set of matrix boards of secondary switch units that connect between the two. Resistance reduction method.
【請求項3】 請求項2において,前記2次スイッチ部
の集合マトリクスボード内の奇数番または偶数番の一方
を優先して選択すると,該当する種別の各マトリクスボ
ードについて前記1次スイッチ部間及び3次スイッチ部
間のパスが空いているかチェックして,空きがあればそ
のマトリクスボードを抽出し,該当する種別の各マトリ
クスボードの何れからに抽出されないと,別の種別の各
マトリクスボードについて抽出を行うことを特徴とする
MDFシステムのパス接続抵抗低減方法。
3. The method according to claim 2, wherein one of an odd number and an even number in the set matrix board of the secondary switch section is preferentially selected. Check whether the path between the tertiary switch units is free, and if there is a free space, extract the matrix board. If it is not extracted from any of the matrix boards of the corresponding type, extract the matrix board of another type. A method for reducing the path connection resistance of an MDF system, comprising:
JP02115497A 1997-02-04 1997-02-04 Method for reducing path connection resistance in MDF system Expired - Fee Related JP3479427B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP02115497A JP3479427B2 (en) 1997-02-04 1997-02-04 Method for reducing path connection resistance in MDF system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP02115497A JP3479427B2 (en) 1997-02-04 1997-02-04 Method for reducing path connection resistance in MDF system

Publications (2)

Publication Number Publication Date
JPH10224826A true JPH10224826A (en) 1998-08-21
JP3479427B2 JP3479427B2 (en) 2003-12-15

Family

ID=12046997

Family Applications (1)

Application Number Title Priority Date Filing Date
JP02115497A Expired - Fee Related JP3479427B2 (en) 1997-02-04 1997-02-04 Method for reducing path connection resistance in MDF system

Country Status (1)

Country Link
JP (1) JP3479427B2 (en)

Also Published As

Publication number Publication date
JP3479427B2 (en) 2003-12-15

Similar Documents

Publication Publication Date Title
US4096359A (en) Key telephone system interconnection apparatus
US5432505A (en) Cable management system with automatic mapping
US5523747A (en) Asset management in a cable management system
JPH0638256A (en) Method for selection of connecting route of cross connection network
US20010043563A1 (en) Fault management in a multichannel transmission system
US3978291A (en) Automated main distributing frame system
KR19980702607A (en) Method of Determining Additional Paths between Nodes in a Communication Network and Nodes Used in the Network
CN108804260A (en) A kind of method and apparatus that SRIO systems are switched
JP2987659B2 (en) Communication terminal, interconnection system and line card
JP3479427B2 (en) Method for reducing path connection resistance in MDF system
US4349702A (en) Nodal switching network with binary order links
CN101040538B (en) Method for upgrading access equipment in a telecommunications exchange and an upgraded telecommunications exchange
CN1100880A (en) Cable management system
US7099979B2 (en) Single shelf network system capable of providing expansion to a multiple shelf mode
US3106614A (en) Calling station detector
EP1765022B1 (en) Improvements in or relating to switching in telecommunications systems
US2725427A (en) Trunking arrangement for telecommunication system
JPH06153249A (en) Method and system for directly connecting of digital cross-connection network and for switching it again
US3858093A (en) An arrangement for combining high and low level signals within a single frame with a noise separating fuse panel
US3549815A (en) Matrix control selection system
JP2510000B2 (en) Matrix board
US3441677A (en) Automatic switching matrix
CN1118945A (en) Cable management system with remote line testing through switch
US1543893A (en) Telephone system
CN1115926A (en) Cable management system with service and user line testing

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20030924

LAPS Cancellation because of no payment of annual fees