JPH10224385A - Data processing system - Google Patents

Data processing system

Info

Publication number
JPH10224385A
JPH10224385A JP9024094A JP2409497A JPH10224385A JP H10224385 A JPH10224385 A JP H10224385A JP 9024094 A JP9024094 A JP 9024094A JP 2409497 A JP2409497 A JP 2409497A JP H10224385 A JPH10224385 A JP H10224385A
Authority
JP
Japan
Prior art keywords
data
transmission lines
receiving
processing system
main
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP9024094A
Other languages
Japanese (ja)
Inventor
Hiroshi Muto
宏 武藤
Tetsuo Hoshino
哲雄 星野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Engineering Ltd
Original Assignee
NEC Engineering Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Engineering Ltd filed Critical NEC Engineering Ltd
Priority to JP9024094A priority Critical patent/JPH10224385A/en
Publication of JPH10224385A publication Critical patent/JPH10224385A/en
Withdrawn legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To omit a data switching hardware for the scale simplification and to improve the reliability and processing speed of a data processing system by receiving the data on both transmission lines and applying the data on the normal transmission line if the data on the other line have an error. SOLUTION: This system consists of the devices 1 and 2 which are corresponding to the data transmission lines included in a LAN transmission line 3 and simultaneously send the same data to both corresponding transmission lines, and the external equipments 4-1 to 4-3 which contain the receiving circuits to receive the data which are simultaneously sent from both devices 1 and 2. If abnormality of the main data is detected based on the monitoring result of parity check, etc., acquired by a monitoring circuit, the equipments 4-1 to 4-3 receiving the data from the devices 1 and 2 process the data (redundant data) as the new main data out of those data which are received by both receiving circuits.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明はデータ処理システム
に関し、特に主系及び冗長系のデータ伝達線のうちのい
ずれか一方の伝達線のデータを処理するデータ処理シス
テムに関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a data processing system, and more particularly to a data processing system for processing data on one of main and redundant data transmission lines.

【0002】[0002]

【従来の技術】従来、この種のデータ処理システムは、
データの信頼度の高い方を取得するため、主系及び冗長
系のデータ状況を監視し、その主系及び冗長系の伝送路
を切替えていた。その場合、伝送路を切替えるためのス
イッチング装置を含んで構成されていた。
2. Description of the Related Art Conventionally, this type of data processing system has
In order to acquire the data with higher reliability, the data status of the main system and the redundant system is monitored, and the transmission paths of the main system and the redundant system are switched. In that case, it has been configured to include a switching device for switching the transmission path.

【0003】図4は、従来のデータ処理システムの構成
を示すブロック図である。図において、従来のデータ処
理システムは、二重化された主系及び冗長系の装置1及
び2と、これら装置1及び2から出力されるデータ及
びを入力としいずれか一方を出力するスイッチング装
置5と、このスイッチング装置5から出力されるデータ
を入力とし入力されたデータについての処理を行う外
部機器4とを含んで構成されている。なお同図に示され
ているように、装置1及び2並びに外部機器4は、夫々
本体及びディスプレイモニタから構成されているものと
する。
FIG. 4 is a block diagram showing a configuration of a conventional data processing system. In the figure, a conventional data processing system includes redundant main and redundant devices 1 and 2, a switching device 5 that receives data output from these devices 1 and 2 as input, and outputs one of them. An external device 4 that receives data output from the switching device 5 as input and performs processing on the input data is configured. As shown in the figure, it is assumed that the devices 1 and 2 and the external device 4 are each composed of a main body and a display monitor.

【0004】かかる構成において、装置1及び2から出
力されるデータ及びのいずれか一方を主系データ、
他方を冗長系データとし、通常時は主系データを外部機
器4に出力する。そして、主系データに誤りが生じた場
合には、スイッチング装置5においてデータの切替えを
行い、主系データから冗長系データに切替えてデータ送
信を続けていた。
In such a configuration, one of the data output from the devices 1 and 2 is used as main data,
The other is used as redundant data, and the main data is output to the external device 4 in normal times. When an error occurs in the main data, the switching device 5 switches the data, switches the main data to the redundant data, and continues data transmission.

【0005】[0005]

【発明が解決しようとする課題】上述した従来のデータ
処理システムにおいては、ハードウェア(スイッチング
装置)によって主系データから冗長系データへの切替え
を行っていたので、故障する可能性があり、システムと
しての信頼性が低下するという欠点がある。
In the above-mentioned conventional data processing system, the switching from the main system data to the redundant system data is performed by hardware (switching device). There is a disadvantage that the reliability of the device decreases.

【0006】なお、特開平4―92526号公報では、
ハードウェアによって切替えを行っており、上述した図
4のシステムの場合と同様の欠点がある。また、特開昭
64―74844号公報では、二重化を意識することな
く通信を行っているにすぎず、上述した従来技術の欠点
を解決することはできない。
In Japanese Patent Application Laid-Open No. Hei 4-92526,
Switching is performed by hardware, and has the same disadvantages as in the case of the system of FIG. 4 described above. Further, in Japanese Patent Application Laid-Open No. 64-74444, communication is merely performed without being aware of duplexing, and the above-mentioned disadvantages of the prior art cannot be solved.

【0007】本発明は上述した従来技術の欠点を解決す
るためになされたものであり、その目的はデータを切替
えるためのハードウェアをなくし信頼性を向上させるこ
とのできるデータ処理システムを提供することである。
SUMMARY OF THE INVENTION The present invention has been made to solve the above-mentioned drawbacks of the prior art, and has as its object to provide a data processing system capable of improving reliability by eliminating hardware for switching data. It is.

【0008】[0008]

【課題を解決するための手段】本発明によるデータ処理
システムは、第1及び第2のデータ伝達線夫々に対応し
て設けられ対応する伝達線に互いに同一のデータを同時
に送信する第1及び第2のデータ送信装置と、前記第1
及び第2のデータ伝達線夫々に対応して設けられ対応す
る伝達線のデータを夫々受信する第1及び第2の受信手
段と、前記第1及び第2の受信手段による受信データの
うちいずれか一方に誤りが生じたとき他方の受信データ
を用いて処理を行う処理手段とを有するデータ受信装置
と、を含むことを特徴とする。
SUMMARY OF THE INVENTION A data processing system according to the present invention includes first and second data transmission lines which are provided in correspondence with first and second data transmission lines and transmit the same data simultaneously to the corresponding transmission lines. A second data transmission device and the first
And first and second receiving means provided corresponding to the respective data transmission lines and receiving data of the corresponding transmission lines, respectively, and any one of data received by the first and second receiving means. A data receiving apparatus having processing means for performing processing using the other received data when an error occurs in one of the data receiving apparatuses.

【0009】要するに本データ処理システムは、複数の
伝達線のデータを夫々受信し、受信したデータに誤りが
発生した場合には誤りが発生していない方のデータを採
用しているのである。これにより、データを切替えるた
めのハードウェアを設ける必要がなく、システムの規模
が簡素化され、信頼性及び処理速度の向上が可能であ
る。
In short, the data processing system receives data of a plurality of transmission lines respectively, and when an error occurs in the received data, employs the data having no error. This eliminates the need to provide hardware for switching data, simplifies the scale of the system, and improves reliability and processing speed.

【0010】[0010]

【発明の実施の形態】次に、本発明の実施の形態につい
て図面を参照して説明する。
Next, embodiments of the present invention will be described with reference to the drawings.

【0011】図1は本発明によるデータ処理システムの
実施の一形態を示すブロック図である。同図において、
図4と同等部分は同一符号により示されており、その部
分の詳細な説明は省略する。
FIG. 1 is a block diagram showing an embodiment of a data processing system according to the present invention. In the figure,
4 are denoted by the same reference numerals, and detailed description of those portions will be omitted.

【0012】図において本発明の実施の一形態によるデ
ータ処理システムは、LAN(Local Area
Network)伝送路3に含まれているデータ伝達線
夫々に対応して設けられ対応する伝達線に互いに同一の
データを同時に送信する装置1及び2と、これら装置1
及び2が同時に送信するデータを夫々受信する受信回路
を夫々有する外部機器4―1,4―2,4―3とを含ん
で構成されている。
Referring to FIG. 1, a data processing system according to an embodiment of the present invention includes a LAN (Local Area).
Network 1) and 2 that are provided corresponding to the data transmission lines included in the transmission path 3 and simultaneously transmit the same data to the corresponding transmission lines, respectively.
And 2 have external devices 4-1, 4-2, and 4-3 each having a receiving circuit for receiving data transmitted at the same time.

【0013】かかる構成において、装置1及び2から同
一のデータが同時に送信される結果、LAN伝送路3は
同一のデータをパラレルで伝送することになる。このL
AN伝送路3によって伝送されるデータは外部機器4―
i(i=1〜3;以下同じ)において夫々受信される。
In such a configuration, as a result of transmitting the same data from the devices 1 and 2 simultaneously, the LAN transmission line 3 transmits the same data in parallel. This L
Data transmitted by the AN transmission line 3 is transmitted to an external device 4-
i (i = 1 to 3; the same applies hereinafter).

【0014】パラレルで伝送される装置1及び2からの
データ及びを同時に受信するため、各データに対応
する受信回路が外部機器4―i内に設けられている。各
外部機器4―iでは装置1及び2からのデータを同時に
受信するが、通常時はいずれか一方のデータを主系デー
タとして採用し処理の対象とする。他方のデータは冗長
系(予備系)となる。
In order to simultaneously receive data from the devices 1 and 2 transmitted in parallel, a receiving circuit corresponding to each data is provided in the external device 4-i. Each of the external devices 4-i receives data from the devices 1 and 2 at the same time. Normally, one of the data is adopted as the main data and processed. The other data is a redundant system (standby system).

【0015】各外部機器4―i内では主系データに誤り
がないかどうかを常に監視する。そして、主系データに
誤りが発生した場合には、主系データの代わりに冗長系
データを新たな主系データとして採用し処理の対象とす
る。データに誤りがないかどうかの監視は、周知のパリ
ティチェックや冗長符号チェック(CRC;Cycli
c Redundancy Check)によって行
う。
In each external device 4-i, it is always monitored whether or not there is an error in the main data. When an error occurs in the main data, redundant data is adopted as new main data instead of the main data, and is used as a processing target. Monitoring whether there is an error in the data is performed by using a well-known parity check or redundant code check (CRC; Cycle).
c Redundancy Check).

【0016】このように本システムでは、主系データ及
び冗長系データを両方受信しておき、主系データに異常
が生じた場合には冗長系データを新たな主系データとし
ており、スイッチング装置等のハードウェアは用いてい
ない。すなわち、ハードウェアを用いず、ソフトウェア
によってデータの切替えを行っているので、システムの
信頼性が向上するのである。
As described above, in this system, both the main system data and the redundant system data are received, and if an abnormality occurs in the main system data, the redundant system data is used as new main system data. No hardware is used. That is, since the data is switched by software without using hardware, the reliability of the system is improved.

【0017】ここで、各外部機器4―iの内部構成につ
いて図2を参照して説明する。同図は各外部機器4―i
の内部構成例を示すブロック図であり、図1と同等部分
は同一符号により示されている。
Here, the internal configuration of each external device 4-i will be described with reference to FIG. The figure shows each external device 4-i
2 is a block diagram showing an example of the internal configuration of FIG.

【0018】同図において外部機器4―iは、LAN伝
送路3に含まれているデータ伝達線3―1,3―2に夫
々対応して設けられ対応するデータ伝達線によって伝達
されるデータを受信する受信回路41及び42と、これ
ら受信回路41及び42によって受信されるデータを入
力としいずれか一方を処理するCPU(Central
Processing Unit)40と、受信回路
41,42に夫々対応して設けられ対応する受信回路に
よって受信されるデータの誤りを監視する監視回路43
及び44とを含んで構成されている。
In FIG. 1, an external device 4-i is provided corresponding to the data transmission lines 3-1 and 3-2 included in the LAN transmission line 3, and transmits data transmitted by the corresponding data transmission lines. Receiving circuits 41 and 42 for receiving data, and a CPU (Central) for receiving data received by these receiving circuits 41 and 42 and processing one of them.
(Processing Unit) 40 and a monitoring circuit 43 provided in correspondence with the receiving circuits 41 and 42 and monitoring an error of data received by the corresponding receiving circuit.
And 44 are included.

【0019】CPU40は、受信回路41及び42によ
って受信されるデータのいずれか一方を主系データとし
て採用し、図示せぬハードディスクに書込む等の処理を
行う。
The CPU 40 employs one of the data received by the receiving circuits 41 and 42 as main data and performs processing such as writing to a hard disk (not shown).

【0020】監視回路43及び44は、受信回路41及
び42によって受信されるデータを常にチェックする。
そして、データに誤りがある場合には、CPU40に割
込みをかける。この割込みに応答してCPU40は、冗
長系データを新たな主系データとして採用する。このよ
うにハードウェアを用いず、ソフトウェアによってデー
タの切替えを行っているので、システムの信頼性が向上
するのである。
The monitoring circuits 43 and 44 constantly check the data received by the receiving circuits 41 and 42.
Then, if there is an error in the data, the CPU 40 is interrupted. In response to this interrupt, the CPU 40 employs the redundant data as new main data. As described above, since data is switched by software without using hardware, the reliability of the system is improved.

【0021】なお、一般に、LAN伝送路の形態には、
上述したバス型の他、スター型やリング型がある。上述
したバス型の場合には各装置や機器の追加や変更・改修
が容易である。機器の追加等を考えなければ、スター型
やリング型のLAN伝送路を用いても良い。
In general, the form of the LAN transmission path is as follows.
In addition to the bus type described above, there are a star type and a ring type. In the case of the bus type described above, it is easy to add, change, or modify each device or device. A star-type or ring-type LAN transmission line may be used unless additional devices are considered.

【0022】次に、本データ処理システムにおける各外
部機器の動作について図3を参照して説明する。同図は
各外部機器の動作を示すフローチャートである。
Next, the operation of each external device in the data processing system will be described with reference to FIG. FIG. 5 is a flowchart showing the operation of each external device.

【0023】同図に示されているように、各外部機器
は、装置1及び2から送信されるデータを2つの受信回
路で夫々受信し、そのうちの一方を主系データとし、そ
の主系データを処理の対象とする(ステップ31)。受
信回路によって受信されるデータは監視回路で監視さ
れ、異常が発生しない限り、主系データを処理の対象と
する(ステップ32→31…)。
As shown in FIG. 1, each external device receives data transmitted from the devices 1 and 2 by two receiving circuits, respectively, and uses one of them as main data and the main data. Is the target of processing (step 31). The data received by the receiving circuit is monitored by the monitoring circuit, and the main data is processed as long as no abnormality occurs (steps 32 → 31...).

【0024】監視回路による監視の結果、主系データに
異常が発生した場合には、2つの受信回路で夫々受信さ
れるデータのうちの他方(冗長系データ)を新たな主系
データとし、その主系データを処理の対象とする(ステ
ップ33)。受信回路によって受信されるデータは監視
回路で監視され、異常が発生しない限り、主系データを
処理の対象とする(ステップ34→33…)。
As a result of the monitoring by the monitoring circuit, if an abnormality occurs in the main data, the other of the data received by the two receiving circuits (redundant data) is used as new main data. The main data is processed (step 33). The data received by the receiving circuit is monitored by the monitoring circuit, and the main data is processed as long as no abnormality occurs (steps 34 → 33...).

【0025】監視回路による監視の結果、主系データに
異常が発生した場合には、もう一方のデータが正常であ
る限りそれを新たな主系データとして処理の対象とする
(ステップ34→31…)。
As a result of monitoring by the monitoring circuit, if an abnormality occurs in the main data, the other data is processed as new main data as long as the other data is normal (steps 34 → 31...). ).

【0026】以上のように本システムでは、ソフトウェ
アでデータを監視し、主系のデータに異常が発生した場
合にはソフトウェアによって冗長系に切替えることによ
り、ハードウェアによらないので故障の可能性が少なく
なり、システムの信頼性が向上するのである。
As described above, in the present system, the data is monitored by software, and if an error occurs in the main system data, the data is switched to the redundant system by software. Less, and the reliability of the system is improved.

【0027】請求項の記載に関連して本発明は更に次の
態様をとりうる。
The present invention can take the following aspects in connection with the description of the claims.

【0028】(1)前記誤り検出手段は、パリティチェ
ックによって前記受信データ誤りを検出することを特徴
とする請求項1〜3のいずれかに記載のデータ処理シス
テム。
(1) The data processing system according to any one of claims 1 to 3, wherein the error detecting means detects the received data error by parity check.

【0029】(2)前記誤り検出手段は、冗長符号チェ
ックによって前記受信データ誤りを検出することを特徴
とする請求項1〜3のいずれかに記載のデータ処理シス
テム。
(2) The data processing system according to any one of claims 1 to 3, wherein the error detecting means detects the received data error by checking a redundant code.

【0030】[0030]

【発明の効果】以上説明したように本発明は、複数の伝
達線のデータを夫々受信し、受信したデータに誤りが発
生した場合には誤りが発生していない方のデータを採用
することにより、データを切替えるためのハードウェア
が不要でシステムの規模が簡素化され、信頼性及び処理
速度の向上が図れるという効果がある。
As described above, according to the present invention, data of a plurality of transmission lines is received, and when an error occurs in the received data, the data having no error is adopted. This eliminates the need for hardware for switching data, simplifies the scale of the system, and improves the reliability and processing speed.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の実施の形態によるデータ処理システム
の構成を示すブロック図である。
FIG. 1 is a block diagram showing a configuration of a data processing system according to an embodiment of the present invention.

【図2】図1のデータ処理システムにおける各外部機器
の構成を示すブロック図である。
FIG. 2 is a block diagram showing a configuration of each external device in the data processing system of FIG.

【図3】図1のデータ処理システムにおける各外部機器
の動作を示すフローチャートである。
FIG. 3 is a flowchart illustrating an operation of each external device in the data processing system of FIG. 1;

【図4】従来のデータ処理システムの構成を示すブロッ
ク図である。
FIG. 4 is a block diagram showing a configuration of a conventional data processing system.

【符号の説明】[Explanation of symbols]

1,2 装置 3 LAN伝送路 4 外部機器 1, 2 device 3 LAN transmission line 4 external device

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 第1及び第2のデータ伝達線夫々に対応
して設けられ対応する伝達線に互いに同一のデータを同
時に送信する第1及び第2のデータ送信装置と、 前記第1及び第2のデータ伝達線夫々に対応して設けら
れ対応する伝達線のデータを夫々受信する第1及び第2
の受信手段と、前記第1及び第2の受信手段による受信
データのうちいずれか一方に誤りが生じたとき他方の受
信データを用いて処理を行う処理手段とを有するデータ
受信装置と、 を含むことを特徴とするデータ処理システム。
A first and second data transmission device provided corresponding to each of the first and second data transmission lines and transmitting the same data to the corresponding transmission lines simultaneously; and the first and second data transmission devices. 1 and 2 for receiving data of the corresponding transmission lines respectively provided for the two data transmission lines.
And a data receiving device having a processing unit for performing a process using one of the data received by the first and second receiving units when an error occurs in the other of the received data. A data processing system, characterized in that:
【請求項2】 前記処理手段は、前記第1及び第2の受
信手段による受信データの誤りを夫々検出する誤り検出
手段と、この誤り検出に応答して前記他方の受信データ
を用いて処理を行う手段とを含むことを特徴とする請求
項1記載のデータ処理システム。
2. The processing means according to claim 1, wherein said processing means includes an error detecting means for detecting errors in the data received by said first and second receiving means, respectively. 2. The data processing system according to claim 1, further comprising means for performing.
【請求項3】 第1及び第2のデータ伝達線は、バス線
に含まれていることを特徴とする請求項1又は2記載の
データ処理システム。
3. The data processing system according to claim 1, wherein the first and second data transmission lines are included in a bus line.
JP9024094A 1997-02-06 1997-02-06 Data processing system Withdrawn JPH10224385A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9024094A JPH10224385A (en) 1997-02-06 1997-02-06 Data processing system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9024094A JPH10224385A (en) 1997-02-06 1997-02-06 Data processing system

Publications (1)

Publication Number Publication Date
JPH10224385A true JPH10224385A (en) 1998-08-21

Family

ID=12128800

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9024094A Withdrawn JPH10224385A (en) 1997-02-06 1997-02-06 Data processing system

Country Status (1)

Country Link
JP (1) JPH10224385A (en)

Similar Documents

Publication Publication Date Title
US5421002A (en) Method for switching between redundant buses in a distributed processing system
JPH01284035A (en) Data transmission equipment
JPH0572783B2 (en)
JPH10224385A (en) Data processing system
JP2827713B2 (en) Redundant device
US7440398B2 (en) Fault tolerant communication apparatus
JP2004013723A (en) Device and method for fault recovery of information processing system adopted cluster configuration using shared memory
JP2633351B2 (en) Control device failure detection mechanism
JPS62176345A (en) Duplicated system loop transmission control equipment
JPH04305748A (en) Highly reliable bus
JPH10262098A (en) Line protection system
JPS62109441A (en) Data transmission system
JPS62264796A (en) Information supervising system
JPH06152571A (en) System for monitoring speech path system switching
JPH06152570A (en) System for system switching processing in duplex data processor
JPH06326716A (en) Communication bus supervisory equipment
JP2600021B2 (en) Time slot indication check processing method
JPH02264337A (en) Data transfer control system
KR0161163B1 (en) The duplex architecture for global bus about duplex gate-way mode in the full electronic switching system
JPH05289896A (en) Fault tolerant computer
JPH02171845A (en) Bus system
JPS62293453A (en) Multiple bus system data processor
JPH0756762A (en) Data transmitting equipment
JP2002353881A (en) Packet base station and processing method at switching to duplexing
JPH03257635A (en) Data transmission processing method

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20040406