JPH10214056A - Alternating current driving plasma display device and driving method - Google Patents

Alternating current driving plasma display device and driving method

Info

Publication number
JPH10214056A
JPH10214056A JP9018396A JP1839697A JPH10214056A JP H10214056 A JPH10214056 A JP H10214056A JP 9018396 A JP9018396 A JP 9018396A JP 1839697 A JP1839697 A JP 1839697A JP H10214056 A JPH10214056 A JP H10214056A
Authority
JP
Japan
Prior art keywords
electrode
electrodes
plasma display
sustain
pulse
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9018396A
Other languages
Japanese (ja)
Inventor
Takayoshi Nagai
孝佳 永井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP9018396A priority Critical patent/JPH10214056A/en
Publication of JPH10214056A publication Critical patent/JPH10214056A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To reduce the reduction in the luminance caused by the variation of a display rate and the luminance irregularity between lines by connecting X and Y electrodes from the both surfaces of a panel and adding the maintaining and driving circuits of the X and Y electrodes from the both sides. SOLUTION: When a positive pulse is applied to the Y electrode, switching elements 9a and 19a are simultaneously turned ON in two maintaining pulse generators 5a and 5b. Then, a maintaining voltage Vsl goes through diode arrays 3a and 3b and simultaneously applied to all maintaining electrodes Y1 to Yn from the left and the right. In order for the maintaining pulses to fall, the elements 9a and 19a are similarly turned OFF and then, 9b and 19b are turned ON. Similarly, in order to apply maintaining pulses to maintaining electrodes X1 to Xn, switching elements 10a and 20a and 10b and 20b in two maintaining pulse generators 6a and 6b are simultaneously turned ON/OFF and the pulses are applied to both sides of the electrodes. Thus, the voltage drops by electrode resistances are reduced.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明はいわゆるメモリ型と
呼ばれるプラズマディスプレイの輝度むらや階調の乱れ
を低減することに関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for reducing unevenness of brightness and gradation of a plasma display which is a so-called memory type.

【0002】[0002]

【従来の技術】図8は、例えば特開平5−265397
号公報に示された従来のプラズマディスプレイパネルの
概略構成図、図9はその主要駆動回路の図である。図に
おいて、1aは面放電・交流駆動型プラズマディスプレ
イパネル、2はアドレスドライバ、22は維持電極ドラ
イバ(Xドライバ)、23は走査電極ドライバ(Yドラ
イバ)、109a、341A〜34nAはプッシュスイ
ッチ、109b、341B〜34nBはプルスイッチ、
61A〜6nA、61B〜61nBはダイオード、60
は半導体集積回路である。
2. Description of the Related Art FIG.
FIG. 9 is a schematic configuration diagram of a conventional plasma display panel disclosed in Japanese Unexamined Patent Application Publication No. H10-260, and FIG. 9 is a diagram of a main driving circuit thereof. In the figure, 1a is a surface discharge / AC drive type plasma display panel, 2 is an address driver, 22 is a sustain electrode driver (X driver), 23 is a scan electrode driver (Y driver), 109a, 341A to 34nA are push switches, 109b , 341B to 34nB are pull switches,
61A to 6nA, 61B to 61nB are diodes, 60
Is a semiconductor integrated circuit.

【0003】つぎに、上記構成の装置のYドライバにお
ける書込期間の動作と、維持期間の動作を説明する。た
だし、無効電力回収回路の動作についてはここでは省略
する。書込期間では、プルスイッチ109bのみをオン
にして走査電極Y1の電圧をGNDレベルにした後、プ
ルスイッチ341Bをオフにする。次にプッシュスイッ
チ341Aをオンにして、Y1の電圧をVsに戻した
後、プッシュスイッチ341Aをオフにする。これらの
動作により、Y1に走査パルスが印加される。以下第2
〜n表示行について、同様の動作が行われる。維持期間
では、プルスイッチ109bおよびプッシュスイッチ1
09aを交互にオンにして、維持電圧Vsからプッシュ
スイッチ109a、ダイオード61A〜6nAを通って
Y1〜Ynに電荷を供給する動作と、Y1〜Ynからダ
イオード61B〜6nBを通って電荷をGNDに放電す
る動作とを交互に繰り返す。無効電力回収回路を使用す
る場合は電流経路がもう少し複雑になるが、ここでの趣
旨からはずれるため説明を省略した。
Next, the operation of the Y driver of the above-configured device during the writing period and the operation during the sustain period will be described. However, the operation of the reactive power recovery circuit is omitted here. In the writing period, only the pull switch 109b is turned on to set the voltage of the scan electrode Y1 to the GND level, and then the pull switch 341B is turned off. Next, the push switch 341A is turned on to return the voltage of Y1 to Vs, and then the push switch 341A is turned off. By these operations, a scanning pulse is applied to Y1. The second
A similar operation is performed for the display rows .about.n. In the maintenance period, the pull switch 109b and the push switch 1
09a to turn on alternately to supply charges from the sustain voltage Vs to the Y1 to Yn through the push switch 109a and the diodes 61A to 6nA, and discharge the charge from the Y1 to Yn to the GND through the diodes 61B to 6nB. Operation is alternately repeated. When the reactive power recovery circuit is used, the current path is slightly more complicated, but the description is omitted because it deviates from the purpose here.

【0004】ここで、ダイオード61AB〜6nABに
ついて説明を補足する。ダイオードは、同一電極に走査
パルスと維持パルスという、性質の異なる2種類のパル
スを印加するために用いられる。走査パルスは、Y1〜
nのそれぞれの電極に個別に印加する必要があり、スイ
ッチ素子の組を電極の数だけ設ける必要がある。しか
し、消費する電力は比較的小さいため、通常複数の出力
毎に集積回路化している。一方維持パルスは、大きな電
力を消費するがY1〜nに共通に印加すれば良く、通常
FET等のディスクリート素子により発生する。ところ
が、Y1〜nは、走査パルスを個別に印加するため、共
通接続できない。そこで、Y1〜nを直接接続せず、ダ
イオードを通して維持パルスを共通に印加することによ
り、維持パルスと走査パルスを両立している。
Here, the description of the diodes 61AB to 6nAB will be supplemented. The diode is used to apply two types of pulses having different properties, that is, a scan pulse and a sustain pulse to the same electrode. The scanning pulse is Y1
It is necessary to individually apply to each of the n electrodes, and it is necessary to provide the same number of switch elements as the number of electrodes. However, since power consumption is relatively small, an integrated circuit is usually provided for each of a plurality of outputs. On the other hand, the sustain pulse consumes a large amount of power but may be applied to Y1 to n in common, and is usually generated by a discrete element such as an FET. However, since Y1 to n apply scanning pulses individually, they cannot be commonly connected. Therefore, the sustain pulse and the scan pulse are compatible by applying a sustain pulse in common through a diode without directly connecting Y1 to n.

【0005】上記の従来のプラズマディスプレイ装置
は、維持放電パルスを電極の一方から印加しているた
め、電極のインピーダンスにより、放電セルに印加され
る実質的な電圧が低下し、表示品位が低下する。図1
0、図11を用いてこのことを説明する。図10は、維
持電極および走査電極の電気的な等価回路であり、電極
抵抗27と電極間の静電容量28の分布定数回路として
あらわすことができる。通常、電極は、アルミ、銅、銀
など抵抗率の低い材料が使われ、ITO等の透明電極の
ような抵抗率の高い電極材料を用いる場合も、上記のよ
うな抵抗率の低い材料の電極をバス電極として用いるな
どして、できる限り抵抗を下げるようにしている。しか
しながら、PDPのような精細度の高い構造物では電極
幅をあまり太くすることができず、無視できない抵抗成
分が残ってしまう。この値は、上記の電極材料や幅のほ
か、電極長さ、厚み、形成方法等により異なるが、例え
ば、20インチ・サイズのPDPで、約100μm幅の
アルミ電極をスパッタ法で形成した場合、電極1本あた
り数百Ω程度となる。この電極を通して放電電流を流し
た場合、電極抵抗による電圧降下により、電圧の供給点
から遠ざかるにつれて電圧が低下する。例えば、維持電
極(X)に図上左から電圧Vsを印加し、走査電極
(Y)は、右端を0Vに保ち、電極上の全てのセルを点
灯させた場合の、各電極の電位のパネル上の位置による
変化を、図11(a)に示す。この時、セルのXY間に
実際に印加される電圧は、図11(b)のように外部か
ら印加した電圧よりも低くなり輝度が低下する。
In the above-mentioned conventional plasma display device, since the sustain discharge pulse is applied from one of the electrodes, the substantial voltage applied to the discharge cell is reduced due to the impedance of the electrode, and the display quality is reduced. . FIG.
This will be described with reference to FIG. FIG. 10 is an electrical equivalent circuit of the sustain electrode and the scan electrode, and can be represented as a distributed constant circuit of the electrode resistance 27 and the capacitance 28 between the electrodes. Usually, the electrode is made of a material having a low resistivity, such as aluminum, copper, or silver. Even when an electrode material having a high resistivity, such as a transparent electrode such as ITO, is used, an electrode made of a material having a low resistivity as described above is used. Are used as bus electrodes to reduce the resistance as much as possible. However, in a high-definition structure such as a PDP, the electrode width cannot be made too large, and a non-negligible resistance component remains. This value depends on the electrode material and width, as well as the electrode length, thickness, forming method, and the like.For example, when a 20-inch-size PDP is used to form an aluminum electrode having a width of about 100 μm by sputtering, It becomes about several hundred Ω per electrode. When a discharge current flows through this electrode, the voltage decreases as the distance from the voltage supply point increases due to the voltage drop due to the electrode resistance. For example, a voltage Vs is applied to the sustain electrode (X) from the left in the figure, and the scanning electrode (Y) is a panel of the potential of each electrode when the right end is kept at 0 V and all the cells on the electrode are turned on. FIG. 11A shows the change due to the upper position. At this time, the voltage actually applied between XY of the cell is lower than the voltage applied from the outside as shown in FIG.

【0006】ここで、特に問題になるのは輝度の低下率
が表示するパターンによって異なることである。図12
に、表示率を変えた場合の輝度の変化を示す。図12
(a)のように、幅Hの画面に横幅Wの矩形の表示を行
った場合、表示ライン毎の表示率、すなわちこのライン
の全セル数に対する点灯セルの割合は、W/Hとなる。
この表示率を変えた場合の輝度の変化が図12(b)で
ある。表示率が高くなるにつれ、輝度は次第に低下す
る。このような輝度の低下が、表示ライン毎に起こる。
ライン毎に表示率は異なるためライン毎の輝度のばらつ
きとなって表示品位の低下につながる。さらにサブフィ
ールド階調法では、サブフィールド毎に表示率が異なる
ため、サブフィールドの輝度比が崩れ、階調の乱れが起
きる。これはなめらかに変化する画像に輝度の不連続な
線がいわゆる疑似輪郭として現れる。
Here, a particular problem is that the luminance reduction rate differs depending on the displayed pattern. FIG.
FIG. 7 shows a change in luminance when the display ratio is changed. FIG.
As shown in (a), when a rectangle having a width W is displayed on a screen having a width H, the display ratio of each display line, that is, the ratio of the lit cells to the total number of cells in this line is W / H.
FIG. 12B shows a change in luminance when the display ratio is changed. As the display ratio increases, the luminance gradually decreases. Such a decrease in luminance occurs for each display line.
Since the display ratio differs for each line, the luminance varies for each line, which leads to a decrease in display quality. Further, in the subfield gray scale method, since the display ratio is different for each subfield, the luminance ratio of the subfield is lost, and the grayscale is disturbed. This means that a discontinuous line of luminance appears as a so-called pseudo contour in a smoothly changing image.

【0007】[0007]

【発明が解決しようとする課題】従来のプラズマディス
プレイは上記のように構成されており、電極が無視でき
ない抵抗分を持つのでプッシュ、プルの実質的な印加電
圧が電極の部分により異なり、輝度むらや、表示階調の
乱れなどを生じるという課題があった。これはディスプ
レイが大きくなって大画面表示となると、電極長が長く
なり表示品質の低下が特に顕著になる。電極抵抗の影響
を減らすために図13に示すようにしてパネルの両側か
ら電極を引き出し、かつ電極駆動回路を2つ設けて同時
に駆動する構成をとることは可能である。しかしこうす
ると、駆動回路が2倍、特にスキャンドライバが各電極
毎に必要になり、コスト高を招き、回路規模が増大する
という課題がある。
The conventional plasma display is constructed as described above, and since the electrodes have a non-negligible resistance, the substantial applied voltage of the push and pull differs depending on the electrode portion, resulting in uneven brightness. Also, there is a problem that display gradation is disturbed. This is because when the size of the display becomes large and the screen is displayed on a large screen, the electrode length becomes long and the display quality is particularly deteriorated. In order to reduce the influence of the electrode resistance, it is possible to adopt a configuration as shown in FIG. 13 in which the electrodes are drawn from both sides of the panel, and two electrode drive circuits are provided and driven simultaneously. However, in this case, there is a problem that a drive circuit is doubled, and in particular, a scan driver is required for each electrode, which leads to an increase in cost and an increase in circuit scale.

【0008】本発明は上記の課題を解消するためになさ
れたもので、比較的小さな回路の付加で、輝度むらや階
調の乱れをなくしたプラズマディスプレイ装置、プラズ
マディスプレイ駆動方法を得ることを目的とする。
SUMMARY OF THE INVENTION The present invention has been made to solve the above problems, and an object of the present invention is to provide a plasma display device and a plasma display driving method which eliminate luminance unevenness and gradation disturbance by adding a relatively small circuit. And

【0009】[0009]

【課題を解決するための手段】この発明に係る交流駆動
型プラズマディスプレイ装置は、維持及び走査用の独立
のn本からなるY電極と、維持用のX電極を持つ構成に
おいて、X電極とY電極は、上記プラズマディスプレイ
のパネルの両側から接続される機構とし、かつこれらX
電極用とY電極用にそれぞれ2つの維持駆動回路を持
ち、また1つのY電極の走査用駆動回路を持ち、これら
のX電極用とY電極用の各2つの維持駆動回路は、上記
パネルの両側から同時に維持駆動するようにした。
An AC-driven plasma display device according to the present invention has a structure in which n independent Y electrodes for sustaining and scanning and an X electrode for sustaining are provided. The electrode is a mechanism connected from both sides of the panel of the plasma display.
It has two sustain drive circuits for each of the electrodes and the Y electrode, and has one scan drive circuit for the Y electrode. These two sustain drive circuits for the X electrode and the Y electrode are respectively provided for the panel. Maintained driving from both sides simultaneously.

【0010】また更に、独立のn本からなるY電極用の
2つの維持駆動回路は、片側を共通にして高圧側駆動源
に接続して他方をそれぞれ各Y電極に接続するフィール
ド・イフェクト・トランジスタ(FET)群と、片側を
共通にして低圧側駆動源に接続して他方をそれぞれ上記
Y電極に接続する他のFET群を通して駆動するように
した。
Still further, two independent driving circuits for n electrodes for n electrodes are connected to a high-voltage driving source on one side and connected to the respective high electrodes, and the other is connected to each of the Y electrodes. One of the (FET) groups is connected to a low-voltage drive source with one side common, and the other is driven through another FET group connected to the Y electrode.

【0011】また更に、パネルの両側からの接続に換え
て、維持用のX電極または維持及び走査用のY電極のい
ずれかはパネルの片側から接続される構成とし、対応し
ていずれかの維持駆動回路は、上記片側接続の維持電極
を駆動する維持駆動回路を1つとした。
Still further, instead of the connection from both sides of the panel, either the sustaining X electrode or the sustaining and scanning Y electrode is connected from one side of the panel. The driving circuit includes one sustain driving circuit that drives the one-side connected sustain electrode.

【0012】この発明に係る交流駆動型プラズマディス
プレイ駆動方法は、維持及び走査用の独立のn本からな
るY電極と、維持用のX電極を持つ交流駆動型プラズマ
ディスプレイにおいて、これらのX電極とY電極は、上
記プラズマディスプレイのパネルの両側から接続される
構成とし、指示アドレスに対応した走査パルスをY電極
に加えて発光させる書き込みステップと、続いて、パネ
ル両側から同時に維持パルスを全Y電極およびX電極に
交互に加える維持ステップとを備えた。
The AC driving type plasma display driving method according to the present invention is a method for driving an AC driving type plasma display having n independent Y electrodes for sustaining and scanning and an X electrode for sustaining. The Y electrodes are configured to be connected from both sides of the panel of the plasma display, a writing step of applying a scanning pulse corresponding to the designated address to the Y electrodes to emit light, and subsequently, simultaneously applying sustain pulses from both sides of the panel to all the Y electrodes. And a maintenance step of alternating application to the X electrode.

【0013】[0013]

【発明の実施の形態】BEST MODE FOR CARRYING OUT THE INVENTION

実施の形態1.本発明の規模が比較的小さくて輝度むら
を無くしたパネルディスプレイを説明する。図1は、本
発明におけるプラズマディスプレイの主要駆動部分の構
成を示す図である。図において、1は面放電AC型(交
流駆動型)プラズマディスプレイパネル、A1〜Amは
アドレス電極、Y1〜Ynは走査電極、X1〜Xnは維
持電極である。走査電極と維持電極とは互いに対をなし
ている。この電極対とアドレス電極との交点が1つの放
電セルとなっており、m×nドットのマトリックス画面
を構成している。アドレス電極A1〜Amは、アドレス
ドライバ2に接続されている。走査電極および維持電極
はパネルの両側から外部に引き出されており、維持電極
は電極の両側で共通接続され、維持パルス発生器6a、
6bに接続される。維持パルス発生は、スイッチ素子1
0a、10bおよび20a、20bのトーテムポール出
力となっており、維持電源のプラスVs1あるいはマイ
ナスVs2が出力される。
Embodiment 1 FIG. A panel display according to the present invention, which has a relatively small scale and eliminates uneven brightness, will be described. FIG. 1 is a diagram showing a configuration of a main driving portion of a plasma display according to the present invention. In the figure, reference numeral 1 denotes a surface discharge AC type (AC driving type) plasma display panel, A1 to Am denote address electrodes, Y1 to Yn denote scanning electrodes, and X1 to Xn denote sustain electrodes. The scan electrode and the sustain electrode are paired with each other. The intersection of the electrode pair and the address electrode constitutes one discharge cell, and forms a matrix screen of m × n dots. The address electrodes A1 to Am are connected to the address driver 2. The scanning electrodes and the sustaining electrodes are drawn out from both sides of the panel to the outside. The sustaining electrodes are commonly connected on both sides of the electrodes, and the sustaining pulse generator 6a,
6b. The sustain pulse is generated by the switch element 1
0a, 10b and 20a, 20b are totem pole outputs, and a plus Vs1 or minus Vs2 of the sustain power is output.

【0014】走査電極の一方はダイオードアレイ3aお
よびスキャンドライバ4に接続されており、走査電極の
もう一方はダイオードアレイ3bにのみ接続されてい
る。スキャンドライバの各出力はスイッチング素子7a
1、7b1等によるトーテムポール出力となっており、
Y1〜Ynの各電極に個別に、Vx1あるいはVx2の
電圧を印加する事が可能となっている。ダイオードアレ
イ3a、3bは、Y1〜nの各電極にカソードを接続
し、アノードを共通接続したダイオード群8a、18a
と、Y1〜nにそれぞれアノードを接続し、カソード側
を共通接続したダイオード群8b、18bとにより構成
されている。共通接続されたアノードDAは、維持パル
ス発生器5a、5b中のスイッチング素子9aを通し
て、維持パルス用直流電源のプラス側Vs1に、共通接
続されたカソードDKは、維持パルス発生器5a、5b
中のスイッチング素子9b、19bを通して、維持パル
ス用直流電源のマイナス側Vs2に接続されている。
One of the scanning electrodes is connected to the diode array 3a and the scan driver 4, and the other of the scanning electrodes is connected only to the diode array 3b. Each output of the scan driver is a switching element 7a
It is a totem pole output by 1, 7b1, etc.
A voltage of Vx1 or Vx2 can be individually applied to each of the electrodes Y1 to Yn. The diode arrays 3a and 3b have diode groups 8a and 18a in which the cathodes are connected to the electrodes Y1 to n and the anodes are commonly connected.
And diode groups 8b and 18b, each having an anode connected to Y1 to n and a cathode connected in common. The commonly connected anode DA is connected to the positive side Vs1 of the sustain pulse DC power supply through the switching element 9a in the sustain pulse generators 5a and 5b, and the commonly connected cathode DK is connected to the sustain pulse generators 5a and 5b.
It is connected to the negative side Vs2 of the sustain pulse DC power supply through the middle switching elements 9b and 19b.

【0015】次に上記構成の装置の動作について説明す
る。図2は、AC型プラズマディスプレイの駆動波形の
一例を示した図である。図に示したのは1駆動周期を表
しており、例えば、いわゆるサブフィールド階調法にお
いては、1サブフィールドに相当する期間である。ま
ず、リセット期間の最初に維持電極のX1〜Xmにプラ
イミングパルスVp11を印加し、パネルの全面を放電
させ、その後の放電が起こりやすくなるようにする。次
に走査電極Y1〜Ynに消去パルスVe12を印加し、
壁電荷を消去する。続いて書込期間には、1行目Y1か
ら順に走査パルス13を印加するとともに、表示データ
に従いアドレス電極にアドレスパルス14を印加する。
アドレスパルスと走査パルスが同時に印加されたセルが
選択され、表示セルとなる。続いて維持パルス15、1
6が走査電極Y1〜Ynと維持電極X1〜Xnに交互に
印加され、書込期間に選択されたセルが維持発光を繰り
返す。
Next, the operation of the apparatus having the above configuration will be described. FIG. 2 is a diagram showing an example of a driving waveform of the AC type plasma display. The figure shows one driving cycle, for example, a period corresponding to one subfield in the so-called subfield gradation method. First, a priming pulse Vp11 is applied to the sustain electrodes X1 to Xm at the beginning of the reset period to discharge the entire surface of the panel so that the subsequent discharge is likely to occur. Next, an erase pulse Ve12 is applied to the scan electrodes Y1 to Yn,
Eliminate wall charges. Subsequently, in the writing period, the scanning pulse 13 is applied in order from the first row Y1, and the address pulse 14 is applied to the address electrode according to the display data.
The cell to which the address pulse and the scanning pulse are applied at the same time is selected and becomes a display cell. Subsequently, sustain pulses 15, 1
6 are alternately applied to the scan electrodes Y1 to Yn and the sustain electrodes X1 to Xn, and the cell selected in the writing period repeats the sustain light emission.

【0016】以上の動作のうち、走査パルスと、維持パ
ルスを印加する場合の駆動回路の動作を図1上で説明す
る。走査パルスは、スキャンドライバ4によって発生す
る。スキャンドライバ中のスイッチ素子は、初期状態で
は、7a1〜7anはどの電極に対しても全てON、7
b1〜7bnには全てOFFになっており、Y1〜nの
全てには電圧VX1が印加されている。まず、最初に、
Y1に接続されているスイッチ素子が、反転(7a1が
OFF、7b1がON)し、Y1に電圧Vx2の走査パ
ルスが印加される。続いて、Y1に接続されているスイ
ッチ素子が初期状態に戻るとともに、Y2に接続されて
いるスイッチ素子が反転する。同様に、順次スイッチ素
子が反転し、走査パルスが順次印加される。この走査パ
ルスとアドレスパルスの交点で発光することは既に述べ
たとおりである。なお、走査パルスは、電極の片側のみ
からしか印加されないが、走査時の発光はシーケンス全
体での発光量に比べて極めて弱いので、印加パルス電圧
が多少低下しても、電圧低下による発光強度の低下は問
題にならず、放電を起こすのに十分な値の電圧が印加で
きればよい。
Of the above operations, the operation of the drive circuit when a scan pulse and a sustain pulse are applied will be described with reference to FIG. The scan pulse is generated by the scan driver 4. In the initial state, the switch elements in the scan driver 7a1 to 7an are all ON for any electrode, and 7a1 to 7an.
All of b1 to 7bn are off, and the voltage VX1 is applied to all of Y1 to n. First of all,
The switch element connected to Y1 is inverted (7a1 is OFF, 7b1 is ON), and a scanning pulse of voltage Vx2 is applied to Y1. Subsequently, the switch element connected to Y1 returns to the initial state, and the switch element connected to Y2 is inverted. Similarly, the switching elements are sequentially inverted, and scanning pulses are sequentially applied. The light emission at the intersection of the scanning pulse and the address pulse is as described above. Note that the scanning pulse is applied only from one side of the electrode, but the light emission during scanning is extremely weak compared to the light emission amount in the entire sequence. The reduction does not matter, and it is sufficient that a voltage having a value sufficient to cause discharge can be applied.

【0017】維持パルスを印加する場合は、維持パルス
発生器をスイッチングする事により行う。Y電極に正の
パルスを印加する場合は、スイッチ素子9aと19aを
2つの維持パルス発生器5a、5b内で、同時にONす
る。すると、維持電圧Vs1は、ダイオードアレイ3
a、3bを通って、全ての維持電極(Y1〜Yn)に、
左右から同時に印加される。維持パルスを立ち下げる場
合は、同様にスイッチ素子9a、19aをOFFし、9
b、19bをONすることにより行う。同様に、維持電
極(X1〜Xn)に維持パルスを印加する場合は、2つ
の維持パルス発生器6a、6b中のスイッチ素子10a
と20a、10bと20bを同時にON/OFFするこ
とにより、電極の両側から維持パルスを印加する。
The application of the sustain pulse is performed by switching the sustain pulse generator. When applying a positive pulse to the Y electrode, the switch elements 9a and 19a are simultaneously turned on in the two sustain pulse generators 5a and 5b. Then, the sustain voltage Vs1 becomes the diode array 3
a, 3b, to all the sustain electrodes (Y1 to Yn),
Applied simultaneously from left and right. When the sustain pulse falls, the switch elements 9a and 19a are similarly turned off, and
This is performed by turning on b and 19b. Similarly, when a sustain pulse is applied to the sustain electrodes (X1 to Xn), the switch element 10a in the two sustain pulse generators 6a and 6b
And 20a, 10b and 20b are simultaneously turned on / off, thereby applying a sustain pulse from both sides of the electrode.

【0018】以上のようにして、維持パルスは電極の両
側から印加され、従って、電極抵抗による電圧降下は片
側からの印加に比べて小さくなる。この効果を図3と図
4に示す。1つの放電セルに流れる電流を一定と仮定す
ると、両側から電圧を印加したA・Bの場合、片側から
のC・Dの場合の印加に比べ、電圧の降下の最も大きい
中央部で、1/3にまで低減される。その結果、表示率
の変化による輝度の低下も小さくなり、ライン間の輝度
むらや、階調の乱れの少ない、品位の高い表示となる。
一方、コストの面では、コスト比率の高いスキャンドラ
イバの必要数量は増えていないので、従来に比べ、あま
りコスト高にはならない。なお、ダイオードアレイ3
a、3b、及びスキャンドライバ4は、それぞれ複数の
出力毎に集積回路化できる。
As described above, the sustain pulse is applied from both sides of the electrode, so that the voltage drop due to the electrode resistance is smaller than that applied from one side. This effect is shown in FIGS. Assuming that the current flowing through one discharge cell is constant, in the case of A and B to which voltage is applied from both sides, compared to the case of application of C and D from one side, 1 / It is reduced to 3. As a result, a decrease in luminance due to a change in the display ratio is reduced, and a high-quality display with less luminance unevenness between lines and disturbance in gradation is provided.
On the other hand, in terms of cost, since the required number of scan drivers with a high cost ratio has not increased, the cost is not much higher than in the past. The diode array 3
The a, 3b, and scan driver 4 can be integrated into a plurality of outputs.

【0019】実施の形態2.先の実施の形態では、走査
パルスと維持パルスを同一電極に印加する際の分離を行
うためにダイオードアレイを用いる場合を説明した。本
実施の形態では、ダイオードに変えてフィールド・イフ
ェクト・トランジスタ(FET)を用いる場合を説明す
る。図5は走査電極Y1〜Ynを駆動するスキャンドラ
イバと関連周辺回路の接続を示す部分回路図である。7
a1、7b1、7a2、7b2等はFET、71、8
1、72、82等は、仮想ダイオードとでもいうべきの
もので、実際のダイオードではなく、FET内の寄生ダ
イオードである。また、24a、24bは走査パルス印
加用のスイッチである。
Embodiment 2 In the above-described embodiment, the case where the diode array is used to perform separation when the scan pulse and the sustain pulse are applied to the same electrode has been described. In this embodiment, a case where a field effect transistor (FET) is used instead of a diode will be described. FIG. 5 is a partial circuit diagram showing a connection between a scan driver for driving scan electrodes Y1 to Yn and related peripheral circuits. 7
a1, 7b1, 7a2, 7b2 etc. are FETs, 71, 8
1, 72, 82, etc. are what should be called virtual diodes, and are not actual diodes but parasitic diodes in the FET. Reference numerals 24a and 24b are switches for applying a scanning pulse.

【0020】次に上記図5の構成の装置の動作について
説明する。書込期間の走査パルス印加の場合には、維持
パルス発生器5a、5bのスイッチ9a、9b、19
a、19bを共にOFFとし、スイッチ24a、24b
をONとする。この状態でFETを順次Y1、Y2〜Y
nの順に反転する。一方、維持期間の維持パルス印加の
場合は、スイッチ24a、24bは共にOFFとする。
そして、維持パルス発生器5a、5bのスイッチ9aと
19aを同時に、そしてスイッチ9aと19bに対して
逆動作になるようON/OFFを行う。なお、スキャン
ドライバがない側のダイオードアレイ3bは図1と同じ
接続になる。こうして、片側のダイオードアレイが省略
でき、更に回路規模を小さくできる。
Next, the operation of the apparatus having the configuration shown in FIG. 5 will be described. In the case of applying the scanning pulse during the writing period, the switches 9a, 9b, 19 of the sustain pulse generators 5a, 5b are used.
a and 19b are both turned off, and switches 24a and 24b
Is turned ON. In this state, the FETs are sequentially changed to Y1, Y2 to Y
Invert in the order of n. On the other hand, in the case of applying the sustain pulse during the sustain period, the switches 24a and 24b are both turned off.
Then, the switches 9a and 19a of the sustain pulse generators 5a and 5b are turned on / off simultaneously so that the switches 9a and 19b are operated in reverse. Note that the diode array 3b on the side without the scan driver has the same connection as that in FIG. Thus, the diode array on one side can be omitted, and the circuit scale can be further reduced.

【0021】上記の各実施の形態では、維持パルス発生
器XとYは、それぞれ5aと5b、6aと6bの2カ所
設けて両側から駆動するようにした。もちろん維持パル
スをX、Y両電極共に両側から駆動するのが最も効果が
大きいが、少なくともX、Yのいずれかの電極に対して
両側から駆動するようにしても対応する効果はある。
In each of the above embodiments, the sustain pulse generators X and Y are provided at two locations 5a and 5b and 6a and 6b, respectively, and are driven from both sides. Of course, driving the sustain pulse from both sides of the X and Y electrodes is the most effective. However, there is a corresponding effect even if at least one of the X and Y electrodes is driven from both sides.

【0022】なお、維持パルス発生回路は、ここでは説
明のため、単純なトーテムポール回路としたが、図6に
示すような、共振コイルを用いた無効電力回収回路を用
いることも可能である。回収コンデンサ29には、Vs
1の2分の1の電圧が蓄えられている。維持パルスを立
ち上げる場合は、まずスイッチ素子30をONする。す
ると、回収コンデンサ29からスイッチ素子30、ダイ
オード32、共振コイル34を通り、さらに図1のダイ
オードアレイ8a(または18a)を通って、プラズマ
ディスプレイパネル1に電流が供給される。この時、共
振コイル34と、プラズマディスプレイパネル1の電極
間の静電容量成分との共振により、プラズマディスプレ
イの電極電圧は、Vs1近くまで立ち上がる。この後、
スイッチ素子36をON、スイッチ素子30をOFF
し、電極電圧をVs1に固定する。
Although the sustain pulse generating circuit is a simple totem pole circuit for explanation here, a reactive power recovery circuit using a resonance coil as shown in FIG. 6 can also be used. The recovery capacitor 29 has Vs
One half of the voltage is stored. When raising the sustain pulse, first, the switch element 30 is turned on. Then, a current is supplied from the recovery capacitor 29 to the plasma display panel 1 through the switch element 30, the diode 32, the resonance coil 34, and further through the diode array 8a (or 18a) of FIG. At this time, the resonance voltage of the resonance coil 34 and the capacitance component between the electrodes of the plasma display panel 1 causes the electrode voltage of the plasma display to rise to near Vs1. After this,
Switch element 36 ON, switch element 30 OFF
Then, the electrode voltage is fixed at Vs1.

【0023】維持パルスを立ち下げる場合は、スイッチ
素子36をOFFにした後、スイッチ素子31をONす
る。プラズマディスプレイパネルの電極間の静電容量成
分に蓄えられていた電荷は、ダイオードアレイ8b(ま
たは18b)を通って、共振コイル35、ダイオード3
3、スイッチ素子31を通って、回収コンデンサ29に
回収される。その後、スイッチ素子37をON、スイッ
チ素子31をOFFして電極電圧を0Vに固定する。こ
のような動作により、プラズマディスプレイパネルの静
電容量成分への充放電による無効電力のおよそ80%が
回収される。この回収回路を用いたときの回収効率は、
回収コイル34、35のインダクタンスとプラズマディ
スプレイパネルの電極間の静電容量の値と、プラズマデ
ィスプレイパネルの電極抵抗で決まる共振のQによって
制限され、電極抵抗が小さいほど回収効率は高くなる。
パネルの両側方維持パルスを印加すると電極抵抗の影響
が小さくなるので、パネル片側のみから印加した場合に
比べて無効電力の回収効率は5%程度改善される。
When the sustain pulse falls, the switch element 36 is turned off and then the switch element 31 is turned on. The electric charge stored in the capacitance component between the electrodes of the plasma display panel passes through the diode array 8b (or 18b) and passes through the resonance coil 35 and the diode 3
3. It is recovered by the recovery capacitor 29 through the switch element 31. Thereafter, the switch element 37 is turned on and the switch element 31 is turned off to fix the electrode voltage to 0V. With such an operation, about 80% of the reactive power due to charging and discharging of the capacitance component of the plasma display panel is recovered. The recovery efficiency when using this recovery circuit is:
It is limited by the inductance of the recovery coils 34 and 35, the value of the capacitance between the electrodes of the plasma display panel, and the resonance Q determined by the electrode resistance of the plasma display panel. The smaller the electrode resistance, the higher the recovery efficiency.
When a sustaining pulse is applied to both sides of the panel, the effect of the electrode resistance is reduced. Therefore, the recovery efficiency of the reactive power is improved by about 5% as compared with a case where the sustaining pulse is applied from only one side of the panel.

【0024】また、図1では、ダイオード8aと18
a、8bと18bの共通接続側、および維持電極(X1
〜n)の全てをそれぞれ共通接続して維持パルス発生器
に接続しているが、電極を複数本毎の、複数個のブロッ
クに分割し、ブロック毎に共通接続すると共に、ブロッ
ク毎に維持パルス発生器を設けることも可能である。あ
るいは、走査パルスを印加する側のダイオードアレイ3
aとスキャンドライバ4は、同一チップ上に集積化し、
図7に示すような7a、7b群と8a、8b群をまとめ
た構成の集積回路としてもよい。
In FIG. 1, diodes 8a and 18
a, the common connection side of 8b and 18b, and the sustain electrode (X1
To n) are connected in common to the sustain pulse generator, but the electrodes are divided into a plurality of blocks each having a plurality of electrodes, and the electrodes are connected in common to each block and the sustain pulse is generated for each block. It is also possible to provide a generator. Alternatively, the diode array 3 on the side to which the scanning pulse is applied
a and the scan driver 4 are integrated on the same chip,
An integrated circuit having a configuration in which the groups 7a and 7b and the groups 8a and 8b are combined as shown in FIG. 7 may be used.

【0025】また、駆動パルスとして、ここでは書込・
走査パルスについてのみ説明したが、実施の駆動シーケ
ンスではプライミングパルス、消去パルスなどを印加す
る必要がある。これらのパルスは、維持パルス発生回路
5a、5b、6a、6bのうちの一つあるいは複数の部
分に、プライミングパルス発生回路、および消去パルス
発生回路を設け、PDPの片側あるいは両側から印加す
ることができる。また、駆動シーケンスは、図2に示し
たもの以外に細部で異なるシーケンスが多種考えられる
が、それらについても各実施の形態で示した駆動方法の
考え方が適用できることは言うまでもない。
In this case, the driving pulse
Although only the scanning pulse has been described, it is necessary to apply a priming pulse, an erasing pulse, and the like in the actual driving sequence. These pulses can be applied from one or both sides of the PDP by providing a priming pulse generating circuit and an erasing pulse generating circuit in one or more of the sustain pulse generating circuits 5a, 5b, 6a, and 6b. it can. Further, as the drive sequence, various kinds of sequences that differ in detail other than those shown in FIG. 2 can be considered, and it goes without saying that the idea of the drive method described in each embodiment can be applied to them.

【0026】[0026]

【発明の効果】以上のようにこの発明によれば、X電極
とY電極はパネル両面から接続される機構とし、X電極
とY電極の維持駆動回路をこの両側から加えるようにし
たので、表示率の変化による輝度の低下やライン間の輝
度むらを少なくできる効果がある。
As described above, according to the present invention, the X electrodes and the Y electrodes are connected from both sides of the panel, and the driving circuits for maintaining the X electrodes and the Y electrodes are added from both sides. This has the effect of reducing the decrease in luminance due to the change in the rate and the luminance unevenness between lines.

【0027】また更に、FETを用いたので、上記効果
に加えて回路規模を小さくできる効果がある。
Further, since the FET is used, there is an effect that the circuit scale can be reduced in addition to the above effects.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 本発明の実施の形態1におけるプラズマディ
スプレイの主要駆動部分の構成図である。
FIG. 1 is a configuration diagram of a main driving portion of a plasma display according to Embodiment 1 of the present invention.

【図2】 交流駆動型プラズマディスプレイの駆動波形
の例を示す図である。
FIG. 2 is a diagram showing an example of a drive waveform of an AC drive type plasma display.

【図3】 本発明の電極と駆動回路による電極上の位置
とセルに印加される電圧の関係を示す図である。
FIG. 3 is a diagram showing a relationship between a position on an electrode and a voltage applied to a cell by a drive circuit according to the present invention.

【図4】 本発明の電極と駆動回路による横方向の表示
率と輝度との関係を示す図である。
FIG. 4 is a diagram showing a relationship between a display ratio in the horizontal direction and luminance by an electrode and a driving circuit according to the present invention.

【図5】 本発明の実施の形態2におけるプラズマディ
スプレイの走査及び維持駆動回路を示す図である。
FIG. 5 is a diagram showing a scan and sustain drive circuit of a plasma display according to a second embodiment of the present invention.

【図6】 無効電力回収回路を付加した維持パルス発生
器の構成図である。
FIG. 6 is a configuration diagram of a sustain pulse generator to which a reactive power recovery circuit is added.

【図7】 走査駆動回路とダイオードアレイの一体化集
積回路の構成説明図である。
FIG. 7 is an explanatory diagram of a configuration of an integrated integrated circuit of a scan drive circuit and a diode array.

【図8】 従来のプラズマディスプレイの概略構成図で
ある。
FIG. 8 is a schematic configuration diagram of a conventional plasma display.

【図9】 従来のプラズマディスプレイパネルの主要駆
動回路図である。
FIG. 9 is a main drive circuit diagram of a conventional plasma display panel.

【図10】 従来のPDPの維持電極、走査電極の電気
的な等価回路をあらわす図である。
FIG. 10 is a diagram showing an electric equivalent circuit of a sustain electrode and a scan electrode of a conventional PDP.

【図11】 従来のPDPの電極上の位置とセルに印加
される電圧の関係を示した図である。
FIG. 11 is a diagram showing a relationship between a position on an electrode of a conventional PDP and a voltage applied to a cell.

【図12】 従来のPDPの横方向の表示率と輝度との
関係を示した図である。
FIG. 12 is a diagram showing a relationship between a display ratio in the horizontal direction and luminance of a conventional PDP.

【図13】 第2の従来例のPDPの駆動回路図であ
る。
FIG. 13 is a drive circuit diagram of a second conventional PDP.

【符号の説明】[Explanation of symbols]

1 面放電AC型プラズマディスプレイパネル、2 ア
ドレスドライバ、3a,3b ダイオードアレイ、4
スキャンドライバ、5a,5b 維持パルス発生器
(Y)、6a,6b 維持パルス発生器(X)、7a
1,7b1,7a2,7b2,7an,7bn スイッ
チ素子、8a,8b,18a,18b ダイオード、9
a,9b,19a,19b スイッチ素子、10a,1
0b,20a,20b スイッチ素子、11 プライミ
ングパルス、12 消去パルス、13走査パルス、14
アドレスパルス、15,16 維持パルス、21 P
DP走査電極駆動用集積回路、22 維持電極ドライバ
(Xドライバ)、23 走査電極ドライバ(Yドライ
バ)、24a,24b 走査パルス印加スイッチ、25
レベルシフタおよびゲートドライバ、26 制御用ロジ
ック回路部、A1〜Amアドレス電極、Y1〜Yn 走
査電極、X1〜Xn 維持電極。
1 surface discharge AC type plasma display panel, 2 address driver, 3a, 3b diode array, 4
Scan driver, 5a, 5b sustain pulse generator (Y), 6a, 6b sustain pulse generator (X), 7a
1, 7b1, 7a2, 7b2, 7an, 7bn Switch element, 8a, 8b, 18a, 18b Diode, 9
a, 9b, 19a, 19b Switch element, 10a, 1
0b, 20a, 20b switch element, 11 priming pulse, 12 erase pulse, 13 scan pulse, 14
Address pulse, 15, 16 sustain pulse, 21 P
DP scan electrode driving integrated circuit, 22 sustain electrode driver (X driver), 23 scan electrode driver (Y driver), 24a, 24b scan pulse applying switch, 25
Level shifter and gate driver, 26 control logic circuit section, A1 to Am address electrodes, Y1 to Yn scan electrodes, X1 to Xn sustain electrodes.

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】 維持及び走査用の独立のn本からなるY
電極と、維持用のX電極を持つ交流駆動型プラズマディ
スプレイにおいて、 上記X電極とY電極は、上記プラズマディスプレイのパ
ネルの両側から接続される構成とし、 かつ上記X電極用とY電極用にそれぞれ2つの維持駆動
回路を持ち、また1つのY電極の走査用駆動回路を持
ち、 上記X電極用とY電極用の各2つの維持駆動回路は、上
記パネルの両側から同時に維持駆動するようにした交流
駆動型プラズマディスプレイ装置。
1. An independent n Y for maintenance and scanning
In an AC-driven plasma display having an electrode and a sustaining X electrode, the X electrode and the Y electrode are configured to be connected from both sides of the panel of the plasma display, and are respectively provided for the X electrode and the Y electrode. It has two sustain drive circuits, and one scan drive circuit for the Y electrode. The two sustain drive circuits for the X electrode and the Y electrode are simultaneously driven from both sides of the panel. AC driven plasma display device.
【請求項2】 独立のn本からなるY電極用の走査駆動
回路は、片側を共通にして高圧側駆動源に接続して他方
をそれぞれ各Y電極に接続するフィールド・イフェクト
・トランジスタ(FET)群と、片側を共通にして低圧
側駆動源に接続して他方をそれぞれ該Y電極に接続する
他のFET群を通して駆動するようにしたことを特徴と
する請求項1記載の交流駆動型プラズマディスプレイ装
置。
2. A scanning drive circuit for n independent Y electrodes, wherein one side is commonly connected to a high-voltage side driving source and the other is connected to each Y electrode, respectively. 2. An AC-driven plasma display according to claim 1, wherein one side of the group is connected to a low voltage side driving source, and the other side is driven through another group of FETs connected to the Y electrode. apparatus.
【請求項3】 パネルの両側からの接続に換えて、維持
用のX電極または維持及び走査用のY電極のいずれかは
パネルの片側から接続される構成とし、対応していずれ
かの維持駆動回路は、上記片側接続の維持電極を駆動す
る維持駆動回路を1つとしたことを特徴とする請求項1
記載の交流駆動型プラズマディスプレイ装置。
3. A structure in which either the sustaining X electrode or the sustaining and scanning Y electrode is connected from one side of the panel instead of the connection from both sides of the panel. 2. The circuit according to claim 1, wherein a single sustain drive circuit drives the one-side connected sustain electrode.
An AC-driven plasma display device as described in the above.
【請求項4】 維持及び走査用の独立のn本からなるY
電極と、維持用のX電極を持つ交流駆動型プラズマディ
スプレイにおいて、上記X電極とY電極は、上記プラズ
マディスプレイのパネルの両側から接続される構成と
し、 指示アドレスに対応した走査パルスをY電極に加えて発
光させる書き込みステップと、 続いて、パネル両側から同時に維持パルスを全Y電極お
よびX電極に交互に加える維持ステップを備えた交流駆
動型プラズマディスプレイ駆動方法。
4. An independent n Y for maintenance and scanning
In an AC drive type plasma display having an electrode and a sustaining X electrode, the X electrode and the Y electrode are configured to be connected from both sides of the panel of the plasma display, and a scan pulse corresponding to an instruction address is applied to the Y electrode. An AC drive type plasma display driving method, further comprising: a writing step of emitting light; and a sustaining step of successively alternately applying a sustaining pulse from both sides of the panel to all the Y electrodes and the X electrodes.
JP9018396A 1997-01-31 1997-01-31 Alternating current driving plasma display device and driving method Pending JPH10214056A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9018396A JPH10214056A (en) 1997-01-31 1997-01-31 Alternating current driving plasma display device and driving method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9018396A JPH10214056A (en) 1997-01-31 1997-01-31 Alternating current driving plasma display device and driving method

Publications (1)

Publication Number Publication Date
JPH10214056A true JPH10214056A (en) 1998-08-11

Family

ID=11970546

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9018396A Pending JPH10214056A (en) 1997-01-31 1997-01-31 Alternating current driving plasma display device and driving method

Country Status (1)

Country Link
JP (1) JPH10214056A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006184843A (en) * 2004-12-03 2006-07-13 Fujitsu Hitachi Plasma Display Ltd Image display apparatus and its driving method

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006184843A (en) * 2004-12-03 2006-07-13 Fujitsu Hitachi Plasma Display Ltd Image display apparatus and its driving method

Similar Documents

Publication Publication Date Title
KR100658133B1 (en) Driving device and driving method
KR100555071B1 (en) Driving apparatus for driving display panel
JP5015380B2 (en) PDP energy recovery apparatus and method, and high-speed addressing method using the same
KR20000005734A (en) Method for driving plasma display panel
JP2004004513A (en) Driving method for plasma display panel, and plasma display device
JPH10149131A (en) Driving circuit for plasma display panel
JPH11344948A (en) Driving device for display panel
JPH1185093A (en) Display panel drive assembly
JP2005165262A (en) Plasma display device and method of driving plasma display panel
US8111211B2 (en) Plasma display comprising at least first and second groups of electrodes and driving method thereof
JP2001022321A (en) Driving device for display panel
KR20050033166A (en) Driving apparatus and method of plasma display panel and plasma display device
JP2005157284A (en) Plasma display device, and driving method and device for plasma display panel
JP2005157294A (en) Driving method for plasma display panel, and the plasma display device
KR100453892B1 (en) driver circuit of plasma display panel comprising scan voltage generator circuit
JP4012529B2 (en) Plasma display panel and driving method thereof
JPH10214056A (en) Alternating current driving plasma display device and driving method
JP5086639B2 (en) Driving device for plasma display panel
JP2001306028A (en) Drive device for display panel
KR100542226B1 (en) Driving apparatus and method of plasma display panel
KR100627410B1 (en) Plasma display device and driving method thereof
KR20060119415A (en) Plasma display device and driving method thereof
KR100421674B1 (en) Driving Apparatus in Plasma Display Panel
KR100599728B1 (en) Driving apparatus and method of plasma display panel
KR100561344B1 (en) Driving method of plasma display panel and plasma display device

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 4

Free format text: PAYMENT UNTIL: 20071128

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 5

Free format text: PAYMENT UNTIL: 20081128

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 5

Free format text: PAYMENT UNTIL: 20081128

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 6

Free format text: PAYMENT UNTIL: 20091128

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 7

Free format text: PAYMENT UNTIL: 20101128

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111128

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 8

Free format text: PAYMENT UNTIL: 20111128

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121128

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees