JPH10210418A - Magnetic recording and reproducing device - Google Patents

Magnetic recording and reproducing device

Info

Publication number
JPH10210418A
JPH10210418A JP9009333A JP933397A JPH10210418A JP H10210418 A JPH10210418 A JP H10210418A JP 9009333 A JP9009333 A JP 9009333A JP 933397 A JP933397 A JP 933397A JP H10210418 A JPH10210418 A JP H10210418A
Authority
JP
Japan
Prior art keywords
circuit
signal
video signal
video
osd
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9009333A
Other languages
Japanese (ja)
Inventor
Tsutomu Futsukaichi
勉 二日市
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP9009333A priority Critical patent/JPH10210418A/en
Publication of JPH10210418A publication Critical patent/JPH10210418A/en
Pending legal-status Critical Current

Links

Landscapes

  • Studio Circuits (AREA)
  • Television Signal Processing For Recording (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a magnetic recording and reproducing device, in which the circuit configuration is simplified by reducing a mute circuit and input output control signals are reduced in a microcomputer. SOLUTION: A microcomputer 205 outputs a channel (CH)-switching signal to a tuner selection station circuit 201 to switch a CH. Then the microcomputer 205 outputs a Clock signal to an on-screen display(OSD) circuit 203. When the Clock signal is inputted, the OSD circuit 203 generates an internal synchronizing signal and outputs it from an output terminal 206. While the internal synchronization signal is outputted, a video signal from a video signal processing circuit 202 is not outputted from the output terminal 206. Even when a noise signal, such as video buzz generated in the tuner selection station circuit 201, reaches the OSD circuit 203 via a video signal processing circuit 202, the OSD circuit 203 generates the internal synchronization signal.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、映像信号処理回路
と、マイコンにより制御されるチューナー選局回路とオ
ンスクリーンディスプレイ回路(以下、OSD回路と記
す)を有する磁気記録再生装置に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a magnetic recording / reproducing apparatus having a video signal processing circuit, a tuner selection circuit controlled by a microcomputer, and an on-screen display circuit (hereinafter referred to as an OSD circuit).

【0002】[0002]

【従来の技術】近年、磁気記録再生装置に於いて、チュ
ーナー選局回路から出力される映像信号は、チャンネル
(以下、CHという)切り替えの時、切り替えノイズに
より、TV受信機において、映像バズが発生する為、C
H切り替え時には、チューナー選局回路に対して、マイ
コンにより外部映像ミュートが行われている。また、意
図しない不要なタイミングでの映像出力に対しても、マ
イコンからの制御により、映像ミュート回路により映像
ミュートが行われている。
2. Description of the Related Art In recent years, in a magnetic recording / reproducing apparatus, a video signal output from a tuner selection circuit causes a video buzz in a TV receiver due to switching noise when a channel (hereinafter, referred to as CH) is switched. Because it occurs, C
At the time of H switching, an external video mute is performed by the microcomputer for the tuner selection circuit. Also, video muting is performed by a video muting circuit under control of the microcomputer, even for video output at unintended and unnecessary timing.

【0003】以下、従来の磁気記録再生装置について図
面を用いて説明する。図2は従来の磁気記録再生装置の
構成を示すブロック図である。図2において、101は
アンテナ(図示せず)からのテレビジョン信号を受信し
て複合映像信号に復調するチューナー選局回路、102
はチューナー選局回路101で復調した映像信号を各種
処理する映像信号処理回路、103は映像信号処理回路
102から出力される映像信号を映出するOSD回路、
104は不要なタイミングでの映像信号の出力をミュー
トする第1のミュート回路、106はチューナー選局回
路101におけるCH切り替え時のバズを防ぐため出力
信号を一時的にミュートするよう動作する第2のミュー
ト回路、107は出力端子である。
Hereinafter, a conventional magnetic recording / reproducing apparatus will be described with reference to the drawings. FIG. 2 is a block diagram showing a configuration of a conventional magnetic recording / reproducing apparatus. In FIG. 2, reference numeral 101 denotes a tuner selection circuit for receiving a television signal from an antenna (not shown) and demodulating the television signal into a composite video signal;
Is a video signal processing circuit that performs various processing on the video signal demodulated by the tuner tuning circuit 101, 103 is an OSD circuit that displays a video signal output from the video signal processing circuit 102,
Reference numeral 104 denotes a first mute circuit for muting the output of the video signal at unnecessary timing, and reference numeral 106 denotes a second operation for temporarily muting the output signal in order to prevent buzz at the time of CH switching in the tuner selection circuit 101. A mute circuit 107 is an output terminal.

【0004】以上のように構成された従来の磁気記録再
生装置について、以下その動作について説明する。
The operation of the conventional magnetic recording / reproducing apparatus configured as described above will be described below.

【0005】アンテナ(図示せず)からの信号をチュー
ナー選局回路101で受信及び復調し、映像信号処理回
路102で各種映像信号処理が行われる。映像信号処理
回路102からの映像信号はOSD回路103及び第1
のミュート回路104を介して出力端子107に出力さ
れる。
[0005] A signal from an antenna (not shown) is received and demodulated by a tuner tuning circuit 101, and various video signal processes are performed by a video signal processing circuit 102. The video signal from the video signal processing circuit 102 is transmitted to the OSD circuit 103 and the first
Is output to the output terminal 107 through the mute circuit 104.

【0006】CH切り替え時のノイズによるテレビジョ
ン受像機側での映像バズを防ぐ為、CH切り替え時にO
SD回路103からClock信号がマイコン105に
入力され、このClock信号に基づきマイコン105
から出力されるMute1信号によって、第2のミュー
ト回路106がチューナー選局回路101に対してミュ
ート動作する。
[0006] In order to prevent image buzz on the television receiver side due to noise at the time of CH switching, O
The clock signal is input from the SD circuit 103 to the microcomputer 105, and based on the clock signal, the microcomputer 105
The second mute circuit 106 performs a mute operation on the tuner selection circuit 101 in response to the Mute1 signal output from.

【0007】また、不要なタイミングでの映像出力をミ
ュートする為、マイコン105から出力されるMute
2信号にて、第1のミュート回路104が動作し、映像
ミュートが行われている。
In order to mute video output at unnecessary timing, Mute output from the microcomputer 105 is used.
With the two signals, the first mute circuit 104 operates, and video mute is performed.

【0008】[0008]

【発明が解決しようとする課題】しかしながら上記の従
来の構成では、映像バズを防ぐため、第1及び第2のミ
ュート回路のように2つ必要であったため、回路構成が
複雑になると共に、コストアップにつながるという問題
点を有していた。
However, in the above-described conventional configuration, two components, such as the first and second mute circuits, are required to prevent image buzz, so that the circuit configuration becomes complicated and the cost is reduced. There was a problem that leads to up.

【0009】本発明は上記従来の問題点を解決するもの
で、ミュート回路を削減することにより、回路構成を簡
素化できると共にマイコンにおける入出力制御信号を削
減する磁気記録再生装置を提供することを目的とする。
The present invention solves the above-mentioned conventional problems, and provides a magnetic recording / reproducing apparatus which can simplify a circuit configuration and reduce input / output control signals in a microcomputer by reducing mute circuits. Aim.

【0010】[0010]

【課題を解決するための手段】この目的を達成するため
に本発明は、テレビジョン信号を受信し復調するチュー
ナー選局回路と、前記チューナー選局回路からの映像信
号に各種信号処理を行う映像信号処理回路と、前記映像
信号処理回路からの映像信号をそのまま出力するか内部
同期信号を発生して出力するOSD回路と、前記チュー
ナー選局回路に対しチャンネル切り替え信号を出力する
と共に前記OSD回路に対し前記映像信号処理回路から
の映像信号をそのまま出力するか前記内部同期信号を発
生させて出力するかを切り替える制御信号を出力するマ
イコンとを備えたものである。
SUMMARY OF THE INVENTION In order to achieve this object, the present invention provides a tuner tuning circuit for receiving and demodulating a television signal, and a video signal for performing various signal processing on a video signal from the tuner tuning circuit. A signal processing circuit, an OSD circuit that outputs the video signal from the video signal processing circuit as it is or generates and outputs an internal synchronization signal, and outputs a channel switching signal to the tuner selection circuit and outputs the signal to the OSD circuit. A microcomputer that outputs a control signal for switching between outputting the video signal from the video signal processing circuit as it is or generating and outputting the internal synchronization signal.

【0011】上記構成により、ミュート回路を削減する
ことにより、回路構成を簡素化できると共にマイコンに
おける入出力制御信号を削減する磁気記録再生装置を提
供することができる。
According to the above configuration, by reducing the number of mute circuits, it is possible to provide a magnetic recording / reproducing apparatus which can simplify the circuit configuration and reduce input / output control signals in the microcomputer.

【0012】[0012]

【発明の実施の形態】本発明の請求項1に記載の発明
は、テレビジョン信号を受信し復調するチューナー選局
回路と、前記チューナー選局回路からの映像信号に各種
信号処理を行う映像信号処理回路と、前記映像信号処理
回路からの映像信号をそのまま出力するか内部同期信号
を発生して出力するOSD回路と、前記チューナー選局
回路に対しチャンネル切り替え信号を出力すると共に前
記OSD回路に対し前記映像信号処理回路からの映像信
号をそのまま出力するか前記内部同期信号を発生させて
出力するかを切り替える制御信号を出力するマイコンと
を備えたものであり、現状の回路構成を変えることな
く、チューナー選局回路の映像ミュート回路と、映像信
号処理回路の映像ミュート回路及び、これらを制御する
マイコンからの制御信号を削除することができる。ま
た、回路のバラツキによるミュート時間、ミュート動作
についても、任意のタイミングと時間、安定にミュート
動作と同等の効果を行うことが可能である。
DESCRIPTION OF THE PREFERRED EMBODIMENTS The invention according to claim 1 of the present invention is directed to a tuner tuning circuit for receiving and demodulating a television signal, and a video signal for performing various signal processing on a video signal from the tuner tuning circuit. A processing circuit, an OSD circuit that outputs the video signal from the video signal processing circuit as it is or generates and outputs an internal synchronization signal, and outputs a channel switching signal to the tuner selection circuit and A microcomputer that outputs a control signal that switches between outputting the video signal from the video signal processing circuit as it is or generating and outputting the internal synchronization signal, without changing the current circuit configuration. The video mute circuit of the tuner selection circuit, the video mute circuit of the video signal processing circuit, and the control signal from the microcomputer that controls these circuits. It is possible to delete. Also, with respect to the mute time and the mute operation due to the variation of the circuit, it is possible to stably perform the same effect as the mute operation at an arbitrary timing and time.

【0013】以下、本発明の実施の形態について、図面
を用いて説明する。 (実施の形態1)図1は本発明の磁気記録再生装置の実
施の形態のブロック図を示す。図1において、201は
アンテナ(図示せず)からのテレビジョン信号を受信及
び復調するチューナー選局回路、202はチューナー選
局回路201からの映像信号に各種処理を行う映像信号
処理回路、203は映像信号処理回路202からの映像
信号をそまま通すか内部同期信号(ブラックバックやブ
ルーバック)を出力するOSD回路、205はチューナ
ー選局回路201からのClock信号によりOSD回
路203を制御するマイコンであり、CH信号によりチ
ューナー選局回路201のチャンネル切り替えを制御し
ている。206はOSD回路203から出力される映像
信号を外部に出力する出力端子である。
Hereinafter, embodiments of the present invention will be described with reference to the drawings. (Embodiment 1) FIG. 1 is a block diagram showing an embodiment of a magnetic recording / reproducing apparatus according to the present invention. In FIG. 1, reference numeral 201 denotes a tuner tuning circuit that receives and demodulates a television signal from an antenna (not shown); 202, a video signal processing circuit that performs various processes on a video signal from the tuner tuning circuit 201; An OSD circuit that passes the video signal from the video signal processing circuit 202 as it is or outputs an internal synchronization signal (black back or blue back). 205 is a microcomputer that controls the OSD circuit 203 based on a Clock signal from the tuner tuning circuit 201. Yes, the channel switching of the tuner tuning circuit 201 is controlled by the CH signal. An output terminal 206 outputs a video signal output from the OSD circuit 203 to the outside.

【0014】以上のように構成された本実施の形態の磁
気記録再生装置について、以下その動作について説明す
る。
The operation of the magnetic recording / reproducing apparatus of the present embodiment configured as described above will be described below.

【0015】アンテナ(図示せず)からのテレビジョン
信号はチューナー選局回路201で受信及び復調され、
映像信号処理回路202で各種映像信号処理が行われ
る。映像信号処理回路202から出力された映像信号
は、OSD回路203を介して出力端子206から外部
に出力される。
A television signal from an antenna (not shown) is received and demodulated by a tuner selection circuit 201,
The video signal processing circuit 202 performs various video signal processing. The video signal output from the video signal processing circuit 202 is output from the output terminal 206 to the outside via the OSD circuit 203.

【0016】ここで、外部からCH切り替えの命令が入
力された時、マイコン205はCH切り替え信号をチュ
ーナー選局回路201に出力して、チャンネルを切り替
える。それと共にマイコン205からOSD回路203
にClock信号が出力され、OSD回路203はこの
Clock信号が入力されると、内部同期信号を発生し
て出力端子206から出力する。この内部同期信号が出
力している間は、映像信号処理回路202からの映像信
号は出力端子206から出力されない。よって、チュー
ナー選局回路201で発生した映像バズなどのノイズ信
号が、映像信号処理回路202を経由して、OSD回路
203に到達してもOSD回路203にて内部同期信号
を発生させておくことにより、TV画面上にはノイズ信
号は現れない。
Here, when a CH switching command is input from the outside, the microcomputer 205 outputs a CH switching signal to the tuner selection circuit 201 to switch channels. At the same time, the microcomputer 205 sends the OSD circuit 203
When the Clock signal is input, the OSD circuit 203 generates an internal synchronization signal and outputs it from the output terminal 206. While the internal synchronization signal is being output, the video signal from the video signal processing circuit 202 is not output from the output terminal 206. Therefore, even if a noise signal such as a video buzz generated by the tuner tuning circuit 201 reaches the OSD circuit 203 via the video signal processing circuit 202, the OSD circuit 203 should generate an internal synchronization signal. Therefore, no noise signal appears on the TV screen.

【0017】以上のように本実施の形態によれば、簡単
な構成で映像バズなどのノイズ信号をTV画面上に出力
しないようにすることができる。
As described above, according to the present embodiment, it is possible to prevent a noise signal such as video buzz from being output on a TV screen with a simple configuration.

【0018】[0018]

【発明の効果】以上のように本発明は、従来必要であっ
た2つのミュート回路と、それを制御するためのマイコ
ンからの信号を削減することができるので、簡単な回路
構成で映像バズなどのノイズ信号をTV画面上に出力し
ないようにできるという優れた効果を奏するものであ
る。
As described above, the present invention can reduce the two mute circuits required conventionally and the signal from the microcomputer for controlling the two mute circuits. This is an excellent effect that the noise signal can be prevented from being output on the TV screen.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の実施の形態における磁気記録再生装置
の構成を示すブロック図
FIG. 1 is a block diagram showing a configuration of a magnetic recording / reproducing apparatus according to an embodiment of the present invention.

【図2】従来の磁気記録再生装置の構成を示すブロック
FIG. 2 is a block diagram showing a configuration of a conventional magnetic recording / reproducing apparatus.

【符号の説明】[Explanation of symbols]

201 チューナー選局回路 202 映像信号処理回路 203 OSD回路 205 マイコン 201 Tuner Tuning Circuit 202 Video Signal Processing Circuit 203 OSD Circuit 205 Microcomputer

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】 テレビジョン信号を受信し復調するチュ
ーナー選局回路と、前記チューナー選局回路からの映像
信号に各種信号処理を行う映像信号処理回路と、前記映
像信号処理回路からの映像信号をそのまま出力するか内
部同期信号を発生して出力するOSD回路と、前記チュ
ーナー選局回路に対しチャンネル切り替え信号を出力す
ると共に前記OSD回路に対し前記映像信号処理回路か
らの映像信号をそのまま出力するか前記内部同期信号を
発生させて出力するかを切り替える制御信号を出力する
マイコンとを備えたことを特徴とする磁気記録再生装
置。
1. A tuner selection circuit for receiving and demodulating a television signal, a video signal processing circuit for performing various signal processing on a video signal from the tuner selection circuit, and a video signal from the video signal processing circuit. An OSD circuit that outputs as it is or outputs an internal synchronization signal, and a channel switching signal that is output to the tuner selection circuit and a video signal from the video signal processing circuit that is output to the OSD circuit as it is A magnetic recording / reproducing apparatus comprising: a microcomputer for outputting a control signal for switching between generating and outputting the internal synchronization signal.
JP9009333A 1997-01-22 1997-01-22 Magnetic recording and reproducing device Pending JPH10210418A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9009333A JPH10210418A (en) 1997-01-22 1997-01-22 Magnetic recording and reproducing device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9009333A JPH10210418A (en) 1997-01-22 1997-01-22 Magnetic recording and reproducing device

Publications (1)

Publication Number Publication Date
JPH10210418A true JPH10210418A (en) 1998-08-07

Family

ID=11717554

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9009333A Pending JPH10210418A (en) 1997-01-22 1997-01-22 Magnetic recording and reproducing device

Country Status (1)

Country Link
JP (1) JPH10210418A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100352935B1 (en) * 2000-06-14 2002-09-16 이혁수 Low Pollution Power

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100352935B1 (en) * 2000-06-14 2002-09-16 이혁수 Low Pollution Power

Similar Documents

Publication Publication Date Title
JPH05304639A (en) Device and method for stabilizing picture in video system
KR20010024498A (en) Integrated television processor
KR100402300B1 (en) Method for changing the channel of a television set, and a corresponding television set
JPH10210418A (en) Magnetic recording and reproducing device
JP3119101U (en) Television and broadcast signal receiver
KR100251059B1 (en) Method and device for automatic channel searching of two-tuner television
KR100201835B1 (en) Channel turning apparatus & method therefor television
KR0138066Y1 (en) Broadcasting control apparatus by using a telephone
KR950001564B1 (en) On-screen function circuit using teletext tv
KR100288966B1 (en) Cross talk removal method
KR0180647B1 (en) Auto change method of txt and tv mode in tv
KR0147669B1 (en) Method and apparatus for on screen displaying in the double screen television
KR200262131Y1 (en) Teletext receiver that can switch channels in telecast mode
KR0181017B1 (en) Method for switching automatic channel of the playing vcr in television
KR200201992Y1 (en) Signal switching circuit
KR0141857B1 (en) Picture control function with television receiver using sub-picture
KR200158350Y1 (en) Common device of a synchronous clock
KR0158322B1 (en) Television receiver equipped with broadcasting fanal channel osd function
KR200156677Y1 (en) Apparatus for preventing distortion of picture by low noise amplifier in 2-tuner recording
KR100209952B1 (en) Pip-type trlevision having a common agc
KR19990043830A (en) Automatic screen changer of audio / video system
JPH04183184A (en) Image display controller
JPH06178314A (en) Television receiver
JP2005109593A (en) Television broadcast receiver
JPH1141531A (en) Test pattern signal generator

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040422

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040720

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040817

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20041130

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20050329