JPH10210363A - 映像合成装置 - Google Patents

Abstract

(57)【要約】 【課題】 ＰＤＰで合成映像を表示するための合成映像
信号を、容易にＮＴＳＣ信号に変換できるようにするこ
と。 【解決手段】 入力映像信号Ａ、Ｂを合成する映像合成
処理回路１６Ｂと、合成映像を表示するＰＤＰとを具備
した映像合成装置において、映像合成処理回路１６Ｂに
よって、入力映像信号Ａ、Ｂの水平有効映像サンプリン
グ数の和がＰＤＰの水平有効映像サンプリング数８５２
に設定されるとともに、合成映像信号の水平サンプリン
グ数がＰＤＰの水平有効映像サンプリング数の約（１／
０．８３）倍の１０２４に設定されているので、ＮＴＳ
Ｃ規格との互換性があり、容易にＮＴＳＣ信号をエンコ
ードでき、ＰＤＰで合成映像を表示できると同時に、Ｎ
ＴＳＣエンコーダ３４を用いて回路１６Ｂから出力する
合成映像信号をＮＴＳＣ信号に変換でき、汎用のＶＴ
Ｒ、テレビジョン受像機で録画、表示できる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、複数の入力映像信
号（例えばＮＴＳＣ信号やパソコン信号等）を合成して
合成映像信号を作成する映像合成処理回路と、この映像
合成処理回路で作成した合成映像信号の合成映像を表示
するディジタルインタフェースをもつディスプレイ装置
（例えばＰＤＰやＬＣＤ）とを具備した映像合成装置に
関するものである。ここで、ＮＴＳＣ信号は現行カラー
テレビジョン方式（ＮａｔｉｏｎａｌＴｅｌｅｖｉｓｉ
ｏｎ Ｓｙｓｔｅｍ Ｃｏｍｍｉｔｔｅｅ）で用いられ
ている映像信号を表し、パソコン信号はパーソナルコン
ピュータから出力する映像信号を表し、ＰＤＰ、ＬＣＤ
はそれぞれディジタルディスプレイ装置であるプラズマ
ディスプレイパネル、液晶ディスプレイを表す。

【０００２】

【従来の技術】従来、この種の映像合成装置は図３又は
図５に示すように構成されていた。図３に示すもので
は、サンプルクロック（又はサンプリングクロック）発
生回路１０及びＡ／Ｄ変換回路１２、１４からなる標本
化回路によって入力映像信号Ａ、Ｂがサンプリングさ
れ、映像合成処理回路１６によってサンプリング信号が
合成され、この合成映像信号をＰＤＰへ出力することに
よって、図４に示すような映像Ａ、Ｂの合成映像を表示
していた。ここで、合成映像の水平有効映像サンプリン
グ数８５２は水平有効映像期間のサンプリング数（ドッ
ト数）を表す。入力映像信号Ａ、Ｂが共にＮＴＳＣ信号
（例えばＡが地上波のテレビジョン信号、Ｂがビデオ再
生映像信号）で、映像Ａ、Ｂの合成映像を図４に示すよ
うにＰＤＰに２分割して同時に表示する場合には、サン
プルクロック発生回路１０Ａ及びＡ／Ｄ変換回路１２、
１４からなる標本化回路のサンプルクロックＣｋａ、Ｃ
ｋｂをＮＴＳＣ信号に都合のよい４Ｆｓｃ（Ｆｓｃは色
副搬送波周波数（Ｆｓｃ＝３．５８ＭＨｚ））として入
力映像信号Ａ、Ｂをサンプリング（水平サンプリング数
９１０、水平有効映像サンプリング数７５５（≒９１０
×０．８３））した後、映像合成処理回路１６で入力映
像信号Ａ、Ｂの水平有効映像サンプリング数のそれぞれ
を、ＰＤＰにおける合成映像の水平有効映像サンプリン
グ数８５２の１／２の４２６に設定して位置合わせして
いた。この場合、合成映像信号の水平サンプリング数は
ＰＤＰの水平表示画素数８５２以上必要となるので、ク
ロック発生のための回路部品の入手のし易さから、ＮＴ
ＳＣの色副搬送波周波数Ｆｓｃの４倍の周波数のサンプ
ルクロックが使われ、映像合成処理回路１６における合
成映像信号の水平サンプリング数を９１０としていた。
ここで、水平サンプリング数は水平映像期間（１Ｈ）の
サンプリング数を表す。

【０００３】図５に示すものでは、サンプルクロック発
生回路１０及びＡ／Ｄ変換回路１２、１４からなる標本
化回路によって入力映像信号Ａ、Ｂがサンプリングさ
れ、画素変換回路１８、２０によってリサンプリングさ
れ、映像合成処理回路１６Ａによってこのリサンプリン
グ信号が合成され、ＰＤＰで図６に示すような映像Ａ、
Ｂの合成映像を表示していた。入力映像信号Ａ、Ｂが共
にＮＴＳＣ信号（例えばＡが地上波のテレビジョン信
号、Ｂがビデオ再生映像信号）で、映像Ａ、Ｂの合成映
像を図６に示すようにＰＤＰに２分割して同時に表示す
る場合には、サンプルクロック発生回路１０Ａ及びＡ／
Ｄ変換回路１２、１４からなる標本化回路のサンプルク
ロックＣｋａ、ＣｋｂをＮＴＳＣ信号に都合のよい４Ｆ
ｓｃとし、画素変換回路１８、２０の画素変換処理で水
平有効映像サンプリング数のそれぞれを、ＰＤＰにおけ
る合成映像信号の水平有効映像サンプリング数８５２の
１／２の４２６に設定し、映像合成処理回路１６で位置
合わせをしていた。この場合、合成映像の水平サンプリ
ング数はＰＤＰの水平表示画素数８５２以上必要となる
ので、クロック発生のための回路部品の入手のし易さか
ら、ＮＴＳＣの色副搬送波周波数Ｆｓｃの４倍のサンプ
ルクロックが使われ、映像合成処理回路１６Ａにおける
合成映像信号の水平サンプリング数を９１０としてい
た。

【０００４】

【発明が解決しようとする課題】しかしながら、図３、
図５に示した従来例では、合成映像信号の水平有効映像
サンプリング数を８５２、水平サンプリング数を９１０
としたので、水平有効映像サンプリング数の水平サンプ
リング数に対する割合をＲとすると、 Ｒ＝８５２／９１０＝０．９６６２… となり、ＮＴＳＣ規格の０．８３を大きく超えてしま
い、映像合成処理回路１６、１６Ａで合成した映像信号
を容易にＮＴＳＣ信号に変換することができないので、
ＮＴＳＣ規格のモニタ用に出力することができず、出力
側に汎用のＶＴＲ（ビデオテープレコーダ）や表示デバ
イス（例えばテレビジョン受像機）を接続して録画や表
示ができないという問題点があった。

【０００５】本発明は、上述の問題点に鑑みなされたも
ので、複数の入力映像信号を合成して合成映像信号を作
成する映像合成処理回路と、この映像合成処理回路で作
成した合成映像信号の合成映像を表示するディジタルイ
ンタフェースをもつディスプレイ装置とを具備した映像
合成装置において、ディスプレイ装置で合成映像を表示
するための合成映像信号を、容易にＮＴＳＣ信号に変換
することができるようにすることを目的とするものであ
る。

【０００６】

【課題を解決するための手段】請求項１に係る発明は、
複数の入力映像信号を合成して合成映像信号を作成する
映像合成処理回路と、この映像合成処理回路で作成した
合成映像信号の合成映像を表示するディジタルインタフ
ェースをもつディスプレイ装置とを具備した映像合成装
置において、映像合成処理回路は、複数の入力映像信号
の水平有効映像サンプリング数の和がディスプレイ装置
の水平有効映像サンプリング数に設定されるとともに、
合成映像信号の水平サンプリング数がディスプレイ装置
の水平有効映像サンプリング数の約（１／０．８３）倍
に設定されていることを特徴とするものである。

【０００７】映像合成処理回路の映像合成処理によっ
て、複数の入力映像信号の水平有効映像サンプリング数
の和がディスプレイ装置の水平有効映像サンプリング数
に設定されるとともに、合成映像信号の水平サンプリン
グ数がディスプレイ装置の水平有効映像サンプリング数
の約（１／０．８３）倍に設定されているので、ＮＴＳ
Ｃ規格との互換性があり、容易にＮＴＳＣ信号をエンコ
ードできる。このため、ディジタルインタフェースをも
つディスプレイ装置で合成映像を表示できると同時に、
ＮＴＳＣエンコーダを用いて映像合成処理回路から出力
する合成映像信号をＮＴＳＣ信号に変換することがで
き、汎用のＶＴＲや表示デバイス（例えばテレビジョン
受像機）で録画したり表示することができる。

【０００８】請求項２に係る発明は、複数の入力映像信
号のサンプル値をリサンプリングする画素変換回路と、
この画素変換回路のリサンプリング値を合成して合成映
像信号を作成する映像合成処理回路と、この映像合成処
理回路で作成した合成映像信号の合成映像を表示するデ
ィジタルインタフェースをもつディスプレイ装置とを具
備した映像合成装置において、画素変換回路は、複数の
入力映像信号の水平有効映像サンプリング数の和がディ
スプレイ装置の水平有効映像サンプリング数となるとと
もに、合成映像信号の水平サンプリング数がディスプレ
イ装置の水平有効映像サンプリング数の約（１／０．８
３）倍となるように、複数の入力映像信号のサンプル値
をリサンプリングしてなることを特徴とするものであ
る。

【０００９】画素変換回路の画素変換処理によって、複
数の入力映像信号の水平有効映像サンプリング数の和が
ディスプレイ装置の水平有効映像サンプリング数に設定
されるとともに、合成映像信号の水平サンプリング数が
ディスプレイ装置の水平有効映像サンプリング数の約
（１／０．８３）倍に設定されているので、ＮＴＳＣ規
格との互換性があり、容易にＮＴＳＣ信号をエンコード
できる。このため、ディジタルインタフェースをもつデ
ィスプレイ装置で合成映像を表示できると同時に、ＮＴ
ＳＣエンコーダを用いて映像合成処理回路から出力する
合成映像信号をＮＴＳＣ信号に変換することができ、汎
用のＶＴＲや表示デバイス（例えばテレビジョン受像
機）で録画したり表示することができる。

【００１０】請求項３に係る発明は、複数の入力映像信
号のサンプル値をリサンプリングする画素変換回路と、
この画素変換回路のリサンプリング値を合成して合成映
像信号を作成する映像合成処理回路と、この映像合成処
理回路で作成した合成映像信号の合成映像を表示するデ
ィジタルインタフェースをもつディスプレイ装置とを具
備した映像合成装置において、映像合成処理回路は、複
数の入力映像信号の水平有効映像サンプリング数の和が
ディスプレイ装置の水平有効映像サンプリング数に設定
されるとともに、合成映像信号の水平サンプリング数が
ディスプレイ装置の水平有効映像サンプリング数の約
（１／０．８３）倍に設定されていることを特徴とする
ものである。

【００１１】映像合成処理回路の映像合成処理によっ
て、複数の入力映像信号の水平有効映像サンプリング数
の和がディスプレイ装置の水平有効映像サンプリング数
に設定されるとともに、合成映像信号の水平サンプリン
グ数がディスプレイ装置の水平有効映像サンプリング数
の約（１／０．８３）倍に設定されているので、ＮＴＳ
Ｃ規格との互換性があり、容易にＮＴＳＣ信号をエンコ
ードできる。このため、ディジタルインタフェースをも
つディスプレイ装置で合成映像を表示できると同時に、
ＮＴＳＣエンコーダを用いて映像合成処理回路から出力
する合成映像信号をＮＴＳＣ信号に変換することがで
き、汎用のＶＴＲや表示デバイス（例えばテレビジョン
受像機）で録画したり表示することができる。

【００１２】

【発明の実施の形態】以下、本発明の一実施形態例を図
面を用いて説明する。図１は請求項１に係る発明の一実
施形態例を示し、この図において図３と同一部分は同一
符号とする。図１において、１０Ｂはサンプルクロック
発生回路、１２、１４はＡ／Ｄ（アナログ／ディジタ
ル）変換回路で、これらの回路１０Ｂ、１２、１４は標
本化回路を形成している。一方のＡ／Ｄ変換回路１２の
出力側は、インタレース走査用（インタレース走査方
式）の信号をプログレッシブ走査用（ノンインタレース
走査用（ノンインタレース走査方式））の信号に変換す
るＩ／Ｐ変換回路２２を経たのち、接続端子２４を介し
て映像合成処理回路１６Ｂの一方の入力側に接続され、
他方のＡ／Ｄ変換回路１４の出力側はＩ／Ｐ変換回路２
６を経ずに接続端子２８を介して映像合成回路１６Ｂの
他方の入力側に接続されている。

【００１３】前記映像合成処理回路１６Ｂは、前記サン
プルクロック発生回路１０ＢからのサンプルクロックＣ
ｋｄを用いて、Ａ／Ｄ変換回路１２、１４、Ｉ／Ｐ変換
回路２２を介して入力した入力映像信号Ａ、Ｂをサンプ
リングして合成し、つぎの条件を満たす合成映像信号を
作成して出力するように構成されている。すなわち、入
力映像信号ＡとＢの水平有効映像サンプリング数の和が
ＰＤＰの水平有効映像サンプリング数８５２となるとと
もに、合成映像信号の水平サンプリング数がＰＤＰの水
平有効映像サンプリング数８５２の約（１／０．８３）
倍の１０２４となるように構成されている。

【００１４】前記映像合成処理回路１６Ｂの出力側に
は、前記ＰＤＰが結合されるとともに、プログレッシブ
走査用の信号をインタレース走査用の信号に変換するＰ
／Ｉ変換回路３０、Ｄ／Ａ（ディジタル／アナログ）変
換回路３２及びＮＴＳＣエンコーダ３４が順次結合さ
れ、このＮＴＳＣエンコーダ３４の出力側にモニタ出力
が得られる。前記映像合成処理回路１６Ｂの出力側に
は、必要に応じてＤ／Ａ変換回路３６が結合され、この
Ｄ／Ａ変換回路３６の出力側にはＰＣ（パーソナルコン
ピュータ）用のモニタ出力が得られる。

【００１５】つぎに、図１の作用を説明する。サンプル
クロック発生回路１０Ｂ及びＡ／Ｄ変換回路１２、１４
で形成された標本化回路は、入力映像信号Ａ（例えば、
インタレース走査用のＮＴＳＣ信号）、Ｂ（例えば、横
６４０画素、縦４８０画素のＶＧＡ仕様のパソコン信
号）をサンプルクロックＣｋａ（例えば周波数が４Ｆｓ
ｃ）、Ｃｋｂ（例えば周波数が２５ＭＨｚ）でサンプリ
ングしたサンプル値を出力する。一方のＡ／Ｄ変換回路
１２から出力する信号は、Ｉ／Ｐ変換回路２２でインタ
レース走査用からプログレッシブ走査用の信号を変換さ
れて映像合成処理回路１６Ｂの一方の入力側に入力す
る。他方のＡ／Ｄ変換回路１４から出力するプログレッ
シブ走査用の信号は、直接、映像合成処理回路１６Ｂの
他方の入力側に入力する。

【００１６】映像合成処理回路１６Ｂは、サンプルクロ
ック発生回路１０ＢからのサンプルクロックＣｋｄを用
いて２つの入力映像信号Ａ、Ｂをサンプリングして合成
し、入力映像信号ＡとＢの水平有効映像サンプリング数
の和がＰＤＰの水平有効映像サンプリング数８５２とな
るとともに、合成映像信号の水平サンプリング数がＰＤ
Ｐの水平有効映像サンプリング数８５２の約（１／０．
８３）倍の１０２４となるような合成映像信号を作成し
てＰＤＰへ出力する。例えば、入力映像信号ＡとＢのそ
れぞれの水平有効映像サンプリング数を合成映像の水平
有効映像サンプリング数８５２の１／２の４２６とする
と、ＰＤＰは図４、図６に示した場合と同様な２分割さ
れた映像Ａ、Ｂの合成映像を表示する。又は、映像Ａと
Ｂの水平方向表示比率を１：２とするときは、入力映像
信号ＡとＢのそれぞれの水平有効映像サンプリング数を
２８４（＝８５２×１／３）と５６８（＝８５２×２／
３）とする。

【００１７】映像合成処理回路１６Ｂで作成された合成
映像信号は、Ｐ／Ｉ変換回路３０でプログレッシブ走査
用からインタレース走査用の信号に変換され、Ｄ／Ａ変
換回路３２でディジタル信号からアナログ信号に変換さ
れ、ＮＴＳＣエンコーダ３４でＮＴＳＣ信号に変換され
モニタ出力となる。このため、ＮＴＳＣエンコーダ３４
の出力側に汎用のＶＴＲ、テレビジョン受像機を接続す
ることによって、録画、表示ができる。

【００１８】図２は請求項２に係る発明の一実施形態例
を示すもので、この図において図１と同一部分は同一符
号とする。図２において、１０Ｃはサンプルクロック発
生回路、１２、１４はＡ／Ｄ変換回路で、これらの回路
１０Ｃ、１２、１４は標本化回路を形成している。一方
のＡ／Ｄ変換回路１２の出力側は、Ｉ／Ｐ変換回路２２
を経たのち、接続端子２４、画素変換回路３８を介して
映像合成処理回路１６Ｃの一方の入力側に接続され、他
方のＡ／Ｄ変換回路１４の出力側はＩ／Ｐ変換回路２６
を経ずに接続端子２８、画素変換回路４０を介して映像
合成回路１６Ｂの他方の入力側に接続されている。

【００１９】前記画素変換回路３８、４０は、例えばＲ
ＡＭを主体としてなり、１水平走査期間の読み出しクロ
ックの周波数を書き込みクロックの周波数より大きくす
ることによって、映像合成回路１６Ｃにおける入力映像
信号ＡとＢの水平有効映像サンプリング数の和がＰＤＰ
の水平有効映像サンプリング数８５２となるとともに、
合成映像信号の水平サンプリング数がＰＤＰの水平有効
映像サンプリング数８５２の約（１／０．８３）倍の１
０２４となるように構成されている。前記映像合成処理
回路１６Ｃの出力側には、前記ＰＤＰが結合されるとと
もに、Ｐ／Ｉ変換回路３０、Ｄ／Ａ変換回路３２及びＮ
ＴＳＣエンコーダ３４が順次結合されている。

【００２０】つぎに、図２の作用を説明する。サンプル
クロック発生回路１０Ｃ及びＡ／Ｄ変換回路１２、１４
で形成された標本化回路は、入力映像信号Ａ（例えば、
インタレース走査用のＮＴＳＣ信号）、Ｂ（例えば、横
６４０画素、縦４８０画素のＶＧＡ仕様のパソコン信
号）をサンプルクロックＣｋａ（例えば周波数が４Ｆｓ
ｃ）、Ｃｋｂ（例えば周波数が２５ＭＨｚ）でサンプリ
ングしたサンプル値を出力する。一方のＡ／Ｄ変換回路
１２から出力する信号は、Ｉ／Ｐ変換回路２２でインタ
レース走査用からプログレッシブ走査用の信号に変換さ
れ画素変換回路３８を介して映像合成処理回路１６Ｃの
一方の入力側に入力する。他方のＡ／Ｄ変換回路１４か
ら出力するプログレッシブ走査用の信号は、画素変換回
路４０を介して映像合成処理回路１６Ｂの他方の入力側
に入力する。

【００２１】画素変換回路３８、４０は、１水平走査期
間の読み出しクロックの周波数を書き込みクロックの周
波数より大きくする画素変換処理によって、映像合成処
理回路１６Ｃにおける入力映像信号ＡとＢの水平有効映
像サンプリング数の和がＰＤＰの水平有効映像サンプリ
ング数８５２となるとともに、合成映像信号の水平サン
プリング数がＰＤＰの水平有効映像サンプリング数８５
２の約（１／０．８３）倍の１０２４とする。例えば、
画素変換回路３８、４０による画素変換処理で映像合成
処理回路１６Ｃにおける入力映像信号ＡとＢのそれぞれ
の水平有効映像サンプリング数を合成映像の水平有効映
像サンプリング数８５２の１／２の４２６とすると、Ｐ
ＤＰは図４、図６に示した場合と同様な２分割された映
像Ａ、Ｂの合成映像を表示する。又は、入力映像信号Ａ
とＢのそれぞれの水平有効映像サンプリング数を２８４
と５６８とすると、ＰＤＰは水平方向の表示比率が１：
２の映像ＡとＢの合成映像を表示する。

【００２２】映像合成処理回路１６Ｃで作成された合成
映像信号は、Ｐ／Ｉ変換回路３０でプログレッシブ走査
用からインタレース走査用の信号に変換され、Ｄ／Ａ変
換回路３２でディジタル信号からアナログ信号に変換さ
れ、ＮＴＳＣエンコーダ３４でＮＴＳＣ信号に変換され
モニタ出力となる。このため、ＮＴＳＣエンコーダ３４
の出力側に汎用のＶＴＲ、テレビジョン受像機を接続す
ることによって録画、表示できる。

【００２３】図２に示した実施形態例では、画素変換回
路３８、４０による１水平走査期間の読み出しクロック
の周波数を書き込みクロックの周波数より大きくする画
素変換処理によって、映像合成処理回路１６Ｃにおける
入力映像信号Ａ、Ｂのそれぞれの水平有効映像サンプリ
ング数を合成映像の水平有効映像サンプリング数８５２
の１／２の４２６とするとともに、合成映像信号の水平
サンプリング数がＰＤＰの水平有効映像サンプリング数
８５２の約（１／０．８３）倍の１０２４とするように
したが、本発明はこれに限るものでなく、映像合成処理
回路を図１の場合と同様に構成した場合（請求項３の発
明の実施形態例に対応）についても本発明を利用でき
る。

【００２４】すなわち、図２の映像合成処理回路１６Ｃ
を、図１の映像合成処理回路１６Ｂと同様に、サンプル
クロック発生回路からのサンプルクロックを用いて、入
力映像信号ＡとＢの水平有効映像サンプリング数の和が
ＰＤＰの水平有効映像サンプリング数８５２となるとと
もに、合成映像信号の水平サンプリング数がＰＤＰの水
平有効映像サンプリング数８５２の約（１／０．８３）
倍の１０２４となるような構成のものに代えた場合につ
いても本発明を利用することができる。この場合、映像
合成処理回路の前段の画素変換回路は、１水平走査期間
の読み出しクロックの周波数を書き込みクロックの周波
数より大きくする必要がないので、両クロックの周波数
を同一としてもよい。

【００２５】図１、図２に示した実施形態例では、２つ
の入力映像信号Ａ、Ｂがともにアナログ信号の場合につ
いて説明したが、本発明はこれに限るものでなく、２つ
の入力映像信号Ａ、Ｂの一方がアナログ信号で他方がデ
ィジタル信号の場合、又は双方がディジタル信号の場合
についても利用することができる。このような場合、デ
ィジタル側の入力信号をサンプリングするための標本化
回路を省略することができる。

【００２６】図１、図２に示した実施形態例では、映像
合成処理回路の出力側に結合された複数の映像出力装置
を、ＰＤＰと汎用のテレビジョン受像機（又はＶＴＲ）
と必要に応じて追加されたＰＣ用モニタとした場合につ
いて説明したが、本発明はこれに限るものでなく、複数
の映像出力装置の少なくとも１つがディジタルインタフ
ェースをもつディスプレイ装置（例えばＰＤＰやＬＣ
Ｄ）で、残りの少なくとも１つがＮＴＳＣ規格に近いも
のであればよい。

【００２７】例えば、複数の映像出力装置を２つとした
場合においても、ディジタルインタフェースをもつディ
スプレイ装置をパソコン用ＬＣＤとし、もう１つの映像
出力装置を汎用のテレビジョン受像機としたときも利用
することができる。この場合、パソコン用ＬＣＤの水平
有効映像サンプリング数が８００、１０２４、１２８０
とすると、合成映像信号の水平サンプリング数は、それ
ぞれそれらの約（１／０．８３）倍に設定される。ま
た、ディジタルインタフェースをもつディスプレイ装置
を水平有効映像サンプリング数が８５２のＰＤＰとし、
もう１つの映像出力装置をＰＣ用モニタとしたときにも
利用することができる。この場合、合成映像信号の水平
サンプリング数は、ＰＣ用モニタに対応して８５２の約
（１／０．７９）倍から（１／０．８９）倍の範囲に設
定される。

【００２８】図１、図２に示した実施形態例では、２つ
の入力映像信号Ａ、Ｂの一方（例えばＡ）がインタレー
ス走査用のＮＴＳＣ信号で他方（例えばＢ）がプログレ
ッシブ走査用のパソコン信号の場合について説明した
が、本発明はこれに限るものでなく、２つの入力映像信
号Ａ、Ｂがともにインタレース走査用のＮＴＳＣ信号又
はプログレッシブ走査用のパソコン信号の場合について
も利用することができる。

【００２９】図１、図２に示した実施形態例では、入力
映像信号が２つの場合について説明したが、本発明はこ
れに限るものでなく、入力映像信号が３つ以上の場合に
ついても利用することができる。

【００３０】

【発明の効果】請求項１に係る発明は、映像合成処理回
路と、ディジタルインタフェースをもつディスプレイ装
置とを具備した映像合成装置において、映像合成処理回
路によって、複数の入力映像信号の水平有効映像サンプ
リング数の和がディスプレイ装置の水平有効映像サンプ
リング数（例えば８５２）に設定されるとともに、合成
映像信号の水平サンプリング数がディスプレイ装置の水
平有効映像サンプリング数の約（１／０．８３）倍（例
えば１０２４）に設定されているので、ＮＴＳＣ規格と
の互換性があり、容易にＮＴＳＣ信号をエンコードでき
る。このため、ディジタルインタフェースをもつディス
プレイ装置で合成映像を表示できると同時に、ＮＴＳＣ
エンコーダを用いて映像合成処理回路から出力する合成
映像信号をＮＴＳＣ信号に変換することができ、出力側
に汎用のＶＴＲや表示デバイス（例えばテレビジョン受
像機）を接続することによって録画したり表示できる。

【００３１】請求項２に係る発明は、画素変換回路と、
映像合成処理回路と、ディジタルインタフェースをもつ
ディスプレイ装置とを具備した映像合成装置において、
画素変換回路の画素変換処理によって、映像合成処理回
路における複数の入力映像信号の水平有効映像サンプリ
ング数の和がディスプレイ装置の水平有効映像サンプリ
ング数となるとともに、合成映像信号の水平サンプリン
グ数がディスプレイ装置の水平有効映像サンプリング数
の約（１／０．８３）倍となるように、複数の入力映像
信号のサンプル値をリサンプリングするので、ＮＴＳＣ
規格との互換性があり、容易にＮＴＳＣ信号をエンコー
ドできる。このため、ディジタルインタフェースをもつ
ディスプレイ装置で合成映像を表示できると同時に、Ｎ
ＴＳＣエンコーダを用いて映像合成処理回路から出力す
る合成映像信号をＮＴＳＣ信号に変換することができ、
出力側に汎用のＶＴＲや表示デバイス（例えばテレビジ
ョン受像機）を接続することによって録画したり表示で
きる。

【００３２】請求項３に係る発明は、画素変換回路と、
映像合成処理回路と、ディジタルインタフェースをもつ
ディスプレイ装置とを具備した映像合成装置において、
映像合成処理回路によって、複数の入力映像信号の水平
有効映像サンプリング数の和がディスプレイ装置の水平
有効映像サンプリング数に設定されるとともに、合成映
像信号の水平サンプリング数がディスプレイ装置の水平
有効映像サンプリング数の約（１／０．８３）倍に設定
されているので、ＮＴＳＣ規格との互換性があり、容易
にＮＴＳＣ信号をエンコードできる。このため、ディジ
タルインタフェースをもつディスプレイ装置で合成映像
を表示できると同時に、ＮＴＳＣエンコーダを用いて映
像合成処理回路から出力する合成映像信号をＮＴＳＣ信
号に変換することができ、出力側に汎用のＶＴＲや表示
デバイス（例えばテレビジョン受像機）を接続すること
によって録画したり表示できる。

【図面の簡単な説明】

【図１】請求項１の発明に係る映像合成装置の一実施形
態例を示すブロック図である。

【図２】請求項２の発明に係る映像合成装置の一実施形
態例を示すブロック図である。

【図３】従来例の映像合成装置を示すブロック図であ
る。

【図４】図３の作用を示す説明図である。

【図５】他の従来例の映像合成装置を示すブロック図で
ある。

【図６】図５の作用を示す説明図である。

【符号の説明】

１０、１０Ａ、１０Ｂ、１０Ｃ…サンプルクロック発生
回路、 １２、１４…Ａ／Ｄ（アナログ／ディジタル）
変換回路、 １６、１６Ａ、１６Ｂ、１６Ｃ…映像合成
処理回路、 １８、２０、３８、４０…画素変換回路、
２２、２６…Ｉ／Ｐ（インタレース／プログレッシ
ブ）変換回路、 ２４、２８…接続端子、３０…Ｐ／Ｉ
（プログレッシブ／インタレース）変換回路、 ３２…
Ｄ／Ａ（ディジタル／アナログ）変換回路、 Ｃｋａ、
Ｃｋｂ、Ｃｋｃ、Ｃｋｄ、Ｃｋｅ…サンプルクロック。

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁶ 識別記号 ＦＩ Ｇ０９Ｇ 5/00 ５５５ Ｇ０９Ｇ 5/00 ５５５Ａ 5/14 5/14 Ｚ

Claims (6)

【特許請求の範囲】
1. 【請求項１】複数の入力映像信号を合成して合成映像信
   号を作成する映像合成処理回路と、この映像合成処理回
   路で作成した合成映像信号の合成映像を表示するディジ
   タルインタフェースをもつディスプレイ装置とを具備し
   た映像合成装置において、前記映像合成処理回路は、前
   記複数の入力映像信号の水平有効映像サンプリング数の
   和が前記ディスプレイ装置の水平有効映像サンプリング
   数に設定されるとともに、前記合成映像信号の水平サン
   プリング数が前記ディスプレイ装置の水平有効映像サン
   プリング数の約（１／０．８３）倍に設定されているこ
   とを特徴とする映像合成装置。
2. 【請求項２】複数の入力映像信号のサンプル値をリサン
   プリングする画素変換回路と、この画素変換回路のリサ
   ンプリング値を合成して合成映像信号を作成する映像合
   成処理回路と、この映像合成処理回路で作成した合成映
   像信号の合成映像を表示するディジタルインタフェース
   をもつディスプレイ装置とを具備した映像合成装置にお
   いて、前記画素変換回路は、前記複数の入力映像信号の
   水平有効映像サンプリング数の和が前記ディスプレイ装
   置の水平有効映像サンプリング数となるとともに、前記
   合成映像信号の水平サンプリング数が前記ディスプレイ
   装置の水平有効映像サンプリング数の約（１／０．８
   ３）倍となるように、前記複数の入力映像信号のサンプ
   ル値をリサンプリングしてなることを特徴とする映像合
   成装置。
3. 【請求項３】複数の入力映像信号のサンプル値をリサン
   プリングする画素変換回路と、この画素変換回路のリサ
   ンプリング値を合成して合成映像信号を作成する映像合
   成処理回路と、この映像合成処理回路で作成した合成映
   像信号の合成映像を表示するディジタルインタフェース
   をもつディスプレイ装置とを具備した映像合成装置にお
   いて、前記映像合成処理回路は、前記複数の入力映像信
   号の水平有効映像サンプリング数の和が前記ディスプレ
   イ装置の水平有効映像サンプリング数に設定されるとと
   もに、前記合成映像信号の水平サンプリング数が前記デ
   ィスプレイ装置の水平有効映像サンプリング数の約（１
   ／０．８３）倍に設定されていることを特徴とする映像
   合成装置。
4. 【請求項４】複数の入力映像信号のうちにインタレース
   走査用の映像信号が含まれ、インタレース走査用の映像
   信号をプログレッシブ走査用の映像信号に変換するイン
   タレース／プログレッシブ変換回路を設け、ディジタル
   インタフェースをもつディスプレイ装置はプログレッシ
   ブ走査で合成映像を表示してなる請求項１、２又は３記
   載の映像合成装置。
5. 【請求項５】映像合成処理回路から出力する合成映像信
   号をプログレッシブ走査用からインタレース走査用の映
   像信号に変換するプログレッシブ／インタレース変換回
   路と、このプログレッシブ／インタレース変換回路の出
   力信号をディジタルからアナログの信号に変換するディ
   ジタル／アナログ変換回路と、このディジタル／アナロ
   グ変換回路の出力信号をＮＴＳＣ信号に変換するＮＴＳ
   Ｃエンコーダとを設け、ＮＴＳＣエンコーダの出力をモ
   ニタ出力としてなる請求項４記載の映像合成装置。
6. 【請求項６】ディジタルインタフェースをもつディスプ
   レイ装置の水平有効映像サンプリング数を８５２、合成
   映像信号の水平サンプリング数を１０２４としてなる請
   求項１、２、３、４又は５記載の映像合成装置。