JPH10209752A - Oscillation circuit configured as microwave integrated circuit - Google Patents
Oscillation circuit configured as microwave integrated circuitInfo
- Publication number
- JPH10209752A JPH10209752A JP9024288A JP2428897A JPH10209752A JP H10209752 A JPH10209752 A JP H10209752A JP 9024288 A JP9024288 A JP 9024288A JP 2428897 A JP2428897 A JP 2428897A JP H10209752 A JPH10209752 A JP H10209752A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- fet
- oscillation
- feedback
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
Abstract
Description
【0001】[0001]
【発明の属する技術分野】本発明はマイクロ波集積回路
化発振回路、特に共振回路が外付けとされるマイクロ波
モノリシックIC(MMIC)化された発振回路であっ
て、広い範囲で異なる周波数を選択する共振回路が接続
可能となるマイクロ波集積回路化発振回路に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a microwave integrated circuit oscillating circuit, and more particularly to an oscillating circuit formed as a microwave monolithic IC (MMIC) having an externally mounted resonance circuit. The present invention relates to a microwave integrated circuit oscillating circuit to which a resonant circuit can be connected.
【0002】[0002]
【従来の技術】マイクロ波集積回路化(Microwave I
C)発振回路として、例えばMMIC(Microwave Mono
lithic IC)発振回路があり、この回路はガリウム砒
素(GaAs)チップ上に発振回路を集積回路化したも
のである。2. Description of the Related Art Microwave integrated circuits (Microwave I)
C) As an oscillation circuit, for example, MMIC (Microwave Mono)
There is a lithographic IC (oscillator) circuit, which is an integrated circuit of an oscillator circuit on a gallium arsenide (GaAs) chip.
【0003】図5には、従来のMMIC化発振回路の一
例が示されており、図において、共振周波数fO の共振
回路1は端子2を介して外付けされ、発振用FET3の
ゲート(G)に接続される。このFET3のゲートに
は、チョークコイル4を介してゲートバイアス端子5が
配置され、このゲートバイアス端子5からゲートバイア
スVG が供給される。また、このFET3のソース
(S)には、容量値C1 の帰還容量6が接地との間に接
続されると共に、チョークコイル7が接地との間に接続
される。FIG. 5 shows an example of a conventional MMIC oscillation circuit. In FIG. 5, a resonance circuit 1 having a resonance frequency f0 is externally connected via a terminal 2 and a gate (G) of an oscillation FET 3 is provided. Connected to. A gate bias terminal 5 is arranged at the gate of the FET 3 via a choke coil 4, and a gate bias VG is supplied from the gate bias terminal 5. A feedback capacitor 6 having a capacitance value C1 is connected to the source (S) of the FET 3 and the ground, and a choke coil 7 is connected to the ground.
【0004】一方、上記FET3のドレイン(D)に、
チョークコイル9を介してドレインバイアス端子10が
配置され、このドレインバイアス端子10からドレイン
バイアスVD が供給される。また、このドレインには、
整合回路11及び直流防止用キャパシタ12を介して負
荷抵抗13が接続される。On the other hand, the drain (D) of the FET 3
A drain bias terminal 10 is arranged via a choke coil 9, and a drain bias VD is supplied from the drain bias terminal 10. Also, this drain
A load resistor 13 is connected via a matching circuit 11 and a DC preventing capacitor 12.
【0005】上記の構成によれば、図6で示すコルピッ
ツの基本発振回路が形成される。即ち、所要のマイクロ
波帯の発振周波数帯において十分な発振能力を持つよう
に、上記FET3のゲート幅(W1 )が決定されるが、
このゲート幅にほぼ比例してゲート・ソース間に図5に
示す容量値Cgsの内部容量14が与えられる。従って、
図6に示されるように、上記内部容量(Cgs)14と帰
還容量(C1 )6とを含んでコルピッツ形発振回路が構
成される。そして、この発振回路は、外付けされる共振
回路1で得られる共振周波数fO で発振することにな
る。According to the above configuration, a Colpitts basic oscillation circuit shown in FIG. 6 is formed. That is, the gate width (W1) of the FET 3 is determined so as to have a sufficient oscillation capability in the required oscillation frequency band of the microwave band.
The internal capacitance 14 having the capacitance value Cgs shown in FIG. 5 is provided between the gate and the source substantially in proportion to the gate width. Therefore,
As shown in FIG. 6, a Colpitts-type oscillation circuit includes the internal capacitance (Cgs) 14 and the feedback capacitance (C1) 6. This oscillation circuit oscillates at the resonance frequency f0 obtained by the external resonance circuit 1.
【0006】[0006]
【発明が解決しようとする課題】しかしながら、上記従
来のMMIC化発振回路では、共振回路1の共振周波数
を広い範囲で選択可能とした場合には、上記帰還容量6
の容量値C1 が固定値であるため、最適な発振状態が得
られないという問題があった。即ち、上述したように、
上記発振用FET3のゲート幅(W1 )で決定される内
部容量(Cgs)14との兼ね合いから、共振周波数fO
をその上下の帯域において広い範囲で任意に選択する場
合には、これに合せて上記帰還容量6の容量値を増減す
る必要がある。However, in the conventional MMIC oscillation circuit, if the resonance frequency of the resonance circuit 1 can be selected in a wide range, the feedback capacitance 6
Is a fixed value, there is a problem that an optimum oscillation state cannot be obtained. That is, as described above,
From the balance with the internal capacitance (Cgs) 14 determined by the gate width (W1) of the oscillation FET 3, the resonance frequency fo is determined.
Is arbitrarily selected in a wide range in the upper and lower bands, it is necessary to increase or decrease the capacitance value of the feedback capacitor 6 accordingly.
【0007】例えば、共振周波数を上記fO より低くし
た場合は、上記帰還容量6の容量値を大きくし、逆に上
記fO より高くした場合は、容量値を小さくし、それぞ
れの発振周波数において最適な発振状態となるように、
帰還容量6の容量値を変化させなければならない。従っ
て、固定の容量値C1 となる帰還容量6では、最適な発
振周波数を広い範囲で得ることは困難であった。For example, when the resonance frequency is lower than the above f0, the capacitance value of the feedback capacitor 6 is increased. So that it will oscillate
The capacitance value of the feedback capacitor 6 must be changed. Therefore, it is difficult to obtain the optimum oscillation frequency in a wide range with the feedback capacitor 6 having the fixed capacitance value C1.
【0008】本発明は、上記問題点を解決するためにな
されたもので、その目的は、共振回路の共振周波数を広
い周波数範囲で選択する場合でも、選択した周波数で最
適な発振状態を得ることができるマイクロ波集積回路化
発振回路を提供することにある。SUMMARY OF THE INVENTION The present invention has been made to solve the above problems, and an object thereof is to obtain an optimum oscillation state at a selected frequency even when a resonance frequency of a resonance circuit is selected in a wide frequency range. It is an object of the present invention to provide a microwave integrated circuit oscillating circuit.
【0009】[0009]
【課題を解決するための手段】上記目的を達成するため
に、本発明は、共振回路が接続される発振用電界効果ト
ランジスタと、この電界効果トランジスタのソース側又
はドレイン側に配置される帰還容量と、を形成するマイ
クロ波集積回路化発振回路において、上記発振用電界効
果トランジスタのドレイン側又はソース側に、このドレ
イン・ソース間を導通又は非導通として上記帰還容量値
を変化させるためのスイッチ用トランジスタを配置した
ことを特徴とする。In order to achieve the above object, the present invention provides an oscillation field effect transistor to which a resonance circuit is connected, and a feedback capacitor disposed on the source or drain side of the field effect transistor. And a switch for changing the feedback capacitance value by conducting or not conducting between the drain and the source on the drain side or the source side of the oscillation field effect transistor. A transistor is provided.
【0010】上記の構成によれば、例えば帰還容量を2
つ形成し、これらの帰還容量が切り替えられるようにス
イッチングFETを2個配置することにより、帰還容量
として3つの容量値を選択することができる。従って、
外付け等で接続される共振回路で広い周波数範囲を用い
た場合でも、選択された周波数に最適な発振状態を得る
ことが可能となる。According to the above configuration, for example, the feedback capacitance is set to 2
By arranging two switching FETs so that these feedback capacitances can be switched, three capacitance values can be selected as the feedback capacitance. Therefore,
Even when a wide frequency range is used in a resonance circuit connected externally or the like, it is possible to obtain an optimum oscillation state for the selected frequency.
【0011】[0011]
【発明の実施の形態】図1には、本発明の実施形態の第
1例であるマイクロ波集積回路(MMIC)化発振回路
の構成が示されており、この第1例は2つの帰還容量を
選択的に使用できるようにしたものである。図1におい
て、従来と同様に、外付け用端子2に、例えば共振回路
16が接続されるように構成され、この端子2は発振用
FET3のゲート(G)に接続される。このFET3の
ゲートには、チョークコイル4を介して、ゲートバイア
スVG1を与えるゲートバイアス端子5が配置され、この
FET3のソースには、チョークコイル7が接地との間
に接続される。FIG. 1 shows a configuration of a microwave integrated circuit (MMIC) oscillation circuit which is a first example of an embodiment of the present invention. This first example has two feedback capacitors. Can be used selectively. In FIG. 1, as in the conventional case, the external terminal 2 is connected to, for example, a resonance circuit 16, and the terminal 2 is connected to the gate (G) of the oscillation FET 3. A gate bias terminal 5 for applying a gate bias VG1 via a choke coil 4 is arranged at the gate of the FET 3, and a choke coil 7 is connected to the source of the FET 3 between the FET 3 and the ground.
【0012】一方、上記FET3のドレイン(D)に
は、チョークコイル9を介して、ドレインバイアスVD
を供給するドレインバイアス端子10が配置され、かつ
整合回路11及び直流防止用キャパシタ12を介して負
荷抵抗13が接続される。また、上記FET3のゲート
幅(W1 )にほぼ比例して、そのゲート・ソース間に容
量値Cgsの内部容量14が与えられている。On the other hand, a drain bias VD is applied to the drain (D) of the FET 3 through a choke coil 9.
And a load resistor 13 is connected via a matching circuit 11 and a DC preventing capacitor 12. The internal capacitance 14 having a capacitance value Cgs is provided between the gate and source of the FET 3 substantially in proportion to the gate width (W1) of the FET 3.
【0013】そうして、第1例では、上記FET3のソ
ース(S)と接地との間に、容量値C1 の第1帰還容量
6と第1スイッチ用FET17を直列に接続したもの、
容量値C2 (例えばC2 <C1 )の第2帰還容量18と
第2スイッチ用FET19を直列に接続したものを、並
列に配置する。即ち、上記スイッチ用FET17,19
のドレイン側に各帰還容量6,18を配置してソース側
を接地し、上記第1スイッチ用FET17のゲートにゲ
ート制御電圧VG2を供給するゲート制御電圧端子20が
接続され、上記第2スイッチ用FET19のゲートにゲ
ート制御電圧VG3を供給するゲート制御電圧端子21が
接続される。In the first example, the first feedback capacitor 6 having a capacitance value C1 and the first switch FET 17 are connected in series between the source (S) of the FET 3 and the ground.
A second feedback capacitor 18 having a capacitance value C2 (for example, C2 <C1) and a second switch FET 19 connected in series are arranged in parallel. That is, the switching FETs 17 and 19
Each of the feedback capacitors 6 and 18 is disposed on the drain side, the source side is grounded, and the gate of the first switch FET 17 is connected to the gate control voltage terminal 20 for supplying the gate control voltage VG2. The gate of the FET 19 is connected to a gate control voltage terminal 21 for supplying a gate control voltage VG3.
【0014】また、上記各スイッチ用FET17,19
のそれぞれのドレインと接地の間に、図示のように、チ
ョークコイル22,23が配置される。Further, each of the switching FETs 17, 19
As shown, choke coils 22 and 23 are arranged between the respective drains and the ground.
【0015】上記のスイッチ用FET17,19では、
それぞれのゲート制御電圧端子20,21から、オン電
圧Vonのゲート制御電圧VG2,VG3を供給することによ
り、導通状態となり、このFET17,19のそれぞれ
のドレイン・ソース間が短絡する。一方、ピンチオフ電
圧Vpのゲート制御電圧VG2,VG3を供給することによ
り、非導通状態となって、このFET17,19のそれ
ぞれのドレイン・ソース間が開放状態となる。In the switching FETs 17 and 19,
By supplying the gate control voltages VG2 and VG3 of the ON voltage Von from the respective gate control voltage terminals 20 and 21, the transistors 17 and 19 are turned on, and the drains and sources of the FETs 17 and 19 are short-circuited. On the other hand, when the gate control voltages VG2 and VG3 of the pinch-off voltage Vp are supplied, the FETs 17 and 19 are rendered non-conductive and open between the drain and source of each of the FETs 17 and 19.
【0016】従って、上記ゲート制御電圧についてVG2
=Von、VG3=Vpとしたとき、発振用FET3のソー
スと接地との間の全体の帰還容量Cfは、第1帰還容量
6のみが有効となり、Cf=C1 となる。また、上記に
おいて、VG2=Vp、VG3=Vonとしたときは、第2帰
還容量18のみが有効となり、全体の帰還容量Cfは、
Cf=C2 となり、更にVG2=VG3=Vonとすれば、両
方が有効となって、Cf=C1 +C2 となる。Accordingly, the above gate control voltage VG2
= Von, VG3 = Vp, the total feedback capacitance Cf between the source of the oscillation FET 3 and the ground is only the first feedback capacitance 6, and Cf = C1. In the above, when VG2 = Vp and VG3 = Von, only the second feedback capacitance 18 is effective, and the total feedback capacitance Cf is
If Cf = C2, and if VG2 = VG3 = Von, both are valid and Cf = C1 + C2.
【0017】実施形態例では、上記C1 ,C2 を、C2
<C1 <C1 +C2 となる値に設定しており、上記共振
回路16の共振周波数が、例えばf1 、f2 、f3 (f
1 <f2 <f3 )の3通りに選択される場合には、Cf
=C1 のとき周波数f2 、Cf=C2 のとき周波数f3
、Cf=C1 +C2 のとき周波数f1 で回路が最適に
発振するような値に設定される。このようにして、第1
例は、上記図6に示すコルピッツの基本発振回路が形成
される。In the embodiment, C1 and C2 are replaced by C2
<C1 <C1 + C2, and the resonance frequency of the resonance circuit 16 is, for example, f1, f2, f3 (f
If 1 <f2 <f3) is selected, Cf
= C1, frequency f2, and Cf = C2, frequency f3
, Cf = C1 + C2, the value is set so that the circuit oscillates optimally at the frequency f1. Thus, the first
In the example, the Colpitts basic oscillation circuit shown in FIG. 6 is formed.
【0018】上記第1例の構成によれば、まず外付けの
共振回路16でf2 の共振周波数を選択した場合は、ゲ
ート制御電圧端子20,21から、VG2(ゲート制御電
圧)=Von、VG3=Vpが供給され、第1帰還容量6の
容量値C1 と内部容量値Cgsの存在により、周波数f2
において最適な発振状態が得られる。また、f3 の共振
周波数を選択した場合は、ゲート制御電圧端子20,2
1から、VG2=Vp、VG3=Vonが供給され、第1帰還
容量18の容量値C2 と内部容量値Cgsの存在により、
周波数f3 において最適な発振状態が得られ、f1 の共
振周波数を選択した場合は、VG2=VG3=Vonが供給さ
れ、両方の帰還容量値C1 +C2 と内部容量値Cgsの存
在により、周波数f1 において最適な発振状態が得られ
る。According to the configuration of the first example, when the resonance frequency f2 is selected by the external resonance circuit 16, VG2 (gate control voltage) = Von, VG3 from the gate control voltage terminals 20 and 21. = Vp, and the frequency f2 due to the presence of the capacitance value C1 of the first feedback capacitor 6 and the internal capacitance value Cgs.
, An optimum oscillation state is obtained. When the resonance frequency of f3 is selected, the gate control voltage terminals 20, 2
1, VG2 = Vp and VG3 = Von are supplied, and the presence of the capacitance value C2 of the first feedback capacitor 18 and the internal capacitance value Cgs causes
When the optimum oscillation state is obtained at the frequency f3, and when the resonance frequency of f1 is selected, VG2 = VG3 = Von is supplied. A good oscillation state can be obtained.
【0019】図2には、実施形態の第2例に係るMMI
C化発振回路の構成が示されており、この第2例は3つ
の帰還容量を選択的に使用できるようにしたものであ
る。基本的な構造は、第1例と同様であり、この第1例
の構成に加えて、発振用FET3のソースと接地との間
に、容量値C3 の第3帰還容量26と第3スイッチ用F
ET27を、他の帰還容量6,18及びスイッチ用FE
T17,19と並列関係に配置する。そして、上記第3
スイッチ用FET27のゲートに、制御電圧VG4を与え
るゲート制御端子28が設けられ、ドレインには、チョ
ークコイル29が配置される。FIG. 2 shows an MMI according to a second example of the embodiment.
The configuration of a C-type oscillation circuit is shown. In the second example, three feedback capacitors can be selectively used. The basic structure is the same as that of the first example. In addition to the configuration of the first example, a third feedback capacitor 26 having a capacitance value C3 and a third switch are provided between the source of the oscillation FET 3 and the ground. F
ET27, other feedback capacitors 6, 18 and FE for switch
It is arranged in a parallel relationship with T17 and T19. And the third
A gate control terminal 28 for applying a control voltage VG4 is provided at the gate of the switching FET 27, and a choke coil 29 is arranged at the drain.
【0020】上記第2例の構成によれば、スイッチ用F
ET17,19,27の導通・非導通の動作により、全
体の帰還容量CfをC1 ,C2 ,C3 ,C1 +C2 ,C
2 +C3 ,C1 +C3 ,C1 +C2 +C3 の7値に設定
することができ、少なくとも7つの共振周波数において
最適な発振状態を得ることができる。なお、この第2例
と同様にして、上記帰還容量及びスイッチ用FETを4
個以上配置し、数多くの周波数に対し最適発振状態を得
ることも可能である。According to the configuration of the second example, the switch F
By the conduction / non-conduction operation of the ETs 17, 19 and 27, the total feedback capacitance Cf is reduced to C1, C2, C3, C1 + C2, C
It can be set to 7 values of 2 + C3, C1 + C3, C1 + C2 + C3, and an optimum oscillation state can be obtained at at least seven resonance frequencies. In the same manner as in the second example, the feedback capacitance and the switching FET
It is also possible to arrange more than one and obtain an optimum oscillation state for many frequencies.
【0021】図3には、実施形態の第3例に係るMMI
C化発振回路の構成が示されている。この第3例では、
第1帰還容量6と第2帰還容量18を設けるが、この第
2帰還容量18のみにスイッチ用FET19(及びチョ
ークコイル23)を配置し、このスイッチ用FET19
にゲート制御電圧VG2を与えるゲート制御電圧端子30
を設けたものである。FIG. 3 shows an MMI according to a third example of the embodiment.
The configuration of the C oscillation circuit is shown. In this third example,
The first feedback capacitor 6 and the second feedback capacitor 18 are provided. A switching FET 19 (and a choke coil 23) is disposed only in the second feedback capacitor 18, and the switching FET 19
Gate control voltage terminal 30 for applying gate control voltage VG2 to
Is provided.
【0022】この第3例によれば、スイッチ用FET1
9の導通・非導通の動作により、帰還容量CfをC1 ,
C1 +C2 の2つの値に設定することができ、2つの共
振周波数において最適な発振状態を得ることができる。According to the third example, the switching FET 1
9, the feedback capacitance Cf is changed to C1,
C1 + C2 can be set to two values, and an optimum oscillation state can be obtained at two resonance frequencies.
【0023】図4には、実施形態の第4例のMMIC化
発振回路の構成が示されており、この例では、第1帰還
容量6を直接接地し、この第1帰還容量6を切り替える
ように、スイッチ用FET31及びゲート制御電圧端子
32を配置する。FIG. 4 shows a configuration of an MMIC oscillation circuit according to a fourth example of the embodiment. In this example, the first feedback capacitance 6 is directly grounded, and the first feedback capacitance 6 is switched. , A switching FET 31 and a gate control voltage terminal 32 are arranged.
【0024】これによれば、スイッチ用FET31が非
導通状態のとき、容量値C1 に基づた発振器として動作
するが、スイッチ用FET31が導通状態のときは、発
振用FET3のソースは直接接地されるため発振が停止
することになる。According to this, when the switching FET 31 is non-conductive, it operates as an oscillator based on the capacitance C1, but when the switching FET 31 is conductive, the source of the oscillation FET 3 is directly grounded. As a result, oscillation stops.
【0025】上記実施形態例では、発振用FET3のソ
ース側に帰還容量(6,18,26)及びスイッチ用F
ET(17,19,27,31)を配置した例を示した
が、これらの部材を発振用FET3のドレイン側に配置
し、ドレイン側とソース側の配置関係を逆にした構成と
することも可能である。In the above embodiment, the feedback capacitance (6, 18, 26) and the switching F
Although the example in which the ETs (17, 19, 27, 31) are arranged has been described, a configuration in which these members are arranged on the drain side of the oscillation FET 3 and the arrangement relation between the drain side and the source side is reversed. It is possible.
【0026】[0026]
【発明の効果】以上説明したように、本発明によれば、
発振用電界効果トランジスタのソース側又はドレイン側
に、帰還容量を形成するマイクロ波集積回路化発振回路
において、帰還容量と共に少なくとも一つのスイッチ用
トランジスタを配置し、ゲート制御電圧を制御して上記
帰還容量値を変化させるようにしたので、共振周波数を
広い周波数範囲で選択する場合でも、選択した周波数で
最適な発振状態が得られ、それぞれの共振周波数帯で安
定した発振が実現できるという利点がある。As described above, according to the present invention,
In a microwave integrated circuit oscillating circuit that forms a feedback capacitance on the source side or the drain side of the oscillation field effect transistor, at least one switching transistor is arranged together with the feedback capacitance, and a gate control voltage is controlled to control the feedback capacitance. Since the value is changed, even when the resonance frequency is selected in a wide frequency range, an optimum oscillation state can be obtained at the selected frequency, and there is an advantage that stable oscillation can be realized in each resonance frequency band.
【図1】本発明の実施形態の第1例に係るマイクロ波集
積回路化発振回路の構成を示す回路図である。FIG. 1 is a circuit diagram showing a configuration of a microwave integrated circuit oscillation circuit according to a first example of an embodiment of the present invention.
【図2】実施形態の第2例に係る発振回路の構成を示す
回路図である。FIG. 2 is a circuit diagram showing a configuration of an oscillation circuit according to a second example of the embodiment.
【図3】実施形態の第3例に係る発振回路の構成を示す
回路図である。FIG. 3 is a circuit diagram showing a configuration of an oscillation circuit according to a third example of the embodiment.
【図4】実施形態の第4例に係る発振回路の構成を示す
回路図である。FIG. 4 is a circuit diagram illustrating a configuration of an oscillation circuit according to a fourth example of the embodiment.
【図5】従来のマイクロ波集積回路化発振回路の構成を
示す回路図である。FIG. 5 is a circuit diagram showing a configuration of a conventional microwave integrated circuit oscillation circuit.
【図6】コルピッツの基本発振回路の構成を示す回路図
である。FIG. 6 is a circuit diagram showing a configuration of a fundamental oscillation circuit of Colpitts.
1,16 … 共振回路、 2 … 外付け用端子、 3 … 発振用FET、 6,18,26 … 帰還容量、 11 … 整合回路、 14 … ゲート・ソース間内部容量、 17,19,27,31 … スイッチ用FET。 1, 16: resonance circuit, 2: external terminal, 3: oscillation FET, 6, 18, 26: feedback capacitance, 11: matching circuit, 14: internal capacitance between gate and source, 17, 19, 27, 31 ... FET for switch.
Claims (1)
ランジスタと、 この電界効果トランジスタのソース側又はドレイン側に
配置される帰還容量と、を形成するマイクロ波集積回路
化発振回路において、 上記発振用電界効果トランジスタのドレイン側又はソー
ス側に、このドレイン・ソース間を導通又は非導通とし
て上記帰還容量値を変化させるためのスイッチ用トラン
ジスタを配置したことを特徴とするマイクロ波集積回路
化発振回路。1. A microwave integrated circuit oscillating circuit comprising: an oscillation field-effect transistor to which a resonance circuit is connected; and a feedback capacitor arranged on a source side or a drain side of the field-effect transistor. A switching transistor for changing the feedback capacitance value between the drain and the source by conducting or not conducting between the drain and the source of the field effect transistor for use in a microwave integrated circuit oscillation circuit. .
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9024288A JPH10209752A (en) | 1997-01-22 | 1997-01-22 | Oscillation circuit configured as microwave integrated circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9024288A JPH10209752A (en) | 1997-01-22 | 1997-01-22 | Oscillation circuit configured as microwave integrated circuit |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH10209752A true JPH10209752A (en) | 1998-08-07 |
Family
ID=12134000
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP9024288A Pending JPH10209752A (en) | 1997-01-22 | 1997-01-22 | Oscillation circuit configured as microwave integrated circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH10209752A (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6724274B2 (en) | 1999-10-29 | 2004-04-20 | Murata Manufacturing Co., Ltd. | Frequency-switching oscillator and electronic device using the same |
WO2004107558A1 (en) * | 2003-06-03 | 2004-12-09 | Mediatek Incorporation | A switched-capacitive circuit and method for reducing clock feedthrough in voltage controlled oscillator |
US7724099B2 (en) | 2007-03-26 | 2010-05-25 | Semiconductor Technology Academic Research Center | High frequency oscillator circuit with feedback circuit of fet and short-stub transmission line |
-
1997
- 1997-01-22 JP JP9024288A patent/JPH10209752A/en active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6724274B2 (en) | 1999-10-29 | 2004-04-20 | Murata Manufacturing Co., Ltd. | Frequency-switching oscillator and electronic device using the same |
WO2004107558A1 (en) * | 2003-06-03 | 2004-12-09 | Mediatek Incorporation | A switched-capacitive circuit and method for reducing clock feedthrough in voltage controlled oscillator |
US7724099B2 (en) | 2007-03-26 | 2010-05-25 | Semiconductor Technology Academic Research Center | High frequency oscillator circuit with feedback circuit of fet and short-stub transmission line |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3094920B2 (en) | Semiconductor switch | |
US7633352B2 (en) | Integrated tunable resonance circuit | |
US7633357B2 (en) | SPST switch, SPDT switch and MPMT switch | |
JPH10209752A (en) | Oscillation circuit configured as microwave integrated circuit | |
KR20010106454A (en) | Microwave amplifier | |
JPH06232657A (en) | High frequency amplifier | |
JPH10336000A (en) | High-frequency signal switch | |
KR20010021705A (en) | Integrated circuit comprising an oscillator | |
KR100468808B1 (en) | Two-band oscillator | |
JP3474750B2 (en) | High frequency integrated circuit device and frequency conversion circuit device | |
JP2850830B2 (en) | Microwave oscillator | |
JP3332657B2 (en) | Mixer circuit | |
KR100386175B1 (en) | Voltage controlled oscillator | |
JP3670084B2 (en) | Semiconductor switch circuit | |
JPH08124685A (en) | Power amplifying circuit | |
JP3325732B2 (en) | Voltage controlled piezoelectric oscillator | |
JP2023127164A (en) | Electronic circuit and piezoelectric oscillator | |
JP2943333B2 (en) | Self-oscillation frequency converter | |
JP2001352204A (en) | Circuit element using transmission line, electronic circuit using the same element and line, and electronic device using the same | |
JPS63142716A (en) | Input switching circuit | |
JPH0733457Y2 (en) | Field effect transistor switch | |
JPH0590935A (en) | Fet switch | |
JP3643537B2 (en) | Self-excited power supply | |
JPH08288703A (en) | Microwave switch | |
JPH09139602A (en) | Microwave switch |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050425 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050927 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051122 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051220 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060620 |