JPH10209442A - Manufacture of semiconductor device - Google Patents

Manufacture of semiconductor device

Info

Publication number
JPH10209442A
JPH10209442A JP605797A JP605797A JPH10209442A JP H10209442 A JPH10209442 A JP H10209442A JP 605797 A JP605797 A JP 605797A JP 605797 A JP605797 A JP 605797A JP H10209442 A JPH10209442 A JP H10209442A
Authority
JP
Japan
Prior art keywords
nitrogen
oxide film
semiconductor substrate
gate oxide
crystal defect
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP605797A
Other languages
Japanese (ja)
Inventor
Hideki Kimura
秀樹 木村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP605797A priority Critical patent/JPH10209442A/en
Publication of JPH10209442A publication Critical patent/JPH10209442A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025Channel region of field-effect devices
    • H01L29/1029Channel region of field-effect devices of field-effect transistors
    • H01L29/1033Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

PROBLEM TO BE SOLVED: To prevent fluctuation in threshold voltage due to boron penetration, by introducing a crystal defect into a gate oxide film formation region of a semiconductor substrate, doping with nitrogen, allowing the crystal defect to fix the nitrogen, applying an oxidation process with the semiconductor substrate, for forming a gate oxide film. SOLUTION: A element separation/sacrifice film 4 is formed on a silicon substrate 1, then ion-implantation for well and that for threshold value control are performed, after that, Ge ion-implantation for introducing crystal defect is performed. A nitrogen is ion-implanted into the silicon substrate 1. The silicon substrate is annealed and nitrogen atoms are fixed with crystal defect. After the sacrifice oxide film 4 is removed, a gate oxidation process is performed with the silicon substrate. Since, with a crystal defect introduced in advance, the crystal defect is complemented with nitrogen atoms, no characteristics of a semiconductor device is degraded, and the fluctuation in threshold voltage due to boron penetration is prevented.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は半導体装置の製造方
法に関し、特に、微細MOS型半導体装置の製造方法に
関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor device, and more particularly to a method for manufacturing a fine MOS type semiconductor device.

【0002】[0002]

【従来の技術】微細CMOS型半導体装置の構成要素の
一つであるサーフェイスチャネル型PMOSFET(電
界効果トランジスタ)で用いられているp+ 型ゲートで
は、ゲート電極のドーパントであるボロンが熱工程中に
ゲート酸化膜を突き抜けて拡散してチャネル領域に達
し、閾値電圧を変動させる、いわゆるボロン突き抜けが
問題となっている。
2. Description of the Related Art In a p @ + type gate used in a surface channel type PMOSFET (field effect transistor) which is one of components of a fine CMOS type semiconductor device, boron which is a dopant of a gate electrode is subjected to heat during a thermal process. So-called boron penetration, which penetrates and diffuses through the gate oxide film to reach the channel region and fluctuates the threshold voltage, has become a problem.

【0003】この問題に対しては、(1)ゲート電極で
あるポリシリコン膜に窒素をイオン注入してゲート電極
中でのボロンの拡散を抑制する方法、(2)半導体基板
に窒素をイオン注入した後にゲート酸化を行い、ゲート
酸化膜中でのボロンの拡散を抑制する方法、(3)アン
モニアガスやN2 Oガスなどの雰囲気下でゲート酸化膜
を窒化または酸窒化してゲート酸化膜中でのボロンの拡
散を抑制する方法等が提案されている。
[0005] To solve this problem, (1) a method of suppressing the diffusion of boron in the gate electrode by ion-implanting nitrogen into a polysilicon film serving as a gate electrode; (3) nitriding or oxynitriding the gate oxide film in an atmosphere such as ammonia gas or N2 O gas to form a gate oxide film. A method for suppressing the diffusion of boron has been proposed.

【0004】しかしながら、上記方法はボロン突き抜け
防止には効果を発揮するが、(1)の方法では、ゲート
電極が空乏化してしまう欠点があり、(2)および
(3)の方法では、相互コンダクタンス(以下、gmと
省略する)が低下する等のトランジスタの特性の劣化と
いう欠点がある。
However, the above method is effective in preventing boron penetration, but the method (1) has a disadvantage that the gate electrode is depleted, and the methods (2) and (3) have a mutual conductance. (Hereinafter, abbreviated as gm), which is a disadvantage that the characteristics of the transistor are deteriorated.

【0005】[0005]

【発明が解決しようとする課題】本発明はかかる点に鑑
みてなされたものであり、半導体装置の特性を劣化させ
ることなく、ボロン突き抜けによる閾値電圧の変動を防
止することができる半導体装置の製造方法を提供するこ
とを目的とする。
SUMMARY OF THE INVENTION The present invention has been made in view of the foregoing, and has been made in view of the above circumstances. Therefore, it is possible to manufacture a semiconductor device capable of preventing a change in threshold voltage due to boron penetration without deteriorating the characteristics of the semiconductor device. The aim is to provide a method.

【0006】[0006]

【課題を解決するための手段】本発明は、半導体基板上
にゲート酸化膜を介して不純物元素を含むゲート電極を
設けてなる半導体装置の製造方法であって、半導体基板
のゲート酸化膜形成領域に結晶欠陥を導入する工程と、
半導体基板に窒素をドーピングする工程と、前記結晶欠
陥に窒素を固定させる工程と、前記半導体基板に酸化処
理を施すことによりゲート酸化膜を形成する工程とを具
備することを特徴とする半導体装置の製造方法を提供す
る。
SUMMARY OF THE INVENTION The present invention relates to a method of manufacturing a semiconductor device comprising a gate electrode containing an impurity element provided on a semiconductor substrate via a gate oxide film. Introducing a crystal defect into the
A semiconductor device comprising: doping nitrogen into a semiconductor substrate; fixing nitrogen to the crystal defects; and forming a gate oxide film by subjecting the semiconductor substrate to an oxidation process. A manufacturing method is provided.

【0007】また、本発明は、半導体基板上にゲート酸
化膜を介して不純物元素を含むゲート電極を設けてなる
半導体装置の製造方法であって、半導体基板のゲート酸
化膜形成領域に周期率表第IV族元素をイオン注入する
ことにより結晶欠陥を導入する工程と、半導体基板に窒
素をイオン注入によりドーピングする工程と、この半導
体基板に熱処理を施すことにより、前記結晶欠陥に窒素
を固定させる工程と、この半導体基板に酸化処理を施す
ことによりゲート酸化膜を形成する工程とを具備するこ
とを特徴とする半導体装置の製造方法を提供する。
The present invention also relates to a method of manufacturing a semiconductor device comprising a gate electrode containing an impurity element provided on a semiconductor substrate via a gate oxide film. Introducing a crystal defect by ion implantation of a Group IV element, doping nitrogen into the semiconductor substrate by ion implantation, and fixing nitrogen to the crystal defect by subjecting the semiconductor substrate to a heat treatment. And a step of forming a gate oxide film by subjecting the semiconductor substrate to an oxidation treatment.

【0008】本発明によれば、半導体基板のゲート酸化
膜形成領域に結晶欠陥が導入されるので、ゲート電極に
含まれる不純物元素であるボロンがチャネル領域に拡散
することを抑制するためにドーピングされた窒素原子を
結晶欠陥で捕捉する。したがって、窒素がチャネル領域
に拡散することによるチャネル易動度の低下を防止し、
半導体装置の特性劣化(特にgm低下)を防止すること
ができる。
According to the present invention, since a crystal defect is introduced into the gate oxide film forming region of the semiconductor substrate, boron is doped to suppress diffusion of boron, which is an impurity element contained in the gate electrode, into the channel region. Trapped nitrogen atoms by crystal defects. Therefore, it is possible to prevent a decrease in channel mobility due to diffusion of nitrogen into the channel region,
Deterioration of characteristics of the semiconductor device (particularly, decrease in gm) can be prevented.

【0009】また、本発明は、半導体基板上にゲート酸
化膜を介しゲート電極を設けた半導体装置の製造方法で
あって、半導体基板のゲート酸化膜形成領域に結晶欠陥
を導入する工程と、この半導体基板に窒素含有ガス中に
おける熱処理により窒素をドーピングする工程と、前記
結晶欠陥に窒素を固定させる工程と、前記半導体基板に
酸化処理を施すことによりゲート酸化膜を形成する工程
とを具備することを特徴とする半導体装置の製造方法を
提供する。
The present invention also relates to a method of manufacturing a semiconductor device in which a gate electrode is provided on a semiconductor substrate via a gate oxide film, wherein a step of introducing a crystal defect into a gate oxide film forming region of the semiconductor substrate is provided. A step of doping the semiconductor substrate with nitrogen by heat treatment in a nitrogen-containing gas, a step of fixing nitrogen to the crystal defects, and a step of forming a gate oxide film by performing an oxidation treatment on the semiconductor substrate. The present invention provides a method for manufacturing a semiconductor device, characterized in that:

【0010】本発明によれば、窒素をイオン注入ではな
く(酸)窒化処理によりドーピングしている。イオン注
入の場合は基板中にピークを持ち、窒素分布に広がり
(ΔRP )がある為に、表面側にだけ窒素を導入するこ
とが困難である。それに対し、(酸)窒化処理の場合
は、熱拡散現象である為に最表面にピークを持ち、浅い
分布を形成しやすいという利点がある。
According to the present invention, nitrogen is doped not by ion implantation but by (oxy) nitridation. In the case of ion implantation, it is difficult to introduce nitrogen only on the surface side because the substrate has a peak and the nitrogen distribution has a spread (ΔR P ). On the other hand, in the case of the (oxy) nitriding treatment, there is an advantage that a peak is present on the outermost surface and a shallow distribution is easily formed because of a thermal diffusion phenomenon.

【0011】[0011]

【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照して具体的に説明する。図1に示すよう
に、半導体基板であるシリコン基板1上にゲート酸化膜
2を介して不純物元素、例えばボロン(B)を含むゲー
ト電極3を設けてなる半導体装置の特性劣化、特にgm
が低下する原因としては、ボロンがシリコン基板1のチ
ャネル領域に拡散することを抑制するために、すなわち
図2に示すようにするためにドーピングされた窒素が、
窒化処理、ゲート酸化処理、不純物活性化アニール等の
熱処理時にチャネル領域まで拡散してチャネル領域のキ
ャリア易動度を低下させることが挙げられる。したがっ
て、何らかの方法で窒素がチャネル領域に拡散しないよ
うにする必要がある。
Embodiments of the present invention will be specifically described below with reference to the drawings. As shown in FIG. 1, characteristic degradation of a semiconductor device in which a gate electrode 3 containing an impurity element, for example, boron (B) is provided via a gate oxide film 2 on a silicon substrate 1 which is a semiconductor substrate, especially gm
Nitrogen doped to suppress the diffusion of boron into the channel region of the silicon substrate 1, that is, as shown in FIG.
During heat treatment such as nitriding treatment, gate oxidation treatment, and impurity activation annealing, diffusion into the channel region to reduce carrier mobility in the channel region can be mentioned. Therefore, it is necessary to prevent nitrogen from diffusing into the channel region in some way.

【0012】本発明者らは、イオン注入等により導入さ
れたある程度の密度以上の結晶欠陥が、その後の熱処理
を施しても除去されず二次欠陥となり、この二次欠陥が
「ゲッタリングサイト」となって種々の原子を捕捉する
ことに着目し、あらかじめ結晶欠陥を導入しておき、こ
の結晶欠陥に窒素原子を捕捉することにより、半導体基
板のチャネル領域に窒素が拡散することを防止できるこ
とを見出し本発明をするに至った。
The present inventors have found that crystal defects having a certain density or higher introduced by ion implantation or the like are not removed even after a subsequent heat treatment and become secondary defects, and these secondary defects are referred to as “gettering sites”. Focusing on trapping various atoms, crystal defects are introduced in advance, and by trapping nitrogen atoms in these crystal defects, it is possible to prevent diffusion of nitrogen into the channel region of the semiconductor substrate. The present invention led to the heading.

【0013】すなわち、イオン注入時には、注入ドーズ
量が大きく、注入イオンの質量が大きく、注入時の基板
温度が低いほど、半導体基板に発生する結晶欠陥の量は
多くなる。さらに、当初の結晶欠陥はアニール(熱処
理)の条件(温度、時間、雰囲気)により、消滅した
り、様々な大きさの転位ループ(二次欠陥)を形成す
る。転位ループが形成されると、半導体基板を構成する
材料、例えばシリコンの格子に未結合手が存在し、そこ
に各種原子が捕捉(ゲッタリング)される。
That is, during ion implantation, the larger the implantation dose, the larger the mass of implanted ions, and the lower the substrate temperature at the time of implantation, the greater the amount of crystal defects generated in the semiconductor substrate. Furthermore, the initial crystal defects disappear or form dislocation loops (secondary defects) of various sizes depending on the annealing (heat treatment) conditions (temperature, time, atmosphere). When the dislocation loop is formed, dangling bonds are present in the material constituting the semiconductor substrate, for example, a lattice of silicon, and various atoms are trapped (gettered) therein.

【0014】上記事実に基づいて、転位ループの深さ、
密度、大きさを適切に制御して、アニール時に結晶欠陥
の近傍に窒素原子が存在するようにすることにより、所
望の位置と量の窒素原子を転位ループで捕捉して固定す
ることができる。したがって、ゲート酸化処理等の熱処
理工程を経ても、ゲート酸化膜内に窒素を止めておくこ
とができ、窒素が半導体基板のチャネル領域に拡散する
こをと防止できる。その結果、ボロンがゲート酸化膜を
通過してチャネル領域に達して閾値を変動させることを
防止しつつ、窒素がチャネル領域に拡散してgmを低下
させることを防止でき、図2に示す状態を実現すること
ができる。
Based on the above fact, the dislocation loop depth,
By appropriately controlling the density and size so that nitrogen atoms are present near crystal defects during annealing, a desired position and amount of nitrogen atoms can be captured and fixed by a dislocation loop. Therefore, even after a heat treatment step such as a gate oxidation treatment, nitrogen can be kept in the gate oxide film, and diffusion of nitrogen into a channel region of the semiconductor substrate can be prevented. As a result, while preventing boron from passing through the gate oxide film and reaching the channel region to change the threshold value, it is possible to prevent nitrogen from diffusing into the channel region and reducing gm, and the state shown in FIG. Can be realized.

【0015】本発明において、結晶欠陥を導入するため
にイオン注入する元素としては、シリコン基板中に深い
準位を形成しない事を考慮すると、周期率表第IV族元
素、例えばC,Si,Ge,Snを用いることが好まし
い。
In the present invention, as an element to be ion-implanted to introduce a crystal defect, considering that a deep level is not formed in a silicon substrate, a group IV element of the periodic table, for example, C, Si, Ge is used. , Sn are preferably used.

【0016】また、結晶欠陥を導入するために半導体基
板上にあらかじめ犠牲酸化膜を形成しておくことが好ま
しい。犠牲酸化膜を形成することにより、欠陥分布を浅
く制御することができる。
Further, it is preferable to form a sacrificial oxide film on the semiconductor substrate in advance to introduce crystal defects. By forming the sacrificial oxide film, the defect distribution can be controlled to be shallow.

【0017】また、本発明においては、窒素のドーピン
グは、結晶欠陥を導入するためのイオン注入工程よりも
前に行っても良い。
In the present invention, doping with nitrogen may be performed before the ion implantation step for introducing crystal defects.

【0018】次に、本発明の実施例について説明する。 (実施例1)半導体基板であるシリコン基板に素子分
離、犠牲酸化膜形成、ウエル用イオン注入、閾値制御用
イオン注入を行い、その後に結晶欠陥導入のために周期
率表第IV族元素であるGeのイオン注入を行う。この
とき、Ge濃度、図3に示すように、シリコン基板1と
犠牲酸化膜4との界面をピークとするように分布し、結
晶欠陥はシリコン基板1と犠牲酸化膜4との界面付近の
シリコン基板中、すなわちゲート酸化膜形成領域に導入
される。
Next, an embodiment of the present invention will be described. Example 1 Element separation, formation of a sacrificial oxide film, ion implantation for wells, and ion implantation for threshold control are performed on a silicon substrate, which is a semiconductor substrate, and then a group IV element of the periodic table for introducing crystal defects. Ge ions are implanted. At this time, as shown in FIG. 3, the Ge concentration is distributed so that the interface between the silicon substrate 1 and the sacrificial oxide film 4 becomes a peak, and the crystal defects are located near the interface between the silicon substrate 1 and the sacrificial oxide film 4. It is introduced into the substrate, that is, into the gate oxide film forming region.

【0019】結晶欠陥導入のためのGeイオン注入は、
注入エネルギー10keV程度、注入ドーズ量2×10
14ions/cm2 以上が必要である。下記第1表のLSS理
論によるレンジ表を用いることにより、この条件の場合
の結晶欠陥の位置を算出できる。すなわち、第1表のL
SS理論によるレンジ表を用いて、結晶欠陥である転位
ループの深さ、密度、大きさを適切に制御する。この場
合の酸化膜中のGeの投影飛程Rp は7.8nmであ
り、Si中の標準偏差△Rp は3.6nmとなり、シリ
コン基板表面から4nm程度の領域に結晶欠陥が導入さ
れる。なお、犠牲酸化膜の膜厚が異なる場合には、第1
表のレンジ表から注入エネルギー等の条件を適宜選択し
て設定する。
Ge ion implantation for introducing crystal defects is as follows.
Implantation energy of about 10 keV, implantation dose of 2 × 10
14ions / cm2 or more is required. By using the range table based on the LSS theory in Table 1 below, the position of the crystal defect under this condition can be calculated. That is, L in Table 1
The depth, density, and size of dislocation loops, which are crystal defects, are appropriately controlled using a range table based on SS theory. In this case, the projection range Rp of Ge in the oxide film is 7.8 nm, the standard deviation ΔRp in Si is 3.6 nm, and crystal defects are introduced into a region of about 4 nm from the silicon substrate surface. If the thickness of the sacrificial oxide film is different, the first
Conditions such as injection energy are appropriately selected and set from the range table of the table.

【0020】[0020]

【表1】 [Table 1]

【0021】次いで、このシリコン基板に窒素導入のた
めに窒素をイオン注入する。注入エネルギーは2keV
程度、注入ドーズ量は5×1013ions/cm2 以上が必要
である。この場合の窒素の投影飛程Rp は4nmであ
り、標準偏差△Rp は3nmとなり、図4に示すよう
に、シリコン基板表面近傍の結晶欠陥領域にわずかに窒
素の注入テールがかかる関係となるようにする。なお、
この窒素のイオン注入は、結晶欠陥を導入するためのイ
オン注入工程よりも前に行っても良い。
Then, nitrogen is ion-implanted into the silicon substrate to introduce nitrogen. Injection energy is 2 keV
The implantation dose must be at least 5 × 10 13 ions / cm 2. In this case, the projected range Rp of nitrogen is 4 nm, and the standard deviation ΔRp is 3 nm. As shown in FIG. To In addition,
This nitrogen ion implantation may be performed before the ion implantation step for introducing crystal defects.

【0022】次いで、このシリコン基板にアニールを行
い、窒素原子を結晶欠陥で固定する。アニール温度は約
500〜1100℃、アニール時間は約10秒〜10時
間が適当である。このときの窒素濃度分布は図5に示す
ようになる。すなわち、窒素原子が結晶欠陥により固定
されていることが分かる。これにより、窒素がシリコン
基板のチャネル領域に拡散することを防止できる。
Next, the silicon substrate is annealed to fix nitrogen atoms with crystal defects. An appropriate annealing temperature is about 500 to 1100 ° C. and an appropriate annealing time is about 10 seconds to 10 hours. The nitrogen concentration distribution at this time is as shown in FIG. That is, it can be seen that the nitrogen atoms are fixed by crystal defects. This prevents nitrogen from diffusing into the channel region of the silicon substrate.

【0023】次いで、犠牲酸化膜を除去した後、乾燥窒
素、塩酸含有乾燥窒素、水蒸気含有酸素等の雰囲気下で
シリコン基板にゲート酸化処理を施す。この場合、窒素
がシリコン基板中に存在するため、酸化速度が低下する
恐れがあるので注意する必要がある。ゲート酸化膜の厚
さが5nm程度のときの窒素濃度分布は図6に示すよう
になり、窒素がゲート酸化膜2中に存在することにな
る。
Next, after removing the sacrificial oxide film, the silicon substrate is subjected to a gate oxidation treatment in an atmosphere of dry nitrogen, hydrochloric acid-containing dry nitrogen, water vapor-containing oxygen, or the like. In this case, care must be taken because nitrogen may be present in the silicon substrate and the oxidation rate may be reduced. When the thickness of the gate oxide film is about 5 nm, the nitrogen concentration distribution is as shown in FIG. 6, and nitrogen is present in the gate oxide film 2.

【0024】その後、p+ 型ゲート電極形成、LDD
(Lightly Doped Drain )用イオン注入、ソース・ドレ
イン用イオン注入、層間絶縁膜形成、不純物活性化アニ
ール、配線工程等を経て半導体装置を完成する。
After that, p + type gate electrode formation, LDD
(Lightly Doped Drain) ion implantation, source / drain ion implantation, interlayer insulating film formation, impurity activation annealing, wiring process, etc., to complete the semiconductor device.

【0025】このようにして得られた半導体装置は、ボ
ロン突き抜けによる閾値電圧の変動が起こらず、しかも
gmが低下しないものである。
In the semiconductor device thus obtained, the threshold voltage does not fluctuate due to boron penetration, and gm does not decrease.

【0026】(実施例2)結晶欠陥導入のためのGeの
イオン注入の代わりに周期率表第IV族元素のSiのイ
オン注入、Cのイオン注入、またはSnのイオン注入を
行っても実施例1と同様の効果が得られる。なお、犠牲
酸化膜の厚さが10nmの場合のそれぞれの注入エネル
ギーおよび注入ドーズ量はGeを含めて以下のようにな
る。また、犠牲酸化膜の厚さが変われば、それに伴い注
入エネルギーも異なる。 注入エネルギー 注入ドーズ量 C 3keV 5×1015ions/cm2 Si 6keV 6×1014ions/cm2 Ge 10keV 2×1013ions/cm2 Sn 15keV 1×1013ions/cm2
(Example 2) In place of Ge ion implantation for introducing crystal defects, an example in which Si ion implantation of Group IV element of the periodic table, C ion implantation, or Sn ion implantation is performed. The same effect as that of No. 1 can be obtained. In addition, when the thickness of the sacrificial oxide film is 10 nm, the respective implantation energy and implantation dose are as follows including Ge. Also, if the thickness of the sacrificial oxide film changes, the implantation energy also changes accordingly. Implantation energy Implantation dose C 3 keV 5 × 10 15 ions / cm 2 Si 6 keV 6 × 10 14 ions / cm 2 Ge 10 keV 2 × 10 13 ions / cm 2 Sn 15 keV 1 × 10 13 ions / cm 2

【0027】(実施例3)シリコン基板に窒素を導入す
るために、窒素をイオン注入する代わりに、図7に示す
ように、犠牲酸化膜を除去した後に、シリコン基板にN
H3 ガス、N2 Oガス、NOガス等の窒素含有ガス雰囲
気中での(酸)窒化処理を施しても良い。この場合、前
記ガス流量は10リットル/分程度以下、温度は950
〜1100℃程度、時間は10秒以上が必要である。こ
の場合も、その後にゲート酸化処理を施すことにより、
図6に示す素子構造および窒素濃度分布が得られる。
Embodiment 3 In order to introduce nitrogen into a silicon substrate, instead of ion-implanting nitrogen, as shown in FIG. 7, after removing a sacrificial oxide film, N
(Oxidation) nitriding may be performed in a nitrogen-containing gas atmosphere such as H3 gas, N2 O gas, and NO gas. In this case, the gas flow rate is about 10 l / min or less, and the temperature is 950.
11100 ° C., and a time of 10 seconds or more is required. Also in this case, by performing a gate oxidation process thereafter,
The element structure and the nitrogen concentration distribution shown in FIG. 6 are obtained.

【0028】[0028]

【発明の効果】以上説明したように本発明の半導体装置
の製造方法は、あらかじめ結晶欠陥を導入しておき、こ
の結晶欠陥に窒素原子を捕捉するので、半導体装置の特
性を劣化させることなく、ボロン突き抜けによる閾値電
圧の変動を防止することができるものである。
As described above, according to the method of manufacturing a semiconductor device of the present invention, a crystal defect is introduced in advance, and nitrogen atoms are trapped in the crystal defect. It is possible to prevent a change in threshold voltage due to boron penetration.

【図面の簡単な説明】[Brief description of the drawings]

【図1】シリコン基板までボロンが拡散している状態を
示す素子構造およびボロン濃度分布を示す図である。
FIG. 1 is a diagram showing an element structure showing a state where boron is diffused to a silicon substrate and a boron concentration distribution.

【図2】シリコン基板までボロンが拡散していない状態
を示す素子構造およびボロン濃度分布を示す図である。
FIG. 2 is a diagram showing an element structure and a boron concentration distribution showing a state where boron is not diffused to a silicon substrate.

【図3】本発明の半導体装置の製造方法におけるGeイ
オン注入工程を説明するための図である。
FIG. 3 is a view for explaining a Ge ion implantation step in the method of manufacturing a semiconductor device according to the present invention.

【図4】本発明の半導体装置の製造方法における窒素イ
オン注入工程を説明するための図である。
FIG. 4 is a diagram for explaining a nitrogen ion implantation step in the method for manufacturing a semiconductor device according to the present invention.

【図5】本発明の半導体装置の製造方法における窒素固
定用アニール工程を説明するための図である。
FIG. 5 is a diagram for explaining an annealing step for fixing nitrogen in the method of manufacturing a semiconductor device according to the present invention.

【図6】本発明の半導体装置の製造方法におけるゲート
酸化処理工程を説明するための図である。
FIG. 6 is a diagram illustrating a gate oxidation treatment step in the method for manufacturing a semiconductor device according to the present invention.

【図7】本発明の半導体装置の製造方法における窒素導
入のための窒化処理工程を説明するための図である。
FIG. 7 is a view for explaining a nitriding treatment step for introducing nitrogen in the method of manufacturing a semiconductor device according to the present invention.

【符号の説明】[Explanation of symbols]

1…シリコン基板、2…ゲート酸化膜、3…ボロンドー
プゲート電極、4…犠牲酸化膜。
DESCRIPTION OF SYMBOLS 1 ... Silicon substrate, 2 ... Gate oxide film, 3 ... Boron-doped gate electrode, 4 ... Sacrificial oxide film.

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】 半導体基板上にゲート酸化膜を介して不
純物元素を含むゲート電極を設けてなる半導体装置の製
造方法であって、 半導体基板のゲート酸化膜形成領域に結晶欠陥を導入す
る工程と、 半導体基板に窒素をドーピングする工程と、 前記結晶欠陥に窒素を固定させる工程と、 前記半導体基板に酸化処理を施すことによりゲート酸化
膜を形成する工程と、 を具備することを特徴とする半導体装置の製造方法。
1. A method of manufacturing a semiconductor device, comprising: providing a gate electrode containing an impurity element on a semiconductor substrate via a gate oxide film, the method comprising: introducing a crystal defect into a gate oxide film forming region of the semiconductor substrate; A step of doping nitrogen into a semiconductor substrate; a step of fixing nitrogen to the crystal defects; and a step of forming a gate oxide film by oxidizing the semiconductor substrate. Device manufacturing method.
【請求項2】 半導体基板上にゲート酸化膜を介して不
純物元素を含むゲート電極を設けてなる半導体装置の製
造方法であって、 半導体基板のゲート酸化膜形成領域に周期率表第IV族
元素をイオン注入することにより結晶欠陥を導入する工
程と、 半導体基板に窒素をイオン注入によりドーピングする工
程と、 この半導体基板に熱処理を施すことにより、前記結晶欠
陥に窒素を固定させる工程と、 この半導体基板に酸化処理を施すことによりゲート酸化
膜を形成する工程と、 を具備することを特徴とする半導体装置の製造方法。
2. A method of manufacturing a semiconductor device, comprising providing a gate electrode containing an impurity element on a semiconductor substrate with a gate oxide film interposed therebetween, wherein a gate oxide film forming region of the semiconductor substrate includes a group IV element of a periodic table. Introducing a crystal defect by ion implantation of nitrogen, a step of doping nitrogen into the semiconductor substrate by ion implantation, and a step of fixing nitrogen to the crystal defect by subjecting the semiconductor substrate to a heat treatment. Forming a gate oxide film by subjecting the substrate to an oxidation process.
【請求項3】 半導体基板上にゲート酸化膜を介して不
純物元素を含むゲート電極を設けてなる半導体装置の製
造方法であって、 半導体基板のゲート酸化膜形成領域に結晶欠陥を導入す
る工程と、 この半導体基板に窒素含有ガス中における熱処理により
窒素をドーピングする工程と、 前記結晶欠陥に窒素を固定させる工程と、 前記半導体基板に酸化処理を施すことによりゲート酸化
膜を形成する工程と、 を具備することを特徴とする半導体装置の製造方法。
3. A method for manufacturing a semiconductor device, comprising: providing a gate electrode containing an impurity element on a semiconductor substrate via a gate oxide film, the method comprising: introducing a crystal defect into a gate oxide film forming region of the semiconductor substrate; A step of doping the semiconductor substrate with nitrogen by a heat treatment in a nitrogen-containing gas, a step of fixing nitrogen to the crystal defects, and a step of forming a gate oxide film by performing an oxidation treatment on the semiconductor substrate. A method for manufacturing a semiconductor device, comprising:
【請求項4】 半導体基板への結晶欠陥の導入は、半導
体基板上に酸化膜を形成した後に周期率表第IV族元素
をイオン注入することにより行うことを特徴とする請求
項2または3のいずれか1項記載の半導体装置の製造方
法。
4. The method according to claim 2, wherein the crystal defects are introduced into the semiconductor substrate by ion-implanting a Group IV element of the periodic table after forming an oxide film on the semiconductor substrate. A method for manufacturing a semiconductor device according to claim 1.
JP605797A 1997-01-17 1997-01-17 Manufacture of semiconductor device Pending JPH10209442A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP605797A JPH10209442A (en) 1997-01-17 1997-01-17 Manufacture of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP605797A JPH10209442A (en) 1997-01-17 1997-01-17 Manufacture of semiconductor device

Publications (1)

Publication Number Publication Date
JPH10209442A true JPH10209442A (en) 1998-08-07

Family

ID=11627984

Family Applications (1)

Application Number Title Priority Date Filing Date
JP605797A Pending JPH10209442A (en) 1997-01-17 1997-01-17 Manufacture of semiconductor device

Country Status (1)

Country Link
JP (1) JPH10209442A (en)

Similar Documents

Publication Publication Date Title
JP5028093B2 (en) Method for activating gate electrode dopant for semiconductor manufacturing
JP5235486B2 (en) Semiconductor device
TWI247384B (en) Method for forming transistor of semiconductor device
US5808348A (en) Non-uniformly nitrided gate oxide and method
US7887634B2 (en) Method of producing a semiconductor element and semiconductor element
EP0806796A2 (en) Method of manufacturing a gate oxide
JPH08203842A (en) Manufacture of semiconductor device
JP2001516969A (en) Method for forming a shallow junction in a semiconductor wafer
US6235560B1 (en) Silicon-germanium transistor and associated methods
US7297601B2 (en) Method for reduced N+ diffusion in strained Si on SiGe substrate
JPH08181085A (en) Manufacture of semiconductor device
US6214682B1 (en) Method for fabricating an ultra-shallow junction with low resistance using a rapid thermal anneal in ammonia to increase activation ratio and reduce diffusion of lightly doped source and drain regions
JPH10209442A (en) Manufacture of semiconductor device
US6767808B2 (en) Method for fabricating semiconductor device
JP3145929B2 (en) Method for manufacturing semiconductor device
JP2700320B2 (en) Method for manufacturing semiconductor device
JP2006523378A (en) Improved gate electrode for semiconductor devices
EP0806794A2 (en) Method of forming shallow doped regions in a semiconductor substrate, using preamorphization and ion implantation
JPH05299434A (en) Manufacture of semiconductor device
JP3033528B2 (en) Semiconductor device and manufacturing method thereof
JPH0526343B2 (en)
KR100671594B1 (en) Method of manufacturing a transistor having a shallow junction in a semiconductor device
KR100334965B1 (en) Formation method of device of mos field effect transistor
US7670936B1 (en) Nitridation of gate oxide by laser processing
KR101002045B1 (en) A method for forming a transistor of a semiconductor device