JPH10207784A - フラッシュメモリーを使用した記憶システム - Google Patents

フラッシュメモリーを使用した記憶システム

Info

Publication number
JPH10207784A
JPH10207784A JP1064897A JP1064897A JPH10207784A JP H10207784 A JPH10207784 A JP H10207784A JP 1064897 A JP1064897 A JP 1064897A JP 1064897 A JP1064897 A JP 1064897A JP H10207784 A JPH10207784 A JP H10207784A
Authority
JP
Japan
Prior art keywords
storage system
sector
data
flash memory
count
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1064897A
Other languages
English (en)
Inventor
Masaaki Yoshiyama
正晃 吉山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Platforms Ltd
Original Assignee
NEC AccessTechnica Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC AccessTechnica Ltd filed Critical NEC AccessTechnica Ltd
Priority to JP1064897A priority Critical patent/JPH10207784A/ja
Publication of JPH10207784A publication Critical patent/JPH10207784A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Memory System (AREA)
  • Read Only Memory (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

(57)【要約】 【課題】 フラッシュメモリー媒体の交換等保守作業時
点のデータの正常性確保と保守タイミングの設定が困難 【解決手段】 データ記憶部1は通常領域として使用さ
れる4個のデバイス6〜9と、冗長領域として使用され
る1個のデバイス10とからなるデバイス消去回数計数
保守部3は、デバイス6〜9ごとにの消去回数を保守し
ており、アクセス制御回数4は親システム5がデバイス
6〜9の消去動作を行うと当該消去回数をプラス1す
る。そして、消去回数が、あらかじめ設定されたデバイ
スの消去回数の制限値に達すると、デバイス選択回路2
は当該デバイスをデバイス10で代替えする。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、電気的な消去及び
書き込みが可能な不揮発性半導体記憶装置であるフラッ
シュメモリーを使用した記憶システムに関する。
【0002】
【従来の技術】フラッシュメモリーを用いた記憶システ
ムでは、フラッシュメモリーが一定の消去回数以上に達
すると、書き換え出来ない部分が発生してしまう過消去
と呼ばれる状態を持つため、この状態になってしまった
部分では正常にデータを保存できなくなる。したがっ
て、頻繁な書き換え動作を要求される場合や、高い信頼
性を要求される場合では問題となるので、読み出し専用
記憶システムとしての使用を主に想定した頻繁な書き換
え動作を行わなくても良い不揮発性の記憶システムにし
か適用されないことが多い。
【0003】これらの問題を解決する方法として、特開
平04−274744や特開平04−274740等で
は、記憶システムに記憶する際にデータのベリファイ動
作を行いエラーがあった場合には、エラー箇所を冗長領
域とスワップする方法で記憶システムにおけるデータエ
ラーを回避している。また、特開平04−274744
等と同様の方法をフラッシュメモリーデバイス内部で、
例えばアドレス線単位で実行する方法も知られている。
【0004】
【発明が解決しようとする課題】しかし、上述した従来
の記憶システムでは、記憶システム中で書き換えの発生
する頻度は、使用形態や使用状況や記憶システムの媒体
各部によって異なるため、過消去の状態になってしまう
部分やタイミングや、システムの何処でいつ発生するか
把握できず、最適な交換保守時期の設定が難しいため、
保守作業時点のデータの正常性確保や保守タイミングの
設定が困難になるという問題点がある。
【0005】[発明の目的]本発明の目的は、フラッシ
ュメモリーを用いた記憶システムにおいて頻繁なデータ
書き換えによって過消去の状態が発生した場合であっ
て、記憶システムを使用している側に記憶媒体のスワッ
プ動作を意識させずに使用でき、かつ記憶されるデータ
の信頼性を高く保ち、記憶システムの保守作業も用意に
する記憶システムを提供することにある。
【0006】
【課題を解決するための手段】本発明の記憶システム
は、デバイスの内部を複数のブロックに分割したセクタ
ー単位、又はデバイス単位で消去動作を行うフラッシュ
メモリーを使用した記憶システムにおいて、冗長となる
領域として代換えのセクター又はデバイスを備え、各セ
クター又は各デバイスのうち使用できない、又は使用で
きなくなる確率が高い状態になったものを、前記代換え
のセクター又はデバイスにスワップさせ、かつ使用でき
る冗長領域が無くなった場合や少なくなった場合にその
旨を通知するためのアラーム信号を出力することができ
る機能を有することを特徴とする。
【0007】
【発明の実施の形態】本発明では、記憶システムのデー
タ記憶部にフラッシュメモリーを使用し、さらにデータ
記憶部に冗長領域となる部分を備える。冗長領域となる
部分はデータ記憶部の構成に対しデバイスやセクターな
どの構成単位に置き換え可能な構成としておき、データ
記憶部の構成単位での置き換えが可能な切換制御回路を
設ける。さらに、本記憶システムにアクセスする側から
のデータ記憶部へのアクセスのうち構成単位ごとに消去
動作回数を計数保存する部分を設け、消去動作回数が一
定の設定回数に達したときに、切り替え回路を動作さ
せ、消去動作回数が設定回数に達した構成単位を冗長領
域と切り替える構成とする。
【0008】すなわち、本記憶システムにアクセスする
側からのアクセスのうち、消去動作回数がある設定回数
に達した構成単位へのアクセスで消去動作を伴う場合
に、冗長領域の構成単位とこの構成単位をスワップする
ことによって、フラッシュメモリーの過消去状態の発生
による記憶システム内のデータ以上状態を回避する。
【0009】図1に本発明の第1の実施例を示す。記憶
システムのデータ記憶部1は、同一のフラッシュメモリ
ーデバイス(以下デバイスと記す)6〜10を5個使用
し、そのうちの4個(6〜9)を通常領域とし1個(1
0)を冗長領域として使用できる部分としておく。ま
た、本実施例では、デバイス選択回路2は、本記憶シス
テムを使用する親システム5のアドレス情報とスワップ
制御情報16により通常領域と冗長領域をデバイス単位
で置き換え可能な構成とする。
【0010】さらに、本記憶システムにアクセスする親
システム側5からのアクセスのうち、各デバイス6〜9
の消去動作となるアクセスをアクセス制御回路4で各デ
バイス6〜9単位で監視させ、消去動作を検出した場合
は、アクセス制御回路4はデバイス消去回数計数保存部
3の該当するデバイスの計数データを「1」加算する。
この時、アクセス制御回路4は、あらかじめ設定された
各デバイスの消去回数の制限値(消去可能回数)と各計
数データを比較して、消去可能回数を越える計数データ
となったデバイスを冗長領域とスワップさせる情報とし
て、スワップ制御情報16をアクセス制御回路4に出力
し、かつスワップ発生時は親システム5にアラーム情報
18を出力する。
【0011】次に、図1に示した実施例の動作を説明す
る。通常、親システム5は本記憶システムに対しデータ
のリード/ライト動作を行いデータを保存/更新する。
フラッシュメモリーを用いた本記憶システムでは、デー
タ更新を行う場合、消去動作を行うのが一般的であり、
この消去動作は各デバイスの記憶単位としてセクターや
デバイス単位で実行できるようになっている。
【0012】本実施例では、デバイス単位で消去動作を
行う場合を想定している。システム5が記憶システムに
対しデータのリード/ライト動作を行う場合に、アクセ
ス制御回路4は各デバイス単位でフラッシュデバイスの
消去動作となるアクセスを伴うか否かを監視しており、
消去動作となるアクセスであればデバイス消去回数計数
保存部3の該当するデバイスの計数データを「1」加算
する。デバイス消去回数計数保存部3のデバイス計数デ
ータはバックアップ用電池20でシステムの電源OFF
時にも保存される。
【0013】以上のアクセスが繰り返された場合、デバ
イス消去回数計数保存部3の各デバイス計数データがあ
らかじめ設定されたデバイスの消去可能回数に至ってし
まうデバイスが発生する。ここで、消去可能回数につい
ては、使用しているデバイスのデータで一般的に示され
ている平均消去可能回数から必要な安全率を考慮してデ
バイスが過消去状態になる確率が十分低い値を設定して
おく。
【0014】アクセス制御回路4は、このようにして、
あらかじめ設定された消去可能回数と各計数データを常
に比較しているので、消去可能回数に至ってしまった計
数データを持つデバイスを冗長領域のデバイス10にス
ワップさせる為のスワップ制御情報16をデバイス選択
回路2に出力しスワップがあったことをアラーム信号1
0として通知する。
【0015】上記の処理実行フローを図2にフローチャ
ートとして示す。
【0016】図3は本発明の第2の実施例を示す。本実
施例においても、記憶システムのデータ記憶部21は同
一のデバイス26〜29を5個使用し、そのうちの4個
(26〜29)を通常領域、1個(30)を冗長領域と
して使用できる部分としておく。しかし、本実施例では
記憶システムにアクセスする親システム25側からは直
接各デバイス26〜30をアクセスする構成とし、親シ
ステム25からは4個の通常領域と1個の冗長領域を自
由にアクセスできるようにしておく。そして、各デバイ
ス26〜30の記憶領域の一部をデバイス消去回数保存
部22として使用することとする。
【0017】親システム25は、通常は4個の通常領域
に割り当てたデバイス26〜29を使用する。また、親
システム25は各デバイス26〜30をを直接アクセス
する構成なので、デバイス消去時にデバイス中のデバイ
ス消去回数保存部22から消去回数計数データを読み取
り「1」加算して、デバイス消去処理の実行後にデバイ
ス消去回数保存部22に再度書き込むように動作する。
また、デバイス消去回数保存部22から消去回数計数デ
ータを読み取り「1」に加算後に、あらかじめ設定され
た消去可能回数と各計数データを常に比較して消去可能
回数に至った場合は、該当する通常領域を冗長領域とス
ワップして使う。これらの処理をすべて親システム25
自身で行うのである。
【0018】上述の処理実行フロー図を図4にフローチ
ャートとして示す。
【0019】図5は本発明の第3の実施例を示すブロッ
ク図であり、本実施例では冗長領域を2つ設け、また一
つのデバイス内部のセクター単位でのスワップを行うよ
うにしている。
【0020】データ記憶部41は、記憶システムのデー
タ記憶部として5個のセクター46から50を有する一
つのデバイスであり、うち3個(46〜48)を通常領
域とし、2個(49,50)を冗長領域として使用でき
る部分としている。セクター選択回路42は、本記憶シ
ステムを使用する親システム45のアドレス情報とスワ
ップ制御情報56により、通常領域と冗長領域をセクタ
ー単位で置き換え可能な構成とする。
【0021】さらに、本記憶システムにアクセスする親
システム45側からのアクセスのうち、各セクターの消
去動作となるアクセスをアクセス制御回路44で各セク
ター単位で監視させ、消去動作を検出した場合はアクセ
ス制御回路44よりセクター消去回数計数保存部43の
該当するセクターの計数データを「1」加算する。セク
ター消去回数計数保存部43のセクター計数データは、
バックアップ用電池60でシステムの電源OFF時も保
存される。
【0022】以上のアクセスが繰り返された場合、セク
ター消去回数計数保存部43の各セクター計数データが
あらかじめ設定されたセクター消去可能回数に至るセク
ターが発生する。ここで、消去可能回数については、使
用しているデバイスのデータで一般的に示されている平
均消去可能回数から必要な安全率を考慮してセクターが
過消去状態になる確率が十分低い値を設定しておく。
【0023】アクセス制御回路44は、あらかじめ設定
された消去可能回数と各計数データを常に比較している
ので、消去可能回数に至ってしまった計数データを持つ
セクターを冗長領域セクターにスワップさせる為のスワ
ップ制御情報56をセクター選択回路42に出力しスワ
ップを実行させる。このとき、アクセス制御回路44
は、冗長セクターの残りも管理させ冗長セクターの残り
が無くなった場合に親システム45にアラーム信号58
として通知する。
【0024】本実施例では、2個の冗長セクターを持つ
ので、2個までの消去可能回数に至ったセクターに対し
てスワップ動作が実行可能となり記憶システムの操作性
や保守性がより向上できる。
【0025】上記の処理実行フローに図6のフローチャ
ートとして示す。
【0026】なお、図5にはデータ記憶部41が一つの
デバイスで構成されている実施例を示したが、データ記
憶部41が二以上のデバイスで構成され、それぞれのデ
バイスに2つの冗長領域を設けるようにしてもよい。こ
の場合、消去可能回数に しまったセクターに対する代
替セクター(冗長領域)は、当該デバイス外の他のデバ
イス内の冗長領域とすることもできる。
【0027】また、図5に示した実施例について、図3
に示した構成すなわち図5におけるセクター選択回路4
2、消去回数計数保存部43及びアクセス制御回数44
の機能をすべて親システムに含ませるような構成として
もよい。
【0028】
【発明の効果】本発明の第1の効果は、フラッシュメモ
リーが過消去状態になる前に領域のスワップが実行で
き、しかも消去時に領域のスワップを行うためデータ書
き込み動作には影響が無く、従ってスワップ動作があっ
た場合でも再度書き込み動作も不要となることである。
【0029】また、第2の効果は、フラッシュメモリー
が過消去状態になる前に自動的に領域のスワップが実行
できるためのデータの書き込み失敗が発生しないため、
記憶システム内のデータの信頼度を高く保てるというこ
とである。
【図面の簡単な説明】
【図1】本発明の第1の実施例のブロック図である。
【図2】図1に示した実施例のセクター消去回数情報の
更新とスワップ判定処理フローチャートである。
【図3】本発明の第2の実施例のブロック図である。
【図4】図3に示した実施例のデバイス消去回数情報の
更新とスワップ判定処理フローチャートである。
【図5】本発明の第3の実施例のブロック図である。
【図6】図5に示した実施例のセクター消去回数情報の
更新とスワップ判定処理フローチャートである。
【符号の説明】
1,21,41 データ記憶部 3,43 デバイス消去回数計数保存部 5,25,45 親システム 2 デバイス選択回路 4,44 アクセス制御回路 6〜10,26〜30,46〜50 デバイス 20,60 バックアップ用電池 22 デバイス消去回数保存部

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 デバイスの内部を複数のブロックに分割
    したセクター単位、又はデバイス単位で消去動作を行う
    フラッシュメモリーを使用した記憶システムにおいて、
    冗長となる領域として代換えのセクター又はデバイスを
    備え、各セクター又は各デバイスのうち使用できない、
    又は使用できなくなる確率が高い状態になったものを、
    前記代換えのセクター又はデバイスにスワップさせ、か
    つ使用できる冗長領域が無くなった場合や少なくなった
    場合にその旨を通知するためのアラーム信号を出力する
    ことができる機能を有することを特徴とするフラッシュ
    メモリーを使用した記憶システム。
  2. 【請求項2】 前記スワップは、前記各セクター又は各
    デバイスを消去する毎に消去回数をカウント保持してお
    き、そのカウント数が使用しているフラッシュメモリー
    の消去可能回数として設定した消去回数に達した場合に
    行うことを特徴とする請求項1記載のフラッシュメモリ
    ーを使用した記憶システム。
  3. 【請求項3】 前記代換えのセクター又はデバイスを2
    以上有することを特徴とする請求項1記載のフラッシュ
    メモリーを使用した記憶システム。
  4. 【請求項4】 前記セクター単位で消去動作を行う記憶
    システムであって、各デバイスに2以上の代換えセクタ
    ーを有する場合に、前記スワップは異なるデバイスの代
    換えのセクターにも行えることを特徴とする請求項3記
    載のフラッシュメモリーを使用した記憶システム。
JP1064897A 1997-01-23 1997-01-23 フラッシュメモリーを使用した記憶システム Pending JPH10207784A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1064897A JPH10207784A (ja) 1997-01-23 1997-01-23 フラッシュメモリーを使用した記憶システム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1064897A JPH10207784A (ja) 1997-01-23 1997-01-23 フラッシュメモリーを使用した記憶システム

Publications (1)

Publication Number Publication Date
JPH10207784A true JPH10207784A (ja) 1998-08-07

Family

ID=11756050

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1064897A Pending JPH10207784A (ja) 1997-01-23 1997-01-23 フラッシュメモリーを使用した記憶システム

Country Status (1)

Country Link
JP (1) JPH10207784A (ja)

Similar Documents

Publication Publication Date Title
JP5528782B2 (ja) 停電後の不揮発性メモリの回復
US7613871B2 (en) Storage system using a flash memory partitioned with write-once and rewritable blocks
JP3695766B2 (ja) メモリの欠陥管理方法
US6154808A (en) Method and apparatus for controlling data erase operations of a non-volatile memory device
US6601132B2 (en) Nonvolatile memory and method of writing data thereto
US5742934A (en) Flash solid state disk card with selective use of an address conversion table depending on logical and physical sector numbers
US8041879B2 (en) Flash memory backup system and method
JPH11338782A (ja) 記憶装置及びその欠陥セクタ代替方法
KR20060012696A (ko) 불량 블록 관리 기능을 가지는 플레시 메모리 장치 및플레시 메모리 장치의 불량 블록 관리 방법.
WO2003063176A1 (en) Method and apparatus for dynamic degradation detection
JP2002351685A (ja) 不揮発性メモリのデータ更新方法及び制御装置
US7516283B2 (en) Memory control device, in-car device, memory control method, and computer product for managing data in response to various power states
JP3734620B2 (ja) 半導体ディスク装置
JPWO2009004674A1 (ja) 記憶装置、ディスク装置、書込み判定方法、制御装置
JPH10320984A (ja) 記憶装置
JPH05216775A (ja) 半導体記憶装置
JPH10326227A (ja) フラッシュメモリを記憶媒体とする記憶装置の管理方式
JP4661369B2 (ja) メモリコントローラ
JPH11272569A (ja) フラッシュメモリを使用した外部記憶装置のデータ回復方式
JPH10124403A (ja) ブロック消去型フラッシュメモリの書込み方法
JPH11282765A (ja) フラッシュメモリを使用した外部記憶装置
EP1246201A2 (en) Semiconductor memory
JPH10207784A (ja) フラッシュメモリーを使用した記憶システム
JP2004326523A (ja) 書き換え可能な不揮発性メモリを備えた記憶装置及び記憶装置用不揮発性メモリの制御方法
CN103389943A (zh) 控制装置、存储装置及存储控制方法

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20000509