JPH10207397A - Manufacture of active matrix display device - Google Patents

Manufacture of active matrix display device

Info

Publication number
JPH10207397A
JPH10207397A JP31439497A JP31439497A JPH10207397A JP H10207397 A JPH10207397 A JP H10207397A JP 31439497 A JP31439497 A JP 31439497A JP 31439497 A JP31439497 A JP 31439497A JP H10207397 A JPH10207397 A JP H10207397A
Authority
JP
Japan
Prior art keywords
active matrix
source follower
display device
circuit
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP31439497A
Other languages
Japanese (ja)
Inventor
Jun Koyama
潤 小山
Yuji Kawasaki
祐司 河崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP31439497A priority Critical patent/JPH10207397A/en
Publication of JPH10207397A publication Critical patent/JPH10207397A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To average dispersion in a threshold value voltage of a thin film transistor of an analog buffer by making a width of irradiation of a laser light source for laser crystallization wider than an interval between source followers and integer times of the interval between the source followers. SOLUTION: A data holding control signal is connected to plural parallel connected source followers. As a method of parallel connection of source followers, the follower only once receiving laser irradiation and the follower twice receiving it are combined to be connected. Then, two kinds of source followers with threshold value voltages different from each other are manufactured alternately or at every plural pieces for the advance direction of laser light. Then, the width L of the irradiation of the laser light is made the integer times (L=3d) of the width d of the source follower. By making the length of the overlapped part of the irradiation area of the laser light the integer times of the width of the source follower, the source followers with different irradiation amounts are manufactured regularly arranging them for the moving direction of the laser light.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は、薄膜トランジスタによ
り構成されたアクティブマトリクス型表示装置の駆動回
路に関し、特にソースフォロワをアナログバッファとし
て備え、その特性のばらつきを小さく抑えたアクティブ
マトリクス型表示装置の駆動回路に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a drive circuit for an active matrix type display device comprising thin film transistors, and more particularly to a drive circuit for an active matrix type display device having a source follower as an analog buffer and having a small variation in its characteristics. Circuit.

【0002】[0002]

【従来の技術】アクティブマトリクス型の表示装置と
は、マトリクスの各交差部に画素が配置され、全ての画
素にはスイッチング用の素子が設けられており、画像情
報はスイッチング素子のオン・オフによって制御される
ものをいう。このような表示装置の表示媒体としては液
晶、プラズマ、その他、電気的に光学特性(反射率、屈
折率、透過率、発光強度等)を変化させることが可能な
物体、状態を用いる。本発明ではスイッチング素子とし
て、特に三端子素子、すなわち、ゲイト、ソース、ドレ
インを有する電界効果型トランジスタを用いる。
2. Description of the Related Art In an active matrix type display device, pixels are arranged at each intersection of a matrix, and all pixels are provided with switching elements, and image information is turned on / off by switching elements. What is controlled. As a display medium of such a display device, a liquid crystal, a plasma, an object or a state capable of electrically changing optical characteristics (reflectance, refractive index, transmittance, emission intensity, and the like) are used. In the present invention, a three-terminal element, that is, a field-effect transistor having a gate, a source, and a drain is used as the switching element.

【0003】また、本発明の記述においては、マトリク
スにおける行とは、当該行に平行に配置された信号線
(ゲイト線)が当該行のトランジスタのゲイト電極に接
続されているものを言い、列とは、当該列に平行に配置
された信号線(ソース線)が当該列のトランジスタのソ
ース(もしくはドレイン)電極に接続されているものを
言う。さらに、ゲイト線を駆動する回路をゲイト駆動回
路、ソース線を駆動する回路をソース駆動回路と称す
る。前記ゲイト駆動回路ではアクティブマトリクス型表
示装置の垂直方向走査タイミングの信号を発生するた
め、垂直方向のゲイト線数のシフトレジスタが1列に直
列に接続している。このようにして、該ゲイト駆動回路
でアクティブマトリクス型表示装置内の薄膜トランジス
タのスイッチングを行なっている。
In the description of the present invention, a row in a matrix refers to a row in which a signal line (gate line) arranged in parallel to the row is connected to a gate electrode of a transistor in the row. Means that a signal line (source line) arranged in parallel to the column is connected to a source (or drain) electrode of a transistor in the column. Further, a circuit that drives the gate line is called a gate drive circuit, and a circuit that drives the source line is called a source drive circuit. In the gate drive circuit, a shift register of the number of gate lines in the vertical direction is serially connected in one column in order to generate a signal of vertical scanning timing of the active matrix type display device. Thus, the thin film transistor in the active matrix display device is switched by the gate drive circuit.

【0004】前記ソース駆動回路ではアクティブマトリ
クス型表示装置の表示する画像データの水平方向画像デ
ータを表示させるため、水平方向のソース線数のシフト
レジスタが1列に直列に接続している。また水平走査信
号に同期したラッチパルスで前記アナログスイッチをオ
ン・オフする。このようにして、該ソース駆動回路でア
クティブマトリクス型表示装置内の薄膜トランジスタに
電流を流し、液晶セルの配向をコントロールしている。
図9に従来のアクティブマトリクス型表示装置の概略図
を示す。多結晶シリコン薄膜トランジスタの製造工程に
ついては、高温プロセスと低温プロセスの2種類の製造
方法がある。高温プロセスの場合、石英基板上の絶縁膜
上に多結晶シリコンを成膜し、そして、ゲイト絶縁膜に
熱酸化SiO2 膜を成膜する。その後、ゲイト電極を形
成し、NイオンまたはPイオンを打ち込みを行い、ソー
ス・ドレイン電極を形成し、多結晶シリコン薄膜トラン
ジスタを製造する。
In the source drive circuit, in order to display the horizontal image data of the image data displayed by the active matrix display device, shift registers having the number of source lines in the horizontal direction are connected in series in one column. The analog switch is turned on / off by a latch pulse synchronized with the horizontal scanning signal. In this manner, the source drive circuit allows a current to flow through the thin film transistor in the active matrix display device to control the orientation of the liquid crystal cell.
FIG. 9 is a schematic diagram of a conventional active matrix display device. There are two types of manufacturing processes for polycrystalline silicon thin film transistors, a high temperature process and a low temperature process. In the case of a high-temperature process, polycrystalline silicon is formed on an insulating film on a quartz substrate, and a thermally oxidized SiO 2 film is formed on a gate insulating film. Thereafter, a gate electrode is formed, N ions or P ions are implanted, source / drain electrodes are formed, and a polycrystalline silicon thin film transistor is manufactured.

【0005】低温プロセスでは、シリコンの結晶化の方
法として、固相成長法とレーザ・アニール法の2種類が
あり、第一に固相成長法は、ガラス基板上の絶縁膜上の
アモーファスシリコン膜に600℃で20時間の熱処理
を加えることで、多結晶シリコン膜を得ることができ、
第二にレーザ・アニール法は、ガラス基板表面のアモー
ファスシリコンにレーザを照射し、膜表面だけを高温で
熱処理することによって、多結晶シリコン膜を得ること
ができる。一般には、この方法のいずれかまたは両方を
使用して結晶化をはかる。そして、ゲイト絶縁膜にはプ
ラズマCVD法でSiO2 膜を成膜する。その後、ゲイ
ト電極を形成し、NイオンまたはPイオンを打ち込みを
行い、ソース・ドレイン電極を形成し、多結晶シリコン
薄膜トランジスタを製造する。
In the low-temperature process, there are two types of silicon crystallization methods, a solid phase growth method and a laser annealing method. First, the solid phase growth method uses amorphous silicon on an insulating film on a glass substrate. By applying a heat treatment to the film at 600 ° C. for 20 hours, a polycrystalline silicon film can be obtained,
Second, in the laser annealing method, a polycrystalline silicon film can be obtained by irradiating the amorphous silicon on the surface of the glass substrate with a laser and heat-treating only the film surface at a high temperature. Generally, crystallization is achieved using either or both of these methods. Then, an SiO 2 film is formed on the gate insulating film by a plasma CVD method. Thereafter, a gate electrode is formed, N ions or P ions are implanted, source / drain electrodes are formed, and a polycrystalline silicon thin film transistor is manufactured.

【0006】前記ソース線駆動回路は、アクティブマト
リクス型表示装置のアクティブマトリクスパネルに画像
データを垂直方向に走査するための回路で、シフトレジ
スタと、薄膜トランジスタで形成されるアナログスイッ
チと、コンデンサで構成されるアナログメモリと、薄膜
トランジスタで形成されるアナログバッファから構成さ
れている。
The source line drive circuit is a circuit for vertically scanning image data on an active matrix panel of an active matrix type display device, and comprises a shift register, an analog switch formed of a thin film transistor, and a capacitor. And an analog buffer formed of thin film transistors.

【0007】ソース線は負荷容量が大きいので前記アナ
ログメモリでアクティブマトリクス型表示装置内の薄膜
トランジスタを直接駆動できないため、アナログバッフ
ァが必要とされる。前記アナログバッファは薄膜トラン
ジスタをソースフォロワで形成し、図6に示すように1
本のデータ保持用の制御信号の配線に対して、1つの薄
膜トランジスタが単独で一定間隔に配置製造されてい
る。図6aはNチャネル型の例であるが、図6bのよう
にPチャネル型もしくは両方を用いてもよい。
Since the source line has a large load capacity, the analog memory cannot directly drive the thin film transistor in the active matrix type display device, so that an analog buffer is required. In the analog buffer, a thin film transistor is formed by a source follower, and as shown in FIG.
One thin film transistor is independently arranged and manufactured at a constant interval with respect to the wiring of the control signal for holding data in the book. FIG. 6A is an example of an N-channel type, but a P-channel type or both may be used as shown in FIG. 6B.

【0008】[0008]

【発明が解決しようとする課題】従来のアクティブマト
リクス型表示装置のソース線駆動回路を構成するアナロ
グバッファは、次のような課題があった。前記アナログ
バッファは、薄膜トランジスタをソースフォロワで単独
に接続して形成している。前述したように、結晶化の手
段の1つとしてレーザ・アニール法を使用する場合、大
型基板を一括照射で処理できる大口径レーザ装置がない
ため、前記薄膜トランジスタ製造工程でガラス基板上の
シリコンをレーザ結晶化する際、図7aに示すように、
帯状の幅Lのレーザ光源をX軸方向に水平にシリコン上
に照射していく。レーザ光源はX軸方向に一定の間隔で
移動して照射をする際、レーザ処理の重なりの部分がで
きてしまう。レーザ光源の照射の帯の幅Lが図7bに示
す前記ソースフォロワの間隔dと必ずしも一致しないた
め、レーザ結晶化工程時にシリコンの場所により照射さ
れるレーザの光量が異なる。
The analog buffer constituting the source line driving circuit of the conventional active matrix type display device has the following problems. The analog buffer is formed by connecting thin film transistors independently by a source follower. As described above, when the laser annealing method is used as one of the crystallization means, there is no large-diameter laser device capable of processing a large substrate by batch irradiation. During crystallization, as shown in FIG.
A silicon laser light source having a band-like width L is irradiated on the silicon horizontally in the X-axis direction. When the laser light source is moved at a constant interval in the X-axis direction for irradiation, an overlapped portion of the laser processing is generated. Since the width L of the irradiation band of the laser light source does not always coincide with the distance d of the source follower shown in FIG. 7B, the amount of laser light irradiated differs depending on the location of silicon during the laser crystallization step.

【0009】そのため、シリコンから製造される前記薄
膜トランジスタに場所的なばらつきが生じ特性も異な
り、図8に示すように薄膜トランジスタのしきい値電圧
thは、X軸の値の変化に対してある範囲VthH からV
thL で変化する。レーザが重複している場所ではしきい
値電圧Vthは下がり、重複していない場所では上がる。
これによって、ソースフォロワの出力電圧も高低のばら
つきを生ずることになり、そのばらつきがそのまま液晶
素子の印加電圧のばらつきとなってしまう。
For this reason, the thin film transistors manufactured from silicon have variations in location and characteristics, and as shown in FIG. 8, the threshold voltage V th of the thin film transistors varies within a certain range with respect to a change in the value of the X axis. V thH to V
It changes with thL . The threshold voltage V th decreases where lasers overlap, and increases where lasers do not overlap.
As a result, the output voltage of the source follower also varies in height, and the variation directly becomes the variation in the applied voltage to the liquid crystal element.

【0010】図11にノーマリホワイトの液晶表示素子
の透過率、印加電圧の特性を示す。このように液晶素子
に加わる印加電圧のばらつきは、その幅△Vthの分だけ
透過率のばらつきとなってしまう。
FIG. 11 shows the characteristics of the transmittance and the applied voltage of a normally white liquid crystal display device. Thus, the variation of the applied voltage applied to the liquid crystal element results in the variation of the transmittance by the width ΔV th .

【0011】以上のことから、前記ソース線駆動回路は
場所によって出力電圧が異なり、アクティブマトリクス
型表示装置の画素の表示むらの原因となっている。
As described above, the output voltage of the source line driving circuit differs depending on the location, which causes display unevenness of the pixels of the active matrix display device.

【0012】[0012]

【課題を解決するための手段】上述の課題を解決するた
め、本発明は次に示す手段を施す。従来は、1本のデー
タ線に対するデータ保持用の制御信号に1個のアナログ
バッファが配置されていたのに対して、本発明では、デ
ータ保持用の制御信号を並列接続した複数のソースフォ
ロワに接続したことを特徴とする。さらに、ソースフォ
ロワの並列接続の仕方として、レーザ照射を1度しか受
けないものと、2度受けたものを組み合わせて接続する
ことを特徴とする。レーザ結晶化のためのレーザ光源の
照射の幅Lは、ソースフォロワの間隔dより広く、かつ
前記ソースフォロワの間隔dの整数n倍(3以上)にす
ることを特徴とする。なお、上記レーザ光源の照射の幅
Lの設定は、多少の余裕を持って設定してもよい。即
ち、L+ΔLと設定し、位置合わせに余裕を持たせても
よい。
In order to solve the above problems, the present invention provides the following means. Conventionally, one analog buffer is arranged for a data holding control signal for one data line. In the present invention, however, a plurality of source followers in which data holding control signals are connected in parallel are provided. It is characterized by being connected. Further, as a method of connecting the source followers in parallel, a connection is made by combining a combination of receiving laser irradiation only once and a connection receiving laser irradiation twice. The irradiation width L of the laser light source for laser crystallization is wider than the distance d between the source followers and is set to an integer n times (3 or more) the distance d between the source followers. Note that the setting of the irradiation width L of the laser light source may be set with some margin. That is, L + ΔL may be set to allow a margin for alignment.

【0013】また、並列接続するソースフォロワの個数
は2以上(n−1)以下とすることを特徴とする。照射
回数の異なるものを組み合わせることによって、薄膜ト
ランジスタのしきい値電圧のばらつきを小さく抑えるこ
とができる。ここでは、ソースフォロワの間隔とレーザ
照射の幅について述べたが、一般には画素の間隔とソー
スフォロワの間隔は等しいため、上記のソースフォロワ
の間隔を画素の間隔と言い換えることができる。
Further, the number of source followers connected in parallel is two or more and (n-1) or less. By combining those having different irradiation times, variation in the threshold voltage of the thin film transistor can be reduced. Here, the interval between the source followers and the width of the laser irradiation have been described. However, since the interval between the pixels and the interval between the source followers are generally equal, the above-described interval between the source followers can be rephrased as the interval between the pixels.

【0014】[0014]

【実施例】以下、本発明の実施例を説明する。図1は本
発明の第1の実施例の回路図であり、レーザ光の進行方
向と平行にソースフォロワを2個ずつ並列接続した例で
ある。ソースフォロワの間隔をdとし、レーザ光線の照
射幅をL=3dとする。ソースフォロワの行列を(l,
m)と記述するとき、最初に,最左側の点線で示す矩形
内のソースフォロワ(p,q)、ソースフォロワ(p+
1,q)、ソースフォロワ(p+2,q)、ソースフォ
ロワ(p,q+1)、ソースフォロワ(p+1,q+
1)、及びソースフォロワ(p+2,q+1)にレーザ
ー光が照射される。なお、ここでは予めソースフォロワ
(p,q)、ソースフォロワ(p+1,q)にはレーザ
光が1回照射されている。
Embodiments of the present invention will be described below. FIG. 1 is a circuit diagram of a first embodiment of the present invention, in which two source followers are connected in parallel with each other in parallel with the traveling direction of laser light. The distance between the source followers is d, and the irradiation width of the laser beam is L = 3d. The source follower matrix is defined as (l,
m), the source follower (p, q) and the source follower (p + q) in the rectangle indicated by the leftmost dotted line first.
1, q), source follower (p + 2, q), source follower (p, q + 1), source follower (p + 1, q +
1) and the source follower (p + 2, q + 1) are irradiated with laser light. Here, the source follower (p, q) and the source follower (p + 1, q) are irradiated once with laser light.

【0015】次にレーザ光は右方に移動して、中央の点
線で示す矩形内のソースフォロワ(p+2,q)、ソー
スフォロワ(p+3,q)、ソースフォロワ(p+4,
q)、ソースフォロワ(p+2,q+1)、ソースフォ
ロワ(p+3,q+1)、及びソースフォロワ(p+
4,q+1)に照射される。更に、レーザ光は右方に移
動し,最右側の点線で示す矩形内のソースフォロワ(p
+4,q)、ソースフォロワ(p+5,q)、ソースフ
ォロワ(p+6,q)、ソースフォロワ(p+4,q+
1)、ソースフォロワ(p+5,q+1)、ソースフォ
ロワ(p+6,q+1)に照射される。
Next, the laser beam moves rightward, and the source follower (p + 2, q), the source follower (p + 3, q), and the source follower (p + 4,
q), source follower (p + 2, q + 1), source follower (p + 3, q + 1), and source follower (p + 2
4, q + 1). Further, the laser light moves to the right, and the source follower (p
+4, q), source follower (p + 5, q), source follower (p + 6, q), source follower (p + 4, q +
1) Irradiates the source follower (p + 5, q + 1) and the source follower (p + 6, q + 1).

【0016】このような照射を行うと、斜線で示す領域
内のソースフォロワ(p,q)、ソースフォロワ(p,
q+1)、ソースフォロワ(p+2,q)、ソースフォ
ロワ(p+2,q+1)、ソースフォロワ(p+4,
q)、ソースフォロワ(p+4,q+1)、ソースフォ
ロワ(p+6,q)、及びソースフォロワ(p+6,q
+1)はレーザ光が2回照射されることになるため、し
きい値電圧は図8に示すようにVthL になる。
When such irradiation is performed, the source follower (p, q) and the source follower (p, q) in the hatched area
q + 1), source follower (p + 2, q), source follower (p + 2, q + 1), source follower (p + 4,
q), source follower (p + 4, q + 1), source follower (p + 6, q), and source follower (p + 6, q
In the case of +1), since the laser light is irradiated twice, the threshold voltage becomes V thL as shown in FIG.

【0017】他方,白抜きの領域内のソースフォロワ
(p+1,q)、ソースフォロワ(p+1,q+1)ソ
ースフォロワ(p+3,q)、ソースフォロワ(p+
3,q+1)、ソースフォロワ(p+5,q)、ソース
フォロワ(p+5,q+1)はそれぞれ、レーザ光が1
回のみ照射されるため、しきい値電圧は図8に示すよう
にVthH になる。
On the other hand, a source follower (p + 1, q), a source follower (p + 1, q + 1) and a source follower (p + 3, q) and a source follower (p +
3, q + 1), the source follower (p + 5, q), and the source follower (p + 5, q + 1) each have 1 laser beam.
Since the irradiation is performed only once, the threshold voltage becomes V thH as shown in FIG.

【0018】このように、しきい値電圧が互いに異なる
2種類のソースフォロワがレーザ光の進行方向に対して
交互、または複数個毎に作製されることになる。
As described above, two types of source followers having different threshold voltages are produced alternately in the traveling direction of the laser beam or for each of a plurality of them.

【0019】一般に、レーザ結晶化工程において、レー
ザ光が照射されない領域がないようにするために、レー
ザ光を1回前の照射領域と重なるように照射している。
In general, in the laser crystallization step, the laser beam is irradiated so as to overlap with the previous irradiation region so that there is no region not irradiated with the laser beam.

【0020】そこで、本実施例では、レーザ光の照射の
幅Lをソースフォロワの幅dの整数倍(L=3d)、ま
たは概略整数倍とする。このようにして、レーザ光の照
射領域の重複部分の長さをソースフォロワの幅dの整数
倍(d)とすることで、レーザ光の照射量の異なるソー
スフォロワをレーザ光線の移動方向に対して、規則的に
配列して作製できる。
Therefore, in this embodiment, the width L of the laser beam irradiation is set to an integral multiple (L = 3d) of the width d of the source follower, or an approximate integral multiple. In this manner, by setting the length of the overlapping portion of the laser light irradiation area to be an integral multiple (d) of the width d of the source follower, the source followers having different laser light irradiation amounts can be moved with respect to the moving direction of the laser beam. And can be arranged regularly.

【0021】図1に示す回路配置においては、ソースフ
ォロワ(p,q)とソースフォロワ(p+1,q)、ソ
ースフォロワ(p+2,q)とソースフォロワ(p+
3,q)、ソースフォロワ(p+4,q)とソースフォ
ロワ(p+5,q)、ソースフォロワ(p+1,q+
1)とソースフォロワ(p+2,q+1)、ソースフォ
ロワ(p+3,q+1)とソースフォロワ(p+4,q
+1)、ソースフォロワ(p+5,q+1)とソースフ
ォロワ(p+6,q+1)がそれぞれ並列に接続されて
いる。
In the circuit arrangement shown in FIG. 1, the source follower (p, q) and the source follower (p + 1, q), the source follower (p + 2, q) and the source follower (p +
3, q), source follower (p + 4, q) and source follower (p + 5, q), source follower (p + 1, q +
1) and source follower (p + 2, q + 1), source follower (p + 3, q + 1) and source follower (p + 4, q
+1), the source follower (p + 5, q + 1) and the source follower (p + 6, q + 1) are connected in parallel.

【0022】このような接続をした状態において、上述
したようなレーザ光の照射を行うと、しきい値電圧がV
thL のソースフォロワとVthH のソースフォロワとがそ
れぞれ1個ずつ並列に接続された状態が得られる。この
ような構成とすることで、ソースフォロワ全体の特性が
平均化され、レーザ照射により生じた特性のばらつきを
軽減することができる。
When the laser beam irradiation as described above is performed in the state of such connection, the threshold voltage becomes V
state that the source follower of the source follower and V thH of thL are connected in parallel one by one each is obtained. With such a configuration, the characteristics of the entire source follower are averaged, and variations in characteristics caused by laser irradiation can be reduced.

【0023】図2は本発明の第2の実施例の回路図であ
り、レーザ光の進行方向に対して、ースフォロワを3個
並列接続した例である。この例では、ソースフォロワの
間隔をdとし、レーザ光線の照射幅をL=4dとする。
先ず、ある所定のレーザー光の照射によって、レーザ光
がソースフォロ(p,q)、ソースフォロワ(p+1,
q)、ソースフォロワ(p+2,q)、ソースフォロワ
(p+3,q)、ソースフォロワ(p,q+1)、ソー
スフォロワ(p+1,q+1)、ソースフォロワ(p+
2,q+1)、ソースフォロワ(p+3,q+1)、ソ
ースフォロワ(p,q+2)、ソースフォロワ(p+
1,q+2)、ソースフォロワ(p+2,q+2)、ソ
ースフォロワ(p+3,q+2)に照射される。
FIG. 2 is a circuit diagram of a second embodiment of the present invention, in which three followers are connected in parallel in the traveling direction of laser light. In this example, the interval between the source followers is d, and the irradiation width of the laser beam is L = 4d.
First, the laser light is irradiated with a source follower (p, q) and a source follower (p + 1,
q), source follower (p + 2, q), source follower (p + 3, q), source follower (p, q + 1), source follower (p + 1, q + 1), source follower (p +
2, q + 1), source follower (p + 3, q + 1), source follower (p, q + 2), source follower (p +
1, q + 2), source followers (p + 2, q + 2), and source followers (p + 3, q + 2).

【0024】ここで、ソースファロワ(p,q)、ソー
スファロワ(p,q+1)、ソースファロワ(p,q+
2)には、1段階前のレーザー光の照射において、レー
ザ光が照射されているので、この3つのソースファロワ
には、2回目のレーザ光の照射が行われることとなる。
Here, the source follower (p, q), source follower (p, q + 1), source follower (p, q +
In 2), the laser light is irradiated in the laser light irradiation one step before, so that the three source followers are irradiated with the laser light for the second time.

【0025】次にレーザ光が1段階移動して、レーザ光
の照射が行われる。すると、ソースフォロワ(p+3,
q)、ソースフォロワ(p+4,q)、ソースフォロワ
(p+5,q)、ソースフォロワ(p+6,q)、ソー
スフォロワ(p+3,q+1)、ソースフォロワ(p+
4,q+1)、ソースフォロワ(p+5,q+1)、ソ
ースフォロワ(p+6,q+1)、ソースフォロワ(p
+3,q+2)、ソースフォロワ(p+4,q+2)、
ソースフォロワ(p+5,q+2)、及びソースフォロ
ワ(p+6,q+2)にレーザ光が照射されることとな
る。
Next, the laser beam moves one step, and the laser beam is irradiated. Then, the source follower (p + 3,
q), source follower (p + 4, q), source follower (p + 5, q), source follower (p + 6, q), source follower (p + 3, q + 1), source follower (p + 4
4, q + 1), source follower (p + 5, q + 1), source follower (p + 6, q + 1), source follower (p
+3, q + 2), source follower (p + 4, q + 2),
The source follower (p + 5, q + 2) and the source follower (p + 6, q + 2) are irradiated with laser light.

【0026】それにより、ソースフォロワ(p+3,
q)、ソースフォロワ(p+3,q+1)、ソースフォ
ロワ(p+3,q+2)には、2回目のレーザ光の照射
が行われることになる。
Thus, the source follower (p + 3,
q), the source follower (p + 3, q + 1), and the source follower (p + 3, q + 2) are irradiated with the second laser light.

【0027】そして、次に段階のレーザ光の照射が行わ
れることにより、ソースフォロワ(p+6,q)、ソー
スフォロワ(p+6,q+1)、ソースフォロワ(p+
6,q+2)に2回目のレーザ光の照射が行われること
になる。
Then, the next stage of laser light irradiation is performed, so that the source follower (p + 6, q), the source follower (p + 6, q + 1), the source follower (p + 6
6, q + 2) is irradiated with the second laser light.

【0028】2回目のレーザ光の照射が行われたソース
フォロワでは、しきい値電圧は図8に示すようにVthL
になる。
In the source follower that has been subjected to the second laser light irradiation, the threshold voltage is V thL as shown in FIG.
become.

【0029】一方、1回したレーザ光の照射が行われな
かったソースフォロワ(p+1,q)、ソースフォロワ
(p+2,q)、ソースフォロワ(p+1,q+1)、
ソースフォロワ(p+2,q+1)、ソースフォロワ
(p+1,q+2)、ソースフォロワ(p+2,q+
2)、ソースフォロワ(p+4,q)、ソースフォロワ
(p+5,q)、ソースフォロワ(p+4,q+1)、
ソースフォロワ(p+5,q+1)、ソースフォロワ
(p+4,q+2)、ソースフォロワ(p+5,q+
2)は、図8に示すようにしきい値電圧がVthH にな
る。
On the other hand, a source follower (p + 1, q), a source follower (p + 2, q), a source follower (p + 1, q + 1), which has not been subjected to one laser beam irradiation,
Source follower (p + 2, q + 1), source follower (p + 1, q + 2), source follower (p + 2, q +)
2), source follower (p + 4, q), source follower (p + 5, q), source follower (p + 4, q + 1),
Source follower (p + 5, q + 1), source follower (p + 4, q + 2), source follower (p + 5, q +
In 2), the threshold voltage becomes V thH as shown in FIG.

【0030】ここでは、図の点線で示される領域に1回
のレーザ光の照射を行い、それを一部が重なるようにし
て照射していく例を示す。しかし、1か所に複数回のレ
ーザ光が照射されるようにしてもよい。ただしその回数
は定めたものとする必要がある。
Here, an example is shown in which a region shown by a dotted line in the drawing is irradiated once with a laser beam, and the laser beam is irradiated so as to partially overlap the region. However, a single location may be irradiated with laser light a plurality of times. However, the number of times must be determined.

【0031】図2に示すように、ソースフォロワ(p,
q)とソースフォロワ(p+1,q)とソースフォロワ
(p+2,q)、ソースフォロワ(p+3,q)とソー
スフォロワ(p+4,q)とソースフォロワ(p+5,
q)、ソースフォロワ(p+1,q+1)とソースフォ
ロワ(p+2,q+1)とソースフォロワ(p+3,q
+1)、ソースフォロワ(p+4,q+1)とソースフ
ォロワ(p+5,q+1)とソースフォロワ(p+6,
q+1)、ソースフォロワ(p+2,q+2)とソース
フォロワ(p+3,q+2)とソースフォロワ(p+
4,q+2)というような組み合わせで、3個のソース
フォロワを並列接続することにより、2回レーザ照射を
受けたソースフォロワが1個と、1回レーザ照射を受け
たソースフォロワ2個とを並列に接続した構成とするこ
とができる。そしてこのような構成とすることによっ
て、すべての組のソースフォロワの特性を均一化し、レ
ーザ照射によって生じた特性のばらつきを抑制すること
ができる。
As shown in FIG. 2, the source follower (p,
q), source followers (p + 1, q) and source followers (p + 2, q), source followers (p + 3, q), source followers (p + 4, q), and source followers (p + 5, p + 5)
q), source follower (p + 1, q + 1), source follower (p + 2, q + 1) and source follower (p + 3, q
+1), source follower (p + 4, q + 1), source follower (p + 5, q + 1) and source follower (p + 6,
q + 1), source follower (p + 2, q + 2), source follower (p + 3, q + 2) and source follower (p +
4, q + 2), three source followers are connected in parallel, so that one source follower that has been twice irradiated with laser and two source followers that have been once irradiated with laser are connected in parallel. Can be connected. With such a configuration, the characteristics of all sets of source followers can be made uniform, and variations in characteristics caused by laser irradiation can be suppressed.

【0032】図3は本発明の第3の実施例の回路図であ
り、レーザ光の進行方向に対して、ソースフォロワを1
個おきにとばして2個ずつ並列接続した例である。本実
施例では、図2に示す第2の実施例と同様に、ソースフ
ォロワの間隔をdとし、レーザ光線照射の幅LをL=4
dとして、照射領域が幅dだけ重複するように、レーザ
光を照射する。
FIG. 3 is a circuit diagram of a third embodiment of the present invention.
This is an example in which two units are connected in parallel by skipping every other unit. In this embodiment, similarly to the second embodiment shown in FIG. 2, the distance between the source followers is d, and the width L of the laser beam irradiation is L = 4.
As d, the laser light is irradiated so that the irradiation areas overlap by the width d.

【0033】先ず、ソースフォロワ(p,q)、ソース
フォロワ(p,q+1)には、レーザー光が照射された
状態とする。そして、レーザ光がソースフォロワ(p,
q)、ソースフォロワ(p+1,q)、ソースフォロワ
(p+2,q)、ソースフォロワ(p+3,q)、ソー
スフォロワ(p,q+1)、ソースフォロワ(p+1,
q+1)、ソースフォロワ(p+2,q+1)、ソース
フォロワ(p+3,q+1)に照射される。
First, the source follower (p, q) and the source follower (p, q + 1) are irradiated with laser light. Then, the laser beam is applied to the source follower (p,
q), source follower (p + 1, q), source follower (p + 2, q), source follower (p + 3, q), source follower (p, q + 1), source follower (p + 1, q)
q + 1), the source follower (p + 2, q + 1), and the source follower (p + 3, q + 1).

【0034】次にレーザ光は移動して、ソースフォロワ
(p+3,q)、ソースフォロワ(p+4,q)、ソー
スフォロワ(p+5,q)、ソースフォロワ(p+6,
q)、ソースフォロワ(p+3,q+1)、ソースフォ
ロワ(p+4,q+1)、ソースフォロワ(p+5,q
+1)、ソースフォロワ(p+6,q+1)にレーザー
光が照射される。
Next, the laser light moves, and the source follower (p + 3, q), the source follower (p + 4, q), the source follower (p + 5, q), and the source follower (p + 6, p + 6)
q), source follower (p + 3, q + 1), source follower (p + 4, q + 1), source follower (p + 5, q
+1), the source follower (p + 6, q + 1) is irradiated with laser light.

【0035】次にレーザー光は移動して、ソースフォロ
ワ(p+6,q)、ソースフォロワ(p+6,q+1)
にレーザー光が照射される。
Next, the laser light moves, and the source follower (p + 6, q) and the source follower (p + 6, q + 1)
Is irradiated with laser light.

【0036】ここで、ソースフォロワ(p,q)、ソー
スフォロワ(p,q+1)、ソースフォロワ(p+3,
q)、ソースフォロワ(p+3,q+1)、ソースフォ
ロワ(p+6,q)、ソースフォロワ(p+6,q+
1)には、2回レーザ光が照射されるため、しきい値電
圧は図8に示すようにVthL になる。
Here, the source follower (p, q), the source follower (p, q + 1), the source follower (p + 3,
q), source follower (p + 3, q + 1), source follower (p + 6, q), source follower (p + 6, q +
In 1), since the laser light is irradiated twice, the threshold voltage becomes V thL as shown in FIG.

【0037】一方、ソースフォロワ(p+1,q)、ソ
ースフォロワ(p+2,q)、ソースフォロワ(p+
1,q+1)、ソースフォロワ(p+2,q+1)、ソ
ースフォロワ(p+4,q)、ソースフォロワ(p+
5,q)、ソースフォロワ(p+4,q+1)、ソース
フォロワ(p+5,q+1)には、レーザ光が1回した
照射されないため、しきい値電圧は図8に示すようにV
thH になる。
On the other hand, the source follower (p + 1, q), the source follower (p + 2, q), the source follower (p + 2, q)
1, q + 1), source follower (p + 2, q + 1), source follower (p + 4, q), source follower (p +
5, q), the source follower (p + 4, q + 1), and the source follower (p + 5, q + 1) are not irradiated with the laser light once, so that the threshold voltage is V as shown in FIG.
It becomes thH .

【0038】図3に示すようにして、ソースフォロワ
(p,q)とソースフォロワ(p+2,q)、ソースフ
ォロワ(p+1,q)とソースフォロワ(p+3,
q)、ソースフォロワ(p+4,q)とソースフォロワ
(p+6,q)、ソースフォロワ(p,q+1)とソー
スフォロワ(p+2,q+1)、ソースフォロワ(p+
1,q+1)とソースフォロワ(p+3,q+1)、ソ
ースフォロワ(p+4,q+1)とソースフォロワ(p
+6,q+1)というような組み合わせで2個のソース
フォロワを1個おきに並列接続することで、全ての並列
回路において、2個のうちいずれか1個のソースファロ
ワが2回のレーザ照射を受け、他の1個が1回レーザ照
射を受けているような組み合わせを実現することができ
る。図3に示す構成の等価回路は図1に示す構成と同じ
であり、図1に示す配置とした場合と同様の効果を図3
に示す構成を採用した場合も得ることができる。
As shown in FIG. 3, the source follower (p, q) and the source follower (p + 2, q), the source follower (p + 1, q) and the source follower (p + 3,
q), source follower (p + 4, q) and source follower (p + 6, q), source follower (p, q + 1) and source follower (p + 2, q + 1), source follower (p +
1, q + 1) and source follower (p + 3, q + 1), source follower (p + 4, q + 1) and source follower (p
+6, q + 1), by connecting two source followers in parallel every other source, any one of the two source followers receives laser irradiation twice in all parallel circuits, It is possible to realize a combination in which the other one receives laser irradiation once. The equivalent circuit of the configuration shown in FIG. 3 is the same as the configuration shown in FIG. 1, and the same effect as in the arrangement shown in FIG.
Can also be obtained when the configuration shown in FIG.

【0039】図4は本発明の第4の実施例の回路図であ
り、レーザの進行方向に対して、ソースフォロワを斜め
に2個並列接続した例である。図1に示す第1の実施例
と同様に、ソースフォロワ間隔をdとして、レーザ光線
の照射幅LをL=3dとしてレーザ光を照射する。
FIG. 4 is a circuit diagram of a fourth embodiment of the present invention, in which two source followers are obliquely connected in parallel to the traveling direction of the laser. As in the first embodiment shown in FIG. 1, the laser beam is irradiated with the source follower interval being d and the irradiation width L of the laser beam being L = 3d.

【0040】従って、ソースフォロワ(p,q)、ソー
スフォロワ(p,q+1)、ソースフォロワ(p+2,
q)、ソースフォロワ(p+2,q+1)、ソースフォ
ロワ(p+4,q)、ソースフォロワ(p+4,q+
1)、ソースフォロワ(p+6,q)、及びソースフォ
ロワ(p+6,q+1)にはレーザ光が2回照射される
ことになるため、しきい値電圧は図8に示すようにV
thL になる。
Therefore, the source follower (p, q), the source follower (p, q + 1), the source follower (p + 2,
q), source follower (p + 2, q + 1), source follower (p + 4, q), source follower (p + 4, q +
1), the source follower (p + 6, q), and the source follower (p + 6, q + 1) are irradiated with laser light twice, so that the threshold voltage is V as shown in FIG.
It becomes thL .

【0041】他方,ソースフォロワ(p+1,q)、ソ
ースフォロワ(p+1,q+1)、ソースフォロワ(p
+3,q)、ソースフォロワ(p+3,q+1)、ソー
スフォロワ(p+5,q)、ソースフォロワ(p+5,
q+1)はそれぞれ、レーザ光が1回のみ照射されるた
め、しきい値電圧は図8に示すようにVthH になる。
On the other hand, the source follower (p + 1, q), the source follower (p + 1, q + 1), the source follower (p
+3, q), source follower (p + 3, q + 1), source follower (p + 5, q), source follower (p + 5,
q + 1) is irradiated with laser light only once, so that the threshold voltage becomes V thH as shown in FIG.

【0042】図4に示すように、ソースフォロワ(p,
q)とソースフォロワ(p+1,q+1)、ソースフォ
ロワ(p+1,q)とソースフォロワ(p+2,q+
1)、ソースフォロワ(p+2,q)とソースフォロワ
(p+3,q+1)、ソースフォロワ(p+3,q)と
ソースフォロワ(p+4,q+1)、ソースフォロワ
(p+4,q)とソースフォロワ(p+5,q+1)、
ソースフォロワ(p+5,q)とソースフォロワ(p+
6,q+1)とを並列接続すると、これらの並列回路は
図1に示す第1の実施例の並列回路と接続のパターンが
異なるが、回路的には等価であるで、同じ効果を得るこ
とができる。
As shown in FIG. 4, the source follower (p,
q) and source follower (p + 1, q + 1), source follower (p + 1, q) and source follower (p + 2, q +
1), source follower (p + 2, q) and source follower (p + 3, q + 1), source follower (p + 3, q) and source follower (p + 4, q + 1), source follower (p + 4, q) and source follower (p + 5, q + 1) ,
Source follower (p + 5, q) and source follower (p + 5)
6, q + 1) are connected in parallel, these parallel circuits have a different connection pattern from the parallel circuit of the first embodiment shown in FIG. 1, but are equivalent in terms of circuit, and the same effect can be obtained. it can.

【0043】図5は本発明の第5の実施例の回路図であ
り、ソースフォロワを斜めに3個並列接続した例であ
る。本実施例では、図2に示す第2の実施例と同様に、
ソースフォロワの間隔をdとし、レーザ光線照射の幅L
をL=4dとして、照射領域が幅dだけ重複するよう
に、レーザ光を照射する。
FIG. 5 is a circuit diagram of a fifth embodiment of the present invention, in which three source followers are obliquely connected in parallel. In this embodiment, similar to the second embodiment shown in FIG.
Let d be the distance between the source followers and the width L of the laser beam irradiation
Is set to L = 4d, and the laser light is irradiated so that the irradiation area overlaps by the width d.

【0044】従って、ソースフォロワ(p,q)、ソー
スフォロワ(p,q+1)、ソースフォロワ(p,q+
2)、ソースフォロワ(p+3,q)、ソースフォロワ
(p+3,q+1)、ソースフォロワ(p+3,q+
2)、ソースフォロワ(p+6,q)、ソースフォロワ
(p+6,q+1)、ソースフォロワ(p+6,q+
2)には、2回レーザ光が照射されるため、しきい値電
圧は図8に示すようにVthL になる。
Accordingly, the source follower (p, q), the source follower (p, q + 1), and the source follower (p, q +
2), source follower (p + 3, q), source follower (p + 3, q + 1), source follower (p + 3, q +)
2), source follower (p + 6, q), source follower (p + 6, q + 1), source follower (p + 6, q +)
In 2), since the laser light is irradiated twice, the threshold voltage becomes V thL as shown in FIG.

【0045】一方、ソースフォロワ(p+1,q)、ソ
ースフォロワ(p+2,q)、ソースフォロワ(p+
1,q+1)、ソースフォロワ(p+2,q+1)、ソ
ースフォロワ(p+1,q+2)、ソースフォロワ(p
+2,q+2)、ソースフォロワ(p+4,q)、ソー
スフォロワ(p+5,q)、ソースフォロワ(p+4,
q+1)、ソースフォロワ(p+5,q+1)、ソース
フォロワ(p+4,q+2)、ソースフォロワ(p+
5,q+2)は1回のみレーザ光が照射されるため、し
きい値電圧は図8に示すようにVthH になる。
On the other hand, the source follower (p + 1, q), the source follower (p + 2, q), the source follower (p + 2, q)
1, q + 1), source follower (p + 2, q + 1), source follower (p + 1, q + 2), source follower (p
+2, q + 2), source follower (p + 4, q), source follower (p + 5, q), source follower (p + 4,
q + 1), source follower (p + 5, q + 1), source follower (p + 4, q + 2), source follower (p +
5, q + 2) is irradiated with laser light only once, so that the threshold voltage becomes V thH as shown in FIG.

【0046】図5に示すようにして、ソースフォロワ
(p,q)とソースフォロワ(p+1,q+1)とソー
スフォロワ(p+2,q+2)、ソースフォロワ(p+
1,q)とソースフォロワ(p+2,q+1)とソース
フォロワ(p+3,q+2)、ソースフォロワ(p+
2,q)とソースフォロワ(p+3,q+1)とソース
フォロワ(p+4,q+2)、ソースフォロワ(p+
3,q)とソースフォロワ(p+4,q+1)とソース
フォロワ(p+5,q+2)、ソースフォロワ(p+
4,q)とソースフォロワ(p+5,q+1)とソース
フォロワ(p+6,q+2)というような組み合わせで
3個のソースフォロワを並列接続すると、これらの回路
は図2に示す第2の実施例と同様に、3個のソースフォ
ロワのうち1個が2回レーザ照射を受け、他の2個が1
回レーザ照射を受けているという組み合わせとすること
ができる。そして、第2の実施例と同じ効果を得ること
ができる。
As shown in FIG. 5, the source follower (p, q), the source follower (p + 1, q + 1), the source follower (p + 2, q + 2), and the source follower (p +
1, q), source follower (p + 2, q + 1), source follower (p + 3, q + 2), source follower (p +
2, q), source follower (p + 3, q + 1), source follower (p + 4, q + 2), source follower (p +
3, q), source follower (p + 4, q + 1), source follower (p + 5, q + 2), source follower (p +
4, q), the source follower (p + 5, q + 1) and the source follower (p + 6, q + 2), when these three source followers are connected in parallel, these circuits are the same as in the second embodiment shown in FIG. One of the three source followers receives laser irradiation twice and the other two follow
It can be a combination of receiving laser irradiation twice. Then, the same effect as in the second embodiment can be obtained.

【0047】以下に、薄膜トランジスタを利用して構成
されたソースファロワの例についてその作製工程を図1
0を用いて説明する。ここでは相補型インバータ回路を
例にとる。
Hereinafter, a manufacturing process of an example of a source follower formed using a thin film transistor will be described with reference to FIG.
Explanation will be made using 0. Here, a complementary inverter circuit is taken as an example.

【0048】まず、ガラス基板(コーニング7059等
の低アルカリガラスまたは石英ガラス等を使用する。)
上に下地酸化膜として厚さ1000〜3000Åの酸化
珪素膜を形成した。この酸化膜の形成方法としては、酸
素雰囲気中でのスパッタ法を使用した。しかし、より量
産性を高めるには、TEOSをプラズマCVD法で分解
・堆積した膜を用いてもよい。
First, a glass substrate (a low alkali glass such as Corning 7059 or quartz glass is used)
A silicon oxide film having a thickness of 1000 to 3000 ° was formed thereon as a base oxide film. As a method for forming this oxide film, a sputtering method in an oxygen atmosphere was used. However, in order to further improve mass productivity, a film in which TEOS is decomposed and deposited by a plasma CVD method may be used.

【0049】その後、プラズマCVD法やLPCVD法
によって非晶質珪素膜を300〜5000Å、好ましく
は500〜1000Å堆積し、これを、550〜600
℃の還元雰囲気に4〜48時間放置して、結晶化せしめ
た。この工程の後に、レーザ照射によっておこなって、
さらに結晶化の度合いを高めた。また、レーザ光源は3
08nmまたは248nmの波長光を発するものを使用
した。そして、このようにして結晶化させた珪素膜をパ
ターニングして島状領域1、2を形成した。さらに、こ
の上にスパッタ法によって厚さ700〜1500Åの酸
化珪素膜3を形成した。
Thereafter, an amorphous silicon film is deposited in a thickness of 300 to 5000 °, preferably 500 to 1000 ° by a plasma CVD method or an LPCVD method.
The crystals were left to crystallize in a reducing atmosphere at 4 ° C. for 4 to 48 hours. After this step, it is performed by laser irradiation,
Further, the degree of crystallization was increased. The laser light source is 3
Those that emit light having a wavelength of 08 nm or 248 nm were used. Then, the silicon film crystallized in this manner was patterned to form island regions 1 and 2. Further, a silicon oxide film 3 having a thickness of 700 to 1500 ° was formed thereon by sputtering.

【0050】その後、厚さ1000Å〜3μmのアルミ
ニウム(1wt%のSi、もしくは0.1〜0.3wt
%のSc(スカンジウム)を含む)膜を電子ビーム蒸着
法、もしくはスパッタ法によって形成した。そして、フ
ォトレジスト(例えば、東京応化製、OFPR800/
30cp)をスピンコート法によって形成した。なお、
フォトレジストの形成前に、陽極酸化法によって厚さ1
00〜1000Åの酸化アルミニウム膜を表面に形成し
ておくと、フォトレジストとの密着性が良くなると共
に、フォトレジストからの電流のリークを抑制すること
により、後述する陽極酸化工程において、多孔質陽極酸
化物を側面のみに形成するうえで有効であった。その
後、フォトレジストとアルミニウム膜をパターニングし
て、アルミニウム膜と一緒にエッチングし、ゲイト電極
4、5及びマスク膜6、7とした。(図10a)
Thereafter, aluminum having a thickness of 1000 to 3 μm (1 wt% of Si or 0.1 to 0.3 wt.
% Of Sc (scandium) film was formed by an electron beam evaporation method or a sputtering method. Then, a photoresist (for example, OFPR800 /
30 cp) by spin coating. In addition,
Before forming the photoresist, a thickness of 1
When an aluminum oxide film of 100 to 1000 ° is formed on the surface, the adhesion to the photoresist is improved, and the leakage of current from the photoresist is suppressed. This was effective in forming the oxide only on the side surfaces. Thereafter, the photoresist and the aluminum film were patterned and etched together with the aluminum film to form gate electrodes 4 and 5 and mask films 6 and 7. (FIG. 10a)

【0051】さらに、これに電解液中で電流を通じて陽
極酸化し、厚さ3000〜6000Å、例えば、厚さ5
000Åの陽極酸化物を形成した。陽極酸化は、3〜2
0%のクエン酸もしくはショウ酸、燐酸、クロム酸、硫
酸等の酸性水溶液を用いておこない、10〜30Vの一
定電流をゲイト電極に印加すればよい。本実施例では、
シュウ酸溶液(30℃)中で電圧を10Vとし、20〜
40分、陽極酸化した。なお、陽極酸化物の厚さは陽極
酸化時間によって制御した。(図10b)
Further, this is anodized by passing an electric current in an electrolytic solution to have a thickness of 3000 to 6000 °, for example, a thickness of 5 mm.
An anodic oxide of 000 ° was formed. Anodizing is 3-2
It may be performed by using 0% citric acid or an acidic aqueous solution of oxalic acid, phosphoric acid, chromic acid, sulfuric acid or the like, and applying a constant current of 10 to 30 V to the gate electrode. In this embodiment,
The voltage was set to 10 V in an oxalic acid solution (30 ° C.)
Anodized for 40 minutes. The thickness of the anodic oxide was controlled by the anodic oxidation time. (FIG. 10b)

【0052】次に、マスクを除去し、再び電解溶液中に
おいて、ゲイト電極に電流を印加した。本実施例では、
3〜10%の酒石液、硼酸、硝酸が含まれたエチレング
ルコール溶液を用いた。溶液の温度は10℃前後の室温
より低い方が良好な酸化膜が得られた。このため、ゲイ
ト電極の上面および側面にバリヤ型の陽極酸化物10、
11が形成された。陽極酸化物10、11の厚さは印加
電圧に比例し、例えば、印加電圧が150Vでは200
0Åの陽極酸化物が形成された。陽極酸化物10、11
の厚さは必要とされるオフセットの大きさによって決定
した。3000Å以上の厚さの陽極酸化物を得るには2
50V以上の高電圧を印加するが必要であるが、薄膜ト
ランジスタの特性に悪影響を及ぼすので、3000Å以
下の厚さとすることが好ましい。本実施例では、印加電
圧を80〜150Vまで上昇させ、必要とする陽極酸化
膜10、11の厚さによって電圧を選択した。
Next, the mask was removed, and a current was again applied to the gate electrode in the electrolytic solution. In this embodiment,
An ethylene glycol solution containing 3 to 10% tartaric acid, boric acid, and nitric acid was used. A better oxide film was obtained when the temperature of the solution was lower than room temperature around 10 ° C. For this reason, the barrier type anodic oxide 10 is provided on the upper and side surfaces of the gate electrode.
11 was formed. The thickness of the anodic oxides 10 and 11 is proportional to the applied voltage.
A 0 ° anodic oxide was formed. Anodic oxides 10, 11
Was determined by the magnitude of the required offset. To obtain an anodic oxide with a thickness of 3000 mm or more, 2
Although it is necessary to apply a high voltage of 50 V or more, it is preferable to set the thickness to 3000 ° or less because it adversely affects the characteristics of the thin film transistor. In this example, the applied voltage was increased to 80 to 150 V, and the voltage was selected according to the required thickness of the anodic oxide films 10 and 11.

【0053】注目すべきは、バリヤ型の陽極酸化が後の
工程であるにもかかわらず、多孔質の陽極酸化物の外側
にバリヤ型の陽極酸化物ができるのではなく、バリヤ型
の陽極酸化物10、11は多孔質陽極酸化物8、9とゲ
イト電極4、5の間に形成されることである。そして、
ドライエッチング法(もしくはウェットエッチング法)
によって絶縁膜3をエッチングした。このエッチング深
さは任意であり、下に存在する活性層が露出するまでエ
ッチングをおこなっても、その途中でとめてもよい。し
かし、量産性・歩留り・均一性の観点からは、活性層に
至るまでエッチングすることが望ましい。この際には陽
極酸化物8、9、およびゲイト電極4、5に覆われた領
域の下側の絶縁膜(ゲイト絶縁膜)には、もとの厚さの
絶縁膜12、13が残される。(図10c)
It should be noted that although barrier-type anodic oxidation is a later step, barrier-type anodic oxide is not formed outside the porous anodic oxide, but barrier-type anodic oxidation is performed. The objects 10 and 11 are to be formed between the porous anodic oxides 8 and 9 and the gate electrodes 4 and 5. And
Dry etching method (or wet etching method)
The insulating film 3 was thus etched. This etching depth is arbitrary, and etching may be performed until the underlying active layer is exposed, or may be stopped during the etching. However, from the viewpoint of mass productivity, yield, and uniformity, it is desirable to perform etching up to the active layer. At this time, the insulating films 12 and 13 having the original thickness are left on the insulating films (gate insulating films) below the regions covered with the anodic oxides 8 and 9 and the gate electrodes 4 and 5. . (FIG. 10c)

【0054】その後、陽極酸化物8、9を除去した。エ
ッチャントとしては、燐酸系の溶液、例えば、燐酸、酢
酸、硝酸の混酸等が好ましい。この際、燐酸系のエッチ
ャントにおいては、多孔質陽極酸化物のエッチングレー
トはバリヤ型陽極酸化物のエッチングレートの10倍以
上である。したがって、バリヤ型の陽極酸化物10、1
1は、燐酸系のエッチャントでは実質的にエッチングさ
れないので、内側のゲイト電極を守ることができた。
Thereafter, the anodic oxides 8 and 9 were removed. As the etchant, a phosphoric acid-based solution, for example, a mixed acid of phosphoric acid, acetic acid, and nitric acid is preferable. At this time, in the phosphoric acid-based etchant, the etching rate of the porous anodic oxide is at least 10 times the etching rate of the barrier anodic oxide. Therefore, barrier-type anodic oxides 10, 1
Sample No. 1 was substantially not etched by the phosphoric acid-based etchant, so that the inner gate electrode could be protected.

【0055】この構造で加速したN型もしくはP型の不
純物のイオンを活性層に注入することによって、ソース
・ドレインを形成した。まず、左側の薄膜トランジスタ
領域をマスク14によって覆った状態で、イオンドーピ
ング法によって、比較的低速(典型的には、加速電圧は
5〜30kV)の燐イオンを照射した。本実施例では、
加速電圧は20kVとし、ドーピングガスとしてはフォ
スフィン(PH3 )を9い、ドーズ量は5×1014〜5
×1015cm-2とした。この工程では、燐イオンは絶縁
膜13を透過できないので、活性層のうち、表面の露出
された領域のみに燐イオンが注入され、Nチャネル型薄
膜トランジスタのドレイン15、ソース16が形成され
た。(図10d)
Sources and drains were formed by implanting N-type or P-type impurity ions accelerated by this structure into the active layer. First, while the thin film transistor region on the left side was covered with the mask 14, phosphor ions were irradiated at a relatively low speed (typically, an acceleration voltage of 5 to 30 kV) by an ion doping method. In this embodiment,
The accelerating voltage is 20 kV, phosphine (PH 3 ) is 9 as doping gas, and the dose is 5 × 10 14 to 5
× 10 15 cm -2 . In this step, since phosphorus ions cannot pass through the insulating film 13, phosphorus ions were implanted only into the exposed regions of the active layer to form the drain 15 and the source 16 of the N-channel thin film transistor. (FIG. 10d)

【0056】次に、同じくイオンドーピング法によっ
て、比較的高速(典型的には、加速電圧は60〜120
kV)の燐イオンを照射した。本実施例では、加速電圧
は90kVとし、ドーズ量は1×1013〜5×1014
-2とした。この工程では、燐イオンは絶縁膜13を透
過して、その下の領域にも到達するが、ドーズ量が少な
いので、低濃度のN型領域17、18が形成された。
(図10e)
Next, a relatively high speed (typically, an acceleration voltage of 60 to 120
kV) of phosphorus ions. In this embodiment, the acceleration voltage is 90 kV, and the dose is 1 × 10 13 to 5 × 10 14 c.
m -2 . In this step, the phosphorus ions penetrate the insulating film 13 and reach the region thereunder. However, since the dose is small, low-concentration N-type regions 17 and 18 are formed.
(FIG. 10e)

【0057】燐イオンのドーピングが終了したのち、マ
スク14を除去し、今度は、Nチャネル型薄膜トランジ
スタをマスクして、同様に、Pチャネル型薄膜トランジ
スタにもソース19、ドレイン20、低濃度のP型領域
21、22を形成した。そして、KrFエキシマレーザ
(波長248nm、パルス幅20nsec)を照射し
て、活性層中に導入された不純物イオンの活性化をおこ
なった。
After the phosphorus ion doping is completed, the mask 14 is removed. This time, the N channel type thin film transistor is masked. Similarly, the source 19, the drain 20 and the low concentration P type Regions 21 and 22 were formed. Then, irradiation with a KrF excimer laser (wavelength 248 nm, pulse width 20 nsec) was performed to activate the impurity ions introduced into the active layer.

【0058】最後に、CVD法によって、全面に層間絶
縁物23として酸化珪素膜を厚さ3000〜6000Å
形成した。そして、薄膜トランジスタのソース・ドレイ
ンにコンタクトホールを形成し、アルミニウム配線・電
極24、25、26を形成した。さらに200〜400
℃で水素アニールをおこなった。以上によって、薄膜ト
ランジスタを用いた相補型インバータ回路が完成した。
(図10f)以上において、インバータ回路で説明をお
こなったが、他の回路においても同様である。また、こ
こではコプラナ型の薄膜トランジスタについて説明した
が、コプラナ型のみならず逆スタガ型など他の型の薄膜
トランジスタでも本発明には対応できる。
Finally, a silicon oxide film is formed as an interlayer insulator 23 on the entire surface by the CVD method so as to have a thickness of 3000 to 6000Å.
Formed. Then, contact holes were formed in the source and drain of the thin film transistor, and aluminum wiring and electrodes 24, 25, and 26 were formed. 200 to 400
Hydrogen annealing was performed at ℃. Thus, a complementary inverter circuit using a thin film transistor was completed.
(FIG. 10f) In the above description, the inverter circuit has been described, but the same applies to other circuits. Although a coplanar thin film transistor has been described here, the present invention can be applied not only to a coplanar thin film transistor but also to another type of thin film transistor such as an inverted staggered thin film transistor.

【0059】[0059]

【発明の効果】本発明によると、例えばレーザ結晶化工
程おいて、アナログバッファを構成するソースフォロワ
のしきい値電圧Vthがばらついていても、ソースフォロ
ワを並列接続するようにしたため、アナログバッファの
薄膜トランジスタのしきい値電圧のばらつきを平均化す
ることができる。
According to the present invention, for example, in the laser crystallization step, even if the threshold voltage Vth of the source follower constituting the analog buffer varies, the source follower is connected in parallel. Of the threshold voltage of the thin film transistor can be averaged.

【0060】また、アナログバッファを構成するソース
フォロワを複数個並列に構成し、その中の決まった数に
レーザ光が重なって照射されるようにすることで、アナ
ログバッファの特性のばらつきを抑制することができ
る。
Further, a plurality of source followers constituting the analog buffer are arranged in parallel, and the laser light is irradiated so as to overlap a predetermined number of the source followers, thereby suppressing variations in the characteristics of the analog buffer. be able to.

【0061】具体的には、レーザ照射幅を所定の規則に
従って配置されたソースファロワの間隔のn倍(n≦
3)とし、かつ一部のソースファロワでレーザ光が重ね
るようにすることで、アナログバッファの特性を平均化
することができる。即ち、レーザ光の照射回数の異なる
ソースファロワの組合せを、複数のアナログバッファに
おいて、同じものとすることができるため、アナログバ
ッファ毎の特性のばらつきを平均化することができる。
Specifically, the laser irradiation width is set to n times (n ≦ n) the interval between the source followers arranged according to a predetermined rule.
By setting 3) and making the laser beams overlap at some of the source followers, the characteristics of the analog buffer can be averaged. That is, a combination of source followers having different numbers of laser beam irradiations can be the same in a plurality of analog buffers, so that variations in characteristics of the analog buffers can be averaged.

【0062】そして、このようなアナログバッファを用
いることで、例えば、液晶表示装置において、表示のば
らつきのないものを実現することができる。
By using such an analog buffer, for example, a liquid crystal display device having no display variation can be realized.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 本発明によるアクティブマトリクス型表示装
置における実施例のアナログバッファの回路図を示す。
FIG. 1 shows a circuit diagram of an analog buffer of an embodiment in an active matrix display device according to the present invention.

【図2】 本発明によるアクティブマトリクス型表示装
置における実施例のアナログバッファの回路図を示す。
FIG. 2 is a circuit diagram of an analog buffer of an embodiment in an active matrix display device according to the present invention.

【図3】 本発明によるアクティブマトリクス型表示装
置における実施例のアナログバッファの回路図を示す。
FIG. 3 is a circuit diagram of an analog buffer of an embodiment in the active matrix display device according to the present invention.

【図4】 本発明によるアクティブマトリクス型表示装
置における実施例のアナログバッファの回路図を示す。
FIG. 4 is a circuit diagram of an analog buffer of an embodiment in an active matrix display device according to the present invention.

【図5】 本発明によるアクティブマトリクス型表示装
置における実施例のアナログバッファの回路図を示す。
FIG. 5 is a circuit diagram of an analog buffer of an embodiment in an active matrix display device according to the present invention.

【図6】 従来のアクティブマトリクス型表示装置にお
けるアナログバッファの回路図を示す。
FIG. 6 shows a circuit diagram of an analog buffer in a conventional active matrix display device.

【図7】 従来のアナログバッファ製造工程のレーザ照
射の概略図を示す。
FIG. 7 shows a schematic view of laser irradiation in a conventional analog buffer manufacturing process.

【図8】 従来のアナログバッファに使用される薄膜ト
ランジスタ製造時のレーザ光源位置xと薄膜トランジス
タのしきい値電圧Vthの関係を示す図を示す。
FIG. 8 shows a relationship between a laser light source position x and a threshold voltage Vth of a thin film transistor when a thin film transistor used for a conventional analog buffer is manufactured.

【図9】 従来のアクティブマトリクス型表示装置の概
略図を示す。
FIG. 9 is a schematic view of a conventional active matrix display device.

【図10】 相補型インバータ回路の製造法を示す。FIG. 10 shows a method of manufacturing a complementary inverter circuit.

【図11】 従来のノーマリホワイトの液晶素子におけ
る印加電圧と透過率の係を表した図を示す。
FIG. 11 is a diagram showing a relationship between an applied voltage and a transmittance in a conventional normally white liquid crystal element.

【符号の説明】[Explanation of symbols]

1、2 島状領域(活性層) 3 酸化珪素膜(ゲイト絶縁膜) 4、5 ゲイト電極 6、7 マスク膜 8、9 陽極酸化物 10、11 バリア型の陽極酸化物 12、13 絶縁膜 14 マスク 15 ドレイン 16 ソース 17、18 低濃度のN型領域 19 ソース 20 ドレイン 20、21 P型領域 23 層間絶縁物 24、25、26 電極 1, 2 island-shaped region (active layer) 3 silicon oxide film (gate insulating film) 4, 5 gate electrode 6, 7 mask film 8, 9 anodic oxide 10, 11 barrier type anodic oxide 12, 13 insulating film 14 Mask 15 Drain 16 Source 17, 18 Low-concentration N-type region 19 Source 20 Drain 20, 21 P-type region 23 Interlayer insulator 24, 25, 26 Electrode

─────────────────────────────────────────────────────
────────────────────────────────────────────────── ───

【手続補正書】[Procedure amendment]

【提出日】平成10年2月2日[Submission date] February 2, 1998

【手続補正1】[Procedure amendment 1]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】発明の名称[Correction target item name] Name of invention

【補正方法】変更[Correction method] Change

【補正内容】[Correction contents]

【発明の名称】 アクティブマトリクス型表示装置の
方法
[Title of the Invention] work of an active matrix display device
Manufacturing method

Claims (14)

【特許請求の範囲】[Claims] 【請求項1】 マトリクス状に配置された薄膜トランジ
スタからなるアクティブマトリクス回路と、 第1の方向に幅dで配列された複数のアナログバッファ
を少なくとも含み、前記アクティブマトリクス回路に信
号を供給するソース線駆動回路とを有するアクティブマ
トリクス型表示装置の作製方法において、 基板上方に半導体膜を形成する工程と、 重複部分が前記第1の方向に直交した第2の方向に長く
なるように、前記第1の方向に走査しながらレーザー光
を前記半導体膜に照射する工程と、 前記レーザー光によって結晶化された半導体膜を用い
て、少なくとも前記アクティブマトリクス回路と前記ア
ナログバッファを形成する工程とを有し、 前記レーザー光の照射領域の重複部分の前記第1の方向
の幅は、前記幅dの整数倍であることを特徴とするアク
ティブマトリクス型表示装置の作製方法。
1. A source line drive that includes at least an active matrix circuit composed of thin film transistors arranged in a matrix and a plurality of analog buffers arranged with a width d in a first direction, and supplies a signal to the active matrix circuit. A method for manufacturing an active matrix display device having a circuit, wherein a step of forming a semiconductor film above the substrate; Irradiating the semiconductor film with laser light while scanning in a direction, and forming at least the active matrix circuit and the analog buffer using a semiconductor film crystallized by the laser light, The width of the overlapping portion of the laser light irradiation area in the first direction is an integral multiple of the width d. Method of manufacturing an active matrix display device according to claim.
【請求項2】 請求項1において、前記アナログバッフ
ァはそれぞれ、前記第1の方向に配列され、互いに並列
に接続されている複数のソースフォロワよりなることを
特徴とするアクティブマトリクス型表示装置の作製方
法。
2. The active matrix display device according to claim 1, wherein each of the analog buffers includes a plurality of source followers arranged in the first direction and connected in parallel with each other. Method.
【請求項3】 マトリクス状に配置された薄膜トランジ
スタからなるアクティブマトリクス回路と、 第1の方向に幅dで配列された複数のバッファ回路を少
なくとも含み、前記アクティブマトリクス回路に信号を
供給するソース線駆動回路とを有するアクティブマトリ
クス型表示装置の作製方法において、 基板上方に半導体膜を形成する工程と、 前記半導体膜に、前記第1の方向に直交した方向に長く
伸びたレーザー光を照射する工程と、 前記第1の方向に対して垂直方向に前記レーザー光を走
査する工程と、 前記レーザー光によって結晶化された半導体膜を用い
て、少なくとも前記アクティブマトリクス回路と前記バ
ッファ回路を形成する工程とを有し、 前記レーザー光の照射領域の重複部分の前記第1の方向
の幅は、前記幅dよりも大きいことを特徴とするアクテ
ィブマトリクス型表示装置の作製方法。
3. An active matrix circuit composed of thin film transistors arranged in a matrix and at least a plurality of buffer circuits arranged with a width d in a first direction, and a source line drive for supplying a signal to the active matrix circuit A method of manufacturing an active matrix display device having a circuit, a step of forming a semiconductor film above a substrate; and a step of irradiating the semiconductor film with a laser beam extending in a direction perpendicular to the first direction. Scanning the laser beam in a direction perpendicular to the first direction; and forming at least the active matrix circuit and the buffer circuit using a semiconductor film crystallized by the laser beam. A width of the overlapping portion of the laser light irradiation area in the first direction is larger than the width d. A method for manufacturing an active matrix display device, which is characterized by the following.
【請求項4】 請求項3において、前記バッファ回路は
それぞれ、前記第1の方向に配列され、互いに並列に接
続されている複数のソースフォロワよりなることを特徴
とするアクティブマトリクス型表示装置の作製方法。
4. The manufacturing method of an active matrix display device according to claim 3, wherein each of the buffer circuits includes a plurality of source followers arranged in the first direction and connected in parallel with each other. Method.
【請求項5】 請求項1乃至4において、前記レーザー
光はパルスレーザー光であることを特徴とするアクティ
ブマトリクス型表示装置の作製方法。
5. The method for manufacturing an active matrix display device according to claim 1, wherein the laser light is pulsed laser light.
【請求項6】 複数のアクティブマトリクス素子と、 複数の信号線に接続された複数のバッファ回路からな
り、前記アクティブマトリクス素子に複数の前記信号線
を介して信号を供給する少なくとも1つの駆動回路とを
有するアクティブマトリクス型表示装置の作製方法にお
いて、 基板上方に半導体膜を形成する工程と、 前記半導体膜にレーザー光を照射し、前記半導体膜を結
晶化する工程と、 前記結晶化された半導体膜を活性層として用いて、前記
アクティブマトリクス素子と前記バッファ回路を形成す
る工程とを有し、 前記前記バッファ回路のそれぞれは少なくとも、前記複
数の信号線のうちの一本に対応して並列に接続された第
1および第2の素子回路からなるを特徴とするアクティ
ブマトリクス型表示装置の作製方法。
6. A drive circuit comprising: a plurality of active matrix elements; a plurality of buffer circuits connected to a plurality of signal lines; Forming a semiconductor film above a substrate; irradiating the semiconductor film with a laser beam to crystallize the semiconductor film; and the crystallized semiconductor film. Forming the active matrix element and the buffer circuit using an active matrix element as an active layer. Each of the buffer circuits is connected in parallel corresponding to at least one of the plurality of signal lines. A method for manufacturing an active matrix display device comprising the first and second element circuits described above.
【請求項7】 請求項6において、前記バッファ回路は
前記基板上方に第1の方向に並んで配置され、前記レー
ザー光の照射領域の重複部分は前記第1の方向に直交し
た第2の方向に長く伸びていることを特徴とするアクテ
ィブマトリクス型表示装置の作製方法。
7. The buffer circuit according to claim 6, wherein the buffer circuit is arranged above the substrate in a first direction, and an overlapping area of the laser light irradiation area is a second direction orthogonal to the first direction. A method for manufacturing an active matrix type display device, characterized in that the display device is elongated.
【請求項8】 請求項6において、前記複数のバッファ
回路のうちの1つのバッファ回路において、第1の素子
回路は第2の素子回路と電気特性が異なることを特徴と
するアクティブマトリクス型表示装置の作製方法。
8. The active matrix display device according to claim 6, wherein in one of the plurality of buffer circuits, a first element circuit has an electrical characteristic different from that of the second element circuit. Method of manufacturing.
【請求項9】 複数のアクティブマトリクス素子と、 第1の方向に伸びた複数の信号線に接続された複数のバ
ッファ回路からなり、前記アクティブマトリクス素子に
複数の前記信号線を介して信号を供給する少なくとも1
つの駆動回路とを有するアクティブマトリクス型表示装
置の作製方法において、 基板上方に半導体膜を形成する工程と、 前記半導体膜にレーザー光を照射し、前記半導体膜を結
晶化する工程と、 前記結晶化された半導体膜を活性層として用いて、前記
アクティブマトリクス素子と前記バッファ回路を形成す
る工程とを有し、 前記バッファ回路のそれぞれは少なくとも第1および第
2の素子回路からなり、 前記複数のバッファ回路のうちの1つのバッファ回路の
素子回路のうちの1つは、前記複数のバッファ回路のう
ちの他のバッファ回路の素子回路のうちの1つと同一線
上に前記第1の方向に沿って配置されている特徴とする
アクティブマトリクス型表示装置の作製方法。
9. A semiconductor device comprising: a plurality of active matrix elements; and a plurality of buffer circuits connected to a plurality of signal lines extending in a first direction, and supplies a signal to the active matrix element via the plurality of signal lines. At least one
A method for manufacturing an active matrix display device having two driving circuits, wherein: a step of forming a semiconductor film above a substrate; a step of irradiating the semiconductor film with laser light to crystallize the semiconductor film; Forming the active matrix element and the buffer circuit by using the formed semiconductor film as an active layer, wherein each of the buffer circuits comprises at least a first and a second element circuit; One of the element circuits of one of the plurality of buffer circuits is arranged along the first direction on the same line as one of the element circuits of the other one of the plurality of buffer circuits. A method for manufacturing an active matrix display device, characterized in that:
【請求項10】 請求項9において、前記バッファ回路
は前記第1の方向に直交した第2の方向に配列されてい
ることを特徴とするアクティブマトリクス型表示装置の
作製方法。
10. The method for manufacturing an active matrix display device according to claim 9, wherein the buffer circuits are arranged in a second direction orthogonal to the first direction.
【請求項11】 請求項10において、前記レーザー光
の照射領域の重複部分は前記第1の方向に長く伸びてお
り、前記レーザー光は前記第2の方向に走査されること
を特徴とするアクティブマトリクス型表示装置。
11. The active device according to claim 10, wherein an overlapping portion of the irradiation area of the laser light extends long in the first direction, and the laser light is scanned in the second direction. Matrix display device.
【請求項12】 請求項6乃至11において、前記駆動
回路は前記マトリクス素子にビデオ信号を供給するソー
ス駆動回路であることを特徴とするアクティブマトリク
ス型表示装置の作製方法。
12. The method for manufacturing an active matrix display device according to claim 6, wherein the driving circuit is a source driving circuit for supplying a video signal to the matrix element.
【請求項13】 請求項6乃至11において、前記第1
および第2の素子回路はフォロワ回路であることを特徴
とするアクティブマトリクス型表示装置の作製方法。
13. The method according to claim 6, wherein the first
And a method for manufacturing an active matrix display device, wherein the second element circuit is a follower circuit.
【請求項14】 請求項6乃至11において、前記第1
および第2の素子回路はソースフォロワ回路であること
を特徴とするアクティブマトリクス型表示装置の作製方
法。
14. The method according to claim 6, wherein the first
And a second element circuit is a source follower circuit, the method for manufacturing an active matrix display device.
JP31439497A 1997-10-30 1997-10-30 Manufacture of active matrix display device Pending JPH10207397A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP31439497A JPH10207397A (en) 1997-10-30 1997-10-30 Manufacture of active matrix display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP31439497A JPH10207397A (en) 1997-10-30 1997-10-30 Manufacture of active matrix display device

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP12067695A Division JP3101178B2 (en) 1994-04-22 1995-04-20 Drive circuit for active matrix display device and method of manufacturing the same

Publications (1)

Publication Number Publication Date
JPH10207397A true JPH10207397A (en) 1998-08-07

Family

ID=18052827

Family Applications (1)

Application Number Title Priority Date Filing Date
JP31439497A Pending JPH10207397A (en) 1997-10-30 1997-10-30 Manufacture of active matrix display device

Country Status (1)

Country Link
JP (1) JPH10207397A (en)

Similar Documents

Publication Publication Date Title
US7459355B2 (en) Drive circuit of active matrix device and manufacturing method thereof
KR100310001B1 (en) Drive circuit of active matrix display device and display device provided with the drive circuit
US7227229B2 (en) Active matrix display device comprising an inverter circuit
KR100312112B1 (en) Active Matrix Display
US6096581A (en) Method for operating an active matrix display device with limited variation in threshold voltages
JPH07135318A (en) Fabrication of semiconductor device
JPH07335903A (en) Active matrix circuit
US20020105033A1 (en) Thin film transistor having lightly and heavily doped source/drain regions and its manufacture
JP3101178B2 (en) Drive circuit for active matrix display device and method of manufacturing the same
JP3741741B2 (en) Method for manufacturing complementary integrated circuit
JP3472737B2 (en) Method for manufacturing active matrix display device
JP2717233B2 (en) Insulated gate field effect semiconductor device and method of manufacturing the same
JPH10207397A (en) Manufacture of active matrix display device
JP3469835B2 (en) Active matrix display device and manufacturing method thereof
JPH10153800A (en) Active matrix display device
JP3375814B2 (en) Active matrix display device
JP2734359B2 (en) Thin film transistor and method of manufacturing the same
KR20010071123A (en) Tft array substrate for liquid crystal display and method of producing the same, and liquid crystal display and method of producing the same
JP3946690B2 (en) Inverter circuit fabrication method
JP3108998B2 (en) Active matrix substrate and method of manufacturing active matrix substrate
JP2715282B2 (en) Insulated gate field effect semiconductor device and method of manufacturing the same
JP3845569B2 (en) Thin film semiconductor device, method for manufacturing the same, and electronic device including the device
JP2652364B2 (en) Insulated gate field effect semiconductor device and method of manufacturing the same
JP2003289147A (en) Semiconductor device
KR20000043551A (en) Fabrication method of thin film transistor having silicide layer